JP7194354B2 - 光電センサ - Google Patents

Description

本発明は、光電センサに関する。

従来、光電センサにおいて、投光素子から投光されるパルス光の投光量をモニタして投光素子の故障等を検出する方法が存在する（例えば、特許文献１等）。上記のような方法では、例えば、投光素子から投光されるパルス光をモニタ用の受光素子が直接受光して投光量をモニタする。光電センサは、このモニタ用の受光素子の受光信号を増幅器で増幅等した後にＣＰＵ内蔵のアナログ－デジタル変換器（以下、「ＡＤＣ」という）で取得する。光電センサは、当該取得された受光信号により投光素子の異常を判定する判定回路で投光素子が異常か否かを判定して、故障を検出する。

特開２００６－２３８１８５号公報

上記のような光電センサでは、検出原理の進化や検出速度の向上に伴い、投光素子から投光されるパルス光のパルス幅が短くなってきている。例えば、従来の１／１０００倍程度のオーダーでパルス幅が短くなっている場合がある。そして、このように従来と比較して非常に短いパルス幅のパルス光をモニタするモニタ用の受光素子の受光信号も同様に非常に短いパルス幅となる。このため、上記のような光電センサでは、非常に短いパルス幅の受光信号を処理するための上記判定回路等の構成部品を高速化する必要があった。このような構成部品の高速化は、コスト高も招いてしまう。

そこで、本発明は、投光素子から投光されるパルス光のパルス幅が短くなっても、投光素子の異常を判定する判定回路を高速化することなく投光素子の故障を検出できる光電センサを提供することを目的とする。

本発明の一態様に係る光電センサは、検出領域にパルス光を投光する投光素子を有し、投光素子の投光量に応じたモニタ信号を生成する投光ユニットと、検出領域からパルス光を受光する受光ユニットと、モニタ信号と所定の閾値とを比較する比較回路と、比較回路による比較結果を一時的に記憶する記憶回路と、記憶回路に記憶された比較結果を、パルス光のパルス幅より長い所定のクロック周期で検出する検出回路と、検出回路で検出された比較結果に基づいて、投光素子の異常を判定する判定回路と、を有する。

この態様によれば、光電センサの投光素子の投光量に応じたモニタ信号を記憶回路で一時的に記憶することで、パルス幅より長いクロック周期で比較結果を検出し、投光素子の異常を判定することができる。このため、上記判定回路等の構成部品を高速化することなく、投光素子の故障を検出できる。

上記態様において、判定回路から出力された基準電圧制御信号から所定の閾値に対応する基準電圧を生成する基準電圧回路を備え、比較回路は、モニタ信号の電圧と基準電圧とを比較し、比較の結果としてモニタ信号の電圧の基準電圧に対する大小関係を表すパルス信号を出力するコンパレータで構成されてもよい。

この態様によれば、コンパレータで比較結果をパルス信号、すなわち２値（Ｈｉｇｈ又はＬｏｗ）で出力することができるため、簡易な構成の記憶回路で当該比較結果を記憶し、簡易な構成の判定回路で異常を判定することができる。

上記態様において、基準電圧は、モニタ信号の電圧の下限に対応し、コンパレータは、投光素子によりパルス光を投光する間にモニタ信号の電圧と基準電圧とを比較し、判定回路は、パルス信号の未検出をカウントして、当該カウントした未検出の回数が所定の回数以上の場合、投光素子が異常であると判定してもよい。

この態様によれば、判定回路は、投光素子の投光量が異常に小さいか否かを判定することができる。また、この態様によれば、判定回路は、比較結果のパルス信号が所定の回数以上の回数検出されなかった場合に異常と判定することで、一定の確度をもって異常を判定することができる。

上記態様において、基準電圧は、モニタ信号の電圧の下限に対応し、コンパレータは、投光素子によりパルス光を投光しない間にモニタ信号の電圧と基準電圧とを比較し、判定回路は、パルス信号の検出をカウントして、当該カウントした検出の回数が所定の回数以上の場合、投光素子が異常であると判定してもよい。

この態様によれば、判定回路は、投光素子の投光量がゼロであるべきタイミングで投光量が異常に大きいか否かを判定することができる。また、この態様によれば、判定回路は、比較結果のパルス信号が所定の回数以上の回数検出された場合に異常と判定することで、一定の確度をもって異常を判定することができる。

上記態様において、コンパレータは、投光する間と投光しない間に交互にモニタ信号の電圧とモニタ信号の電圧の下限とを比較してもよい。

この態様によれば、判定回路は、投光時と非投光時に交互にモニタ信号の電圧とモニタ信号の電圧の下限に対応する基準電圧とを比較することで、投光されたパルス光のパルス幅が異常に長いか否かを判定することができる。

上記態様において、基準電圧は、モニタ信号の電圧の上限に対応し、コンパレータは、投光素子によりパルス光を投光する間にモニタ信号の電圧と基準電圧とを比較し、判定回路は、パルス信号の検出をカウントして、当該カウントした検出の回数が所定の回数以上の場合、投光素子が異常であると判定してもよい。

この態様によれば、判定回路は、投光素子の投光量が異常に大きいか否か判定することができる。また、この態様によれば、判定回路は、比較結果のパルス信号が所定の回数以上の回数検出された場合に異常と判定することで、一定の確度をもって異常を判定することができる。

上記態様において、比較回路、記憶回路、検出回路、及び、判定回路が単一のＦＰＧＡ上に実装されていてもよい。

この態様によれば、比較回路、記憶回路、検出回路、及び、判定回路といった故障検出に係る回路を単一の回路上で実装することができる。このため、この態様によれば、簡易な構成で故障検出のための回路を実装することができる。

上記態様において、記憶回路は、ＦＰＧＡ上に実装されたラッチ回路で構成されてもよい。

この態様によれば、ラッチ回路によって入力された上記比較結果を内部に記録して出力を固定することができる。このため、簡易な構成で上記比較結果を一時的に保存することができる。

上記態様において、コンパレータは、ＦＰＧＡ上に実装された差動信号レシーバで構成されてもよい。

この態様によれば、一般的に通信のためにＦＰＧＡ上に実装された差動信号レシーバによりコンパレータを構成することで、効率よく資源を利用して、光電センサのコストを低減することができる。

上記態様において、投光ユニットは、投光素子の投光量に応じた受光信号を生成する受光素子を有し、モニタ信号は、受光信号であってもよい。

この態様によれば、光電センサは、投光素子の投光量に応じた受光信号を生成する受光素子を用いて、投光素子の異常を検出するためのモニタ信号を生成することができる。

上記態様において、モニタ信号は、投光素子の駆動電流に応じて生成された信号であってもよい。

この態様によれば、光電センサは、投光素子の駆動電流に応じて生成された信号を用いて、投光素子の異常を検出することができる。

本発明によれば、投光素子から投光されるパルス光のパルス幅が短くなっても投光素子の異常を判定する判定回路を高速化することなく投光素子の故障を検出できる光電センサを提供することができる。

実施形態に係る光電センサの概略ブロック図である。 実施形態に係るパルス光のパルス幅と検出回路のクロック周期との関係を説明するための概略波形図である。 実施形態に係る判定回路が判定する投光素子の異常のパターンを説明するための概略波形図である。 実施形態に係る光電センサの故障検出部分の概略構成図である。 実施形態に係る判定回路における異常判定動作の一例を示したタイムチャートである。 図５ａのタイムチャートに係る故障検出部分の模式図である。 実施形態に係る故障検出部分のパルスカウント及び異常判定方法を示した模式図である。 実施形態に係る光電センサの故障検出動作の一例を示したフロー図である。 図７の結合子Ａ以降の動作の一例を示すフロー図である。

添付図面を参照して、本発明の好適な実施形態（以下「本実施形態」という。）について説明する。なお、各図において、同一の符号を付したものは、同一又は同様の構成を有する。

＜１．構成例＞
図１～図６を用いて、本実施形態に係る光電センサ１の構成例について説明する。

図１は、実施形態に係る光電センサ１の概略ブロック図である。長二点鎖線で囲む部分が光電センサ１を示す。本実施形態に係る光電センサ１は、物体の存在等を検出するための反射型の光電センサであるが、これに限る主旨ではない。光電センサ１は、例えば、透過型の光電センサであってもよい。また、光電センサ１は、ＴＯＦ（Time Of Flight）センサなどの３～１０ｎｓｅｃ程度の非常に短いパルス幅のパルス光の投光を行うセンサであってもよい。

光電センサ１は、投光ユニット１０と、受光ユニット２０と、制御回路３０と、を備える。光電センサ１は、検出領域に向けて投光ユニット１０からパルス光を投光し、検出領域からの反射光を受光ユニット２０で受光する。また、光電センサ１において破線で囲む部分は、投光素子１１の故障検出を行う部分（以下、「故障検出部分５」という）を示す。

投光ユニット１０は、投光素子１１と、受光素子１２と、を有している。投光ユニット１０は、投光素子１１の投光量に応じたモニタ信号を生成する。また、投光ユニット１０は、説明を簡単にするため図示していないが、投光素子１１を駆動させる投光回路を有する。投光回路は、制御回路３０からの投光指令信号に基づいて、投光素子１１を駆動するための駆動信号を投光素子１１に出力する。投光素子１１は、検出領域にパルス光を投光する素子である。投光素子１１は、例えば、ＬＤ（レーザダイオード）であってよいが、発光ダイオード等の素子で構成されてもよい。受光素子１２は、投光素子１１の投光量に応じた受光信号を生成する素子である。受光素子１２は、投光素子１１から投光されたパルス光の一部を、投光素子１１の異常をモニタするために受光する。受光素子１２は、上記モニタ信号として当該受光されたパルス光の光量に基づいて受光信号を生成し、制御回路３０に出力する。以降、受光素子１２が生成し出力するこの受光信号を「モニタ受光信号」又は「ＭＰＤ（Monitor Photo Diode）受光信号」という。なお、本例では、投光素子１１の異常をモニタするためにモニタ受光出力する例を用いるが、投光素子１１の投光量に略比例する投光回路から出力される投光素子１１の駆動電流をモニタして、当該駆動電流に応じたモニタ信号を生成してもよい。光電センサ１０は、この生成されたモニタ信号によって、投光素子１１の異常を判定する。

受光ユニット２０は、検出領域からパルス光を受光するユニットである。受光ユニット２０は、例えば、検出対象物又は反射板から反射された投光ユニット１０から投光されたパルス光の反射光を受光し、受光量に応じた受光信号を制御回路３０に出力する。

制御回路３０は、比較回路３１と、記憶回路３２と、検出回路３３と、判定回路３４と、を有している。制御回路３０は、例えば、ＣＰＵやメモリを含むマイクロコンピュータやＦＰＧＡ等で構成されている。

比較回路３１は、モニタ受光信号と所定の閾値とを比較する回路である。ここで「所定の閾値」とは、モニタ受光信号の電圧が正常な値か否かを判定するための値である。

記憶回路３２は、比較回路３１による比較結果を一時的に記憶する回路である。記憶回路３２の上記比較結果を一時的に記憶する構成は、後述の検出回路３３において、投光素子１１から投光するパルス光のパルス幅より長いクロック周期で比較結果を検出するための構成である。

検出回路３３は、記憶回路３２に記憶された上記比較結果を、投光素子１１から投光するパルス光のパルス幅より長いクロック周期で検出する。ここで図２を用いて、投光素子１１のパルス光のパルス幅と検出回路３３のクロック周期との関係について説明する。図２に示すように、（ａ）従来のパルス光におけるモニタ受光信号のパルス幅に対して、検出回路３３の動作クロックはクロック周期Ｔ１、Ｔ２及びＴ３において当該パルス光のパルス信号を読み取ることができる。具体的には、従来のパルス光におけるモニタ受光信号のパルス幅は例えば１０μｓｅｃ程度であり、これに対して検出回路３３の動作クロックは例えばクロック周期０．１～０．０１μｓｅｃ程度で動作する。このため、検出回路３３は上記比較結果を検出することができる。

一方（ｂ）本実施形態に係る投光素子１１が投光するような従来と比較して短いパルス光におけるモニタ受光信号のパルス幅に対して検出回路３３の動作クロックは、クロック周期が当該パルス幅より長い。具体的には、本実施形態に係る投光素子１１が投光するパルス光におけるモニタ受光信号のパルス幅は例えば３～１０ｎｓｅｃ程度であり、これに対して検出回路３３の動作クロックのクロック周期は上記のとおりである。このため、検出回路３３の動作クロックは、そのままの構成ではいずれのクロック周期においても上記パルス光のパルス信号を読み取ることができない。したがって、本実施形態に係る光電センサ１は、記憶回路３２で上記比較結果を一時的に記憶することで短いパルス光におけるモニタ受光信号のパルス幅とクロック周期のタイミングのずれを埋めて、検出回路３３で同期させる。これにより、光電センサ１は、後続の判定回路３４等の構成要素を高速化することなく異常を判定させることができる。

判定回路３４は、検出回路３３で検出された上記比較結果に基づいて、投光素子１１の異常を判定する。ここで図３を用いて、判定回路３４が判定する投光素子１１の異常のパターンについて説明する。判定回路３４は、予め設定した閾値を基準として、モニタ受光信号が当該基準を逸脱していないかという観点で異常を判定する。判定回路３４は、例えば、図３（ａ）の制御回路３０からの投光素子１１の駆動パルスの波形に基づいて設定された所定の閾値と、図３（ｂ）の受光素子１２のモニタ受光信号の振幅の上限値及び下限値やパルス幅とを比較することで判定する。

判定回路３４は、具体的には、図３（ア）～（エ）に示すように、投光素子１１の異常を判定する。判定回路３４は、上記（ｂ）のモニタ受光信号の振幅とパルス幅とが予め設定された上限閾値をそれぞれ超えていないかという観点で判定する。また、判定回路３４は、上記（ｂ）のモニタ受光信号の下限閾値においてパルス幅が検出できているか、すなわち、投光素子１１の投光量に応じた受光信号の電圧が検出できているかという観点で判定する。

図３（ア）は投光素子１１に故障が発生していない状態を示している。図３（ア）のモニタ受光信号の振幅及びパルス幅は、振幅の及びパルス幅ともに閾値を超えていないため、正常と判定される。また、図３（イ）～（エ）はいずれも投光素子１１に故障が発生している状態を示している。図３（イ）～（エ）に示すように、判定回路３４が判定する異常パターンは、３種類存在する。（イ）のモニタ受光信号の振幅は、振幅の上限閾値を超えているため、ピークパワー上限超えとして異常と判定される。（ウ）のモニタ受光信号のパルス幅は、パルス幅の上限閾値を超えているため、異常と判定される。（エ）のパルスは、上記振幅の下限閾値においてパルス幅が未検出のため異常と判定される。判定回路３４は、このように（イ）～（エ）のいずれかの異常パターンを判定した場合、投光素子１１は異常であると判定する。

判定回路３４は、また、後述の基準電圧回路４０の生成する基準電圧を制御するための基準電圧制御信号をＩ／Ｏ３５に出力する。

Ｉ／Ｏ３５は、判定回路３４により出力された基準電圧制御信号を入力し、基準電圧回路４０に入力させるために基準電圧制御信号をＤ／Ａ変換したアナログ信号を出力する。

基準電圧回路４０は、Ｉ／Ｏ３５から出力された基準電圧制御信号のアナログ信号から所定の閾値に対応する基準電圧を生成する。一点鎖線で囲む部分が基準電圧回路４０を示す。基準電圧回路４０は、ＬＰＦ（Low Pass Filter）で構成されてもよく、ＬＰＦで構成することでノイズを遮断して安定した基準電圧を生成することができる。基準電圧回路４０は、当該生成された基準電圧を比較回路３１に入力する。

基準電圧は、例えば、モニタ受光信号の電圧の上限（以下、「上限閾値」ともいう）に対応してもよい。また、基準電圧は、例えば、モニタ受光信号の電圧の下限（以下、「下限閾値」ともいう）に対応してもよい。基準電圧におけるこの上限と下限の切り替えは、基準電圧制御信号により切り替えられる。

図４は、光電センサ１の故障検出部分５の概略構成図である。制御回路３０は、例えば、単一のＦＰＧＡ３０１で構成されてもよい。言い換えれば、比較回路３１、記憶回路３２、検出回路３３、及び、判定回路３４が単一のＦＰＧＡ３０１上に実装されていてもよい。このような構成によれば、比較回路３１、記憶回路３２、検出回路３３、及び、判定回路３４といった故障検出に係る回路を単一の回路上で実装することができる。このため、この態様によれば、簡易な構成で故障検出のための回路を実装することができる。また、ＦＰＧＡ３０１は、後述の同期ＦＦ３３１、判定回路３４、及びＤＡＣ変換部３５１を、例えば６４ＭＨｚのクロック周期で動作させてもよい。

比較回路３１は、例えば、モニタ受光信号の電圧と基準電圧とを比較し、当該比較の結果として基準電圧に対する大小関係を表すパルス信号（以下、単に「パルス信号」ともいう）を出力するコンパレータ３１１で構成されてもよい。このような構成によれば、コンパレータ３１１は比較結果をパルス信号、すなわち２値（Ｈｉｇｈ又はＬｏｗ）で出力することができるため、簡易な構成の記憶回路３２で当該比較結果を記憶し、簡易な構成の判定回路３４で異常を判定することができる。

コンパレータ３１１は、例えば、ＦＰＧＡ３０１上に実装された差動信号レシーバで構成されてもよい。このように、一般的に通信のためにＦＰＧＡ上に実装された差動信号レシーバによりコンパレータを構成することで、効率よく資源を利用して、光電センサのコストを低減することができる。

コンパレータ３１１は、例えば、投光素子１１によりパルス光を投光する間（以下、「投光時」ともいう）にモニタ受光信号の電圧と下限閾値とを比較してもよい。また、コンパレータ３１１は、例えば、投光素子１１によりパルス光を投光しない間（以下、「非投光時」ともいう）にモニタ受光信号の電圧と下限閾値とを比較してもよい。また、コンパレータ３１１は、投光素子１１によりパルス光を投光する間にモニタ受光信号の電圧と上限閾値とを比較してもよい。このような構成によれば、コンパレータ３１１は、モニタ受光信号の電圧と当該電圧の上下限との比較結果を二値化することができる。

記憶回路３２は、例えば、ＦＰＧＡ３０１上に実装されたラッチ回路３２１で構成されてもよい。ラッチ回路３２１は、入力Ｄのデータを「１」として、判定回路３４から出力されたＧａｔｅ信号のＬｏｗ（「０」）からＨｉｇｈ（「１」）の立ち上がりの際に、当該Ｇａｔｅ信号と論理積をとったコンパレータ３１１から出力されたパルス信号を記憶する。ラッチ回路３２１において、当該記憶されたパルス信号は、後述の同期フィリップフロップ（以下、「同期ＦＦ」という）３３１で読み込まれた際にリセットされる。このような構成によれば、ラッチ回路３２１によって、入力された上記比較結果を内部に記録して出力を固定することができる。このため、簡易な構成で上記比較結果を一時的に保存することができる。

検出回路３３は、例えば、ＦＰＧＡ上に実装された同期ＦＦ３３１で構成されてもよい。同期ＦＦ３３１において、ラッチ回路３２１に記憶されたパルス信号を入力して、クロックパルスの立ち上がりの際に同期ＦＦのクロック周期に同期させて、判定回路３４にパルス信号を出力する。

判定回路３４は、パルスカウント機能として、パルス信号の未検出、又は、検出をカウントしてもよい。また、判定回路３４は、タイミング制御機能として、Ｇａｔｅ信号をラッチ回路３２１に対する論理素子３２２に出力して、ラッチ回路３２１が比較結果を記憶するタイミングを制御してもよい。

判定回路３４は、例えば、投光素子１１の投光時におけるモニタ受光信号の電圧と下限閾値との比較結果であるパルス信号の未検出をカウントして、当該カウントした未検出の回数が所定の回数以上の場合、投光素子１１が異常であると判定してもよい。ここで「所定の回数」は、パルス信号の未検出、又は、検出により投光素子１１が異常か否かを判定するための未検出回数、又は検出回数の閾値である。

上記構成によれば、判定回路３４は、投光素子の投光量が異常に小さいか否かを判定することができる。また、上記構成によれば、判定回路３４は、上記比較結果のパルス信号が所定の回数以上の回数検出されなかった場合に異常と判定することで、一定の確度をもって異常を判定することができる。

判定回路３４は、例えば、投光素子１１の非投光時におけるモニタ受光信号の電圧と下限閾値との比較結果であるパルス信号の検出をカウントして、当該カウントした検出の回数が所定の回数以上の場合、投光素子１１が異常であると判定してもよい。このような構成によれば、判定回路３４は、投光素子の投光量がゼロであるべきタイミングで投光量が異常に大きいか否かを判定することができる。また、このような構成によれば、判定回路３４は、比較結果のパルス信号が所定の回数以上の回数検出された場合に異常と判定することで、一定の確度をもって異常を判定することができる。

判定回路３４は、例えば、投光素子１１の投光時におけるモニタ受光信号の電圧と上限閾値との比較結果であるパルス信号の検出をカウントして、当該カウントした検出の回数が所定の回数以上の場合、投光素子１１が異常であると判定してもよい。このような構成によれば、判定回路３４は、投光素子の投光量が異常に大きいか否かを判定することができる。また、このような構成によれば、比較結果のパルス信号が所定の回数以上の回数検出された場合に異常と判定することで、一定の確度をもって異常を判定することができる。

判定回路３４は、ＤＡＣ制御機能として、基準電圧回路４０の制御に用いるための基準電圧制御信号としてＤＡＣ制御信号（ＤＡＣ値（８ｂｉｔ））を生成し、当該生成されたＤＡＣ制御信号をＤ／Ａ変換部３５１出力してもよい。Ｄ／Ａ変換部３５１は、ＤＡＣ制御信号を入力し、当該入力されたＤＡＣ制御信号についてＤＡ変換を行い、ＤＡＣ制御信号に基づき定められる電流を基準電圧回路４０に通電する。基準電圧回路４０は、当該通電された電流に基づき基準電圧（ＭＰＤ＿ＣＭＰ）を生成する。

図５ａは、故障検出部分５における主要な信号の関係を表すタイミングチャートである。また、図５ｂは、図５ａのタイミングチャート内の各信号と、比較回路及び記憶回路との関係を示す模式図である。

図５ａに示すように、このタイミングチャートには、投光素子１１の投光パルスに応じたモニタ受光信号（Ａ）と、ＦＰＧＡ３０１のＤ／Ａ変換部３５１が出力するΔΣ変調のＤＡＣのアナログ信号（Ｂ）と、上下限閾値を示す基準電圧（Ｃ）と、ラッチ回路３２１の比較結果の記憶タイミングを制御するためのＧａｔｅ信号（Ｄ）と、判定回路３４におけるパルス信号の検出、又は、未検出のカウント回数をクリアするためのカウンタクリア信号（Ｅ）との波形の経時的変化を表している。また、上記基準電圧（Ｃ）のハッチングで囲む部分は、パルス幅の検出が有効な期間を示す。

図５ｂに示すように、コンパレータ３１１は、モニタ受光信号（Ａ）と基準電圧（Ｃ）とを比較して、当該比較の結果（Ｈｉｇｈ又はＬｏｗ）を出力する。ラッチ回路３２１は、上記比較の結果がＨｉｇｈの状態でＧａｔｅ信号（Ｄ）がＬｏｗからＨｉｇｈに立ち上がった際、又はＧａｔｅ信号がＨｉｇｈで当該比較の結果がＬｏｗからＨｉｇｈに変化した際に、上記比較の結果を記憶する。

上記アナログ信号（Ｂ）において、モニタ受光信号の上限に対応する信号を「ＭＰＤ＿ＤＡＣ＿Ａ」とし、モニタ受光信号の下限に対応する信号を「ＭＰＤ＿ＤＡＣ＿Ｂ」とする。これらの信号は、上下限閾値を切り替えるための信号である。

判定回路３４は、（１）投光量過少の判定、（２）パルス幅過剰の判定、（３）投光量過剰の判定、といった３つの投光素子１１の異常を判定する。判定回路３４は、これら（１）～（３）の判定において、それぞれ独立したカウンタを設け、パルス信号の検出又は未検出回数をカウントする。

上記（１）投光量過少の判定では、ＭＰＤ＿ＤＡＣ＿Ｂにおける投光素子１１の投光時サンプリングにおいて、下限閾値と比較して、投光素子１１が正常時は比較結果がＨｉｇｈとなる。上記（２）パルス幅過剰の判定では、ＭＰＤ＿ＤＡＣ＿Ｂにおける投光素子１１の非投光時サンプリングにおいて、下限閾値と比較して、投光素子１１が正常時は比較結果がＬｏｗとなる。上記（３）光量過剰の判定では、ＭＰＤ＿ＤＡＣ＿Ａにおける投光素子１１の投光時サンプリングにおいて、上限閾値と比較して、投光素子１１が正常時は比較結果がＬｏｗとなる。また、判定回路３４は、カウンタクリア信号（Ｅ）がＨｉｇｈの期間は、カウンタ値をリセット状態とする。

具体的には、まずＤ／Ａ変換部３５１が出力するΔΣ変調のＤＡＣのアナログ信号（Ｂ）をＭＰＤ＿ＤＡＣ＿ＡからＭＰＤ＿ＤＡＣ＿Ｂに切り替える。Ｄ／Ａ変換部３５１がモニタ受光信号の下限に対応する信号であるＭＰＤ＿ＤＡＣ＿Ｂを出力する期間、投光素子１１によりパルス光を投光する間と投光しない間に交互に上記（１）投光量過少の判定と上記（２）パルス幅過剰の判定について投光素子１１の異常を判定する。このような構成により、判定回路３４は、投光時と非投光時に交互に受光信号の電圧と受光信号の電圧の下限に対応する基準電圧とを比較することで、投光されたパルス光のパルス幅が異常に長いか否かを判定することができる。

入力パラメータとして、ｔ１にはＭＰＤ＿ＤＡＣ出力パターン切り替え周期を、ｔ６には、カウンタクリア信号（Ｅ）におけるカウンタクリアの時間を設定する。また、入力パラメータとして、ｔ２～ｔ５には判定回路３４から出力されるＧａｔｅ信号をコントロールするためのタイミングを設定する。

具体的には、ｔ２にはＧａｔｅ信号の上記（１）投光量過少の判定と（３）投光量過剰の判定に対するサンプリングを無効とするタイミングを、ｔ３にはＧａｔｅ信号の上記（２）パルス幅過剰の判定に対するサンプリングを有効とするタイミングを、ｔ４にはＧａｔｅ信号の上記（２）パルス幅過剰の判定に対するサンプリングを無効とするタイミングを、ｔ５には、Ｇａｔｅ信号の上記（１）投光量過少の判定と（３）投光量過剰の判定に対するサンプリングを有効とするタイミングを設定する。

上記（１）投光量過少の判定において、判定回路３４は、具体的には、投光素子１１の投光時、かつコンパレータ３１１がＧａｔｅ信号（Ｄ）の（ＰＴ１）のＨｉｇｈの間、モニタ受光信号（Ａ）と受光信号（Ａ）の電圧の下限に対応する基準電圧（Ｃ）とを比較する。上記（１）投光量過少の判定において投光素子１１が正常な場合、当該比較の結果はＨｉｇｈとなるため、当該比較の結果としてＨｉｇｈを表すパルス信号が、ラッチ回路３２１で記憶され、同期ＦＦ３３１で検出される。このため、判定回路３４は当該パルス信号の未検出をカウントして、当該カウントした未検出の回数が所定の回数以上の場合、投光素子１１が異常であると判定する。

上記（２）パルス幅過剰の判定において、判定回路３４は、具体的には、投光素子１１の非投光時、かつコンパレータ３１１がＧａｔｅ信号（Ｄ）の（ＰＴ２）のＨｉｇｈの間、モニタ受光信号（Ａ）とモニタ受光信号（Ａ）の電圧の下限に対応する基準電圧（Ｃ）とを比較する。上記（２）パルス幅過剰の判定において投光素子１１が正常な場合、当該比較の結果はＬｏｗとなるため、Ｈｉｇｈを表すパルス信号は同期ＦＦ３３１で検出されない。このため、判定回路３４は当該パルス信号の検出をカウントして、当該カウントした検出の回数が所定の回数以上の場合、投光素子１１が異常であると判定する。上記（２）パルス幅過剰の判定では、上記（１）投光量過少の判定と交互に行い、非投光時に上記パルス信号を検出することで、図３（ウ）に示すようなパルス幅の上限を超える異常を検出することができる。

上記Ｄ／Ａ変換部３５１の切り替え時からｔ１経過すると、つぎに判定回路３４は、Ｄ／Ａ変換部３５１が出力するΔΣ変調のＤＡＣのアナログ信号（Ｂ）をＭＰＤ＿ＤＡＣ＿ＢからＭＰＤ＿ＤＡＣ＿Ａに切り替える。Ｄ／Ａ変換部３５１がモニタ受光信号の上限に対応する信号であるＭＰＤ＿ＤＡＣ＿Ａを出力する期間、判定回路３４は、投光素子１１によりパルス光を投光する間に上記（３）投光量過剰の判定における投光素子１１の異常を判定する。

上記（３）投光量過剰の判定において、判定回路３４は、具体的には、投光素子１１の投光時、かつコンパレータ３１１がＧａｔｅ信号（Ｄ）の（ＰＴ３）のＨｉｇｈの間、モニタ受光信号（Ａ）とモニタ受光信号（Ａ）の電圧の上限に対応する基準電圧（Ｃ）とを比較する。上記（３）投光量過剰の判定において投光素子１１が正常な場合、当該比較の結果はＬｏｗとなるため、Ｈｉｇｈを表すパルス信号は同期ＦＦ３３１で検出されない。このため、判定回路３４は、当該パルス信号の検出をカウントして当該カウントした検出の回数が所定の回数以上の場合、投光素子１１が異常であると判定する。上記（３）投光量過剰の判定では、とモニタ受光信号（Ａ）の電圧の上限に対応する基準電圧と比較するため、図３（イ）に示すようなピークパワー上限超えの異常を検出することができる。

図６を用いて、判定回路３４におけるパルス信号の未検出又は検出のカウントと、当該カウントによる異常の判定方法について説明する。図６に示すように、上記（１）～（３）の判定において、判定回路３４は、それぞれ独立してパルス信号の未検出又は検出の回数をカウントする。これらの判定において、判定回路３４は、いずれか一つでも所定の回数（ｎＣｎｔ）以上となった場合は、投光素子１１の故障を検出したとして投光素子１１における単一故障検出結果を出力する。また、上記（１）～（３）の判定において、判定回路３４は、それぞれ独立してカウントされた回数がカウンタクリア信号でクリアされる。なお、上記（１）投光量過少の判定においては、投光素子１１を点灯しない設定の場合には当該判定における異常監視をしないようにするため、パルス信号の未検出のカウントアップは当該カウントアップのためのトリガ生成Ｅｎａｂｌｅ（Ｓ１）と論理積をとった結果をパルス未検出カウンタでカウントする。

＜２．動作例＞
図７及び図８を用いて、本実施形態に係る光電センサ１の投光素子１１の故障検出の動作例を説明する。図７及び図８に示したフローチャートは、同じ符号で示した結合子によって互いに接続されている。

図７に示すように、判定回路３４は、基準電圧回路４０が生成する基準電圧を下限閾値に切り替える（Ｓ１０）。投光素子１１の投光時の場合（Ｓ１１のＹｅｓ）、上記（１）投光量過少の判定として、コンパレータ３１１は、投光素子１１によりパルス光を投光する間にモニタ受光信号の電圧と下限閾値とを比較し、当該比較の結果としてパルス信号を出力する（Ｓ１２）。記憶回路３２は、当該比較の結果を一時的に記憶する（Ｓ１３）。検出回路３３は、記憶回路３２に記憶された上記比較結果を、上記パルス光のパルス幅より長いクロック周期で検出する（Ｓ１４）。判定回路３４は、上記比較結果であるパルス信号の未検出をカウントする。

投光素子１１の非投光時の場合（Ｓ１１のＮｏ）、上記（２）パルス幅過剰の判定として、コンパレータ３１１は、投光素子１１によりパルス光を投光する間にモニタ受光信号の電圧と下限閾値とを比較し、当該比較の結果としてパルス信号を出力する（Ｓ１６）。記憶回路３２は、当該比較の結果を一時的に記憶する（Ｓ１７）。検出回路３３は、記憶回路３２に記憶された上記比較結果を、上記パルス光のパルス幅より長いクロック周期で検出する（Ｓ１８）。判定回路３４は、上記比較結果であるパルス信号の検出をカウントする（Ｓ１９）。

判定回路３４は、基準電圧が示す上限閾値と下限閾値の切り替えタイミングの場合（Ｓ２０のＹｅｓ）、かつ、上記カウントしたパルス信号の未検出及び検出の回数がいずれも所定の回収以上でない場合（Ｓ２１のＮｏ）、上記カウントしたパルス信号の未検出及び検出の回数をクリアする（Ｓ２２）。結合子Ａを介して、図８の上記（３）投光量過剰の判定のフローチャートに進む。

光電センサ１は、上限閾値と下限閾値の切り替えタイミングではない場合（Ｓ２０の
Ｎｏ）、ステップＳ１１の前に戻り、再度、上記（１）投光量過少の判定と上記（２）パルス幅過剰の判定とにおける投光素子１１の投光時又は非投光時の受光信号の電圧と下限閾値との比較等の異常監視を行う。

判定回路３４は、基準電圧が示す上限閾値と下限閾値の切り替えタイミングの場合（Ｓ２０のＹｅｓ）、かつ、上記カウントしたパルス信号の未検出及び検出の回数がいずれか一つが所定の回収以上の場合（Ｓ２１のＹｅｓ）、判定回路３４は、投光素子１１を異常と判定する（Ｓ２３）。判定回路３４が投光素子１１の異常を判定した場合、光電センサ１は、投光素子１１の故障検出の動作を終了する。

結合子Ａを介して図８に示す上記（３）投光量過剰の判定の処理に進むと、判定回路３４は、基準電圧回路４０が生成する基準電圧を下限閾値から上限閾値に切り替える（Ｓ２４）。コンパレータ３１１は、投光素子１１によりパルス光を投光する間にモニタ受光信号の電圧と上限閾値とを比較し、当該比較の結果としてパルス信号を出力する（Ｓ２５）。記憶回路３２は、当該比較の結果を一時的に記憶する（Ｓ２６）。検出回路３３は、記憶回路３２に記憶された上記比較結果を、上記パルス光のパルス幅より長いクロック周期で検出する（Ｓ２７）。判定回路３４は、上記比較結果であるパルス信号の検出をカウントする。（Ｓ２８）

判定回路３４は、基準電圧が示す上限閾値と下限閾値の切り替えタイミングの場合（Ｓ２９のＹｅｓ）、かつ、上記カウントしたパルス信号の検出の回数が所定の回収以上でない場合（Ｓ３０のＮｏ）、上記カウントしたパルス信号の検出の回数をクリアする（Ｓ２２）。結合子Ｂを介して、図７の上記（１）投光量過少の判定及び上記（２）パルス幅過剰の判定のフローチャートのステップＳ１０の前に戻る。

光電センサ１は、上限閾値と下限閾値の切り替えタイミングではない場合（Ｓ２９の
Ｎｏ）、ステップＳ２５の前に戻り、再度、上記（３）投光量過剰の判定における投光素子１１の投光時の受光信号の電圧と上限閾値との比較等の異常監視を行う。

判定回路３４は、基準電圧が示す上限閾値と下限閾値の切り替えタイミングの場合（Ｓ２９のＹｅｓ）、かつ、上記カウントしたパルス信号の検出の回数が所定の回収以上の場合（Ｓ３０のＹｅｓ）、判定回路３４は、投光素子１１を異常と判定する（Ｓ３２）。判定回路３４が投光素子１１の異常を判定した場合、光電センサ１は、投光素子１１の故障検出の動作を終了する。

以上説明した実施形態は、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。実施形態が備える各要素並びにその配置、材料、条件、形状及びサイズ等は、例示したものに限定されるわけではなく適宜変更することができる。また、異なる実施形態で示した構成同士を部分的に置換し又は組み合わせることが可能である。

本実施形態の一部又は全部は、以下の附記のようにも記載されうるが、以下には限られない。

［附記］
検出領域にパルス光を投光する投光素子（１１）を有し、前記投光素子の投光量に応じたモニタ信号を生成する投光ユニット（１０）と、
前記検出領域から前記パルス光を受光する受光ユニット（２０）と、
前記モニタ信号と所定の閾値とを比較する比較回路（３１）と、
前記比較回路（３１）による比較結果を一時的に記憶する記憶回路（３２）と、
前記記憶回路（３２）に記憶された前記比較結果を、前記パルス光のパルス幅より長いクロック周期で検出する検出回路（３３）と、
前記検出回路（３３）で検出された前記比較結果に基づいて、前記投光素子（１１）の異常を判定する判定回路（３４）と、を有する、
光電センサ（１）。

１…光電センサ、５…故障検出部分、１０…投光ユニット、１１…投光素子、１２…受光素子、２０…受光ユニット、３０…制御回路、３１…比較回路、３１１…コンパレータ、３２…記憶回路、３２１…ラッチ回路、３２２…論理素子、３３…検出回路、３３１…同期ＦＦ、３４…判定回路、３５…Ｉ／Ｏ部、３５１…ＤＡＣ変換部、４０…基準電圧回路

Claims (11)

1. 検出領域にパルス光を投光する投光素子を有し、前記投光素子の投光量に応じたモニタ信号を生成する投光ユニットと、
   前記検出領域から前記パルス光を受光する受光ユニットと、
   前記モニタ信号の振幅およびパルス幅の少なくともいずれか一つと、前記振幅および前記パルス幅それぞれに対して設定された所定の閾値とを比較する比較回路と、
   前記比較回路による比較結果を一時的に記憶する記憶回路と、
   前記記憶回路に記憶された前記比較結果を、前記パルス光のパルス幅より長いクロック周期で検出する検出回路と、
   前記検出回路で検出された前記比較結果に基づいて、前記モニタ信号の振幅およびパルス幅の少なくともいずれか一つが前記所定の閾値を逸脱している場合は、前記投光素子を異常と判定する判定回路と、を有し、
   前記比較回路は、前記モニタ信号の電圧値と前記所定の閾値とを比較し、前記比較の結果として前記所定の閾値に対する大小関係を表すパルス信号を出力し、
   前記検出回路は、前記記憶回路に記憶された前記パルス信号を前記クロック周期と同期させて検出し、前記検出した際に前記記憶回路に記憶された前記パルス信号をリセットする、
   光電センサ。
2. 前記判定回路から出力された基準電圧制御信号から前記所定の閾値に対応する基準電圧を生成する基準電圧回路を備え、
   前記比較回路は、前記モニタ信号の電圧と前記基準電圧とを比較し、前記比較の結果として前記基準電圧に対する大小関係を表すパルス信号を出力するコンパレータで構成されている、
   請求項１に記載の光電センサ。
3. 前記基準電圧は、前記モニタ信号の電圧の下限に対応し、
   前記コンパレータは、前記投光素子によりパルス光を投光する間に前記モニタ信号の電圧と前記基準電圧とを比較し、
   前記判定回路は、前記パルス信号の未検出をカウントして、当該カウントした未検出の回数が所定の回数以上の場合、前記投光素子が異常であると判定する、
   請求項２に記載の光電センサ。
4. 前記基準電圧は、前記モニタ信号の電圧の下限に対応し、
   前記コンパレータは、前記投光素子によりパルス光を投光しない間に前記モニタ信号の電圧と前記基準電圧とを比較し、
   前記判定回路は、前記パルス信号の検出をカウントして、当該カウントした検出の回数が前記所定の回数以上の場合、前記投光素子が異常であると判定する、
   請求項３に記載の光電センサ。
5. 前記コンパレータは、前記投光する間と前記投光しない間に交互に前記モニタ信号の電圧と前記モニタ信号の電圧の下限とを比較する、
   請求項４に記載の光電センサ。
6. 前記基準電圧は、前記モニタ信号の電圧の上限に対応し、
   前記コンパレータは、前記投光素子によりパルス光を投光する間に前記モニタ信号の電圧と前記基準電圧とを比較し、
   前記判定回路は、前記パルス信号の検出をカウントして、当該カウントした検出の回数が所定の回数以上の場合、前記投光素子が異常であると判定する、
   請求項２から５のいずれか一項に記載の光電センサ。
7. 前記比較回路、前記記憶回路、前記検出回路、及び、前記判定回路が単一のＦＰＧＡ上に実装されている、
   請求項２から６のいずれか一項に記載の光電センサ。
8. 前記記憶回路は、前記ＦＰＧＡ上に実装されたラッチ回路で構成されている、
   請求項７に記載の光電センサ。
9. 前記コンパレータは、前記ＦＰＧＡ上に実装された差動信号レシーバで構成されている、
   請求項８に記載の光電センサ。
10. 前記投光ユニットは、前記投光素子の投光量に応じた受光信号を生成する受光素子を有し、
    前記モニタ信号は、前記受光信号である、
    請求項１から９のいずれか一項に記載の光電センサ。
11. 前記モニタ信号は、前記投光素子の駆動電流に応じて生成された信号である、
    請求項１から９のいずれか一項に記載の光電センサ。

Images