JP7184865B2 - 配線回路基板集合体シート - Google Patents

配線回路基板集合体シート Download PDF

Info

Publication number
JP7184865B2
JP7184865B2 JP2020207139A JP2020207139A JP7184865B2 JP 7184865 B2 JP7184865 B2 JP 7184865B2 JP 2020207139 A JP2020207139 A JP 2020207139A JP 2020207139 A JP2020207139 A JP 2020207139A JP 7184865 B2 JP7184865 B2 JP 7184865B2
Authority
JP
Japan
Prior art keywords
conductor pattern
dummy
area
circuit board
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020207139A
Other languages
English (en)
Other versions
JP2022094222A (ja
Inventor
理人 福島
敬裕 池田
瞬 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2020207139A priority Critical patent/JP7184865B2/ja
Priority to US18/256,170 priority patent/US20240040705A1/en
Priority to CN202180082135.5A priority patent/CN116584157A/zh
Priority to PCT/JP2021/040204 priority patent/WO2022130807A1/ja
Priority to TW110141171A priority patent/TW202236918A/zh
Publication of JP2022094222A publication Critical patent/JP2022094222A/ja
Application granted granted Critical
Publication of JP7184865B2 publication Critical patent/JP7184865B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0723Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、配線回路基板集合体シートに関する。
従来、複数の配線回路基板と、複数の配線回路基板を支持する支持枠とを備える配線回路基板集合体シートにおいて、支持枠にダミーパターンを設けることが知られている(例えば、下記特許文献1参照。)。
特開2006-128409号公報
特許文献1に記載されるような配線回路基板集合体シートにおいて、ダミーパターンの配線密度と、配線回路基板の導体パターンの配線密度との差が大きいと、配線回路基板の導体パターンの厚みが不均一である場合がある。
本発明は、導体パターンの厚みの均一化が図られた配線回路基板を得ることができる配線回路基板集合体シートを提供する。
本発明[1]は、絶縁層と、前記絶縁層の上に位置する導体パターンとを有する配線回路基板と、前記配線回路基板を支持するフレームであって、前記導体パターンと同じ材料からなるダミー導体パターンを有するフレームとを備え、前記配線回路基板が、前記ダミー導体パターンから離れて位置する第1エッジと、前記第1エッジと前記ダミー導体パターンとの間に位置する第2エッジと、を有し、前記フレームが、前記ダミー導体パターンを含むダミー形成領域であって、前記第2エッジと直交する方向において、前記第2エッジから5mmの幅を有し、前記第2エッジが延びる方向において、前記配線回路基板と同じ長さを有するダミー形成領域を有し、前記絶縁層の面積に対する前記導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記ダミー導体パターンの面積の百分率との差が、50%以下である、配線回路基板集合体シートを含む。
このような構成によれば、絶縁層の面積に対する導体パターンの面積の百分率と、ダミー形成領域の面積に対するダミー導体パターンの面積の百分率との差が、50%以下に調節されている。
言い換えると、ダミー形成領域におけるダミー導体パターンの密度が、配線回路基板における導体パターンの密度と近似している。
そのため、導体パターンが形成されたときに、導体パターンの厚みの均一化が図られている。
その結果、導体パターンの厚みの均一化が図られた配線回路基板を得ることができる。
本発明[2]は、前記絶縁層の面積に対する前記導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記ダミー導体パターンの面積の百分率との差が、30%以下である、上記[1]の配線回路基板集合体シートを含む。
本発明[3]は、前記導体パターンが、第1の厚みの第1導体パターンと、前記第1の厚みよりも厚い第2の厚みの第2導体パターンとを有し、前記ダミー導体パターンは、前記第1の厚みの第1ダミー導体パターンと、前記第2の厚みの第2ダミー導体パターンとを有する、上記[1]または[2]の配線回路基板集合体シートを含む。
本発明[4]は、前記絶縁層の面積に対する前記第1導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第1ダミー導体パターンの面積の百分率との差が、0%以上、50%以下であり、前記絶縁層の面積に対する前記第2導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第2ダミー導体パターンの面積の百分率との差が、50%以下である、上記[3]の配線回路基板集合体シートを含む。
本発明[5]は、前記絶縁層の面積に対する前記第1導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第1ダミー導体パターンの面積の百分率との差が、30%以下であり、前記絶縁層の面積に対する前記第2導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第2ダミー導体パターンの面積の百分率との差が、30%以下である、上記[3]の配線回路基板集合体シートを含む。
本発明の配線回路基板集合体シートによれば、導体パターンの厚みの均一化が図られた配線回路基板を得ることができる。
図1は、本発明の一実施形態としての配線回路基板集合体シートの平面図である。 図2は、図1に示す配線回路基板集合体シートの一部を拡大した拡大図である。 図3は、図2に示す配線回路基板集合体シートのA-A断面図である。 図4Aから図4Cは、配線回路基板集合体シートの製造方法を説明するための説明図であって、図4Aは、第1絶縁層形成工程を示し、図4Bは、レジスト工程において、メッキレジストのフィルムを露光する工程を示し、図4Cは、レジスト工程において、メッキレジストのフィルムを現像する工程を示す。 図5Aから図5Cは、図4Cに続いて、配線回路基板集合体シートの製造方法を説明するための説明図であって、図5Aは、パターン形成工程において、電解メッキにより導体パターンおよびダミー導体パターンを形成する工程を示し、図5Bは、パターン形成工程において、メッキレジスト層を剥離する工程を示し、図5Cは、第2絶縁層形成工程を示す。 図6は、第1の変形例を説明するための説明図である。 図7は、第2の変形例を説明するための説明図である。 図8は、第3の変形例の配線回路基板集合体シートの断面図である。 図9Aから図9Dは、第3の変形例の配線回路基板集合体シートの製造方法を説明するための説明図であって、図9Aは、第1レジスト工程において、メッキレジストのフィルムを露光する工程を示し、図9Bは、第1レジスト工程において、メッキレジストのフィルムを現像する工程を示し、図9Cは、第1パターン形成工程において、電解メッキにより第1導体パターンおよび第1ダミー導体パターンを形成する工程を示し、図9Dは、第1パターン形成工程において、メッキレジスト層を剥離する工程を示す。 図10Aから図10Dは、図9Dに続いて、第3の変形例の配線回路基板集合体シートの製造方法を説明するための説明図であって、図10Aは、第2レジスト工程において、メッキレジストのフィルムを露光する工程を示し、図10Bは、第2レジスト工程において、メッキレジストのフィルムを現像する工程を示し、図10Cは、第2パターン形成工程において、電解メッキにより第2導体パターンおよび第2ダミー導体パターンを形成する工程を示し、図10Dは、第2パターン形成工程において、メッキレジスト層を剥離する工程を示す。 図11は、第4の変形例を説明するための説明図である。
1.配線回路基板集合体シート
図1に示すように、配線回路基板集合体シート1は、第1方向および第2方向に延びるシート形状を有する。第2方向は、第1方向と直交する。配線回路基板集合体シート1は、複数の配線回路基板2と、フレーム3とを備える。
(1)配線回路基板
複数の配線回路基板2は、第1方向に互いに間隔を隔てて並ぶとともに、第2方向に互いに間隔を隔てて並ぶ。以下、配線回路基板集合体シート1中の1つの配線回路基板2について説明する。
図2に示すように、配線回路基板2は、第1方向および第2方向に延びる。配線回路基板2は、複数のエッジE1、E2、E3、E4を有する。本実施形態では、配線回路基板2は、略矩形状を有する。なお、配線回路基板2の形状は、限定されない。エッジE1は、第1方向における配線回路基板2の一端部に位置する。エッジE2は、第1方向における配線回路基板2の他端部に位置する。エッジE2は、第1方向において、エッジE1から離れて位置する。エッジE3は、第2方向における配線回路基板2の一端部に位置する。エッジE4は、第2方向における配線回路基板2の他端部に位置する。エッジE4は、第2方向において、エッジE3から離れて位置する。
図3に示すように、本実施形態では、配線回路基板2は、支持層21と、絶縁層の一例としてのベース絶縁層22と、導体パターン23と、カバー絶縁層24とを有する。
(1-1)支持層
支持層21は、ベース絶縁層22、導体パターン23、および、カバー絶縁層24を支持する。支持層21は、例えば、金属からなる。金属としては、例えば、ステンレス合金、銅合金が挙げられる。
(1-2)ベース絶縁層
ベース絶縁層22は、配線回路基板集合体シート1の厚み方向において、支持層21の上に位置する。厚み方向は、第1方向および第2方向と直交する。ベース絶縁層22は、厚み方向において、支持層21と導体パターン23との間に位置する。ベース絶縁層22は、支持層21と導体パターン23とを絶縁する。ベース絶縁層22は、樹脂からなる。樹脂としては、例えば、ポリイミドが挙げられる。
(1-3)導体パターン
導体パターン23は、厚み方向において、ベース絶縁層22の上に位置する。導体パターン23は、厚み方向において、ベース絶縁層22に対して、支持層21の反対側に位置する。導体パターン23は、金属からなる。金属としては、例えば、銅が挙げられる。
図2に示すように、導体パターン23は、複数の第1端子231A、231B、231C、231Dと、複数の第2端子232A、232B、232C、232Dと、複数の配線233A、233B、233C、233Dとを有する。なお、第1端子の数、第2端子の数、および配線の数は、限定されない。
第1端子231A、231B、231C、231Dは、第2方向における配線回路基板2の一端部に位置する。本実施形態では、第1端子231A、231B、231C、231Dは、互いに間隔を隔てて、第1方向に並ぶ。第1端子231A、231B、231C、231Dのそれぞれは、角ランド形状を有する。
第2端子232A、232B、232C、232Dは、第2方向における配線回路基板2の他端部に位置する。本実施形態では、第2端子232A、232B、232C、232Dは、互いに間隔を隔てて、第1方向に並ぶ。第2端子232A、232B、232C、232Dのそれぞれは、角ランド形状を有する。
配線233Aは、第1端子231Aと第2端子232Aとを電気的に接続する。配線233Bは、第1端子231Bと第2端子232Bとを電気的に接続する。配線233Cは、第1端子231Cと第2端子232Cとを電気的に接続する。配線233Dは、第1端子231Dと第2端子232Dとを電気的に接続する。
導体パターン23の厚みの測定値と設計値との差は、設計値に対して、例えば、10%以下、好ましくは、5%以下である。導体パターン23の厚みの測定値と設計値との差の下限値は、限定されない。導体パターン23の厚みの測定値と設計値との差は、0%であってもよい。
(1-4)カバー絶縁層
図3に示すように、カバー絶縁層24は、配線233A、配線233B、233C、233Dを覆う。カバー絶縁層24は、厚み方向において、ベース絶縁層22の上に位置する。なお、カバー絶縁層24は、第1端子231A、231B、231C、231D(図2参照)、および、第2端子232A、232B、232C、232D(図2参照)を覆わない。カバー絶縁層24は、樹脂からなる。樹脂としては、例えば、ポリイミドが挙げられる。
(2)フレーム
図2に示すように、配線回路基板集合体シート1は、配線回路基板2の周りにおいて、切欠き11と、複数の接続部12A、12Bとを有する。
切欠き11は、配線回路基板2の外形形状に沿って延びる。切欠き11は、配線回路基板2とフレーム3とを区画する。フレーム3は、配線回路基板2を囲む。フレーム3は、配線回路基板2の周りにおいて、複数の隣接部3A、3B、3C、3Dを有する。隣接部3Aは、エッジE1に隣り合う。隣接部3Aは、エッジE1に沿って第2方向に延びる。隣接部3Bは、第1方向において、配線回路基板2に対して隣接部3Aの反対側に位置する。隣接部3Bは、エッジE2に隣り合う。隣接部3Bは、エッジE2に沿って第2方向に延びる。隣接部3Cは、エッジE3に隣り合う。隣接部3Cは、エッジE3に沿って第1方向に延びる。隣接部3Dは、第2方向において、配線回路基板2に対して隣接部3Cの反対側に位置する。隣接部3Dは、エッジE4に隣り合う。隣接部3Dは、エッジE4に沿って第1方向に延びる。
接続部12A、12Bは、配線回路基板2とフレーム3とを接続する。詳しくは、接続部12Aは、隣接部3AとエッジE1との間に位置し、隣接部3AとエッジE1とを接続する。接続部12Bは、隣接部3BとエッジE2との間に位置し、隣接部3BとエッジE2とを接続する。これにより、フレーム3は、配線回路基板2を支持する。
本実施形態では、フレーム3は、1つの配線回路基板2に対して、2つのダミー形成領域30A、30Bと、2つのダミー導体パターン33A、33Bとを有する。
(2-1)ダミー形成領域
ダミー形成領域30Aは、ダミー導体パターン33Aが形成される領域である。ダミー形成領域30Aは、第1方向において、配線回路基板2の一方側に位置する。ダミー形成領域30Aは、隣接部3Aの一部を含む。ダミー形成領域30Aは、配線回路基板2のエッジE1を基準に定義される。ダミー形成領域30Aは、エッジE1と直交する方向において、エッジE1から5mmの幅W1を有し、エッジE1が延びる方向において、配線回路基板2と同じ長さL1を有する。
ダミー形成領域30Bは、ダミー導体パターン33Bが形成される領域である。ダミー形成領域30Bは、第1方向において、配線回路基板2の他方側に位置する。ダミー形成領域30Bは、隣接部3Bの一部を含む。ダミー形成領域30Bは、エッジE2と直交する方向において、エッジE2から5mmの幅W2を有し、エッジE2が延びる方向において、配線回路基板2と同じ長さL2を有する。
(2-2)ダミー導体パターン
ダミー導体パターン33Aは、ダミー形成領域30A内に位置する。言い換えると、ダミー形成領域30Aは、ダミー導体パターン33Aを含む。ダミー導体パターン33Aは、第1方向において、配線回路基板2の一方側に位置する。エッジE2は、第1方向において、ダミー導体パターン33Aから離れて位置する。エッジE1は、第1方向において、エッジE2とダミー導体パターン33Aとの間に位置する。第2方向におけるダミー導体パターン33Aの長さは、第2方向における導体パターン23の長さと同じである。ダミー導体パターン33Aは、第2方向において、導体パターン23より長くてもよい。ダミー導体パターン33Aの形状は、限定されない。ダミー導体パターン33Aの形状は、導体パターン23の形状と異なっていてもよい。本実施形態では、ダミー導体パターン33Aは、複数のダミー配線331Aを有する。
複数のダミー配線331Aは、第1方向において、互いに間隔を隔てて並ぶ。複数のダミー配線331Aのそれぞれは、第2方向に延びる。複数のダミー配線331Aのそれぞれは、導体パターン23の配線233A、233B、233C、233Dが延びる方向に延びる。複数のダミー配線331Aのそれぞれの、第2方向における長さは、第2方向における導体パターン23の長さと同じである。複数のダミー配線331Aのそれぞれは、第2方向において、導体パターン23よりも長くてもよい。ダミー導体パターン33Aは、複数のダミー配線331Aのそれぞれの一端部が互いに接続された櫛形状を有してもよい。
ベース絶縁層22の面積に対する導体パターン23の面積の百分率を、「導体パターン面積率」と定義し、ダミー形成領域30Aの面積に対するダミー導体パターン33Aの面積の百分率を、「ダミー導体パターン面積率」と定義した場合、導体パターン面積率とダミー導体パターン面積率との差は、50%以下、好ましくは、30%以下、より好ましくは、20%以下、より好ましくは、10%以下、より好ましくは、5%以下である。
なお、導体パターン面積率とダミー導体パターン面積率との差の下限値は、限定されない。導体パターン面積率とダミー導体パターン面積率との差は、0%であってもよい。
ダミー導体パターン33Bは、ダミー形成領域30B内に位置する。言い換えると、ダミー形成領域30Bは、ダミー導体パターン33Bを含む。ダミー導体パターン33Bは、第1方向において、配線回路基板2の他方側に位置する。エッジE1は、第1方向において、ダミー導体パターン33Bから離れて位置する。エッジE2は、第1方向において、エッジE1とダミー導体パターン33Bとの間に位置する。
ダミー導体パターン33Bについての説明は、ダミー導体パターン33Aについての説明と同様である。そのため、ダミー導体パターン33Bについての説明は、省略される。
(2-3)フレームの層構造
図3に示すように、フレーム3は、フレーム支持層31と、フレーム絶縁層32と、上記したダミー導体パターン33A、33Bとを有する。
フレーム支持層31は、配線回路基板2の支持層21と同じ材料からなる。
フレーム絶縁層32は、厚み方向において、フレーム支持層31の上に位置する。隣接部3Aのフレーム絶縁層32は、厚み方向において、フレーム支持層31とダミー導体パターン33Aとの間に位置する。隣接部3Aのフレーム絶縁層32は、フレーム支持層31とダミー導体パターン33Aとを絶縁する。隣接部3Bのフレーム絶縁層32は、厚み方向において、フレーム支持層31とダミー導体パターン33Bとの間に位置する。隣接部3Bのフレーム絶縁層32は、フレーム支持層31とダミー導体パターン33Bとを絶縁する。フレーム絶縁層32は、配線回路基板2のベース絶縁層22と同じ材料からなる。なお、フレーム絶縁層32は、ダミー導体パターン33A、33Bが形成される部分にだけ形成されていてもよい。
ダミー導体パターン33A、33Bのそれぞれは、厚み方向において、フレーム絶縁層32の上に位置する。ダミー導体パターン33A、33Bのそれぞれは、厚み方向において、フレーム絶縁層32に対して、フレーム支持層31の反対側に位置する。ダミー導体パターン33A、33Bは、配線回路基板2の導体パターン23と同じ材料からなる。
なお、フレーム3は、ダミー配線パターン33A、33Bを覆うカバー絶縁層を有してもよい。フレーム3のカバー絶縁層は、厚み方向において、フレーム絶縁層32の上に位置する。フレーム3のカバー絶縁層は、配線回路基板2のカバー絶縁層24と同じ材料からなる。
2.配線回路基板集合体シート1の製造方法
次に、配線回路基板集合体シート1の製造方法について説明する。
本実施形態では、配線回路基板集合体シート1は、セミアディティブ法により製造される。配線回路基板集合体シート1は、アディティブ法により製造されてもよい。配線回路基板集合体シート1の製造方法は、第1絶縁層形成工程(図4A参照)と、レジスト工程(図4B、図4C参照)と、パターン形成工程(図5A、図5B参照)と、第2絶縁層形成工程(図5C参照)とを含む。
(1)第1絶縁層形成工程
図4Aに示すように、第1絶縁層形成工程では、基材Sの上に、ベース絶縁層22およびフレーム絶縁層32を形成する。
基材Sは、配線回路基板2の支持層21(図3参照)、および、フレーム3のフレーム支持層31(図3参照)の材料である。基材Sは、支持層21およびフレーム支持層31を形成する金属からなる金属箔である。
第1絶縁層形成工程では、基材Sの製品領域A1の上に、ベース絶縁層22を形成し、基材Sのフレーム領域A2の上に、フレーム絶縁層32を形成する。製品領域A1は、配線回路基板2になる領域である。フレーム領域A2は、フレーム3になる領域である。
第1絶縁層形成工程では、まず、基材Sの上に感光性樹脂の溶液(ワニス)を塗布して乾燥し、感光性樹脂の塗膜を形成する。次に、感光性樹脂の塗膜を露光および現像する。これにより、ベース絶縁層22およびフレーム絶縁層32が、基材Sの上に形成される。
(2)レジスト工程
次に、レジスト工程では、ベース絶縁層22およびフレーム絶縁層32の上に、メッキレジスト層Rを形成する。
レジスト工程では、まず、ベース絶縁層22およびフレーム絶縁層32の表面にシード層を形成する。シード層は、例えば、スパッタリングにより形成される。シード層の材料としては、例えば、クロム、銅、ニッケル、チタン、および、これらの合金が挙げられる。
次に、図4Bに示すように、シード層が形成されたベース絶縁層22およびフレーム絶縁層32の上に、メッキレジストのフィルムFを貼り合わせる。次に、メッキレジストのフィルムFの上にフォトマスクMを重ねて、導体パターン23およびダミー導体パターン33A、33Bが形成される部分を遮光した状態で、メッキレジストのフィルムFを露光する。
次に、図4Cに示すように、露光されたメッキレジストのフィルムFを現像する。これにより、遮光された部分、すなわち、導体パターン23およびダミー導体パターン33A、33Bが形成される部分のメッキレジストが除去され、露光された部分、すなわち、導体パターン23およびダミー導体パターン33A、33Bが形成されない部分のメッキレジストが残る。これにより、ベース絶縁層22およびフレーム絶縁層32の上に、開口R1、R2、R3を有するメッキレジスト層Rが形成される。開口R1は、導体パターン23が形成される部分のメッキレジストが除去されることにより形成される。開口R2は、ダミー導体パターン33Aが形成される部分のメッキレジストが除去されることにより形成される。開口R3は、ダミー導体パターン33Bが形成される部分のメッキレジストが除去されることにより形成される。シード層は、開口R1、R2、R3を介して露出する。
ベース絶縁層22の面積に対する開口R1の面積の百分率を、「導体パターン開口率」と定義し、ダミー形成領域A11の面積に対する開口R2の面積の百分率、および、ダミー形成領域A12の面積に対する開口R3の面積の百分率を、「ダミー導体パターン開口率」と定義した場合、導体パターン開口率とダミー導体パターン開口率との差は、50%以下、好ましくは、30%以下、より好ましくは、20%以下、より好ましくは、10%以下、より好ましくは、5%以下である。
なお、配線回路基板集合体シート1の製造方法におけるダミー形成領域A11は、製品領域A1を基準に定義される。
具体的には、ダミー形成領域A11は、第1方向における製品領域A1の一方側のエッジE11と直交する方向において、エッジE11から5mmの幅を有し、エッジE11が延びる方向において、製品領域A1と同じ長さを有する。そのため、ダミー形成領域A11の範囲は、上記したダミー形成領域30A(図2参照)の範囲と同一である。
ダミー形成領域A12は、第1方向における製品領域A1の他方側のエッジE12と直交する方向において、エッジE12から5mmの幅を有し、エッジE12が延びる方向において、製品領域A1と同じ長さを有する。ダミー形成領域A12の範囲は、上記したダミー形成領域30B(図2参照)の範囲と同一である。
(3)パターン形成工程
次に、パターン形成工程では、図5Aに示すように、電解メッキにより、開口R1(図4C参照)内のシード層の上に導体パターン23を形成し、開口R2(図4C参照)内のシード層の上にダミー導体パターン33Aを形成し、開口R3(図4C参照)内のシード層の上にダミー導体パターン33Bを形成する。
このとき、導体パターン23は、ダミー導体パターン33A、33Bとともに形成される。そのため、メッキ液中において、製品領域A1の周囲の金属イオン濃度の均一化を図ることができ、導体パターン23の厚みの均一化を図ることができる。
電解メッキが終了した後、図5Bに示すように、メッキレジスト層Rを剥離する。その後、メッキレジスト層Rによって覆われていたシード層を、エッチングにより除去する。
(4)第2絶縁層形成工程
次に、第2絶縁層形成工程では、図5Cに示すように、ベース絶縁層22および導体パターン23の上にカバー絶縁層24を形成する。
第2絶縁層形成工程では、まず、ベース絶縁層22および導体パターン23の上に感光性樹脂の溶液(ワニス)を塗布して乾燥し、感光性樹脂の塗膜を形成する。次に、感光性樹脂の塗膜を露光および現像する。これにより、カバー絶縁層24が形成される。
その後、図3に示すように、製品領域A1(図4A参照)とフレーム領域A2(図4A参照)との間の基材Sをエッチングにより除去し、上記した配線回路基板集合体シート1を得る。
3.作用効果
配線回路基板集合体シート1によれば、図2に示すように、導体パターン面積率とダミー導体パターン面積率との差が、50%以下に調節されている。
言い換えると、ダミー形成領域30Aにおけるダミー導体パターン33Aの密度が、配線回路基板2における導体パターン23の密度と近似している。
そのため、導体パターン23の厚みの均一化が図られている。
詳しくは、配線回路基板集合体シート1を製造するときに、図4Cに示すように、レジスト工程において、メッキレジスト層Rの導体パターン開口率とダミー導体パターン開口率との差が50%以下に調節されている。これにより、図5Aに示すように、パターン形成工程において電解メッキしたときに、メッキ液中において、製品領域A1の周囲の金属イオン濃度の均一化が図られ、導体パターン23の厚みの均一化が図られる。
そのため、図3に示すように、導体パターン面積率とダミー導体パターン面積率との差が50%以下である配線回路基板集合体シート1では、導体パターン23の厚みの均一化が図られている。
その結果、導体パターン23の厚みの均一化が図られた配線回路基板2を得ることができる。
4.変形例
以下、図6から図10Dを参照して、配線回路基板集合体シート1の変形例について説明する。以下の変形例において、上記した実施形態と同様の部材には同じ符号を付し、説明を省略する。
(1)図6に示すように、ダミー導体パターン33は、第1方向における配線回路基板2の両側、および、第2方向における配線回路基板2の両側に配置されてもよい。ダミー導体パターン33は、導体パターン23の配線233A、233B、233C、233Dが延びる方向と交差する方向に延びてもよい。
(2)図7に示すように、配線回路基板2同士が互いに近接して配置されている場合、ダミー導体パターン33は、配線回路基板2の間に無くてもよい。詳しくは、複数の配線回路基板2は、接続部を介して、互いに接続されている。フレーム3は、配線回路基板集合体シート1の外周部分に位置する。フレーム3は、複数の配線回路基板2を囲む。この場合、ダミー形成領域は、フレーム3に最も近い配線回路基板2Aのエッジを基準に定義される。
なお、この変形例では、配線回路基板集合体シート1の中央部分(外周部分のフレーム3に隣接していない部分)の配線回路基板2Bでは、隣接する配線回路基板2A、2Bにより、配線密度の均一化が図られている。
そのため、フレーム3に最も近い配線回路基板2Aのエッジを基準にダミー形成領域を定義し、そのダミー形成領域内のダミー導体パターン33の配線密度を、配線回路基板2Aの導体パターン23の配線密度に近似させれば、配線回路基板集合体シート1の全ての配線回路基板2において、配線密度の均一化が図られる。
そのため、この変形例でも、上記した実施形態と同様の作用効果を得ることができる。
(3)図8に示すように、導体パターン23は、第1の厚みT1の第1導体パターン41と、第1の厚みT1よりも厚い第2の厚みT2の第2導体パターン42とを有してもよい。
この場合、ダミー導体パターン33Aは、第1の厚みT1の第1ダミー導体パターン51Aと、第2の厚みT2の第2ダミー導体パターン52Aとを有する。
第1ダミー導体パターン51Aおよび第2ダミー導体パターン52Aの形状は、限定されない。なお、第1ダミー導体パターン51Aが複数のダミー配線を有し、第2ダミー導体パターン52Aが複数のダミー配線を有する場合、第1ダミー導体パターン51Aのダミー配線と、第2ダミー導体パターン52Aのダミー配線とが、交互に並んでいてもよい。
ベース絶縁層22の面積に対する第1導体パターン41の面積の百分率と、ダミー形成領域30A(図2参照)の面積に対する第1ダミー導体パターン51Aの面積の百分率との差は、50%以下、好ましくは、30%以下、より好ましくは、20%以下、より好ましくは、10%以下、より好ましくは、5%以下である。
ベース絶縁層22の面積に対する第2導体パターン42の面積の百分率と、ダミー形成領域30A(図2参照)の面積に対する第2ダミー導体パターン52Aの面積の百分率との差は、50%以下、好ましくは、30%以下、より好ましくは、20%以下、より好ましくは、10%以下、より好ましくは、5%以下である。
なお、ダミー導体パターン33Bも、第1の厚みT1の第1ダミー導体パターン51Bと、第2の厚みT2の第2ダミー導体パターン52Bとを有する。ダミー導体パターン33Bについての説明は、ダミー導体パターン33Aについての説明と同様である。そのため、ダミー導体パターン33Bについての説明は、省略される。
この変形例の製造方法は、上記した第1絶縁層形成工程(図4A参照)と、第1レジスト工程(図9A、図9B参照)と、第1パターン形成工程(図9C、図9D参照)と、第2レジスト工程(図10A、図10B参照)と、第2パターン形成工程(図10C、図10D参照)と、上記した第2絶縁層形成工程(図5C参照)とを含む。
第1レジスト工程では、図9Aおよび図9Bに示すように、上記したレジスト工程と同様にして、ベース絶縁層22およびフレーム絶縁層32の上に、開口RA1、RA2、RA3を有するメッキレジスト層RAを形成する。開口RA1は、第1導体パターン41が形成される部分のメッキレジストが除去されることにより形成される。開口RA2は、第1ダミー導体パターン51Aが形成される部分のメッキレジストが除去されることにより形成される。開口RA3は、第1ダミー導体パターン51Bが形成される部分のメッキレジストが除去されることにより形成される。
ベース絶縁層22の面積に対する開口RA1の面積の百分率と、ダミー形成領域A11の面積に対する開口RA2の面積の百分率との差は、50%以下、好ましくは、30%以下、より好ましくは、20%以下、より好ましくは、10%以下、より好ましくは、5%以下である。
ベース絶縁層22の面積に対する開口RA1の面積の百分率と、ダミー形成領域A12の面積に対する開口RA3の面積の百分率との差は、50%以下、好ましくは、30%以下、より好ましくは、20%以下、より好ましくは、10%以下、より好ましくは、5%以下である。
次に、第1パターン形成工程では、図9Cに示すように、電解メッキにより、開口RA1内のシード層の上に第1導体パターン41を形成し、開口RA2内のシード層の上に第1ダミー導体パターン51Aを形成し、開口RA3内のシード層の上に第1ダミー導体パターン51Bを形成する。
このとき、第1導体パターン41は、第1ダミー導体パターン51A、51Bとともに形成される。第1ダミー導体パターン51Aは、上記した範囲のダミー形成領域A11内に形成される。第1ダミー導体パターン51Bは、上記した範囲のダミー形成領域A12内に形成される。
そのため、メッキ液中において、製品領域A1の周囲の金属イオン濃度の均一化を図ることができ、第1導体パターン41の厚みの均一化を図ることができる。
電解メッキが終了した後、図9Dに示すように、メッキレジスト層RAを剥離する。その後、メッキレジスト層RAによって覆われていたシード層を、エッチングにより除去する。
第2レジスト工程では、図10Aおよび図10Bに示すように、上記したレジスト工程と同様にして、ベース絶縁層22およびフレーム絶縁層32の上に、開口RB1、RB2、RB3を有するメッキレジスト層RBを形成する。開口RB1は、第2導体パターン42が形成される部分のメッキレジストが除去されることにより形成される。開口RB2は、第2ダミー導体パターン52Aが形成される部分のメッキレジストが除去されることにより形成される。開口RB3は、第2ダミー導体パターン52Bが形成される部分のメッキレジストが除去されることにより形成される。
ベース絶縁層22の面積に対する開口RB1の面積の百分率と、ダミー形成領域A11の面積に対する開口RB2の面積の百分率との差は、50%以下、好ましくは、30%以下、より好ましくは、20%以下、より好ましくは、10%以下、より好ましくは、5%以下である。
ベース絶縁層22の面積に対する開口RB1の面積の百分率と、ダミー形成領域A12の面積に対する開口RB3の面積の百分率との差は、50%以下、好ましくは、30%以下、より好ましくは、20%以下、より好ましくは、10%以下、より好ましくは、5%以下である。
次に、第2パターン形成工程では、図10Cに示すように、電解メッキにより、開口RB1内のシード層の上に第2導体パターン42を形成し、開口RB2内のシード層の上に第2ダミー導体パターン52Aを形成し、開口RB3内のシード層の上に第2ダミー導体パターン52Bを形成する
このとき、第2導体パターン42は、第2ダミー導体パターン52A、52Bとともに形成される。第2ダミー導体パターン52Aは、上記した範囲のダミー形成領域A11内に形成される。第2ダミー導体パターン52Bは、上記した範囲のダミー形成領域A12内に形成される。
そのため、メッキ液中において、製品領域A1の周囲の金属イオン濃度の均一化を図ることができ、第2導体パターン42の厚みの均一化を図ることができる。
電解メッキが終了した後、図10Dに示すように、メッキレジスト層RBを剥離する。その後、メッキレジスト層RBによって覆われていたシード層を、エッチングにより除去する。
(4)図11に示すように、第1方向における配線回路基板60の一方のエッジE21が、第2方向に延びるエッジE211と、第2方向に対して傾斜するエッジE212と、第2方向に延びるエッジE213とを含んでいる場合、ダミー形成領域61は、エッジE21に沿って、第2方向に延びる部分61Aと、第2方向に対して傾斜する部分61Bと、第2方向に延びる部分61Cとを含む。
部分61Aは、エッジE211が延びる方向と直交する方向において、エッジE211から5mmの幅W10を有し、エッジE211が延びる方向において、配線回路基板60のうちの第2方向に延びる部分と、同じ長さL10を有する。
部分61Bは、エッジE212が延びる方向と直交する方向において、エッジE212から5mmの幅W10を有し、エッジE212が延びる方向において、配線回路基板60のうちの第2方向と傾斜する方向に延びる部分と、同じ長さL20を有する。
部分61Cは、エッジE213が延びる方向と直交する方向において、エッジE213から5mmの幅W10を有し、エッジE213が延びる方向において、配線回路基板60のうちの第2方向と傾斜する方向に延びる部分と、同じ長さL30を有する。
総合すると、ダミー形成領域61は、エッジE211、E212、E213のそれぞれが延びる方向と直交する方向において、エッジE211、E212、E213のそれぞれから5mmの幅W10を有し、エッジE211、E212、E213が延びる方向において、配線回路基板60と同じ長さ(L10+L20+L30)を有する。
この変形例でも、上記した実施形態と同様の作用効果を得ることができる。
次に、本発明を、実施例および比較例に基づいて説明する。本発明は、下記の実施例によって限定されない。また、以下の記載において用いられる物性値、パラメータなどの具体的数値は、上記の「発明を実施するための形態」において記載されている、それらに対応する、物性値、パラメータなどの上限値(「以下」、「未満」として定義されている数値)または下限値(「以上」、「よりも大きい」として定義されている数値)に代替することができる。
1.配線回路基板集合体シートの製造
セミアディティブ法により、各実施例および各比較例の配線回路基板集合体シートを製造した。
詳しくは、まず、金属箔(基材)の上に感光性樹脂の溶液(ワニス)を塗布して乾燥し、感光性樹脂の塗膜を形成した。
次に、感光性樹脂の塗膜を露光および現像し、金属箔の上にベース絶縁層およびフレーム絶縁層を形成した(第1絶縁層形成工程、図4A参照)。
次に、ベース絶縁層およびフレーム絶縁層の表面に、スパッタリングによりシード層を形成した。
次に、シード層が形成されたベース絶縁層およびフレーム絶縁層の上に、メッキレジストのフィルムを貼り合わせた。
次に、メッキレジストのフィルムの上にフォトマスクを重ねて、導体パターンおよびダミー導体パターンが形成される部分を遮光した状態で、メッキレジストのフィルムを露光した(図4B参照)。
次に、露光されたメッキレジストのフィルムを現像して、メッキレジスト層を形成した(レジスト工程、図4C参照)。メッキレジスト層には、導体パターンが形成される部分のメッキレジストが除去されることにより、第1開口が形成され、ダミー導体パターンが形成される部分のメッキレジストが除去されることにより、第2開口が形成された。
次に、電解メッキにより、第1開口内のシード層の上に導体パターンを形成し、第2開口内のシード層の上にダミー導体パターンを形成した(パターン形成工程、図5A参照)。
電解メッキが終了した後、メッキレジスト層を剥離した(図5B参照)。その後、メッキレジスト層によって覆われていたシード層を、エッチングにより除去した。
次に、ベース絶縁層および導体パターンの上に感光性樹脂の溶液(ワニス)を塗布して乾燥し、感光性樹脂の塗膜を形成した。次に、感光性樹脂の塗膜を露光および現像し、カバー絶縁層を形成した(図5C参照、第2絶縁層形成工程)。
その後、配線回路基板の外形に沿って基材をエッチングし、配線回路基板集合体シートを得た。
得られた配線回路基板集合体シートについて、ベース絶縁層の面積に対する導体パターンの面積の百分率(導体パターン面積率)、ダミー形成領域の面積に対するダミー導体パターンの面積の百分率(ダミー導体パターン面積率)、および、導体パターン面積率とダミー導体パターン面積率との差を測定した。結果を表1に示す。
2.評価
各実施例および各比較例の配線回路基板集合体シートのそれぞれについて、レーザー顕微鏡(LEXT OLS5000、オリンパス社製)を用いて、導体パターンの厚みを測定し、以下の評価基準に従って評価した。結果を表1に示す。
<評価基準>
〇:測定値と設計値との差が、設計値に対して、5%以下である。
△:測定値と設計値との差が、設計値に対して、5%よりも大きく、10%以下である。
×:測定値と設計値との差が、設計値に対して、10%よりも大きい。
Figure 0007184865000001
1 配線回路基板集合体シート
2 配線回路基板
3 フレーム
22 ベース絶縁層
23 導体パターン
30A ダミー形成領域
33A ダミー導体パターン
41 第1導体パターン
42 第2導体パターン
51A 第1ダミー導体パターン
52A 第2ダミー導体パターン
E1 エッジ
E2 エッジ
W1 幅
L1 長さ

Claims (5)

  1. 絶縁層と、前記絶縁層の上に位置する導体パターンとを有する配線回路基板と、
    前記配線回路基板を支持するフレームであって、前記導体パターンと同じ材料からなるダミー導体パターンを有するフレームと
    を備え、
    前記配線回路基板は、前記ダミー導体パターンから離れて位置する第1エッジと、前記第1エッジと前記ダミー導体パターンとの間に位置する第2エッジと、を有し
    記絶縁層の面積に対する前記導体パターンの面積の百分率と、前記フレームにおいて前記ダミー導体パターンを含むダミー形成領域であって、前記第2エッジと直交する方向において、前記第2エッジから5mmの幅を有し、前記第2エッジが延びる方向において、前記配線回路基板と同じ長さを有するダミー形成領域の面積に対する前記ダミー導体パターンの面積の百分率との差が、50%以下である、配線回路基板集合体シート。
  2. 前記絶縁層の面積に対する前記導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記ダミー導体パターンの面積の百分率との差が、30%以下である、請求項1に記載の配線回路基板集合体シート。
  3. 前記導体パターンは、
    第1の厚みの第1導体パターンと、
    前記第1の厚みよりも厚い第2の厚みの第2導体パターンと
    を有し、
    前記ダミー導体パターンは、
    前記第1の厚みの第1ダミー導体パターンと、
    前記第2の厚みの第2ダミー導体パターンと
    を有する、請求項1または2に記載の配線回路基板集合体シート。
  4. 前記絶縁層の面積に対する前記第1導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第1ダミー導体パターンの面積の百分率との差が、50%以下であり、
    前記絶縁層の面積に対する前記第2導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第2ダミー導体パターンの面積の百分率との差が、50%以下である、請求項3に記載の配線回路基板集合体シート。
  5. 前記絶縁層の面積に対する前記第1導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第1ダミー導体パターンの面積の百分率との差が、30%以下であり、
    前記絶縁層の面積に対する前記第2導体パターンの面積の百分率と、前記ダミー形成領域の面積に対する前記第2ダミー導体パターンの面積の百分率との差が、30%以下である、請求項3に記載の配線回路基板集合体シート。
JP2020207139A 2020-12-14 2020-12-14 配線回路基板集合体シート Active JP7184865B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2020207139A JP7184865B2 (ja) 2020-12-14 2020-12-14 配線回路基板集合体シート
US18/256,170 US20240040705A1 (en) 2020-12-14 2021-11-01 Wiring circuit board assembly sheet
CN202180082135.5A CN116584157A (zh) 2020-12-14 2021-11-01 布线电路基板集合体片
PCT/JP2021/040204 WO2022130807A1 (ja) 2020-12-14 2021-11-01 配線回路基板集合体シート
TW110141171A TW202236918A (zh) 2020-12-14 2021-11-04 配線電路基板集合體片材

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020207139A JP7184865B2 (ja) 2020-12-14 2020-12-14 配線回路基板集合体シート

Publications (2)

Publication Number Publication Date
JP2022094222A JP2022094222A (ja) 2022-06-24
JP7184865B2 true JP7184865B2 (ja) 2022-12-06

Family

ID=82057544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020207139A Active JP7184865B2 (ja) 2020-12-14 2020-12-14 配線回路基板集合体シート

Country Status (5)

Country Link
US (1) US20240040705A1 (ja)
JP (1) JP7184865B2 (ja)
CN (1) CN116584157A (ja)
TW (1) TW202236918A (ja)
WO (1) WO2022130807A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001101637A (ja) 1999-09-29 2001-04-13 Nitto Denko Corp 磁気ヘッドサスペンションの製造方法
JP2001240976A (ja) 2000-02-29 2001-09-04 Toshiba Tec Corp 無電解メッキ方法、インクジェットヘッドの製造方法および電極基板
JP2003273498A (ja) 2002-03-12 2003-09-26 Nitto Denko Corp プリント配線板の製造方法
JP2007180212A (ja) 2005-12-27 2007-07-12 Ngk Spark Plug Co Ltd 配線基板の製造方法、配線基板の中間製品
JP2008277580A (ja) 2007-04-27 2008-11-13 Seiko Epson Corp 導電膜パターンの形成方法、デバイスの製造方法、及び液滴吐出ヘッドの製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3172509B2 (ja) * 1999-07-02 2001-06-04 日本特殊陶業株式会社 配線基板集合体の製造方法
JP5136311B2 (ja) * 2008-09-11 2013-02-06 大日本印刷株式会社 サスペンション用基板
JP5502647B2 (ja) * 2010-08-06 2014-05-28 日東電工株式会社 配線回路基板集合体シートおよびその製造方法
KR20120024219A (ko) * 2010-09-06 2012-03-14 삼성전기주식회사 기판 도금방법 및 이를 이용한 회로기판 제조방법
JP6979486B1 (ja) * 2020-06-25 2021-12-15 日東電工株式会社 配線回路基板集合体シートおよびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001101637A (ja) 1999-09-29 2001-04-13 Nitto Denko Corp 磁気ヘッドサスペンションの製造方法
JP2001240976A (ja) 2000-02-29 2001-09-04 Toshiba Tec Corp 無電解メッキ方法、インクジェットヘッドの製造方法および電極基板
JP2003273498A (ja) 2002-03-12 2003-09-26 Nitto Denko Corp プリント配線板の製造方法
JP2007180212A (ja) 2005-12-27 2007-07-12 Ngk Spark Plug Co Ltd 配線基板の製造方法、配線基板の中間製品
JP2008277580A (ja) 2007-04-27 2008-11-13 Seiko Epson Corp 導電膜パターンの形成方法、デバイスの製造方法、及び液滴吐出ヘッドの製造方法

Also Published As

Publication number Publication date
US20240040705A1 (en) 2024-02-01
WO2022130807A1 (ja) 2022-06-23
CN116584157A (zh) 2023-08-11
TW202236918A (zh) 2022-09-16
JP2022094222A (ja) 2022-06-24

Similar Documents

Publication Publication Date Title
CN101820724A (zh) 电路板
JP7184865B2 (ja) 配線回路基板集合体シート
US6428658B1 (en) Method for manufacturing magnetic head suspensions and method for inspecting metal substrates for magnetic head suspensions
WO2021261178A1 (ja) 配線回路基板集合体シートおよびその製造方法
WO2022264756A1 (ja) 配線回路基板の製造方法
WO2022230261A1 (ja) 集合体シート、および、集合体シートの製造方法
JP2024046953A (ja) 配線回路基板の製造方法、および、配線回路基板
JP2024046955A (ja) 配線回路基板の製造方法、および、配線回路基板
JP2024046954A (ja) 配線回路基板の製造方法
JP2022190665A (ja) 配線回路基板の製造方法
WO2022230260A1 (ja) 集合体シート、および、集合体シートの製造方法
JP7400989B2 (ja) コイル装置
US20240164024A1 (en) Method for producing wiring circuit board, wiring circuit board with dummy pattern, and assembly sheet
JP2024072216A (ja) 配線回路基板
JP3958639B2 (ja) 可撓性回路基板及びその製造法
JP2024046956A (ja) 配線回路基板
TW202418896A (zh) 配線電路基板之製造方法、及配線電路基板
JP2024021002A (ja) 集合体シート、および、集合体シートの製造方法
CN117461394A (zh) 布线电路基板的制造方法
TW202423195A (zh) 配線電路基板之製造方法及配線電路基板
JP2022147128A (ja) 配線回路基板の製造方法
CN114641136A (zh) 电路板的铜层凸台制作方法及电路板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220902

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221124

R150 Certificate of patent or registration of utility model

Ref document number: 7184865

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150