JP7181156B2 - 基板処理装置、基板処理システム及び基板処理方法 - Google Patents

基板処理装置、基板処理システム及び基板処理方法 Download PDF

Info

Publication number
JP7181156B2
JP7181156B2 JP2019103046A JP2019103046A JP7181156B2 JP 7181156 B2 JP7181156 B2 JP 7181156B2 JP 2019103046 A JP2019103046 A JP 2019103046A JP 2019103046 A JP2019103046 A JP 2019103046A JP 7181156 B2 JP7181156 B2 JP 7181156B2
Authority
JP
Japan
Prior art keywords
processing
substrate
valve
processing liquid
filter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019103046A
Other languages
English (en)
Other versions
JP2020198352A (ja
Inventor
敬次 岩田
明 森田
朋宏 高橋
建治 枝光
真治 杉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2019103046A priority Critical patent/JP7181156B2/ja
Priority to KR1020200062162A priority patent/KR102341676B1/ko
Priority to CN202010482294.1A priority patent/CN112017997B/zh
Publication of JP2020198352A publication Critical patent/JP2020198352A/ja
Application granted granted Critical
Publication of JP7181156B2 publication Critical patent/JP7181156B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/67086—Apparatus for fluid treatment for etching for wet etching with the semiconductor substrates being dipped in baths or vessels
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
    • B01D—SEPARATION
    • B01D35/00—Filtering devices having features not specifically covered by groups B01D24/00 - B01D33/00, or for applications not specifically covered by groups B01D24/00 - B01D33/00; Auxiliary devices for filtration; Filter housing constructions
    • B01D35/02—Filters adapted for location in special places, e.g. pipe-lines, pumps, stop-cocks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Weting (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体ウェハ、液晶ディスプレイ用基板、プラズマディスプレイ用基板、有機ＥＬ用基板、ＦＥＤ（Field Emission Display）、光ディスプレイ用基板、磁気ディスク用基板、光磁気ディスク用基板、フォトマスク用基板、太陽電池用基板（以下、単に「基板」と称する）に対して、処理液によって処理を行う基板処理装置、基板処理システム及び基板処理方法に関する。
リン酸を含む処理液によりエッチングを行う場合に、処理液中のシリコン濃度が高くなると、処理液のエッチング能力が低下したり、シリコンが再析出して基板に付着したりすることがあった。このため、特許文献１，２及び３に記載されているように、処理槽と、オーバーフロー槽と、循環配管と、ポンプと、インラインヒータと、フィルタと、排出流路とを備える基板処理装置において、循環配管のフィルタとインラインヒータとの間から分岐させた排出流路等を通じて処理液を排出し、処理液中のシリコン濃度を一定範囲内に保持する技術が提案されている。
また、処理液の置換速度を高めるために、処理槽内において基板に対してバブリングを行う技術も提案されている。
特開２０１８－１４８２４５号公報 特開２０１８－１５２６２２号公報 特開２０１８－１５７２３５号公報
しかし、３次元ＮＡＮＤ半導体素子の製造工程においては、処理対象である基板が、その厚み方向に３次元構造を有する。このため、基板中の窒化シリコン（ＳｉＮ）膜をエッチングする工程では、エッチング速度が速く、構造内の処理液の置換速度が追い付かず、エッチングされた成分が構造内で析出する可能性がある。
そこで、開示の技術の１つの側面は、処理の進行に応じて処理液の循環流量を調整可能とすることを課題とする。
開示の技術の１つの側面は、次のような基板処理装置によって例示される。
すなわち、本基板処理装置は、
処理液で基板に対して処理を行う基板処理装置において、
前記処理液を貯留し、該処理液に浸漬させて前記基板に対して前記処理を行う処理槽と、
前記処理槽から溢れた前記処理液を回収するオーバーフロー槽と、
前記オーバーフロー槽と前記処理槽とを連通接続する循環配管と、
前記循環配管に設けられ、前記処理液を循環させるポンプと、
前記循環配管に設けられ、前記処理液を処理温度に温調するインラインヒータと、
前記循環配管に設けられ、前記処理液中の異物を除去するフィルタと、
前記インラインヒータ及び前記フィルタの上流側において前記循環配管から分岐して、
前記インラインヒータ及び前記フィルタを迂回して前記循環配管と並列に接続される第１バイパス配管と、
前記第１バイパス配管を開閉する第１開閉弁と、
前記第１開閉弁の開閉を制御して、前記処理槽を流通する前記処理液の流量を調整する制御部と、
を備えたことを特徴とする基板処理装置である。
このような発明は、処理槽を介して循環する処理液が流通する循環配管に対して、インラインヒータ及びフィルタを迂回して循環配管と並列に接続される第１バイパス配管と、第１バイパス配管を開閉する第１開閉弁と、第１開閉弁の開閉を制御する制御部を備えている。このため、制御部によって第１開閉弁を開放し、第１バイパス配管に処理液を流通させることにより、圧力損失を生じるインラインヒータ及びフィルタを含む循環配管の流路と、これらの要素を迂回した第１バイパス配管の流路とが形成される。このため、処理液の温調というインラインヒータの機能や、処理液からの異物の除去というフィルタの機能を維持しつつ、第１バイパス配管を介しても処理液を循環させることにより、処理槽を流通する処理液の流量を増加させることができる。また、制御部によって第１開閉弁を閉止し、処理液の流路はインラインヒータ及びフィルタを含む循環流路のみとすることにより、処理槽を流通する処理液の流量を減少させることができる。従って、処理の進行に応じて、制御部によって第１開閉弁の開閉を制御することにより、処理槽を流通する処理液の流量を調整することができる。
本発明においては、
前記フィルタの上流側において前記循環配管から分岐して、前記フィルタを迂回して前記循環配管と並列に接続される第２バイパス配管と、
前記第２バイパス配管を開閉する第２開閉弁と、
を備え、
前記制御部は、前記第１開閉弁及び第２開閉弁の開閉を制御して、前記処理槽を流通する前記処理液の流量を調整するようにしてもよい。
このように本発明は、インラインヒータ及びフィルタを含む循環配管に対して、フィルタのみを迂回して循環配管と並列に接続される第２バイパス配管と、第２バイパス配管を開閉する第２開閉弁と、第２開閉弁の開閉を制御する制御部を、さらに備える。このため、このため、制御部によって第２開閉弁を開放し、第２バイパス配管に処理液を流通させることにより、インラインヒータ及びフィルタを含む循環配管の流路と、フィルタのみを迂回した第２バイパス配管の流路とが形成される。このため、処理液からの異物の除去というフィルタの機能を維持しつつ、第２バイパス配管を介しても処理液を循環させることにより、処理槽を流通する処理液の流量をさらに増加させることができる。また、制御部によって第２開閉弁を閉止することにより、処理槽を流通する処理液の流量を減少させることができる。従って、処理の進行に応じて、制御部によって第２開閉弁の開閉を制御することにより、処理槽を流通する処理液の流量を、より的確に調整することができる。
例えば、処理液の温度が低いために処理液の粘度が高く、フィルタでの圧力損失が大きくなる場合には、第２開閉弁を開放し、フィルタを迂回する第２バイパス配管にも処理液を流通させることにより、インラインヒータによる処理液の温調を行いつつ、処理槽を流通する処理液の流量を増加させることができ、温調に要する時間を短縮することができる。
さらに、本発明においては、
前記第１バイパス配管は、前記インラインヒータを迂回して前記循環配管と並列に接続されるヒータバイパス配管と、前記フィルタを迂回して前記循環配管と並列に接続されるフィルタバイパス配管とを含み、
前記第１開閉弁は、前記ヒータバイパス配管を開閉するヒータバイパス開閉弁と、前記フィルタバイパス配管を開閉するフィルタバイパス開閉弁とを含み、
前記制御部は、前記ヒータバイパス開閉弁及び前記フィルタバイパス開閉弁の開閉を制御して、前記処理槽を流通する前記処理液の流量を調整するようにしてもよい。
このように本発明においては、第１バイパス配管が、インラインヒータを迂回して循環配管と並列に接続されるヒータバイパス配管と、フィルタを迂回して前記循環配管と並列に接続されるフィルタバイパス配管とを含む。そして、第１開閉弁が、ヒータバイパス配管を開閉するヒータバイパス開閉弁と、フィルタバイパス配管を開閉するフィルタバイパス開閉弁とを含み、制御部が、ヒータバイパス開閉弁及びフィルタバイパス開閉弁の開閉を制御する。このため、圧力損失を生じるインラインヒータ及びフィルタを迂回する第１バイパス配管の流路を、ヒータバイパス配管とフィルタバイパス配管とで、それぞれを独立して開閉することができる。すなわち、インラインヒータ及びフィルタの両者を迂回する流路、インラインヒータのみを迂回する流路、フィルタのみを迂回する流路を、インラインヒータ及びフィルタを含む循環配管に並列に形成することができる。従って、制御部によって、処理の進行に応じて、処理槽を流通する処理液の流量を、より的確に調整することができる。
また、本発明においては、
前記制御部は、前記処理による前記処理液中の特定の成分の濃度に応じて、前記処理槽を流通する前記処理液の流量を制御するようにしてもよい。
このように、本発明によれば、処理により処理液中の特定の成分の濃度が高くなる場合には、制御部は、処理槽を流通する処理液の流量が増加するように制御することにより、処理液の置換速度が速くすることができるので、処理液中で特定の濃度が高くなることを抑制することができる。
また、本発明においては、
前記循環配管を流通する処理液における特定の成分の濃度を検知する濃度検知部を備え、
前記制御部は、前記濃度検知部により検知された前記濃度に基づいて、前記処理槽を流通する前記処理液の流量を調整するようにしてもよい。
このように、本発明によれば、濃度検知部によって処理液中の特定の成分の濃度を検知することができるので、制御部は、検知された濃度に基づき、処理槽を流通する処理液の流量が増加するように制御して、処理液の置換速度が速くすることにより、より的確に処理液中で特定の濃度が高くなることを抑制することができる。
また、このような特定の成分としては、シリコンが挙げられるがこれに限られない。
また、本発明においては、
前記基板は、３次元ＮＡＮＤ半導体素子を形成する基板であり、
前記処理は、前記基板に含まれる窒化シリコン膜を、前記処理液としてリン酸を含むエッチング液によってエッチングする処理であるようにしてもよい。
このように、本発明によれば、３次元ＮＡＮＤ半導体素子の３次元構造内で、窒化シリコン膜のエッチングが行われ、当該構造内でエッチング液中のシリコン濃度が高くなるような場合でも、処理槽内のエッチング液の流量を増加するように制御部が制御することによって、当該構造内でのエッチング液の置換速度を速くすることができる。これによってシリコン濃度を下げることができ、シリコンが基板に付着して再析出することを抑制することができる。
また、本発明は、上述の基板処理装置を備える基板処理システムとして構成することができる。
このようにすれば、基板処理システムに含まれる基板処理装置において、進行に応じて処理液の循環流量を調整することができる。
また、開示の技術の１つの側面は、次のような基板処理方法によって例示される。
すなわち、本基板処理方法は、
処理槽に貯留された処理液に基板を浸漬させて処理を行う基板処理方法であって、
前記処理槽に連通接続される循環配管を介して、前記処理液を循環させるステップと、
前記処理液を処理温度に温調するインラインヒータ及び前記処理液中の異物を除去するフィルタの上流側において前記循環配管から分岐して、前記インラインヒータ及び前記フィルタを迂回して前記循環配管と並列に接続される第１バイパス配管を開閉する第１開閉弁を制御して、前記処理槽を流通する前記処理液の流量を調整するステップと、
を含むことを特徴とする基板処理方法である。
このように、本発明によれば、第１開閉弁を開放し、第１バイパス配管に処理液を流通させることにより、圧力損失を生じるインラインヒータ及びフィルタを含む循環配管の流路と、これらの要素を迂回した第１バイパス配管の流路とが形成される。このため、処理液の温調というインラインヒータの機能や、処理液からの異物の除去というフィルタの機能を維持しつつ、第１バイパス配管を介しても処理液を循環させることにより、処理槽を流通する処理液の流量を増加させることができる。また、第１開閉弁を閉止し、処理液の流路はインラインヒータ及びフィルタを含む循環流路のみとすることにより、処理槽を流通する処理液の流量を減少させることができる。従って、処理の進行に応じて、第１開閉弁の開閉を制御することにより、処理槽を流通する処理液の流量を調整することができる。
本発明に係る基板処理装置によれば、処理の進行に応じて処理液の循環流量を調整することができる。
図１は、実施例１の基板処理装置の概略構成を示すブロック図である。 図２は、３次元ＮＡＮＤのエッチング処理の進捗を示す模式図である。 図３は、３次元ＮＡＮＤの基板の構成を説明する模式図である。 図４は、実施例１の基板処理方法を説明するタイムチャートである。 図５は、実施例２の基板処理装置の概略構成を示すブロック図である。 図６は、実施例２の基板処理方法を説明するタイムチャートである。 図７は、実施例３の基板処理装置の概略構成を示すブロック図である。 図８は、実施例３の基板処理方法を説明するタイムチャートである。 図９は、実施例４の基板処理装置の概略構成を示すブロック図である。 図１０は、基板処理システムの全体構成を示す平面図である。
＜実施例１＞
以下、本発明の実施例１について図面を参照しながら詳細に説明する。なお、以下に示す実施例は、本願発明の一態様であり、本願発明の技術的範囲を限定するものではない。図１は、実施例１に係る基板処理装置１の概略構成を示すブロック図である。
基板処理装置１は、複数枚の基板Ｗを一括して処理液で処理するバッチ式の装置である。この基板処理装置１は、処理槽１１とオーバーフロー槽１２とを備える。処理槽１１は複数枚の基板Ｗを収容可能な大きさを有し、処理液を貯留して複数枚の基板Ｗに対して処理液による処理を行う。オーバーフロー槽１２は、処理槽１１の上縁の周囲に設けられ、処理槽１１から溢れた処理液を回収する。
処理槽１１とオーバーフロー槽１２とは、循環配管１３によって連通接続されている。循環配管１３は、一端側がオーバーフロー槽１２の上部から底部に向って配置され、他端側が処理槽１１の底部に配置された液体供給管１４１，１４２に接続されている。循環配管１３には、オーバーフロー槽１２側に設けられたポンプ１５から、処理槽１１側、すなわち処理液の下流側に向って、インラインヒータ１６とフィルタ１７、開閉弁１８、調整弁１９とが、その順に配置されている。
ポンプ１５は、循環配管１３に貯留する処理液を圧送する。インラインヒータ１６は、循環配管１３を流通する処理液を処理温度（例えば、約１６０℃）に温調する。フィルタ１７は循環配管１３を流通する処理液中のパーティクル等の異物をろ過して除去する。開閉弁１８は、循環配管１３中における処理液の流通を制御する。また、調整弁１９は、循環配管１３中における処理液の流量を制御する。ポンプ１５がオンされると、オーバーフロー槽１２に貯留する処理液が循環配管１３に吸い込まれ、インラインヒータ１６による温調と、フィルタ１７によるろ過が行われて処理槽１１に送られる。
循環配管１３には、ポンプ１５とインラインヒータ１６との間に、バイパス配管２０の一端が接続されている。バイパス配管２０の他端は、循環配管１３の調整弁１９と液体供給管１４１，１４２との間に接続されている。すなわち、バイパス配管２０は、インラインヒータ１６及びフィルタ１７の上流側において循環配管１３から分岐して、インラインヒータ１６及びフィルタ１７を迂回して循環配管１３と並列に接続されている。そして、バイパス配管２０には、ポンプ１５側から処理槽１１に向って、開閉弁２１と、調整弁２２とが、その順に配置されている。開閉弁２１は、バイパス配管２０中における処理液の流通を制御する。また、調整弁２２は、バイパス配管２０中における処理液の流量を制御する。調整弁２２によってバイパス配管中における処理液の流量を制御することにより、インラインヒータ１６やフィルタ１７を流れる処理液の流量を必要最低量に調整しつつ、処理槽１１を流通する処理液の流量を増加させることができる。なお、バイパス配管２０の他端は、循環配管１３とは独立して、処理槽１１底部の液体供給管に接続されるようにしてもよい。バイパス配管２０が本発明の「第１バイパス配管」に対応し、開閉弁２１が本発明の「第１開閉弁」に対応する。
処理槽１１には、処理液を処理液供給部２３から処理槽１１に供給する処理液供給管２４の一端が配置されている。処理液供給部２３にはリン酸を含む処理液が貯留されている。処理液供給管２４には、処理液供給部２３から処理槽１１への処理液の供給を制御する開閉弁２５が設けれている。処理液供給部２３は、処理槽１１に貯留される処理液を供給するとともに、処理液のシリコン濃度等が高くなり過ぎるのを抑制するために、処理液が処理槽１１と循環配管１３を通じて循環しているときに処理液を補充することもできる。
また、処理槽１１の底部に配置された気体供給管２６１，２６２，２６３，２６４には、気体供給部２７に一端が接続された気体供給配管２８の他端が接続されている。気体供給配管２８には、処理槽１１側から順に、開閉弁２９と、調整弁３０とが配置されている。開閉弁２９は、気体供給部２７から気体供給管２６１～２６４への気体の供給を制御する。そして、調整弁は、気体供給部２７から気体供給管２６１～２６４への気体の流量を制御する。気体供給部２７からは、気体（窒素、アルゴン等の好ましくは不活性ガス）が、気体供給配管２８を介して供給され、処理槽１１の底部に配置された気体供給管２６１
～２６４から気泡が処理液中に放出されることによりバブリングが行われ、底部から上方への処理液の置換速度を増加させる。
また、処理槽１１の底部には、排液配管３１の一端が接続されている。排液配管３１の他端は廃液処理部（不図示）に接続される。排液配管３１には、排液配管３１を介した処理液の排出を制御する開閉弁３２が設けられている。
基板Ｗは、基板保持部３３の本体板３３１の下部に設けられた保持棒３３２，３３３，３３４によって起立姿勢で保持される。昇降ユニット３４により、基板保持部３３は、図１に示す基板Ｗが処理槽１１内部で処理液に浸漬される処理位置と、処理槽１１上方の待機位置との間で昇降移動する。
上述した、ポンプ１５、インラインヒータ１６、フィルタ１７、開閉弁１８、調整弁１９、開閉弁２１、調整弁２２、開閉弁２５、開閉弁２９、調整弁３０、開閉弁３２及び昇降ユニット３４は、制御部３５によって統括的される。制御部３５は、ＣＰＵ等のプロセッサ、ＲＡＭやＲＯＭ等の主記憶装置、ＥＰＲＯＭ等の補助記憶装置を有するコンピュータにより構成することができる。補助記憶装置には、各種プログラム、各種テーブル等が格納され、そこに格納されたプログラムを主記憶装置の作業領域にロードして実行し、プログラムの実行を通じて各構成部等が制御されることによって、後述するような、所定の目的に合致した各機能を実現することができる。
（３次元ＮＡＮＤ基板の構造）
ここでは、本発明の好適な適用例である３次元構造を有する３次元ＮＡＮＤの製造工程におけるエッチング処理を例として説明する。
３次元ＮＡＮＤ半導体素子（以下、単に「３次元ＮＡＮＤ」という。）を製造する場合には、シリコン基材Ｓ上に酸化シリコン（ＳｉＯ２）膜Ｍａと窒化シリコン（ＳｉＮ）膜Ｅａを交互に製膜して積層する。そして、積層を貫通する方向（ウエハーの法線方向）に孔を開け、この孔の中に同心円状に、例えば、酸化アルミニウム（Ａｌ２Ｏ３）膜、窒化シリコン膜、酸化シリコン膜を形成し、中心部にはポリシリコンが配置される。このようにして、シリコンウエハー上に積層された酸化シリコン膜Ｍａと窒化シリコン膜Ｅａとを多数のポストＭｂが貫通する３次元構造を有する基板Ｗが形成される。このような、基板Ｗに対して、法線方向に積層された窒化シリコン膜Ｅａが、リン酸を含む処理液によってエッチングされる。
図２は、このような基板Ｗが、リン酸（Ｈ３ＰＯ４）を含むエッチング液によってエッチングされる過程を模式的に示したものである。基板Ｗには、積層を貫通するようにスリットＳＬが形成されており、このスリットＳＬにエッチング液が導入されることにより、スリットＳＬの両側の積層に含まれる窒化シリコン膜Ｅａが選択的にエッチングされる。斜線で示される窒化シリコン膜Ｅａのエッチングは、図２（Ａ）から、図２（Ｂ）、図２（Ｃ）、図２（Ｄ）へと進む。図２（Ａ）における窒化シリコン膜ＥａとポストＭｂとの関係を窒化シリコン膜に平行な断面で模式的に示したのが図３である。このように、図２（Ａ）に示されるエッチング処理の初期では、スリットＳＬの両側に露出する窒化シリコン膜Ｅａが、スリットＳＬ近傍からエッチングされ、図２（Ｂ）から図２（Ｃ）に示すように、徐々にポストＭｂが配置された領域へとエッチングが進む。このように、エッチング処理の初期には、基板Ｗから除去されるシリコンの量が多いため、処理液中のシリコン濃度は高くなる。また、基板Ｗの３次元構造内でエッチングが行われるため、基板Ｗの表面に沿った処理液の流速が十分でないと、構造内のシリコンの置換速度が追い付かず、エッチングされたシリコン等の成分が構造内に付着し、析出する可能性がある。ここでは、シリコンが本発明の「特定の成分」に対応し、エッチング液が本発明の「処理液」に対応
する。
本実施例の基板処理装置１では、基板保持部３３に起立姿勢で保持されて処理液に浸漬された基板Ｗに対して、処理液は、オーバーフロー槽１２からポンプ１５によって循環配管１３を流通し、処理槽１１の底部に配置された液体供給管１４１，１４２から供給される。このため、処理槽１１内では鉛直方向の下方から上方に向けて、基板Ｗの表面に沿った方向への処理液の流れが生じる。また、気体供給部２７から供給される気体も、処理槽１１の底部に配置された気体供給管２６１～２６４から処理槽１１内に供給され、同様に、処理槽１１内で鉛直方向の下方から上方に向け、処理液中を気泡として上昇し、基板Ｗの表面に沿った方向の処理液の流れを促進する。
上述したように、本実施例に係る基板処理装置１は、循環配管１３に対して、インラインヒータ１６及びフィルタ１７を通らないバイパス配管２０を設けている。インラインヒータ１６及びフィルタ１７は、処理液が流通する際に圧力損失が生じる要素である。このため、バイパス配管２０に設けられた開閉弁２１を開放するように制御することにより、インラインヒータ１６やフィルタ１７を含む循環配管１３とバイパス配管２０の両方を処理液が流通する。これにより、処理槽１１を流通する処理液の流量が増加し、基板Ｗの３次元構造内の処理液の置換速度も増加する。
（基板処理方法）
以下に、実施例１に係る基板処理方法について説明する。図４は、実施例１に係る基板処理方法のタイムチャートである。図４では、基板処理装置１の構成のうち、以下に説明する基板処理方法に直接関連する構成のみについて記載している。
まず、制御部３５は、処理液を処理槽１１に供給するために、開閉弁２５を開放する。これにより、処理液供給部２３から処理液が供給される（ｔ１時点）。このとき、制御部３５は、基板保持部３３を待機位置に位置させ、ポンプ１５をオフにし、開閉弁１８を解放している。
次に、制御部３５は、処理槽１１及びオーバーフロー槽１２並びに循環配管１３に処理液が満たされた後に、インラインヒータ１６をオンにして温調を開始するとともに、ポンプ１５をオンにして、処理槽１１及びオーバーフロー槽１２並びに循環配管１３に貯留している処理液を循環させる（ｔ２時点）。さらに、制御部３５は、開閉弁２５を閉止して、処理液の供給を停止する（ｔ３時点）。
制御部３５は、処理液の温度が処理温度に達した後も、温調のためにインラインヒータ１６のオン状態を維持する。
制御部３５は、昇降ユニット３４により、基板保持部３３を処理位置まで下降させる（ｔ４時点）。これにより、基板保持部３３に保持された基板Ｗが処理液に浸漬され、基板Ｗに対するエッチング処理が開始される。
制御部３５は、開閉弁２１及を開放する（ｔ５時点）。開閉弁２１を開放することにより、循環配管１３と並列にバイパス配管２０に処理液が流通するため、処理槽１１内を流通する処理液の流量が増加する。これにより、基板Ｗの表面を流れる処理液の流速を増加させ、基板Ｗ表面のシリコン濃度を低下させることができる。これにより、基板Ｗの構造内のシリコン濃度を低下させることができ、シリコン成分が構造内に析出することを抑制することができる。また、開閉弁２１が開放されても、処理液は循環配管１３とバイパス配管２０の両者を並列に流通するので、フィルタ１７によるパーティクルのろ過やインラインヒータ１６による温調も並行して行われる。開閉弁２１の開放は、基板保持部３３の
処理位置への下降によるエッチング処理の開始のタイミング又は他の先行するタイミングからの経過時間に基づいて制御する。エッチング処理の初期には、処理液中のパーティクルの量がまだ増加していないので、処理液の一部が、循環する過程でフィルタが設けられていない流路を流通することがあるとしても影響は小さい。なお、ここでは、開閉弁２１の開放による処理槽１１内の処理液の流速の変化が基板保持部３３の処理位置への下降に影響を与えないように、基板保持部３３の処理位置への下降後に、開閉弁２１を開放しているが、これに限られない。
また、エッチング処理が開始されるｔ４時点以前の準備期間において、処理液が処理温度にまで昇温される以前の低温の状態では、リン酸を含む処理液の粘度が高く、フィルタ１７における圧力損失が大きいため、処理槽１１内を流通する処理液の流量を稼ぐことができない。このため、例えば、ｔ４に先行するｔ１時点で開閉弁２１を開放するようにしてもよい。このようにすれば、フィルタ１７を含む循環配管１３と並列してバイパス配管２０による流路が形成されるので、処理液の流量を稼ぐことができ、温調に要する時間を短縮することができる。
また、制御部３５は、開閉弁２９を開放する（ｔ５時点）。開閉弁２９を開放することにより、気体供給部２７から気体が供給され、バブリングが開始される。バブリングにより、基板Ｗの表面を流れる処理液の置換速度が増加するので、基板Ｗ表面のシリコン濃度を低下させることができる。これにより、基板Ｗの構造内のシリコン濃度を低下させることができ、シリコン成分が構造内に析出することをさらに抑制することができる。開閉弁２９の開放は、基板保持部３３の処理位置への下降によるエッチング処理の開始のタイミング又は他の先行するタイミングからの経過時間に基づいて制御する。エッチング処理の初期はシリコン濃度が高くなるので、開閉弁２１の開放により処理液の循環流量の増加と、バブリングの併用は特に有効である。ここでは、開閉弁２９を、開閉弁２１を同じタイミングで開放しているが、開閉弁２１の開放タイミングとは異なるタイミングで開放するようにしてもよい。
処理時間Ｔｓ（＝ｔ６－ｔ４）が経過し、エッチングが終了すると、制御部３５は、基板保持部３３を待機位置に上昇させる（ｔ６時点）。
次に、制御部３５は、開閉弁２１及び開閉弁２９を閉止する（ｔ７時点）。ここでは、基板保持部３３の待機位置への上昇後に、開閉弁２１及び開閉弁２９を閉止しているが、処理液中のシリコン濃度が高くなるエッチング初期のみ、開放を維持し、処理期間Ｔｓ中のｔ８時点で閉止するようにしてもよい。このような開閉弁２１を閉止する時点ｔ８については、予め実験等に基づいて、処理時間Ｔｓの１／２等のように、処理液中のシリコン濃度が低くなるまでのタイミングを定めておくこともできる。制御部３５は、このように定められた時間に基づいて開閉弁２１を制御するようにしてもよい。開閉弁２１を開放しておく期間は、処理液の流量を増加させたいタイミングに合せて適宜設定することができる。また、開閉弁２１及び開閉弁２９の少なくともいずれか一方は、処理期間Ｔｓ中に開放及び閉止を複数回繰り返すようにしてもよい。また、開閉弁２９を、開閉弁２１を同じタイミングで閉止しているが、開閉弁２１の閉止タイミングとは異なるタイミングで開放するようにしてもよい。なお、ここでは、開閉弁２１及び開閉弁２９の閉止による処理槽１１内の処理液の流速の変化が基板保持部３３の処理位置への上昇に影響を与えないように、基板保持部３３の処理位置への上昇後に、開閉弁２１及び開閉弁２９を閉止しているが、これに限られない。
ｔ７時点で開閉弁２１が閉止されているので、循環配管１３を流通する処理液に含まれるパーティクルをフィルタ１７でろ過して除去することができる。このため、次の基板Ｗに対する処理において、基板Ｗにパーティクルが付着してパーティクル性能が低下するこ
とを抑制することができる。
＜実施例２＞
以下、本発明の実施例２について図面を参照しながら詳細に説明する。図５は、実施例２に係る基板処理装置２の概略構成を示すブロック図である。実施例１と同様の構成については、同様の符号を用いて詳細な説明を省略する。
実施例２に係る基板処理装置２は、実施例１に係る基板処理装置１の構成に加えて、フィルタ１７をバイパスするバイパス配管３６を備える。
基板処理装置２では、バイパス配管３６の一端が循環配管１３のインラインヒータ１６とフィルタ１７との間に接続され、バイパス配管３６の他端が循環配管１３のフィルタ１７と開閉弁１８との間に接続されている。すなわち、バイパス配管３６は、フィルタ１７の上流側において循環配管１３から分岐して、フィルタ１７を迂回して循環配管１３と並列に接続されている。バイパス配管３６の他端は、調整弁１９の下流側において、バイパス配管２０とともに循環配管１３に接続されるようにしてもよい。また、バイパス配管３６の他端は、循環配管１３とは独立して、処理槽１１底部の液体供給管に接続されるようにしてもよい。ここでは、バイパス配管３６が本発明の「第２バイパス配管」に対応する。
バイパス配管３６には、開閉弁３７が配置されている。開閉弁３７は、制御部３５により制御される。バイパス配管３６には、開閉弁３７に加えて調整弁を配置して、第２バイパス配管３６中における処理液の流量を制御するようにしてもよい。ここでは、開閉弁３７が本発明の「第２開閉弁」に対応する。
（基板処理方法）
以下に、実施例２に係る基板処理方法について説明する。
実施例１と同様に、３次元構造を有する３次元ＮＡＮＤの製造工程におけるエッチング処理を例として説明する。
図６は、実施例２に係る基板処理方法のタイムチャートである。開閉弁２５、開閉弁１８、開閉弁２９及び開閉弁２１の開閉、インラインヒータ１６及びポンプ１５のオンオフ、基板保持部３３の昇降の各制御については、実施例１と共通である。
実施例２では、バイパス配管３６に設けられた開閉弁３７をｔ１時点で開放し、ｔ７時点で閉止している。
実施例１においても説明したように、エッチング処理が開始されるｔ４時点以前の準備期間において、処理液が処理温度にまで昇温される以前の低温の状態では、リン酸を含む処理液の粘度が高く、フィルタ１７における圧力損失が大きいため、処理槽１１内を流通する処理液の流量を稼ぐことができない。このため、ｔ１時点で開閉弁３７を開放するようにしてもよい。このようにすれば、フィルタ１７を含む循環配管１３と並列してバイパス配管３６による流路が形成されるので、処理液の流量を稼ぐことができ、温調に要する時間を短縮することができる。
ここでは、開閉弁３７を開閉弁２１と同じｔ７時点で閉止するようにしているが、処理液が処理温度に昇温した時点で、開閉弁２１とは独立して閉止するようにしてもよい。インラインヒータ１６とフィルタ１７の両者をバイパスするバイパス配管２０による流路と、フィルタ１７のみをバイパスするバイパス配管３６による流路とを連携して開閉することにより、処理液の状態により的確に対応した基板処理が可能となる。
＜実施例３＞
以下、本発明の実施例３について図面を参照しながら詳細に説明する。図７は、実施例３に係る基板処理装置３の概略構成を示すブロック図である。実施例１及び２と同様の構成については、同様の符号を用いて詳細な説明を省略する。
実施例３に係る基板処理装置３は、実施例１に係る基板処理装置１におけるバイパス配管２０に替えて、循環配管１３からフィルタ１７をバイパスするバイパス配管３６と、循環配管１３からインラインヒータ１６をバイパスするバイパス配管３８とを備える。実施例１に係る基板処理装置１では、インラインヒータ１６とフィルタ１７とをともに循環配管１３からバイパスするバイパス配管２０を設けていたが、実施例３では、インラインヒータ１６とフィルタ１７をそれぞれ独立して循環配管１３からバイパスしている。ここでは、バイパス配管３６が本発明の「フィルタバイパス配管」に対応し、バイパス配管３８が本発明の「ヒータバイパス配管」に対応する。また、バイパス配管３６及びバイパス配管３８が本発明の「第１バイパス配管」に対応する。
基板処理装置３では、バイパス配管３８の一端は、循環配管１３のインラインヒータ１６の上流側に接続しており、バイパス配管３８の他端は、循環配管１３のインラインヒータ１６とバイパス配管３６の分岐部分との間に接続している。すなわち、バイパス配管３８は、インラインヒータ１６の上流側において循環配管１３から分岐して、インラインヒータ１６を迂回して循環配管１３と並列に接続されている。また、上述したように、バイパス配管３６は、フィルタ１７の上流側において循環配管１３から分岐して、フィルタ１７を迂回して循環配管１３と並列に接続されている。
バイパス配管３８には、開閉弁３９が配置されている。開閉弁３９は、制御部３５により制御される。バイパス配管３８には、開閉弁３９に加えて調整弁を配置して、バイパス配管３８中における処理液の流量を制御するようにしてもよい。ここでは、開閉弁３７が本発明の「フィルタバイパス開閉弁」に対応し、開閉弁３９が本発明の「ヒータバイパス開閉弁」に対応する。また、開閉弁３７及び開閉弁３９が本発明の「第１開閉弁」に対応する。
（基板処理方法）
以下に、実施例３に係る基板処理方法について説明する。
実施例１及び２と同様に、３次元構造を有する３次元ＮＡＮＤの製造工程におけるエッチング処理を例として説明する。
図８は、実施例３に係る基板処理方法のタイムチャートである。開閉弁２５、開閉弁１８、開閉弁２９及び開閉弁３７の開閉、インラインヒータ１６及びポンプ１５のオンオフ、基板保持部３３の昇降の各制御については、実施例２と共通である。
実施例３では、バイパス配管３８に設けられた開閉弁３９をｔ５時点で開放し、ｔ７時点で閉止している。開閉弁３９を開放することにより、循環配管１３と並列にバイパス配管３８に処理液が流通するため、処理槽１１内を流通する処理液の流量が増加する。これにより、基板Ｗの表面を流れる処理液の流速を増加させ、基板Ｗ表面のシリコン濃度を低下させることができる。これにより、基板Ｗの構造内のシリコン濃度を低下させることができ、シリコン成分が構造内に析出することを抑制することができる。また、開閉弁３９が開放されても、処理液は循環配管１３とバイパス配管３８の両者を並列に流通するので、フィルタ１７によるパーティクルのろ過やインラインヒータ１６による温調も並行して行われる。開閉弁３９の開放は、基板保持部３３の処理位置への下降によるエッチング処理の開始のタイミング又は他の先行するタイミングからの経過時間に基づいて制御する。なお、ここでは、開閉弁３９の開放による処理槽１１内の処理液の流速の変化が基板保持
部３３の処理位置への下降に影響を与えないように、基板保持部３３の処理位置への下降後に、開閉弁３９を開放しているが、これに限られない。
また、実施例３では、実施例２と同様に、バイパス配管３６に設けられた開閉弁３７をｔ１時点で開放し、ｔ７時点で閉止している。
実施例１においても説明したように、エッチング処理が開始されるｔ４時点以前の準備期間において、処理液が処理温度にまで昇温される以前の低温の状態では、リン酸を含む処理液の粘度が高く、フィルタ１７における圧力損失が大きいため、処理槽１１内を流通する処理液の流量を稼ぐことができない。このため、ｔ１時点で開閉弁３７を開放するようにしてもよい。このようにすれば、フィルタ１７を含む循環配管１３と並列してバイパス配管３６による流路が形成されるので、処理液の流量を稼ぐことができ、温調に要する時間を短縮することができる。ここでは、開閉弁３７を開閉弁２１と同じｔ７時点で閉止するようにしているが、処理液が処理温度に昇温した時点で、開閉弁２１とは独立して閉止するようにしてもよい。
このように、インラインヒータ１６をバイパス配管３８により、フィルタ１７をバイパス配管３６により、それぞれ独立て循環配管１３からバイパスしている。このため、インラインヒータ１６をバイパスするバイパス配管３８による流路と、フィルタ１７のみをバイパスするバイパス配管３６による流路とを個別に開閉することにより、処理液の状態により的確に対応した基板処理が可能となる。
＜実施例４＞
以下、本発明の実施例４について図面を参照しながら詳細に説明する。図９は、実施例３に係る基板処理装置４の概略構成を示すブロック図である。実施例１と同様の構成については、同様の符号を用いて詳細な説明を省略する。
実施例４に係る基板処理装置４は、実施例１に係る基板処理装置１の構成に加えて、処理液中のシリコン濃度を検知するシリコン濃度センサ４０を備える。シリコン濃度センサ４０により検知された処理液中のシリコン濃度は、制御部３５に送信される。シリコン濃度センサ４０が設けられた検知用配管４１の一端は循環配管１３のインラインヒータ１６とフィルタ１７との間に接続され、検知用配管４１の他端はオーバーフロー槽１２に接続されている。検知用配管４１の他端の接続先はこれに限られず、循環配管１３に接続してもよいし、排液処理部に接続してもよい。ここでは、シリコンが本発明の「特定の成分」に対応し、シリコン濃度センサが本発明の「濃度検知部」に対応する。
このように、実施例４に係る基板処理装置４では、シリコン濃度センサ４０によって処理液中のシリコン濃度を検知することができるので、バイパス配管２０に設けられた開閉弁２１及び調整弁２２を、検知された処理液中のシリコン濃度に基づいて制御することできる。実施例１では、基板保持部３３の処理位置への下降によるエッチング処理の開始のタイミング又は他の先行するタイミングからの経過時間に基づいて、開閉弁２１の開閉を制御していたが、実施例４では、制御部３５は、処理液中のシリコン濃度に応じてより的確に開閉弁２１を開閉及び流量制御を行うことができる。実施例１に係るタイムチャートを例にすると、実施例１では、開閉弁２１の閉止（ｔ８時点）が所定のタイミングからの時間に基づいて制御されているが、本実施例では、シリコン濃度センサ４０によって検知された処理液中のシリコン濃度が所定値以下となった時点で開閉弁２１を閉止するように制御する。本実施例においては、処理液中のシリコン濃度に応じて、的確に、開閉弁２１を開閉し、又は調整弁を制御することにより、循環配管１３と並列にバイパス配管２０に流通する処理液の流量の増減を制御することができる。これにより、エッチング量が多く、処理液中のシリコン濃度が高いときには、開閉弁２１を開放して、基板Ｗの表面を流れる処理液の流速を増加させることができる。すなわち、より的確に基板Ｗの構造内のシリ
コン濃度を低下させることができ、シリコン成分が構造内に析出することを抑制することができる。一方で、エッチング量が少なく、処理液中のシリコン濃度が高くないときには、開閉弁２１を閉止することにより、循環配管１３を流通する処理液の全量に対して、インラインヒータ１６による温調及びフィルタ１７によるパーティクルのろ過を行うことができる。
＜変形例＞
上述の実施例においては、循環配管１３に配置されたインラインヒータ１６及びフィルタ１７の両者（実施例１及び４）、インラインヒータ１６及びフィルタ１７の両者とフィルタ１７のみ（実施例２）、インラインヒータ１６及びフィルタ１７のそれぞれ（実施例３）をバイパスする流路を設けている。基板処理装置においては、循環配管１３に直列に、リン酸の濃度を検知するリン酸濃度センサを配置する場合がある。このようなリン酸濃度センサにおいても、循環配管１３を流通する処理液の圧力損失が生じる。このため、リン酸濃度センサを循環配管１３からバイパスさせるバイパス配管を設け、当該バイパス配管に配置した開閉弁を制御部３５により開閉制御するようにしてもよい。実施例１及び実施例４のように、インラインヒータ１６及びフィルタ１７並びにリン酸濃度センサを循環配管１３からバイパスさせるようにしてもよい。また、実施例２のように、フィルタ１７のみをバイパスさせるとともに、インラインヒータ１６及びフィルタ１７並びにリン酸濃度センサを循環配管１３からバイパスさせるようにしてもよい。また、実施例３のように、インラインヒータ１６、フィルタ１７及びリン酸濃度センサをそれぞれ循環配管１３からバイパスさせるようにしてもよい。リン酸濃度センサに対する、循環配管１３からのバイパスのさせ方はこれらに限られない。
また、上述の実施例では、循環配管１３に並列に接続されたバイパス配管は、それぞれ一つであるが、並列に複数のバイパス配管が循環配管１３に接続されるようにしてもよい。複数のバイパス配管を並列に設けることにより、処理液の流量をより増加させることができる。
また、上述の実施例では、循環配管１３において、ポンプ１５の下流側に、インラインヒータ１６及びフィルタ１７を配置しているが、ポンプ１５の上流側に、インラインヒータ１６及びフィルタ１７を配置してもよい。
また、上述の実施例では、エッチング処理、特に、３次元ＮＡＮＤの製造過程におけるエッチング処理について説明したが、本発明に係る基板処理装置及び基板処理方法が適用される処理はこれに限られるものではない。
以上で開示した実施形態や変形例はそれぞれ組み合わせることができる。
＜基板処理システム＞
図１０は、上述の実施例に係る基板処理装置を適用した基板処理システム１００の全体構成の概略を示す平面図である。
基板処理システム１００は、複数枚の基板Ｗを一括して処理するバッチ式の装置である。基板処理システム１００は、半導体ウェハなどの円板状の基板Ｗを収容するキャリアＣが搬送されるロードポートＬＰと、ロードポートＬＰから搬送された基板Ｗを薬液やリンス液などの処理液で処理する処理ユニット１０２と、ロードポートＬＰと処理ユニット１０２との間で基板Ｗを搬送する複数の搬送ロボットと、基板処理システム１００を制御する制御装置１０３とを含む。
処理ユニット１０２は、複数枚の基板Ｗが浸漬される第１薬液を貯留する第１薬液処理槽１０４と、複数枚の基板Ｗが浸漬される第１リンス液を貯留する第１リンス処理槽１０５と、複数枚の基板Ｗが浸漬される第２薬液を貯留する第２薬液処理槽１０６と、複数枚
の基板Ｗが浸漬される第２リンス液を貯留する第２リンス処理槽１０７とを含む。処理ユニット１０２は、さらに、複数枚の基板Ｗを乾燥させる乾燥処理槽１０８を含む。本基板処理システム１００の第２薬液処理槽１０６を、上述の実施例に係る基板処理装置１，２，３，４により構成することができる。
第１薬液は、たとえば、ＳＣ１またはフッ酸である。第２薬液は、たとえば、リン酸、酢酸、硝酸、および水の混合液である混酸である。第１リンス液および第２リンス液は、たとえば、純水（脱イオン水：Ｄeionized water）である。第１薬液は、ＳＣ１およびフッ酸以外の薬液であってもよい。同様に、第１リンス液および第２リンス液は、純水以外のリンス液であってもよい。第１リンス液および第２リンス液は、互いに異なる種類のリンス液であってもよい。
複数の搬送ロボットは、ロードポートＬＰと処理ユニット１０２との間でキャリアＣを搬送し、複数のキャリアＣを収容するキャリア搬送装置１０９と、キャリア搬送装置１０９に保持されているキャリアＣに対して複数枚の基板Ｗの搬入および搬出を行い、水平な姿勢と鉛直な姿勢との間で基板Ｗの姿勢を変更する姿勢変換ロボット１１０とを含む。姿勢変換ロボット１１０は、複数のキャリアＣから取り出した複数枚の基板Ｗで１つのバッチを形成するバッチ組み動作と、１つのバッチに含まれる複数枚の基板Ｗを複数のキャリアＣに収容するバッチ解除動作とを行う。
複数の搬送ロボットは、さらに、姿勢変換ロボット１１０と処理ユニット１０２との間で複数枚の基板Ｗを搬送する主搬送ロボット１１１と、主搬送ロボット１１１と処理ユニット１０２との間で複数枚の基板Ｗを搬送する複数の副搬送ロボット１１２とを含む。複数の副搬送ロボット１１２は、第１薬液処理槽１０４と第１リンス処理槽１０５との間で複数枚の基板Ｗを搬送する第１副搬送ロボット１１２Ａと、第２薬液処理槽１０６と第２リンス処理槽１０７との間で複数枚の基板Ｗを搬送する第２副搬送ロボット１１２Ｂとを含む。
主搬送ロボット１１１は、複数枚（たとえば５０枚）の基板Ｗからなる１バッチの基板Ｗを姿勢変換ロボット１１０から受け取る。主搬送ロボット１１１は、姿勢変換ロボット１１０から受け取った１バッチの基板Ｗを第１副搬送ロボット１１２Ａおよび第２副搬送ロボット１１２Ｂに渡し、第１副搬送ロボット１１２Ａおよび第２副搬送ロボット１１２Ｂに保持されている１バッチの基板Ｗを受け取る。主搬送ロボット１１１は、さらに、１バッチの基板Ｗを乾燥処理槽１０８に搬送する。
第１副搬送ロボット１１２Ａは、主搬送ロボット１１１から受け取った１バッチの基板Ｗを第１薬液処理槽１０４と第１リンス処理槽１０５との間で搬送し、第１薬液処理槽１０４内の第１薬液または第１リンス処理槽１０５内の第１リンス液に浸漬させる。同様に、第２副搬送ロボット１１２Ｂは、主搬送ロボット１１１から受け取った１バッチの基板Ｗを第２薬液処理槽１０６と第２リンス処理槽１０７との間で搬送し、第２薬液処理槽１０６内の第２薬液または第２リンス処理槽１０７内の第２リンス液に浸漬させる。
１，２，３，４・・・基板処理装置
１１・・・処理槽
１５・・・ポンプ
１６・・・インラインヒータ
１７・・・フィルタ
２０，３６，３８・・・バイパス配管
２１，３７，３９・・・開閉弁
４０・・・シリコン濃度センサ
１００・・・基板処理システム
Ｗ・・・基板

Claims (9)

  1. 処理液で基板に対して処理を行う基板処理装置において、
    前記処理液を貯留し、該処理液に浸漬させて前記基板に対して前記処理を行う処理槽と、
    前記処理槽から溢れた前記処理液を回収するオーバーフロー槽と、
    前記オーバーフロー槽と前記処理槽とを連通接続する循環配管と、
    前記循環配管に設けられ、前記処理液を循環させるポンプと、
    前記循環配管に設けられ、前記処理液を処理温度に温調するインラインヒータと、
    前記循環配管に設けられ、前記処理液中の異物を除去するフィルタと、
    前記インラインヒータ及び前記フィルタの上流側において前記循環配管から分岐して、前記インラインヒータ及び前記フィルタを迂回して前記循環配管と並列に接続される第１バイパス配管と、
    前記第１バイパス配管を開閉する第１開閉弁と、
    前記第１開閉弁の開閉を制御して、前記処理槽を流通する前記処理液の流量を調整する制御部と、
    を備えることを特徴とする基板処理装置。
  2. 前記フィルタの上流側において前記循環配管から分岐して、前記フィルタを迂回して前記循環配管と並列に接続される第２バイパス配管と、
    前記第２バイパス配管を開閉する第２開閉弁と、
    を備え、
    前記制御部は、前記第１開閉弁及び第２開閉弁の開閉を制御して、前記処理槽を流通する前記処理液の流量を調整することを特徴とする請求項１に記載の基板処理装置。
  3. 前記第１バイパス配管は、前記インラインヒータを迂回して前記循環配管と並列に接続されるヒータバイパス配管と、前記フィルタを迂回して前記循環配管と並列に接続されるフィルタバイパス配管とを含み、
    前記第１開閉弁は、前記ヒータバイパス配管を開閉するヒータバイパス開閉弁と、前記フィルタバイパス配管を開閉するフィルタバイパス開閉弁とを含み、
    前記制御部は、前記ヒータバイパス開閉弁及び前記フィルタバイパス開閉弁の開閉を制御して、前記処理槽を流通する前記処理液の流量を調整することを特徴とする請求項１に記載の基板処理装置。
  4. 前記制御部は、前記処理による前記処理液中の特定の成分の濃度に応じて、前記処理槽を流通する前記処理液の流量を制御することを特徴とする請求項１ないし３のいずれか１項に記載の基板処理装置。
  5. 前記循環配管を流通する処理液における特定の成分の濃度を検知する濃度検知部を備え、
    前記制御部は、前記濃度検知部により検知された前記濃度に基づいて、前記処理槽を流通する前記処理液の流量を調整することを特徴とする請求項１ないし３のいずれか１項に記載の基板処理装置。
  6. 前記特定の成分は、シリコンであることを特徴とする請求項４又は５に記載の基板処理装置。
  7. 前記基板は、３次元ＮＡＮＤ半導体素子を形成する基板であり、
    前記処理は、前記基板に含まれる窒化シリコン膜を、前記処理液としてリン酸を含むエッチング液によってエッチングする処理であることを特徴とする請求項１ないし６のいず
    れか１項に記載の基板処理装置。
  8. 請求項１乃至７のいずれか１項に記載の基板処理装置を備える基板処理システム。
  9. 処理槽に貯留された処理液に基板を浸漬させて処理を行う基板処理方法であって、
    前記処理槽に連通接続される循環配管を介して、前記処理液を循環させるステップと、
    前記処理液を処理温度に温調するインラインヒータ及び前記処理液中の異物を除去するフィルタの上流側において前記循環配管から分岐して、前記インラインヒータ及び前記フィルタを迂回して前記循環配管と並列に接続される第１バイパス配管を開閉する第１開閉弁を制御して、前記処理槽を流通する前記処理液の流量を調整するステップと、
    を含むことを特徴とする基板処理方法。
JP2019103046A 2019-05-31 2019-05-31 基板処理装置、基板処理システム及び基板処理方法 Active JP7181156B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019103046A JP7181156B2 (ja) 2019-05-31 2019-05-31 基板処理装置、基板処理システム及び基板処理方法
KR1020200062162A KR102341676B1 (ko) 2019-05-31 2020-05-25 기판 처리 장치, 기판 처리 시스템 및 기판 처리 방법
CN202010482294.1A CN112017997B (zh) 2019-05-31 2020-05-29 基板处理装置、基板处理***及基板处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019103046A JP7181156B2 (ja) 2019-05-31 2019-05-31 基板処理装置、基板処理システム及び基板処理方法

Publications (2)

Publication Number Publication Date
JP2020198352A JP2020198352A (ja) 2020-12-10
JP7181156B2 true JP7181156B2 (ja) 2022-11-30

Family

ID=73506313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019103046A Active JP7181156B2 (ja) 2019-05-31 2019-05-31 基板処理装置、基板処理システム及び基板処理方法

Country Status (3)

Country Link
JP (1) JP7181156B2 (ja)
KR (1) KR102341676B1 (ja)
CN (1) CN112017997B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023228774A1 (ja) * 2022-05-27 2023-11-30 東京エレクトロン株式会社 基板処理装置および基板処理方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2580468B2 (ja) * 1992-06-15 1997-02-12 東邦化成株式会社 高温処理液循環システム
JPH07115079A (ja) * 1993-10-15 1995-05-02 Ryoden Semiconductor Syst Eng Kk 湿式処理装置
JPH09199468A (ja) * 1996-01-12 1997-07-31 Tokyo Electron Ltd 処理方法と装置
KR100895861B1 (ko) * 2007-10-04 2009-05-06 세메스 주식회사 공정 용액 처리 방법 및 이를 이용한 기판 처리 장치
KR101388110B1 (ko) 2007-10-22 2014-04-22 주식회사 케이씨텍 습식세정장치 및 그 운용방법
JP5795983B2 (ja) * 2012-03-27 2015-10-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置
CN105278566A (zh) * 2014-07-17 2016-01-27 株式会社平间理化研究所 蚀刻液管理装置、溶解金属浓度测定装置及测定方法
JP6513004B2 (ja) * 2015-09-29 2019-05-15 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置及びその処理方法
JP6887836B2 (ja) * 2017-03-16 2021-06-16 株式会社Ｓｃｒｅｅｎホールディングス 処理液供給装置、基板処理装置、および処理液供給方法
JP6857526B2 (ja) * 2017-03-27 2021-04-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、および、基板処理方法
JP6788542B2 (ja) * 2017-03-31 2020-11-25 東京エレクトロン株式会社 基板液処理装置
JP7169777B2 (ja) * 2017-09-11 2022-11-11 東京エレクトロン株式会社 基板液処理装置、基板液処理方法及び記憶媒体
JP7056852B2 (ja) 2017-10-23 2022-04-19 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、基板処理装置の洗浄方法
JP6516908B2 (ja) 2018-07-03 2019-05-22 東京エレクトロン株式会社 リン酸水溶液を用いたエッチング処理制御装置及びリン酸水溶液を用いたエッチング処理制御方法並びに基板をリン酸水溶液でエッチング処理させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP6548787B2 (ja) 2018-07-06 2019-07-24 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP6552687B2 (ja) 2018-07-09 2019-07-31 東京エレクトロン株式会社 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体

Also Published As

Publication number Publication date
JP2020198352A (ja) 2020-12-10
KR20200138022A (ko) 2020-12-09
CN112017997B (zh) 2024-03-22
CN112017997A (zh) 2020-12-01
KR102341676B1 (ko) 2021-12-20

Similar Documents

Publication Publication Date Title
TWI553888B (zh) 基板處理裝置及基板處理方法
JP5890198B2 (ja) 基板処理装置及び基板処理方法
TWI720261B (zh) 基板處理裝置、基板處理方法及記錄媒體
KR101987524B1 (ko) 기판 액처리 장치, 기판 액처리 방법, 및 기판 액처리 프로그램을 기억한 컴퓨터 판독 가능한 기억 매체
KR100455904B1 (ko) 세정처리방법및세정처리장
CN111180330B (zh) 基板处理方法、基板处理装置以及存储介质
US7997288B2 (en) Single phase proximity head having a controlled meniscus for treating a substrate
US20210327729A1 (en) Substrate processing method
KR102292278B1 (ko) 기판 처리 장치 및 기판 처리 방법
TWI839449B (zh) 基板處理方法及基板處理裝置
KR20160134559A (ko) 기판 액처리 장치, 기판 액처리 방법, 및 기판 액처리 프로그램이 기록된 컴퓨터 판독 가능한 기억 매체
KR20160115777A (ko) 기판 액처리 장치, 기판 액처리 방법 및 기판 액처리 프로그램을 기억한 컴퓨터 판독 가능한 기억 매체
KR102611293B1 (ko) 기판 액처리 장치, 기판 액처리 방법 및 기억 매체
JP7181156B2 (ja) 基板処理装置、基板処理システム及び基板処理方法
CN108885988B (zh) 基片液处理装置、基片液处理方法和存储有基片液处理程序的计算机可读存储介质
US20200273726A1 (en) Substrate treatment apparatus and manufacturing method of semiconductor device
JP7160642B2 (ja) 基板処理方法、３次元メモリデバイスの製造方法および基板処理装置
US20190355595A1 (en) System and Method for Improved Chemical Etching
JP2009094511A (ja) 工程溶液処理方法及びこれを用いた基板処理装置
JP7349876B2 (ja) 基板処理装置および装置洗浄方法
JP2018148245A (ja) リン酸水溶液を用いたエッチング処理制御装置及びリン酸水溶液を用いたエッチング処理制御方法並びに基板をリン酸水溶液でエッチング処理させるプログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP6513004B2 (ja) 基板処理装置及びその処理方法
JP2021064748A (ja) 基板処理装置および装置洗浄方法
JP2018152622A (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
JP2003051482A (ja) 基板処理装置および基板処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211223

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221117

R150 Certificate of patent or registration of utility model

Ref document number: 7181156

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150