JP7166935B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP7166935B2 JP7166935B2 JP2019001266A JP2019001266A JP7166935B2 JP 7166935 B2 JP7166935 B2 JP 7166935B2 JP 2019001266 A JP2019001266 A JP 2019001266A JP 2019001266 A JP2019001266 A JP 2019001266A JP 7166935 B2 JP7166935 B2 JP 7166935B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- connection electrode
- opening
- electrode
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 claims description 58
- 239000002184 metal Substances 0.000 claims description 58
- 239000004065 semiconductor Substances 0.000 claims description 37
- 230000001681 protective effect Effects 0.000 claims description 35
- 230000000149 penetrating effect Effects 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 108
- 239000000758 substrate Substances 0.000 description 36
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 14
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 14
- 229910004444 SUB1 Inorganic materials 0.000 description 14
- 239000010936 titanium Substances 0.000 description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 229910052719 titanium Inorganic materials 0.000 description 8
- 229910004438 SUB2 Inorganic materials 0.000 description 7
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 7
- 101150018444 sub2 gene Proteins 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005286 illumination Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
本発明の実施形態は、表示装置に関する。
液晶表示装置などの表示装置において、酸化物半導体層を備えた第1スイッチング素子と、多結晶シリコン半導体層を備えた第2スイッチング素子とを組み合わせる技術が提案されている。例えば、第1スイッチング素子は各画素に設けられ、第2スイッチング素子は周辺回路に設けられている。
近年の表示装置においては、さらなる高精細化の要望が高まり、一画素のサイズが縮小する一方で配線の本数が増加する傾向にある。このため、各画素において、表示に寄与する開口部の縮小により、輝度の低下を招くおそれがある。このような輝度の低下を補うために、照明装置の輝度を増加させると、消費電力の増加を招く。
近年の表示装置においては、さらなる高精細化の要望が高まり、一画素のサイズが縮小する一方で配線の本数が増加する傾向にある。このため、各画素において、表示に寄与する開口部の縮小により、輝度の低下を招くおそれがある。このような輝度の低下を補うために、照明装置の輝度を増加させると、消費電力の増加を招く。
本実施形態の目的は、消費電力の増加を抑制することが可能な表示装置を提供することにある。
本実施形態によれば、
酸化物半導体層と、前記酸化物半導体層の一部を覆う保護金属層と、前記酸化物半導体層及び前記保護金属層を覆う第1無機絶縁膜と、前記第1無機絶縁膜上に設けられたゲート電極と、前記第1無機絶縁膜上に設けられ、前記ゲート電極を覆う第2無機絶縁膜と、前記第1無機絶縁膜及び前記第2無機絶縁膜を貫通した第1開口部において前記保護金属層に接する第1接続電極と、前記第2無機絶縁膜上に設けられ、前記第1接続電極を覆う第1有機絶縁膜と、前記第1有機絶縁膜を貫通した第2開口部において前記第1接続電極に接する第2接続電極と、前記第1有機絶縁膜上に設けられ、前記第2接続電極を覆う第2有機絶縁膜と、前記第2有機絶縁膜を貫通した第3開口部において前記第2接続電極に接する第3接続電極と、前記第2有機絶縁膜上に設けられ、前記第3接続電極を覆う第3無機絶縁膜と、前記第3無機絶縁膜を貫通した第4開口部において前記第3接続電極に接する画素電極と、を備え、前記第2開口部は、前記第1開口部の上に位置している、表示装置が提供される。
酸化物半導体層と、前記酸化物半導体層の一部を覆う保護金属層と、前記酸化物半導体層及び前記保護金属層を覆う第1無機絶縁膜と、前記第1無機絶縁膜上に設けられたゲート電極と、前記第1無機絶縁膜上に設けられ、前記ゲート電極を覆う第2無機絶縁膜と、前記第1無機絶縁膜及び前記第2無機絶縁膜を貫通した第1開口部において前記保護金属層に接する第1接続電極と、前記第2無機絶縁膜上に設けられ、前記第1接続電極を覆う第1有機絶縁膜と、前記第1有機絶縁膜を貫通した第2開口部において前記第1接続電極に接する第2接続電極と、前記第1有機絶縁膜上に設けられ、前記第2接続電極を覆う第2有機絶縁膜と、前記第2有機絶縁膜を貫通した第3開口部において前記第2接続電極に接する第3接続電極と、前記第2有機絶縁膜上に設けられ、前記第3接続電極を覆う第3無機絶縁膜と、前記第3無機絶縁膜を貫通した第4開口部において前記第3接続電極に接する画素電極と、を備え、前記第2開口部は、前記第1開口部の上に位置している、表示装置が提供される。
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
本実施形態においては、表示装置の一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、MEMS(Micro Electro Mechanical Systems)を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。
図1は、本実施形態に係る表示装置DSPの構成を示す平面図である。表示装置DSPは、表示パネルPNLと、照明装置ILと、を備えている。表示パネルPNLは、第1基板SUB1と、第2基板SUB2と、液晶層LCと、を備えている。液晶層LCは、表示機能層の一例であり、第1基板SUB1と第2基板SUB2との間に封入されている。
表示パネルPNLは、第1基板SUB1と第2基板SUB2とが重なる領域において、画像を表示する表示領域DAと、表示領域DAの周囲の周辺領域SAと、を備えている。表示パネルPNLは、表示領域DAにおいて、複数の画素PXを備えている。複数の画素PXは、マトリクス状に配置されている。
第1基板SUB1は、表示領域DAにおいて、複数本の走査線Gと、複数本の信号線Sと、を備えている。走査線Gは、各々第1方向Xに延出し、第2方向Yに並んでいる。信号線Sは、各々第2方向Yに延出し、第1方向Xに並んでいる。図1に示した例では、走査線G及び信号線Sを直線で示しているが、走査線G及び信号線Sは屈曲或いは蛇行していてもよい。また、第1基板SUB1は、周辺領域SAにおいて、走査線駆動回路GDと、信号線駆動回路SDと、を備えている。走査線Gは、走査線駆動回路GDと電気的に接続されている。信号線Sは、信号線駆動回路SDと電気的に接続されている。
画素PXは、複数の副画素SPを備えている。各副画素SPは、例えば、隣り合う2本の走査線Gと隣り合う2本の信号線Sとによって区画された領域に相当する。なお、本開示においては、副画素を単に画素と呼ぶことがある。図1に示した例では、1つの画素PXは、3つの副画素SP(R)、SP(G)、SP(B)を備えている。副画素SP(R)は赤を表示し、副画素SP(G)は緑を表示し、副画素SP(B)は青を表示する。但し、画素PXは、より多くの副画素SPを備えてもよい。また、副画素SPが表示する色は、赤、緑、青に限られず、白や黄などの他の色であってもよい。
各副画素SPにおいて、第1基板SUB1は、第1スイッチング素子SW1と、画素電極PEと、を備えている。第1スイッチング素子SW1は、走査線G及び信号線Sと電気的に接続されている。画素電極PEは、第1スイッチング素子SW1と電気的に接続されている。また、第1基板SUB1は、共通電極CEを備えている。共通電極CEは、複数の副画素SPに対して共通に設けられている。なお、共通電極CEは、第2基板SUB2に設けられていてもよい。
第1基板SUB1は、第2基板SUB2と重ならない端子領域TAを備えている。図1に示した例において、ICチップ1及びフレキシブルプリント回路基板2は、端子領域TAに実装されている。なお、ICチップ1は、フレキシブルプリント回路基板2に実装されていてもよい。例えば、ICチップ1は、共通電極CE、走査線駆動回路GD及び信号線駆動回路SDと電気的に接続されている。ICチップ1は、共通電極CEに対して、コモン電圧Vcomを供給する。ICチップ1は、走査線駆動回路GD及び信号線駆動回路SDに対して、各種信号を供給する。信号線駆動回路SDは、各信号線Sに映像信号を供給する。走査線駆動回路GDは、複数の垂直回路40を備えている。例えば、各垂直回路40は、シフトレジスタやバッファを備えている。垂直回路40は、走査線Gに走査信号を供給する。垂直回路40は、後述する第2スイッチング素子SW2を備えている。なお、信号線駆動回路SDなどの周辺領域SAに設けられた他の回路が第2スイッチング素子SW2を備えてもよい。このように、第1基板SUB1は、表示領域DAに設けられた第1スイッチング素子SW1と、周辺領域SAに設けられた第2スイッチング素子SW2と、を備えている。後述するが、第1スイッチング素子SW1は酸化物半導体層を備え、第2スイッチング素子SW2は多結晶シリコン半導体層を備えている。
照明装置ILは、表示パネルPNLの背面側に設けられ、表示領域DAを照明する。照明装置ILの詳細は省略するが、照明装置ILは、平板状の導光板と、導光板の端面に沿って配列された複数の光源と、を備えている。
図2は、第1スイッチング素子SW1の主要部を示す平面図である。第1スイッチング素子SW1は、走査線G1及び信号線S2と電気的に接続されている。図2に示した例の第1スイッチング素子SW1は、シングルゲート構造を有している。第1スイッチング素子SW1は、酸化物半導体層SC1と、第1接続電極CN1と、第2接続電極CN2と、を備えている。酸化物半導体層SC1は、その一部分が信号線S2と重なるように設けられ、他の部分が信号線S1及びS2の間に延出している。酸化物半導体層SC1は、信号線S1及びS2の間において走査線G1と交差する交差部(チャネル領域)SCCを有している。交差部SCCは、図中に斜線で示した領域に相当する。走査線G1において、酸化物半導体層SC1(あるいは交差部SCC)と重畳する領域がゲート電極GEとして機能する。酸化物半導体層SC1は、保護金属層PMAによって覆われた一端部SCAと、保護金属層PMBによって覆われた他端部SCBと、を有している。交差部SCCは、一端部SCAと他端部SCBとの間に位置している。なお、酸化物半導体層SC1の形状は、図2に示すものに限られない。
第1接続電極CN1及び第2接続電極CN2は、それぞれ信号線S1及びS2の間において、島状に形成されている。第1接続電極CN1は、保護金属層PMAに重畳するように設けられ、第1開口部OP1において保護金属層PMAに接している。第2接続電極CN2は、第1接続電極CN1に重畳するように設けられ、第2開口部OP2において第1接続電極CN1に接している。また、第2接続電極CN2は、保護金属層PMAにも重畳している。
シールド配線SLDは、走査線G1に沿って第1方向Xに延出している。シールド配線SLDは、走査線G1の下方に設けられている。詳述しないが、シールド配線SLDは、走査線G1と電気的に接続されている。シールド配線SLDの第2方向Yにおける幅は、走査線G1の第2方向Yにおける幅よりも大きい。平面視において、シールド配線SLDは、走査線G1の全体と重畳している。なお、シールド配線SLDの幅、及び、走査線G1の幅は、図示したように一定である必要はない。シールド配線SLD及び走査線G1は、部分的に第2方向Yに拡張されてもよいし、部分的に第2方向Yに縮小されてもよい。
酸化物半導体層SC1は、シールド配線SLDと走査線G1との間に設けられている。すなわち、酸化物半導体層SC1の交差部SCCは、平面視において、シールド配線SLDと重畳している。つまり、シールド配線SLDは、照明装置ILから交差部SCCに向かう光を遮光する遮光膜としての機能を有している。このため、光が交差部SCCに照射されることに起因した第1スイッチング素子SW1の電流リークを抑制することができる。
金属配線M1は、信号線S1に沿って延出している。金属配線M2は、信号線S2に沿って延出している。上記の第1接続電極CN1は、信号線S1及びS2と同一層に位置し、信号線S1等と同一材料によって形成されている。上記の第2接続電極CN2は、金属配線M1及びM2と同一層に位置し、金属配線M1等と同一材料によって形成されている。
第1開口部OP1のサイズは、第2開口部OP2のサイズより小さい。第2開口部OP2は、第1開口部OP1に重畳するように形成されている。平面視において、第1開口部OP1を規定する第1エッジの全周は、第2開口部OP2を規定する第2エッジの内側に位置している。なお、第1エッジの一部が第2エッジに重畳してもよい。また、第1エッジの一部が第2エッジと交差してもよいが、この場合、第2エッジで囲まれた第1開口部OP1の面積は、第2エッジの外側の第1開口部OP1の面積よりも小さいことが望ましい。
後述する遮光層BMは、図2において一点鎖線で示している。遮光層BMは、走査線G1、シールド配線SLD、信号線S1及びS2、金属配線M1及びM2、第1接続電極CN1及び第2接続電極CN2と重畳するように設けられている。
図3は、図2に示した第1スイッチング素子SW1に接続された画素電極PEを示す平面図である。なお、図3では、図2に示した酸化物半導体層SC1及び第1接続電極CN1の図示を省略している。
第1スイッチング素子SW1は、さらに、第3接続電極CN3を備えている。第3接続電極CN3は、第2接続電極CN2と同様に、信号線S1及びS2の間において、島状に形成されている。第3接続電極CN3は、第2接続電極CN2に重畳するように設けられ、第3開口部OP3において第2接続電極CN2に接している。平面視において、第3接続電極CN3は、第1開口部OP1及び第2開口部OP2に重畳している。
画素電極PEは、基部BSと、複数の帯電極PAと、を備えている。基部BS及び帯電極PAは、一体的に形成されている。基部BSは、第2接続電極CN2及び第3接続電極CN3に重畳している。また、基部BSは、図2に示した第1接続電極CN1にも重畳している。基部BSは、第4開口部OP4において第3接続電極CN3に接している。これにより、画素電極PEは、第1スイッチング素子SW1と電気的に接続される。図3に示した例では、帯電極PAは、3本であるが、2本以下であってもよいし、4本以上であってもよい。帯電極PAは、共通電極CEに重畳している。共通電極CEは、信号線S1及びS2、及び、金属配線M1及びM2にも重畳している。第3接続電極CN3は、共通電極CEと同一層に位置し、共通電極CEと同一材料によって形成されている。
第3開口部OP3のサイズは、第4開口部OP4のサイズより小さい。第4開口部OP4は、第3開口部OP3に重畳するように形成されている。平面視において、第3開口部OP3を規定する第3エッジの全周は、第4開口部OP4を規定する第4エッジの内側に位置している。なお、第3エッジの一部が第4エッジに重畳してもよい。また、第3エッジの一部が第4エッジと交差してもよい。第3開口部OP3及び第4開口部OP4は、第2開口部OP2と走査線G1との間に形成されている。
図4は、図3に示したA-B線に沿った表示パネルPNLの断面図である。図示した例は、横電界を利用する表示モードの一つであるFFS(Fringe Field Switching)モードが適用された例に相当する。
第1基板SUB1は、絶縁基板10、絶縁膜11乃至18、シールド配線SLD、酸化物半導体層SC1、保護金属層PMA、ゲート電極GE、第1接続電極CN1、第2接続電極CN2、第3接続電極CN3、共通電極CE、画素電極PE、配向膜AL1などを備えている。
絶縁膜11は、絶縁基板10の上に設けられている。絶縁膜12は、絶縁膜11の上に設けられている。シールド配線SLDは、絶縁膜12の上に設けられている。絶縁膜13は、絶縁膜12の上に設けられ、シールド配線SLDを覆っている。
酸化物半導体層SC1は、絶縁膜13の上に設けられている。保護金属層PMAは、酸化物半導体層SC1の一部(一端部SCA)を覆っている。絶縁膜14は、絶縁膜13の上に設けられ、保護金属層PMAを直接覆っている。また、絶縁膜14は、保護金属層PMAから露出した酸化物半導体層SC1を直接覆っている。走査線G1と一体のゲート電極GEは、絶縁膜14の上に設けられている。絶縁膜15は、絶縁膜14の上に設けられ、ゲート電極GEを覆っている。
第1接続電極CN1は、絶縁膜15の上に設けられ、絶縁膜14及び15を貫通した第1開口部OP1において保護金属層PMAに接している。絶縁膜16は、絶縁膜15の上に設けられ、第1接続電極CN1を覆っている。第2接続電極CN2は、絶縁膜16の上に設けられ、絶縁膜16を貫通した第2開口部OP2において第1接続電極CN1に接している。第2開口部OP2は、第1開口部OP1の直上に位置している。
絶縁膜17は、絶縁膜16の上に設けられ、第2接続電極CN2を覆っている。第3接続電極CN3は、絶縁膜17の上に設けられ、絶縁膜17を貫通した第3開口部OP3において第2接続電極CN2に接している。絶縁膜18は、絶縁膜17の上に設けられ、第3接続電極CN3を覆っている。画素電極PEは、絶縁膜18の上に設けられ、絶縁膜18を貫通した第4開口部OP4において第3接続電極CN3に接している。第4開口部OP4は、第3開口部OP3の直上に位置している。
第1接続電極CN1は、絶縁膜15の上に設けられ、絶縁膜14及び15を貫通した第1開口部OP1において保護金属層PMAに接している。絶縁膜16は、絶縁膜15の上に設けられ、第1接続電極CN1を覆っている。第2接続電極CN2は、絶縁膜16の上に設けられ、絶縁膜16を貫通した第2開口部OP2において第1接続電極CN1に接している。第2開口部OP2は、第1開口部OP1の直上に位置している。
絶縁膜17は、絶縁膜16の上に設けられ、第2接続電極CN2を覆っている。第3接続電極CN3は、絶縁膜17の上に設けられ、絶縁膜17を貫通した第3開口部OP3において第2接続電極CN2に接している。絶縁膜18は、絶縁膜17の上に設けられ、第3接続電極CN3を覆っている。画素電極PEは、絶縁膜18の上に設けられ、絶縁膜18を貫通した第4開口部OP4において第3接続電極CN3に接している。第4開口部OP4は、第3開口部OP3の直上に位置している。
図示しない信号線S1及びS2は絶縁膜15の上に設けられ、金属配線M1及びM2は絶縁膜16の上に設けられている。共通電極CEは、絶縁膜17の上に設けられている。絶縁膜18は、共通電極CEを覆っている。画素電極PEは、絶縁膜18を介して共通電極CEに重畳している。配向膜AL1は、絶縁膜18の上に設けられ、画素電極PEを覆っている。
絶縁基板10は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁膜11乃至15、及び、絶縁膜18は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの絶縁材料によって形成された透明な無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜16及び17は、例えば、アクリル樹脂などの絶縁材料によって形成された透明な有機絶縁膜である。図示した例において、絶縁膜14は第1無機絶縁膜に相当し、絶縁膜15は第2無機絶縁膜に相当し、絶縁膜16は第1有機絶縁膜に相当し、絶縁膜17は第2有機絶縁膜に相当し、絶縁膜18は第3無機絶縁膜に相当する。絶縁膜17は、絶縁膜16より薄い。例えば、共通電極CEの直下において、絶縁膜16は膜厚T16を有し、絶縁膜17は膜厚T17を有し、膜厚T17は膜厚T16より小さい。
シールド配線SLD、ゲート電極GE及び走査線G1は、例えば、モリブデン-タングステン合金によって形成されている。保護金属層PMAは、例えば、チタン(Ti)によって形成されている。
第1接続電極CN1は、複数の金属層が積層された第1積層体によって構成された金属電極である。第1積層体は、例えば、チタン(Ti)を含む第1層L11、アルミニウム(Al)を含む第2層L12、及び、チタン(Ti)を含む第3層L13がこの順に第3方向Zに積層されたものである。信号線S1及びS2も、第1接続電極CN1と同一の第1積層体によって構成されている。
第2接続電極CN2は、複数の金属層が積層された第2積層体によって構成された金属電極である。第2積層体は、例えば、チタン(Ti)を含む第4層L14、アルミニウム(Al)を含む第5層L15、及び、チタン(Ti)を含む第6層L16がこの順に第3方向Zに積層されたものである。金属配線M1及びM2も、第2接続電極CN2と同一の第2積層体によって構成されている。
第3接続電極CN3及び共通電極CEは、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの透明な導電材料によって形成された透明電極である。画素電極PEも同様に、ITOやIZOによって形成された透明電極である。
第2開口部OP2及び第3開口部OP3に着目すると、第3開口部OP3は、第2方向Yに沿って、ゲート電極GEと第2開口部OP2との間に位置している。つまり、第2開口部OP2及び第3開口部OP3は、第2方向Yにずれて設けられている。第1有機絶縁膜である絶縁膜16に形成された第2開口部OP2と、第2有機絶縁膜である絶縁膜17に形成された第3開口部OP3とが重畳する場合と比較して、第3方向Zに沿った段差を緩和することができる。
第2開口部OP2に着目すると、第3接続電極CN3は、第2開口部OP2の直上に延在している。絶縁膜17は、第2開口部OP2の直上において、第2接続電極CN2と第3接続電極CN3との間に設けられている。つまり、絶縁膜17は、第1開口部OP1及び第2開口部OP2によって形成された凹部を埋めるように設けられている。このため、第1開口部OP1及び第2開口部OP2による段差を緩和することができる。
第1開口部OP1及び第2開口部OP2が重畳する領域では、第3方向Zに沿って、酸化物半導体層SC1の上の保護金属層PMA、第1接続電極CN1、第2接続電極CN2、及び、絶縁膜17がこの順に積層されている。
第3開口部OP3に着目すると、絶縁膜16は、第3開口部OP3の直下に設けられている。また、絶縁膜16は、第3開口部OP3の直下において、絶縁膜15に接している。
保護金属層PMAは、第2方向Yに沿って、第1接続電極CN1よりもゲート電極GEに近接した端部PMEを有している。第1接続電極CN1の端部CNEは、保護金属層PMAの直上に位置している。端部PMEと第3開口部OP3との間では、第3方向Zに沿って、絶縁膜14、絶縁膜15、絶縁膜16、及び、第2接続電極CN2がこの順に積層されている。第3開口部OP3においては、第3方向Zに沿って、絶縁膜16の上の第2接続電極CN2、第3接続電極CN3、及び、画素電極PEがこの順に積層されている。
図4において拡大して示すように、保護金属層PMAの直上において、第1接続電極CN1及び第2接続電極CN2は、第3方向Zに沿って積層されている。保護金属層PMA、第1接続電極CN1、及び、第2接続電極CN2は、同系の金属層を含んでいる。つまり、上記の例では、保護金属層PMAはチタンによって形成され、第1接続電極CN1はチタンを含む第1層L11及び第3層L13を含み、第2接続電極CN2はチタンを含む第4層L14及び第6層L16を含んでいる。保護金属層PMAと第1接続電極CN1との界面においては、保護金属層PMAと第1層L11とが接している。第1接続電極CN1と第2接続電極CN2との界面においては、第3層L13と第4層L14とが接している。
第2基板SUB2は、絶縁基板20、遮光層BM、カラーフィルタ層CF、オーバーコート層OC、配向膜AL2などを備えている。
絶縁基板20は、絶縁基板10と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層BM及びカラーフィルタ層CFは、絶縁基板20と第1基板SUB1との間に設けられている。遮光層BMは、第3方向Zにおいて、ゲート電極GEを含む走査線G1、酸化物半導体層SC1、保護金属層PMA、第1接続電極CN1、第2接続電極CN2、及び、第3接続電極CN3に重畳するように設けられている。一方で、遮光層BMは、共通電極CEと画素電極PEとが重畳する領域には設けられていない。
オーバーコート層OCは、カラーフィルタ層CFを覆っている。配向膜AL2は、オーバーコート層OCを覆っている。配向膜AL1及び配向膜AL2は、例えば、水平配向性を呈する材料によって形成されている。
絶縁基板20は、絶縁基板10と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層BM及びカラーフィルタ層CFは、絶縁基板20と第1基板SUB1との間に設けられている。遮光層BMは、第3方向Zにおいて、ゲート電極GEを含む走査線G1、酸化物半導体層SC1、保護金属層PMA、第1接続電極CN1、第2接続電極CN2、及び、第3接続電極CN3に重畳するように設けられている。一方で、遮光層BMは、共通電極CEと画素電極PEとが重畳する領域には設けられていない。
オーバーコート層OCは、カラーフィルタ層CFを覆っている。配向膜AL2は、オーバーコート層OCを覆っている。配向膜AL1及び配向膜AL2は、例えば、水平配向性を呈する材料によって形成されている。
液晶層LCは、第1基板SUB1及び第2基板SUB2の間に位置し、配向膜AL1と配向膜AL2との間に設けられている。
図1に示した照明装置ILは、絶縁基板10の下方に設けられるが、図示を省略している。また、通常の透過型の液晶表示装置においては、絶縁基板10及び20にそれぞれ偏光板が接着されているが、図示を省略している。
図5は、図2に示したC-D線に沿った第1基板SUB1の断面図である。酸化物半導体層SC1の他端部SCBは、上記の通り、保護金属層PMBによって覆われている。信号線S2は、絶縁膜15の上に設けられ、絶縁膜14及び15を貫通した開口部OP11において保護金属層PMBに接している。これにより、信号線S2は、第1スイッチング素子SW1と電気的に接続される。絶縁膜16は、信号線S2を覆っている。
金属配線M2は、絶縁膜16の上に設けられている。絶縁膜17は、絶縁膜16の上に設けられ、金属配線M2を覆っている。共通電極CEは、絶縁膜17の上に設けられ、絶縁膜17を貫通した開口部OP12において金属配線M2に接している。これにより、共通電極CEは、金属配線M2と電気的に接続される。
金属配線M2は、絶縁膜16の上に設けられている。絶縁膜17は、絶縁膜16の上に設けられ、金属配線M2を覆っている。共通電極CEは、絶縁膜17の上に設けられ、絶縁膜17を貫通した開口部OP12において金属配線M2に接している。これにより、共通電極CEは、金属配線M2と電気的に接続される。
図6は、本実施形態の第1スイッチング素子SW1と遮光層BMとのレイアウトを説明するための平面図である。図6において、右側に本実施形態の第1スイッチング素子SW1の主要部を示し、左側に比較例の第1スイッチング素子SW1の主要部を示している。本実施形態と比較例とを対比すると、第1開口部OP1及び第2開口部OP2の位置が相違している。すなわち、本実施形態では、上記の通り、第2開口部OP2が第1開口部OP1と重畳しているのに対して、比較例では、第2開口部OP2が走査線G1と第1開口部OP1との間に位置している。
第1接続電極CN1は、第1開口部OP1において保護金属層PMAに接するとともに、第2開口部OP2において第2接続電極CN2に接する。このため、第1接続電極CN1は、第1開口部OP1及び第2開口部OP2の双方に重畳するように延在している。したがって、第1開口部OP1及び第2開口部OP2が第2方向Yに並んだ比較例では、第1接続電極CN1は、本実施形態の第1接続電極CN1と比較して、第2方向Yに拡張されている。換言すると、本実施形態によれば、第2開口部OP2が第1開口部OP1と重畳しているため、第1接続電極CN1の第2方向Yに沿った幅が縮小される。
遮光層BMが第1接続電極CN1の全体を覆うように設けられる構成例では、本実施形態のように、第1接続電極CN1の第2方向Yに沿った幅が縮小されることにより、遮光層BMの第2方向Yに沿った幅も縮小することができる。したがって、本実施形態と比較例とを対比した場合、本実施形態は、比較例よりも、一画素あたりの表示に寄与する開口部を拡大することができる。このため、本実施形態と比較例とで、一画素あたりの輝度を同一化するのに必要な照明装置の輝度を比較すると、本実施形態は、比較例よりも、照明装置の輝度を抑制することができ、消費電力の増加を抑制することができる。
また、本実施形態によれば、図4を参照して説明したように、第3開口部OP3はゲート電極GEと第2開口部OP2との間に位置し、絶縁膜17は第2開口部OP2の直上に設けられ、絶縁膜16は第3開口部OP3の直下に設けられている。このため、第1乃至第4開口部OP1乃至OP4に起因した段差が緩和される。したがって、第1乃至第4開口部OP1乃至OP4に起因した液晶分子の配向不良を抑制することができる。また、第2開口部OP2の直上での配向不良が抑制されるため、第2方向Yに沿って遮光層BMの端部と第2開口部OP2との距離が短縮したとしても、配向不良に起因した光抜け、さらには、光抜けによるコントラスト比の低下を抑制することができる。
図7は、第2スイッチング素子SW2を示す断面図である。第2スイッチング素子SW2は、半導体層SC2と、ゲート電極GE2と、ソース電極SE2と、ドレイン電極DE2と、を備えている。半導体層SC2は、多結晶シリコンによって形成されている。半導体層SC2は、絶縁膜11の上に設けられ、絶縁膜12によって覆われている。ゲート電極GE2は、絶縁膜12の上に設けられ、絶縁膜13によって覆われている。ゲート電極GE2は、図4に示したシールド配線SLDと同一層に位置し、シールド配線SLDと同一材料によって形成されている。
ソース電極SE2及びドレイン電極DE2は、絶縁膜15の上に設けられ、絶縁膜16によって覆われている。ソース電極SE2は、絶縁膜12乃至15を貫通した開口部OP21において、半導体層SC2に接している。ドレイン電極DE2は、絶縁膜12乃至15を貫通した開口部OP21において、半導体層SC2に接している。ソース電極SE2及びドレイン電極DE2は、図4に示した第1接続電極CN1と同一層に位置し、第1接続電極CN1と同一材料によって形成されている。
このような第2スイッチング素子SW2の直上には、絶縁膜16乃至18及び配向膜AL1が設けられている。
ソース電極SE2及びドレイン電極DE2は、絶縁膜15の上に設けられ、絶縁膜16によって覆われている。ソース電極SE2は、絶縁膜12乃至15を貫通した開口部OP21において、半導体層SC2に接している。ドレイン電極DE2は、絶縁膜12乃至15を貫通した開口部OP21において、半導体層SC2に接している。ソース電極SE2及びドレイン電極DE2は、図4に示した第1接続電極CN1と同一層に位置し、第1接続電極CN1と同一材料によって形成されている。
このような第2スイッチング素子SW2の直上には、絶縁膜16乃至18及び配向膜AL1が設けられている。
図4に示した第1開口部OP1、図5に示した開口部OP11、図7に示した開口部OP21及びOP22は、例えば同一のエッチングプロセスで形成することができる。多結晶シリコンからなる半導体層SC2とソース電極SE2及びドレイン電極DE2とのコンタクト抵抗を低減するためには、これら電極を形成する前に、開口部OP21及びOP22により露出した半導体層SC2の表面をフッ酸水溶液により洗浄する必要がある。この洗浄に際しては、第1開口部OP1及び開口部OP11の内部もフッ酸水溶液に晒される。酸化物半導体層SC1は、フッ酸水溶液に浸食され得るが、本実施形態では酸化物半導体層SC1の表面には保護金属層PMA及びPMBが設けられている。したがって、酸化物半導体層SC1をフッ酸水溶液から保護することができる。
以上説明したように、本実施形態によれば、消費電力の増加を抑制することが可能な表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
DSP…表示装置 PNL…表示パネル IL…照明装置
LC…液晶層 BM…遮光層 PE…画素電極 CE…共通電極
SW1…第1スイッチング素子 SC1…酸化物半導体層 PMA…保護金属層
CN1…第1接続電極 CN2…第2接続電極 CN3…第3接続電極
OP1…第1開口部 OP2…第2開口部 OP3…第3開口部 OP4…第4開口部
GE…ゲート電極 M1…金属配線 M2…金属配線
LC…液晶層 BM…遮光層 PE…画素電極 CE…共通電極
SW1…第1スイッチング素子 SC1…酸化物半導体層 PMA…保護金属層
CN1…第1接続電極 CN2…第2接続電極 CN3…第3接続電極
OP1…第1開口部 OP2…第2開口部 OP3…第3開口部 OP4…第4開口部
GE…ゲート電極 M1…金属配線 M2…金属配線
Claims (10)
- 酸化物半導体層と、
前記酸化物半導体層の一部を覆う保護金属層と、
前記酸化物半導体層及び前記保護金属層を覆う第1無機絶縁膜と、
前記第1無機絶縁膜上に設けられたゲート電極と、
前記第1無機絶縁膜上に設けられ、前記ゲート電極を覆う第2無機絶縁膜と、
前記第1無機絶縁膜及び前記第2無機絶縁膜を貫通した第1開口部において前記保護金属層に接する第1接続電極と、
前記第2無機絶縁膜上に設けられ、前記第1接続電極を覆う第1有機絶縁膜と、
前記第1有機絶縁膜を貫通した第2開口部において前記第1接続電極に接する第2接続電極と、
前記第1有機絶縁膜上に設けられ、前記第2接続電極を覆う第2有機絶縁膜と、
前記第2有機絶縁膜を貫通した第3開口部において前記第2接続電極に接する第3接続電極と、
前記第2有機絶縁膜上に設けられ、前記第3接続電極を覆う第3無機絶縁膜と、
前記第3無機絶縁膜を貫通した第4開口部において前記第3接続電極に接する画素電極と、を備え、
前記第2開口部は、前記第1開口部の上に位置している、表示装置。 - 前記第1開口部を規定する第1エッジの全周は、前記第2開口部を規定する第2エッジの内側に位置している、請求項1に記載の表示装置。
- 前記第2有機絶縁膜は、前記第1有機絶縁膜より薄い、請求項1または2に記載の表示装置。
- 前記第1接続電極は、複数の金属層が積層された第1積層体によって構成され、
前記第2接続電極は、複数の金属層が積層された第2積層体によって構成され、
前記第3接続電極は、透明な導電材料によって形成されている、請求項1乃至3のいずれか1項に記載の表示装置。 - 前記第3開口部は、前記ゲート電極と前記第2開口部との間に位置している、請求項1乃至4のいずれか1項に記載の表示装置。
- 前記第3接続電極は、前記第2開口部の上に設けられ、
前記第2有機絶縁膜は、前記第2開口部の上において、前記第2接続電極と前記第3接続電極との間に設けられている、請求項5に記載の表示装置。 - 前記第1有機絶縁膜は、前記第3開口部の下に設けられている、請求項5または6に記載の表示装置。
- 前記第1有機絶縁膜は、前記第3開口部の下において、前記第2無機絶縁膜に接している、請求項7に記載の表示装置。
- 前記保護金属層は、前記第1接続電極よりも前記ゲート電極に近接した端部を有している、請求項1乃至8のいずれか1項に記載の表示装置。
- 前記保護金属層の上において、前記第1接続電極及び前記第2接続電極が積層され、
前記保護金属層、前記第1接続電極、及び、前記第2接続電極は、同系の金属層を含み、
前記保護金属層と前記第1接続電極との界面、及び、前記第1接続電極と前記第2接続電極との界面において、前記同系の金属層が接している、請求項1乃至9のいずれか1項に記載の表示装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019001266A JP7166935B2 (ja) | 2019-01-08 | 2019-01-08 | 表示装置 |
CN201980088263.3A CN113302674B (zh) | 2019-01-08 | 2019-12-09 | 显示装置 |
PCT/JP2019/048124 WO2020144997A1 (ja) | 2019-01-08 | 2019-12-09 | 表示装置 |
US17/305,403 US12038653B2 (en) | 2019-01-08 | 2021-07-07 | Display device |
JP2022170776A JP7430764B2 (ja) | 2019-01-08 | 2022-10-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019001266A JP7166935B2 (ja) | 2019-01-08 | 2019-01-08 | 表示装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022170776A Division JP7430764B2 (ja) | 2019-01-08 | 2022-10-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020112599A JP2020112599A (ja) | 2020-07-27 |
JP7166935B2 true JP7166935B2 (ja) | 2022-11-08 |
Family
ID=71520151
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019001266A Active JP7166935B2 (ja) | 2019-01-08 | 2019-01-08 | 表示装置 |
JP2022170776A Active JP7430764B2 (ja) | 2019-01-08 | 2022-10-25 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022170776A Active JP7430764B2 (ja) | 2019-01-08 | 2022-10-25 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US12038653B2 (ja) |
JP (2) | JP7166935B2 (ja) |
CN (1) | CN113302674B (ja) |
WO (1) | WO2020144997A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022109012A (ja) * | 2021-01-14 | 2022-07-27 | 株式会社ジャパンディスプレイ | 圧力センサ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009122569A (ja) | 2007-11-19 | 2009-06-04 | Seiko Epson Corp | 液晶装置および電子機器 |
US20160020266A1 (en) | 2014-07-18 | 2016-01-21 | Samsung Display Co., Ltd. | Organic light emitting display devices and methods of manufacturing organic light emitting display devices |
US20170040394A1 (en) | 2015-08-06 | 2017-02-09 | Au Optronics Corporation | Pixel structure |
JP2017111386A (ja) | 2015-12-18 | 2017-06-22 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2017191183A (ja) | 2016-04-12 | 2017-10-19 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006292832A (ja) * | 2005-04-06 | 2006-10-26 | Toshiba Matsushita Display Technology Co Ltd | Tft基板、およびその製造方法、tft基板を用いたアクティブマトリクス型表示装置 |
KR101281888B1 (ko) * | 2006-06-30 | 2013-07-03 | 엘지디스플레이 주식회사 | 유기 전계 발광 표시 장치 및 이의 제조 방법 |
JP4818839B2 (ja) * | 2006-07-19 | 2011-11-16 | 株式会社 日立ディスプレイズ | 液晶表示装置及びその製造方法 |
JP2010039810A (ja) | 2008-08-06 | 2010-02-18 | Fuji Xerox Co Ltd | 画像処理装置及び画像処理プログラム |
KR102124025B1 (ko) | 2013-12-23 | 2020-06-17 | 엘지디스플레이 주식회사 | 유기발광다이오드 표시장치 및 그 제조방법 |
US10082606B2 (en) * | 2014-06-30 | 2018-09-25 | Lg Display Co., Ltd. | Display device |
JP6633330B2 (ja) | 2014-09-26 | 2020-01-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10978489B2 (en) | 2015-07-24 | 2021-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display panel, method for manufacturing semiconductor device, method for manufacturing display panel, and information processing device |
WO2017018416A1 (ja) * | 2015-07-27 | 2017-02-02 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP6639866B2 (ja) * | 2015-10-30 | 2020-02-05 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
JP6655471B2 (ja) * | 2016-05-18 | 2020-02-26 | 株式会社ジャパンディスプレイ | 表示装置及びセンサ装置 |
JP6625212B2 (ja) * | 2016-06-09 | 2019-12-25 | シャープ株式会社 | 表示装置及びその製造方法 |
WO2018021291A1 (ja) * | 2016-07-28 | 2018-02-01 | シャープ株式会社 | タッチパネル付き表示装置 |
JP6747156B2 (ja) * | 2016-08-05 | 2020-08-26 | 天馬微電子有限公司 | 表示装置 |
KR102512439B1 (ko) | 2016-09-19 | 2023-03-22 | 삼성디스플레이 주식회사 | 반도체 장치 및 이의 제조방법 |
JP6762845B2 (ja) * | 2016-10-28 | 2020-09-30 | 株式会社ジャパンディスプレイ | 表示装置及び配線基板 |
JP6980498B2 (ja) * | 2017-11-22 | 2021-12-15 | 株式会社ジャパンディスプレイ | 表示装置 |
KR20190093131A (ko) * | 2018-01-30 | 2019-08-08 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
JP7085915B2 (ja) * | 2018-06-25 | 2022-06-17 | 株式会社ジャパンディスプレイ | 表示装置 |
KR20200036137A (ko) * | 2018-09-27 | 2020-04-07 | 삼성디스플레이 주식회사 | 표시 장치 |
-
2019
- 2019-01-08 JP JP2019001266A patent/JP7166935B2/ja active Active
- 2019-12-09 WO PCT/JP2019/048124 patent/WO2020144997A1/ja active Application Filing
- 2019-12-09 CN CN201980088263.3A patent/CN113302674B/zh active Active
-
2021
- 2021-07-07 US US17/305,403 patent/US12038653B2/en active Active
-
2022
- 2022-10-25 JP JP2022170776A patent/JP7430764B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009122569A (ja) | 2007-11-19 | 2009-06-04 | Seiko Epson Corp | 液晶装置および電子機器 |
US20160020266A1 (en) | 2014-07-18 | 2016-01-21 | Samsung Display Co., Ltd. | Organic light emitting display devices and methods of manufacturing organic light emitting display devices |
US20170040394A1 (en) | 2015-08-06 | 2017-02-09 | Au Optronics Corporation | Pixel structure |
JP2017111386A (ja) | 2015-12-18 | 2017-06-22 | 株式会社ジャパンディスプレイ | 表示装置 |
JP2017191183A (ja) | 2016-04-12 | 2017-10-19 | 株式会社ジャパンディスプレイ | 表示装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2023015123A (ja) | 2023-01-31 |
US12038653B2 (en) | 2024-07-16 |
JP7430764B2 (ja) | 2024-02-13 |
JP2020112599A (ja) | 2020-07-27 |
US20210333651A1 (en) | 2021-10-28 |
CN113302674B (zh) | 2022-12-06 |
WO2020144997A1 (ja) | 2020-07-16 |
CN113302674A (zh) | 2021-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11476283B2 (en) | Display device | |
US11137635B2 (en) | Display device including an adhesive layer and a non-adhesive layer | |
US11397356B2 (en) | Display device | |
US11784193B2 (en) | Display device | |
US10921667B2 (en) | Display device | |
US11698561B2 (en) | Display device | |
JP7430764B2 (ja) | 半導体装置 | |
JP7248458B2 (ja) | 表示装置 | |
US11668987B2 (en) | Display device and method for manufacturing display device | |
US11640090B2 (en) | Display device | |
WO2020144998A1 (ja) | 表示装置 | |
JP7391736B2 (ja) | 表示装置及び半導体基板 | |
US10859878B2 (en) | Display device | |
JP2021043420A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221026 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7166935 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |