JP7156839B2

JP7156839B2 - ２線式プロセス装置

Info

Publication number: JP7156839B2
Application number: JP2018129755A
Authority: JP
Inventors: 圭吾見澤
Original assignee: Azbil Corp
Current assignee: Azbil Corp
Priority date: 2018-07-09
Filing date: 2018-07-09
Publication date: 2022-10-19
Anticipated expiration: 2038-07-09
Also published as: CN110707678A; CN110707678B; JP2020009158A

Description

本発明は、２線式の伝送路を介して供給される電流から電源電圧を生成する電源回路および、伝送路に流れる電流を制御する電流制御回路を備えた２線式プロセス装置に関する。

従来より、工業用プロセスの動作の監視や制御に用いられる装置として、２線式の伝送路を介して供給される電流から電源電圧を生成する電源回路および、伝送路に流れる電流の大きさをプロセス状態などに対応して制御する電流制御回路を備えた２線式プロセス装置が用いられている。

図５に、親機と子機とから構成される２線式プロセス装置の一例を示す（例えば、特許文献１参照）。この２線式プロセス装置２００は、親機３と子機４とを備えた構成とされている。

親機３は、ＣＰＵ（Central Processing Unit）３_１と、電流制御回路３_２とを備えている。子機４は、ＣＰＵ４_１と、Ａ／Ｄ変換器４_２と、センサ４_３とを備えている。

この２線式プロセス装置２００において、子機４におけるセンサ４_３は、例えば圧力センサとされている。このセンサ４_３での計測値（アナログ値）は、Ａ／Ｄ変換器４_２でデジタル値に変換されて、ＣＰＵ４_１へ送られる。ＣＰＵ４_１は、Ａ／Ｄ変換器４_２からの計測値をデータとして親機３へ送る。

子機４からのデータ（計測値）は、親機３のＣＰＵ３_１に取り込まれる。ＣＰＵ３_１は、取り込んだデータを電流制御回路３_２へ送る。電流制御回路３_２は、ＣＰＵ３_１からのデータに対応する電流値となるように、２線式の伝送路Ｌに戻される電流Ｉの値を調整する。

米国特許第５８７０６９５号明細書

この２線式プロセス装置２００では、２線式の伝送路Ｌを介して供給される電流（電流信号）Ｉを例えば４～２０ｍＡとした場合、２線式プロセス装置２００で利用できる電流は常に確保することの可能な４ｍＡ以下（例えば、３．６ｍＡ）に制限される。

しかしながら、親機３と子機４との間の通信に消費する電流は、プラントなどのノイズが大きい環境下において大きい方が望ましく、親機３と子機４との間の通信に消費する電流を確保しようとすると、他での消費電流を犠牲にしなければならないという問題があった。

本発明は、このような課題を解決するためになされたもので、その目的とするところは、他での消費電流を犠牲にすることなく、親機と子機との間の通信に消費する電流を確保することが可能な２線式プロセス装置を提供することにある。

このような目的を達成するために本発明は、２線式の伝送路（Ｌ）を介して供給される電流から電源電圧（Ｖ１）を生成するように構成された一次電源回路（１２_１）と、一次電源回路からの電源電圧の供給を受けて親機（１）で使用するメインの電源電圧（Ｖ２）を生成するように構成された親機メイン電源回路（１２_２）と、一次電源回路からの電源の供給を受けて子機（２）で使用するメインの電源電圧（Ｖ３）を生成するように構成された子機メイン電源回路（２１_１）と、２線式の伝送路に戻される電流の値を検知する電流検知抵抗（１４）とを備え、子機から送られてくるデータを親機で受信し、この受信したデータに応じて電流検知抵抗によって検知される電流の値を調整する２線式プロセス装置（１００）において、親機（１）は、一次電源回路（１２_１）と、親機メイン電源回路（１２_２）と、親機メイン電源回路からの電源電圧の供給を受けて動作するように構成された親機側の演算処理部（１２_３）とを備えた親機メイン回路（１２）と、子機とデータを送受信するように構成された親機側の通信ドライバ（１３_１）と、親機側の通信ドライバへの電源電圧（Ｖ５）を生成するように構成された親機サブ電源回路（１３_２）と、親機サブ電源回路への電源電圧（Ｖ４）を生成するように構成された親機側のシャントレギュレータ（１３_３）とを備えた親機サブ回路（１３）と、親機側の演算処理部と親機側の通信ドライバとの間のデジタルデータを絶縁して送受信するように構成された親機側のアイソレータ（１５）とを備え、子機（２）は、子機メイン電源回路（２１_１）と、子機メイン電源回路からの電源電圧の供給を受けて動作するように構成された子機側の演算処理部（２１_２）とを備えた子機メイン回路（２１）と、親機とデータを送受信するように構成された子機側の通信ドライバ（２２_１）と、子機側の通信ドライバへの電源電圧（Ｖ７）を生成するように構成された子機サブ電源回路（２２_２）と、子機サブ電源回路への電源電圧（Ｖ６）を生成するように構成された子機側のシャントレギュレータ（２２_３）とを備えた子機サブ回路（２２）と、子機側の演算処理部と子機側の通信ドライバとの間のデジタルデータを絶縁して送受信するように構成された子機側のアイソレータ（２３）とを備え、親機側のシャントレギュレータは、親機メイン回路で使用され電流検知抵抗を介して２線式の伝送路に戻される電流（Ｉ_M）を利用して親機サブ電源回路への電源電圧を生成し、子機側のシャントレギュレータは、子機メイン回路で使用され電流検知抵抗を介して２線式の伝送路に戻される電流（Ｉ_S）を利用して子機サブ電源回路への電源電圧を生成することを特徴とする。

この発明において、親機には親機メイン回路と親機サブ回路とが設けられ、子機には子機メイン回路と子機サブ回路とが設けられる。親機における親機メイン回路内の演算処理部と親機サブ回路内の通信ドライバとの間のデジタルデータの送受信、子機における子機メイン回路内の演算処理部と子機サブ回路内の通信ドライバとの間のデジタルデータの送受信は、それぞれのアイソレータによって絶縁して行われる。

この発明において、親機側の通信ドライバに電源電圧を供給する親機サブ電源回路には、親機側のシャントレギュレータから電源電圧（定電圧）が供給される。また、子機側の通信ドライバに電源電圧を供給する子機サブ電源回路には、子機側のシャントレギュレータから電源電圧（定電圧）が供給される。

この際、親機側のシャントレギュレータは、親機メイン回路で使用され電流検知抵抗を介して２線式の伝送路に戻される電流を利用して親機サブ電源回路への電源電圧を生成し、子機側のシャントレギュレータは、子機メイン回路で使用され電流検知抵抗を介して２線式の伝送路に戻される電流を利用して子機サブ電源回路への電源電圧を生成する。

なお、上記説明では、一例として、発明の構成要素に対応する図面上の構成要素を、括弧を付した参照符号によって示している。

以上説明したように、本発明によれば、親機側のシャントレギュレータは、親機メイン回路で使用され電流検知抵抗を介して２線式の伝送路に戻される電流を利用して親機サブ電源回路への電源電圧を生成し、子機側のシャントレギュレータは、子機メイン回路で使用され電流検知抵抗を介して２線式の伝送路に戻される電流を利用して子機サブ電源回路への電源電圧を生成するので、親機・子機それぞれのメイン回路で使用された電流を親子間通信用に流用することができ、他での消費電流を犠牲にすることなく、親機と子機との間の通信に消費する電流を確保することができるようになる。

図１は、本発明の実施の形態に係る２線式プロセス装置の要部を示す図である。図２は、親機サブ回路側に電流制御回路を設けるようにした例を示す図である。図３は、親機と子機が１：１の場合を示す図である。図４は、親機１と子機２が１：Ｎ（Ｎ≧２）の場合を示す図である。図５は、親機と子機とから構成される２線式プロセス装置の一例を示す図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１は本発明の実施の形態に係る２線式プロセス装置１００（１００Ａ）の要部を示す図である。

この２線式プロセス装置１００は、プロセッサや記憶装置からなるハードウェアと、これらのハードウェアと協働して各種機能を実現させるプログラムとによって実現され、親機１と子機２とから構成されている。

親機１は、親機メイン回路１２と、親機サブ回路１３と、電流検知抵抗１４と、アイソレータ１５とを備えている。子機２は、子機メイン回路２１と、子機サブ回路２２と、アイソレータ２３とを備えている。

親機１において、親機メイン回路１２は、一次電源回路１２_１と、親機メイン電源回路１２_２と、ＣＰＵ１２_３と、電流制御回路１２_４とを備えている。親機サブ回路１３は、通信ドライバ１３_１と、親機サブ電源回路１３_２と、シャントレギュレータ１３_３とを備えている。

親機メイン回路１２において、一次電源回路１２_１は、２線式の伝送路Ｌを介して供給される電流Ｉより、一次電源電圧Ｖ１を生成する。親機メイン電源回路１２_２は、一次電源回路１２_１からの一次電源電圧Ｖ１の供給を受けて、ＣＰＵ１２_３への電源電圧（メインの電源電圧）Ｖ２を生成する。

親機サブ回路１３において、シャントレギュレータ１３_３は、親機サブ電源回路１３_２への電源電圧（定電圧）Ｖ４を生成し、親機サブ電源回路１３_２は、通信ドライバ１３_１への電源電圧Ｖ５を生成する。本実施の形態において、シャントレギュレータ１３_３としては、定電圧ダイオードＺＤ１が用いられている。

親機１において、電流検知抵抗１４は、２線式の伝送路Ｌに戻される電流Ｉの値を電圧値Ｖｐｖとして検知する。アイソレータ１５は、親機メイン回路１２と親機サブ回路１３との間に設けられ、ＣＰＵ１２_３と通信ドライバ１３_１との間のデジタルデータを絶縁して送受信する。本実施の形態において、アイソレータ１５としては、絶縁体を挟んで対向したコイルの磁気結合を利用したデジタルアイソレータが用いられている。

子機２において、子機メイン回路２１は、子機メイン電源回路２１_１と、ＣＰＵ２１_２と、Ａ／Ｄ変換器２１_３と、センサ２１_４とを備えている。子機サブ回路２２は、通信ドライバ２２_１と、子機サブ電源回路２２_２と、シャントレギュレータ２２_３とを備えている。

子機メイン回路２１において、子機メイン電源回路２１_１は、親機１の一次電源回路１２_１からの一次電源電圧Ｖ１の供給を受けて、ＣＰＵ２１_２への電源電圧（メインの電源電圧）Ｖ３を生成する。

子機サブ回路２２において、シャントレギュレータ２２_３は、子機サブ電源回路２２_２への電源電圧（定電圧）Ｖ６を生成し、子機サブ電源回路２２_２は、通信ドライバ２２_１への電源電圧Ｖ７を生成する。本実施の形態において、シャントレギュレータ２２_３としては、定電圧ダイオードＺＤ２が用いられている。

子機２において、アイソレータ２３は、子機メイン回路２１と子機サブ回路２２との間に設けられ、ＣＰＵ２１_２と通信ドライバ２２_１との間のデジタルデータを絶縁して送受信する。本実施の形態において、アイソレータ２３としては、絶縁体を挟んで対向したコイルの磁気結合を利用したデジタルアイソレータが用いられている。

この２線式プロセス装置１００において、子機２におけるセンサ２１_４は、例えば圧力センサとされている。このセンサ２１_４での計測値（アナログ値）は、Ａ／Ｄ変換器２１_３でデジタル値に変換されて、ＣＰＵ２１_２へ送られる。ＣＰＵ２１_２は、Ａ／Ｄ変換器２１_３からの計測値をアイソレータ２３を通して通信ドライバ２２_１へ送る。通信ドライバ２２_１は、ＣＰＵ２１_２から送られてきた計測値をデータとして親機１へ送る。

子機２から送られてきたデータ（計測値）は、親機１における通信ドライバ１３_１で受信され、アイソレータ１５を通してＣＰＵ１２_３に取り込まれる。ＣＰＵ１２_３は、取り込んだデータを電流制御回路１２_４へ送る。電流制御回路１２_４は、電流検知抵抗１４によって検知される電流Ｉの値を示す電圧値Ｖｐｖを入力とし、この電圧値ＶｐｖがＣＰＵ１２_３から送られてきたデータに対応する電圧値（受信したデータに対応する電圧値）となるように、２線式の伝送路Ｌに戻される電流Ｉの値を調整する。

この２線式プロセス装置１００において、親機１側の通信ドライバ１３_１に電源電圧Ｖ５を供給する親機サブ電源回路１３_２には、親機１側のシャントレギュレータ１３_３から電源電圧（定電圧）Ｖ４が供給される。また、子機２側の通信ドライバ２２_１に電源電圧Ｖ７を供給する子機サブ電源回路２２_２には、子機２側のシャントレギュレータ２２_３から電源電圧（定電圧）Ｖ６が供給される。

この際、親機１側のシャントレギュレータ１３_３は、親機メイン回路１２で使用され電流検知抵抗１４を介して２線式の伝送路Ｌに戻される電流Ｉ_Mを利用して親機サブ電源回路１３_２への電源電圧Ｖ４を生成し、子機２側のシャントレギュレータ２２_３は、子機メイン回路２１で使用され電流検知抵抗１４を介して２線式の伝送路Ｌに戻される電流Ｉ_Sを利用して子機サブ電源回路２２_２への電源電圧Ｖ６を生成する。

これにより、本実施の形態の２線式プロセス装置１００では、親機・子機それぞれのメイン回路で使用された電流（Ｉ_M、Ｉ_S）を親子間通信用に流用することができ、他での消費電流を犠牲にすることなく、親機１と子機２との間の通信に消費する電流を確保することができるようになる。

なお、上述した実施の形態では、電流制御回路１２_４を親機メイン回路１２に設けるようにしたが、図２に２線式プロセス装置１００（１００Ｂ）として示すように、親機サブ回路１３側に電流制御回路１２_４を設けるようにしてもよい。

この場合、ＣＰＵ１２_３と通信ドライバ１３_１との間のアイソレータ１５を第１のアイソレータ１５_１とし、ＣＰＵ１２_３と電流制御回路１２_４との間に第２のアイソレータ１５（１５_２）を設けるようにする。

また、上述した実施の形態では、親機１と子機２が１：１の場合（図３参照）で説明したが、親機１と子機２が１：Ｎ（Ｎ≧２）の場合（図４参照）でも、同様に構成することが可能である。

また、上述した実施の形態では、アイソレータ１５，２３として絶縁体を挟んで対向したコイルの磁気結合を利用したデジタルアイソレータを用いているものとしたが、フォトカプラなどのデジタルアイソレータを用いるようにしてもよい。

また、上述した実施の形態では、シャントレギュレータ１３_３，２２_３として定電圧ダイオードＺＤ１，ＺＤ２を用いたが、本発明で用いるシャントレギュレータは定電圧ダイオードに限られるものではない。

また、上述した実施の形態では、通信ドライバ２２_１から通信ドライバ１３_１へデータを送る場合について説明したが、通信ドライバ１３_１から通信ドライバ２２_１へ上位装置からの指令を送るようにしたりすることも可能である。

〔実施の形態の拡張〕
以上、実施の形態を参照して本発明を説明したが、本発明は上記の実施の形態に限定されるものではない。本発明の構成や詳細には、本発明の技術思想の範囲内で当業者が理解し得る様々な変更をすることができる。

１…親機、２…子機、１２…親機メイン回路、１２_１…一次電源回路、１２_２…親機メイン電源回路、１２_３…ＣＰＵ、１２_４…電流制御回路、１３…親機サブ回路、１３_１…通信ドライバ、１３_２…親機サブ電源回路、１３_３…シャントレギュレータ、１４…電流検知抵抗、１５（１５_１，１５_２），２３…アイソレータ、２１…子機メイン回路、２１_１…子機メイン電源回路、２１_２…ＣＰＵ、２１_３…Ａ／Ｄ変換器、２１_４…センサ、２２…子機サブ回路、２２_１…通信ドライバ、２２_２…子機サブ電源回路、２２_３…シャントレギュレータ、１００（１００Ａ，１００Ｂ）…２線式プロセス装置。

Claims

２線式の伝送路を介して供給される電流から電源電圧を生成するように構成された一次電源回路と、前記一次電源回路からの電源電圧の供給を受けて親機で使用するメインの電源電圧を生成するように構成された親機メイン電源回路と、前記一次電源回路からの電源の供給を受けて子機で使用するメインの電源電圧を生成するように構成された子機メイン電源回路と、前記２線式の伝送路に戻される電流の値を検知する電流検知抵抗とを備え、前記子機から送られてくるデータを前記親機で受信し、この受信したデータに応じて前記電流検知抵抗によって検知される電流の値を調整する２線式プロセス装置において、
前記親機は、
前記一次電源回路と、前記親機メイン電源回路と、前記親機メイン電源回路からの電源電圧の供給を受けて動作するように構成された親機側の演算処理部とを備えた親機メイン回路と、
前記子機とデータを送受信するように構成された親機側の通信ドライバと、前記親機側の通信ドライバへの電源電圧を生成するように構成された親機サブ電源回路と、前記親機サブ電源回路への電源電圧を生成するように構成された親機側のシャントレギュレータとを備えた親機サブ回路と、
前記親機側の演算処理部と前記親機側の通信ドライバとの間のデジタルデータを絶縁して送受信するように構成された親機側のアイソレータとを備え、
前記子機は、
前記子機メイン電源回路と、前記子機メイン電源回路からの電源電圧の供給を受けて動作するように構成された子機側の演算処理部とを備えた子機メイン回路と、
前記親機とデータを送受信するように構成された子機側の通信ドライバと、前記子機側の通信ドライバへの電源電圧を生成するように構成された子機サブ電源回路と、前記子機サブ電源回路への電源電圧を生成するように構成された子機側のシャントレギュレータとを備えた子機サブ回路と、
前記子機側の演算処理部と前記子機側の通信ドライバとの間のデジタルデータを絶縁して送受信するように構成された子機側のアイソレータとを備え、
前記親機側のシャントレギュレータは、前記親機メイン回路で使用された第１電流を利用して前記親機サブ電源回路への電源電圧を生成し、
前記子機側のシャントレギュレータは、前記子機メイン回路で使用された第２電流を利用して前記子機サブ電源回路への電源電圧を生成し、
前記親機側のシャントレギュレータにより利用されたあとの前記第１電流と、前記子機側のシャントレギュレータにより利用されたあとの前記第２電流とは、合流したあとに前記電流検知抵抗を介して前記２線式の伝送路に戻される
ことを特徴とする２線式プロセス装置。
請求項１に記載された２線式プロセス装置において、
前記親機メイン回路は、前記電流検知抵抗によって検知される電流値を示す電圧値を入力とし、この電圧値が前記受信したデータに対応する電圧値となるように、前記２線式の伝送路に戻される電流の値を調整する電流制御回路を備える
ことを特徴とする２線式プロセス装置。
前記親機側のアイソレータを第１の親機側のアイソレータとする請求項１に記載された２線式プロセス装置において、
前記親機サブ回路は、前記電流検知抵抗によって検知される電流値を示す電圧値を入力とし、この電圧値が前記受信したデータに対応する電圧値となるように、前記２線式の伝送路に戻される電流の値を調整する電流制御回路を備え、
前記親機は、前記親機側の演算処理部からの前記電流制御回路へのデジタルデータを絶縁して送信するように構成された第２の親機側のアイソレータを備える
ことを特徴とする２線式プロセス装置。
請求項１～３の何れか１項に記載された２線式プロセス装置において、
前記親機側のアイソレータおよび前記子機側のアイソレータは、絶縁体を挟んで対向したコイルの磁気結合を利用したデジタルアイソレータとされている
ことを特徴とする２線式プロセス装置。
請求項１～４の何れか１項に記載された２線式プロセス装置において、
前記子機は、前記親機に対して複数設けられている
ことを特徴とする２線式プロセス装置。