JP7148780B2 - 半導体装置の製造方法 - Google Patents

Description

本開示は、半導体装置の製造方法に関する。

近年、青色光を発光する発光ダイオード（Light Emitting Diode：ＬＥＤ）が開発され、ＬＥＤの高出力化が進んでことにより、ＬＥＤを用いる光源装置が注目されている。例えば、液晶表示装置（Liquid Crystal Display：ＬＣＤ）用のバックライト装置や、高輝度が要求される照明用光源などがある。

特許文献１には、実装基板上に配線パターンが設けられ、発光素子チップが配線パターンに電気的に接続され、発光素子チップの実装位置とその近傍に開口部を残すように白色レジスト層が配線パターン上を被覆している発光装置が記載されている。

また、特許文献２には、配線基板上にソルダーマスクを形成する方法が記載されている。配線基板上のベース層の表面にソルダーマスクを形成し、そのソルダーマスクで覆われていないベース層の表面にパッドが形成されている。このソルダーマスクの形成方法は、スクリーン印刷プロセスを実行することによりベース層の表面上に第１サブソルダーマスクを形成し、インクジェットプロセスを実行することによりベース層の表面上に第２サブソルダーマスクを形成している。これにより高い配線密度を実現することができる。

また、特許文献３には、配線導体を備えた基体と、導電粒子が透光性樹脂中に混入された異方性導電接着部材と、配線導体上に異方性導電接着部材を介して接合される半導体発光素子と、を有する発光装置が記載されている。

さらに、特許文献４には、配線部を有する基体と、配線部上に配置される発光素子と、発光素子の底面及び側面を覆うアンダーフィルと、を有する発光装置が記載されている。

特開２００８－２５８２９６号公報 特開２００７－１２９１７８号公報 特開２０１３－２４３３４４号公報 特開２０１６－１２２６９３号公報

特許文献１の発光装置の製造方法では、発光素子チップの実装位置やその近傍は配線パターンが露出しているため、発光素子チップからの光の一部が吸収される。また、特許文献２においても、パッドと第２サブソルダーマスクとの間からベース層が露出している。特許文献３において、異方性導電接着部材が発光素子の側面を覆っている。さらに、特許文献４において、アンダーフィルが発光素子の側面を覆っている。

本実施形態は、半導体素子の側面の大部分が導電部材により覆われておらず、基板の露出部分が少ない半導体装置の簡易な製造方法を提供することを目的とする。

本発明の実施形態に係る半導体装置の製造方法は、基板上に一対の配線を形成する工程と、前記基板上又は前記一対の配線上に、第１領域を除き、第１レジストをスクリーン印刷する工程と、前記第１領域における前記一対の配線上に導電部材を形成する工程と、前記導電部材を介して前記一対の配線上に半導体素子を載置する工程と、前記基板と前記半導体素子との間にインクジェット方式又はディスペンス方式を使用して第２レジストを塗布し、前記第１領域を被覆する工程と、を有する。

これにより、半導体素子の側面の大部分が導電部材により覆われておらず、基板の露出部分が少ない半導体装置の簡易な製造方法を提供することができる。

第１実施形態に係る半導体装置を示す概略平面図である。 第１実施形態に係る半導体装置を示す概略拡大平面図である。 第１実施形態に係る半導体装置を示す概略拡大断面図である。 第１実施形態に係る半導体装置の製造工程１を示す概略平面図である。 第１実施形態に係る半導体装置の製造工程１を示す概略拡大平面図である。 第１実施形態に係る半導体装置の製造工程１を示す概略拡大断面図である。 第１実施形態に係る半導体装置の製造工程２を示す概略拡大平面図である。 第１実施形態に係る半導体装置の製造工程２を示す概略拡大断面図である。 第１実施形態に係る半導体装置の製造工程３を示す概略拡大平面図である。 第１実施形態に係る半導体装置の製造工程３を示す概略拡大断面図である。 第１実施形態に係る半導体装置の製造工程４を示す概略拡大平面図である。 第１実施形態に係る半導体装置の製造工程４を示す概略拡大断面図である。 第１実施形態に係る半導体装置の製造工程５を示す概略拡大平面図である。 第１実施形態に係る半導体装置の製造工程５を示す概略拡大断面図である。

以下、第１実施形態に係る半導体装置及びその製造方法について図面を用いて説明する。だたし、本発明は、この実施形態及び実施例に限定されない。

本実施形態に係る半導体装置は、トランジスタやＩＣなどにも使用できる他、ＬＥＤやレーザーダイオード（ＬＤ）などの半導体発光素子を用いて光源として使用できる。半導体装置は、ＬＣＤの直下型のバックライト等に適用される面状光源にも使用でき、上面を光の照射面とする。なお、以下の説明において参照する図面は、本開示の実施形態を概略的に示しているため、図面に示す部材は、大きさや位置関係等を誇張していることがあり、また、形状を単純化していることがある。また、一部の図面において、説明の便宜上、別途記載のない限り、断面図を示す図面における上下を同じく上下として説明する。また、以下の説明において、同一の名称、符号は、原則として同一のまたは同質の部材を示すものであり、詳細な説明を適宜省略することもある。

［半導体装置］
本実施形態に係る半導体装置について図面を用いて説明する。図１は、第１実施形態に係る半導体装置を示す概略平面図である。図２は、第１実施形態に係る半導体装置を示す概略拡大平面図である。図３は、第１実施形態に係る半導体装置を示す概略拡大断面図であり、図２のIII-III線における断面を示す。図２は図１の点線内を拡大している。また、図１において配線パターンは第１レジストや第２レジストに覆われ平面視において視認することができないが、説明の便宜上、配線パターンを点線で示す。

半導体装置は、基板１０上に所定の配線２０を配置している。配線２０は外部電極や半導体素子と接続したときに一対の電極となるよう配置する。基板１０上又は一対の配線２０上に、第１領域Ａを除き、第１レジスト３０を形成する。第１レジスト３０は配線２０を外部の埃や湿気から保護するとともに、他の金属等との接触に伴う短絡を防止するものである。第１領域Ａにおける一対の配線２０上に導電部材４０を形成する。導電部材４０、場合により導電部材４０に導電性接着剤を介して、一対の配線２０上に半導体素子５０を載置する。基板１０と半導体素子５０との間に第２レジスト６０を配置する。第２レジスト６０は第１領域Ａを被覆する。第２レジスト６０の一部は第１領域Ａだけでなく、第１領域Ａの近傍の第１レジスト３０上の一部を被覆することが好ましい。半導体素子５０の側面の大部分は導電部材４０に覆われておらず、好ましくは半導体素子５０の側面全面は導電部材４０や第２レジスト６０に覆われていない。これにより基板１０の上面は配線２０や第１レジスト３０、第２レジスト６０に覆われており、基板１０は露出していない。半導体素子５０は封止部材７０により覆われている。

基板１０に対して、配線２０は適宜設計することができる。配線２０は複数に分かれており、半導体素子５０や導電部材４０にて電気的に接続することで半導体素子５０に電力を供給することができる。配線２０は半導体素子５０を載置する部分において少なくとも２つに分かれている。半導体素子５０が持つ一対の電極に対して、一対の配線２０と、それぞれ導電部材４０を介して電気的に接続している。配線２０は半導体素子５０を載置する載置部分と外部電極と接続する接続部分とに大きく分かれているが、載置部分と接続部分とは連続して繋がっている。基板１０は可撓性を有することが好ましく、配線２０も同様に可撓性を有するものであることが好ましい。基板１０や配線２０は材質の変更や厚みの調整等により可撓性を有すると共に可撓性の程度を適宜調整できる。

基板１０又は一対の配線２０上に、第１レジスト３０を形成することで半田等の金属による短絡を防止することができる。また第１レジスト３０に白色フィラーを混入することによりＬＥＤ等である半導体素子５０からの光の反射率を高めることができる。第１レジスト３０は第１領域Ａを覆っていない。第１領域Ａは半導体素子５０が実装される領域であり、実装時の作業性等を考慮して半導体素子５０の面積よりも大きめの領域を設けている。配線２０が形成された基板１０にエッチングレジストを形成し、エッチングを行い、導体パターンを形成する。その後、ソルダーレジストを用いて第１レジスト３０を成形する。この時のエッチング精度は十分でないことが多い。そのため、第１領域Ａの面積を狭くすると所望の一対の配線２０が露出しないこともあり、半導体素子５０の実装が出来なくなる。一方、エッチング精度を考慮して、第１領域Ａの面積を広くとると配線２０で覆われていない基板１０の露出部分が多くなり、短絡や反射率低下などの問題が生じてくる。ゆえ、第１領域Ａの面積を広く取りつつも配線２０で覆われていない基板１０の露出部分を第２レジスト６０で覆うことにより短絡の防止や反射率の低下を抑制することができる。また、第２レジスト６０に白色フィラー等の反射率の高い粒子を含有することにより、基板１０や配線２０よりも反射率を高くすることができ、反射率の向上を図ることができる。特にＬＥＤ等である半導体素子５０からの光が強く出射される第１領域Ａに反射率の高い第２レジスト６０を形成することで半導体装置としての反射率も高くすることができる。さらに第１領域Ａは半導体素子５０からの熱が直接伝わるため、第２レジスト６０の劣化が懸念される。そこで第２レジスト６０を透光性の高い部材を採用したり、反射率の高い白色フィラーを含有したりすることで、第２レジスト６０に蓄熱される割合を低下させ、第２レジスト６０の劣化を抑制することができる。特に第２レジスト６０に白色フィラー入りの透光性樹脂を使用する場合は、第１レジスト３０で使用する透光性樹脂の割合よりも樹脂量の割合を減らしておくことが好ましい。

第１領域Ａは、半導体素子５０の上面の面積に対して２倍～２０倍であれば良く、２倍～１０倍が好ましく、３倍～５倍であることが更に好ましい。

第１領域Ａにおける配線２０の厚みは０．００９ｍｍ～０．１０５ｍｍが好ましく、０．０３５ｍｍ～０．１０５ｍｍが更に好ましい。配線２０の厚みを薄くすることで半導体装置の厚みを薄くすることができたり、基板１０及び配線２０を曲げやすくしたりすることができる。一方、配線２０の厚みを厚くすることで基板１０や配線２０の熱抵抗を抑えたり、基板１０及び配線２０の曲げを抑制したりすることができる。

導電部材４０の高さは０．０２ｍｍ～１．０ｍｍが好ましく、０．０２ｍｍ～０．５ｍｍが更に好ましい。導電部材４０の高さを高くすることで半導体素子５０と配線２０との空間に第２レジスト６０を侵入させやすくすることができる。また、導電部材４０の高さを高くすることで第２レジスト６０の量を多くすることができ、基板１０や配線２０の伝熱量が高くなり、放熱を促進することができる。さらに、導電部材４０の高さを高くすることでＬＥＤ等の半導体素子５０の光の指向性を制御し易くすることができる。

半導体素子５０は半球状等のレンズ形状を成す封止部材７０により覆われていることが好ましい。封止部材７０は半導体素子５０だけでなく第２レジスト６０も覆っていることが好ましく、さらに第２レジスト６０近傍の第１レジスト３０も一部覆っていることが好ましい。封止部材７０は集光や拡散光となるように凹み形状や凸形状とすることができる。

以上のように、基板１０に半導体素子５０を直接実装する半導体装置であって、配線２０等からの基板１０の露出部分を極力減らすことができる。これにより短絡や反射率低下の抑制が可能となる。また、ＬＥＤ等である半導体素子５０の側面の大部分が導電部材４０や第２レジスト６０により覆われておらず半導体素子５０からの光取り出しを高めることができる。また、導電部材４０を形成することで実装位置精度を向上することができるため、半導体素子５０を高密度に実装したり、被対象物に合わせて半導体素子５０の実装位置の調整をし易くしたりすることができる。また、半導体素子５０の実装位置高さを上げることにより、光学的な設計を容易にし、光取り出し効率の向上を図ることができる。さらに、ＬＥＤ等である半導体素子５０を用いた場合に光により劣化する可能性がある基板１０に対して距離を取ると共に、反射性の良い第２レジスト６０を用いることで、基板１０の劣化を抑制することができる。

以下、各構成部材を詳述する。

基板は、配線、第１レジスト、導電部材、半導体素子等を支持する部材である。基板は絶縁部材が好ましい。基板は、上面に配線を備えているが、下面にも金属箔等を設けてもよい。下面に金属箔を設けることにより放熱性を高めることができる。基板は、使用する半導体素子の数や、使用形態等に応じて種々の材質や形状のものを用いることができる。基板の材料として熱可塑性樹脂や熱硬化性樹脂を用いることができ、例えば、ポリイミド、ポリフェニレンサルファイド、ポリエチレンテレフタレート、ポリエチレンナフタレート、液晶ポリマー、ポリエチレン、ポリプロピレン、ガラスエポキシ樹脂、エポキシ樹脂、シリコーン樹脂、エポキシ変性樹脂、シリコーン変性樹脂、ウレタン樹脂が挙げられる。また、これらの樹脂中に充填剤としてＴｉＯ_２、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＭｇＯ、ＭｇＣＯ_３、ＣａＣＯ_３、Ｍｇ（ＯＨ）_２、Ｃａ（ＯＨ）_２などの微粒子などを混入させてもよい。また、基板の材料として、銅、鉄、アルミニウム、金、銀等の金属材料に絶縁部材が表面に形成されているものを使用してもよい。基板は、その他にセラミックス、ガラス、紙等を用いることができる。例えば、セラミックとしては、窒化アルミニウム、アルミナ、Low Temperature Co-fired Ceramics（ＬＴＣＣ）等を用いることができる。基板は、その材料に応じて、必要な強度と可撓性を有する厚さに形成され、具体的には０．０１～１ｍｍの範囲で形成されることが好ましい。また、基板の表面の光反射率が高くなるように、配線や第１レジストに光反射性の高い部材を用いたり、第１レジストに光反射部材となる酸化チタン等の白色フィラーを含有したりしていることが好ましい。このような基板、配線、第１レジスト等を用いることにより半導体装置の発光出力が向上する。基板は可撓性を有するものを使用する場合はポリイミドが好ましく、可撓性を有しないものを使用する場合はガラスエポキシ樹脂を用いることが好ましい。

基板は、可撓性を有するシート状のものが好ましい。基板の大きさ、形状は特に限定されず、平面視において長方形、四角形、多角形、円形、楕円形等種々の形態を採ることができる。断面視において平板状のものや、凹部や凸部を備えた厚みの異なる基板とすることもできる。基板は半導体素子から発生する熱に対する耐熱性、および導電部材の形成時の温度に対する耐熱性を有する絶縁材料であることが好ましい。導電部材の形成時の温度とは、導電部材が例えば導電性接着剤であれば硬化温度であり、はんだであれば溶融温度である。

配線としては、Ｆｅ、Ｃｕ、Ｎｉ、Ａｌ、Ａｇ、Ａｕ等及びこれらを含む合金を使用することができる。また、配線の表面に鍍金しているものを用いることもできる。配線は１層だけでなく複数積層されていても良い。

配線は、フォトレジストを用いたビルドアップ法やサブトラクティブ法により形成されるものや、導電性ペーストを用いた印刷、電解メッキや無電解メッキなどによって形成されるものが用いられる。

配線は、平面視において長方形、四角形、多角形、円形、楕円形やこれらの組合せ等種々の形態を持つ半導体素子を載置する載置部分と、外部電極に接続するための直線状や屈曲状、湾曲状などの接続する接続部分とを有する。配線の端部は断面視において基板に対して直角や傾斜、湾曲等していてもよい。半導体素子が載置される第１領域における配線の断面は、基板に対して直角若しくは数度の傾斜角を有していることが好ましい。これにより一対の配線間の距離を短くすることができ、小さな半導体素子を使用したり半導体素子の高密度実装を行ったりすることができる。

一対の配線は、半導体素子の配列ピッチ等にもよるが、半導体素子を実装する部分のパターンが大きいため、柔軟で曲げに強いことが好ましい。また、配線の幅が広い場合には、比較的安価な配線材料で形成されることが好ましい。

配線は、例えばアルミニウム若しくはアルミニウム合金、または銅若しくは銅合金、銀等で形成されることが好ましい。配線は、必要な導電性、および基板と併せて破損や断線しない強度が得られる厚さ以上とすることが好ましい。配線にアルミニウムを使用する場合、配線の厚さは０．０１～０．２ｍｍの範囲で形成されることが好ましい。

第１レジストは、配線を埃や湿気等から保護する役割を有する。第１レジストは、例えば、熱硬化型、紫外線硬化型、または光感光型の絶縁性樹脂を用いることができる。第１レジストについても可撓性を有することが好ましいため、可撓性を有する材料を使用することが好ましい。第１レジストは白色フィラーなどの反射性部材が含有されていることが好ましい。

導電部材は、半導体素子を配線上に配置すると共に電気的に接続するためのものである。導電部材は、導電ペースト又は半田であることが好ましい。導電ペーストとして可撓性のある部材を用いることにより半導体装置に柔軟性を持たせることができる。導電部材に半田を用いることにより比較的低温で電気的接合することができる。導電部材は、液状やペースト状から硬化させて形成される導電性材料で形成され、例えば、Ｓｎ－Ａｇ－Ｃｕ系、Ｓｎ－Ｃｕ系、Ｓｎ－Ｂｉ系等のはんだ、導電性インク、導電性接着剤等が挙げられ、導電性と共に熱伝導性の高い材料が好ましい。また、導電部材は導電粒子が含有されている熱硬化性樹脂を用いることができる。導電粒子が接触又は接合することにより導電性を有している。

導電部材は複数有しており、導電部材の高さが一定であることが好ましい。導電部材の高さを揃えることで半導体素子の傾きを抑えることができる。導電部材の上面は研磨や押圧により形成してもよい。例えば、導電粒子が含有されている熱硬化性樹脂を用い、熱硬化性樹脂を硬化させ、その上面を研磨することで、導電部材が上面に露出してくることにより半導体素子との接合をより強固にすることができる。

導電部材は、複数の孔の空いたマスクを用いて、孔内に導電ペーストを充填することで所定の高さを有する導電部材を形成することができる。

導電部材の上に更に導電性接着剤を設けても良い。導電部材の融点は導電接着部材の融点又は接合温度よりも高いことが好ましい。これにより導電部材の高さを保ったまま半導体素子の実装を行うことができる。

導電性接着剤として、導電部材入りのエポキシ樹脂等の熱硬化性樹脂を用いることができる。また、導電性接着剤として、導電ペースト又は半田を用いることもできる。

半導体素子として、トランジスタや、Integrated Circuit（ＩＣ）、Large-Scale Integrated Circuit（ＬＳＩ）、Very Large Scale Integration（ＶＬＳＩ）、Ultra Large-Scale Integration（ＵＬＳＩ）などにも使用することができる。また、例えばＬＳＩは、メモリやCentral Processing Unit（ＣＰＵ）として機能するものであっても構わない。

半導体素子として、ＬＥＤやＬＤのような半導体発光素子を用いることが好ましい。半導体発光素子は、下面を実装面として一対の電極を備えるフリップチップ実装対応の半導体発光素子のチップである。半導体発光素子は、平面視形状が四角形や三角形、五角形、六角形などの多角形や円形等とすることができ、形状や大きさ等は特に限定されない。半導体発光素子の発光色も特に限定されず、半導体装置の用途に応じて任意の波長のものを選択することができ、例えば、４３０～４７０ｎｍに発光ピークを有する青色を発光する、Ｉｎ_ＸＡｌ_ＹＧａ_{１－Ｘ－Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、Ｘ＋Ｙ＜１）等のＩｎＧａＮ系の窒化物半導体が挙げられる。

第２レジストは、配線から露出された基板や第１レジストから露出された配線を覆うものである。第２レジストは第１レジストと同じ材料を使用してもよいが、異なる材料を使用してもよい。第２レジストは第１レジストと同様、反射性部材が含有されていることが好ましく、白色フィラー入りが好ましい。第２レジストに使用される樹脂は第１レジストと同様、耐熱性、耐光性に優れていることが好ましい。

第２レジストは第１レジストよりも白色フィラーが高濃度であることが好ましい。これにより半導体素子周辺の反射率を高めることができるからである。第２レジストの白色フィラーの濃度は３重量％以上５０重量％以下が好ましく、５重量％以上４０重量％以下がより好ましく、１０重量％以上３０重量％以下が好ましい。白色フィラーを高濃度に含有させることで反射率を高くすることができる。一方、白色フィラーを低濃度に含有させることで硬化前の第２レジストの粘度を低くすることができ、インクジェット又はディスペンス方式を用いた塗布を容易にすることができる。

第２レジストの反射率は、可視光領域において７０％以上であることが好ましく、８０％以上であることがより好ましく、９０％以上であることが特に好ましい。また、半導体素子の発光ピーク波長において７０％以上であることが好ましく、８０％以上であることがより好ましく、９０％以上であることが特に好ましい。

白色フィラーに変えて、半導体素子の発光波長に合わせて反射率の高い材料を適宜選択してもよい。第２レジストは半導体発光素子からの光により劣化する樹脂を隠すこともできる。

封止部材は、半導体素子を実装した後、半導体素子を塵や水分、外力から保護するものである。封止部材の材料としては、熱劣化し難いものが好ましい。また、半導体素子として半導体発光素子を使用する場合は、半導体発光素子からの光を透過可能な透光性を有し、かつ、劣化しにくい耐光性を有するものが好ましい。

封止部材は、半導体素子を被覆するだけでなく、第１領域を被覆することが好ましい。

封止部材の外表面の形状については配光特性などに応じて種々選択することができる。例えば、封止部材の上面を凸状レンズ形状としており、これ以外にも、凹状レンズ形状、フレネルレンズ形状などとすることができ、その形状に応じて指向特性を調整することができる。封止部材は、ポッティング法、圧縮成型法、印刷法、トランスファモールド法、ジェットディスペンス法などを用いることができる。また、封止部材が中空となるようにしてもよく、例えば、ドーム状の透光性被覆部材を被せて固定させるなどでもよい。

封止部材の具体的な材料としては、樹脂、ガラス等が挙げられ、詳細には、シリコーン樹脂組成物、変性シリコーン樹脂組成物、変性エポキシ樹脂組成物、フッ素樹脂組成物など、発光素子からの光を透過可能な透光性を有する絶縁樹脂組成物を挙げることができる。特にジメチルシリコーン、フェニル含有量の少ないフェニルシリコーン、フッ素系シリコーン樹脂などシロキサン骨格をベースに持つ樹脂を少なくとも１種以上含むハイブリッド樹脂等も封止部材に用いることができる。これらの樹脂硬度はＪＩＳＡ硬度１０以上、Ｄ硬度９０以下が好ましい。より好ましくはＪＩＳＡ硬度４０以上、Ｄ硬度７０以下である。

さらに、封止部材には、このような透光性の材料に加え、所望に応じて着色剤、光拡散剤、光反射材、各種フィラー、波長変換部材（蛍光部材）などを含有させることもできる。波長変換部材としては、半導体発光素子からの光を吸収し異なる波長の光に波長変換するものであれば特に限定されない。具体的には、Ｅｕ、Ｃｅ等のランタノイド系元素で主に賦活される窒化物系蛍光体・酸窒化物系蛍光体・サイアロン系蛍光体、Ｅｕ等のランタノイド系、Ｍｎ等の遷移金属系の元素により主に賦活されるアルカリ土類ハロゲンアパタイト蛍光体、アルカリ土類金属ホウ酸ハロゲン蛍光体、アルカリ土類金属アルミン酸塩蛍光体、アルカリ土類ケイ酸塩、アルカリ土類硫化物、アルカリ土類チオガレート、アルカリ土類窒化ケイ素、ゲルマン酸塩、又は、Ｃｅ等のランタノイド系元素で主に賦活される希土類アルミン酸塩、希土類ケイ酸塩又はＥｕ等のランタノイド系元素で主に賦活される有機及び有機錯体等から選ばれる少なくともいずれか１以上であることが挙げられる。更に具体的には、（Ｙ，Ｇｄ）_３（Ａｌ，Ｇａ）_５Ｏ_１２：Ｃｅや（Ｃａ，Ｓｒ，Ｂａ）_２ＳｉＯ_４：Ｅｕ、（Ｃａ，Ｓｒ）_２Ｓｉ_５Ｎ_８：Ｅｕ、（Ｃａ，Ｓｒ）ＡｌＳｉＮ_３：Ｅｕ等が挙げられる。

［半導体装置の製造方法］
製造工程において、原材料と成形品との間で形や性状が異なることがあるが、同じ名称を使用することもある。例えば、原料として液状のエポキシ樹脂を使用し、加熱して硬化した成形品であっても同じエポキシ樹脂を使用する。製造工程中で名称を変えていくことは発明の内容の説明を複雑にするため、当業者の技術常識を考慮して適宜説明する。

本実施形態に係る半導体装置の製造方法は、（１）基板上に一対の配線を形成する工程と、（２）基板上又は一対の配線上に、第１領域を除き、第１レジストをスクリーン印刷する工程と、（３）第１領域における一対の配線上に導電部材を形成する工程と、（４）導電部材を介して一対の配線上に半導体素子を載置する工程と、（５）基板と半導体素子との間にインクジェット方式又はディスペンス方式を使用して第２レジストを塗布し、前記第１領域を被覆する工程と、を有する。さらに（７）半導体素子を封止部材にて被覆する工程を有してもよい。

以下、上記工程を詳述する。

（１）基板１０上に一対の配線２０を形成する工程として、図４乃至図６を用いて説明する。図４は、第１実施形態に係る半導体装置の製造工程１を示す概略平面図である。図５は、第１実施形態に係る半導体装置の製造工程１を示す概略拡大平面図である。図６は、第１実施形態に係る半導体装置の製造工程１を示す概略拡大断面図であり、図５のVI-VI線における断面を示す。また、図５乃至図１４は、図４の点線部分相当について説明するものである。

平板状の基板１０を準備し、銅等の金属箔を基板１０に貼り付け、その後、エッチングレジストでパターン形成を行い、エッチングを行うことが好ましい。また、平板状の基板１０を準備し、導電ペーストを基板１０上に塗布し、導体層を形成した後、エッチングにより一対の配線２０を形成してもよい。金属箔を用いる方が安価であり、短時間に製造することができるからである。例えば、基板上に金属箔を形成した後、フォトレジストを用いて金属箔を部分的に保護した後、エッチングにより不要な金属箔を除去することができる。配線の形成はエッチングの他にインクジェットや印刷等、周知の方法により形成することもできる。

（２）基板１０上又は一対の配線２０上に、第１領域Ａを除き、第１レジスト３０をスクリーン印刷する工程として、図７、図８を用いて説明する。図７は、第１実施形態に係る半導体装置の製造工程２を示す概略拡大平面図である。図８は、第１実施形態に係る半導体装置の製造工程２を示す概略拡大断面図であり、図７のVIII-VIII線における断面を示す。

配線２０が形成された基板１０において、半導体素子５０が実装される領域である第１領域Ａを除くように第１レジスト３０を配置する。例えば、配線２０が形成された基板１０上に第１領域Ａに相当する部分を持つマスクを使用し、第１レジスト３０をスクリーン印刷し、マスクを除去した後、第１レジスト３０を硬化し、第１レジスト３０を形成する。又は配線２０が形成された基板１０上に第１レジスト３０をスクリーン印刷して、第１領域Ａに相当する部分を露光して、エッチングを行うことで第１領域Ａにある第１レジスト３０を除去することで第１レジスト３０を形成する。レジストの種類を変えることにより第１領域Ａ以外を露光することにより、第１領域の第１レジストを除去してもよい。

（３）第１領域Ａにおける一対の配線２０上に導電部材４０を形成する工程として、図９、図１０を用いて説明する。図９は、第１実施形態に係る半導体装置の製造工程３を示す概略拡大平面図である。図１０は、第１実施形態に係る半導体装置の製造工程３を示す概略拡大断面図であり、図９のX-X線における断面を示す。

導電部材４０を形成する工程は、厚みが０．０２ｍｍ～１．０ｍｍのメタルマスクを用い、メタルマスクに設けられた複数の孔内に導体ペーストを印刷し、メタルマスクの厚みに相当する０．０２ｍｍ～１．０ｍｍの厚みの導電部材を形成することが好ましい。また、メタルマスクを用いて導電部材を形成した後、導電部材の上面を研磨して所定の高さを有する導電部材４０を形成してもよい。これにより導電部材４０の高さを揃えると共に、半導体素子５０の実装安定性を向上させることができる。導電部材の上面の研磨により導電部材中に含有される導電粒子が露出され、半導体素子５０との接合性を高くすることができる。導電部材は半田を含んだ導電ペーストでも良いし、半田と金属フィラーとを含む樹脂でもよく、融点変動型半田でもよい。導電部材は金属ペーストでもよい。導電部材は、金属フィラー入りの第１熱硬化性樹脂を用いることが好ましい。所定の高さを有する導電部材を簡易に形成することができる。導電部材は、金属フィラー入りの第１熱硬化性樹脂を用いて硬化した後、硬化された第１熱硬化性樹脂の上面を研磨することが好ましい。これにより第１熱硬化性樹脂中の金属フィラーを露出させ、半導体素子５０との接合性を高くすることができる。第１熱硬化性樹脂は熱硬化時に形状を保持できるように十分なチキソ性を有するものや熱処理工程において溶融しない金属フィラーを含有させることが好ましい。

（４）導電部材４０を介して一対の配線２０上に半導体素子５０を載置する工程として図１１、図１２を用いて説明する。図１１は、第１実施形態に係る半導体装置の製造工程４を示す概略拡大平面図である。図１２は、第１実施形態に係る半導体装置の製造工程４を示す概略拡大断面図であり、図１１のXII-XII線における断面を示す。

導電部材４０に熱を加え半導体素子５０を接合することができる。導電部材４０への加熱は半導体素子５０を載置する際に加熱してもよく、半導体素子５０を載置した後、リフロー工程において加熱してもよい。また、導電部材４０に導電性接着剤を配置した後、半導体素子５０を載置してもよい。これにより導電部材４０の高さを保持したまま半導体素子５０を載置することで、基板１０又は配線２０と半導体素子５０との空間を高く保持することができ、第２レジスト６０の塗布を容易にすることができる。

（５）基板１０と半導体素子５０との間にインクジェット方式又はディスペンス方式を使用して第２レジスト６０を塗布し、第１領域を被覆する工程として、図１３、図１４を用いて説明する。図１３は、第１実施形態に係る半導体装置の製造工程５を示す概略拡大平面図である。図１４は、第１実施形態に係る半導体装置の製造工程５を示す概略拡大断面図であり、図１３のXIV-XIV線における断面を示す。

基板１０と半導体素子５０との間にインクジェット方式又はディスペンス方式を使用して第２レジスト６０を塗布し、第１領域Ａを被覆する。これにより簡易に第１領域Ａを第２レジスト６０で被覆することができる。ディスペンス方式の方が、インクジェット方式に比べて白色フィラーの濃度を高くすることができるため、より好ましい。

インクジェット方式もディスペンス方式もともに樹脂の流動性を要するため、フィラーの濃度を適宜調整することが好ましい。

従来のアンダーフィルにおいては滴下により半導体素子の直下に配置するためアンダーフィルに流動性が求められ、低粘度であることが必要となる。そのため、アンダーフィルに酸化チタンを高濃度に充填することができない。酸化チタンを高濃度にすると粘度が上がり、滴下しても半導体素子の直下に浸透しなくなるためである。それに対し、第２レジストをインクジェット方式又はディスペンス方式にて塗布する方法では、高濃度の酸化チタン入り樹脂を用いることができるため、反射率を高くすることができる。また、インクジェット方式又はディスペンス方式においては所定の噴霧圧力がかかるため、半導体素子の直下に第２レジストの樹脂が浸透しやすい。また、インクジェット方式又はディスペンス方式は基板に対して所定の角度、例えば、１０度～８０度、好ましくは３０度～６０度の角度を設けることで、半導体素子の直下に第２レジストを設けやすくなる。なお、半導体素子の一辺側からインクジェット方式又はディスペンス方式にて塗布した第２レジストが、半導体素子の他の辺側にはみ出して塗布されたとしても、第１領域が所定の大きさを持つため、反射率等には影響を与えない。また、インクジェット方式又はディスペンス方式による第２レジストの塗布は、滴下よりも位置精度が極めて高いため、第１領域への塗布を簡易に正確に行うことができる。また、第２レジストの外縁の剥離を抑制することができる。つまり、第２レジストの作成時においてマスクを使用しないため、マスク剥離時のレジストの剥がれを考慮しなくてよいためである。またマスク剥離時に第２レジストを持ち上げる可能性があるが、インクジェット方式又はディスペンス方式の塗布においては第２レジストを持ち上げることがないため、第２レジストの剥離を低減することができる。第２レジストのインクジェット方式又はディスペンス方式による塗布においては第２レジストの外縁は表面張力により丸みを帯びている。

第２レジスト６０を塗布する工程は、白色フィラー入りの第２熱硬化性樹脂を用いることが好ましい。これにより反射率を高めることができるからである。

第２レジスト６０をインクジェット方式又はディスペンス方式により塗布することにより、第２レジスト６０が半導体素子５０の直下の基板１０や配線２０に塗布されるだけでなく、半導体素子５０の下面にも付着することにより半導体素子５０から基板１０への伝熱も容易に行うことができる。また、第２レジスト６０のインクジェット方式又はディスペンス方式の塗布により、半導体素子５０の直下に含まれる空気層を簡易に除去することができる。

第２レジスト６０のインクジェット方式又はディスペンス方式の塗布において、半導体素子５０の側面を覆うことなく半導体素子５０の下面に第２レジスト６０を配置することができる。半導体素子５０の側面に第２レジスト６０を配置しないことで、第２レジスト６０に遮られる半導体素子５０の側面からの光を有効に活用することができる。

（６）半導体素子５０を封止部材７０にて被覆する工程として、図２、図３を用いて説明する。

封止部材７０は、レンズ状にポッティングや金型で成形することができる。

以上のような工程により半導体装置を簡易に製造することができる。

本実施形態に係る半導体装置は、各種表示装置、照明器具、ディスプレイ、液晶ディスプレイのバックライト光源、さらには、デジタルビデオカメラ、ファクシミリ、コピー機、スキャナ等における画像読取装置、プロジェクタ装置、などにも利用することができる。

１０ 基板
２０ 配線
３０ 第１レジスト
４０ 導電部材
５０ 半導体素子
６０ 第２レジスト
７０ 封止部材

Claims (12)

1. 基板上に一対の配線を形成する工程と、
   前記基板上又は前記一対の配線上に、第１領域を除き、第１レジストをスクリーン印刷する工程と、
   前記第１領域における前記一対の配線上に導電部材を形成する工程と、
   前記導電部材を介して前記一対の配線上に半導体素子を載置する工程と、
   前記基板と前記半導体素子との間にインクジェット方式又はディスペンス方式を使用して、前記基板上に第２レジストを塗布し、前記第１領域を被覆する工程と、
   を有し、
   前記第２レジストを塗布する工程において、前記第２レジストは、前記半導体素子の側面を覆うことなく、前記半導体素子の下面に配置されている、半導体装置の製造方法。
2. 前記導電部材を形成する工程は、厚みが０．０２ｍｍ～１．０ｍｍのメタルマスクを用い、前記メタルマスクに設けられた複数の孔内に導体ペーストを印刷し、０．０２ｍｍ～１．０ｍｍの厚みの前記導電部材を形成する請求項１に記載の半導体装置の製造方法。
3. 前記導電部材を形成する工程は、金属フィラー入りの第１熱硬化性樹脂を用いる請求項１又は２に記載の半導体装置の製造方法。
4. 前記導電部材を形成する工程は、金属フィラー入りの第１熱硬化性樹脂を用いて硬化した後、硬化された前記第１熱硬化性樹脂の上面を研磨する請求項１又は２に記載の半導体装置の製造方法。
5. 前記一対の配線を形成する工程は、導体層を形成した後、エッチングする請求項１乃至４のいずれか一項に記載の半導体装置の製造方法。
6. 前記半導体素子を載置する工程は、前記導電部材に導電性接着剤を配置した後、前記半導体素子を載置する請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
7. 前記第２レジストを塗布する工程は、白色フィラー入りの第２熱硬化性樹脂を用いる請求項１乃至６のいずれか一項に記載の半導体装置の製造方法。
8. 前記半導体素子は、半導体発光素子である請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
9. 前記第２レジストを塗布する工程において、前記白色フィラーの濃度は３重量％以上５０重量％以下である、請求項７に記載の半導体装置の製造方法。
10. 前記第１レジストは、前記白色フィラーを含み、
    前記第２レジストは、前記第１レジストよりも前記白色フィラーの含有量が高濃度である、請求項７に記載の半導体装置の製造方法。
11. 前記導電部材は、前記一対の配線上複数配置されており、前記複数の導電部材の高さは一定である、請求項１乃至請求項１０のいずれか一項に記載の半導体装置の製造方法。
12. 前記第１領域は、前記半導体素子上面の大きさよりも大きく、
    前記第２レジストを塗布する工程において、前記第２レジストの外縁は、表面張力により前記半導体素子の下面と前記第１レジストとの間が丸みを帯びている、請求項１乃至請求項１１のいずれか一項に記載の半導体装置の製造方法。

Images