以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
[第1実施形態]
[光検出器の構成]
図1に示される光検出器1Aは、ボロメータとしての機能を利用することで、光を検出する。当該光は、例えばテラヘルツ波を含む赤外線である。当該光が赤外線である場合、光検出器1Aは、赤外イメージャ、又はサーモグラフィー等に用いられる。光検出器1Aは、特に1μm~数十μmの波長帯域の光の検出に優れた特性を有している。図1に示されるように、光検出器1Aは、表面2aを有する基板2Aと、画素部3と、リファレンス部4と、第1ダミー部5と、第2ダミー部6と、を備えている。基板2Aの厚さは、例えば数百μm程度である。画素部3、リファレンス部4、第1ダミー部5、及び第2ダミー部6は、基板2Aの表面2a上に形成されている。
Z軸方向(基板2Aの厚さ方向)から見た場合に、画素部3とリファレンス部4とは、表面2aに平行なX軸方向(Z軸に直交する方向)において並ぶように配置されている。画素部3とリファレンス部4とは、互いに離間している。第1ダミー部5は、画素部3を囲んでいる。第2ダミー部6は、リファレンス部4を囲んでいる。第1ダミー部5と第2ダミー部6とは、互いに隣接している。
基板2Aには、回路部22A、及び複数のI/Oパッド12が設けられている。回路部22Aは、基板2Aの表面2a側に層状に設けられている。I/Oパッド12は、基板2Aの表面2aに形成された金属膜によって構成されている。回路部22Aは、信号読出し回路7と、各構成を互いに電気的に接続する複数の配線(図示省略)と、を有している。信号読出し回路7は、補正回路8と、リードアウトサーキット9と、複数のシフトレジスタ(走査回路)11a,11b,11cと、を含んでいる。
補正回路8は、リファレンス部4に対して画素部3とは反対側に配置されている。リードアウトサーキット9は、補正回路8に対してリファレンス部4とは反対側に配置されている。シフトレジスタ11aは、表面2aに平行なY軸方向(Z軸及びX軸に直交する方向)において画素部3と並ぶように配置されている。シフトレジスタ11bは、Y軸方向においてリファレンス部4と並ぶように配置されている。シフトレジスタ11cは、リードアウトサーキット9に対して補正回路8とは反対側に配置されている。複数のI/Oパッド12は、表面2aの外縁に沿って配置されている。
図2に示されるように、基板2Aの表面2aは、第1領域3a、第2領域4a、第3領域5a、及び第4領域6aを含んでいる。画素部3は、表面2aのうち第1領域3aに配置されている。リファレンス部4は、表面2aのうち第2領域4aに配置されている。第1ダミー部5は、表面2aのうち第3領域5aに配置されている。第2ダミー部6は、表面2aのうち第4領域6aに配置されている。
第1領域3aと第2領域4aとは、X軸方向において並ぶように配置されている。第1領域3aと第2領域4aとは、互いに離間している。第1領域3aは、例えば矩形状を呈している。第2領域4aは、例えば矩形状を呈している。Y軸方向における第2領域4aの長さは、Y軸方向における第1領域3aの長さと同一である。X軸方向における第2領域4aの長さは、X軸方向における第1領域3aの長さよりも短い。
第3領域5aは、例えば矩形環状を呈している。第3領域5aは、第1領域3aに隣接するように第1領域3aを囲んでいる。第4領域6aは、例えば矩形環状を呈している。第4領域6aは、第2領域4aに隣接するように第2領域4aを囲んでいる。第3領域5aと第4領域6aとは、互いに隣接している。Y軸方向における第4領域6aの長さは、Y軸方向における第3領域5aの長さと同一である。X軸方向における第4領域6aの長さは、X軸方向における第3領域5aの長さよりも短い。第2領域4aを囲む第4領域6aの幅は、第1領域3aを囲む第3領域5aの幅と同一である。
画素部3の外縁は、Z軸方向から見た場合に、例えば矩形状を呈している。画素部3の外縁は、Z軸方向から見た場合に、第1領域3aの外縁と重なっている。リファレンス部4の外縁は、Z軸方向から見た場合に、例えば矩形状を呈している。リファレンス部4の外縁は、Z軸方向から見た場合に、第2領域4aの外縁と重なっている。第1ダミー部5は、Z軸方向から見た場合に、例えば矩形環状を呈している。第1ダミー部5の外縁及び内縁のそれぞれは、Z軸方向から見た場合に、第3領域5aの外縁及び内縁のそれぞれと重なっている。第2ダミー部6は、Z軸方向から見た場合に、例えば矩形環状を呈している。第2ダミー部6の外縁及び内縁のそれぞれは、Z軸方向から見た場合に、第4領域6aの外縁及び内縁のそれぞれと重なっている。
図3は、図2における領域IIIの拡大図である。図3に示されるように、画素部3は、複数の光検出素子30によって構成されている。各光検出素子30は、受光による温度変化に基づいて光を検出するための素子である。複数の光検出素子30は、二次元マトリックス状に配列されるように、第1領域3aに配置されている。光検出素子30は、例えば64列×64行~128列×128行程度となるように配置されている。Z軸方向から見た場合における光検出素子30の外形は、例えば矩形状を呈している。
リファレンス部4は、複数のリファレンス素子40によって構成されている。各リファレンス素子40は、光検出素子30における受光以外の要因による温度変化を補償するための素子である。複数のリファレンス素子40は、二次元マトリックス状に配列されるように、第2領域4aに配置されている。リファレンス素子40は、例えば16列×64行~16列×128行程度となるように配置されている。Z軸方向から見た場合におけるリファレンス素子40の外形は、例えば矩形状を呈している。光検出器1Aでは、1つのリファレンス素子40が複数の光検出素子30(例えば、その1つのリファレンス素子40と同一の行に並んだ複数の光検出素子30)に対する補償に用いられている。
第1ダミー部5は、複数の第1ダミー素子50によって構成されている。複数の第1ダミー素子50は、画素部3を複数列(ここでは、4列)で囲むように、第3領域5aに配置されている。このように、第1ダミー素子50は、第1領域3aを囲むように第1領域3aの外縁に沿って表面2aに複数配置されている。つまり、第1ダミー素子50は、画素部3を囲むように画素部3の外縁に沿って表面2aに複数配置されている。Z軸方向から見た場合における第1ダミー素子50の外形は、例えば矩形状を呈している。
第2ダミー部6は、複数の第2ダミー素子60によって構成されている。複数の第2ダミー素子60は、リファレンス部4を複数列(ここでは、4列)で囲むように、第4領域6aに配置されている。このように、第2ダミー素子60は、第2領域4aを囲むように第2領域4aの外縁に沿って表面2aに複数配置されている。つまり、第2ダミー素子60は、リファレンス部4を囲むようにリファレンス部4の外縁に沿って表面2aに複数配置されている。Z軸方向から見た場合における第2ダミー素子60の外形は、例えば矩形状を呈している。
以上のように、基板2Aの表面2aのうち第1領域3a及び第2領域4a以外の領域には、第1ダミー素子50が第1領域3aの外縁に沿って配置され、第2ダミー素子60が第2領域4aの外縁に沿って配置されている。第1ダミー素子50は、第1領域3aの外縁と交差する方向に並ぶように、基板2Aの表面2aのうち第1領域3a及び第2領域4a以外の領域に複数配置されている。第2ダミー素子60は、第2領域4aの外縁と交差する方向に並ぶように、基板2Aの表面2aのうち第1領域3a及び第2領域4a以外の領域に複数配置されている。基板2Aの表面2aのうち第1領域3aと第2領域4aとの間の領域には、第1ダミー素子50が第1領域3aの外縁に沿って配置され、第2ダミー素子60が第2領域4aの外縁に沿って配置されている。
[光検出素子の構成]
図4に示されるように、光検出素子30は、第1膜体31と、一対の第1電極ポスト32,33と、を有している。
第1膜体31は、空隙S1を介して基板2Aの表面2a上に配置されている。第1膜体31は、基板2Aの表面2aと略平行に配置されている。第1膜体31と基板2Aの表面2aとの距離は、例えば数μm程度である。図4及び図5に示されるように、第1膜体31は、受光部34と、一対の第1接続部35,36と、一対の第1梁部37,38と、を有している。受光部34、一対の第1接続部35,36、及び、一対の第1梁部37,38は、一体的に形成されている。第1接続部35,36は、第1膜体31の外形の対角に位置している。第1接続部35,36は、それぞれ、Z軸方向から見た場合に例えば矩形状を呈している。このように、光検出器1Aでは、Z軸方向から見た場合における第1膜体31の外形が、受光部34、一対の第1接続部35,36、及び、一対の第1梁部37,38によって矩形状に形成されている。なお、Z軸方向から見た場合における第1膜体31の外形とは、受光部34、一対の第1接続部35,36、一対の第1梁部37,38、及び、後述する第1スリット31a,31bを含んだ第1膜体31全体の外形である。
第1梁部37は、受光部34と第1接続部35との間に配置されている。第1梁部37は、受光部34の一方の側において受光部34の外縁に沿って延在している。第1梁部37の一端は、第1接続部35と接続されており、第1梁部37の他端は、第1接続部36の近傍の位置で受光部34と接続されている。受光部34と第1接続部35との間、及び受光部34と第1梁部37との間には、第1スリット31aが一続きに形成されている。第1梁部38は、受光部34と第1接続部36との間に配置されている。第1梁部38は、受光部34の他方の側において受光部34の外縁に沿って延在している。第1梁部38の一端は、第1接続部36と接続されており、第1梁部38の他端は、第1接続部35の近傍の位置で受光部34と接続されている。受光部34と第1接続部36との間、及び受光部34と第1梁部38との間には、第1スリット31bが一続きに形成されている。第1梁部37,38のそれぞれの幅は、例えば数μm程度である。第1梁部37,38のそれぞれの長さは、例えば数十~数百μm程度である。第1スリット31a,31bのそれぞれの幅は、例えば数μm程度である。
第1電極ポスト32は、基板2Aと第1接続部35との間に配置されている。第1電極ポスト32は、基板2Aから第1膜体31に向かって広がる筒状を呈している。第1電極ポスト33は、基板2Aと第1接続部36との間に配置されている。第1電極ポスト33は、基板2Aから第1膜体31に向かって広がる筒状を呈している。第1電極ポスト32,33のそれぞれの高さは、例えば数μm程度である。第1電極ポスト32,33のそれぞれの材料は、例えばTi等の金属材料である。
図6は、光検出素子30の断面図である。図6のI-I、II-II、III-III、IV-IV、V-Vは、それぞれ、図5のI-I線、II-II線、III-III線、IV-IV線、V-V線に沿っての断面図である。図6に示されるように、第1膜体31は、一対の第1配線層71,72と、絶縁層73,74と、第1抵抗層75と、光吸収層76と、分離層77と、を含んでいる。
図5及び図6に示されるように、Z軸方向から見た場合に、第1配線層71,72は、受光部34において第1ギャップG1を介して互いに対向している。第1ギャップG1は、第1ラインL1に沿って延在している。第1ラインL1は、Z軸方向から見た場合に第1膜体31の重心位置C1を挟んで対向する対角間において延在している。具体的には、第1ラインL1は、Z軸方向から見た場合に、第1膜体31における重心位置C1を通り且つ第1接続部35,36のそれぞれを結ぶ第1対角線D1に沿って蛇行状に延在している。第1ラインL1は、蛇行部を有している。蛇行部は、受光部34において、受光部34の一方の側に延びた後、例えば180°折り返して、受光部34の他方の側に延びた後、例えば180°折り返して、再び受光部34の一方の側に延びることを繰り返すことによって構成されている。
光検出素子30では、一方の側とは、Z軸方向から見た場合に、第1対角線D1に対して一方の側(例えば第1梁部37が存在する側)をいい、他方の側とは、Z軸方向から見た場合に、第1対角線D1に対して一方の側とは反対の側(例えば第1梁部38が存在する側)をいう。
第1配線層71,72は、受光部34において、第1ラインL1に沿った方向において細長く形成されている。つまり、Z軸方向から見た場合に、受光部34において、第1ラインL1に沿った方向における第1配線層71,72のそれぞれの長さは、第1ラインL1に垂直な方向における第1配線層71,72のそれぞれの幅よりも大きい。第1ラインL1に垂直な方向とは、Z軸方向から見た場合に、第1ラインL1の各位置における接線に垂直な方向をいう。第1ラインL1が曲線部を含んでいる場合に、曲線部の各位置においては、第1ラインL1に垂直な方向はそれぞれ相違する。
Z軸方向から見た場合に、受光部34において、第1ラインL1に沿った方向における第1配線層71,72のそれぞれの長さは、例えば、数十~数百μm程度である。Z軸方向から見た場合に、第1ラインL1に垂直な方向における第1配線層71,72のそれぞれの幅は、例えば数μm程度である。Z軸方向から見た場合に、第1ラインL1に垂直な方向における第1ギャップG1の幅は、例えば数μm程度である。第1配線層71,72のそれぞれの厚さは、例えば数十~数百nm程度である。
第1配線層71は、受光部34から第1梁部37を介して第1接続部35に延在している。第1配線層71は、第1接続部35において第1電極ポスト32上に形成されている。第1配線層71は、第1電極ポスト32と電気的に接続されている。第1配線層72は、受光部34から第1梁部38を介して第1接続部36に延在している。第1配線層72は、第1接続部36において第1電極ポスト33上に形成されている。第1配線層72は、第1電極ポスト33と電気的に接続されている。第1配線層71,72のそれぞれの材料は、例えばTi等の金属材料である。
絶縁層73は、第1配線層71,72のそれぞれにおける基板2Aとは反対側の表面を覆うように、受光部34、第1梁部37,38、及び、第1接続部35,36に渡って形成されている。絶縁層73は、第1配線層71,72のそれぞれにおける基板2Aとは反対側の表面のうち第1ラインL1に沿った領域を露出させた状態で、第1配線層71,72における基板2Aとは反対側の表面に形成されている。絶縁層73は、第1接続部35,36において、第1配線層71,72のそれぞれの側面を覆っている。絶縁層74は、第1配線層71,72のそれぞれにおける基板2A側の表面を覆うように、受光部34、第1梁部37,38、及び、第1接続部35,36に渡って形成されている。絶縁層74は、第1接続部35,36において、第1配線層71,72のそれぞれにおける基板2A側の表面及び第1電極ポスト32,33のそれぞれの外面32a,33aを覆っている。絶縁層73及び絶縁層74のそれぞれの厚さは、例えば数十nm程度である。絶縁層73及び絶縁層74のそれぞれの材料は、例えばシリコン窒化膜(SiN)等である。
第1抵抗層75は、受光部34において、基板2Aの反対側から絶縁層73を覆うように形成されている。第1抵抗層75は、受光部34において、第1配線層71,72のそれぞれにおける基板2Aとは反対側の表面のうち第1ラインL1に沿った領域に接触している。つまり、第1抵抗層75は、受光部34において、第1配線層71,72のそれぞれと電気的に接続されている。第1抵抗層75は、温度に依存する電気抵抗を有している。第1抵抗層75の厚さは、例えば数十~数百nm程度である。第1抵抗層75の材料は、例えば、温度変化による電気抵抗率の変化が大きいアモルファスシリコン(a-Si)等である。このように、受光部34は、一対の第1配線層71,72のそれぞれと第1抵抗層75との電気的な接続領域を含んでいる。第1抵抗層75は、受光部34だけでなく、第1接続部35,36にも設けられている。第1抵抗層75は、第1梁部37,38のそれぞれのうちその両端部を除く部分には形成されていない。つまり、第1抵抗層75は、第1梁部37,38において分断されている。
光吸収層76は、受光部34において、基板2Aの表面2aと対向している。光吸収層76は、第1抵抗層75に対して基板2Aとは反対側に配置されている。光吸収層76は、Z軸方向から見た場合に、受光部34の全領域に広がっている。光吸収層76の厚さは、例えば十数nm程度である。光吸収層76の材料は、例えばWSi2又はTi等である。
分離層77は、受光部34においては第1抵抗層75と光吸収層76との間に位置するように、受光部34、第1梁部37及び第1梁部38、並びに、第1接続部35及び第1接続部36に渡って形成されている。分離層77の厚さは、第1配線層71、第1配線層72、第1抵抗層75及び光吸収層76のそれぞれの厚さよりも大きい。分離層77の厚さは、例えば数百nm程度である。分離層77の材料は、例えばシリコン窒化膜(SiN)等である。
第1膜体31には、貫通孔31cが形成されている。貫通孔31cは、後述する犠牲層39を除去するエッチングガスが通過する孔である。貫通孔31cは、Z軸方向から見た場合に例えば円形状を呈している。貫通孔31cは、Z軸方向から見た場合に、例えば第1膜体31の重心位置C1に位置している。貫通孔31cの直径は、例えば数μm程度である。
基板2Aの表面2aには、光反射層24、及び第1電極パッド25,26が設けられている。光反射層24は、Z軸方向(半導体基板21の厚さ方向)において受光部34と対向している。光反射層24は、Z軸方向において光吸収層76と対向しており、光吸収層76と共に光共振構造を構成している。光反射層24の厚さは、例えば数百nm程度である。光反射層24の材料は、例えば、光(例えば赤外線)に対する反射率が大きいAl等の金属材料である。
第1電極パッド25は、Z軸方向において第1接続部35と対向している。第1電極パッド26は、Z軸方向において第1接続部36と対向している。光反射層24、及び第1電極パッド25,26は、Z軸方向から見た場合に例えば矩形状の外形を構成している。第1電極パッド25,26は、当該外形の対角に位置している。第1電極パッド25,26は、Z軸方向から見た場合に例えば矩形状を呈している。第1電極パッド25,26は、配線によって回路部22Aと電気的に接続されている。各第1電極パッド25,26の厚さは、例えば数百nm程度である。各第1電極パッド25,26の材料は、例えば、導電性を有するAl等の金属材料である。
基板2Aの表面2aには、絶縁層27が形成されている。絶縁層27は、光反射層24における半導体基板21とは反対側の表面の一部が露出するように、光反射層24の外縁部を覆っている。絶縁層27の厚さは、例えば数十~数百nm程度である。絶縁層27の材料は、例えばシリコン窒化膜(SiN)等である。
絶縁層27には、第1接続部35,36に対向する貫通孔27a,27bが形成されている。つまり、絶縁層27は、第1電極パッド25,26のそれぞれにおける半導体基板21とは反対側の表面の一部が露出するように、第1電極パッド25,26の外縁部を覆っている。
第1電極ポスト32は、基板2A側の端部に設けられた突出部が貫通孔27aに入り込んだ状態で、第1電極パッド25と接合されている。第1電極ポスト33は、基板2A側の端部に設けられた突出部が貫通孔27bに入り込んだ状態で、第1電極パッド26と接合されている。これにより、光検出素子30は、回路部22Aと電気的に接続されている。また、第1膜体31は、第1電極ポスト32,33によって、空隙S1を介して基板2Aの表面2a上に支持されている。
次に、光共振構造について詳細に説明する。図7に示されるように、光吸収層76に入射した入射光A(波長がλである)は、一部が光吸収層76によって反射光B1として反射され、他の一部が光吸収層76を透過する。光吸収層76を透過した入射光Aの他の一部は、光反射層24によって反射光B2として反射される。そして、反射光B1と反射光B2とは、光吸収層76の反射面において、互いに干渉して打ち消される。これにより、光吸収層76の当該反射面において入射光Aが吸収される。吸収された入射光Aのエネルギーによって光吸収層76において熱が生じる。
入射光Aの吸収率は、光吸収層76のシート抵抗、及び、光吸収層76と光反射層24との間の光学距離tによって決められる。光吸収層76の厚さは、シート抵抗が真空インピーダンス(377Ω/sq)となるように略16nm(光吸収層76の材料が、WSi2である場合)に設定されている。これによれば、光吸収層76によって反射された反射光B1の振幅が光反射層24によって反射された反射光B2の振幅と一致する。このため、光吸収層76の反射面において、反射光B1と反射光B2とが効率的に干渉して打ち消される。従って、入射光Aの吸収率が向上される。
また、光学距離tは、t=(2m-1)λ/4(m=1、2、3、・・・)となるように設定されている。これによれば、反射光B1と反射光B2との位相が180°ずれる。このため、光吸収層76の反射面において、反射光B1と反射光B2とが効率的に干渉して打ち消される。従って、入射光Aの吸収率が向上される。このように、光反射層24は、光吸収層76と光共振構造を構成している。Z軸方向から見た場合に、光反射層24及び光吸収層76の重なっている部分の面積が広ければ広いほど、入射光Aが効率よく吸収される。
[リファレンス素子の構成]
図8に示されるように、リファレンス素子40は、光吸収層76を有していない点、及び、第2スリット41a,41bが、第1スリット31a,31bよりも短い点において、光検出素子30と主に相違している。リファレンス素子40は、第2膜体41と、一対の第2電極ポスト42,43と、を有している。
第2膜体41は、空隙S2を介して基板2Aの表面2a上に配置されている。第2膜体41は、基板2Aの表面2aと略平行に配置されている。第2膜体41と基板2Aの表面2aとの距離は、例えば数μm程度である。図8及び図9に示されるように、第2膜体41は、本体部44と、一対の第2接続部45,46と、一対の第2梁部47,48と、を有している。本体部44、一対の第2接続部45,46、及び、一対の第2梁部47,48は、一体的に形成されている。第2接続部45,46は、第2膜体41の外形の対角に位置している。第2接続部45,46は、それぞれ、Z軸方向から見た場合に例えば矩形状を呈している。このように、光検出器1Aでは、Z軸方向から見た場合における第2膜体41の外形が、本体部44、一対の第2接続部45,46、及び、一対の第2梁部47,48によって矩形状に形成されている。なお、Z軸方向から見た場合における第2膜体41の外形とは、本体部44、一対の第2接続部45,46、一対の第2梁部47,48、及び、後述する第2スリット41a,41bを含んだ第2膜体41全体の外形である。
第2梁部47は、本体部44と第2接続部45との間に配置されている。第2梁部47は、本体部44の一方の側において本体部44の外縁に沿って延在している。第2梁部47の一端は、第2接続部45と接続されており、第2梁部47の他端は、第2接続部45の近傍の位置で本体部44と接続されている。つまり、第2梁部47は、第1梁部37よりも短い。本体部44と第2接続部45との間、及び本体部44と第2梁部47との間には、第2スリット41aが一続きに形成されている。第2梁部48は、本体部44と第2接続部46との間に配置されている。第2梁部48は、本体部44の他方の側において本体部44の外縁に沿って延在している。第2梁部48の一端は、第2接続部46と接続されており、第2梁部48の他端は、第2接続部46の近傍の位置で本体部44と接続されている。つまり、第2梁部48は、第1梁部38よりも短い。本体部44と第2接続部46との間、及び本体部44と第2梁部48との間には、第2スリット41bが一続きに形成されている。第2梁部47,48のそれぞれの幅は、例えば数μm程度である。第2梁部47,48のそれぞれの長さは、例えば数μm~数十μm程度である。第2スリット41a,41bのそれぞれの幅は、例えば数μm程度である。
第2電極ポスト42は、基板2Aと第2接続部45との間に配置されている。第2電極ポスト42は、基板2Aから第2膜体41に向かって広がる筒状を呈している。第2電極ポスト43は、基板2Aと第2接続部46との間に配置されている。第2電極ポスト43は、基板2Aから第2膜体41に向かって広がる筒状を呈している。第2電極ポスト42,43のそれぞれの高さは、例えば数μm程度である。第2電極ポスト42,43のそれぞれの材料は、例えばTi等の金属材料である。
図10は、リファレンス素子40の断面図である。図10のI-I、II-II、III-III、IV-IV、V-Vは、それぞれ、図9のI-I線、II-II線、III-III線、IV-IV線、V-V線に沿っての断面図である。図10に示されるように、第2膜体41は、一対の第2配線層81,82と、絶縁層83,84と、第2抵抗層85と、分離層87と、を含んでいる。
図9及び図10に示されるように、Z軸方向から見た場合に、第2配線層81,82は、本体部44において第2ギャップG2を介して互いに対向している。第2ギャップG2は、第2ラインL2に沿って延在している。第2ラインL2は、Z軸方向から見た場合に第2膜体41の重心位置C2を挟んで対向する対角間において延在している。具体的には、第2ラインL2は、Z軸方向から見た場合に、第2膜体41における重心位置C2を通り且つ第2接続部45,46のそれぞれを結ぶ第2対角線D2に沿って蛇行状に延在している。第2ラインL2は、蛇行部を有している。蛇行部は、本体部44において、本体部44の一方の側に延びた後、例えば180°折り返して、本体部44の他方の側に延びた後、例えば180°折り返して、再び本体部44の一方の側に延びることを繰り返すことによって構成されている。
リファレンス素子40では、一方の側とは、Z軸方向から見た場合に、第2対角線D2に対して一方の側(例えば第2梁部47が存在する側)をいい、他方の側とは、Z軸方向から見た場合に、第2対角線D2に対して一方の側とは反対の側(例えば第2梁部48が存在する側)をいう。
第2配線層81,82は、本体部44において、第2ラインL2に沿った方向において細長く形成されている。つまり、Z軸方向から見た場合に、本体部44において、第2ラインL2に沿った方向における第2配線層81,82のそれぞれの長さは、第2ラインL2に垂直な方向における第2配線層81,82のそれぞれの幅よりも大きい。第2ラインL2に垂直な方向とは、Z軸方向から見た場合に、第2ラインL2の各位置における接線に垂直な方向をいう。第2ラインL2が曲線部を含んでいる場合に、曲線部の各位置においては、第2ラインL2に垂直な方向はそれぞれ相違する。
Z軸方向から見た場合に、本体部44において、第2ラインL2に沿った方向における第2配線層81,82のそれぞれの長さは、例えば、数十~数百μm程度である。Z軸方向から見た場合に、第2ラインL2に垂直な方向における第2配線層81,82のそれぞれの幅は、例えば数μm程度である。Z軸方向から見た場合に、第2ラインL2に垂直な方向における第2ギャップG2の幅は、例えば数μm程度である。第2配線層81,82のそれぞれの厚さは、例えば数十~数百nm程度である。
第2配線層81は、本体部44から第2梁部47を介して第2接続部45に延在している。第2配線層81は、第2接続部45において第2電極ポスト42上に形成されている。第2配線層81は、第2電極ポスト42と電気的に接続されている。第2配線層82は、本体部44から第2梁部48を介して第2接続部46に延在している。第2配線層82は、第2接続部46において第2電極ポスト43上に形成されている。第2配線層82は、第2電極ポスト43と電気的に接続されている。第2配線層81,82のそれぞれの材料は、例えばTi等の金属材料である。
絶縁層83は、第2配線層81,82のそれぞれにおける基板2Aとは反対側の表面を覆うように、本体部44、第2梁部47,48、及び、第2接続部45,46に渡って形成されている。絶縁層83は、第2配線層81,82のそれぞれにおける基板2Aとは反対側の表面のうち第2ラインL2に沿った領域を露出させた状態で、第2配線層81,82における基板2Aとは反対側の表面に形成されている。絶縁層83は、第2接続部45,46において、第2配線層81,82のそれぞれの側面を覆っている。絶縁層84は、第2配線層81,82のそれぞれにおける基板2A側の表面を覆うように、本体部44、第2梁部47,48、及び、第2接続部45,46に渡って形成されている。絶縁層84は、第2接続部45,46において、第2配線層81,82のそれぞれにおける基板2A側の表面及び第2電極ポスト42,43のそれぞれの外面42a,43aを覆っている。絶縁層83及び絶縁層84のそれぞれの厚さは、例えば数十nm程度である。絶縁層83及び絶縁層84のそれぞれの材料は、例えばシリコン窒化膜(SiN)等である。
第2抵抗層85は、本体部44において、基板2Aの反対側から絶縁層83を覆うように形成されている。第2抵抗層85は、本体部44において、第2配線層81,82のそれぞれにおける基板2Aとは反対側の表面のうち第2ラインL2に沿った領域に接触している。つまり、第2抵抗層85は、本体部44において、第2配線層81,82のそれぞれと電気的に接続されている。第2抵抗層85は、温度に依存する電気抵抗を有している。第2抵抗層85の厚さは、例えば数十~数百nm程度である。第2抵抗層85の材料は、例えば、温度変化による電気抵抗率の変化が大きいアモルファスシリコン(a-Si)等である。このように、本体部44は、一対の第2配線層81,82のそれぞれと第2抵抗層85との電気的な接続領域を含んでいる。第2抵抗層85は、本体部44だけでなく、第2接続部45,46にも設けられている。第2抵抗層85は、第2梁部47,48のそれぞれのうちその両端部を除く部分には形成されていない。つまり、第2抵抗層85は、第2梁部47,48において分断されている。
分離層87は、第2抵抗層85及び絶縁層83における基板2Aとは反対側の表面を覆うように、本体部44、第2梁部47,48、及び、第2接続部45,46に渡って形成されている。分離層87の厚さは、第2配線層81、第2配線層82、及び第2抵抗層85のそれぞれの厚さよりも大きい。分離層87の厚さは、例えば数百nm程度である。分離層87の材料は、例えばシリコン窒化膜(SiN)等である。
第2膜体41には、貫通孔41cが形成されている。貫通孔41cは、リファレンス素子40の製造工程において用いられる犠牲層を除去するエッチングガスが通過する孔である。貫通孔41cは、Z軸方向から見た場合に例えば円形状を呈している。貫通孔41cは、Z軸方向から見た場合に、例えば第2膜体41の重心位置C2に位置している。貫通孔41cの直径は、例えば数μm程度である。
基板2Aの表面2aには、第2電極パッド28,29が更に設けられている。第2電極パッド28は、Z軸方向において第2接続部45と対向している。第2電極パッド29は、Z軸方向において第2接続部46と対向している。第2電極パッド28,29は、Z軸方向から見た場合に例えば矩形状を呈している。第2電極パッド28,29は、配線によって回路部22Aと電気的に接続されている。各第2電極パッド28,29の厚さは、例えば数百nm程度である。各第2電極パッド28,29の材料は、例えば、導電性を有するAl等の金属材料である。
絶縁層27には、第2接続部45,46に対向する貫通孔27c,27dが更に形成されている。つまり、絶縁層27は、第2電極パッド28,29のそれぞれにおける半導体基板21とは反対側の表面の一部が露出するように、第2電極パッド28,29の外縁部を覆っている。
第2電極ポスト42は、基板2A側の端部に設けられた突出部が貫通孔27cに入り込んだ状態で、第2電極パッド28と接合されている。第2電極ポスト43は、基板2A側の端部に設けられた突出部が貫通孔27dに入り込んだ状態で、第2電極パッド29と接合されている。これにより、リファレンス素子40は、回路部22Aと電気的に接続されている。また、第2膜体41は、第2電極ポスト42,43によって、空隙S2を介して基板2Aの表面2a上に支持されている。
[第1ダミー素子の構成]
図11及び図13に示されるように、第1ダミー素子50は、光吸収層76を有していない点、及び、回路部22Aと電気的に絶縁されている点において、光検出素子30と主に相違している。第1ダミー素子50は、第3膜体51と、一対の第3電極ポスト52,53と、を有している。
第3膜体51は、空隙S3を介して基板2Aの表面2a上に配置されている。第3膜体51は、基板2Aの表面2aと略平行に配置されている。第3膜体51と基板2Aの表面2aとの距離は、例えば数μm程度である。図11及び図12に示されるように、第3膜体51は、本体部54と、一対の第3接続部55,56と、一対の第3梁部57,58と、を有している。第3膜体51は、Z軸方向から見た場合に、第1膜体31と同一の形状を呈している。本体部54、一対の第3接続部55,56、及び、一対の第3梁部57,58は、一体的に形成されている。第3接続部55,56は、第3膜体51の外形の対角に位置している。第3接続部55,56は、それぞれ、Z軸方向から見た場合に例えば矩形状を呈している。このように、光検出器1Aでは、Z軸方向から見た場合における第3膜体51の外形が、本体部54、一対の第3接続部55,56、及び、一対の第3梁部57,58によって矩形状に形成されている。なお、Z軸方向から見た場合における第3膜体51の外形とは、本体部54、一対の第3接続部55,56、一対の第3梁部57,58、及び、後述する第3スリット51a,51bを含んだ第3膜体51全体の外形である。
第3梁部57は、本体部54と第3接続部55との間に配置されている。第3梁部57は、本体部54の一方の側において本体部54の外縁に沿って延在している。第3梁部57の一端は、第3接続部55と接続されており、第3梁部57の他端は、第3接続部56の近傍の位置で本体部54と接続されている。本体部54と第3接続部55との間、及び本体部54と第3梁部57との間には、第3スリット51aが一続きに形成されている。第3梁部58は、本体部54と第3接続部56との間に配置されている。第3梁部58は、本体部54の他方の側において本体部54の外縁に沿って延在している。第3梁部58の一端は、第3接続部56と接続されており、第3梁部58の他端は、第3接続部55の近傍の位置で本体部54と接続されている。本体部54と第3接続部56との間、及び本体部54と第3梁部58との間には、第3スリット51bが一続きに形成されている。第3梁部57,58のそれぞれの幅は、例えば数μm程度である。第3梁部57,58のそれぞれの長さは、例えば数十~数百μm程度である。第3スリット51a,51bのそれぞれの幅は、例えば数μm程度である。
図13は、第1ダミー素子50の断面図である。図13のI-I、II-II、III-III、IV-IV、V-Vは、それぞれ、図12のI-I線、II-II線、III-III線、IV-IV線、V-V線に沿っての断面図である。図13に示されるように、第3膜体51は、光吸収層76を有していない点のみにおいて、第1膜体31と相違しており、その他の構造は、第1膜体31と同一である。第3膜体51の詳細な説明は、省略する。
図13に示されるように、第1ダミー素子50に対向する領域においては、基板2Aの表面2aは、絶縁層27によって完全に覆われている。第3電極ポスト52,53は、絶縁層27の表面に接合されている。これにより、第1ダミー素子50は、回路部22Aと電気的に絶縁されている。また、第3膜体51は、第3電極ポスト52,53によって、空隙S3を介して基板2Aの表面2a上に支持されている。
[第2ダミー素子の構成]
図14及び図16に示されるように、第2ダミー素子60は、及び、回路部22Aと電気的に絶縁されている点において、リファレンス素子40と主に相違している。第2ダミー素子60は、第4膜体61と、一対の第4電極ポスト62,63と、を有している。
第4膜体61は、空隙S4を介して基板2Aの表面2a上に配置されている。第4膜体61は、基板2Aの表面2aと略平行に配置されている。第4膜体61と基板2Aの表面2aとの距離は、例えば数μm程度である。図14及び図15に示されるように、第4膜体61は、本体部64と、一対の第4接続部65,66と、一対の第4梁部67,68と、を有している。第4膜体61は、Z軸方向から見た場合に、第2膜体41と同一の形状を呈している。本体部64、一対の第4接続部65,66、及び、一対の第4梁部67,68は、一体的に形成されている。第4接続部65,66は、第4膜体61の外形の対角に位置している。第4接続部65,66は、それぞれ、Z軸方向から見た場合に例えば矩形状を呈している。このように、光検出器1Aでは、Z軸方向から見た場合における第4膜体61の外形が、本体部64、一対の第4接続部65,66、及び、一対の第4梁部67,68によって矩形状に形成されている。なお、Z軸方向から見た場合における第4膜体61の外形とは、本体部64、一対の第4接続部65,66、一対の第4梁部67,68、及び、後述する第4スリット61a,61bを含んだ第4膜体61全体の外形である。
第4梁部67は、本体部64と第4接続部65との間に配置されている。第4梁部67は、本体部64の一方の側において本体部64の外縁に沿って延在している。第4梁部67の一端は、第4接続部65と接続されており、第4梁部67の他端は、第4接続部65の近傍の位置で本体部64と接続されている。つまり、第4梁部67は、第1梁部37及び第3梁部57よりも短い。本体部64と第4接続部65との間、及び本体部64と第4梁部67との間には、第4スリット61aが一続きに形成されている。第4梁部68は、本体部64と第4接続部66との間に配置されている。第4梁部68は、本体部64の他方の側において本体部64の外縁に沿って延在している。第4梁部68の一端は、第4接続部66と接続されており、第4梁部68の他端は、第4接続部66の近傍の位置で本体部64と接続されている。つまり、第4梁部68は、第1梁部38及び第3梁部58よりも短い。本体部64と第4接続部66との間、及び本体部64と第4梁部68との間には、第4スリット61bが一続きに形成されている。第4梁部67,68のそれぞれの幅は、例えば数μm程度である。第4梁部67,68のそれぞれの長さは、例えば数μm~数十μm程度である。第4スリット61a,61bのそれぞれの幅は、例えば数μm程度である。
図16は、第2ダミー素子60の断面図である。図16のI-I、II-II、III-III、IV-IV、V-Vは、それぞれ、図15のI-I線、II-II線、III-III線、IV-IV線、V-V線に沿っての断面図である。図16に示されるように、第4膜体61の構造は、第2膜体41と同一である。第4膜体61の詳細な説明は、省略する。
図16に示されるように、第2ダミー素子60に対向する領域においては、基板2Aの表面2aは、絶縁層27によって完全に覆われている。第4電極ポスト62,63は、絶縁層27の表面に接合されている。これにより、第2ダミー素子60は、回路部22Aと電気的に絶縁されている。また、第4膜体61は、第4電極ポスト62,63によって、空隙S4を介して基板2Aの表面2a上に支持されている。
[基板の構成]
図6、図10、図13及び図16に示されるように、基板2Aは、半導体基板21と、回路部22Aと、絶縁層23と、を有している。半導体基板21の材料は、例えばシリコンである。回路部22Aは、半導体基板21の表面に層状に設けられている。絶縁層23は、基板2Aの表面2aが平坦となるように、半導体基板21上において回路部22Aの各構成(すなわち、補正回路8、リードアウトサーキット9、及び複数のシフトレジスタ11a,11b,11cによって構成される信号読出し回路7、並びに、各構成を互いに電気的に接続する複数の配線)を覆っている。絶縁層23の材料は、例えばシリコン窒化膜(SiN)等である。
一部の第1ダミー素子50及び一部の第2ダミー素子60は、Z軸方向から見た場合に、回路部22Aと重なっている。具体的には、一部の第1ダミー素子50及び一部の第2ダミー素子60は、Z軸方向から見た場合に、信号読出し回路7と重なっている(図1参照)。より具体的には、Z軸方向から見た場合に、画素部3に対してシフトレジスタ11a側に配置された第1ダミー素子50は、シフトレジスタ11aと重なっている。また、Z軸方向から見た場合に、リファレンス部4に対してシフトレジスタ11b側に配置された第2ダミー素子60は、シフトレジスタ11bと重なっている。また、Z軸方向から見た場合に、リファレンス部4に対して補正回路8側に配置された第2ダミー素子60は、補正回路8と重なっている。なお、リファレンス部4に対して補正回路8側に配置された第2ダミー素子60は、リードアウトサーキット9とも重なっていてもよい。なお、ダミー素子が、Z軸方向から見た場合に、信号読出し回路7と重なっているとは、複数のダミー素子のうち、少なくとも一部のダミー素子が、信号読出し回路7と重なっていることをいう。
[光検出器の動作]
以上のように構成された光検出器1Aでは、以下のように、光が検出される。まず、光が光検出素子30の受光部34に入射すると、上述した光共振構造を構成する光吸収層76において熱が生じる。このとき、受光部34と基板2Aとは、空隙S1によって熱的に分離されている。また、受光部34と第1接続部35及び第1梁部37とは、第1スリット31aによって熱的に分離されている。また、受光部34と第1接続部36及び第1梁部38とは、第1スリット31bによって熱的に分離されている。このため、光吸収層76において生じた熱が、第1梁部37,38及び第1接続部35,36を介して、基板2A側に逃げるようなことが抑制される。更に、光吸収層76と第1配線層71,72とは、分離層77によって熱的に分離されている。このため、光吸収層76において生じた熱が分離層77を介して第1抵抗層75に十分に伝わる前に、当該熱が第1配線層71,72を介して基板2A側に逃げるようなことが抑制される。
光吸収層76において生じた熱は、分離層77を介して第1抵抗層75に伝わる。そして、この熱によって第1抵抗層75は、温度が上昇すると共に電気抵抗が低下する。この電気抵抗の変化による信号は、第1配線層71,72、第1電極ポスト32,33、及び第1電極パッド25,26を介して、信号読出し回路7に送られる。シフトレジスタ11a及びシフトレジスタ11cは、I/Oパッド12を介して駆動信号が入力されると、画素部3における列及び行のアドレスを指定して、各光検出素子30における上記信号を選択して読み出す。このとき、リファレンス部4のリファレンス素子40からも、電気抵抗の変化による信号が信号読出し回路7に送られる。シフトレジスタ11b及びシフトレジスタ11cは、I/Oパッド12を介して駆動信号が入力されると、リファレンス部4における列及び行のアドレスを指定して、各リファレンス素子40における上記信号を選択して読み出す。補正回路8は、シフトレジスタ11a,11b,11cによって読み出された信号を補正して出力する。リードアウトサーキット9は、補正回路8によって出力された信号を増幅、測定及び保持する。I/Oパッド12は、リードアウトサーキット9によって増幅、測定及び保持された信号を、順次出力する。そして、光検出器1Aでは、光検出素子30からの信号とリファレンス素子40からの信号との差分に基づいて光が検出される。
なお、1つのリファレンス素子40における信号は、対応する複数の光検出素子30のそれぞれにおける信号が読み出される毎に読み出される。つまり、1つのリファレンス素子40は、対応する複数の光検出素子30の補償に用いられる。このため、1つのリファレンス素子40の検出精度が、複数の光検出素子30の検出精度に影響を与える。また、リファレンス素子40における信号が読み出される回数は、光検出素子30における信号が読み出される回数よりも大きい。このため、リファレンス素子40は、光検出素子30に比べて劣化し易い。このような理由により、リファレンス素子による補償精度を確保するための工夫は欠かせない。
[作用及び効果]
以上説明したように、光検出器1Aでは、第1ダミー素子50が第1領域3aの外縁に沿って配置され、第2ダミー素子60が第2領域4aの外縁に沿って配置されている。このため、第1ダミー素子50及び第2ダミー素子60が存在せずに空間が形成されているような場合に比べ、光検出素子30の第1膜体31、及びリファレンス素子40の第2膜体41が均一な環境下に置かれ、その結果、光検出素子30の検出精度、及びリファレンス素子40の検出精度が向上する。その一方で、第1ダミー素子50及び第2ダミー素子60が、回路部22Aと電気的に絶縁されているため、第1ダミー素子50及び第2ダミー素子60を回路部22Aに電気的に接続するための回路構造が不要となる。よって、光検出器1Aによれば、構造の複雑化を抑制しつつ検出精度を確保することができる。
また、光検出器1Aでは、第1ダミー素子50が、第1領域3aの外縁と交差する方向に並ぶように、表面2aのうち第1領域3a及び第2領域4a以外の領域に複数配置され、第2ダミー素子60が、第2領域4aの外縁と交差する方向に並ぶように、表面2aのうち第1領域3a及び第2領域4a以外の領域に複数配置されている。この構成によれば、光検出素子30の第1膜体31、及びリファレンス素子40の第2膜体41がより均一な環境下に置かれ、その結果、光検出素子30の検出精度、及びリファレンス素子40の検出精度がより一層向上する。
また、光検出器1Aでは、第1ダミー素子50が、表面2aのうち第1領域3aと第2領域4aとの間の領域に、第1領域3aの外縁に沿って配置され、第2ダミー素子60が、表面2aのうち第1領域3aと第2領域4aとの間の領域に、第2領域4aの外縁に沿って配置されている。この構成によれば、第1ダミー素子50が第1領域3aの外縁に沿って配置されていることに加えて、第1ダミー素子50が第1領域3aと第2領域4aとの間の領域に配置され、第2ダミー素子60が第2領域4aの外縁に沿って配置されていることに加えて、第2ダミー素子60が第1領域3aと第2領域4aとの間の領域に配置されている。このため、光検出素子30の第1膜体31、及びリファレンス素子40の第2膜体41がより均一な環境下に置かれ、その結果、光検出素子30の検出精度、リファレンス素子40の検出精度がより一層向上する。
また、光検出器1Aでは、第1ダミー素子50及び第2ダミー素子60のそれぞれが、第1領域3a及び第2領域4aのそれぞれを4列で囲むように、第1領域3aの外縁及び第2領域4aの外縁のそれぞれに沿って表面2aに複数配置されている。この構成によれば、リファレンス素子40の第2膜体41、及び光検出素子30の第1膜体31が均一な環境下に置かれ、その結果、リファレンス素子40の検出精度、及び光検出素子30の検出精度が向上する。
また、光検出器1Aでは、第2領域4aの外縁に沿って配置された第2ダミー素子60の第4膜体61は、Z軸方向から見た場合に、リファレンス素子40の第2膜体41と同一の形状を呈しており、第1領域3aの外縁に沿って配置された第1ダミー素子50の第3膜体51は、Z軸方向から見た場合に、光検出素子30の第1膜体31と同一の形状を呈している。この構成によれば、リファレンス素子40の第2膜体41、及び光検出素子30の第1膜体31がより均一な環境下に置かれ、その結果、リファレンス素子40の検出精度、及び光検出素子30の検出精度がより一層向上する。
また、光検出器1Aでは、回路部22Aが、信号読出し回路7を含み、一部の第1ダミー素子50及び一部の第2ダミー素子60が、Z軸方向から見た場合に、信号読出し回路7と重なっている。この構成によれば、光検出器1Aの構造の複雑化を抑制しつつ、光検出器1Aの小型化を図ることができる。また、信号読出し回路7の配線長を短縮することによって、信号読出し回路7の読出し特性を改善することができる。
また、光検出器1Aでは、第1ダミー素子50が、第1領域3aを囲むように、第1領域3aの外縁に沿って表面2aに複数配置されているため、光検出素子30の側方から第1膜体31に入射する迷光が、第1ダミー素子50によって遮られる。これにより、光検出素子30の検出精度が向上する。
[光検出素子の製造方法]
次に、光検出素子30の製造方法について、図17~図26を参照しつつ説明する。図17~図23、及び図26の各図において、(b)のI-I、II-II、III-III、IV-IV、V-Vは、それぞれ、(a)のI-I線、II-II線、III-III線、IV-IV線、V-V線に沿っての断面図である。図24及び図25においては、上記(a)のような図が省略されている。
まず、図17に示されるように、光反射層24、第1電極パッド25,26、及び絶縁層27が設けられた基板2Aを用意する。続いて、図18に示されるように、光反射層24、第1電極パッド25,26、及び絶縁層27を覆うように基板2Aの表面2aに犠牲層39を形成する。犠牲層39の材料は、例えばポリイミド等である。続いて、図19に示されるように、犠牲層39の一部をエッチングによって除去することで、犠牲層39に貫通孔39a,39bを形成する。各貫通孔39a,39bは、それぞれ第1電極パッド25,26上において、貫通孔27a,27bに対応して形成される。そして、各貫通孔39a,39bにおいては、第1電極パッド25,26のそれぞれにおける基板2Aとは反対側の表面が露出させられる。各貫通孔39a,39bの内面は、それぞれ、例えば円錐台状のテーパ面である。各貫通孔39a,39bの内面は、それぞれ第1電極パッド25,26から基板2Aとは反対側に向かって広がっている。貫通孔39a,39bの小径は、貫通孔27a,27bの径よりも大きい。
続いて、図20に示されるように、犠牲層39上に絶縁層74を形成する。絶縁層74は、各貫通孔39a,39bのそれぞれにおいて、内面が例えば円錐台状のテーパ面となるように形成される。続いて、絶縁層74の一部をエッチングによって除去することで、第1電極パッド25,26のそれぞれにおける基板2Aとは反対側の表面を露出させる。
続いて、図21に示されるように、貫通孔39aにおける絶縁層74上に第1電極ポスト32を形成すると共に,貫通孔39bにおける絶縁層74上に第1電極ポスト33を形成する。第1電極ポスト32,33のそれぞれは、例えば蒸着によって形成される。そして、第1電極ポスト32,33は、例えばドライエッチングによって所定の形状に加工される。続いて、図22に示されるように、第1電極ポスト32,33を覆うように絶縁層74上に第1配線層71,72を形成する。第1配線層71,72のそれぞれは、例えば蒸着によって形成される。そして、第1配線層71,72は、例えばドライエッチングによって上述した形状に加工される。
続いて、図23に示されるように、基板2Aの反対側から第1配線層71,72を覆うように、受光部34、第1梁部37,38、及び、第1接続部35,36に渡って絶縁層73を形成する。絶縁層73は、エッチングによって上述した形状に加工される。続いて、図24に示されるように、受光部34において、基板2Aの反対側から絶縁層73を覆うように第1抵抗層75を形成すると共に、第1接続部35,36において、絶縁層73上に第1抵抗層75を形成する。第1抵抗層75は、例えばドライエッチングによって上述した形状に加工される。そして、受光部34及び第1接続部35,36において、基板2Aの反対側から第1抵抗層75を覆うように分離層77を形成すると共に、第1梁部37及び第1梁部38において、絶縁層73上に分離層77を形成する。
続いて、図25に示されるように、受光部34において、分離層77上に光吸収層76を形成し、更に貫通孔31cを形成する。光吸収層76は、エッチングによって上述した形状に加工される。貫通孔31cは、エッチングによって上述した位置に形成される。続いて、図26に示されるように、例えばドライエッチングによって第1スリット31a,31bを上述した位置に形成し、更に、第1スリット31a,31b及び貫通孔31cからドライエッチングを進行させ、犠牲層39を除去することで、空隙S1を形成する。
なお、リファレンス素子40の製造方法は、光吸収層76を形成しない点において、上述した光検出素子30の製造方法と相違している。また、第1ダミー素子50及び第2ダミー素子60の製造方法は、光吸収層76を形成しない点、及び、犠牲層39及び絶縁層84の一部を除去することで、露出させられるのが電極パッドの表面ではなく、絶縁層27の表面である点において、上述した光検出素子30の製造方法と相違している。なお、複数の光検出素子30、複数のリファレンス素子40、複数の第1ダミー素子50、及び複数の第2ダミー素子60の製造は、光反射層24、第1電極パッド25,26、及び絶縁層27が設けられた基板2Aに対して同時進行で実施される。
光検出素子30の製造方法において、ドライエッチングが施されるときには、例えば第1領域3aの中央付近と第1領域3aの縁部とにおいては、ローディング効果等に起因してエッチャント(エッチングガス)の密度分布に偏りが生じてしまい、第1電極ポスト32,33、第1配線層71,72、第1抵抗層75、及び第1膜体31の形状が不均一となることがある。その結果、製造された光検出素子30による検出精度が低下するおそれがある。そこで、光検出素子30の製造は、上述したように第1領域3aを囲んでいる複数の第1ダミー素子50と同時進行で実施されるため、第1領域3aの中央付近と第1領域3aの縁部とにおいて、エッチングパターンの疎密状態が不均一となることが抑制される。これにより、ローディング効果に起因して、第1領域3aの中央付近と第1領域3aの縁部とにおいて、エッチャントの密度分布に偏りが生じることが抑制される。従って、第1電極ポスト32,33、第1配線層71,72、第1抵抗層75、及び第1膜体31の形状が不均一となることが抑制される。つまり、光検出素子30の製造プロセスが安定化される。よって、光検出素子30による検出精度が確保される。
このような効果は、リファレンス素子40の製造においても同様に奏される。すなわち、リファレンス素子40の製造は、上述したように第2領域4aを囲んでいる複数の第2ダミー素子60と同時進行で実施されるため、第2領域4aの中央付近と第2領域4aの縁部とにおいて、エッチングパターンが不均一となることが抑制される。これにより、ローディング効果に起因して、第2領域4aの中央付近と第2領域4aの縁部とにおいて、エッチャントの密度分布に偏りが生じることが抑制される。従って、第2電極ポスト42,43、第2配線層81,82、第2抵抗層85、及び第2膜体41の形状が不均一となることが抑制される。つまり、リファレンス素子40の製造プロセスが安定化される。よって、リファレンス素子40による検出精度が確保される。
また、第2膜体41は、光吸収層76を有していないため、第1膜体31よりも薄く形成される場合がある。このため、第2膜体41は、第1膜体31に比べて変形し易い。従って、第2膜体41を精度よく製造することが重要になる。つまり、上述したような製造プロセスが安定化される効果は、リファレンス素子40にとって特に有効である。また、Z軸方向から見た場合に、第2ダミー素子60がリファレンス素子40と同一の形状を呈しており、第1ダミー素子50が光検出素子30と同一の形状を呈しているため、上述したエッチングパターンの疎密状態が不均一となることが抑制される効果が更に顕著となる。
[第1実施形態の変形例]
以上、本発明の第1実施形態について説明したが、本発明は、第1実施形態に限定されるものではない。
第3領域5a及び第4領域6aのそれぞれが、第1領域3a及び第2領域4aのそれぞれを囲んでいる例を示したが、図27に示されるように、第4領域6aのみが、第1領域3a及び第2領域4aのそれぞれを囲んでいてもよい。つまり、第2ダミー素子60のみが、第1領域3a及び第2領域4aのそれぞれを囲むように、第1領域3aの外縁及び第2領域4aの外縁のそれぞれに沿って基板2Aの表面2aに複数配置されていてもよい。
また、図28に示されるように、第3領域5a及び第4領域6aは、第1領域3a及び第2領域4aの外縁の全体を囲んでいてもよい。つまり、第1ダミー素子50及び第2ダミー素子60は、第1領域3a及び第2領域4aの外縁の全体を囲むように、第1領域3a及び第2領域4aの外縁に沿って基板2Aの表面2aに複数配置されていてもよい。具体的には、第3領域5aは、第2領域4a側に向けて開口するU字状を呈しており、第4領域6aは、第1領域3a側に向けて開口するU字状を呈している。第3領域5a及び第4領域6aは、矩形環状を呈するように互いに隣接している。そして、第1領域3a及び第2領域4aは、当該矩形環状の内側に位置している。この場合、第1領域3aと第2領域4aとは、互いに隣接している。第1領域3aと第2領域4aとは、互いに離間していてもよい。第1領域3aと第2領域4aとの間には、第1ダミー素子50及び第2ダミー素子60が配置されていない。
第3領域5a及び第4領域6aが、第1領域3a及び第2領域4aの外縁の全体を囲んでいる場合においても、リファレンス素子40の第2膜体41、及び光検出素子30の第1膜体31が均一な環境下に置かれ、その結果、リファレンス素子40の検出精度、及び光検出素子30の検出精度が向上する。第1領域3a及び第2領域4aの外縁の全体とは、第1領域3aから第2領域4aに渡った領域の外縁のことをいう。第1領域3aと第2領域4aとが互いに隣接している場合には、第1領域3a及び第2領域4aによって構成される領域が、第1領域3aから第2領域4aに渡った領域である。第1領域3aと第2領域4aとが互いに離間している場合には、第1領域3a、第2領域4a、及び第1領域3aと第2領域4aとの間の領域の合計が、第1領域3aから第2領域4aに渡った領域である。
また、図29に示されるように、第4領域6aのみが、第1領域3a及び第2領域4aの外縁の全体を囲んでいてもよい。つまり、第2ダミー素子60のみが、第1領域3a及び第2領域4aの外縁の全体を囲むように、第1領域3a及び第2領域4aの外縁に沿って基板2Aの表面2aに複数配置されていてもよい。
また、図30に示されるように、第1領域3aは、いずれの領域によっても囲まれていなくてもよい。つまり、第1領域3aは、いずれのダミー素子によっても囲まれていなくてもよい。第4領域6aは、第2領域4aのみを囲んでいる。つまり、第2ダミー素子60は、第2領域4aのみを囲むように、第2領域4aの外縁に沿って基板2Aの表面2aに複数配置されている。
また、図31に示されるように、第4領域6aは、第2領域4aの第1領域3a側の辺部以外の辺部のみを囲んでいてもよい。つまり、第2ダミー素子60は、第2領域4aの第1領域3a側の辺部以外の辺部のみを囲むように、第2領域4aの外縁に沿って基板2Aの表面2aに複数配置されていてもよい。この場合、第1領域3aと第2領域4aとは、互いに隣接している。第1領域3aと第2領域4aとは、互いに離間していてもよい。
また、図32に示されるように、第4領域6aは、第2領域4aに対して第1領域3aとは反対側のみに形成されていてもよい。つまり、第2ダミー素子60は、第2領域4aに対して第1領域3aとは反対側の領域のみに、第2領域4aの外縁に沿って配置されていてもよい。この場合、第1領域3aと第2領域4aとは、互いに隣接している。第1領域3aと第2領域4aとは、互いに離間していてもよい。
また、図33に示されるように、第4領域6aは、第2領域4aに対して第1領域3aとは反対側のみに形成され、且つ、第3領域5aは、第1領域3aに対して第2領域4aとは反対側のみに形成されていてもよい。つまり、第2ダミー素子60は、第2領域4aに対して第1領域3aとは反対側の領域のみに、第2領域4aの外縁に沿って配置され、第1ダミー素子50は、第1領域3aに対して第2領域4aとは反対側の領域のみに、第1領域3aの外縁に沿って配置されていてもよい。この場合、第1領域3aと第2領域4aとは、互いに隣接している。第1領域3aと第2領域4aとは、互いに離間していてもよい。
また、図34に示されるように、第3領域5aは、第1領域3aの各辺部に沿った複数の矩形状の領域を含んでいてもよい。第1領域3aの辺部に沿った第3領域5aの領域の長さは、当該第1領域3aの辺部の長さと同一である。同様に、第4領域6aは、第2領域4aの各辺部に沿った複数の領域を含んでいてもよい。第2領域4aの辺部に沿った第4領域6aの領域の長さは、当該第2領域4aの辺部の長さと同一である。
また、図35に示されるように、第1領域3aは、いずれの領域によっても囲まれていない場合においても、第4領域6aは、第2領域4aの各辺部に沿った複数の領域を含んでいてもよい。
また、図36に示されるように、第3領域5a及び第4領域6aが、第1領域3a及び第2領域4aの外縁の全体を囲んでいる場合においても、第3領域5aは、第1領域3aの各辺部に沿った複数の矩形状の領域を含み、第4領域6aは、第2領域4aの各辺部に沿った複数の領域を含んでいてもよい。この場合、第1領域3aと第2領域4aとは、互いに隣接している。第1領域3aと第2領域4aとは、互いに離間していてもよい。
また、図37に示されるように、第4領域6aが第2領域4aの第1領域3a側の辺部以外の辺部のみを囲んでいる場合においても、第4領域6aは、第2領域4aの各辺部に沿った複数の領域を含んでいてもよい。この場合、第1領域3aと第2領域4aとは、互いに隣接している。第1領域3aと第2領域4aとは、互いに離間していてもよい。
第1ダミー素子50が第1領域3aを4列で囲み、第2ダミー素子60が第2領域4aを4列で囲む例を示したが、第1ダミー素子50は、第1領域3aを少なくとも1列で囲み、第2ダミー素子60は、第2領域4aを少なくとも1列で囲んでいればよい。また、第1ダミー素子50及び第2ダミー素子60が、第1領域3a及び第2領域4aの外縁の全体を囲んでいる場合においても、第1ダミー素子50及び第2ダミー素子60は、少なくとも1列で第1領域3a及び第2領域4aの外縁の全体を囲んでいればよい。
また、光検出素子30が例えば64列×64行~128列×128行程度となるように配置されている例を示したが、光検出素子30は、例えば32列×32行~480列×640行程度となるように配置されていればよい。また、リファレンス素子40が例えば16列×64行~16列×128行程度となるように配置されている例を示したが、リファレンス素子40は、例えば1列×32行~24列×640行程度となるように配置されていればよい。
また、基板2Aの表面2aのうち第1領域3aと第2領域4aとの間の領域に、第1ダミー素子50が第1領域3aの外縁に沿って配置され、第2ダミー素子60が第2領域4aの外縁に沿って配置されている例を示したが、基板2Aの表面2aのうち第1領域3aと第2領域4aとの間の領域には、第1ダミー素子50が第1領域3aの外縁に沿って配置され、又は、第2ダミー素子60が第2領域4aの外縁に沿って配置されていてもよい。つまり、基板2Aの表面2aのうち第1領域3aと第2領域4aとの間の領域には、第1ダミー素子50及び第2ダミー素子60の少なくとも一方が、第1領域3aの外縁及び第2領域4aの外縁の少なくとも一方に沿って配置されていればよい。
また、第1領域3aの外縁に沿って配置されるダミー素子、及び第2領域4aの外縁に沿って配置されるダミー素子の種類は、限定されない。例えば、第2ダミー素子60が第1領域3aの外縁に沿って配置され、第1ダミー素子50が第2領域4aの外縁に沿って配置されていてもよい。また、第1ダミー素子50及び第2ダミー素子60が第1領域3aの外縁に沿って配置され、第1ダミー素子50及び第2ダミー素子60が第2領域4aの外縁に沿って配置されていてもよい。また、第1ダミー素子50又は第2ダミー素子60に代えて、第1ダミー素子50及び第2ダミー素子60以外のダミー素子が、配置されていてもよい。
また、第1領域3a及び第2領域4aが矩形状を呈している例を示したが、第1領域3a及び第2領域4aは、例えば、矩形状以外の多角形状又は円形状を呈していてもよい。つまり、画素部3及びリファレンス部4は、Z軸方向から見た場合に、例えば、矩形状以外の多角形状又は円形状を呈していてもよい。また、第3領域5a及び第4領域6aが矩形環状を呈している例を示したが、第3領域5a及び第4領域6aの外縁は、例えば、矩形状以外の多角形状又は円形状を呈していていもよい。つまり、また、第1ダミー部5及び第2ダミー部6の外縁は、Z軸方向から見た場合に、例えば、矩形状以外の多角形状又は円形状を呈していていもよい。
また、第1膜体31、第2膜体41、第3膜体51、及び第4膜体61のそれぞれが、Z軸方向から見た場合に、矩形状を呈している例を示したが、第1膜体31、第2膜体41、第3膜体51、及び第4膜体61のそれぞれは、Z軸方向から見た場合に、例えば、矩形状以外の多角形状を呈していてもよい。
また、一部の第1ダミー素子50及び一部の第2ダミー素子60が、Z軸方向から見た場合に、信号読出し回路7と重なっている例を示したが、何れの第1ダミー素子50及び第2ダミー素子60も、Z軸方向から見た場合に、信号読出し回路7と重なっていなくてもよい。
また、第1ダミー素子50及び第2ダミー素子60の少なくとも一方が、第1領域3a及び第2領域4a以外の領域に、第1領域3aの外縁及び第2領域4aの外縁の何れか一方のみに沿って配置されていてもよい。つまり、第1ダミー素子50及び第2ダミー素子60の少なくとも一方が、第1領域3a及び第2領域4a以外の領域に、第1領域3aの外縁及び第2領域4aの外縁の少なくとも一方に沿って配置されていればよい。
また、第1ダミー素子50が、第1領域3aの外縁と交差する方向に並ぶように、基板2Aの表面2aのうち第1領域3a及び第2領域4a以外の領域に複数配置され、第2ダミー素子60が、第2領域4aの外縁と交差する方向に並ぶように、基板2Aの表面2aのうち第1領域3a及び第2領域4a以外の領域に複数配置されている例を示したが、これに限定されない。第1ダミー素子50及び第2ダミー素子60の少なくとも一方が、第1領域3aの外縁及び第2領域4aの外縁の何れか一方のみに交差する方向に並ぶように、基板2Aの表面2aのうち第1領域3a及び第2領域4a以外の領域に複数配置されていてもよい。つまり、第1ダミー素子50及び第2ダミー素子60の少なくとも一方が、第1領域3aの外縁及び第2領域4aの外縁の少なくとも一方と交差する方向に並ぶように、基板2Aの表面2aのうち第1領域3a及び第2領域4a以外の領域に複数配置されていればよい。
また、第1ダミー素子50が、光吸収層76を有していない例を示したが、第1ダミー素子50は、光吸収層76を有していてもよい。同様に、第1ダミー素子50の製造方法において、光吸収層76を形成しない例を示したが、第1ダミー素子50の製造方法においては、光吸収層76を形成してもよい。この場合、光検出素子30(光吸収層76)の製造プロセスが安定化される。
[第2実施形態]
図38に示されるように、第2実施形態の光検出器1Bは、画素部が1つの光検出素子30によって構成され、リファレンス部が1つのリファレンス素子40によって構成されている点において、第1実施形態の光検出器1Aと主に相違している。
光検出器1Bは、表面2bを有する基板2Bと、光検出素子30と、リファレンス素子40と、第1ダミー部5と、第2ダミー部6と、を備えている。基板2Bの厚さは、例えば数百μm程度である。光検出素子30、リファレンス素子40、第1ダミー部5、及び第2ダミー部6は、基板2Bの表面2b上に形成されている。
Z軸方向(基板2Bの厚さ方向)から見た場合に、光検出素子30とリファレンス素子40とは、表面2bに平行なX軸方向(Z軸に直交する方向)において並ぶように配置されている。光検出素子30とリファレンス素子40とは、互いに隣接している。光検出器1Bでは、1つのリファレンス素子40が1つの光検出素子30に対する補償に用いられている。第1ダミー部5は第2ダミー部6と共に、光検出素子30及びリファレンス素子40を囲んでいる。第1ダミー部5と第2ダミー部6とは、互いに隣接している。
基板2Bには、回路部22B、及び複数のI/Oパッド12が設けられている。回路部22Bは、基板2Bの表面2b側に層状に設けられている。I/Oパッド12は、基板2Bの表面2bに形成された金属膜によって構成されている。回路部22Bは、アナログ読出し回路(信号読出し回路)13と、ADコンバータ14と、DSP(デジタルシグナルプロセッサ)15と、デジタルインターフェース16と、タイミングジェネレータ17と、各構成を互いに電気的に接続する複数の配線(図示省略)と、を有している。
アナログ読出し回路13は、Z軸方向から見た場合に、矩形環状の領域に設けられている。アナログ読出し回路13は、Z軸方向から見た場合に、光検出素子30及びリファレンス素子40を囲んでいる。DSP15及びタイミングジェネレータ17は、アナログ読出し回路13に対して表面2bに平行なX軸方向(Z軸に直交する方向)における両側に配置されている。デジタルインターフェース16は、表面2bに平行なY軸方向(Z軸及びX軸に直交する方向)においてDSP15と並ぶように配置されている。ADコンバータ14は、Y軸方向において、タイミングジェネレータ17、アナログ読出し回路13、DSP15、及びデジタルインターフェース16と並ぶように配置されている。複数のI/Oパッド12は、表面2bの外縁に沿って配置されている。
図39に示されるように、第1領域3aと第2領域4aとは、互いに隣接している。第3領域5a及び第4領域6aは、第1領域3a及び第2領域4aの外縁の全体を囲んでいる。具体的には、第3領域5aは、1つの辺部が第1領域3aの大きさ分凹むような形状を呈しており、第4領域6aは、1つの辺部が第2領域4aの大きさ分凹むような形状を呈している。第3領域5a及び第4領域6aは、矩形環状を呈するように互いに隣接している。そして、第1領域3a及び第2領域4aは、当該矩形環状の内側に位置している。
光検出素子30の外縁は、Z軸方向から見た場合に、第1領域3aの外縁と重なっている。リファレンス素子40の外縁は、Z軸方向から見た場合に、第2領域4aの外縁と重なっている。第1ダミー部5の外縁は、Z軸方向から見た場合に、第3領域5aの外縁と重なっている。第2ダミー部6の外縁は、Z軸方向から見た場合に、第4領域6aの外縁と重なっている。
第1ダミー部5は、複数の第1ダミー素子50によって構成されている。第2ダミー部6は、複数の第2ダミー素子60によって構成されている。複数の第1ダミー素子50及び複数の第2ダミー素子60は、光検出素子30及びリファレンス素子40を複数列(ここでは、4列)で囲むように、第3領域5a及び第4領域6aに配置されている。このように、第1ダミー素子50及び第2ダミー素子60は、第1領域3a及び第2領域4aの外縁の全体を囲むように、第1領域3a及び第2領域4aの外縁に沿って表面2aに複数配置されている。つまり、第1ダミー素子50及び第2ダミー素子60は、光検出素子30及びリファレンス素子40を囲むように、光検出素子30及びリファレンス素子40の外縁に沿って表面2aに複数配置されている。
第1ダミー素子50及び第2ダミー素子60は、Z軸方向から見た場合に、回路部22Bと重なっている(図38参照)。具体的には、第1ダミー素子50及び第2ダミー素子60は、Z軸方向から見た場合に、アナログ読出し回路13と重なっている。
以上のように構成された光検出器1Bでは、以下のように、光が検出される。まず、光検出器1Aと同様に、光吸収層76において生じた熱は、分離層77を介して第1抵抗層75に伝わる。そして、この熱によって第1抵抗層75は、温度が上昇すると共に電気抵抗が低下する。この電気抵抗の変化による信号は、第1配線層71,72、第1電極ポスト32,33、及び第1電極パッド25,26を介して、アナログ読出し回路13に送られる。このとき、リファレンス素子40からも、電気抵抗の変化による信号がアナログ読出し回路13に送られる。アナログ読出し回路13は、光検出素子30の電気抵抗の変化による信号、及びリファレンス素子40の電気抵抗の変化による信号を増幅及び補正して出力する。ADコンバータ14は、アナログ読出し回路13によって増幅及び補正された信号をデジタル信号に変換する。DSP15は、ADコンバータ14によって変換されたデジタル信号に対して、所定の信号処理を施した後、デジタルインターフェース16に出力する。タイミングジェネレータ17は、I/Oパッド12を介して駆動信号が入力されると、DSP15に対して駆動タイミングの信号を出力する。デジタルインターフェース16は、DSP15によって出力された信号をI/Oパッド12を介して外部に出力する。I/Oパッド12は、デジタルインターフェース16によって生成された信号を、順次出力する。そして、光検出器1Bでは、光検出素子30からの信号とリファレンス素子40からの信号との差分に基づいて光が検出される。
以上説明したように、第2実施形態の光検出器1Bによれば、上述した第1実施形態の光検出器1Aと同様に、構造の複雑化を抑制しつつ検出精度を確保することができる。
また、画素部が1つの光検出素子30によって構成され、リファレンス部が1つのリファレンス素子40によって構成されている場合には、光検出器1Bの製造工程において、複数の素子が二次元マトリックス状に配置されている場合とは別に、ドライエッチングの条件を最適化する必要が生じてしまう。光検出器1Bでは、第1ダミー素子50及び第2ダミー素子60が、第1領域3a及び第2領域4aの外縁の全体を囲むように、第1領域3a及び第2領域4aの外縁に沿って基板2Bの表面2bに複数配置されているため、複数の素子が二次元マトリックス状に配置されている場合と同じ条件でドライエッチングを施すことができる。従って、製造工程が簡易化される。
[第2実施形態の変形例]
図40に示されるように、第3領域5aのみが、第1領域3a及び第2領域4aの外縁の全体を囲んでいてもよい。つまり、第1ダミー素子50のみが、第1領域3a及び第2領域4aの外縁の全体を囲むように、第1領域3a及び第2領域4aの外縁に沿って基板2Aの表面2aに複数配置されていてもよい。また、第3領域5aに代えて、第4領域6aのみが、第1領域3a及び第2領域4aの外縁の全体を囲んでいてもよい。つまり、第1ダミー素子50に代えて、第2ダミー素子60のみが、第1領域3a及び第2領域4aの外縁の全体を囲むように、第1領域3a及び第2領域4aの外縁に沿って基板2Aの表面2aに複数配置されていてもよい。
また、図41に示されるように、第3領域5aは、第1領域3aに対してY軸方向における両側、及び、第1領域3aに対して第2領域4aとは反対側において、それぞれ、Y軸方向及びX軸方向に沿って延在していてもよい。つまり、第1ダミー素子50は、第1領域3aに対してY軸方向における両側、及び、第1領域3aに対して第2領域4aとは反対側において、それぞれ、Y軸方向及びX軸方向に沿って複数配置されていてもよい。同様に、第4領域6aは、第2領域4aに対してY軸方向における両側、及び、第2領域4aに対して第1領域3aとは反対側において、それぞれ、Y軸方向及びX軸方向に沿って延在していてもよい。つまり、第2ダミー素子60は、第2領域4aに対してY軸方向における両側、及び、第2領域4aに対して第1領域3aとは反対側において、それぞれ、Y軸方向及びX軸方向に沿って複数配置されていてもよい。
また、第4領域6aに代えて、第3領域5aが、第2領域4aに対してY軸方向における両側、及び、第2領域4aに対して第1領域3aとは反対側において、それぞれ、Y軸方向及びX軸方向に沿って延在していてもよい。つまり、第2ダミー素子60に代えて、第1ダミー素子50が、第2領域4aに対してY軸方向における両側、及び、第2領域4aに対して第1領域3aとは反対側において、それぞれ、Y軸方向及びX軸方向に沿って複数配置されていてもよい。同様に、第3領域5aに代えて、第4領域6aが、第1領域3aに対してY軸方向における両側、及び、第1領域3aに対して第2領域4aとは反対側において、それぞれ、Y軸方向及びX軸方向に沿って延在していてもよい。つまり、第1ダミー素子50に代えて、第2ダミー素子60が、第1領域3aに対してY軸方向における両側、及び、第1領域3aに対して第2領域4aとは反対側において、それぞれ、Y軸方向及びX軸方向に沿って複数配置されていてもよい。
また、図42に示されるように、第1領域3aと第2領域4aとは、互いに離間していてもよい。この場合、第3領域5a及び第4領域6aのそれぞれが、第1領域3a及び第2領域4aのそれぞれを囲んでいる。つまり、第1ダミー素子50及び第2ダミー素子60のそれぞれが、第1領域3a及び第2領域4aのそれぞれを囲むように、第1領域3aの外縁及び第2領域4aの外縁のそれぞれに沿って表面2aに複数配置されている。
また、図43に示されるように、第3領域5aのみが、第1領域3a及び第2領域4aのそれぞれを囲んでいてもよい。つまり、第1ダミー素子50のみが、第1領域3a及び第2領域4aのそれぞれを囲むように、第1領域3aの外縁及び第2領域4aの外縁のそれぞれに沿って表面2aに複数配置されていてもよい。また、第3領域5aに代えて、第4領域6aのみが、第1領域3a及び第2領域4aのそれぞれを囲んでいてもよい。つまり、第1ダミー素子50に代えて、第2ダミー素子60のみが、第1領域3a及び第2領域4aのそれぞれを囲むように、第1領域3aの外縁及び第2領域4aの外縁のそれぞれに沿って表面2aに複数配置されていてもよい。
また、図44に示されるように、第3領域5aは、第1領域3aに対してY軸方向における両側、及び、第1領域3aに対してX軸方向における両側において、それぞれ、Y軸方向及びX軸方向に沿って延在していてもよい。つまり、第1ダミー素子50は、第1領域3aに対してY軸方向における両側、及び、第1領域3aに対してX軸方向における両側において、それぞれ、Y軸方向及びX軸方向に沿って複数配置されていてもよい。同様に、第4領域6aは、第2領域4aに対してY軸方向における両側、及び、第2領域4aに対してX軸方向における両側において、それぞれ、Y軸方向及びX軸方向に沿って延在していてもよい。つまり、第2ダミー素子60は、第2領域4aに対してY軸方向における両側、及び、第2領域4aに対してX軸方向における両側において、それぞれ、Y軸方向及びX軸方向に沿って複数配置されていてもよい。
また、第4領域6aに代えて、第3領域5aが、第2領域4aに対してY軸方向における両側、及び、第2領域4aに対してX軸方向における両側において、それぞれ、Y軸方向及びX軸方向に沿って延在していてもよい。つまり、第2ダミー素子60に代えて、第1ダミー素子50が、第2領域4aに対してY軸方向における両側、及び、第2領域4aに対してX軸方向における両側において、それぞれ、Y軸方向及びX軸方向に沿って複数配置されていてもよい。同様に、第3領域5aに代えて、第4領域6aが、第1領域3aに対してY軸方向における両側、及び、第1領域3aに対してX軸方向における両側において、それぞれ、Y軸方向及びX軸方向に沿って延在していてもよい。つまり、第1ダミー素子50に代えて、第2ダミー素子60が、第1領域3aに対してY軸方向における両側、及び、第1領域3aに対してX軸方向における両側において、それぞれ、Y軸方向及びX軸方向に沿って複数配置されていてもよい。
また、第1ダミー素子50及び第2ダミー素子60が、Z軸方向から見た場合に、アナログ読出し回路13と重なっている例を示したが、第1ダミー素子50及び第2ダミー素子60は、Z軸方向から見た場合に、アナログ読出し回路13と重なっていなくてもよい。