JP7142470B2 - 光検出器 - Google Patents

Description

本発明は、光検出器に関する。

光検出器として、受光による温度変化に基づいて光を検出するための光検出素子と、光検出素子における受光以外の要因による温度変化を補償するためのリファレンス素子と、を備えるものが知られている（例えば、特許文献１参照）。

特開２０１５－４５６４１号公報

上述したような光検出器では、光検出器としての検出精度を確保するために、リファレンス素子による補償精度をいかに確保するかが重要になる。特に、１つのリファレンス素子が複数の光検出素子の補償に用いられる場合には、１つのリファレンス素子の検出精度が複数の光検出素子の検出精度に影響を与えるため、リファレンス素子による補償精度を確保するための工夫は欠かせない。

そこで、本発明は、リファレンス素子による補償精度を確保することができる光検出器を提供することを目的とする。

本発明の光検出器は、表面を有する基板と、空隙を介して表面上に配置された第１膜体を有する光検出素子と、空隙を介して表面上に配置された第２膜体を有するリファレンス素子と、空隙を介して表面上に配置された膜体を有するダミー素子と、を備え、光検出素子は、受光による温度変化に基づいて光を検出するための素子であって、表面のうち第１領域に配置されており、リファレンス素子は、光検出素子における受光以外の要因による温度変化を補償するための素子であって、表面のうち第２領域に配置されており、ダミー素子は、表面のうち第２領域に対して第１領域とは反対側の領域に、第２領域の外縁に沿って配置されている。

この光検出器では、少なくとも１つのリファレンス素子に対して一方の側に光検出素子が配置され且つ他方の側にダミー素子が配置されることになる。これにより、例えば、少なくとも１つのリファレンス素子に対して一方の側に光検出素子が配置され且つ他方の側に空間が形成されるような場合に比べ、少なくとも１つのリファレンス素子の第２膜体が均一な環境下に置かれ、その結果、少なくとも１つのリファレンス素子の検出精度が向上する。よって、この光検出器によれば、リファレンス素子による補償精度を確保することができる。

本発明の光検出器では、ダミー素子は、第２領域の外縁と交差する方向に並ぶように、表面のうち第２領域に対して第１領域とは反対側の領域に複数配置されていてもよい。この構成によれば、少なくとも１つのリファレンス素子の第２膜体がより均一な環境下に置かれ、その結果、少なくとも１つのリファレンス素子の検出精度がより一層向上する。

本発明の光検出器では、第２領域の外縁に沿って配置されたダミー素子の膜体は、基板の厚さ方向から見た場合に、リファレンス素子の第２膜体と同一の形状を呈していてもよい。この構成によれば、少なくとも１つのリファレンス素子の第２膜体がより均一な環境下に置かれ、その結果、少なくとも１つのリファレンス素子の検出精度がより一層向上する。

本発明の光検出器では、ダミー素子は、表面のうち第１領域と第２領域との間の領域に、第１領域の外縁及び第２領域の外縁の少なくとも一方に沿って更に配置されていてもよい。この構成によれば、少なくとも１つのリファレンス素子の第２膜体がより均一な環境下に置かれ、その結果、少なくとも１つのリファレンス素子の検出精度がより一層向上する。

本発明の光検出器では、ダミー素子は、表面のうち第１領域に対して第２領域とは反対側の領域に、第１領域の外縁に沿って更に配置されていてもよい。この構成によれば、少なくとも１つの光検出素子に対して一方の側にダミー素子が配置され且つ他方の側にリファレンス素子が配置されることになる。これにより、例えば、少なくとも１つの光検出素子に対して一方の側に空間が形成され且つ他方の側にリファレンス素子が配置されるような場合に比べ、少なくとも１つの光検出素子の第１膜体が均一な環境下に置かれ、その結果、少なくとも１つの光検出素子の検出精度が向上する。

本発明の光検出器では、第１領域の外縁に沿って配置されたダミー素子の膜体は、基板の厚さ方向から見た場合に、光検出素子の第１膜体と同一の形状を呈していてもよい。この構成によれば、少なくとも１つの光検出素子の第１膜体がより均一な環境下に置かれ、その結果、少なくとも１つの光検出素子の検出精度がより一層向上する。

本発明の光検出器では、ダミー素子は、第１領域及び第２領域を少なくとも１列で囲むように、第１領域及び第２領域の外縁に沿って表面に複数配置されていてもよい。この構成によれば、少なくとも１つのリファレンス素子の第２膜体、及び少なくとも１つの光検出素子の第１膜体が均一な環境下に置かれ、その結果、少なくとも１つのリファレンス素子の検出精度、及び少なくとも１つの光検出素子の検出精度が向上する。

本発明の光検出器では、ダミー素子は、第１領域及び第２領域のそれぞれを少なくとも１列で囲むように、第１領域の外縁及び第２領域の外縁のそれぞれに沿って表面に複数配置されていてもよい。この構成によれば、少なくとも１つのリファレンス素子の第２膜体、及び少なくとも１つの光検出素子の第１膜体が均一な環境下に置かれ、その結果、少なくとも１つのリファレンス素子の検出精度、及び少なくとも１つの光検出素子の検出精度が向上する。

本発明の光検出器では、第２領域の外縁に沿って配置されたダミー素子の膜体は、基板の厚さ方向から見た場合に、リファレンス素子の第２膜体と同一の形状を呈しており、第１領域の外縁に沿って配置されたダミー素子の膜体は、基板の厚さ方向から見た場合に、光検出素子の第１膜体と同一の形状を呈していてもよい。この構成によれば、少なくとも１つのリファレンス素子の第２膜体、及び少なくとも１つの光検出素子の第１膜体がより均一な環境下に置かれ、その結果、少なくとも１つのリファレンス素子の検出精度、及び少なくとも１つの光検出素子の検出精度がより一層向上する。

本発明の光検出器では、基板には、光検出素子及びリファレンス素子と電気的に接続された回路部が設けられており、ダミー素子は、回路部と電気的に絶縁されていてもよい。この構成によれば、ダミー素子を回路部に電気的に接続するための回路構造が不要となるため、光検出器の構造の複雑化を抑制することができる。

本発明の光検出器では、回路部は、信号読出し回路を含み、ダミー素子は、基板の厚さ方向から見た場合に、信号読出し回路と重なっていてもよい。この構成によれば、光検出器の構造の複雑化を抑制しつつ、光検出器の小型化を図ることができる。

本発明によれば、リファレンス素子による補償精度を確保することができる光検出器を提供することができる。

第１実施形態の光検出器の平面図である。 図１の基板の表面における各領域を示す図である。 図２の各領域に配置された光検出素子、リファレンス素子、第１ダミー素子及び第２ダミー素子の平面図である。 図３の光検出素子の斜視図である。 図４の光検出素子の平面図である。 図４の光検出素子の断面図である。 光共振構造の原理を示す図である。 図３のリファレンス素子の斜視図である。 図８のリファレンス素子の平面図である。 図８のリファレンス素子の断面図である。 図３の第１ダミー素子の斜視図である。 図１１の第１ダミー素子の平面図である。 図１１の第１ダミー素子の断面図である。 図３の第２ダミー素子の斜視図である。 図１４の第２ダミー素子の平面図である。 図１４の第２ダミー素子の断面図である。 図６の光検出素子の製造方法を示す図である。 図６の光検出素子の製造方法を示す図である。 図６の光検出素子の製造方法を示す図である。 図６の光検出素子の製造方法を示す図である。 図６の光検出素子の製造方法を示す図である。 図６の光検出素子の製造方法を示す図である。 図６の光検出素子の製造方法を示す図である。 図６の光検出素子の製造方法を示す図である。 図６の光検出素子の製造方法を示す図である。 図６の光検出素子の製造方法を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第１実施形態の変形例の基板の表面における各領域を示す図である。 第２実施形態の光検出器の平面図である。 図３８の基板の表面における各領域を示す図である。 第２実施形態の変形例の基板の表面における各領域を示す図である。 第２実施形態の変形例の基板の表面における各領域を示す図である。 第２実施形態の変形例の基板の表面における各領域を示す図である。 第２実施形態の変形例の基板の表面における各領域を示す図である。 第２実施形態の変形例の基板の表面における各領域を示す図である。

以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。

［第１実施形態］
［光検出器の構成］
図１に示される光検出器１Ａは、ボロメータとしての機能を利用することで、光を検出する。当該光は、例えばテラヘルツ波を含む赤外線である。当該光が赤外線である場合、光検出器１Ａは、赤外イメージャ、又はサーモグラフィー等に用いられる。光検出器１Ａは、特に１μｍ～数十μｍの波長帯域の光の検出に優れた特性を有している。図１に示されるように、光検出器１Ａは、表面２ａを有する基板２Ａと、画素部３と、リファレンス部４と、第１ダミー部５と、第２ダミー部６と、を備えている。基板２Ａの厚さは、例えば数百μｍ程度である。画素部３、リファレンス部４、第１ダミー部５、及び第２ダミー部６は、基板２Ａの表面２ａ上に形成されている。

Ｚ軸方向（基板２Ａの厚さ方向）から見た場合に、画素部３とリファレンス部４とは、表面２ａに平行なＸ軸方向（Ｚ軸に直交する方向）において並ぶように配置されている。画素部３とリファレンス部４とは、互いに離間している。第１ダミー部５は、画素部３を囲んでいる。第２ダミー部６は、リファレンス部４を囲んでいる。第１ダミー部５と第２ダミー部６とは、互いに隣接している。

基板２Ａには、回路部２２Ａ、及び複数のＩ／Ｏパッド１２が設けられている。回路部２２Ａは、基板２Ａの表面２ａ側に層状に設けられている。Ｉ／Ｏパッド１２は、基板２Ａの表面２ａに形成された金属膜によって構成されている。回路部２２Ａは、信号読出し回路７と、各構成を互いに電気的に接続する複数の配線（図示省略）と、を有している。信号読出し回路７は、補正回路８と、リードアウトサーキット９と、複数のシフトレジスタ（走査回路）１１ａ，１１ｂ，１１ｃと、を含んでいる。

補正回路８は、リファレンス部４に対して画素部３とは反対側に配置されている。リードアウトサーキット９は、補正回路８に対してリファレンス部４とは反対側に配置されている。シフトレジスタ１１ａは、表面２ａに平行なＹ軸方向（Ｚ軸及びＸ軸に直交する方向）において画素部３と並ぶように配置されている。シフトレジスタ１１ｂは、Ｙ軸方向においてリファレンス部４と並ぶように配置されている。シフトレジスタ１１ｃは、リードアウトサーキット９に対して補正回路８とは反対側に配置されている。複数のＩ／Ｏパッド１２は、表面２ａの外縁に沿って配置されている。

図２に示されるように、基板２Ａの表面２ａは、第１領域３ａ、第２領域４ａ、第３領域５ａ、及び第４領域６ａを含んでいる。画素部３は、表面２ａのうち第１領域３ａに配置されている。リファレンス部４は、表面２ａのうち第２領域４ａに配置されている。第１ダミー部５は、表面２ａのうち第３領域５ａに配置されている。第２ダミー部６は、表面２ａのうち第４領域６ａに配置されている。

第１領域３ａと第２領域４ａとは、Ｘ軸方向において並ぶように配置されている。第１領域３ａと第２領域４ａとは、互いに離間している。第１領域３ａは、例えば矩形状を呈している。第２領域４ａは、例えば矩形状を呈している。Ｙ軸方向における第２領域４ａの長さは、Ｙ軸方向における第１領域３ａの長さと同一である。Ｘ軸方向における第２領域４ａの長さは、Ｘ軸方向における第１領域３ａの長さよりも短い。

第３領域５ａは、例えば矩形環状を呈している。第３領域５ａは、第１領域３ａに隣接するように第１領域３ａを囲んでいる。第４領域６ａは、例えば矩形環状を呈している。第４領域６ａは、第２領域４ａに隣接するように第２領域４ａを囲んでいる。第３領域５ａと第４領域６ａとは、互いに隣接している。Ｙ軸方向における第４領域６ａの長さは、Ｙ軸方向における第３領域５ａの長さと同一である。Ｘ軸方向における第４領域６ａの長さは、Ｘ軸方向における第３領域５ａの長さよりも短い。第２領域４ａを囲む第４領域６ａの幅は、第１領域３ａを囲む第３領域５ａの幅と同一である。

画素部３の外縁は、Ｚ軸方向から見た場合に、例えば矩形状を呈している。画素部３の外縁は、Ｚ軸方向から見た場合に、第１領域３ａの外縁と重なっている。リファレンス部４の外縁は、Ｚ軸方向から見た場合に、例えば矩形状を呈している。リファレンス部４の外縁は、Ｚ軸方向から見た場合に、第２領域４ａの外縁と重なっている。第１ダミー部５は、Ｚ軸方向から見た場合に、例えば矩形環状を呈している。第１ダミー部５の外縁及び内縁のそれぞれは、Ｚ軸方向から見た場合に、第３領域５ａの外縁及び内縁のそれぞれと重なっている。第２ダミー部６は、Ｚ軸方向から見た場合に、例えば矩形環状を呈している。第２ダミー部６の外縁及び内縁のそれぞれは、Ｚ軸方向から見た場合に、第４領域６ａの外縁及び内縁のそれぞれと重なっている。

図３は、図２における領域IIIの拡大図である。図３に示されるように、画素部３は、複数の光検出素子３０によって構成されている。各光検出素子３０は、受光による温度変化に基づいて光を検出するための素子である。複数の光検出素子３０は、二次元マトリックス状に配列されるように、第１領域３ａに配置されている。光検出素子３０は、例えば６４列×６４行～１２８列×１２８行程度となるように配置されている。Ｚ軸方向から見た場合における光検出素子３０の外形は、例えば矩形状を呈している。

リファレンス部４は、複数のリファレンス素子４０によって構成されている。各リファレンス素子４０は、光検出素子３０における受光以外の要因による温度変化を補償するための素子である。複数のリファレンス素子４０は、二次元マトリックス状に配列されるように、第２領域４ａに配置されている。リファレンス素子４０は、例えば１６列×６４行～１６列×１２８行程度となるように配置されている。Ｚ軸方向から見た場合におけるリファレンス素子４０の外形は、例えば矩形状を呈している。光検出器１Ａでは、１つのリファレンス素子４０が複数の光検出素子３０（例えば、その１つのリファレンス素子４０と同一の行に並んだ複数の光検出素子３０）に対する補償に用いられている。

第１ダミー部５は、複数の第１ダミー素子５０によって構成されている。複数の第１ダミー素子５０は、画素部３を複数列（ここでは、４列）で囲むように、第３領域５ａに配置されている。このように、第１ダミー素子５０は、第１領域３ａを囲むように第１領域３ａの外縁に沿って表面２ａに複数配置されている。つまり、第１ダミー素子５０は、画素部３を囲むように画素部３の外縁に沿って表面２ａに複数配置されている。Ｚ軸方向から見た場合における第１ダミー素子５０の外形は、例えば矩形状を呈している。

第２ダミー部６は、複数の第２ダミー素子６０によって構成されている。複数の第２ダミー素子６０は、リファレンス部４を複数列（ここでは、４列）で囲むように、第４領域６ａに配置されている。このように、第２ダミー素子６０は、第２領域４ａを囲むように第２領域４ａの外縁に沿って表面２ａに複数配置されている。つまり、第２ダミー素子６０は、リファレンス部４を囲むようにリファレンス部４の外縁に沿って表面２ａに複数配置されている。Ｚ軸方向から見た場合における第２ダミー素子６０の外形は、例えば矩形状を呈している。

以上のように、基板２Ａの表面２ａのうち第２領域４ａに対して第１領域３ａとは反対側の領域には、第２ダミー素子６０が第２領域４ａの外縁に沿って配置されている。第２ダミー素子６０は、第２領域４ａの外縁と交差する方向に並ぶように、基板２Ａの表面２ａのうち第２領域４ａに対して第１領域３ａとは反対側の領域に複数配置されている。基板２Ａの表面２ａのうち第１領域３ａと第２領域４ａとの間の領域には、第１ダミー素子５０が第１領域３ａの外縁に沿って配置され、第２ダミー素子６０が第２領域４ａの外縁に沿って配置されている。基板２Ａの表面２ａのうち第１領域３ａに対して第２領域４ａとは反対側の領域には、第１ダミー素子５０が第１領域３ａの外縁に沿って配置されている。第１ダミー素子５０は、第１領域３ａの外縁と交差する方向に並ぶように、基板２Ａの表面２ａのうち第１領域３ａに対して第２領域４ａとは反対側の領域に複数配置されている。

［光検出素子の構成］
図４に示されるように、光検出素子３０は、第１膜体３１と、一対の第１電極ポスト３２，３３と、を有している。

第１膜体３１は、空隙Ｓ１を介して基板２Ａの表面２ａ上に配置されている。第１膜体３１は、基板２Ａの表面２ａと略平行に配置されている。第１膜体３１と基板２Ａの表面２ａとの距離は、例えば数μｍ程度である。図４及び図５に示されるように、第１膜体３１は、受光部３４と、一対の第１接続部３５，３６と、一対の第１梁部３７，３８と、を有している。受光部３４、一対の第１接続部３５，３６、及び、一対の第１梁部３７，３８は、一体的に形成されている。第１接続部３５，３６は、第１膜体３１の外形の対角に位置している。第１接続部３５，３６は、それぞれ、Ｚ軸方向から見た場合に例えば矩形状を呈している。このように、光検出器１Ａでは、Ｚ軸方向から見た場合における第１膜体３１の外形が、受光部３４、一対の第１接続部３５，３６、及び、一対の第１梁部３７，３８によって矩形状に形成されている。なお、Ｚ軸方向から見た場合における第１膜体３１の外形とは、受光部３４、一対の第１接続部３５，３６、一対の第１梁部３７，３８、及び、後述する第１スリット３１ａ，３１ｂを含んだ第１膜体３１全体の外形である。

第１梁部３７は、受光部３４と第１接続部３５との間に配置されている。第１梁部３７は、受光部３４の一方の側において受光部３４の外縁に沿って延在している。第１梁部３７の一端は、第１接続部３５と接続されており、第１梁部３７の他端は、第１接続部３６の近傍の位置で受光部３４と接続されている。受光部３４と第１接続部３５との間、及び受光部３４と第１梁部３７との間には、第１スリット３１ａが一続きに形成されている。第１梁部３８は、受光部３４と第１接続部３６との間に配置されている。第１梁部３８は、受光部３４の他方の側において受光部３４の外縁に沿って延在している。第１梁部３８の一端は、第１接続部３６と接続されており、第１梁部３８の他端は、第１接続部３５の近傍の位置で受光部３４と接続されている。受光部３４と第１接続部３６との間、及び受光部３４と第１梁部３８との間には、第１スリット３１ｂが一続きに形成されている。第１梁部３７，３８のそれぞれの幅は、例えば数μｍ程度である。第１梁部３７，３８のそれぞれの長さは、例えば数十～数百μｍ程度である。第１スリット３１ａ，３１ｂのそれぞれの幅は、例えば数μｍ程度である。

第１電極ポスト３２は、基板２Ａと第１接続部３５との間に配置されている。第１電極ポスト３２は、基板２Ａから第１膜体３１に向かって広がる筒状を呈している。第１電極ポスト３３は、基板２Ａと第１接続部３６との間に配置されている。第１電極ポスト３３は、基板２Ａから第１膜体３１に向かって広がる筒状を呈している。第１電極ポスト３２，３３のそれぞれの高さは、例えば数μｍ程度である。第１電極ポスト３２，３３のそれぞれの材料は、例えばＴｉ等の金属材料である。

図６は、光検出素子３０の断面図である。図６のI－I、II－II、III－III、IV－IV、V－Vは、それぞれ、図５のI－I線、II－II線、III－III線、IV－IV線、V－V線に沿っての断面図である。図６に示されるように、第１膜体３１は、一対の第１配線層７１，７２と、絶縁層７３，７４と、第１抵抗層７５と、光吸収層７６と、分離層７７と、を含んでいる。

図５及び図６に示されるように、Ｚ軸方向から見た場合に、第１配線層７１，７２は、受光部３４において第１ギャップＧ１を介して互いに対向している。第１ギャップＧ１は、第１ラインＬ１に沿って延在している。第１ラインＬ１は、Ｚ軸方向から見た場合に第１膜体３１の重心位置Ｃ１を挟んで対向する対角間において延在している。具体的には、第１ラインＬ１は、Ｚ軸方向から見た場合に、第１膜体３１における重心位置Ｃ１を通り且つ第１接続部３５，３６のそれぞれを結ぶ第１対角線Ｄ１に沿って蛇行状に延在している。第１ラインＬ１は、蛇行部を有している。蛇行部は、受光部３４において、受光部３４の一方の側に延びた後、例えば１８０°折り返して、受光部３４の他方の側に延びた後、例えば１８０°折り返して、再び受光部３４の一方の側に延びることを繰り返すことによって構成されている。

光検出素子３０では、一方の側とは、Ｚ軸方向から見た場合に、第１対角線Ｄ１に対して一方の側（例えば第１梁部３７が存在する側）をいい、他方の側とは、Ｚ軸方向から見た場合に、第１対角線Ｄ１に対して一方の側とは反対の側（例えば第１梁部３８が存在する側）をいう。

第１配線層７１，７２は、受光部３４において、第１ラインＬ１に沿った方向において細長く形成されている。つまり、Ｚ軸方向から見た場合に、受光部３４において、第１ラインＬ１に沿った方向における第１配線層７１，７２のそれぞれの長さは、第１ラインＬ１に垂直な方向における第１配線層７１，７２のそれぞれの幅よりも大きい。第１ラインＬ１に垂直な方向とは、Ｚ軸方向から見た場合に、第１ラインＬ１の各位置における接線に垂直な方向をいう。第１ラインＬ１が曲線部を含んでいる場合に、曲線部の各位置においては、第１ラインＬ１に垂直な方向はそれぞれ相違する。

Ｚ軸方向から見た場合に、受光部３４において、第１ラインＬ１に沿った方向における第１配線層７１，７２のそれぞれの長さは、例えば、数十～数百μｍ程度である。Ｚ軸方向から見た場合に、第１ラインＬ１に垂直な方向における第１配線層７１，７２のそれぞれの幅は、例えば数μｍ程度である。Ｚ軸方向から見た場合に、第１ラインＬ１に垂直な方向における第１ギャップＧ１の幅は、例えば数μｍ程度である。第１配線層７１，７２のそれぞれの厚さは、例えば数十～数百ｎｍ程度である。

第１配線層７１は、受光部３４から第１梁部３７を介して第１接続部３５に延在している。第１配線層７１は、第１接続部３５において第１電極ポスト３２上に形成されている。第１配線層７１は、第１電極ポスト３２と電気的に接続されている。第１配線層７２は、受光部３４から第１梁部３８を介して第１接続部３６に延在している。第１配線層７２は、第１接続部３６において第１電極ポスト３３上に形成されている。第１配線層７２は、第１電極ポスト３３と電気的に接続されている。第１配線層７１，７２のそれぞれの材料は、例えばＴｉ等の金属材料である。

絶縁層７３は、第１配線層７１，７２のそれぞれにおける基板２Ａとは反対側の表面を覆うように、受光部３４、第１梁部３７，３８、及び、第１接続部３５，３６に渡って形成されている。絶縁層７３は、第１配線層７１，７２のそれぞれにおける基板２Ａとは反対側の表面のうち第１ラインＬ１に沿った領域を露出させた状態で、第１配線層７１，７２における基板２Ａとは反対側の表面に形成されている。絶縁層７３は、第１接続部３５，３６において、第１配線層７１，７２のそれぞれの側面を覆っている。絶縁層７４は、第１配線層７１，７２のそれぞれにおける基板２Ａ側の表面を覆うように、受光部３４、第１梁部３７，３８、及び、第１接続部３５，３６に渡って形成されている。絶縁層７４は、第１接続部３５，３６において、第１配線層７１，７２のそれぞれにおける基板２Ａ側の表面及び第１電極ポスト３２，３３のそれぞれの外面３２ａ，３３ａを覆っている。絶縁層７３及び絶縁層７４のそれぞれの厚さは、例えば数十ｎｍ程度である。絶縁層７３及び絶縁層７４のそれぞれの材料は、例えばシリコン窒化膜（ＳｉＮ）等である。

第１抵抗層７５は、受光部３４において、基板２Ａの反対側から絶縁層７３を覆うように形成されている。第１抵抗層７５は、受光部３４において、第１配線層７１，７２のそれぞれにおける基板２Ａとは反対側の表面のうち第１ラインＬ１に沿った領域に接触している。つまり、第１抵抗層７５は、受光部３４において、第１配線層７１，７２のそれぞれと電気的に接続されている。第１抵抗層７５は、温度に依存する電気抵抗を有している。第１抵抗層７５の厚さは、例えば数十～数百ｎｍ程度である。第１抵抗層７５の材料は、例えば、温度変化による電気抵抗率の変化が大きいアモルファスシリコン（ａ－Ｓｉ）等である。このように、受光部３４は、一対の第１配線層７１，７２のそれぞれと第１抵抗層７５との電気的な接続領域を含んでいる。第１抵抗層７５は、受光部３４だけでなく、第１接続部３５，３６にも設けられている。第１抵抗層７５は、第１梁部３７，３８のそれぞれのうちその両端部を除く部分には形成されていない。つまり、第１抵抗層７５は、第１梁部３７，３８において分断されている。

光吸収層７６は、受光部３４において、基板２Ａの表面２ａと対向している。光吸収層７６は、第１抵抗層７５に対して基板２Ａとは反対側に配置されている。光吸収層７６は、Ｚ軸方向から見た場合に、受光部３４の全領域に広がっている。光吸収層７６の厚さは、例えば十数ｎｍ程度である。光吸収層７６の材料は、例えばＷＳｉ_２又はＴｉ等である。

分離層７７は、受光部３４においては第１抵抗層７５と光吸収層７６との間に位置するように、受光部３４、第１梁部３７及び第１梁部３８、並びに、第１接続部３５及び第１接続部３６に渡って形成されている。分離層７７の厚さは、第１配線層７１、第１配線層７２、第１抵抗層７５及び光吸収層７６のそれぞれの厚さよりも大きい。分離層７７の厚さは、例えば数百ｎｍ程度である。分離層７７の材料は、例えばシリコン窒化膜（ＳｉＮ）等である。

第１膜体３１には、貫通孔３１ｃが形成されている。貫通孔３１ｃは、後述する犠牲層３９を除去するエッチングガスが通過する孔である。貫通孔３１ｃは、Ｚ軸方向から見た場合に例えば円形状を呈している。貫通孔３１ｃは、Ｚ軸方向から見た場合に、例えば第１膜体３１の重心位置Ｃ１に位置している。貫通孔３１ｃの直径は、例えば数μｍ程度である。

基板２Ａの表面２ａには、光反射層２４、及び第１電極パッド２５，２６が設けられている。光反射層２４は、Ｚ軸方向（半導体基板２１の厚さ方向）において受光部３４と対向している。光反射層２４は、Ｚ軸方向において光吸収層７６と対向しており、光吸収層７６と共に光共振構造を構成している。光反射層２４の厚さは、例えば数百ｎｍ程度である。光反射層２４の材料は、例えば、光（例えば赤外線）に対する反射率が大きいＡｌ等の金属材料である。

第１電極パッド２５は、Ｚ軸方向において第１接続部３５と対向している。第１電極パッド２６は、Ｚ軸方向において第１接続部３６と対向している。光反射層２４、及び第１電極パッド２５，２６は、Ｚ軸方向から見た場合に例えば矩形状の外形を構成している。第１電極パッド２５，２６は、当該外形の対角に位置している。第１電極パッド２５，２６は、Ｚ軸方向から見た場合に例えば矩形状を呈している。第１電極パッド２５，２６は、配線によって回路部２２Ａと電気的に接続されている。各第１電極パッド２５，２６の厚さは、例えば数百ｎｍ程度である。各第１電極パッド２５，２６の材料は、例えば、導電性を有するＡｌ等の金属材料である。

基板２Ａの表面２ａには、絶縁層２７が形成されている。絶縁層２７は、光反射層２４における半導体基板２１とは反対側の表面の一部が露出するように、光反射層２４の外縁部を覆っている。絶縁層２７の厚さは、例えば数十～数百ｎｍ程度である。絶縁層２７の材料は、例えばシリコン窒化膜（ＳｉＮ）等である。

絶縁層２７には、第１接続部３５，３６に対向する貫通孔２７ａ，２７ｂが形成されている。つまり、絶縁層２７は、第１電極パッド２５，２６のそれぞれにおける半導体基板２１とは反対側の表面の一部が露出するように、第１電極パッド２５，２６の外縁部を覆っている。

第１電極ポスト３２は、基板２Ａ側の端部に設けられた突出部が貫通孔２７ａに入り込んだ状態で、第１電極パッド２５と接合されている。第１電極ポスト３３は、基板２Ａ側の端部に設けられた突出部が貫通孔２７ｂに入り込んだ状態で、第１電極パッド２６と接合されている。これにより、光検出素子３０は、回路部２２Ａと電気的に接続されている。また、第１膜体３１は、第１電極ポスト３２，３３によって、空隙Ｓ１を介して基板２Ａの表面２ａ上に支持されている。

次に、光共振構造について詳細に説明する。図７に示されるように、光吸収層７６に入射した入射光Ａ（波長がλである）は、一部が光吸収層７６によって反射光Ｂ１として反射され、他の一部が光吸収層７６を透過する。光吸収層７６を透過した入射光Ａの他の一部は、光反射層２４によって反射光Ｂ２として反射される。そして、反射光Ｂ１と反射光Ｂ２とは、光吸収層７６の反射面において、互いに干渉して打ち消される。これにより、光吸収層７６の当該反射面において入射光Ａが吸収される。吸収された入射光Ａのエネルギーによって光吸収層７６において熱が生じる。

入射光Ａの吸収率は、光吸収層７６のシート抵抗、及び、光吸収層７６と光反射層２４との間の光学距離ｔによって決められる。光吸収層７６の厚さは、シート抵抗が真空インピーダンス（３７７Ω／ｓｑ）となるように略１６ｎｍ（光吸収層７６の材料が、ＷＳｉ_２である場合）に設定されている。これによれば、光吸収層７６によって反射された反射光Ｂ１の振幅が光反射層２４によって反射された反射光Ｂ２の振幅と一致する。このため、光吸収層７６の反射面において、反射光Ｂ１と反射光Ｂ２とが効率的に干渉して打ち消される。従って、入射光Ａの吸収率が向上される。

また、光学距離ｔは、ｔ＝（２ｍ－１）λ／４（ｍ＝１、２、３、・・・）となるように設定されている。これによれば、反射光Ｂ１と反射光Ｂ２との位相が１８０°ずれる。このため、光吸収層７６の反射面において、反射光Ｂ１と反射光Ｂ２とが効率的に干渉して打ち消される。従って、入射光Ａの吸収率が向上される。このように、光反射層２４は、光吸収層７６と光共振構造を構成している。Ｚ軸方向から見た場合に、光反射層２４及び光吸収層７６の重なっている部分の面積が広ければ広いほど、入射光Ａが効率よく吸収される。

［リファレンス素子の構成］
図８に示されるように、リファレンス素子４０は、光吸収層７６を有していない点、及び、第２スリット４１ａ，４１ｂが、第１スリット３１ａ，３１ｂよりも短い点において、光検出素子３０と主に相違している。リファレンス素子４０は、第２膜体４１と、一対の第２電極ポスト４２，４３と、を有している。

第２膜体４１は、空隙Ｓ２を介して基板２Ａの表面２ａ上に配置されている。第２膜体４１は、基板２Ａの表面２ａと略平行に配置されている。第２膜体４１と基板２Ａの表面２ａとの距離は、例えば数μｍ程度である。図８及び図９に示されるように、第２膜体４１は、本体部４４と、一対の第２接続部４５，４６と、一対の第２梁部４７，４８と、を有している。本体部４４、一対の第２接続部４５，４６、及び、一対の第２梁部４７，４８は、一体的に形成されている。第２接続部４５，４６は、第２膜体４１の外形の対角に位置している。第２接続部４５，４６は、それぞれ、Ｚ軸方向から見た場合に例えば矩形状を呈している。このように、光検出器１Ａでは、Ｚ軸方向から見た場合における第２膜体４１の外形が、本体部４４、一対の第２接続部４５，４６、及び、一対の第２梁部４７，４８によって矩形状に形成されている。なお、Ｚ軸方向から見た場合における第２膜体４１の外形とは、本体部４４、一対の第２接続部４５，４６、一対の第２梁部４７，４８、及び、後述する第２スリット４１ａ，４１ｂを含んだ第２膜体４１全体の外形である。

第２梁部４７は、本体部４４と第２接続部４５との間に配置されている。第２梁部４７は、本体部４４の一方の側において本体部４４の外縁に沿って延在している。第２梁部４７の一端は、第２接続部４５と接続されており、第２梁部４７の他端は、第２接続部４５の近傍の位置で本体部４４と接続されている。つまり、第２梁部４７は、第１梁部３７よりも短い。本体部４４と第２接続部４５との間、及び本体部４４と第２梁部４７との間には、第２スリット４１ａが一続きに形成されている。第２梁部４８は、本体部４４と第２接続部４６との間に配置されている。第２梁部４８は、本体部４４の他方の側において本体部４４の外縁に沿って延在している。第２梁部４８の一端は、第２接続部４６と接続されており、第２梁部４８の他端は、第２接続部４６の近傍の位置で本体部４４と接続されている。つまり、第２梁部４８は、第１梁部３８よりも短い。本体部４４と第２接続部４６との間、及び本体部４４と第２梁部４８との間には、第２スリット４１ｂが一続きに形成されている。第２梁部４７，４８のそれぞれの幅は、例えば数μｍ程度である。第２梁部４７，４８のそれぞれの長さは、例えば数μｍ～数十μｍ程度である。第２スリット４１ａ，４１ｂのそれぞれの幅は、例えば数μｍ程度である。

第２電極ポスト４２は、基板２Ａと第２接続部４５との間に配置されている。第２電極ポスト４２は、基板２Ａから第２膜体４１に向かって広がる筒状を呈している。第２電極ポスト４３は、基板２Ａと第２接続部４６との間に配置されている。第２電極ポスト４３は、基板２Ａから第２膜体４１に向かって広がる筒状を呈している。第２電極ポスト４２，４３のそれぞれの高さは、例えば数μｍ程度である。第２電極ポスト４２，４３のそれぞれの材料は、例えばＴｉ等の金属材料である。

図１０は、リファレンス素子４０の断面図である。図１０のI－I、II－II、III－III、IV－IV、V－Vは、それぞれ、図９のI－I線、II－II線、III－III線、IV－IV線、V－V線に沿っての断面図である。図１０に示されるように、第２膜体４１は、一対の第２配線層８１，８２と、絶縁層８３，８４と、第２抵抗層８５と、分離層８７と、を含んでいる。

図９及び図１０に示されるように、Ｚ軸方向から見た場合に、第２配線層８１，８２は、本体部４４において第２ギャップＧ２を介して互いに対向している。第２ギャップＧ２は、第２ラインＬ２に沿って延在している。第２ラインＬ２は、Ｚ軸方向から見た場合に第２膜体４１の重心位置Ｃ２を挟んで対向する対角間において延在している。具体的には、第２ラインＬ２は、Ｚ軸方向から見た場合に、第２膜体４１における重心位置Ｃ２を通り且つ第２接続部４５，４６のそれぞれを結ぶ第２対角線Ｄ２に沿って蛇行状に延在している。第２ラインＬ２は、蛇行部を有している。蛇行部は、本体部４４において、本体部４４の一方の側に延びた後、例えば１８０°折り返して、本体部４４の他方の側に延びた後、例えば１８０°折り返して、再び本体部４４の一方の側に延びることを繰り返すことによって構成されている。

リファレンス素子４０では、一方の側とは、Ｚ軸方向から見た場合に、第２対角線Ｄ２に対して一方の側（例えば第２梁部４７が存在する側）をいい、他方の側とは、Ｚ軸方向から見た場合に、第２対角線Ｄ２に対して一方の側とは反対の側（例えば第２梁部４８が存在する側）をいう。

第２配線層８１，８２は、本体部４４において、第２ラインＬ２に沿った方向において細長く形成されている。つまり、Ｚ軸方向から見た場合に、本体部４４において、第２ラインＬ２に沿った方向における第２配線層８１，８２のそれぞれの長さは、第２ラインＬ２に垂直な方向における第２配線層８１，８２のそれぞれの幅よりも大きい。第２ラインＬ２に垂直な方向とは、Ｚ軸方向から見た場合に、第２ラインＬ２の各位置における接線に垂直な方向をいう。第２ラインＬ２が曲線部を含んでいる場合に、曲線部の各位置においては、第２ラインＬ２に垂直な方向はそれぞれ相違する。

Ｚ軸方向から見た場合に、本体部４４において、第２ラインＬ２に沿った方向における第２配線層８１，８２のそれぞれの長さは、例えば、数十～数百μｍ程度である。Ｚ軸方向から見た場合に、第２ラインＬ２に垂直な方向における第２配線層８１，８２のそれぞれの幅は、例えば数μｍ程度である。Ｚ軸方向から見た場合に、第２ラインＬ２に垂直な方向における第２ギャップＧ２の幅は、例えば数μｍ程度である。第２配線層８１，８２のそれぞれの厚さは、例えば数十～数百ｎｍ程度である。

第２配線層８１は、本体部４４から第２梁部４７を介して第２接続部４５に延在している。第２配線層８１は、第２接続部４５において第２電極ポスト４２上に形成されている。第２配線層８１は、第２電極ポスト４２と電気的に接続されている。第２配線層８２は、本体部４４から第２梁部４８を介して第２接続部４６に延在している。第２配線層８２は、第２接続部４６において第２電極ポスト４３上に形成されている。第２配線層８２は、第２電極ポスト４３と電気的に接続されている。第２配線層８１，８２のそれぞれの材料は、例えばＴｉ等の金属材料である。

絶縁層８３は、第２配線層８１，８２のそれぞれにおける基板２Ａとは反対側の表面を覆うように、本体部４４、第２梁部４７，４８、及び、第２接続部４５，４６に渡って形成されている。絶縁層８３は、第２配線層８１，８２のそれぞれにおける基板２Ａとは反対側の表面のうち第２ラインＬ２に沿った領域を露出させた状態で、第２配線層８１，８２における基板２Ａとは反対側の表面に形成されている。絶縁層８３は、第２接続部４５，４６において、第２配線層８１，８２のそれぞれの側面を覆っている。絶縁層８４は、第２配線層８１，８２のそれぞれにおける基板２Ａ側の表面を覆うように、本体部４４、第２梁部４７，４８、及び、第２接続部４５，４６に渡って形成されている。絶縁層８４は、第２接続部４５，４６において、第２配線層８１，８２のそれぞれにおける基板２Ａ側の表面及び第２電極ポスト４２，４３のそれぞれの外面４２ａ，４３ａを覆っている。絶縁層８３及び絶縁層８４のそれぞれの厚さは、例えば数十ｎｍ程度である。絶縁層８３及び絶縁層８４のそれぞれの材料は、例えばシリコン窒化膜（ＳｉＮ）等である。

第２抵抗層８５は、本体部４４において、基板２Ａの反対側から絶縁層８３を覆うように形成されている。第２抵抗層８５は、本体部４４において、第２配線層８１，８２のそれぞれにおける基板２Ａとは反対側の表面のうち第２ラインＬ２に沿った領域に接触している。つまり、第２抵抗層８５は、本体部４４において、第２配線層８１，８２のそれぞれと電気的に接続されている。第２抵抗層８５は、温度に依存する電気抵抗を有している。第２抵抗層８５の厚さは、例えば数十～数百ｎｍ程度である。第２抵抗層８５の材料は、例えば、温度変化による電気抵抗率の変化が大きいアモルファスシリコン（ａ－Ｓｉ）等である。このように、本体部４４は、一対の第２配線層８１，８２のそれぞれと第２抵抗層８５との電気的な接続領域を含んでいる。第２抵抗層８５は、本体部４４だけでなく、第２接続部４５，４６にも設けられている。第２抵抗層８５は、第２梁部４７，４８のそれぞれのうちその両端部を除く部分には形成されていない。つまり、第２抵抗層８５は、第２梁部４７，４８において分断されている。

分離層８７は、第２抵抗層８５及び絶縁層８３における基板２Ａとは反対側の表面を覆うように、本体部４４、第２梁部４７，４８、及び、第２接続部４５，４６に渡って形成されている。分離層８７の厚さは、第２配線層８１、第２配線層８２、及び第２抵抗層８５のそれぞれの厚さよりも大きい。分離層８７の厚さは、例えば数百ｎｍ程度である。分離層８７の材料は、例えばシリコン窒化膜（ＳｉＮ）等である。

第２膜体４１には、貫通孔４１ｃが形成されている。貫通孔４１ｃは、リファレンス素子４０の製造工程において用いられる犠牲層を除去するエッチングガスが通過する孔である。貫通孔４１ｃは、Ｚ軸方向から見た場合に例えば円形状を呈している。貫通孔４１ｃは、Ｚ軸方向から見た場合に、例えば第２膜体４１の重心位置Ｃ２に位置している。貫通孔４１ｃの直径は、例えば数μｍ程度である。

基板２Ａの表面２ａには、第２電極パッド２８，２９が更に設けられている。第２電極パッド２８は、Ｚ軸方向において第２接続部４５と対向している。第２電極パッド２９は、Ｚ軸方向において第２接続部４６と対向している。第２電極パッド２８，２９は、Ｚ軸方向から見た場合に例えば矩形状を呈している。第２電極パッド２８，２９は、配線によって回路部２２Ａと電気的に接続されている。各第２電極パッド２８，２９の厚さは、例えば数百ｎｍ程度である。各第２電極パッド２８，２９の材料は、例えば、導電性を有するＡｌ等の金属材料である。

絶縁層２７には、第２接続部４５，４６に対向する貫通孔２７ｃ，２７ｄが更に形成されている。つまり、絶縁層２７は、第２電極パッド２８，２９のそれぞれにおける半導体基板２１とは反対側の表面の一部が露出するように、第２電極パッド２８，２９の外縁部を覆っている。

第２電極ポスト４２は、基板２Ａ側の端部に設けられた突出部が貫通孔２７ｃに入り込んだ状態で、第２電極パッド２８と接合されている。第２電極ポスト４３は、基板２Ａ側の端部に設けられた突出部が貫通孔２７ｄに入り込んだ状態で、第２電極パッド２９と接合されている。これにより、リファレンス素子４０は、回路部２２Ａと電気的に接続されている。また、第２膜体４１は、第２電極ポスト４２，４３によって、空隙Ｓ２を介して基板２Ａの表面２ａ上に支持されている。

［第１ダミー素子の構成］
図１１及び図１３に示されるように、第１ダミー素子５０は、光吸収層７６を有していない点、及び、回路部２２Ａと電気的に絶縁されている点において、光検出素子３０と主に相違している。第１ダミー素子５０は、第３膜体５１と、一対の第３電極ポスト５２，５３と、を有している。

第３膜体５１は、空隙Ｓ３を介して基板２Ａの表面２ａ上に配置されている。第３膜体５１は、基板２Ａの表面２ａと略平行に配置されている。第３膜体５１と基板２Ａの表面２ａとの距離は、例えば数μｍ程度である。図１１及び図１２に示されるように、第３膜体５１は、本体部５４と、一対の第３接続部５５，５６と、一対の第３梁部５７，５８と、を有している。第３膜体５１は、Ｚ軸方向から見た場合に、第１膜体３１と同一の形状を呈している。本体部５４、一対の第３接続部５５，５６、及び、一対の第３梁部５７，５８は、一体的に形成されている。第３接続部５５，５６は、第３膜体５１の外形の対角に位置している。第３接続部５５，５６は、それぞれ、Ｚ軸方向から見た場合に例えば矩形状を呈している。このように、光検出器１Ａでは、Ｚ軸方向から見た場合における第３膜体５１の外形が、本体部５４、一対の第３接続部５５，５６、及び、一対の第３梁部５７，５８によって矩形状に形成されている。なお、Ｚ軸方向から見た場合における第３膜体５１の外形とは、本体部５４、一対の第３接続部５５，５６、一対の第３梁部５７，５８、及び、後述する第３スリット５１ａ，５１ｂを含んだ第３膜体５１全体の外形である。

第３梁部５７は、本体部５４と第３接続部５５との間に配置されている。第３梁部５７は、本体部５４の一方の側において本体部５４の外縁に沿って延在している。第３梁部５７の一端は、第３接続部５５と接続されており、第３梁部５７の他端は、第３接続部５６の近傍の位置で本体部５４と接続されている。本体部５４と第３接続部５５との間、及び本体部５４と第３梁部５７との間には、第３スリット５１ａが一続きに形成されている。第３梁部５８は、本体部５４と第３接続部５６との間に配置されている。第３梁部５８は、本体部５４の他方の側において本体部５４の外縁に沿って延在している。第３梁部５８の一端は、第３接続部５６と接続されており、第３梁部５８の他端は、第３接続部５５の近傍の位置で本体部５４と接続されている。本体部５４と第３接続部５６との間、及び本体部５４と第３梁部５８との間には、第３スリット５１ｂが一続きに形成されている。第３梁部５７，５８のそれぞれの幅は、例えば数μｍ程度である。第３梁部５７，５８のそれぞれの長さは、例えば数十～数百μｍ程度である。第３スリット５１ａ，５１ｂのそれぞれの幅は、例えば数μｍ程度である。

図１３は、第１ダミー素子５０の断面図である。図１３のI－I、II－II、III－III、IV－IV、V－Vは、それぞれ、図１２のI－I線、II－II線、III－III線、IV－IV線、V－V線に沿っての断面図である。図１３に示されるように、第３膜体５１は、光吸収層７６を有していない点のみにおいて、第１膜体３１と相違しており、その他の構造は、第１膜体３１と同一である。第３膜体５１の詳細な説明は、省略する。

図１３に示されるように、第１ダミー素子５０に対向する領域においては、基板２Ａの表面２ａは、絶縁層２７によって完全に覆われている。第３電極ポスト５２，５３は、絶縁層２７の表面に接合されている。これにより、第１ダミー素子５０は、回路部２２Ａと電気的に絶縁されている。また、第３膜体５１は、第３電極ポスト５２，５３によって、空隙Ｓ３を介して基板２Ａの表面２ａ上に支持されている。

［第２ダミー素子の構成］
図１４及び図１６に示されるように、第２ダミー素子６０は、回路部２２Ａと電気的に絶縁されている点において、リファレンス素子４０と主に相違している。第２ダミー素子６０は、第４膜体６１と、一対の第４電極ポスト６２，６３と、を有している。

第４膜体６１は、空隙Ｓ４を介して基板２Ａの表面２ａ上に配置されている。第４膜体６１は、基板２Ａの表面２ａと略平行に配置されている。第４膜体６１と基板２Ａの表面２ａとの距離は、例えば数μｍ程度である。図１４及び図１５に示されるように、第４膜体６１は、本体部６４と、一対の第４接続部６５，６６と、一対の第４梁部６７，６８と、を有している。第４膜体６１は、Ｚ軸方向から見た場合に、第２膜体４１と同一の形状を呈している。本体部６４、一対の第４接続部６５，６６、及び、一対の第４梁部６７，６８は、一体的に形成されている。第４接続部６５，６６は、第４膜体６１の外形の対角に位置している。第４接続部６５，６６は、それぞれ、Ｚ軸方向から見た場合に例えば矩形状を呈している。このように、光検出器１Ａでは、Ｚ軸方向から見た場合における第４膜体６１の外形が、本体部６４、一対の第４接続部６５，６６、及び、一対の第４梁部６７，６８によって矩形状に形成されている。なお、Ｚ軸方向から見た場合における第４膜体６１の外形とは、本体部６４、一対の第４接続部６５，６６、一対の第４梁部６７，６８、及び、後述する第４スリット６１ａ，６１ｂを含んだ第４膜体６１全体の外形である。

第４梁部６７は、本体部６４と第４接続部６５との間に配置されている。第４梁部６７は、本体部６４の一方の側において本体部６４の外縁に沿って延在している。第４梁部６７の一端は、第４接続部６５と接続されており、第４梁部６７の他端は、第４接続部６５の近傍の位置で本体部６４と接続されている。つまり、第４梁部６７は、第１梁部３７及び第３梁部５７よりも短い。本体部６４と第４接続部６５との間、及び本体部６４と第４梁部６７との間には、第４スリット６１ａが一続きに形成されている。第４梁部６８は、本体部６４と第４接続部６６との間に配置されている。第４梁部６８は、本体部６４の他方の側において本体部６４の外縁に沿って延在している。第４梁部６８の一端は、第４接続部６６と接続されており、第４梁部６８の他端は、第４接続部６６の近傍の位置で本体部６４と接続されている。つまり、第４梁部６８は、第１梁部３８及び第３梁部５８よりも短い。本体部６４と第４接続部６６との間、及び本体部６４と第４梁部６８との間には、第４スリット６１ｂが一続きに形成されている。第４梁部６７，６８のそれぞれの幅は、例えば数μｍ程度である。第４梁部６７，６８のそれぞれの長さは、例えば数μｍ～数十μｍ程度である。第４スリット６１ａ，６１ｂのそれぞれの幅は、例えば数μｍ程度である。

図１６は、第２ダミー素子６０の断面図である。図１６のI－I、II－II、III－III、IV－IV、V－Vは、それぞれ、図１５のI－I線、II－II線、III－III線、IV－IV線、V－V線に沿っての断面図である。図１６に示されるように、第４膜体６１の構造は、第２膜体４１と同一である。第４膜体６１の詳細な説明は、省略する。

図１６に示されるように、第２ダミー素子６０に対向する領域においては、基板２Ａの表面２ａは、絶縁層２７によって完全に覆われている。第４電極ポスト６２，６３は、絶縁層２７の表面に接合されている。これにより、第２ダミー素子６０は、回路部２２Ａと電気的に絶縁されている。また、第４膜体６１は、第４電極ポスト６２，６３によって、空隙Ｓ４を介して基板２Ａの表面２ａ上に支持されている。

［基板の構成］
図６、図１０、図１３及び図１６に示されるように、基板２Ａは、半導体基板２１と、回路部２２Ａと、絶縁層２３と、を有している。半導体基板２１の材料は、例えばシリコンである。回路部２２Ａは、半導体基板２１の表面に層状に設けられている。絶縁層２３は、基板２Ａの表面２ａが平坦となるように、半導体基板２１上において回路部２２Ａの各構成（すなわち、補正回路８、リードアウトサーキット９、及び複数のシフトレジスタ１１ａ，１１ｂ，１１ｃによって構成される信号読出し回路７、並びに、各構成を互いに電気的に接続する複数の配線）を覆っている。絶縁層２３の材料は、例えばシリコン窒化膜（ＳｉＮ）等である。

一部の第１ダミー素子５０及び一部の第２ダミー素子６０は、Ｚ軸方向から見た場合に、回路部２２Ａと重なっている。具体的には、一部の第１ダミー素子５０及び一部の第２ダミー素子６０は、Ｚ軸方向から見た場合に、信号読出し回路７と重なっている（図１参照）。より具体的には、Ｚ軸方向から見た場合に、画素部３に対してシフトレジスタ１１ａ側に配置された第１ダミー素子５０は、シフトレジスタ１１ａと重なっている。また、Ｚ軸方向から見た場合に、リファレンス部４に対してシフトレジスタ１１ｂ側に配置された第２ダミー素子６０は、シフトレジスタ１１ｂと重なっている。また、Ｚ軸方向から見た場合に、リファレンス部４に対して補正回路８側に配置された第２ダミー素子６０は、補正回路８と重なっている。なお、リファレンス部４に対して補正回路８側に配置された第２ダミー素子６０は、リードアウトサーキット９とも重なっていてもよい。なお、ダミー素子が、Ｚ軸方向から見た場合に、信号読出し回路７と重なっているとは、複数のダミー素子のうち、少なくとも一部のダミー素子が、信号読出し回路７と重なっていることをいう。

［光検出器の動作］
以上のように構成された光検出器１Ａでは、以下のように、光が検出される。まず、光が光検出素子３０の受光部３４に入射すると、上述した光共振構造を構成する光吸収層７６において熱が生じる。このとき、受光部３４と基板２Ａとは、空隙Ｓ１によって熱的に分離されている。また、受光部３４と第１接続部３５及び第１梁部３７とは、第１スリット３１ａによって熱的に分離されている。また、受光部３４と第１接続部３６及び第１梁部３８とは、第１スリット３１ｂによって熱的に分離されている。このため、光吸収層７６において生じた熱が、第１梁部３７，３８及び第１接続部３５，３６を介して、基板２Ａ側に逃げるようなことが抑制される。更に、光吸収層７６と第１配線層７１，７２とは、分離層７７によって熱的に分離されている。このため、光吸収層７６において生じた熱が分離層７７を介して第１抵抗層７５に十分に伝わる前に、当該熱が第１配線層７１，７２を介して基板２Ａ側に逃げるようなことが抑制される。

光吸収層７６において生じた熱は、分離層７７を介して第１抵抗層７５に伝わる。そして、この熱によって第１抵抗層７５は、温度が上昇すると共に電気抵抗が低下する。この電気抵抗の変化による信号は、第１配線層７１，７２、第１電極ポスト３２，３３、及び第１電極パッド２５，２６を介して、信号読出し回路７に送られる。シフトレジスタ１１ａ及びシフトレジスタ１１ｃは、Ｉ／Ｏパッド１２を介して駆動信号が入力されると、画素部３における列及び行のアドレスを指定して、各光検出素子３０における上記信号を選択して読み出す。このとき、リファレンス部４のリファレンス素子４０からも、電気抵抗の変化による信号が信号読出し回路７に送られる。シフトレジスタ１１ｂ及びシフトレジスタ１１ｃは、Ｉ／Ｏパッド１２を介して駆動信号が入力されると、リファレンス部４における列及び行のアドレスを指定して、各リファレンス素子４０における上記信号を選択して読み出す。補正回路８は、シフトレジスタ１１ａ，１１ｂ，１１ｃによって読み出された信号を補正して出力する。リードアウトサーキット９は、補正回路８によって出力された信号を増幅、測定及び保持する。Ｉ／Ｏパッド１２は、リードアウトサーキット９によって増幅、測定及び保持された信号を、順次出力する。そして、光検出器１Ａでは、光検出素子３０からの信号とリファレンス素子４０からの信号との差分に基づいて光が検出される。

なお、１つのリファレンス素子４０における信号は、対応する複数の光検出素子３０のそれぞれにおける信号が読み出される毎に読み出される。つまり、１つのリファレンス素子４０は、対応する複数の光検出素子３０の補償に用いられる。このため、１つのリファレンス素子４０の検出精度が、複数の光検出素子３０の検出精度に影響を与える。また、リファレンス素子４０における信号が読み出される回数は、光検出素子３０における信号が読み出される回数よりも大きい。このため、リファレンス素子４０は、光検出素子３０に比べて劣化し易い。このような理由により、リファレンス素子による補償精度を確保するための工夫は欠かせない。

［作用及び効果］
以上説明したように、光検出器１Ａでは、リファレンス部４に対して一方の側に光検出素子３０が配置され且つ他方の側に第２ダミー素子６０が配置されることになる。これにより、例えば、リファレンス部４に対して一方の側に光検出素子３０が配置され且つ他方の側に空間が形成されるような場合に比べ、リファレンス素子４０の第２膜体４１が均一な環境下に置かれ、その結果、リファレンス素子４０の検出精度が向上する。よって、光検出器１Ａによれば、リファレンス素子４０による補償精度を確保することができる。

また、光検出器１Ａでは、第２ダミー素子６０が、第２領域４ａの外縁と交差する方向に並ぶように、表面２ａのうち第２領域４ａに対して第１領域３ａとは反対側の領域に複数配置されている。この構成によれば、リファレンス素子４０の第２膜体４１がより均一な環境下に置かれ、その結果、リファレンス素子４０の検出精度がより一層向上する。

また、光検出器１Ａでは、第１ダミー素子５０が、表面２ａのうち第１領域３ａと第２領域４ａとの間の領域に、第１領域３ａの外縁に沿って配置され、第２ダミー素子６０が、表面２ａのうち第１領域３ａと第２領域４ａとの間の領域に、第２領域４ａの外縁に沿って配置されている。この構成によれば、リファレンス素子４０の第２膜体４１がより均一な環境下に置かれ、その結果、リファレンス素子４０の検出精度がより一層向上する。

また、光検出器１Ａでは、第１ダミー素子５０が、表面２ａのうち第１領域３ａに対して第２領域４ａとは反対側の領域に、第１領域３ａの外縁に沿って配置されている。この構成によれば、画素部３に対して一方の側に第１ダミー素子５０が配置され且つ他方の側にリファレンス素子４０が配置されることになる。これにより、例えば、画素部３に対して一方の側に空間が形成され且つ他方の側にリファレンス素子４０が配置されるような場合に比べ、光検出素子３０の第１膜体３１が均一な環境下に置かれ、その結果、光検出素子３０の検出精度が向上する。

また、光検出器１Ａでは、第１ダミー素子５０及び第２ダミー素子６０のそれぞれが、第１領域３ａ及び第２領域４ａのそれぞれを４列で囲むように、第１領域３ａの外縁及び第２領域４ａの外縁のそれぞれに沿って表面２ａに複数配置されている。この構成によれば、リファレンス素子４０の第２膜体４１、及び光検出素子３０の第１膜体３１が均一な環境下に置かれ、その結果、リファレンス素子４０の検出精度、及び光検出素子３０の検出精度が向上する。

また、光検出器１Ａでは、第２領域４ａの外縁に沿って配置された第２ダミー素子６０の第４膜体６１は、Ｚ軸方向から見た場合に、リファレンス素子４０の第２膜体４１と同一の形状を呈しており、第１領域３ａの外縁に沿って配置された第１ダミー素子５０の第３膜体５１は、Ｚ軸方向から見た場合に、光検出素子３０の第１膜体３１と同一の形状を呈している。この構成によれば、リファレンス素子４０の第２膜体４１、及び光検出素子３０の第１膜体３１がより均一な環境下に置かれ、その結果、リファレンス素子４０の検出精度、及び光検出素子３０の検出精度がより一層向上する。

また、光検出器１Ａでは、基板２Ａには、光検出素子３０及びリファレンス素子４０と電気的に接続された回路部２２Ａが設けられており、第１ダミー素子５０及び第２ダミー素子６０が、回路部２２Ａと電気的に絶縁されている。この構成によれば、第１ダミー素子５０及び第２ダミー素子６０を回路部２２Ａに電気的に接続するための回路構造が不要となるため、光検出器１Ａの構造の複雑化を抑制することができる。

また、光検出器１Ａでは、回路部２２Ａが、信号読出し回路７を含み、一部の第１ダミー素子５０及び一部の第２ダミー素子６０が、Ｚ軸方向から見た場合に、信号読出し回路７と重なっている。この構成によれば、光検出器１Ａの構造の複雑化を抑制しつつ、光検出器１Ａの小型化を図ることができる。また、信号読出し回路７の配線長を短縮することによって、信号読出し回路７の読出し特性を改善することができる。

また、光検出器１Ａでは、第１ダミー素子５０が、第１領域３ａを囲むように、第１領域３ａの外縁に沿って表面２ａに複数配置されているため、光検出素子３０の側方から第１膜体３１に入射する迷光が、第１ダミー素子５０によって遮られる。これにより、光検出素子３０の検出精度が向上する。

［光検出素子の製造方法］
次に、光検出素子３０の製造方法について、図１７～図２６を参照しつつ説明する。図１７～図２３、及び図２６の各図において、（ｂ）のI－I、II－II、III－III、IV－IV、V－Vは、それぞれ、（ａ）のI－I線、II－II線、III－III線、IV－IV線、V－V線に沿っての断面図である。図２４及び図２５においては、上記（ａ）のような図が省略されている。

まず、図１７に示されるように、光反射層２４、第１電極パッド２５，２６、及び絶縁層２７が設けられた基板２Ａを用意する。続いて、図１８に示されるように、光反射層２４、第１電極パッド２５，２６、及び絶縁層２７を覆うように基板２Ａの表面２ａに犠牲層３９を形成する。犠牲層３９の材料は、例えばポリイミド等である。続いて、図１９に示されるように、犠牲層３９の一部をエッチングによって除去することで、犠牲層３９に貫通孔３９ａ，３９ｂを形成する。各貫通孔３９ａ，３９ｂは、それぞれ第１電極パッド２５，２６上において、貫通孔２７ａ，２７ｂに対応して形成される。そして、各貫通孔３９ａ，３９ｂにおいては、第１電極パッド２５，２６のそれぞれにおける基板２Ａとは反対側の表面が露出させられる。各貫通孔３９ａ，３９ｂの内面は、それぞれ、例えば円錐台状のテーパ面である。各貫通孔３９ａ，３９ｂの内面は、それぞれ第１電極パッド２５，２６から基板２Ａとは反対側に向かって広がっている。貫通孔３９ａ，３９ｂの小径は、貫通孔２７ａ，２７ｂの径よりも大きい。

続いて、図２０に示されるように、犠牲層３９上に絶縁層７４を形成する。絶縁層７４は、各貫通孔３９ａ，３９ｂのそれぞれにおいて、内面が例えば円錐台状のテーパ面となるように形成される。続いて、絶縁層７４の一部をエッチングによって除去することで、第１電極パッド２５，２６のそれぞれにおける基板２Ａとは反対側の表面を露出させる。

続いて、図２１に示されるように、貫通孔３９ａにおける絶縁層７４上に第１電極ポスト３２を形成すると共に，貫通孔３９ｂにおける絶縁層７４上に第１電極ポスト３３を形成する。第１電極ポスト３２，３３のそれぞれは、例えば蒸着によって形成される。そして、第１電極ポスト３２，３３は、例えばドライエッチングによって所定の形状に加工される。続いて、図２２に示されるように、第１電極ポスト３２，３３を覆うように絶縁層７４上に第１配線層７１，７２を形成する。第１配線層７１，７２のそれぞれは、例えば蒸着によって形成される。そして、第１配線層７１，７２は、例えばドライエッチングによって上述した形状に加工される。

続いて、図２３に示されるように、基板２Ａの反対側から第１配線層７１，７２を覆うように、受光部３４、第１梁部３７，３８、及び、第１接続部３５，３６に渡って絶縁層７３を形成する。絶縁層７３は、エッチングによって上述した形状に加工される。続いて、図２４に示されるように、受光部３４において、基板２Ａの反対側から絶縁層７３を覆うように第１抵抗層７５を形成すると共に、第１接続部３５，３６において、絶縁層７３上に第１抵抗層７５を形成する。第１抵抗層７５は、例えばドライエッチングによって上述した形状に加工される。そして、受光部３４及び第１接続部３５，３６において、基板２Ａの反対側から第１抵抗層７５を覆うように分離層７７を形成すると共に、第１梁部３７及び第１梁部３８において、絶縁層７３上に分離層７７を形成する。

続いて、図２５に示されるように、受光部３４において、分離層７７上に光吸収層７６を形成し、更に貫通孔３１ｃを形成する。光吸収層７６は、エッチングによって上述した形状に加工される。貫通孔３１ｃは、エッチングによって上述した位置に形成される。続いて、図２６に示されるように、例えばドライエッチングによって第１スリット３１ａ，３１ｂを上述した位置に形成し、更に、第１スリット３１ａ，３１ｂ及び貫通孔３１ｃからドライエッチングを進行させ、犠牲層３９を除去することで、空隙Ｓ１を形成する。

なお、リファレンス素子４０の製造方法は、光吸収層７６を形成しない点において、上述した光検出素子３０の製造方法と相違している。また、第１ダミー素子５０及び第２ダミー素子６０の製造方法は、光吸収層７６を形成しない点、及び、犠牲層３９及び絶縁層８４の一部を除去することで、露出させられるのが電極パッドの表面ではなく、絶縁層２７の表面である点において、上述した光検出素子３０の製造方法と相違している。なお、複数の光検出素子３０、複数のリファレンス素子４０、複数の第１ダミー素子５０、及び複数の第２ダミー素子６０の製造は、光反射層２４、第１電極パッド２５，２６、及び絶縁層２７が設けられた基板２Ａに対して同時進行で実施される。

光検出素子３０の製造方法において、ドライエッチングが施されるときには、例えば第１領域３ａの中央付近と第１領域３ａの縁部とにおいては、ローディング効果等に起因してエッチャント（エッチングガス）の密度分布に偏りが生じてしまい、第１電極ポスト３２，３３、第１配線層７１，７２、第１抵抗層７５、及び第１膜体３１の形状が不均一となることがある。その結果、製造された光検出素子３０による検出精度が低下するおそれがある。そこで、光検出素子３０の製造は、上述したように第１領域３ａを囲んでいる複数の第１ダミー素子５０と同時進行で実施されるため、第１領域３ａの中央付近と第１領域３ａの縁部とにおいて、エッチングパターンの疎密状態が不均一となることが抑制される。これにより、ローディング効果に起因して、第１領域３ａの中央付近と第１領域３ａの縁部とにおいて、エッチャントの密度分布に偏りが生じることが抑制される。従って、第１電極ポスト３２，３３、第１配線層７１，７２、第１抵抗層７５、及び第１膜体３１の形状が不均一となることが抑制される。つまり、光検出素子３０の製造プロセスが安定化される。よって、光検出素子３０による検出精度が確保される。

このような効果は、リファレンス素子４０の製造においても同様に奏される。すなわち、リファレンス素子４０の製造は、上述したように第２領域４ａを囲んでいる複数の第２ダミー素子６０と同時進行で実施されるため、第２領域４ａの中央付近と第２領域４ａの縁部とにおいて、エッチングパターンが不均一となることが抑制される。これにより、ローディング効果に起因して、第２領域４ａの中央付近と第２領域４ａの縁部とにおいて、エッチャントの密度分布に偏りが生じることが抑制される。従って、第２電極ポスト４２，４３、第２配線層８１，８２、第２抵抗層８５、及び第２膜体４１の形状が不均一となることが抑制される。つまり、リファレンス素子４０の製造プロセスが安定化される。よって、リファレンス素子４０による検出精度が確保される。

また、第２膜体４１は、光吸収層７６を有していないため、第１膜体３１よりも薄く形成される場合がある。このため、第２膜体４１は、第１膜体３１に比べて変形し易い。従って、第２膜体４１を精度よく製造することが重要になる。つまり、上述したような製造プロセスが安定化される効果は、リファレンス素子４０にとって特に有効である。また、Ｚ軸方向から見た場合に、第２ダミー素子６０がリファレンス素子４０と同一の形状を呈しており、第１ダミー素子５０が光検出素子３０と同一の形状を呈しているため、上述したエッチングパターンの疎密状態が不均一となることが抑制される効果が更に顕著となる。

［第１実施形態の変形例］
以上、本発明の第１実施形態について説明したが、本発明は、第１実施形態に限定されるものではない。

第３領域５ａ及び第４領域６ａのそれぞれが、第１領域３ａ及び第２領域４ａのそれぞれを囲んでいる例を示したが、図２７に示されるように、第４領域６ａのみが、第１領域３ａ及び第２領域４ａのそれぞれを囲んでいてもよい。つまり、第２ダミー素子６０のみが、第１領域３ａ及び第２領域４ａのそれぞれを囲むように、第１領域３ａの外縁及び第２領域４ａの外縁のそれぞれに沿って基板２Ａの表面２ａに複数配置されていてもよい。

また、図２８に示されるように、第３領域５ａ及び第４領域６ａは、第１領域３ａ及び第２領域４ａの外縁の全体を囲んでいてもよい。つまり、第１ダミー素子５０及び第２ダミー素子６０は、第１領域３ａ及び第２領域４ａの外縁の全体を囲むように、第１領域３ａ及び第２領域４ａの外縁に沿って基板２Ａの表面２ａに複数配置されていてもよい。具体的には、第３領域５ａは、第２領域４ａ側に向けて開口するＵ字状を呈しており、第４領域６ａは、第１領域３ａ側に向けて開口するＵ字状を呈している。第３領域５ａ及び第４領域６ａは、矩形環状を呈するように互いに隣接している。そして、第１領域３ａ及び第２領域４ａは、当該矩形環状の内側に位置している。この場合、第１領域３ａと第２領域４ａとは、互いに隣接している。第１領域３ａと第２領域４ａとは、互いに離間していてもよい。第１領域３ａと第２領域４ａとの間には、第１ダミー素子５０及び第２ダミー素子６０が配置されていない。

第３領域５ａ及び第４領域６ａが、第１領域３ａ及び第２領域４ａの外縁の全体を囲んでいる場合においても、リファレンス素子４０の第２膜体４１、及び光検出素子３０の第１膜体３１が均一な環境下に置かれ、その結果、リファレンス素子４０の検出精度、及び光検出素子３０の検出精度が向上する。第１領域３ａ及び第２領域４ａの外縁の全体とは、第１領域３ａから第２領域４ａに渡った領域の外縁のことをいう。第１領域３ａと第２領域４ａとが互いに隣接している場合には、第１領域３ａ及び第２領域４ａによって構成される領域が、第１領域３ａから第２領域４ａに渡った領域である。第１領域３ａと第２領域４ａとが互いに離間している場合には、第１領域３ａ、第２領域４ａ、及び第１領域３ａと第２領域４ａとの間の領域の合計が、第１領域３ａから第２領域４ａに渡った領域である。

また、図２９に示されるように、第４領域６ａのみが、第１領域３ａ及び第２領域４ａの外縁の全体を囲んでいてもよい。つまり、第２ダミー素子６０のみが、第１領域３ａ及び第２領域４ａの外縁の全体を囲むように、第１領域３ａ及び第２領域４ａの外縁に沿って基板２Ａの表面２ａに複数配置されていてもよい。

また、図３０に示されるように、第１領域３ａは、いずれの領域によっても囲まれていなくてもよい。つまり、第１領域３ａは、いずれのダミー素子によっても囲まれていなくてもよい。第４領域６ａは、第２領域４ａのみを囲んでいる。つまり、第２ダミー素子６０は、第２領域４ａのみを囲むように、第２領域４ａの外縁に沿って基板２Ａの表面２ａに複数配置されている。

また、図３１に示されるように、第４領域６ａは、第２領域４ａの第１領域３ａ側の辺部以外の辺部のみを囲んでいてもよい。つまり、第２ダミー素子６０は、第２領域４ａの第１領域３ａ側の辺部以外の辺部のみを囲むように、第２領域４ａの外縁に沿って基板２Ａの表面２ａに複数配置されていてもよい。この場合、第１領域３ａと第２領域４ａとは、互いに隣接している。第１領域３ａと第２領域４ａとは、互いに離間していてもよい。

また、図３２に示されるように、第４領域６ａは、第２領域４ａに対して第１領域３ａとは反対側のみに形成されていてもよい。つまり、第２ダミー素子６０は、第２領域４ａに対して第１領域３ａとは反対側の領域のみに、第２領域４ａの外縁に沿って配置されていてもよい。この場合、第１領域３ａと第２領域４ａとは、互いに隣接している。第１領域３ａと第２領域４ａとは、互いに離間していてもよい。

また、図３３に示されるように、第４領域６ａは、第２領域４ａに対して第１領域３ａとは反対側のみに形成され、且つ、第３領域５ａは、第１領域３ａに対して第２領域４ａとは反対側のみに形成されていてもよい。つまり、第２ダミー素子６０は、第２領域４ａに対して第１領域３ａとは反対側の領域のみに、第２領域４ａの外縁に沿って配置され、第１ダミー素子５０は、第１領域３ａに対して第２領域４ａとは反対側の領域のみに、第１領域３ａの外縁に沿って配置されていてもよい。この場合、第１領域３ａと第２領域４ａとは、互いに隣接している。第１領域３ａと第２領域４ａとは、互いに離間していてもよい。

また、図３４に示されるように、第３領域５ａは、第１領域３ａの各辺部に沿った複数の矩形状の領域を含んでいてもよい。第１領域３ａの辺部に沿った第３領域５ａの領域の長さは、当該第１領域３ａの辺部の長さと同一である。同様に、第４領域６ａは、第２領域４ａの各辺部に沿った複数の領域を含んでいてもよい。第２領域４ａの辺部に沿った第４領域６ａの領域の長さは、当該第２領域４ａの辺部の長さと同一である。

また、図３５に示されるように、第１領域３ａは、いずれの領域によっても囲まれていない場合においても、第４領域６ａは、第２領域４ａの各辺部に沿った複数の領域を含んでいてもよい。

また、図３６に示されるように、第３領域５ａ及び第４領域６ａが、第１領域３ａ及び第２領域４ａの外縁の全体を囲んでいる場合においても、第３領域５ａは、第１領域３ａの各辺部に沿った複数の矩形状の領域を含み、第４領域６ａは、第２領域４ａの各辺部に沿った複数の領域を含んでいてもよい。この場合、第１領域３ａと第２領域４ａとは、互いに隣接している。第１領域３ａと第２領域４ａとは、互いに離間していてもよい。

また、図３７に示されるように、第４領域６ａが第２領域４ａの第１領域３ａ側の辺部以外の辺部のみを囲んでいる場合においても、第４領域６ａは、第２領域４ａの各辺部に沿った複数の領域を含んでいてもよい。この場合、第１領域３ａと第２領域４ａとは、互いに隣接している。第１領域３ａと第２領域４ａとは、互いに離間していてもよい。

第１ダミー素子５０が第１領域３ａを４列で囲み、第２ダミー素子６０が第２領域４ａを４列で囲む例を示したが、第１ダミー素子５０は、第１領域３ａを少なくとも１列で囲み、第２ダミー素子６０は、第２領域４ａを少なくとも１列で囲んでいればよい。また、第１ダミー素子５０及び第２ダミー素子６０が、第１領域３ａ及び第２領域４ａの外縁の全体を囲んでいる場合においても、第１ダミー素子５０及び第２ダミー素子６０は、少なくとも１列で第１領域３ａ及び第２領域４ａの外縁の全体を囲んでいればよい。

また、光検出素子３０が例えば６４列×６４行～１２８列×１２８行程度となるように配置されている例を示したが、光検出素子３０は、例えば３２列×３２行～４８０列×６４０行程度となるように配置されていればよい。また、リファレンス素子４０が例えば１６列×６４行～１６列×１２８行程度となるように配置されている例を示したが、リファレンス素子４０は、例えば１列×３２行～２４列×６４０行程度となるように配置されていればよい。

また、基板２Ａの表面２ａのうち第１領域３ａと第２領域４ａとの間の領域に、第１ダミー素子５０が第１領域３ａの外縁に沿って配置され、第２ダミー素子６０が第２領域４ａの外縁に沿って配置されている例を示したが、基板２Ａの表面２ａのうち第１領域３ａと第２領域４ａとの間の領域には、第１ダミー素子５０が第１領域３ａの外縁に沿って配置され、又は、第２ダミー素子６０が第２領域４ａの外縁に沿って配置されていてもよい。つまり、基板２Ａの表面２ａのうち第１領域３ａと第２領域４ａとの間の領域には、第１ダミー素子５０及び第２ダミー素子６０の少なくとも一方が、第１領域３ａの外縁及び第２領域４ａの外縁の少なくとも一方に沿って配置されていればよい。

また、第１領域３ａの外縁に沿って配置されるダミー素子、及び第２領域４ａの外縁に沿って配置されるダミー素子の種類は、限定されない。例えば、第２ダミー素子６０が第１領域３ａの外縁に沿って配置され、第１ダミー素子５０が第２領域４ａの外縁に沿って配置されていてもよい。また、第１ダミー素子５０及び第２ダミー素子６０が第１領域３ａの外縁に沿って配置され、第１ダミー素子５０及び第２ダミー素子６０が第２領域４ａの外縁に沿って配置されていてもよい。また、第１ダミー素子５０又は第２ダミー素子６０に代えて、第１ダミー素子５０及び第２ダミー素子６０以外のダミー素子が、配置されていてもよい。

また、第１領域３ａ及び第２領域４ａが矩形状を呈している例を示したが、第１領域３ａ及び第２領域４ａは、例えば、矩形状以外の多角形状又は円形状を呈していてもよい。つまり、画素部３及びリファレンス部４は、Ｚ軸方向から見た場合に、例えば、矩形状以外の多角形状又は円形状を呈していてもよい。また、第３領域５ａ及び第４領域６ａが矩形環状を呈している例を示したが、第３領域５ａ及び第４領域６ａの外縁は、例えば、矩形状以外の多角形状又は円形状を呈していていもよい。つまり、また、第１ダミー部５及び第２ダミー部６の外縁は、Ｚ軸方向から見た場合に、例えば、矩形状以外の多角形状又は円形状を呈していていもよい。

また、第１膜体３１、第２膜体４１、第３膜体５１、及び第４膜体６１のそれぞれが、Ｚ軸方向から見た場合に、矩形状を呈している例を示したが、第１膜体３１、第２膜体４１、第３膜体５１、及び第４膜体６１のそれぞれは、Ｚ軸方向から見た場合に、例えば、矩形状以外の多角形状を呈していてもよい。

また、第１ダミー素子５０及び第２ダミー素子６０が、回路部２２Ａと電気的に絶縁されている例を示したが、第１ダミー素子５０及び第２ダミー素子６０は、回路部２２Ａと電気的に接続されていてもよい。この場合、第２ダミー素子６０の信号が読み出されるときに第２ダミー素子６０において熱が生じるため、リファレンス部４の中央付近とリファレンス部４の縁部とにおいて、温度が不均一となることが抑制される。これにより、リファレンス素子４０による検出精度が確保される。同様に、第１ダミー素子５０の信号が読み出されるときに第１ダミー素子５０において熱が生じるため、画素部３の中央付近と画素部３の縁部とにおいて、温度が不均一となることが抑制される。これにより、光検出素子３０による検出精度が確保される。なお、第１ダミー素子５０及び第２ダミー素子６０の少なくとも一方が、回路部２２Ａと電気的に接続されていてもよい。

また、一部の第１ダミー素子５０及び一部の第２ダミー素子６０が、Ｚ軸方向から見た場合に、信号読出し回路７と重なっている例を示したが、何れの第１ダミー素子５０及び第２ダミー素子６０も、Ｚ軸方向から見た場合に、信号読出し回路７と重なっていなくてもよい。

また、第１ダミー素子５０が、光吸収層７６を有していない例を示したが、第１ダミー素子５０は、光吸収層７６を有していてもよい。同様に、第１ダミー素子５０の製造方法において、光吸収層７６を形成しない例を示したが、第１ダミー素子５０の製造方法においては、光吸収層７６を形成してもよい。この場合、光検出素子３０（光吸収層７６）の製造プロセスが安定化される。

［第２実施形態］
図３８に示されるように、第２実施形態の光検出器１Ｂは、画素部が１つの光検出素子３０によって構成され、リファレンス部が１つのリファレンス素子４０によって構成されている点において、第１実施形態の光検出器１Ａと主に相違している。

光検出器１Ｂは、表面２ｂを有する基板２Ｂと、光検出素子３０と、リファレンス素子４０と、第１ダミー部５と、第２ダミー部６と、を備えている。基板２Ｂの厚さは、例えば数百μｍ程度である。光検出素子３０、リファレンス素子４０、第１ダミー部５、及び第２ダミー部６は、基板２Ｂの表面２ｂ上に形成されている。

Ｚ軸方向（基板２Ｂの厚さ方向）から見た場合に、光検出素子３０とリファレンス素子４０とは、表面２ｂに平行なＸ軸方向（Ｚ軸に直交する方向）において並ぶように配置されている。光検出素子３０とリファレンス素子４０とは、互いに隣接している。光検出器１Ｂでは、１つのリファレンス素子４０が１つの光検出素子３０に対する補償に用いられている。第１ダミー部５は、第２ダミー部６と共に、光検出素子３０及びリファレンス素子４０を囲んでいる。第１ダミー部５と第２ダミー部６とは、互いに隣接している。

基板２Ｂには、回路部２２Ｂ、及び複数のＩ／Ｏパッド１２が設けられている。回路部２２Ｂは、基板２Ｂの表面２ｂ側に層状に設けられている。Ｉ／Ｏパッド１２は、基板２Ｂの表面２ｂに形成された金属膜によって構成されている。回路部２２Ｂは、アナログ読出し回路（信号読出し回路）１３と、ＡＤコンバータ１４と、ＤＳＰ（デジタルシグナルプロセッサ）１５と、デジタルインターフェース１６と、タイミングジェネレータ１７と、各構成を互いに電気的に接続する複数の配線（図示省略）と、を有している。

アナログ読出し回路１３は、Ｚ軸方向から見た場合に、矩形環状の領域に設けられている。アナログ読出し回路１３は、Ｚ軸方向から見た場合に、光検出素子３０及びリファレンス素子４０を囲んでいる。ＤＳＰ１５及びタイミングジェネレータ１７は、アナログ読出し回路１３に対して表面２ｂに平行なＸ軸方向（Ｚ軸に直交する方向）における両側に配置されている。デジタルインターフェース１６は、表面２ｂに平行なＹ軸方向（Ｚ軸及びＸ軸に直交する方向）においてＤＳＰ１５と並ぶように配置されている。ＡＤコンバータ１４は、Ｙ軸方向において、タイミングジェネレータ１７、アナログ読出し回路１３、ＤＳＰ１５、及びデジタルインターフェース１６と並ぶように配置されている。複数のＩ／Ｏパッド１２は、表面２ｂの外縁に沿って配置されている。

図３９に示されるように、第１領域３ａと第２領域４ａとは、互いに隣接している。第３領域５ａ及び第４領域６ａは、第１領域３ａ及び第２領域４ａの外縁の全体を囲んでいる。具体的には、第３領域５ａは、１つの辺部が第１領域３ａの大きさ分凹むような形状を呈しており、第４領域６ａは、１つの辺部が第２領域４ａの大きさ分凹むような形状を呈している。第３領域５ａ及び第４領域６ａは、矩形環状を呈するように互いに隣接している。そして、第１領域３ａ及び第２領域４ａは、当該矩形環状の内側に位置している。

光検出素子３０の外縁は、Ｚ軸方向から見た場合に、第１領域３ａの外縁と重なっている。リファレンス素子４０の外縁は、Ｚ軸方向から見た場合に、第２領域４ａの外縁と重なっている。第１ダミー部５の外縁は、Ｚ軸方向から見た場合に、第３領域５ａの外縁と重なっている。第２ダミー部６の外縁は、Ｚ軸方向から見た場合に、第４領域６ａの外縁と重なっている。

第１ダミー部５は、複数の第１ダミー素子５０によって構成されている。第２ダミー部６は、複数の第２ダミー素子６０によって構成されている。複数の第１ダミー素子５０及び複数の第２ダミー素子６０は、光検出素子３０及びリファレンス素子４０を複数列（ここでは、４列）で囲むように、第３領域５ａ及び第４領域６ａに配置されている。このように、第１ダミー素子５０及び第２ダミー素子６０は、第１領域３ａ及び第２領域４ａの外縁の全体を囲むように、第１領域３ａ及び第２領域４ａの外縁に沿って表面２ａに複数配置されている。つまり、第１ダミー素子５０及び第２ダミー素子６０は、光検出素子３０及びリファレンス素子４０を囲むように、光検出素子３０及びリファレンス素子４０の外縁に沿って表面２ａに複数配置されている。

第１ダミー素子５０及び第２ダミー素子６０は、Ｚ軸方向から見た場合に、回路部２２Ｂと重なっている（図３８参照）。具体的には、第１ダミー素子５０及び第２ダミー素子６０は、Ｚ軸方向から見た場合に、アナログ読出し回路１３と重なっている。

以上のように構成された光検出器１Ｂでは、以下のように、光が検出される。まず、光検出器１Ａと同様に、光吸収層７６において生じた熱は、分離層７７を介して第１抵抗層７５に伝わる。そして、この熱によって第１抵抗層７５は、温度が上昇すると共に電気抵抗が低下する。この電気抵抗の変化による信号は、第１配線層７１，７２、第１電極ポスト３２，３３、及び第１電極パッド２５，２６を介して、アナログ読出し回路１３に送られる。このとき、リファレンス素子４０からも、電気抵抗の変化による信号がアナログ読出し回路１３に送られる。アナログ読出し回路１３は、光検出素子３０の電気抵抗の変化による信号、及びリファレンス素子４０の電気抵抗の変化による信号を増幅及び補正して出力する。ＡＤコンバータ１４は、アナログ読出し回路１３によって増幅及び補正された信号をデジタル信号に変換する。ＤＳＰ１５は、ＡＤコンバータ１４によって変換されたデジタル信号に対して、所定の信号処理を施した後、デジタルインターフェース１６に出力する。タイミングジェネレータ１７は、Ｉ／Ｏパッド１２を介して駆動信号が入力されると、ＤＳＰ１５に対して駆動タイミングの信号を出力する。デジタルインターフェース１６は、ＤＳＰ１５によって出力された信号をＩ／Ｏパッド１２を介して外部に出力する。Ｉ／Ｏパッド１２は、デジタルインターフェース１６によって生成された信号を、順次出力する。そして、光検出器１Ｂでは、光検出素子３０からの信号とリファレンス素子４０からの信号との差分に基づいて光が検出される。

以上説明したように、第２実施形態の光検出器１Ｂによれば、上述した第１実施形態の光検出器１Ａと同様に、リファレンス素子４０による補償精度を確保することができる。

また、画素部が１つの光検出素子３０によって構成され、リファレンス部が１つのリファレンス素子４０によって構成されている場合には、光検出器１Ｂの製造工程において、複数の素子が二次元マトリックス状に配置されている場合とは別に、ドライエッチングの条件を最適化する必要が生じてしまう。光検出器１Ｂでは、第１ダミー素子５０及び第２ダミー素子６０が、第１領域３ａ及び第２領域４ａの外縁の全体を囲むように、第１領域３ａ及び第２領域４ａの外縁に沿って基板２Ｂの表面２ｂに複数配置されているため、複数の素子が二次元マトリックス状に配置されている場合と同じ条件でドライエッチングを施すことができる。従って、製造工程が簡易化される。

［第２実施形態の変形例］
図４０に示されるように、第３領域５ａのみが、第１領域３ａ及び第２領域４ａの外縁の全体を囲んでいてもよい。つまり、第１ダミー素子５０のみが、第１領域３ａ及び第２領域４ａの外縁の全体を囲むように、第１領域３ａ及び第２領域４ａの外縁に沿って基板２Ａの表面２ａに複数配置されていてもよい。また、第３領域５ａに代えて、第４領域６ａのみが、第１領域３ａ及び第２領域４ａの外縁の全体を囲んでいてもよい。つまり、第１ダミー素子５０に代えて、第２ダミー素子６０のみが、第１領域３ａ及び第２領域４ａの外縁の全体を囲むように、第１領域３ａ及び第２領域４ａの外縁に沿って基板２Ａの表面２ａに複数配置されていてもよい。

また、図４１に示されるように、第３領域５ａは、第１領域３ａに対してＹ軸方向における両側、及び、第１領域３ａに対して第２領域４ａとは反対側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って延在していてもよい。つまり、第１ダミー素子５０は、第１領域３ａに対してＹ軸方向における両側、及び、第１領域３ａに対して第２領域４ａとは反対側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って複数配置されていてもよい。同様に、第４領域６ａは、第２領域４ａに対してＹ軸方向における両側、及び、第２領域４ａに対して第１領域３ａとは反対側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って延在していてもよい。つまり、第２ダミー素子６０は、第２領域４ａに対してＹ軸方向における両側、及び、第２領域４ａに対して第１領域３ａとは反対側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って複数配置されていてもよい。

また、第４領域６ａに代えて、第３領域５ａが、第２領域４ａに対してＹ軸方向における両側、及び、第２領域４ａに対して第１領域３ａとは反対側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って延在していてもよい。つまり、第２ダミー素子６０に代えて、第１ダミー素子５０が、第２領域４ａに対してＹ軸方向における両側、及び、第２領域４ａに対して第１領域３ａとは反対側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って複数配置されていてもよい。同様に、第３領域５ａに代えて、第４領域６ａが、第１領域３ａに対してＹ軸方向における両側、及び、第１領域３ａに対して第２領域４ａとは反対側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って延在していてもよい。つまり、第１ダミー素子５０に代えて、第２ダミー素子６０が、第１領域３ａに対してＹ軸方向における両側、及び、第１領域３ａに対して第２領域４ａとは反対側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って複数配置されていてもよい。

また、図４２に示されるように、第１領域３ａと第２領域４ａとは、互いに離間していてもよい。この場合、第３領域５ａ及び第４領域６ａのそれぞれが、第１領域３ａ及び第２領域４ａのそれぞれを囲んでいる。つまり、第１ダミー素子５０及び第２ダミー素子６０のそれぞれが、第１領域３ａ及び第２領域４ａのそれぞれを囲むように、第１領域３ａの外縁及び第２領域４ａの外縁のそれぞれに沿って表面２ａに複数配置されている。

また、図４３に示されるように、第３領域５ａのみが、第１領域３ａ及び第２領域４ａのそれぞれを囲んでいてもよい。つまり、第１ダミー素子５０のみが、第１領域３ａ及び第２領域４ａのそれぞれを囲むように、第１領域３ａの外縁及び第２領域４ａの外縁のそれぞれに沿って表面２ａに複数配置されていてもよい。また、第３領域５ａに代えて、第４領域６ａのみが、第１領域３ａ及び第２領域４ａのそれぞれを囲んでいてもよい。つまり、第１ダミー素子５０に代えて、第２ダミー素子６０のみが、第１領域３ａ及び第２領域４ａのそれぞれを囲むように、第１領域３ａの外縁及び第２領域４ａの外縁のそれぞれに沿って表面２ａに複数配置されていてもよい。

また、図４４に示されるように、第３領域５ａは、第１領域３ａに対してＹ軸方向における両側、及び、第１領域３ａに対してＸ軸方向における両側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って延在していてもよい。つまり、第１ダミー素子５０は、第１領域３ａに対してＹ軸方向における両側、及び、第１領域３ａに対してＸ軸方向における両側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って複数配置されていてもよい。同様に、第４領域６ａは、第２領域４ａに対してＹ軸方向における両側、及び、第２領域４ａに対してＸ軸方向における両側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って延在していてもよい。つまり、第２ダミー素子６０は、第２領域４ａに対してＹ軸方向における両側、及び、第２領域４ａに対してＸ軸方向における両側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って複数配置されていてもよい。

また、第４領域６ａに代えて、第３領域５ａが、第２領域４ａに対してＹ軸方向における両側、及び、第２領域４ａに対してＸ軸方向における両側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って延在していてもよい。つまり、第２ダミー素子６０に代えて、第１ダミー素子５０が、第２領域４ａに対してＹ軸方向における両側、及び、第２領域４ａに対してＸ軸方向における両側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って複数配置されていてもよい。同様に、第３領域５ａに代えて、第４領域６ａが、第１領域３ａに対してＹ軸方向における両側、及び、第１領域３ａに対してＸ軸方向における両側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って延在していてもよい。つまり、第１ダミー素子５０に代えて、第２ダミー素子６０が、第１領域３ａに対してＹ軸方向における両側、及び、第１領域３ａに対してＸ軸方向における両側において、それぞれ、Ｙ軸方向及びＸ軸方向に沿って複数配置されていてもよい。

また、第１ダミー素子５０及び第２ダミー素子６０が、Ｚ軸方向から見た場合に、アナログ読出し回路１３と重なっている例を示したが、第１ダミー素子５０及び第２ダミー素子６０は、Ｚ軸方向から見た場合に、アナログ読出し回路１３と重なっていなくてもよい。

１Ａ，１Ｂ…光検出器、２Ａ，２Ｂ…基板、２ａ，２ｂ…表面、３ａ…第１領域、４ａ…第２領域、５ａ…第３領域、６ａ…第４領域、７…信号読出し回路、１３…アナログ読出し回路（信号読出し回路）、２２Ａ，２２Ｂ…回路部、３０…光検出素子、３１…第１膜体、４０…リファレンス素子、４１…第２膜体、５０…第１ダミー素子、５１…第３膜体、６０…第２ダミー素子、６１…第４膜体、Ｓ１，Ｓ２，Ｓ３，Ｓ４…空隙。

Claims (11)

1. 表面を有する基板と、
   空隙を介して前記表面上に配置された第１膜体、及び、前記基板と前記第１膜体との間に配置され、前記空隙を介して前記表面上に前記第１膜体を支持する一対の第１電極ポストを有する光検出素子と、
   空隙を介して前記表面上に配置された第２膜体、及び、前記基板と前記第２膜体との間に配置され、前記空隙を介して前記表面上に前記第２膜体を支持する一対の第２電極ポストを有するリファレンス素子と、
   空隙を介して前記表面上に配置された膜体、及び、前記基板と前記膜体との間に配置され、前記空隙を介して前記表面上に前記膜体を支持する一対の電極ポストを有するダミー素子と、を備え、
   前記光検出素子は、受光による温度変化に基づいて光を検出するための素子であって、前記表面のうち第１領域に配置されており、
   前記リファレンス素子は、前記光検出素子における前記受光以外の要因による温度変化を補償するための素子であって、前記表面のうち第２領域に配置されており、
   前記ダミー素子は、前記表面のうち前記第２領域に対して前記第１領域とは反対側の領域に、前記第２領域の外縁に沿って配置されている、光検出器。
2. 前記ダミー素子は、前記第２領域の外縁と交差する方向に並ぶように、前記表面のうち前記第２領域に対して前記第１領域とは反対側の前記領域に複数配置されている、請求項１に記載の光検出器。
3. 前記第２領域の外縁に沿って配置された前記ダミー素子の前記膜体は、前記基板の厚さ方向から見た場合に、前記リファレンス素子の前記第２膜体と同一の形状を呈している、請求項１又は２に記載の光検出器。
4. 前記ダミー素子は、前記表面のうち前記第１領域と前記第２領域との間の領域に、前記第１領域の外縁及び前記第２領域の外縁の少なくとも一方に沿って更に配置されている、請求項１～３のいずれか一項に記載の光検出器。
5. 前記ダミー素子は、前記表面のうち前記第１領域に対して前記第２領域とは反対側の領域に、前記第１領域の外縁に沿って更に配置されている、請求項１～４のいずれか一項に記載の光検出器。
6. 前記第１領域の外縁に沿って配置された前記ダミー素子の前記膜体は、前記基板の厚さ方向から見た場合に、前記光検出素子の前記第１膜体と同一の形状を呈している、請求項５に記載の光検出器。
7. 前記ダミー素子は、前記第１領域及び前記第２領域を少なくとも１列で囲むように、前記第１領域及び前記第２領域の外縁に沿って前記表面に複数配置されている、請求項１～６のいずれか一項に記載の光検出器。
8. 前記ダミー素子は、前記第１領域及び前記第２領域のそれぞれを少なくとも１列で囲むように、前記第１領域の外縁及び前記第２領域の外縁のそれぞれに沿って前記表面に複数配置されている、請求項１～６のいずれか一項に記載の光検出器。
9. 前記第２領域の外縁に沿って配置された前記ダミー素子の前記膜体は、前記基板の厚さ方向から見た場合に、前記リファレンス素子の前記第２膜体と同一の形状を呈しており、
   前記第１領域の外縁に沿って配置された前記ダミー素子の前記膜体は、前記基板の厚さ方向から見た場合に、前記光検出素子の前記第１膜体と同一の形状を呈している、請求項７又は８に記載の光検出器。
10. 前記基板には、前記光検出素子及び前記リファレンス素子と電気的に接続された回路部が設けられており、
    前記ダミー素子は、前記回路部と電気的に絶縁されている、請求項１～９のいずれか一項に記載の光検出器。
11. 前記回路部は、信号読出し回路を含み、
    前記ダミー素子は、前記基板の厚さ方向から見た場合に、前記信号読出し回路と重なっている、請求項１０に記載の光検出器。

Images