JP7141864B2 - 電子部品搭載基板およびその製造方法 - Google Patents

電子部品搭載基板およびその製造方法 Download PDF

Info

Publication number
JP7141864B2
JP7141864B2 JP2018118419A JP2018118419A JP7141864B2 JP 7141864 B2 JP7141864 B2 JP 7141864B2 JP 2018118419 A JP2018118419 A JP 2018118419A JP 2018118419 A JP2018118419 A JP 2018118419A JP 7141864 B2 JP7141864 B2 JP 7141864B2
Authority
JP
Japan
Prior art keywords
electronic component
silver
film
metal plate
component mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018118419A
Other languages
English (en)
Other versions
JP2019220627A (ja
Inventor
整哉 結城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Metaltech Co Ltd
Original Assignee
Dowa Metaltech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Metaltech Co Ltd filed Critical Dowa Metaltech Co Ltd
Priority to JP2018118419A priority Critical patent/JP7141864B2/ja
Publication of JP2019220627A publication Critical patent/JP2019220627A/ja
Application granted granted Critical
Publication of JP7141864B2 publication Critical patent/JP7141864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Die Bonding (AREA)

Description

本発明は、電子部品搭載基板およびその製造方法に関し、特に、アルミニウムまたはアルミニウム合金からなる金属板がセラミックス基板に接合した金属-セラミックス接合基板の金属板の一方の面に半導体チップなどの電子部品が取り付けられた電子部品搭載基板およびその製造方法に関する。
従来、電気自動車、電車、工作機械などの大電流を制御するために、パワーモジュールが使用されている。従来のパワーモジュールでは、ベース板と呼ばれている金属板または複合材の一方の面に金属-セラミックス絶縁基板が固定され、この金属-セラミックス絶縁基板の金属板上に半導体チップが半田付けにより固定されている。
近年、銀微粒子を含む銀ペーストを接合材として使用し、被接合物間に接合材を介在させ、被接合物間に圧力を加えながら所定時間加熱して、接合材中の銀を焼結させて、(銀めっきされた銅材などの)被接合物同士を接合することが提案されており(例えば、特許文献1参照)、このような接合材を半田の代わりに使用して、金属-セラミックス絶縁基板の金属板上に半導体チップなどの電子部品を固定する試みがなされている。
また、アルミニウムまたはアルミニウム合金からなる金属板の一方の面にニッケルまたはニッケル合金のめっき皮膜を形成し、その上に銀接合層により電子部品を接合することが提案されている(例えば、特許文献2参照)。
特開2011-80147号公報(段落番号0014-0020、0085) 特開2014-130989号公報(段落番号0007-0011)
しかし、特許文献1のように、銀めっきされた銅材に接合材により電子部品を接合したり、特許文献2のように、ニッケルまたはニッケル合金でめっきされた金属板に銀接合層により電子部品を接合する場合、電子部品としてパワー半導体を使用して、そのパワー半導体のオンとオフを数万回以上繰り返すパワーサイクル試験を行うと、パワー半導体が金属板から剥離するおそれがある。
したがって、本発明は、このような従来の問題点に鑑み、アルミニウムまたはアルミニウム合金からなる金属板上に電子部品を搭載した電子部品搭載基板において、パワーサイクル試験を行っても電子部品が金属板から剥離するのを防止することができる、電子部品搭載基板およびその製造方法を提供することを目的とする。
本発明者らは、上記課題を解決するために鋭意研究した結果、アルミニウムまたはアルミニウム合金からなる金属板の一方の面に電子部品が搭載された電子部品搭載基板の製造方法において、金属板の一方の面に、ニッケル皮膜とパラジウム皮膜と銀皮膜をこの順で形成し、銀皮膜上に銀ペーストを塗布してその上に電子部品を配置した後、銀ペースト中の銀を焼結させて銀接合層を形成し、この銀接合層によって電子部品を金属板の一方の面に接合することにより、パワーサイクル試験を行っても電子部品が金属板から剥離するのを防止することができる、電子部品搭載基板およびその製造方法を提供することができることを見出し、本発明を完成するに至った。
すなわち、本発明による電子部品搭載基板の製造方法は、アルミニウムまたはアルミニウム合金からなる金属板の一方の面に電子部品が搭載された電子部品搭載基板の製造方法において、金属板の一方の面に、ニッケル皮膜とパラジウム皮膜と銀皮膜をこの順で形成し、銀皮膜上に銀ペーストを塗布してその上に電子部品を配置した後、銀ペースト中の銀を焼結させて銀接合層を形成し、この銀接合層によって電子部品を金属板の一方の面に接合することを特徴とする。
この電子部品搭載基板の製造方法において、ニッケル皮膜の厚さが0.5~10μmであるのが好ましく、パラジウム皮膜の厚さが0.05~3μmであるのが好ましく、銀皮膜の厚さが0.05~5μmであるのが好ましい。また、電子部品の金属板の一方の面に接合される面が、金、銀、銅およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金で被覆されているのが好ましい。また、金属板の他方の面にセラミックス基板の一方の面を接合するのが好ましい。
また、本発明による電子部品搭載基板は、アルミニウムまたはアルミニウム合金からなる金属板の一方の面に電子部品が搭載された電子部品搭載基板において、金属板の一方の面に、ニッケル皮膜とパラジウム皮膜と銀皮膜がこの順で形成され、銀皮膜上に銀接合層により電子部品が接合されていることを特徴とする。
この電子部品搭載基板において、ニッケル皮膜の厚さが0.5~10μmであるのが好ましく、パラジウム皮膜の厚さが0.05~3μmであるのが好ましく、銀皮膜の厚さが0.05~5μmであるのが好ましい。また、電子部品の金属板の一方の面に接合される面が、金、銀、銅およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金で被覆されているのが好ましい。また、金属板の他方の面にセラミックス基板の一方の面が接合されているのが好ましい。
本発明によれば、アルミニウムまたはアルミニウム合金からなる金属板上に電子部品を搭載した電子部品搭載基板において、パワーサイクル試験を行っても電子部品が金属板から剥離するのを防止することができる、電子部品搭載基板およびその製造方法を提供することができる。
本発明による電子部品搭載基板の実施の形態の断面図である。 図1の電子部品搭載基板の斜視図である。
以下、添付図面を参照して、本発明による電子部品搭載基板およびその製造方法の実施の形態について詳細に説明する。
図1および図2に示すように、本発明による電子部品搭載基板の実施の形態では、平面形状が略矩形の金属板(電子部品搭載用金属板)10の一方の主面に、ニッケル膜12とパラジウム皮膜14と銀皮膜16がこの順に形成され、この銀皮膜16の表面に(銀の焼結体を含む)銀接合層18により電子部品20が接合されている。また、金属板10の他方の主面に、平面形状が略矩形のセラミックス基板22の一方の主面を接合し、このセラミックス基板22の他方の主面に、平面形状が略矩形の放熱用金属板(金属ベース板)24を接合してもよい。
電子部品搭載用金属板10および放熱用金属板24は、アルミニウムまたはアルミニウム合金からなり、導電性や放熱性の観点から、好ましくは99.5質量%以上、さらに好ましくは99.9質量%のアルミニウムを含むのが好ましい。
セラミックス基板22は、電子部品としてパワー半導体を搭載して大電流・高電圧が負荷された場合にも優れた絶縁性を発揮するセラミックス基板であるのが好ましく、窒化アルミニウム(AlN)、アルミナ(Al)、窒化珪素(SiN)を主成分とするセラミックス基板であるのが好ましい。
電子部品搭載用金属板10の一方の主面(の少なくとも銀接合層18により電子部品20が接合される部分)には、ニッケルまたはニッケル合金からなるニッケル皮膜12が形成されている。このニッケル皮膜12の厚さは、0.5~10μmであるのが好ましい。このニッケル膜12が薄過ぎると、パラジウム皮膜14との密着性が低下し、厚過ぎると導電性が低下し、製造コストが増加する。また、ニッケル皮膜12は、ニッケルめっき皮膜または(ニッケルを85質量%以上含有する)ニッケル合金めっき皮膜であるのが好ましく、電気めっきまたは無電解めっきにより形成することができる。ニッケル合金めっき皮膜の場合、Ni-P合金めっき皮膜でもよく、Ni-B合金めっき皮膜でもよい。Ni-P合金めっき皮膜の場合、パラジウム皮膜14との良好な密着性を得るために、P濃度を6~11質量%にするのが好ましく、6~8質量%にするのがさらに好ましい。このP濃度は、めっき液により調整することができる。
ニッケル皮膜12の表面には、パラジウムまたはパラジウム合金からなるパラジウム皮膜14が形成されている。このパラジウム皮膜14をニッケル皮膜12と銀皮膜16の間に設けることにより、ニッケル皮膜12と銀皮膜16の密着性を向上させることができる。パラジウム皮膜14の厚さは、0.05~3μmであるのが好ましい。パラジウム皮膜14が薄過ぎると、ニッケル皮膜12や銀皮膜16との密着性が低下し、厚過ぎると高価なパラジウムの使用量が増えるので製造コストが増加する。また、パラジウム皮膜14は、パラジウムめっき皮膜または(パラジウムを95質量%以上含有する)パラジウム合金めっき皮膜であるのが好ましく、電気めっきまたは無電解めっきにより形成することができる。
パラジウム皮膜14の表面には、銀または銀合金からなる銀皮膜16が形成されている。この銀皮膜16は、銀接合層18との密着性を向上させることができる。銀皮膜16の厚さは、0.05~5μmであるのが好ましい。銀皮膜16が薄過ぎると、銀接合層18との密着性が低下し、厚過ぎると製造コストが増大する。また、銀皮膜16は、銀めっき皮膜または(銀を95質量%以上含有する)銀合金めっき皮膜であるのが好ましく、電気めっきまたは無電解めっきにより形成することができる。
また、電子部品20の金属板10の一方の主面に接合される面が、金、銀、銅およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金のように、銀接合層18と接合可能な金属で被覆されているのが好ましく、金、銀およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金で(電気めっきまたは無電解めっきにより)めっきされているのが好ましい。
本発明による電子部品搭載基板の製造方法の実施の形態では、アルミニウムまたはアルミニウム合金からなる金属板10の一方の主面に電子部品20が搭載された電子部品搭載基板の製造方法において、金属板10の一方の主面(の少なくとも銀ペーストを塗布する部分)に、ニッケル皮膜12とパラジウム皮膜14と銀皮膜16をこの順で形成し、銀皮膜16上に銀ペーストを塗布してその上に電子部品20を配置した後、銀ペースト中の銀を焼結させて銀接合層18を形成し、この銀接合層18によって電子部品20を金属板10の一方の面に接合する。
なお、銀ペースト中の銀の焼結は、200~500℃に加熱することによって行うのが好ましく、220~400℃に加熱することによって行うのがさらに好ましい。この焼結の際の加熱時間は、1~10分間であるのが好ましい。また、この焼結は、加圧しないで加熱することによって行うことができるが、金属板10に対して電子部品20を加圧しながら加熱することによって行ってもよい。この焼結の際に加圧する圧力は、10MPa以下でよく、2~10MPaであるのが好ましく、3~8MPaであるのがさらに好ましい。
また、金属板10の他方の主面に、平面形状が略矩形のセラミックス基板22の一方の主面を接合し、このセラミックス基板22の他方の主面に、平面形状が略矩形の放熱用金属板(金属ベース板)24を接合してもよい。この場合、これらの金属板10とセラミックス基板22の間およびセラミックス基板22と金属ベース板24の間の接合の後、金属板10の一方の主面(電子部品20が接合される面)に、ニッケル皮膜12とパラジウム皮膜14と銀皮膜16をこの順で形成し、銀皮膜16上に銀ペーストを塗布して電子部品20を配置した後、銀ペースト中の銀を焼結させて銀接合層18を形成し、この銀接合層18によって電子部品20を金属板10の一方の主面に接合すればよい。なお、金属板10とセラミックス基板22の間およびセラミックス基板22と金属ベース板24の間の接合では、(図示しない)鋳型内にセラミックス基板22を配置した後、セラミックス基板22の両主面に接触するようにアルミニウムまたはアルミニウム合金の溶湯を注湯した後に溶湯を冷却して固化させることにより、セラミックス基板22の各々の主面に金属板10および金属ベース板24を形成して直接接合させるのが好ましい。
また、銀ペーストとして、500℃以下の温度で焼結可能な銀微粒子を含むペーストを使用することができ、炭素数8以下(好ましくは6~8)の有機化合物で被覆された平均一次粒子径1~200nmの銀微粒子が分散媒(好ましくは極性溶媒)に分散した接合材(例えば、DOWAエレクトロニクス株式会社製のPA-HT-1503M-C)を使用するのが好ましい。このような銀微粒子が分散した分散媒に平均一次粒径(D50径)が0.5~3.0μmの銀粒子がさらに分散した接合材(例えば、DOWAエレクトロニクス株式会社製のPA-HT-1001L)を使用してもよい。
以下、本発明による電子部品搭載基板およびその製造方法の実施例について詳細に説明する。
鋳型内に45mm×25mm×0.6mmの大きさのAlN(窒化アルミニウム)からなるセラミックス基板を配置し、このセラミックス基板の両主面に接触するように99.9質量%のアルミニウムの溶湯を注湯した後に溶湯を冷却して固化させることにより、セラミックス基板の各々の主面に45mm×23mm×0.4mmの大きさの(電子部品搭載用)金属板と45mm×23mm×0.4mmの大きさの(放熱用)金属ベース板を形成して、それぞれセラミックス基板の主面に直接接合させ、金属-セラミックス接合基板を作製した。
次に、めっきの前処理として、脱脂、化学研磨および酸洗を行い、ダブルジンケート処理(2回亜鉛置換)を行った後、金属-セラミックス接合基板を無電解Ni-Pめっき液(上村工業株式会社製のニムデンNPR-4)に浸漬することによって、(電子部品搭載用)金属板の表面に厚さ4μmの無電解Ni-P合金めっき皮膜(P濃度が7質量%で残部がNiの無電解Ni-Pめっき皮膜)を形成した。
次に、このNi-Pめっき皮膜が形成された金属-セラミックス接合基板を、無電解Ni-P合金めっきに対して自己触媒性を有する金属のめっき液として、自己触媒還元型無電解パラジウムめっき液(上村工業株式会社製のアルタレアTDP-30-MW)に浸漬することによって、Ni-P合金めっき皮膜上に厚さ0.1μmのパラジウムめっき皮膜を形成した。
次に、このパラジウムめっき皮膜が形成された金属-セラミックス接合基板を、無電解銀めっき液(上村工業株式会社製のアルジェントRSD-4)に浸漬することによって、パラジウムめっき皮膜上に厚さ0.1μmの銀めっき皮膜を形成した。
次に、(電子部品搭載用)金属板上の銀めっき皮膜の表面の電子部品搭載部分に、銀ペースト(NBE Tech,LLC社製のNano Tach)をスクリーン印刷により塗布し、その上に電子部品として底面(裏面)が銀めっきされた(縦7.19mm×横6.74mm×厚さ0.07mmの大きさの)パワー半導体シリコンチップ(Fairchild社製のSi-IGBTチップ、型番PCFG75N60SMW)を配置し、大気中において、加圧しないで、250℃で10分間加熱することにより、銀ペースト中の銀を焼結させて銀接合層を形成し、この銀接合層により(電子部品搭載用)金属板にシリコンチップを接合した。なお、この接合後の銀接合層の厚さは約30μmであった。
このようにして作製した電子部品搭載基板について、シリコンチップの電極に試験電源を接続し、付加電流を3A、付加電圧を11Vに設定して、50秒間電流を流した後に40秒間電流を流さないようにオン/オフを繰り返すサイクル(電流をオンにすることによりシリコンチップが加熱されて50秒後にシリコンチップの温度が約175℃まで上昇し、電流をオフにすることによち40秒後にシリコンチップの温度が約45℃まで降下するサイクル(ΔT=130℃))を20,000サイクル行うパワーサイクル試験を行った。なお、パワー半導体シリコンチップのゲート-エミッタ間の電圧Vgeとそのシリコンチップの温度との間に線形の関係があることから、予めその線形の関係を求めておき、ゲート-エミッタ間の電圧Vgeからシリコンチップの温度を換算した。このパワーサイクル試験後のシリコンチップの温度の上昇(過渡熱抵抗の上昇)は、初期設定値(175℃)と比べて105%未満であり、シリコンチップに電気的な異常は生じなかった。
また、作製した電子部品搭載基板について、(電子部品搭載用)金属板とシリコンチップとの接合部を超音波探傷装置(SAT)(日立建機ファインテック株式会社製のFS100II)により観察したところ、銀接合層にボイドなどの欠陥は確認されず、シリコンチップの剥離も認められなかった。
また、比較例として、実施例1の無電解Ni-Pめっき液に代えて、無電解Ni-Pめっき液(上村工業株式会社製のニムデンSX)を使用して無電解Ni-P合金めっき皮膜(リン濃度が10質量%で残部がニッケルの無電解Ni-Pめっき皮膜)を形成し、実施例1の自己触媒還元型無電解パラジウムめっき液に浸漬することによってパラジウムめっき皮膜を形成する代わりに、パラジウム活性処理液(上村工業株式会社製のアクセマルタMPD-22)に浸漬することによって活性化処理を行った以外は、実施例1と同様の方法により、電子部品搭載基板を作製した。この電子部品搭載基板について、実施例1と同様のパワーサイクル試験を行ったところ、9,000サイクル経過後に、ゲート-エミッタ間の電圧Vgeにノイズが生じ、シリコンチップの温度の上昇(過渡熱抵抗の上昇)が初期設定値(175℃)と比べて105%を超えたため、シリコンチップに電気的な異常が生じたと判断した。また、作製した電子部品搭載基板について、(電子部品搭載用)金属板とシリコンチップとの接合部を実施例と同様の超音波探傷装置(SAT)により観察したところ、銀めっき皮膜の一部がニッケルめっき皮膜から剥離していることが確認され、シリコンチップに触れるとシリコンチップが簡単に脱落した。
10 電子部品搭載用金属板
12 ニッケル皮膜
14 パラジウム皮膜
16 銀皮膜
18 銀接合層
20 電子部品
22 セラミックス基板
24 放熱用金属板(金属ベース板)

Claims (10)

  1. アルミニウムまたはアルミニウム合金からなる金属板の一方の面に電子部品が搭載されるとともに他方の面にセラミックス基板の一方の面が接合された電子部品搭載基板の製造方法において、他方の面にセラミックス基板の一方の面が接合された金属板の一方の面に、ニッケル皮膜とパラジウム皮膜と銀皮膜をこの順で形成し、銀皮膜上に銀ペーストを塗布してその上に電子部品を配置した後、銀ペースト中の銀を焼結させて銀接合層を形成し、この銀接合層によって電子部品を金属板の一方の面に接合することを特徴とする、電子部品搭載基板の製造方法。
  2. 前記ニッケル皮膜の厚さが0.5~10μmであることを特徴とする、請求項1に記載の電子部品搭載基板の製造方法。
  3. 前記パラジウム皮膜の厚さが0.05~3μmであることを特徴とする、請求項1または2に記載の電子部品搭載基板の製造方法。
  4. 前記銀皮膜の厚さが0.05~5μmであることを特徴とする、請求項1乃至3のいずれかに記載の電子部品搭載基板の製造方法。
  5. 前記電子部品の前記金属板の一方の面に接合される面が、金、銀、銅およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金で被覆されていることを特徴とする、請求項1乃至4のいずれかに記載の電子部品搭載基板の製造方法。
  6. アルミニウムまたはアルミニウム合金からなる金属板の一方の面に電子部品が搭載されるとともに他方の面にセラミックス基板の一方の面が接合された電子部品搭載基板において、他方の面にセラミックス基板の一方の面が接合された金属板の一方の面に、ニッケル皮膜とパラジウム皮膜と銀皮膜がこの順で形成され、銀皮膜上に銀接合層により電子部品が接合されていることを特徴とする、電子部品搭載基板。
  7. 前記ニッケル皮膜の厚さが0.5~10μmであることを特徴とする、請求項に記載の電子部品搭載基板。
  8. 前記パラジウム皮膜の厚さが0.05~3μmであることを特徴とする、請求項またはに記載の電子部品搭載基板。
  9. 前記銀皮膜の厚さが0.05~5μmであることを特徴とする、請求項乃至のいずれかに記載の電子部品搭載基板。
  10. 前記電子部品の前記金属板の一方の面に接合される面が、金、銀、銅およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金で被覆されていることを特徴とする、請求項乃至のいずれかに記載の電子部品搭載基板。
JP2018118419A 2018-06-22 2018-06-22 電子部品搭載基板およびその製造方法 Active JP7141864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018118419A JP7141864B2 (ja) 2018-06-22 2018-06-22 電子部品搭載基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018118419A JP7141864B2 (ja) 2018-06-22 2018-06-22 電子部品搭載基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019220627A JP2019220627A (ja) 2019-12-26
JP7141864B2 true JP7141864B2 (ja) 2022-09-26

Family

ID=69096998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018118419A Active JP7141864B2 (ja) 2018-06-22 2018-06-22 電子部品搭載基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP7141864B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130989A (ja) 2012-11-28 2014-07-10 Dowa Metaltech Kk 電子部品搭載基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3353366B2 (ja) * 1993-02-25 2002-12-03 ソニー株式会社 ダイボンディング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014130989A (ja) 2012-11-28 2014-07-10 Dowa Metaltech Kk 電子部品搭載基板およびその製造方法

Also Published As

Publication number Publication date
JP2019220627A (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
JP6262968B2 (ja) 電子部品搭載基板およびその製造方法
JP6099453B2 (ja) 電子部品搭載基板およびその製造方法
JP5367914B2 (ja) 配線基板およびその製造方法ならびに半導体装置
US8569109B2 (en) Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
EP2282336A2 (en) Base plate with tailored interface
US9640511B2 (en) Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material
US20190229083A1 (en) Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same
CN108687352A (zh) 用于制造冷却装置的方法、冷却装置及冷却设备
JP4703377B2 (ja) 段差回路基板、その製造方法およびそれを用いた電力制御部品。
JP2006059904A (ja) 半導体装置およびその製造方法
JP6550477B2 (ja) 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール
JP2012212788A (ja) 金属ベース基板およびその製造方法
JP5069485B2 (ja) 金属ベース回路基板
JP6904094B2 (ja) 絶縁回路基板の製造方法
WO2017159024A1 (ja) セラミック基板、セラミック基板の製造方法、及びパワーモジュール
JP7141864B2 (ja) 電子部品搭載基板およびその製造方法
JP6753721B2 (ja) 金属−セラミックス回路基板およびその製造方法
JP2012074591A (ja) 回路基板および電子装置
JP6902266B2 (ja) セラミック基板の製造方法、及びパワーモジュールの製造方法
JP2001217362A (ja) 積層放熱部材、および同放熱部材を用いたパワー半導体装置、並びにそれらの製造方法
JP6477386B2 (ja) めっき付パワーモジュール用基板の製造方法
JP2014060281A (ja) 導電性部材と回路電極との接続構造、及び、導電性部材と回路電極との接続方法
WO2024014532A1 (ja) 複層接合体及びそれを用いた半導体装置、並びにこれらの製造方法
JP2019067802A (ja) セラミックス回路基板及びその製造方法
JP3201501B2 (ja) パッケージ部品の製造方法及びこのパッケージ部品用のヒートスプレッダの形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220912

R150 Certificate of patent or registration of utility model

Ref document number: 7141864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150