JP7141864B2 - 電子部品搭載基板およびその製造方法 - Google Patents
電子部品搭載基板およびその製造方法 Download PDFInfo
- Publication number
- JP7141864B2 JP7141864B2 JP2018118419A JP2018118419A JP7141864B2 JP 7141864 B2 JP7141864 B2 JP 7141864B2 JP 2018118419 A JP2018118419 A JP 2018118419A JP 2018118419 A JP2018118419 A JP 2018118419A JP 7141864 B2 JP7141864 B2 JP 7141864B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- silver
- film
- metal plate
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Die Bonding (AREA)
Description
12 ニッケル皮膜
14 パラジウム皮膜
16 銀皮膜
18 銀接合層
20 電子部品
22 セラミックス基板
24 放熱用金属板(金属ベース板)
Claims (10)
- アルミニウムまたはアルミニウム合金からなる金属板の一方の面に電子部品が搭載されるとともに他方の面にセラミックス基板の一方の面が接合された電子部品搭載基板の製造方法において、他方の面にセラミックス基板の一方の面が接合された金属板の一方の面に、ニッケル皮膜とパラジウム皮膜と銀皮膜をこの順で形成し、銀皮膜上に銀ペーストを塗布してその上に電子部品を配置した後、銀ペースト中の銀を焼結させて銀接合層を形成し、この銀接合層によって電子部品を金属板の一方の面に接合することを特徴とする、電子部品搭載基板の製造方法。
- 前記ニッケル皮膜の厚さが0.5~10μmであることを特徴とする、請求項1に記載の電子部品搭載基板の製造方法。
- 前記パラジウム皮膜の厚さが0.05~3μmであることを特徴とする、請求項1または2に記載の電子部品搭載基板の製造方法。
- 前記銀皮膜の厚さが0.05~5μmであることを特徴とする、請求項1乃至3のいずれかに記載の電子部品搭載基板の製造方法。
- 前記電子部品の前記金属板の一方の面に接合される面が、金、銀、銅およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金で被覆されていることを特徴とする、請求項1乃至4のいずれかに記載の電子部品搭載基板の製造方法。
- アルミニウムまたはアルミニウム合金からなる金属板の一方の面に電子部品が搭載されるとともに他方の面にセラミックス基板の一方の面が接合された電子部品搭載基板において、他方の面にセラミックス基板の一方の面が接合された金属板の一方の面に、ニッケル皮膜とパラジウム皮膜と銀皮膜がこの順で形成され、銀皮膜上に銀接合層により電子部品が接合されていることを特徴とする、電子部品搭載基板。
- 前記ニッケル皮膜の厚さが0.5~10μmであることを特徴とする、請求項6に記載の電子部品搭載基板。
- 前記パラジウム皮膜の厚さが0.05~3μmであることを特徴とする、請求項6または7に記載の電子部品搭載基板。
- 前記銀皮膜の厚さが0.05~5μmであることを特徴とする、請求項6乃至8のいずれかに記載の電子部品搭載基板。
- 前記電子部品の前記金属板の一方の面に接合される面が、金、銀、銅およびパラジウムからなる群から選ばれる少なくとも一種の金属またはこれらの合金で被覆されていることを特徴とする、請求項6乃至9のいずれかに記載の電子部品搭載基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018118419A JP7141864B2 (ja) | 2018-06-22 | 2018-06-22 | 電子部品搭載基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018118419A JP7141864B2 (ja) | 2018-06-22 | 2018-06-22 | 電子部品搭載基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019220627A JP2019220627A (ja) | 2019-12-26 |
JP7141864B2 true JP7141864B2 (ja) | 2022-09-26 |
Family
ID=69096998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018118419A Active JP7141864B2 (ja) | 2018-06-22 | 2018-06-22 | 電子部品搭載基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7141864B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130989A (ja) | 2012-11-28 | 2014-07-10 | Dowa Metaltech Kk | 電子部品搭載基板およびその製造方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3353366B2 (ja) * | 1993-02-25 | 2002-12-03 | ソニー株式会社 | ダイボンディング方法 |
-
2018
- 2018-06-22 JP JP2018118419A patent/JP7141864B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014130989A (ja) | 2012-11-28 | 2014-07-10 | Dowa Metaltech Kk | 電子部品搭載基板およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019220627A (ja) | 2019-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6262968B2 (ja) | 電子部品搭載基板およびその製造方法 | |
JP6099453B2 (ja) | 電子部品搭載基板およびその製造方法 | |
JP5367914B2 (ja) | 配線基板およびその製造方法ならびに半導体装置 | |
US8569109B2 (en) | Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module | |
EP2282336A2 (en) | Base plate with tailored interface | |
US9640511B2 (en) | Method for producing a circuit carrier arrangement having a carrier which has a surface formed by an aluminum/silicon carbide metal matrix composite material | |
US20190229083A1 (en) | Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same | |
CN108687352A (zh) | 用于制造冷却装置的方法、冷却装置及冷却设备 | |
JP4703377B2 (ja) | 段差回路基板、その製造方法およびそれを用いた電力制御部品。 | |
JP2006059904A (ja) | 半導体装置およびその製造方法 | |
JP6550477B2 (ja) | 開気孔接触片のガルバニック接合による部品の電気接触方法およびそれに対応する部品モジュール | |
JP2012212788A (ja) | 金属ベース基板およびその製造方法 | |
JP5069485B2 (ja) | 金属ベース回路基板 | |
JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
WO2017159024A1 (ja) | セラミック基板、セラミック基板の製造方法、及びパワーモジュール | |
JP7141864B2 (ja) | 電子部品搭載基板およびその製造方法 | |
JP6753721B2 (ja) | 金属−セラミックス回路基板およびその製造方法 | |
JP2012074591A (ja) | 回路基板および電子装置 | |
JP6902266B2 (ja) | セラミック基板の製造方法、及びパワーモジュールの製造方法 | |
JP2001217362A (ja) | 積層放熱部材、および同放熱部材を用いたパワー半導体装置、並びにそれらの製造方法 | |
JP6477386B2 (ja) | めっき付パワーモジュール用基板の製造方法 | |
JP2014060281A (ja) | 導電性部材と回路電極との接続構造、及び、導電性部材と回路電極との接続方法 | |
WO2024014532A1 (ja) | 複層接合体及びそれを用いた半導体装置、並びにこれらの製造方法 | |
JP2019067802A (ja) | セラミックス回路基板及びその製造方法 | |
JP3201501B2 (ja) | パッケージ部品の製造方法及びこのパッケージ部品用のヒートスプレッダの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220906 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220912 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7141864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |