JP7138569B2 - 半導体ダイのオフセット補償ばらつき - Google Patents

半導体ダイのオフセット補償ばらつき Download PDF

Info

Publication number
JP7138569B2
JP7138569B2 JP2018560992A JP2018560992A JP7138569B2 JP 7138569 B2 JP7138569 B2 JP 7138569B2 JP 2018560992 A JP2018560992 A JP 2018560992A JP 2018560992 A JP2018560992 A JP 2018560992A JP 7138569 B2 JP7138569 B2 JP 7138569B2
Authority
JP
Japan
Prior art keywords
processor
model
new
shift
shift measurements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018560992A
Other languages
English (en)
Other versions
JP2019522357A (ja
Inventor
チャールズ アンドリュー クーツ
ジョン ジョセフ ピチュラ
マキシム ファクトウロヴィッチ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universal Instruments Corp
Original Assignee
Universal Instruments Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universal Instruments Corp filed Critical Universal Instruments Corp
Publication of JP2019522357A publication Critical patent/JP2019522357A/ja
Application granted granted Critical
Publication of JP7138569B2 publication Critical patent/JP7138569B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Databases & Information Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本開示は、一般に、集積回路に関し、より具体的には、ダイ配置におけるストカスティックに駆動されたシフトを補償すべく集積回路の半導体材料のダイの配置を数学的にモデリングし、予測して、調整するためのシステム、方法およびツールに関する。
集積回路パッケージを大量生産するための最新の工業プロセスは、半導体ダイをウェーハのようなパターンに配列させるステップと、次に電子アセンブリの後の方の段階でのその後の使用のために液化形態のモールド樹脂を用いて幾千ものパッケージを同時に作り出すステップとをしばしば含む。これらの集積回路製造プロセスは、非常に正確なダイ配置要件に依存するであろう。しかしながら、現在利用可能な技術を用いてかかるレベルの精度を達成しえないことがある。本質的に、現在のプロセスは、ダイ配置におけるストカスティックに駆動されたシフトを生じやすく、これらのシフトがダイのミスアラインメント、および結果として、集積回路製品における欠陥率の増加につながりかねない。
現在利用可能な補償方法は、限られている。これらの方法は、ダイの名目上の位置からのダイの平均オフセットを算出するか、または異なるウェーハ領域における変位のばらつきを補正することを試みるために線形回帰を用いるかのいずれかに限られる。いくつかのケースでは、所望の値を製品調整リスト中に挿入することによってダイまたはウェーハに対する調整が手作業で行われる。
これまでの技術の限界のうちのいくつかは、基板形状の特殊性、モールド堆積に起因する局所的なばらつき、接着剤の厚さ、ダイ形状およびサイズにおけるばらつきを抑制しない局所的な調整の欠如、ならびに多くの他の原因を含みうる。これまでのモデルおよび技術の限界は、逆流効果が生じうるウェーハのエッジ近くで、異なる配置モジュール（すなわち、ハンドおよび／またはスピンドル）間のばらつきに起因して不良を生じやすく、現在の調整方法およびシステムは、複数のモデルの発生および重ね合わせを必要とすることがあり、そのことにより追加の誤差が生じた。
したがって、ダイ・オフセットばらつきを補償するために改善されたシステム、方法、およびツールが当分野では好評を得るであろう。
本発明の第１の態様は、自動化された半導体デバイス配置改善方法を提供し、この方法は、処理用半導体ウェーハの複数の半導体ダイの元の配置からのオフセットと関連するシフト測定を、ピックアンドプレース装置のプロセッサによって、自動的に実行するステップと、シフト測定と関連するシフト測定値を、プロセッサによって、回収するステップと、シフト測定値を、プロセッサによってデータベース中に、記憶するステップであって、データベースは、前の複数の処理用半導体ウェーハの前の複数の半導体ダイについて、元の配置からのオフセットについて前に測定されたシフト測定と関連する複数の前に回収されたシフト測定値を備える、記憶するステップと、指定されたモデルをシフト測定値および複数の前に回収されたシフト測定値に関して、プロセッサによって、実行するステップと、新しい処理用半導体ウェーハ上の新しい複数の半導体ダイについて将来のオフセットと関連する予測されるシフト測定値を、プロセッサによって実行するステップの結果に基づいて、決定するステップと、予測されるシフト測定値に従って、新しい半導体ウェーハ上に新しい複数の半導体ダイを発生させるためにピックアンドプレース装置の配置ハードウェアを複数の個所に、プロセッサによって、自動的に配置するステップとを備える。
本発明の第２の態様は、コンピュータ可読プログラムコードを記憶するコンピュータ可読ハードウェア記憶デバイスを備える、コンピュータプログラム製品を提供し、コンピュータ可読プログラムコードは、ピックアンドプレース装置のプロセッサによって実行されたときに、自動化された半導体デバイス配置改善方法を実施するアルゴリズムを含み、この方法は、処理用半導体ウェーハの複数の半導体ダイの元の配置からのオフセットと関連するシフト測定を、プロセッサによって、自動的に実行するステップと、シフト測定と関連するシフト測定値を、プロセッサによって、回収するステップと、シフト測定値を、プロセッサによってデータベース中に、記憶するステップであって、データベースは、前の複数の処理用半導体ウェーハの前の複数の半導体ダイについて、元の配置からのオフセットについて前に測定されたシフト測定と関連する複数の前に回収されたシフト測定値を備える、記憶するステップと、指定されたモデルをシフト測定値および複数の前に回収されたシフト測定値に関して、プロセッサによって、実行するステップと、新しい処理用半導体ウェーハ上の新しい複数の半導体ダイについて将来のオフセットと関連する予測されるシフト測定値を、プロセッサによって実行するステップの結果に基づいて、決定するステップと、予測されるシフト測定値に従って、新しい半導体ウェーハ上に新しい複数の半導体ダイを発生させるためにピックアンドプレース装置の配置ハードウェアを複数の個所に、プロセッサによって、自動的に配置するステップとを備える。
本発明の第３の態様は、コンピュータ可読メモリユニットに結合されたプロセッサを備えるピックアンドプレース装置を提供し、メモリユニットは、コンピュータプロセッサによって実行されたときに、自動化された半導体デバイス配置改善方法を実施する命令を備え、この方法は、処理用半導体ウェーハの複数の半導体ダイの元の配置からのオフセットと関連するシフト測定を、プロセッサによって、自動的に実行するステップと、シフト測定と関連するシフト測定値を、プロセッサによって、回収するステップと、シフト測定値を、プロセッサによってデータベース中に、記憶するステップであって、データベースは、前の複数の処理用半導体ウェーハの前の複数の半導体ダイについて、元の配置からのオフセットについて前に測定されたシフト測定と関連する複数の前に回収されたシフト測定値を備える、記憶するステップと、指定されたモデルをシフト測定値および複数の前に回収されたシフト測定値に関して、プロセッサによって、実行するステップと、新しい処理用半導体ウェーハ上の新しい複数の半導体ダイについて将来のオフセットと関連する予測されるシフト測定値を、プロセッサによって実行するステップの結果に基づいて、決定するステップと、予測されるシフト測定値に従って、新しい半導体ウェーハ上に新しい複数の半導体ダイを発生させるためにピックアンドプレース装置の配置ハードウェアを複数の個所に、プロセッサによって、自動的に配置するステップとを備える。
本発明は、有利なことに、集積回路パッケージを大量生産することが可能な簡易な方法および関連するシステムを提供する。
本発明の実施形態による、ダイ配置におけるストカスティックに駆動されたシフトを補償すべく集積回路の半導体材料のダイの配置を数学的にモデリングし、予測して、調整することによって半導体作製プロセスを改善するためのシステムを示す。 本発明の実施形態による、双三次スプラインを実行すべく図１のシステムによって実行された区分的スプライン曲線と関連する非正規化のケースを示す。 本発明の実施形態による、半導体作製プロセスを改善するための図１のシステムによって実行された区分的ベジェ曲線を示す。 本発明の実施形態による、半導体作製プロセスを改善するための図１のシステムによって実行された区分的ベジェ曲線を表すグラフを示す。 本発明の実施形態による、半導体作製プロセスを改善するための図１のシステムによって実行された薄板スプライン（ＴＰＳ：Ｔｈｉｎ－Ｐｌａｔｅ Ｓｐｌｉｎｅモデルを示す。 本発明の実施形態による、ＴＰＳフィッティングモデルと関連するウェーハを示す。 本発明の実施形態による、Ｘ軸およびＹ軸と関連するウェーハを示す。 本発明の実施形態による、図７のウェーハに関するＸ軸残差と関連するシミュレーションを表すグラフを示す。 本発明の実施形態による、図７のウェーハに関するＹ軸残差と関連するシミュレーションを表すグラフを示す。 本発明の実施形態による、ＴＰＳ射影と関連するウェーハを示す。ウェーハ１０００は、ダイ製品の変位と関連する射影を示す。 本発明の実施形態による、グラフィカルユーザインターフェース（ＧＵＩ）を示す。 本発明の実施形態による、代わりのＧＵＩを示す。 本発明の実施形態による、ウェーハ表現を示す。 本発明の実施形態による、代わりのウェーハ表現を示す。 本発明の実施形態による、追加のウェーハ表現を示す。 本発明の実施形態による、ＧＵＩを示す。 本発明の実施形態による、ＧＵＩを示す。 本発明の実施形態による、ダイ配置におけるストカスティックに駆動されたシフトを補償すべく集積回路の半導体材料のダイの配置を数学的にモデリングし、予測して、調整することによって半導体作製プロセスを改善するための図１のシステムによって作動されるプロセスフローを詳述するアルゴリズムを示す。 本発明の実施形態による、数学的モデルを用いてダイ配置におけるシフトを補償する方法を実施するためのシステムの一部として含まれうるコンピュータシステムのブロック図を示す。
図１は、本発明の実施形態による、ダイ配置におけるストカスティックに駆動されたシフトを補償すべく集積回路の半導体材料のダイの配置を数学的にモデリングし、予測して、調整することによって半導体作製プロセスを改善するためのシステム１００を示す。システム１００は、特定の半導体製造運転に基づく複数の過去の入力に対して最もよくフィットするダイ配置プロセスを発生させるために、いくつかの組み合わせアルゴリズム（例えば、多項式フィッティングアルゴリズム、超越関数（ｔｒａｎｓｃｅｎｄｅｎｔａｌ）フィッティングアルゴリズム、三角関数（ｔｒｉｇｏｎｏｍｅｔｒｉｃ）フィッティングアルゴリズム、区分的（ｐｉｅｃｅｗｉｓｅ）フィッティングアルゴリズム、単一または多変数フィッティングアルゴリズムなど）を実行する（特殊なソフトウェアコードを備える）複数のフィッティングソフウェア・アプリケーションを組み合せるように作動される。システム１００は、ダイ配置プロセスが任意のサイズの形状のチップキャリアに関して行われることを許容する。加えて、システム１００は、スピンドル間のオフセット差を考慮するために（ピックアンドプレース・マシンの）複数のスピンドルを調整するためのプロセスを可能にする。
開示されるシステム、方法およびツールの以下に記載される実施形態の説明は、例示として提示され、図面または提供される図に関する制限はない。
図１のシステム１００は、ネットワーク７を通じてデータベース・システム２１へ接続された（半導体）ピックアンドプレース装置１０４を含む。ピックアンドプレース装置１０４は、半導体ウェーハ配置のためのコントローラ１４、配置ハードウェア１９（例えば、ロボットアーム）、およびスピンドル・アセンブリ２３を備える。コントローラ１４は、制御回路素子／ロジック１２およびメモリシステム８を備える。メモリシステム８は、発生させたソフトウェアコード１７を備える。ピックアンドプレース装置１０４は、組み込み型デバイスを備えてよい。組み込み型デバイスは、本明細書では、特殊な機能を実行するために特に設計されたコンピュータハードウェアおよびソフトウェア（機能固定型またはプログラマブル）の組み合わせを備える専用デバイスまたはコンピュータとして定義される。プログラマブルな組み込み型コンピュータまたはデバイスは、特殊なプログラミングインターフェースを備えてよい。一実施形態において、ピックアンドプレース装置１０４は、図１～１９に関して記載されるプロセスを（独立してまたは組み合わせて）実行するために特殊な（非汎用）ハードウェアおよび回路素子（すなわち、特殊な個別非汎用アナログ、デジタル、およびロジックベース回路素子）を備える特殊なハードウェアデバイスを備えてよい。特殊な個別非汎用アナログ、デジタル、およびロジックベース回路素子（例えば、回路素子／ロジック１５など）は、ダイ配置におけるストカスティックに駆動されたシフトを補償すべく集積回路の半導体材料のダイの配置を数学的にモデリングし、予測して、調整することによって半導体作製プロセスを改善するための自動化されたプロセスを専ら実施するために設計された、特許で保護され、特別に設計されたコンポーネント（例えば、特定用途向け集積回路（ＡＳＩＣ：Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの、例えば、特殊な集積回路）を含んでよい。メモリシステム８は、単一のメモリシステムを含んでよい。代わりに、メモリシステム８は、複数のメモリシステムを含んでもよい。ネットワーク７は、とりわけ、ローカルエリアネットワーク（ＬＡＮ：ｌｏｃａｌ ａｒｅａ ｎｅｔｗｏｒｋ）、ワイドエリアネットワーク（ＷＡＮ：ｗｉｄｅ ａｒｅａ ｎｅｔｗｏｒｋ）、インターネット、ワイヤレスネットワークなどを含めて、任意のタイプのネットワークを含んでよい。
本開示の実施形態は、本明細書に記載される実施形態と一貫性のある過去に先に発生しえたシフトの測定から収集された過去のデータに基づいて将来の変位の尤度を予測するために数学的モデルを用いることによってダイ配置におけるシフトを補償するための確かな仕方を与えうるシステム、方法およびツールを提供する。予測される値は、ストカスティックな効果を打ち消すか、または最小限に抑えるようにダイまたはウェーハ配置の名目値を再調整するために用いられてよい。
本明細書に開示される方法、システム、およびツールは、例えば、以下には限定されないが、多項式、超越関数、三角関数、区分的、単一、多変数および当業者に知られた他のものを含むいくかのタイプの数学的フィッティングモデルを組み合わせることによって、標準化された回帰技術を越える様々な技術及び特徴を組み込んでよい。数学的モデルの実施形態は、特定の製造運転に最もよくフィットするシナリオを発生させるために適用されてよい。いくつかの実施形態において、選択された数学的モデルに適用される最もよくフィットするシナリオは、集積回路を作り出すシステム中に先に入力された単一または複数の過去の入力に基づいてよい。以下は、本開示のシステム、方法およびツールによって用いられるかまたは行われてよいフィッティングモデルのさらに詳細なリストを開示する。以下のリストは、グローバル（モールディング）およびローカス（ヘッド、スピンドル）モデルと関連するソフトウェアコード・ベースの数学的フィッティングモデルの例を示す：
１． １次元フィット・モデル、例えば、とりわけ、多項式モデル（例えば、定数、線形、２次、３次など）、超越関数モデル（指数、対数など）、区分的モデル（ポリ、トランス、スプライン、ベジェなど）、手入力モデル（例えば、オフセット、曲線、ブレンディング、およびシフティング）など。
２． ２次元フィット・モデル、例えば、とりわけ、多変数多項式入力モデル、超越関数入力モデル、薄板スプライン（ＴＰＳ）正規化／非正規化入力モデル、手入力モデル（オフセット、表面ドラッグなど）など。
いくつかの実施形態において、利用される数学的モデルは、多項式回帰モデルを備えてよい。多項式回帰モデルは、独立変数ｘと従属変数ｙとの間の関係がｎ次多項式としてモデリングされうる線形回帰の形式であってよい。多項式回帰モデルに対する関連解は、以下のように提供されてよい：
１．データ点ｆｉ（ｘｉ）の級数
Figure 0007138569000001
に対する解は、εｉの２乗を最小化し、最小２乗近似として知られる。
２．前述の級数は、以下のようにベクトル／行列形式に変換されてよい：
Figure 0007138569000002
３．結果として生じる解は、係数ａｋを得るために、例えば、ガウス・ジョルダンの消去法を
Figure 0007138569000003
に適用することによって得られる。
いくつかの実施形態において、数学的モデリング・アルゴリズムは、上記のような多項式回帰モデルと極めて類似しうる指数および対数回帰技術の組み合わせを備えてよい。しかしながら、指数／対数回帰アルゴリズムの下では、最初に数学関数の指数が計算されるかまたはその対数がとられて、その後に多項式回帰と同様の残りの手順が行われてもよい。
上述のように、ソフトウェアコード・ベースの数学的フィッティングモデルのリストでは、１次元フィッティングモデル（１次元フィット）の例が区分的フィッティングをさらに含んでよい。区分的スプラインおよび区分的ベジェのフィットする解の例は、下の図２および図３に関して以下のように実証される。
図２は、本発明の実施形態による、双３次スプラインを実行する図１のシステム１００によって実行された区分的スプライン曲線２００に関連する非正規化のケースを示す。スプライン曲線２００の条件に対する解は、正確な内挿を提供する３次多項式の以下のセットによって提供されてよい：
Figure 0007138569000004
Figure 0007138569000005
図３は、本発明の実施形態による、半導体作製プロセスを改善するための図１のシステム１００によって実行された区分的ベジェ曲線３００を示す。
図４は、本発明の実施形態による、半導体作製プロセスを改善するための図１のシステム１００によって実行された区分的ベジェ曲線３００を表すグラフ４００を示す。グラフ４００は、データ中のランダムノイズを考慮するために近似されたフィッティングを示す。
図５は、本発明の実施形態による、半導体作製プロセスを改善するための図１のシステム１００によって実行されたＴＰＳ５０１モデルを示す。ＴＰＳ５００モデルは、２次元表面フィッティング（２次元表面フィッティング）アルゴリズムが本発明のシステム、方法、およびツールによって適用されることを許容する。例えば、例示的な実施形態では、任意の（非順序的）位置のすべての点を通過する最小限にブレンドされた表面を発生させるために、ＴＰＳモデル５００を用いて滑らかな内挿を発生させてもよい。
図６は、本発明の実施形態による、ＴＰＳフィッティングモデルと関連するウェーハ６００ａ、６００ｂおよび６００ｃを示す。ＴＰＳフィッティングモデルを実行するステップは、区分的多項式モデルと同様のプロセスを備えてよく、例外は、以下の通り：フィッティングされた値が、独立したｘおよびｙを有する単一変数関数（例えば、１次元多項式）を備える代わりに同時にｘおよびｙの２変数（ｄｕａｌ－ｖａｒｉａｂｌｅ）関数を備えうるように、数学的モデルが２次元に展開されてよいことである。ＴＰＳフィッティングモデルを採用した実施形態は、ノイズを考慮し、内挿アーチファクトを防止するために、表面がすべての点を正確にまたはある近傍内を通過すべきかどうかを正規化技術の使用を通じて制御してよい。正規化技術は、以下のように示される：
１．ウェーハ６００ａは、正規化を何も備えない。
２．ウェーハ６００ｂは、現在のスケールの１％の正規化を備える。
３．ウェーハ６００ｃは、現在のスケールの１０％の正規化を備える。
ＴＰＳフィッティングモデルのいくつかの実施形態では、フィッティングが高さのような単一のパラメータに限定されてよい。多次元フィッティングである他の実施形態では、複数のモデルが同時に用いられてよい。λ－パラメータは、表面ウェーハ６００ａ、６００ｂ、および６００ｃを緩和して、それに局所的なノイズ・リンクル（ｎｏｉｓｅ ｗｒｉｎｋｌｅ）が生じにくくする。ＴＰＳフィッティングの実施形態は、以下のように定義されてよい。
フィッティングされた表面値ｚ（ｘ，ｙ）は、
Figure 0007138569000006
によって与えられ、ここでｘｉ≡（ｘ，ｙ）は、フィッティングされた点を含み、ｃｉ≡（ｃｘ，ｃｙ）ｉは、基準点を含み、
Figure 0007138569000007
は、ＴＰＳ台関数を含み、
（ａ１，ａ２，ａ３）は、グルーバル係数のベクトル・セットを含む。
加えて、ｚ（ｘ、ｙ）関数の重要な特性は、それが曲げエネルギーを以下のように最小化することである：
Figure 0007138569000008
それゆえに、内挿が必要な滑らかさを達成することが可能となる。
ＴＰＳフィッティング・プロセスに対する解が以下に記載される。
ベクトルａ≡（ａ１，ａ２，ａ３）Ｔおよび（ｗ１，．．．，ｗｎ）Ｔを突き止めるためには、以下の方程式を解かなければならない：
Figure 0007138569000009
それによって、下記行列の反転を伴う。
Figure 0007138569000010
加えて、ベクトルｖ≡（ｚｃ１，・・・，ｚｃｎ）は、ｎ個の基準点の各々におけるｚ値からなる。０は、ゼロ値の３×１ベクトル／３×３行列を備え、Ｋ－行列は、以下に与えられるｎ×ｎ行列を備え、
Figure 0007138569000011
λは、正規化パラメータ（すなわち、ユーザ入力）である。
Ｐ（３ｘ３）行列は、基準点データを以下のように含む。
Figure 0007138569000012
ＴＰＳフィッティングアルゴリズムの実施形態は、以下のように定義されてよい。
１．基準点ｃｉ、ｃｊの対ごとに行列要素Ｕ（｜ｃｉ－ｃｊ｜）を算出する
２．対角値αを算出する
３．下記行列を発生させる。
Figure 0007138569000013
４．Ｌの逆行列（ｉｎｖｅｒｓｅ）を突き止めて、両側に逆行列を乗じて、下記を得ることによって行列式を解く。
Figure 0007138569000014
５．フィッティング格子上の点ごとに、ｚ（ｘ，ｙ）について解く。
図７は、本発明の実施形態による、Ｘ軸およびＹ軸と関連するウェーハ７００を示す。ウェーハ７００は、任意のサイズまたは形状のキャリア（プラットフォーム）を利用するように構成されてよい。例えば、キャリアは、丸い、正方形、矩形などの形状を備える。いくつかの実施形態では、本発明のシステム、方法、およびツールがピックアンドプレース装置の複数のスピンドルの調整または整備を可能にしてよい。加えて、スピンドルの配置位置は、一緒にグループ化されてよく、または指定された配置にグループ化され、結果としてスピンドルごとの差を生じてもよい。さらに、本明細書に記載されるシステム、ツール、および方法は、指定されたモデリング・アルゴリズムを含んでよく、これらのアルゴリズムは、ダイの正確でほぼ完全なフィットを提供し、それによって、製造における実質的にすべての将来のばらつきが標準誤差内にあるように対応して、それによって、観測可能なストカスティックな効果を低減または削除する。加えて、システムのプロセス効率の見積りは、装置の再現性内で測定される天然ホワイトノイズのばらつきによってのみ制限されるであろう。発生しうる任意の再現可能な変形は、完全に調整されるであろう。さらに、数学的モデルの実施形態は、システムおよび関連するモデリング・アルゴリズムの精度をさらに改善するために、システムのいくつかの運転から生成された入力および／または出力データを組み合わせることを許容してよい。そのうえ、本明細書に記載されるシステム、方法およびツールの実施形態は、完全に自動化されてよい。結果として、システム、方法およびツールは、リクエストされたタスクを削減された時間で行ってよく、タスクを行うために必要な労働力をさらに削減してよい。
本明細書に記載される方法、システム、およびツールのいくつかの実施形態では、モデリング・アルゴリズムを再作成するために、スプレッドシート・ソフトウェアまたは代わりのソフトウェアツールを用いることが可能であってよい。その後、システムによって製造される半導体製品が手作業のデータ・エントリによって修正されてもよい。代わりの実施形態では、ＡＯＩのような、自動化された測定デバイスを利用して、システム、方法、およびツールの一連のトライアルアンドエラー運転が行われてもよい。ＡＯＩは、トライアルアンドエラー運転の結果として提供された情報を考慮し、または前の製造運転からの過去のデータを用いることによって大規模統計解析および矯正パターン発生を行うために十分なデータ量を提供してよい。ウェーハ７００は、ＡＯＩデータを用いたＴＰＳフィッティングの例および製品の変位を説明する製品データの射影を提供する。
図８は、本発明の実施形態による、図７のウェーハ７００に関するＸ軸残差と関連するシミュレーションを表すグラフ８００を示す。
図９は、本発明の実施形態による、図７のウェーハ７００に関するＹ軸残差と関連するシミュレーションを表すグラフ９００を示す。
図１０は、本発明の実施形態による、ＴＰＳ射影と関連するウェーハ１０００を示す。ウェーハ１０００は、ダイ製品の変位と関連する射影を示す。
図１１は、本発明の実施形態による、グラフィカルユーザインターフェース（ＧＵＩ）１１００のウェーハ１０００を示す。ＧＵＩ１１００は、大部分のオペレーティングシステム環境に適合しえて、サードパーティーのインストレーションを何も必要としない。ＧＵＩ１１００は、ウェーハ１１０２、ダイ１１０４、および参照点１１０８（すなわち、ＡＯＩ）のグラフィカルかつインタラクティブな表現を提示するように構成される。ＧＵＩ１１００のインタラクティブな表現は、スケーラブルかつインタラクティブな（線形、ベクトル、表面などの）プロッティング・プロセスを可能にして、軸ごと、ヘッドごと、スピンドルごとのベース、および個別点のベースでダイ・フィッティングを区別する能力を提供してよい。加えて、ＧＵＩ１１００は、モデリングされた値のブレンティング、シャーティング（ｓｈｉｒｔｉｎｇ）、またはオフセッティングによってデータをいかなる程度にも手作業で調整するための能力を提供する。ＧＵＩは、ＣＩ１および／またはＡＯＩ／ＸＬＳフォーマットによって完全にサポートされてよく、データをＸＭＳおよびＣＳＶフォーマットから／へインポートおよび／またはエクスポートすることを許容してよい。いくつかの実施形態において、本明細書に記載されるシステム、方法およびツールは、コンピュータシステムメモリまたはコンピュータハードウェアのメモリデバイス中にロードされたソフトウェア、コンピュータコード、プログラミングコードまたはマシンコードとして提供されてよい。
図１２は、本発明の実施形態による、ＧＵＩ１２００を示す。ＧＵＩ１２００は、それぞれ、ｘおよびｙモールディングについてデータプロット１２０２ａおよびデータプロット１２０２ｂを示す。
図１３は、本発明の実施形態による、ウェーハ表現１３００ａ．．．１３００ｆを示す。ウェーハ表現１３００ａは、製品データ表現を示す。ウェーハ表現１３００ｂは、ＡＯＩデータ表現を示す。ウェーハ表現１３００ｃは、製品＋ＡＯＩデータ表現を示す。ウェーハ表現１３００ｄは、ベクトルプロットを重ね合わせた製品＋ＡＯＩデータ表現を示す。ウェーハ表現１３００ｅは、ＴＰＳマップの滑らかなデータ表現を示す。ウェーハ表現１３００ｆは、ＴＰＳマップの量子化されたデータ表現を示し、個別ダイの変位を示す。
図１４は、本発明の実施形態による、ウェーハ表現１４００ａおよび１４００ｂを示す。ウェーハ表現１４００ａおよび１４００ｂは、ｘ（ウェーハ表現１４００ａ）およびｙ（ウェーハ表現１４００ｂ）方向をもつ同じベクトルプロットを備える。
図１５は、本発明の実施形態による、ウェーハ表現１５００ａおよび１５００ｂを示す。ウェーハ表現１４００ａおよび１４００ｂは、ベクトルプロットを重ね合わせてｘおよびｙ座標で発生させたＴＰＳマップを備える。
図１６は、本発明の実施形態による、ＧＵＩ１６００を示す。ＧＵＩ１６００は、全体的なベクトルプロットを提示し、ＡＯＩ点情報をカーソル部分１６０４下に示す。
図１７は、本発明の実施形態による、ＧＵＩ１７００を示す。ＧＵＩ１７００は、ＴＰＳモデル適用後のシミュレートされた残差を提示する。
図１８は、本発明の実施形態による、ダイ配置におけるストカスティックに駆動されたシフトを補償すべく集積回路の半導体材料のダイの配置を数学的にモデリングし、予測して、調整することによって半導体作製プロセスを改善するための図１のシステム１００によって作動されるプロセスフローを詳述するアルゴリズムを示す。図１８のアルゴリズムにおける各々のステップは、コンピュータコードを実行するコンピュータプロセッサ（単数または複数）によって任意の順序で作動され、実行されてよい。加えて、図１８のアルゴリズムにおける各々のステップは、図１のピックアンドプレース装置１０４によって作動され、実行されてよい。ステップ１８００では、処理用半導体ウェーハの複数の半導体ダイの元の配置からのオフセットと関連するシフト測定が自動的に実行される。ステップ１８０２では、シフト測定と関連するシフト測定値が回収される。ステップ１８０４では、シフト測定値がデータベースに記憶される。データベースは、前の複数の処理用半導体ウェーハの前の複数の半導体ダイについて、元の配置からのオフセットについて前に測定されたシフト測定と関連する記憶された複数の前に回収されたシフト測定値を含む。ステップ１８０８では、指定されたモデルがシフト測定値および複数の前に回収されたシフト測定値に関して実行される。指定されたモデルは、１次元モデル（多項式モデル、超越関数モデル、区分的モデル、手入力モデルなどを含む）および２次元モデル（多変数多項式モデル、薄板スプラインモデル、手入力モデルなどを含む）を含んでよい数学的モデルを含む。ステップ１８１０では、新しい処理用半導体ウェーハ上の新しい複数の半導体ダイについて将来のオフセットと関連する予想されるシフト測定値がステップ１８０８の結果に基づいて決定される。ステップ１８１２では、予測されるシフト測定値に従って、新しい半導体ウェーハ上に新しい複数の半導体ダイを発生させるために前記ピックアンドプレース装置の配置ハードウェア（例えば、ロボットアーム）が複数の個所に自動的に配置される。ステップ１８１４では、予測されるシフト測定値に従って、新しい半導体ウェーハ内に新しい複数の半導体ダイを発生させる。ステップ１８１８では、予測されるシフト測定値に従って、新しい半導体ウェーハが複数の新しい個所で自動的にシフトされる。ステップ１８２０では、上の新しい複数の半導体ダイの仮想イメージが新しい半導体ウェーハ上に（ＧＵＩを介して）提示される。
図１９は、本開示の実施形態による、数学的モデルを用いてダイ配置におけるシフトを補償する方法を実施するためのシステムの一部として含まれてよいコンピュータシステム５００のブロック図を示す。コンピュータシステム５００は、一般に、プロセッサ５９１、プロセッサ５９１に結合された入力デバイス５９２、プロセッサ５９１に結合された出力デバイス５９３、ならびにプロセッサ５９１に各々が結合されたメモリデバイス５９４および５９５を備えてよい。入力デバイス５９２、出力デバイス５９３ならびにメモリデバイス５９４および５９５は、各々がバスを介してプロセッサ５９１に結合されてよい。プロセッサ５９１は、数学的モデルを用いてダイ配置におけるシフトを補償する方法が可能なツールおよびプログラムについて、コンピュータコード５９７に含まれる命令を実行することを含めて、実施形態によって指示される仕方で、計算を行い、コンピュータ５００の機能を制御してよく、コンピュータコード５９７の命令は、プロセッサ５９１によってメモリデバイス５９５を介して実行されてよい。コンピュータコード５９７は、先に詳細に記載されたように、数学的モデルを用いてダイ配置におけるシフトを補償する方法を実施するための１つ以上のアルゴリズムを実施しうるソフトウェアまたはプログラム命令を含んでよい。プロセッサ５９１は、コンピュータコード５９７を実行する。プロセッサ５９１は、単一の処理ユニットを含んでもよく、または１つ以上の処理ユニットにわたって１つ以上の位置（例えば、クライアントおよびサーバ上）に分散されてもよい。
メモリデバイス５９４は、入力データ５９６を含んでよい。入力データ５９６は、コンピュータコード５９７によって要求される任意の入力を含む。出力デバイス５９３は、コンピュータコード５９７からの出力を表示する。メモリデバイス５９４および５９５のいずれかまたは両方が、その中に具現されたコンピュータ可読プログラムを有するかおよび／またはその中に記憶された他のデータを有する、コンピュータによって使用可能な記憶媒体（またはプログラム記憶デバイス）として用いられてよく、コンピュータ可読プログラムは、コンピュータコード５９７を備える。一般に、コンピュータシステム５００のコンピュータプログラム製品（または、代わりに、生産品）は、コンピュータによって使用可能な記憶媒体（または前記のプログラム記憶デバイス）を備えてよい。
コンピュータコード５９７および／またはコンピュータプログラム製品の実施形態は、コンピュータシステム５００の１つ以上のメモリデバイスにロードされた以下のソフトウェアを含んでよい。
メモリデバイス５９４、５９５は、以下に詳細に記載されるものを含めて、任意の既知のコンピュータ可読記憶媒体を含む。一実施形態において、メモリデバイス５９４、５９５のキャッシュメモリ素子は、コンピュータコード５９７の命令が実行される間に大容量記憶装置からコードを読み出さなければならない回数を削減するために、少なくともいくつかのプログラムコード（例えば、コンピュータコード５９７）の一時記憶を提供してよい。そのうえ、プロセッサ５９１と同様に、メモリデバイス５９４、５９５は、１つ以上のタイプのデータ記憶装置を含めて、単一の物理的位置にあってもよく、または様々な形態で複数の物理的システムにわたって分散されてもよい。さらに、メモリデバイス５９４、５９５は、例えば、ローカルエリアネットワーク（ＬＡＮ）またはワイドエリアネットワーク（ＷＡＮ）にわたって分散されたデータを含むことができる。さらにまた、メモリデバイス５９４、５９５は、オペレーティングシステム（図示されない）を含んでよく、図１には示されない他のシステムを含んでもよい。
いくつかの実施形態において、コンピュータシステム５００は、入力／出力（Ｉ／Ｏ）インターフェースおよびコンピュータデータ記憶ユニットにさらに結合されてよい。Ｉ／Ｏインターフェースは、入力デバイス５９２または出力デバイス５９３へまたはそれらから情報を交換するための任意のシステムを含んでよい。入力デバイス５９２は、とりわけ、キーボード、マウスなどであってよく、またはいくつかの実施形態ではフィルタリングシステム１００であってもよい。出力デバイス５９３は、とりわけ、プリンタ、プロッタ、ディスプレイデバイス（例えば、コンピュータスクリーン）、磁気テープ、リムーバブルハードディスク、フロッピーディスクなどであってよい。メモリデバイス５９４および５９５は、とりわけ、ハードディスク、フロッピーディスク、磁気テープ、コンパクトディスク（ＣＤ：ｃｏｍｐａｃｔ ｄｉｓｃ）またはデジタルビデオディスク（ＤＶＤ：ｄｉｇｉｔａｌ ｖｉｄｅｏ ｄｉｓｃ）のような光記憶装置、ダイナミックランダムアクセスメモリ（ＤＲＡＭ：ｄｙｎａｍｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、リードオンリメモリ（ＲＯＭ：ｒｅａｄ ｏｎｌｙ ｍｅｍｏｒｙ）などであってよい。バスは、コンピュータ５００における各々のコンポーネント間の通信リンクを提供してよく、電気的、光学的、ワイヤレスなどを含めて、任意のタイプの伝送リンクを含んでよい。
Ｉ／Ｏインターフェースは、コンピュータシステム５００が情報（例えば、データ、またはプログラムコード５９７のようなプログラム命令）をコンピュータデータ記憶ユニット（図示されない）上に記憶し、情報をそのユニットから読み出すことを許容してよい。コンピュータデータ記憶ユニットは、以下に記載される、既知のコンピュータ可読記憶媒体を含む。一実施形態において、コンピュータデータ記憶ユニットは、磁気ディスクドライブ（すなわち、ハードディスクドライブ）または光ディスクドライブ（例えば、ＣＤ－ＲＯＭディスクを受け入れるＣＤ－ＲＯＭドライブ）のような、不揮発性データ記憶デバイスであってよい。
当業者に認識されるであろうように、第１の実施形態では、本発明は、方法であってよく、第２の実施形態では、本発明は、システムであってよく、第３の実施形態では、本発明は、コンピュータプログラム製品であってよい。本発明の実施形態のいずれのコンポーネントも、将来のダイ変位の尤度を予測するために数学的モデルを用いてダイ配置におけるシフトを補償することに関して計算インフラストラクチャを配備または統合することを提案する、サービス提供者によって配備、管理、サービスなどを行うことができる。従って、本発明の実施形態は、コンピュータ・インフラストラクチャをサポートするためのプロセスを開示し、このプロセスは、１つ以上のプロセッサ（単数または複数）５９１を含むコンピュータシステム（例えば、コンピュータ５００）においてコンピュータ可読コード（例えば、プログラムコード５９７）の統合、ホスティング、維持および配備のうちの少なくとも１つを行うために少なくとも１つのサポートサービスを提供することを含み、プロセッサ（単数または複数）は、将来のダイ変位の尤度を予測するために、コンピュータコード５９７に含まれた命令を実行して、コンピュータシステムに数学的モデルを用いてダイ配置におけるシフトを補償させる。別の実施形態は、コンピュータ・インフラストラクチャをサポートするためのプロセスを開示し、このプロセスは、コンピュータ可読プログラムコードをプロセッサを含んだコンピュータシステム中に統合することを含む。
統合するステップは、プロセッサの使用を通じてプログラムコードをコンピュータシステムのコンピュータ可読記憶デバイスに記憶することを含む。プログラムコードは、プロセッサによって実行される際に、将来のダイ変位の尤度を予測するために数学的モデルを用いてダイ配置におけるシフトを補償する方法を実施する。従って、本発明は、コンピュータ・インフラストラクチャのサポート、配備および／または統合を行い、コンピュータ可読コードのコンピュータシステム５００中への統合、ホスティング、維持、および配備を行うためのプロセスを開示し、このコードは、コンピュータシステム５００と組み合わせて、将来のダイ変位の尤度を予測するために数学的モデルを用いてダイ配置におけるシフトを補償するための方法を行うことが可能である。
本発明のコンピュータプログラム製品は、その中に記憶されたコンピュータ可読プログラムコードを有する１つ以上のコンピュータ可読ハードウェア記憶デバイスを備え、前記プログラムコードは、本発明の方法を実施するためにコンピュータシステムの１つ以上のプロセッサによって実行可能な命令を含む。
本発明のコンピュータプログラム製品は、その中に記憶されたコンピュータ可読プログラムコードを有する１つ以上のコンピュータ可読ハードウェア記憶デバイスを備え、前記プログラムコードは、本発明の方法を実施するためにコンピュータシステムの１つ以上のプロセッサによって実行可能な命令を含む。
本発明のコンピュータシステムは、１つ以上のプロセッサ、１つ以上のメモリ、および１つ以上のコンピュータ可読ハードウェア記憶デバイスを備え、前記１つ以上のハードウェア記憶デバイスは、本発明の方法を実施するために１つ以上のメモリを介して１つ以上のプロセッサによって実行可能なプログラムコードを含む。
本発明は、任意の可能な技術的に詳細な統合レベルにおけるシステム、方法、および／またはコンピュータプログラム製品であってよい。コンピュータプログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令をその上に有する１つ（または複数）のコンピュータ可読記憶媒体を含んでよい。
コンピュータ可読記憶媒体は、命令実行デバイスによる使用のための命令を保持して、記憶できる有形のデバイスとすることができる。コンピュータ可読記憶媒体は、例えば、以下には限定されないが、電子記憶デバイス、磁気記憶デバイス、光記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、または前述のものの任意の適切な組み合わせであってよい。コンピュータ可読記憶媒体のさらに具体的な例の非網羅的なリストは、以下を含む：ポータブルコンピュータディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ：ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、リードオンリメモリ（ＲＯＭ：ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙ）、消去可能プログラマブルリードオンリーメモリ（ＥＰＲＯＭ：ｅｒａｓａｂｌｅ ｐｒｏｇｒａｍｍａｂｌｅ ｒｅａｄ－ｏｎｌｙ ｍｅｍｏｒｙまたはフラッシュメモリ）、スタティックランダムアクセスメモリ（ＳＲＡＭ：ｓｔａｔｉｃ ｒａｎｄｏｍ ａｃｃｅｓｓ ｍｅｍｏｒｙ）、ポータブルコンパクトディスクリードオンリメモリ（ＣＤ－ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ：ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）、メモリスティック、フロッピーディスク、機械符号化デバイス、例えば、パンチカードまたは記録された命令をその上に有する溝中の***構造、および前述のものの任意の適切な組み合わせ。コンピュータ可読記憶媒体は、本明細書では、それ自体が、電波または他の自由に伝搬する電磁波、導波路または他の伝送媒体を通って伝搬する電磁波（例えば、光ファイバケーブルを通過する光パルス）、あるいは電線を通って伝送される電気信号のような、一時的な信号であると解釈されるべきはない。
いくつかの実施形態において、記憶されるコンピュータプログラムコード５８４（例えば、アルゴリズムを含む）は、ハードドライブ、光ディスクまたは他の書き込み可能、再書き込み可能、あるいはリムーバブルなハードウェアメモリデバイス９５に記憶されて、それらからアクセスされるのではなく、むしろリードオンリメモリ（ＲＯＭ）デバイス５８５のような、スタティック、ノンリムーバブルなリードオンリ記憶媒体上に記憶されてよく、またはかかるスタティック、ノンリムーバブルなリードオンリ媒体５８５から直接にプロセッサ９１によってアクセスされてよい。同様に、いくつかの実施形態において、記憶されるコンピュータプログラムコード５９７は、コンピュータ可読ファームウェア５８５として記憶されてよく、あるいは、ハードドライブまたは光ディスクのような、よりダイナミックまたはリムーバブルなハードウェア・データ記憶デバイス５９５からではなく、むしろかかるファームウェア５８５から直接にプロセッサ５９１によってアクセスされてよい。
本明細書に記載されるコンピュータ可読プログラム命令をコンピュータ可読記憶媒体からそれぞれの計算／処理デバイスへ、あるいはネットワーク、例えば、インターネット、ローカルエリアネットワーク、ワイドエリアネットワークおよび／またはワイヤレスネットワークを介して外部コンピュータまたは外部記憶デバイスへダウンロードできる。ネットワークは、銅（または任意の他の代わりの金属）伝送ケーブル、光伝送ファイバ、ワイヤレス伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイコンピュータおよび／またはエッジサーバを備えてよい。各計算／処理デバイス中のネットワークアダプタカードまたはネットワークインターフェースは、コンピュータ可読プログラム命令をネットワークから受信して、それらのコンピュータ可読プログラム命令をそれぞれの計算／処理デバイス内のコンピュータ可読記憶媒体に記憶するために転送する。
本発明のオペレーションを実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ：ｉｎｓｔｒｕｃｔｉｏｎ－ｓｅｔ－ａｒｃｈｉｔｅｃｔｕｒｅ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路素子のための構成データ、またはＳｍａｌｌｔａｌｋ、Ｃ＋＋もしくは同様のもののような、オブジェクト指向プログラミング言語、および「Ｃ」プログラム言語のような、手続き型プログラミング言語、または同様のプログラム言語を含めて、１つ以上のプログラミング言語を任意に組み合わせて書かれたソースコードまたはオブジェクトコードのいずれかであってよい。コンピュータ可読プログラム命令は、全体的にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアローンのソフトウェアパッケージとして、部分的にユーザのコンピュータ上および部分的にリモートコンピュータ上で、あるいは全体的にリモートコンピュータまたはサーバ上で実行してよい。後者のシナリオでは、リモートコンピュータは、ローカルエリアネットワーク（ＬＡＮ）またはワイドエリアネットワーク（ＷＡＮ）を含めて、任意のタイプのネットワークを通じてユーザのコンピュータへ接続されてよく、あるいは（例えば、インターネット・サービスプロバイダを用いてインターネットを通じて）外部コンピュータへの接続がなされてもよい。いくつかの実施形態において、例えば、プログラマブルロジック回路素子、フィールドプログラマブルゲートアレイ（ＦＰＧＡ：ｆｉｅｌｄ－ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ）、またはプログラマブルロジックアレイ（ＰＬＡ：ｐｒｏｇｒａｍｍａｂｌｅ ｌｏｇｉｃ ａｒｒａｙ）を含む電子回路素子は、本発明の態様を行うために、電子回路素子をパーソナライズするコンピュータ可読プログラム命令の状態情報を利用することによってコンピュータ可読プログラム命令を実行してよい。
本発明の態様が本発明の実施形態による方法、装置（システム）、およびコンピュータプログラム製品のフローチャート説明図および／またはブロック図を参照して本明細書に記載される。フローチャート説明図および／またはブロック図の各ブロック、ならびにフローチャート説明図および／またはブロック図におけるブロックの組み合わせをコンピュータ可読プログラム命令によって実施できることが理解されよう。
これらのコンピュータ可読プログラム命令は、コンピュータまたは他のプログラマブルデータ処理装置のプロセッサを介して実行する命令がフローチャートおよび／またはブロック図の１つまたは複数のブロックで指定された機能／作用を実施するための手段を作り出すような、マシンを生成するために汎用コンピュータ、専用コンピュータ、または他のプログラマブルデータ処理装置のプロセッサに提供されてよい。これらのコンピュータ可読プログラム命令は、記憶された命令をその中に有するコンピュータ可読記憶媒体がフローチャートおよび／またはブロック図の１つまたは複数のブロックで指定された機能／作用の態様を実施する命令を含んだ生産品を備えるような、特定の仕方で機能するようにコンピュータ、プログラマブルデータ処理装置、および／または他のデバイスを導くことができるコンピュータ可読記憶媒体に記憶されてもよい。
コンピュータ可読プログラム命令は、コンピュータ、他のプログラマブル装置、または他のデバイス上で実行する命令がフローチャートおよび／またはブロック図の１つまたは複数のブロックで指定された機能／作用を実施するような、コンピュータによって実施されるプロセスを生成するために一連の動作ステップがコンピュータ、他のプログラマブル装置、または他のデバイス上で行なわれるようにするために、コンピュータ、他のプログラマブルデータ処理装置、または他のデバイス上へロードされてもよい。
図中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータプログラム製品の可能な実施のアーキテクチャ、機能性、およびオペレーションを示す。この点に関して、フローチャートまたはブロック図における各ブロックは、指定されたロジック機能（単数または複数）を実施するための１つ以上の実行可能な命令を備えるモジュール、セグメント、または命令の一部を表してよい。いくつかの代わりの実施形態では、ブロックに記された機能は、図に記された順序以外で発生してもよい。例えば、連続して示される２つのブロックが、実際には、実質的に同時に実行されてもよく、またはそれらのブロックが、関与する機能性に依存して、時には逆の順序で実行されてもよい。ブロック図および／またはフローチャート説明図の各ブロック、ならびにブロック図および／またはフローチャート説明図におけるブロックの組み合わせを、指定された機能もしくは作用を行うまたは専用ハードウェアおよびコンピュータ命令の組み合わせを実行する、専用ハードウェアベース・システムによって実施できることにも気が付くであろう。
実施形態の要素は、冠詞「ａ（ひとつの）」または「ａｎ（ひとつの）」とともに紹介された。これらの冠詞は、１つ以上のその要素があることを意味することが意図される。用語「ｉｎｃｌｕｄｉｎｇ（含む）」および「ｈａｖｉｎｇ（有する）」ならびにそれらの派生語は、リストされる要素以外の追加の要素があってよいように包含的であることが意図される。接続詞「ｏｒ（または）」は、少なくとも２つの用語のリストとともに用いられたときに、いずれかの用語または用語の組み合わせを意味することが意図される。用語「ｆｉｒｓｔ（第１の）」および「ｓｅｃｏｎｄ（第２の）」は、要素を区別するために用いられ、特定の順序を示すためには用いられない。
本発明は、限られた数の実施形態のみに関連して詳細に記載されたが、本発明がかかる開示された実施形態には限定されないことが直ちに理解されるべきである。むしろ、これまで記載されなかったが、本発明の趣旨および範囲に相応するいくつもの変形、変化、置換または等価な配置を組み込むように本発明を変更することができる。加えて、本発明の様々な実施形態が記載されたが、本発明の態様は、記載された実施形態のうちのいくつかのみを含んでよいが理解されるべきである。従って、本発明は、先の記載によって限定されると見做されるべきではなく、添付される請求項の範囲によってのみ限定される。

Claims (20)

  1. 自動化された半導体デバイス配置改善方法であって、
    前の複数の処理用半導体ウェーハ上の前の複数の半導体ダイの第１の配置からのオフセットについての前の複数のシフト測定を、ピックアンドプレース装置のプロセッサによって、自動的に実行するステップと、
    前記前の複数のシフト測定の前の複数のシフト測定値を、前記プロセッサによって、回収するステップと、
    前記前の複数のシフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
    前記前の複数のシフト測定値を記憶した後に、処理用半導体ウェーハ上の複数の半導体ダイの第２の配置からのオフセットについてのシフト測定を、前記ピックアンドプレース装置の前記プロセッサによって、自動的に実行するステップと、
    前記シフト測定のシフト測定値を、前記プロセッサによって、回収するステップと、
    前記シフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
    指定されたモデルを前記シフト測定値および回収された前記前の複数のシフト測定値に関して、前記プロセッサによって、実行するステップと、
    新しい処理用半導体ウェーハ上の新しい複数の半導体ダイについて第２のオフセットの予測されるシフト測定値を、前記プロセッサによって前記実行するステップの結果に基づいて、決定するステップと、
    前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記プロセッサによって、自動的に配置するステップと、
    を備える、方法。
  2. 前記指定されたモデルは、数学的モデルを備える、請求項１に記載の方法。
  3. 前記数学的モデルは、多項式モデル、超越関数モデル、区分的モデル、および手入力モデルからなる群から選択された１次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも１つを含む、請求項２に記載の方法。
  4. 前記数学的モデルは、多変数多項式モデル、薄板スプラインモデル、および手入力モデルからなる群から選択された多次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも１つを含む、請求項２に記載の方法。
  5. 前記プロセッサによって、前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記配置ハードウェアを実行する前記プロセッサによって前記自動的に配置するステップに応答して、前記予測されるシフト測定値に従って、前記新しい半導体ウェーハ内に前記新しい複数の半導体ダイを、生成するステップ、
    をさらに備える、請求項１に記載の方法。
  6. 前記予測されるシフト測定値に従って、前記新しい半導体ウェーハを複数の新しい個所で、前記プロセッサによって、自動的にシフトさせるステップ、
    をさらに備える、請求項１に記載の方法。
  7. 前記予測されるシフト測定値に従って、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイの仮想イメージを、前記プロセッサによってグラフィカルユーザインターフェース（ＧＵＩ）を介して、提示するステップ、
    をさらに備え、前記グラフィカルユーザインターフェースは、前記仮想イメージを予め設定することに特化している、請求項１に記載の方法。
  8. コンピュータ可読プログラムコードを記憶するコンピュータ可読ハードウェア記憶デバイスを備える、コンピュータプログラム製品であって、前記コンピュータ可読プログラムコードは、ピックアンドプレース装置のプロセッサによって実行されたときに、自動化された半導体デバイス配置改善方法を実施するアルゴリズムを含み、前記方法は、
    前の複数の処理用半導体ウェーハ上の前の複数の半導体ダイの第１の配置からのオフセットについての前の複数のシフト測定を、前記ピックアンドプレース装置の前記プロセッサによって、自動的に実行するステップと、
    前記前の複数のシフト測定の前の複数のシフト測定値を、前記プロセッサによって、回収するステップと、
    前記前の複数のシフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
    前記前の複数のシフト測定値を記憶した後に、処理用半導体ウェーハ上の複数の半導体ダイの第２の配置からのオフセットについてのシフト測定を、前記プロセッサによって、自動的に実行するステップと、
    前記シフト測定のシフト測定値を、前記プロセッサによって、回収するステップと、
    前記シフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
    指定されたモデルを前記シフト測定値および回収された前記前の複数のシフト測定値に関して、前記プロセッサによって、実行するステップと、
    新しい処理用半導体ウェーハ上の新しい複数の半導体ダイについて第２のオフセットの予測されるシフト測定値を、前記プロセッサによって前記実行するステップの結果に基づいて、決定するステップと、
    前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記プロセッサによって、自動的に配置するステップと、
    を備える、コンピュータプログラム製品。
  9. 前記指定されたモデルは、数学的モデルを備える、請求項８に記載のコンピュータプログラム製品。
  10. 前記数学的モデルは、多項式モデル、超越関数モデル、区分的モデル、および手入力モデルからなる群から選択された１次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも１つを含む、請求項９に記載のコンピュータプログラム製品。
  11. 前記数学的モデルは、多変数多項式モデル、ＴＰＳモデル、および手入力モデルからなる群から選択された多次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも１つを含む、請求項９に記載のコンピュータプログラム製品。
  12. 前記方法は、
    前記プロセッサによって、前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記配置ハードウェアを実行する前記プロセッサによって前記自動的に配置するステップに応答して、前記予測されるシフト測定値に従って、前記新しい半導体ウェーハ内に前記新しい複数の半導体ダイを、生成するステップ、
    をさらに備える、請求項８に記載のコンピュータプログラム製品。
  13. 前記方法は、
    前記予測されるシフト測定値に従って、前記新しい半導体ウェーハを複数の新しい個所で、前記プロセッサによって、自動的にシフトさせるステップ、
    をさらに備える、請求項８に記載のコンピュータプログラム製品。
  14. 前記方法は、
    前記予測されるシフト測定値に従って、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイの仮想イメージを、前記プロセッサによってグラフィカルユーザインターフェース（ＧＵＩ）を介して、提示するステップ、
    をさらに備え、前記グラフィカルユーザインターフェースは、前記仮想イメージを予め設定することに特化している、請求項８に記載のコンピュータプログラム製品。
  15. コンピュータ可読メモリユニットに結合されたプロセッサを備えるピックアンドプレース装置であって、前記メモリユニットは、命令を備え、前記プロセッサは、自動化された半導体デバイス配置改善方法が実施されるように、命令を実行するように構成され、前記自動化された半導体デバイス配置改善方法は、
    前の複数の処理用半導体ウェーハ上の前の複数の半導体ダイの第１の配置からのオフセットについての前の複数のシフト測定を、前記プロセッサによって、自動的に実行するステップと、
    前記前の複数のシフト測定の前の複数のシフト測定値を、前記プロセッサによって、回収するステップと、
    前記前の複数のシフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
    前記前の複数のシフト測定値を記憶した後に、処理用半導体ウェーハ上の複数の半導体
    ダイの第２の配置からのオフセットについてのシフト測定を、前記プロセッサによって、
    自動的に実行するステップと、
    前記シフト測定のシフト測定値を、前記プロセッサによって、回収するステップと、
    前記シフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
    指定されたモデルを前記シフト測定値および回収された前記前の複数のシフト測定値に関して、前記プロセッサによって、実行するステップと、
    新しい処理用半導体ウェーハ上の新しい複数の半導体ダイについて第２のオフセットの予測されるシフト測定値を、前記プロセッサによって前記実行するステップの結果に基づいて、決定するステップと、
    前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記プロセッサによって、自動的に配置するステップと、
    を備える、ピックアンドプレース装置。
  16. 前記指定されたモデルは、数学的モデルを備える、請求項１５に記載のピックアンドプレース装置。
  17. 前記数学的モデルは、多項式モデル、超越関数モデル、区分的モデル、および手入力モデルからなる群から選択された１次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも１つを含む、請求項１６に記載のピックアンドプレース装置。
  18. 前記数学的モデルは、多変数多項式モデル、薄板スプラインモデル、および手入力モデルからなる群から選択された多次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも１つを含む、請求項１６に記載のピックアンドプレース装置。
  19. 前記方法は、
    前記プロセッサによって、前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記配置ハードウェアを実行する前記プロセッサによって前記自動的に配置するステップに応答して、前記予測されるシフト測定値に従って、前記新しい半導体ウェーハ内に前記新しい複数の半導体ダイを、生成するステップ、
    をさらに備える、請求項１５に記載のピックアンドプレース装置。
  20. 前記方法は、
    前記予測されるシフト測定値に従って、前記新しい半導体ウェーハを複数の新しい個所で、前記プロセッサによって、自動的にシフトさせるステップ、
    をさらに備える、請求項１５に記載のピックアンドプレース装置。
JP2018560992A 2016-06-02 2017-06-02 半導体ダイのオフセット補償ばらつき Active JP7138569B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662344820P 2016-06-02 2016-06-02
US62/344,820 2016-06-02
PCT/US2017/035714 WO2017210576A1 (en) 2016-06-02 2017-06-02 Semiconductor die offset compensation variation

Publications (2)

Publication Number Publication Date
JP2019522357A JP2019522357A (ja) 2019-08-08
JP7138569B2 true JP7138569B2 (ja) 2022-09-16

Family

ID=60477971

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018560992A Active JP7138569B2 (ja) 2016-06-02 2017-06-02 半導体ダイのオフセット補償ばらつき

Country Status (9)

Country Link
US (1) US11156993B2 (ja)
JP (1) JP7138569B2 (ja)
KR (1) KR102443310B1 (ja)
CN (1) CN109429528B (ja)
DE (1) DE112017002802T5 (ja)
MY (1) MY196886A (ja)
SE (1) SE544800C2 (ja)
SG (1) SG11201810017VA (ja)
WO (1) WO2017210576A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109429528B (zh) 2016-06-02 2023-07-07 环球仪器公司 半导体晶粒偏移补偿变化
US11187992B2 (en) * 2017-10-23 2021-11-30 Applied Materials, Inc. Predictive modeling of metrology in semiconductor processes
CN113822009A (zh) * 2021-09-18 2021-12-21 武汉精创电子技术有限公司 晶粒排布方案自动生成方法、装置和***

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243763A (ja) 1999-02-23 2000-09-08 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法
US20040258514A1 (en) 2002-06-12 2004-12-23 Ivo Raaijmakers Semiconductor wafer position shift measurement and correction
JP2005164522A (ja) 2003-12-05 2005-06-23 Techno Horon:Kk デバイスチップ位置測定方法
JP2007311580A (ja) 2006-05-19 2007-11-29 Nikon Corp 露光方法、露光装置、計測方法及び計測装置
US20080188016A1 (en) 2007-02-02 2008-08-07 Texas Instruments, Inc. Die detection and reference die wafermap alignment
US20090279989A1 (en) 2008-05-07 2009-11-12 Lam Research Corporation Dynamic alignment of wafers using compensation values obtained through a series of wafer movements
JP2014036060A (ja) 2012-08-07 2014-02-24 Sharp Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2016036040A (ja) 2013-02-27 2016-03-17 株式会社東京精密 プローブ装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6374149B1 (en) * 1998-05-18 2002-04-16 Texas Instruments Incorporated System and method for determining the center of a wafer on a wafer table
JP3416091B2 (ja) * 2000-01-21 2003-06-16 株式会社新川 ボンディング装置およびボンディング方法
US6625497B2 (en) * 2000-11-20 2003-09-23 Applied Materials Inc. Semiconductor processing module with integrated feedback/feed forward metrology
US6802045B1 (en) * 2001-04-19 2004-10-05 Advanced Micro Devices, Inc. Method and apparatus for incorporating control simulation environment
JP3708031B2 (ja) * 2001-06-29 2005-10-19 株式会社日立製作所 プラズマ処理装置および処理方法
JP2003071708A (ja) * 2001-09-04 2003-03-12 Sony Corp 研磨方法および研磨装置
US6965432B2 (en) * 2002-06-07 2005-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Non-invasive wafer transfer position diagnosis and calibration
EP1630862B1 (en) 2003-05-30 2016-01-13 Ebara Corporation Sample inspection device and method, and device manufacturing method using the sample inspection device and method
KR101060982B1 (ko) * 2003-11-28 2011-08-31 가부시키가이샤 니콘 노광 방법 및 디바이스 제조 방법, 노광 장치, 그리고 프로그램을 기록한 컴퓨터 판독가능 기록 매체
US6934661B2 (en) * 2003-12-16 2005-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer edge detector
US7792595B1 (en) * 2004-03-30 2010-09-07 Synopsys, Inc. Method and system for enhancing the yield in semiconductor manufacturing
US7289865B2 (en) * 2004-07-14 2007-10-30 Asm America, Inc. Optimization algorithm to optimize within substrate uniformities
KR100660861B1 (ko) * 2005-02-23 2006-12-26 삼성전자주식회사 반도체 공정 결과를 예측하고 제어하는 반도체 공정 제어장치
US7184853B2 (en) * 2005-05-18 2007-02-27 Infineon Technologies Richmond, Lp Lithography method and system with correction of overlay offset errors caused by wafer processing
JP4764693B2 (ja) * 2005-09-29 2011-09-07 信越半導体株式会社 半導体ウェーハの製造方法及び両頭研削装置
JP5077770B2 (ja) * 2006-03-07 2012-11-21 株式会社ニコン デバイス製造方法、デバイス製造システム及び測定検査装置
JP5132904B2 (ja) * 2006-09-05 2013-01-30 東京エレクトロン株式会社 基板位置決め方法，基板位置検出方法，基板回収方法及び基板位置ずれ補正装置
US20080074678A1 (en) 2006-09-26 2008-03-27 Tokyo Electron Limited Accuracy of optical metrology measurements
US8798966B1 (en) * 2007-01-03 2014-08-05 Kla-Tencor Corporation Measuring critical dimensions of a semiconductor structure
JP4794510B2 (ja) * 2007-07-04 2011-10-19 ソニー株式会社 カメラシステムおよびカメラの取り付け誤差の補正方法
JP2010245508A (ja) * 2009-03-16 2010-10-28 Micronics Japan Co Ltd ウェハアライメント装置及びウェハアライメント方法
JP4644294B2 (ja) 2009-05-14 2011-03-02 株式会社新川 ボンディング装置及びボンディング方法
JP5538814B2 (ja) * 2009-10-26 2014-07-02 キヤノン株式会社 シート処理装置システム及びシート処理装置
US8148239B2 (en) * 2009-12-23 2012-04-03 Intel Corporation Offset field grid for efficient wafer layout
US8682617B2 (en) * 2011-07-21 2014-03-25 Bank Of America Corporation Evaluating models using forecast error attribution
KR102070086B1 (ko) * 2013-02-13 2020-01-29 삼성전자주식회사 타겟 값을 보정하여 공정을 수행하는 방법 및 공정 시스템
TWI523129B (zh) * 2013-09-03 2016-02-21 國立清華大學 半導體批次生產派工方法
US9087176B1 (en) * 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
US9291576B2 (en) * 2014-07-11 2016-03-22 Intel Corporation Detection of defect in die
CN109429528B (zh) 2016-06-02 2023-07-07 环球仪器公司 半导体晶粒偏移补偿变化

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000243763A (ja) 1999-02-23 2000-09-08 Matsushita Electric Ind Co Ltd 半導体チップのピックアップ方法
US20040258514A1 (en) 2002-06-12 2004-12-23 Ivo Raaijmakers Semiconductor wafer position shift measurement and correction
JP2005164522A (ja) 2003-12-05 2005-06-23 Techno Horon:Kk デバイスチップ位置測定方法
JP2007311580A (ja) 2006-05-19 2007-11-29 Nikon Corp 露光方法、露光装置、計測方法及び計測装置
US20080188016A1 (en) 2007-02-02 2008-08-07 Texas Instruments, Inc. Die detection and reference die wafermap alignment
US20090279989A1 (en) 2008-05-07 2009-11-12 Lam Research Corporation Dynamic alignment of wafers using compensation values obtained through a series of wafer movements
JP2014036060A (ja) 2012-08-07 2014-02-24 Sharp Corp 半導体装置の製造方法及び半導体装置の製造装置
JP2016036040A (ja) 2013-02-27 2016-03-17 株式会社東京精密 プローブ装置

Also Published As

Publication number Publication date
CN109429528A (zh) 2019-03-05
KR102443310B1 (ko) 2022-09-14
US11156993B2 (en) 2021-10-26
SE1851419A1 (en) 2018-11-14
SE544800C2 (en) 2022-11-22
WO2017210576A1 (en) 2017-12-07
US20200301404A1 (en) 2020-09-24
JP2019522357A (ja) 2019-08-08
DE112017002802T5 (de) 2019-03-14
CN109429528B (zh) 2023-07-07
KR20190015243A (ko) 2019-02-13
MY196886A (en) 2023-05-08
SG11201810017VA (en) 2018-12-28

Similar Documents

Publication Publication Date Title
EP3063785B1 (en) Process-induced distortion prediction and feedforward and feedback correction of overlay errors
JP7138569B2 (ja) 半導体ダイのオフセット補償ばらつき
KR102586405B1 (ko) 반도체 제조용 측정 및 공정 제어
US20220215567A1 (en) Depth estimation device, depth estimation model learning device, depth estimation method, depth estimation model learning method, and depth estimation program
JP2020057172A (ja) 学習装置、推論装置及び学習済みモデル
US20170323034A1 (en) Particle etching or depositing evolutionary simulation method and device and computer readable medium
US11237544B2 (en) Information processing device, program, process treatment executing device, and information processing system
TWI614699B (zh) 大量客製化產品的品質預測方法
Wang et al. Distortion-free intelligent sampling of sparse surfaces via locally refined T-spline metamodelling
US20040060033A1 (en) Mask data processor
US20190121237A1 (en) Predictive modeling of metrology in semiconductor processes
JP7097466B2 (ja) プロセス誘起逸脱特性評価
CN111274665B (zh) 一种模拟裂纹尖端应力场的数值方法和***
Sawlani et al. Perspectives on artificial intelligence for plasma-assisted manufacturing in semiconductor industry
JP6034700B2 (ja) 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム
EP4120193A1 (en) Methods and devices for object tracking applications
US11088039B2 (en) Data management and mining to correlate wafer alignment, design, defect, process, tool, and metrology data
Franaszek et al. Improving rigid-body registration based on points affected by bias and noise
TW202203065A (zh) 晶圓間接合用設備及方法
CN116250000A (zh) 制造***处的时间约束管理
CN117214822A (zh) 平面麦克风阵列声源定位方法、装置、设备及存储介质
JP2019061404A (ja) 見積システム、見積方法、プログラム、および記憶媒体
JP2000235957A (ja) 製造プロセス制御装置、製造プロセス制御方法および製造プロセス制御プログラムを格納したコンピュータ読取り可能な記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220906

R150 Certificate of patent or registration of utility model

Ref document number: 7138569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150