JP7138569B2 - 半導体ダイのオフセット補償ばらつき - Google Patents
半導体ダイのオフセット補償ばらつき Download PDFInfo
- Publication number
- JP7138569B2 JP7138569B2 JP2018560992A JP2018560992A JP7138569B2 JP 7138569 B2 JP7138569 B2 JP 7138569B2 JP 2018560992 A JP2018560992 A JP 2018560992A JP 2018560992 A JP2018560992 A JP 2018560992A JP 7138569 B2 JP7138569 B2 JP 7138569B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- model
- new
- shift
- shift measurements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 108
- 238000005259 measurement Methods 0.000 claims description 90
- 238000000034 method Methods 0.000 claims description 88
- 235000012431 wafers Nutrition 0.000 claims description 82
- 238000012545 processing Methods 0.000 claims description 31
- 230000008569 process Effects 0.000 claims description 29
- 238000013178 mathematical model Methods 0.000 claims description 24
- 238000004422 calculation algorithm Methods 0.000 claims description 21
- 238000004590 computer program Methods 0.000 claims description 20
- 230000015654 memory Effects 0.000 claims description 20
- 238000002156 mixing Methods 0.000 claims description 8
- 230000006872 improvement Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims 3
- 238000004519 manufacturing process Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000006073 displacement reaction Methods 0.000 description 10
- 239000013598 vector Substances 0.000 description 10
- 208000013715 atelosteogenesis type I Diseases 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 8
- 238000013500 data storage Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000010606 normalization Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004088 simulation Methods 0.000 description 4
- 230000002452 interceptive effect Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000012417 linear regression Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000008080 stochastic effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013479 data entry Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000007620 mathematical function Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000020347 spindle assembly Effects 0.000 description 1
- 238000007619 statistical method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
- G05B19/41885—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by modeling, simulation of the manufacturing system
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Databases & Information Systems (AREA)
- Data Mining & Analysis (AREA)
- Quality & Reliability (AREA)
- Automation & Control Theory (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Acyclic And Carbocyclic Compounds In Medicinal Compositions (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1. 1次元フィット・モデル、例えば、とりわけ、多項式モデル(例えば、定数、線形、2次、3次など)、超越関数モデル(指数、対数など)、区分的モデル(ポリ、トランス、スプライン、ベジェなど)、手入力モデル(例えば、オフセット、曲線、ブレンディング、およびシフティング)など。
2. 2次元フィット・モデル、例えば、とりわけ、多変数多項式入力モデル、超越関数入力モデル、薄板スプライン(TPS)正規化/非正規化入力モデル、手入力モデル(オフセット、表面ドラッグなど)など。
1.データ点fi(xi)の級数
に対する解は、εiの2乗を最小化し、最小2乗近似として知られる。
2.前述の級数は、以下のようにベクトル/行列形式に変換されてよい:
3.結果として生じる解は、係数akを得るために、例えば、ガウス・ジョルダンの消去法を
に適用することによって得られる。
1.ウェーハ600aは、正規化を何も備えない。
2.ウェーハ600bは、現在のスケールの1%の正規化を備える。
3.ウェーハ600cは、現在のスケールの10%の正規化を備える。
によって与えられ、ここでxi≡(x,y)は、フィッティングされた点を含み、ci≡(cx,cy)iは、基準点を含み、
は、TPS台関数を含み、
(a1,a2,a3)は、グルーバル係数のベクトル・セットを含む。
λは、正規化パラメータ(すなわち、ユーザ入力)である。
TPSフィッティングアルゴリズムの実施形態は、以下のように定義されてよい。
1.基準点ci、cjの対ごとに行列要素U(|ci-cj|)を算出する
2.対角値αを算出する
3.下記行列を発生させる。
4.Lの逆行列(inverse)を突き止めて、両側に逆行列を乗じて、下記を得ることによって行列式を解く。
5.フィッティング格子上の点ごとに、z(x,y)について解く。
Claims (20)
- 自動化された半導体デバイス配置改善方法であって、
前の複数の処理用半導体ウェーハ上の前の複数の半導体ダイの第1の配置からのオフセットについての前の複数のシフト測定を、ピックアンドプレース装置のプロセッサによって、自動的に実行するステップと、
前記前の複数のシフト測定の前の複数のシフト測定値を、前記プロセッサによって、回収するステップと、
前記前の複数のシフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
前記前の複数のシフト測定値を記憶した後に、処理用半導体ウェーハ上の複数の半導体ダイの第2の配置からのオフセットについてのシフト測定を、前記ピックアンドプレース装置の前記プロセッサによって、自動的に実行するステップと、
前記シフト測定のシフト測定値を、前記プロセッサによって、回収するステップと、
前記シフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
指定されたモデルを前記シフト測定値および回収された前記前の複数のシフト測定値に関して、前記プロセッサによって、実行するステップと、
新しい処理用半導体ウェーハ上の新しい複数の半導体ダイについて第2のオフセットの予測されるシフト測定値を、前記プロセッサによって前記実行するステップの結果に基づいて、決定するステップと、
前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記プロセッサによって、自動的に配置するステップと、
を備える、方法。 - 前記指定されたモデルは、数学的モデルを備える、請求項1に記載の方法。
- 前記数学的モデルは、多項式モデル、超越関数モデル、区分的モデル、および手入力モデルからなる群から選択された1次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも1つを含む、請求項2に記載の方法。
- 前記数学的モデルは、多変数多項式モデル、薄板スプラインモデル、および手入力モデルからなる群から選択された多次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも1つを含む、請求項2に記載の方法。
- 前記プロセッサによって、前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記配置ハードウェアを実行する前記プロセッサによって前記自動的に配置するステップに応答して、前記予測されるシフト測定値に従って、前記新しい半導体ウェーハ内に前記新しい複数の半導体ダイを、生成するステップ、
をさらに備える、請求項1に記載の方法。 - 前記予測されるシフト測定値に従って、前記新しい半導体ウェーハを複数の新しい個所で、前記プロセッサによって、自動的にシフトさせるステップ、
をさらに備える、請求項1に記載の方法。 - 前記予測されるシフト測定値に従って、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイの仮想イメージを、前記プロセッサによってグラフィカルユーザインターフェース(GUI)を介して、提示するステップ、
をさらに備え、前記グラフィカルユーザインターフェースは、前記仮想イメージを予め設定することに特化している、請求項1に記載の方法。 - コンピュータ可読プログラムコードを記憶するコンピュータ可読ハードウェア記憶デバイスを備える、コンピュータプログラム製品であって、前記コンピュータ可読プログラムコードは、ピックアンドプレース装置のプロセッサによって実行されたときに、自動化された半導体デバイス配置改善方法を実施するアルゴリズムを含み、前記方法は、
前の複数の処理用半導体ウェーハ上の前の複数の半導体ダイの第1の配置からのオフセットについての前の複数のシフト測定を、前記ピックアンドプレース装置の前記プロセッサによって、自動的に実行するステップと、
前記前の複数のシフト測定の前の複数のシフト測定値を、前記プロセッサによって、回収するステップと、
前記前の複数のシフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
前記前の複数のシフト測定値を記憶した後に、処理用半導体ウェーハ上の複数の半導体ダイの第2の配置からのオフセットについてのシフト測定を、前記プロセッサによって、自動的に実行するステップと、
前記シフト測定のシフト測定値を、前記プロセッサによって、回収するステップと、
前記シフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
指定されたモデルを前記シフト測定値および回収された前記前の複数のシフト測定値に関して、前記プロセッサによって、実行するステップと、
新しい処理用半導体ウェーハ上の新しい複数の半導体ダイについて第2のオフセットの予測されるシフト測定値を、前記プロセッサによって前記実行するステップの結果に基づいて、決定するステップと、
前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記プロセッサによって、自動的に配置するステップと、
を備える、コンピュータプログラム製品。 - 前記指定されたモデルは、数学的モデルを備える、請求項8に記載のコンピュータプログラム製品。
- 前記数学的モデルは、多項式モデル、超越関数モデル、区分的モデル、および手入力モデルからなる群から選択された1次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも1つを含む、請求項9に記載のコンピュータプログラム製品。
- 前記数学的モデルは、多変数多項式モデル、TPSモデル、および手入力モデルからなる群から選択された多次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも1つを含む、請求項9に記載のコンピュータプログラム製品。
- 前記方法は、
前記プロセッサによって、前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記配置ハードウェアを実行する前記プロセッサによって前記自動的に配置するステップに応答して、前記予測されるシフト測定値に従って、前記新しい半導体ウェーハ内に前記新しい複数の半導体ダイを、生成するステップ、
をさらに備える、請求項8に記載のコンピュータプログラム製品。 - 前記方法は、
前記予測されるシフト測定値に従って、前記新しい半導体ウェーハを複数の新しい個所で、前記プロセッサによって、自動的にシフトさせるステップ、
をさらに備える、請求項8に記載のコンピュータプログラム製品。 - 前記方法は、
前記予測されるシフト測定値に従って、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイの仮想イメージを、前記プロセッサによってグラフィカルユーザインターフェース(GUI)を介して、提示するステップ、
をさらに備え、前記グラフィカルユーザインターフェースは、前記仮想イメージを予め設定することに特化している、請求項8に記載のコンピュータプログラム製品。 - コンピュータ可読メモリユニットに結合されたプロセッサを備えるピックアンドプレース装置であって、前記メモリユニットは、命令を備え、前記プロセッサは、自動化された半導体デバイス配置改善方法が実施されるように、命令を実行するように構成され、前記自動化された半導体デバイス配置改善方法は、
前の複数の処理用半導体ウェーハ上の前の複数の半導体ダイの第1の配置からのオフセットについての前の複数のシフト測定を、前記プロセッサによって、自動的に実行するステップと、
前記前の複数のシフト測定の前の複数のシフト測定値を、前記プロセッサによって、回収するステップと、
前記前の複数のシフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
前記前の複数のシフト測定値を記憶した後に、処理用半導体ウェーハ上の複数の半導体
ダイの第2の配置からのオフセットについてのシフト測定を、前記プロセッサによって、
自動的に実行するステップと、
前記シフト測定のシフト測定値を、前記プロセッサによって、回収するステップと、
前記シフト測定値を、前記プロセッサによってデータベース中に、記憶するステップと、
指定されたモデルを前記シフト測定値および回収された前記前の複数のシフト測定値に関して、前記プロセッサによって、実行するステップと、
新しい処理用半導体ウェーハ上の新しい複数の半導体ダイについて第2のオフセットの予測されるシフト測定値を、前記プロセッサによって前記実行するステップの結果に基づいて、決定するステップと、
前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記プロセッサによって、自動的に配置するステップと、
を備える、ピックアンドプレース装置。 - 前記指定されたモデルは、数学的モデルを備える、請求項15に記載のピックアンドプレース装置。
- 前記数学的モデルは、多項式モデル、超越関数モデル、区分的モデル、および手入力モデルからなる群から選択された1次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも1つを含む、請求項16に記載のピックアンドプレース装置。
- 前記数学的モデルは、多変数多項式モデル、薄板スプラインモデル、および手入力モデルからなる群から選択された多次元モデルを備え、前記手入力モデルは、オフセット、曲線、ブレンディング、またはシフティング、のうちの少なくとも1つを含む、請求項16に記載のピックアンドプレース装置。
- 前記方法は、
前記プロセッサによって、前記予測されるシフト測定値に従って、前記ピックアンドプレース装置の配置ハードウェアを、前記新しい半導体ウェーハ上の前記新しい複数の半導体ダイを処理する複数の個所に、前記配置ハードウェアを実行する前記プロセッサによって前記自動的に配置するステップに応答して、前記予測されるシフト測定値に従って、前記新しい半導体ウェーハ内に前記新しい複数の半導体ダイを、生成するステップ、
をさらに備える、請求項15に記載のピックアンドプレース装置。 - 前記方法は、
前記予測されるシフト測定値に従って、前記新しい半導体ウェーハを複数の新しい個所で、前記プロセッサによって、自動的にシフトさせるステップ、
をさらに備える、請求項15に記載のピックアンドプレース装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662344820P | 2016-06-02 | 2016-06-02 | |
US62/344,820 | 2016-06-02 | ||
PCT/US2017/035714 WO2017210576A1 (en) | 2016-06-02 | 2017-06-02 | Semiconductor die offset compensation variation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019522357A JP2019522357A (ja) | 2019-08-08 |
JP7138569B2 true JP7138569B2 (ja) | 2022-09-16 |
Family
ID=60477971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018560992A Active JP7138569B2 (ja) | 2016-06-02 | 2017-06-02 | 半導体ダイのオフセット補償ばらつき |
Country Status (9)
Country | Link |
---|---|
US (1) | US11156993B2 (ja) |
JP (1) | JP7138569B2 (ja) |
KR (1) | KR102443310B1 (ja) |
CN (1) | CN109429528B (ja) |
DE (1) | DE112017002802T5 (ja) |
MY (1) | MY196886A (ja) |
SE (1) | SE544800C2 (ja) |
SG (1) | SG11201810017VA (ja) |
WO (1) | WO2017210576A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109429528B (zh) | 2016-06-02 | 2023-07-07 | 环球仪器公司 | 半导体晶粒偏移补偿变化 |
US11187992B2 (en) * | 2017-10-23 | 2021-11-30 | Applied Materials, Inc. | Predictive modeling of metrology in semiconductor processes |
CN113822009A (zh) * | 2021-09-18 | 2021-12-21 | 武汉精创电子技术有限公司 | 晶粒排布方案自动生成方法、装置和*** |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243763A (ja) | 1999-02-23 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 半導体チップのピックアップ方法 |
US20040258514A1 (en) | 2002-06-12 | 2004-12-23 | Ivo Raaijmakers | Semiconductor wafer position shift measurement and correction |
JP2005164522A (ja) | 2003-12-05 | 2005-06-23 | Techno Horon:Kk | デバイスチップ位置測定方法 |
JP2007311580A (ja) | 2006-05-19 | 2007-11-29 | Nikon Corp | 露光方法、露光装置、計測方法及び計測装置 |
US20080188016A1 (en) | 2007-02-02 | 2008-08-07 | Texas Instruments, Inc. | Die detection and reference die wafermap alignment |
US20090279989A1 (en) | 2008-05-07 | 2009-11-12 | Lam Research Corporation | Dynamic alignment of wafers using compensation values obtained through a series of wafer movements |
JP2014036060A (ja) | 2012-08-07 | 2014-02-24 | Sharp Corp | 半導体装置の製造方法及び半導体装置の製造装置 |
JP2016036040A (ja) | 2013-02-27 | 2016-03-17 | 株式会社東京精密 | プローブ装置 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6374149B1 (en) * | 1998-05-18 | 2002-04-16 | Texas Instruments Incorporated | System and method for determining the center of a wafer on a wafer table |
JP3416091B2 (ja) * | 2000-01-21 | 2003-06-16 | 株式会社新川 | ボンディング装置およびボンディング方法 |
US6625497B2 (en) * | 2000-11-20 | 2003-09-23 | Applied Materials Inc. | Semiconductor processing module with integrated feedback/feed forward metrology |
US6802045B1 (en) * | 2001-04-19 | 2004-10-05 | Advanced Micro Devices, Inc. | Method and apparatus for incorporating control simulation environment |
JP3708031B2 (ja) * | 2001-06-29 | 2005-10-19 | 株式会社日立製作所 | プラズマ処理装置および処理方法 |
JP2003071708A (ja) * | 2001-09-04 | 2003-03-12 | Sony Corp | 研磨方法および研磨装置 |
US6965432B2 (en) * | 2002-06-07 | 2005-11-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Non-invasive wafer transfer position diagnosis and calibration |
EP1630862B1 (en) | 2003-05-30 | 2016-01-13 | Ebara Corporation | Sample inspection device and method, and device manufacturing method using the sample inspection device and method |
KR101060982B1 (ko) * | 2003-11-28 | 2011-08-31 | 가부시키가이샤 니콘 | 노광 방법 및 디바이스 제조 방법, 노광 장치, 그리고 프로그램을 기록한 컴퓨터 판독가능 기록 매체 |
US6934661B2 (en) * | 2003-12-16 | 2005-08-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Wafer edge detector |
US7792595B1 (en) * | 2004-03-30 | 2010-09-07 | Synopsys, Inc. | Method and system for enhancing the yield in semiconductor manufacturing |
US7289865B2 (en) * | 2004-07-14 | 2007-10-30 | Asm America, Inc. | Optimization algorithm to optimize within substrate uniformities |
KR100660861B1 (ko) * | 2005-02-23 | 2006-12-26 | 삼성전자주식회사 | 반도체 공정 결과를 예측하고 제어하는 반도체 공정 제어장치 |
US7184853B2 (en) * | 2005-05-18 | 2007-02-27 | Infineon Technologies Richmond, Lp | Lithography method and system with correction of overlay offset errors caused by wafer processing |
JP4764693B2 (ja) * | 2005-09-29 | 2011-09-07 | 信越半導体株式会社 | 半導体ウェーハの製造方法及び両頭研削装置 |
JP5077770B2 (ja) * | 2006-03-07 | 2012-11-21 | 株式会社ニコン | デバイス製造方法、デバイス製造システム及び測定検査装置 |
JP5132904B2 (ja) * | 2006-09-05 | 2013-01-30 | 東京エレクトロン株式会社 | 基板位置決め方法,基板位置検出方法,基板回収方法及び基板位置ずれ補正装置 |
US20080074678A1 (en) | 2006-09-26 | 2008-03-27 | Tokyo Electron Limited | Accuracy of optical metrology measurements |
US8798966B1 (en) * | 2007-01-03 | 2014-08-05 | Kla-Tencor Corporation | Measuring critical dimensions of a semiconductor structure |
JP4794510B2 (ja) * | 2007-07-04 | 2011-10-19 | ソニー株式会社 | カメラシステムおよびカメラの取り付け誤差の補正方法 |
JP2010245508A (ja) * | 2009-03-16 | 2010-10-28 | Micronics Japan Co Ltd | ウェハアライメント装置及びウェハアライメント方法 |
JP4644294B2 (ja) | 2009-05-14 | 2011-03-02 | 株式会社新川 | ボンディング装置及びボンディング方法 |
JP5538814B2 (ja) * | 2009-10-26 | 2014-07-02 | キヤノン株式会社 | シート処理装置システム及びシート処理装置 |
US8148239B2 (en) * | 2009-12-23 | 2012-04-03 | Intel Corporation | Offset field grid for efficient wafer layout |
US8682617B2 (en) * | 2011-07-21 | 2014-03-25 | Bank Of America Corporation | Evaluating models using forecast error attribution |
KR102070086B1 (ko) * | 2013-02-13 | 2020-01-29 | 삼성전자주식회사 | 타겟 값을 보정하여 공정을 수행하는 방법 및 공정 시스템 |
TWI523129B (zh) * | 2013-09-03 | 2016-02-21 | 國立清華大學 | 半導體批次生產派工方法 |
US9087176B1 (en) * | 2014-03-06 | 2015-07-21 | Kla-Tencor Corporation | Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control |
US9291576B2 (en) * | 2014-07-11 | 2016-03-22 | Intel Corporation | Detection of defect in die |
CN109429528B (zh) | 2016-06-02 | 2023-07-07 | 环球仪器公司 | 半导体晶粒偏移补偿变化 |
-
2017
- 2017-06-02 CN CN201780032129.2A patent/CN109429528B/zh active Active
- 2017-06-02 SG SG11201810017VA patent/SG11201810017VA/en unknown
- 2017-06-02 JP JP2018560992A patent/JP7138569B2/ja active Active
- 2017-06-02 US US16/304,739 patent/US11156993B2/en active Active
- 2017-06-02 MY MYPI2018704178A patent/MY196886A/en unknown
- 2017-06-02 DE DE112017002802.7T patent/DE112017002802T5/de active Pending
- 2017-06-02 KR KR1020187033956A patent/KR102443310B1/ko active IP Right Grant
- 2017-06-02 SE SE1851419A patent/SE544800C2/en unknown
- 2017-06-02 WO PCT/US2017/035714 patent/WO2017210576A1/en active Application Filing
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243763A (ja) | 1999-02-23 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 半導体チップのピックアップ方法 |
US20040258514A1 (en) | 2002-06-12 | 2004-12-23 | Ivo Raaijmakers | Semiconductor wafer position shift measurement and correction |
JP2005164522A (ja) | 2003-12-05 | 2005-06-23 | Techno Horon:Kk | デバイスチップ位置測定方法 |
JP2007311580A (ja) | 2006-05-19 | 2007-11-29 | Nikon Corp | 露光方法、露光装置、計測方法及び計測装置 |
US20080188016A1 (en) | 2007-02-02 | 2008-08-07 | Texas Instruments, Inc. | Die detection and reference die wafermap alignment |
US20090279989A1 (en) | 2008-05-07 | 2009-11-12 | Lam Research Corporation | Dynamic alignment of wafers using compensation values obtained through a series of wafer movements |
JP2014036060A (ja) | 2012-08-07 | 2014-02-24 | Sharp Corp | 半導体装置の製造方法及び半導体装置の製造装置 |
JP2016036040A (ja) | 2013-02-27 | 2016-03-17 | 株式会社東京精密 | プローブ装置 |
Also Published As
Publication number | Publication date |
---|---|
CN109429528A (zh) | 2019-03-05 |
KR102443310B1 (ko) | 2022-09-14 |
US11156993B2 (en) | 2021-10-26 |
SE1851419A1 (en) | 2018-11-14 |
SE544800C2 (en) | 2022-11-22 |
WO2017210576A1 (en) | 2017-12-07 |
US20200301404A1 (en) | 2020-09-24 |
JP2019522357A (ja) | 2019-08-08 |
DE112017002802T5 (de) | 2019-03-14 |
CN109429528B (zh) | 2023-07-07 |
KR20190015243A (ko) | 2019-02-13 |
MY196886A (en) | 2023-05-08 |
SG11201810017VA (en) | 2018-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3063785B1 (en) | Process-induced distortion prediction and feedforward and feedback correction of overlay errors | |
JP7138569B2 (ja) | 半導体ダイのオフセット補償ばらつき | |
KR102586405B1 (ko) | 반도체 제조용 측정 및 공정 제어 | |
US20220215567A1 (en) | Depth estimation device, depth estimation model learning device, depth estimation method, depth estimation model learning method, and depth estimation program | |
JP2020057172A (ja) | 学習装置、推論装置及び学習済みモデル | |
US20170323034A1 (en) | Particle etching or depositing evolutionary simulation method and device and computer readable medium | |
US11237544B2 (en) | Information processing device, program, process treatment executing device, and information processing system | |
TWI614699B (zh) | 大量客製化產品的品質預測方法 | |
Wang et al. | Distortion-free intelligent sampling of sparse surfaces via locally refined T-spline metamodelling | |
US20040060033A1 (en) | Mask data processor | |
US20190121237A1 (en) | Predictive modeling of metrology in semiconductor processes | |
JP7097466B2 (ja) | プロセス誘起逸脱特性評価 | |
CN111274665B (zh) | 一种模拟裂纹尖端应力场的数值方法和*** | |
Sawlani et al. | Perspectives on artificial intelligence for plasma-assisted manufacturing in semiconductor industry | |
JP6034700B2 (ja) | 形状シミュレーション装置、形状シミュレーション方法、および形状シミュレーションプログラム | |
EP4120193A1 (en) | Methods and devices for object tracking applications | |
US11088039B2 (en) | Data management and mining to correlate wafer alignment, design, defect, process, tool, and metrology data | |
Franaszek et al. | Improving rigid-body registration based on points affected by bias and noise | |
TW202203065A (zh) | 晶圓間接合用設備及方法 | |
CN116250000A (zh) | 制造***处的时间约束管理 | |
CN117214822A (zh) | 平面麦克风阵列声源定位方法、装置、设备及存储介质 | |
JP2019061404A (ja) | 見積システム、見積方法、プログラム、および記憶媒体 | |
JP2000235957A (ja) | 製造プロセス制御装置、製造プロセス制御方法および製造プロセス制御プログラムを格納したコンピュータ読取り可能な記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200521 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210615 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220509 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220809 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220906 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7138569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |