JP7125602B2 - データ処理装置および診断方法 - Google Patents
データ処理装置および診断方法 Download PDFInfo
- Publication number
- JP7125602B2 JP7125602B2 JP2018145079A JP2018145079A JP7125602B2 JP 7125602 B2 JP7125602 B2 JP 7125602B2 JP 2018145079 A JP2018145079 A JP 2018145079A JP 2018145079 A JP2018145079 A JP 2018145079A JP 7125602 B2 JP7125602 B2 JP 7125602B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- error detection
- circuit
- diagnostic
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/079—Root cause analysis, i.e. error or fault diagnosis
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Bus Control (AREA)
Description
[第1の実施の形態]
第1の実施の形態を説明する。
データ処理装置1は、DMAコントローラ10、上位コントローラ20およびメモリ30を有する。DMAコントローラ10、上位コントローラ20およびメモリ30は、データ処理装置1のバスに接続されている。
DMAコントローラ10は、制御回路11、誤り検出回路12および診断回路13を有する。
具体的には、DMAコントローラ10の診断回路13により誤り検出回路12の診断を行うことで、上位コントローラ20に診断による負荷をかけずに済み、通常運用時のシステム性能の低下を抑えられる。また、上位コントローラ20主体で診断を行う場合、メモリ30に診断用データを配置することになるが、診断回路13内に診断用データを格納することで、メモリ30の記憶領域を節約できる。
次に、第2の実施の形態を説明する。
図2は、第2の実施の形態のストレージ装置のハードウェア例を示す図である。
DMAコントローラ150は、制御部151、BCCチェック回路152およびパトロールブロック153を有する。ここで、制御部151は、第1の実施の形態の制御回路11に対応する。BCCチェック回路152は、第1の実施の形態の誤り検出回路12に対応する。パトロールブロック153は、第1の実施の形態の診断回路13に対応する。
記憶部153aは、パトロールブロック153に内蔵される。記憶部153aは、診断用データを記憶する。1つの診断用データのサイズは520バイト(Bytes)である。診断用データは、第1診断用データと第2診断用データとを含む。第1診断用データは、正常データ301とBCC302との組である。第2診断用データは、異常データ303とBCC304との組である。正常データ301のサイズは512バイトである。BCC302のサイズは8バイトである。異常データ303のサイズは512バイトである。BCC304のサイズは8バイトである。
パトロールブロック153は、DMAコントローラ150がアイドル状態であることを検出する。すると、パトロールブロック153は、制御部151とBCCチェック回路152との接続を遮断する(ステップS1)。
なお、パトロールブロック153は、診断用データに基づくBCCチェック結果をBCCチェック回路152から所定時間内に得られない場合もある。この場合、パトロールブロック153は、BCCチェック結果を含まない割り込み通知のみをCPU110に出力する。CPU110は、当該割り込み通知について、「BCCチェック結果無し」と判断する。
(S10)CPU110は、DMAコントローラ150からの割り込みを受け付ける。CPU110は、DMAコントローラ150から診断情報を取得する。診断情報は、前述のように、BCCチェック結果および時刻情報を含む。
(S20)パトロールブロック153は、診断用データ(正常/異常)を用意する。
(S21)パトロールブロック153は、DMAコントローラ150がアイドル(IDLE)状態であるか否かを判定する。アイドル状態の場合、ステップS22に処理が進む。アイドル状態でない場合、ステップS21に進み、パトロールブロック153は、DMAコントローラ150がアイドル状態となるまで待機する。
(S24)パトロールブロック153は、BCCチェック回路152からBCCチェック結果を受信する。
(S26)パトロールブロック153は、所定時間(例えば、3秒間)待機する。
(S31)パトロールブロック153は、BCCチェック回路152からBCCチェック結果を受信する。
(S33)パトロールブロック153は、所定時間(例えば、3秒間)待機する。
(S40)CPU110は、DMAコントローラ150からFATAL通知があるか否かを判定する。FATAL通知がある場合、ステップS41に処理が進む。FATAL通知がない場合、ステップS40に進む。ここで、FATAL通知は、パトロールブロック153において、BCCチェック回路152の誤り検出機能に異常が検出された場合に、パトロールブロック153からCPU110に出力される通知である。
図9は、DMACの他の処理例を示すフローチャートである。
(S51)パトロールブロック153は、DMAコントローラ150がアイドル(IDLE)状態であるか否かを判定する。アイドル状態の場合、ステップS52に処理が進む。アイドル状態でない場合、ステップS51に進み、パトロールブロック153は、DMAコントローラ150がアイドル状態となるまで待機する。
(S54)パトロールブロック153は、BCCチェック回路152からBCCチェック結果を受信する。
(S57)パトロールブロック153は、制御部151とBCCチェック回路152とを接続する。すなわち、パトロールブロック153は、制御部151とBCCチェック回路152との接続が遮断された状態を解除し、制御部151が再びBCCチェック回路152を利用してDMA転送を実行可能にする。
(S61)パトロールブロック153は、BCCチェック回路152からBCCチェック結果を受信する。
(S64)パトロールブロック153は、制御部151とBCCチェック回路152とを接続する。すなわち、パトロールブロック153は、制御部151とBCCチェック回路152との接続が遮断された状態を解除し、制御部151が再びBCCチェック回路152を利用してDMA転送を実行可能にする。そして、ステップS51に処理が進む。
すなわち、パトロールブロック153は、正常データまたは異常データとBCCとをBCCチェック回路152に入力し、BCCチェック回路152による入力データに対する誤り検出結果が適切であるか否かを判定する。パトロールブロック153は、適切でない場合に異常を示す診断結果をCPU110に通知する。
図10は、BCCチェック回路の診断の比較例を示す図である。
CPU110は、異常データ403およびBCC404を含む第2診断用データをRAM120からDMAコントローラ250に転送する(ステップST11)。BCCチェック回路252は、異常データ403およびBCC404に基づいて、BCCエラーを検出し、制御部251にエラー通知を行う(ステップST12)。この場合、制御部251は、DMA転送を中断し、異常データ403のDMA転送を行わずに、CPU110にエラー通知を行う。CPU110は、DMA転送を中断した状態となっている制御部251のエラー復旧処理(例えば、制御部251における所定のレジスタのクリアなどのエラー刈り取り)を実行する(ステップST13)。
制御部251とBCCチェック回路252との通常のDMA転送の例を説明する。なお、制御部251とBCCチェック回路252について説明するが、制御部151およびBCCチェック回路152との接続が遮断されていない場合(制御部151により通常のDMA転送を行う場合)にも、同様の挙動となる。
(S70)CPU110は、診断用データ(正常/異常)をRAM120に用意する。
(S71)CPU110は、DMAコントローラ250を起動し、第1診断用データ(正常データ401およびBCC402)をRAM120からDMAコントローラ250に転送する。
(S74)CPU110は、DMAコントローラ250を起動し、第2診断用データ(異常データ403およびBCC404)をRAM120からDMAコントローラ250に転送する。
(S78)CPU110は、DMAコントローラ250における誤り検出機能に異常があるとみなして、DMAコントローラ250に対するFATAL処理を実行する。そして、CPU110により実行される比較例のファームウェアの処理が終了する。
(付記1) データのDMA転送を制御する制御回路と、前記データに付加されたコードに基づく前記データの誤り検出を行い前記誤り検出の結果を前記制御回路に出力する誤り検出回路と、前記制御回路と前記誤り検出回路との接続を遮断して前記誤り検出回路の動作を診断する診断回路と、を備えるDMAコントローラと、
前記診断回路による診断結果に応じて異常時処理を実行する上位コントローラと、
を有するデータ処理装置。
付記1記載のデータ処理装置。
前記上位コントローラは、前記時刻情報に基づいて、前記誤り検出回路の異常を検出する、
付記1記載のデータ処理装置。
前記上位コントローラは、前記誤り検出結果により示される誤り無し、および、誤り有りの応答の順序性に基づいて、前記誤り検出回路の異常を検出する、
付記3記載のデータ処理装置。
付記1記載のデータ処理装置。
付記1記載のデータ処理装置。
(付記7) データのDMA転送を制御する制御回路と前記データに付加されたコードに基づく前記データの誤り検出を行い前記誤り検出の結果を前記制御回路に出力する誤り検出回路とを有するDMAコントローラの診断回路が、前記制御回路と前記誤り検出回路との接続を遮断して前記誤り検出回路の動作を診断し、
上位コントローラが、前記診断回路による診断結果に応じて異常時処理を実行する、
診断方法。
付記7記載の診断方法。
前記上位コントローラは、前記時刻情報に基づいて、前記誤り検出回路の異常を検出する、
付記7記載の診断方法。
前記上位コントローラは、前記誤り検出結果により示される誤り無し、および、誤り有りの応答の順序性に基づいて、前記誤り検出回路の異常を検出する、
付記9記載の診断方法。
付記7記載の診断方法。
付記7記載の診断方法。
10 DMAコントローラ
11 制御回路
12 誤り検出回路
13 診断回路
20 上位コントローラ
30 メモリ
Claims (7)
- データのDMA(Direct Memory Access)転送を制御する制御回路と、前記データに付加されたコードに基づく前記データの誤り検出を行い前記誤り検出の結果を前記制御回路に出力する誤り検出回路と、前記制御回路と前記誤り検出回路との接続を遮断して前記誤り検出回路の動作を診断する診断回路と、を備えるDMAコントローラと、
前記診断回路による診断結果に応じて異常時処理を実行する上位コントローラと、
を有するデータ処理装置。 - 前記診断回路は、診断用のデータと前記コードとを前記誤り検出回路に入力し、前記誤り検出回路による前記診断用のデータに対する誤り検出結果が適切であるか否かを判定し、適切でない場合に異常を示す前記診断結果を前記上位コントローラに通知する、
請求項1記載のデータ処理装置。 - 前記診断回路は、前記誤り検出回路が正常である場合に誤り無しと判定される第1データを含む第1診断用データと、前記誤り検出回路が正常である場合に誤り有りと判定される第2データを含む第2診断用データとを交互に前記誤り検出回路に入力し、前記誤り検出回路から順次応答される誤り検出結果に当該応答の時刻を示す時刻情報を付加した前記診断結果を生成し、前記診断結果を前記上位コントローラに通知し、
前記上位コントローラは、前記時刻情報および前記誤り検出結果により示される誤り無し、および、誤り有りの応答の順序性に基づいて、前記誤り検出回路の異常を検出する、
請求項1記載のデータ処理装置。 - 前記診断回路は、前記誤り検出回路が正常である場合に誤り無しと判定される第1データを含む第1診断用データと、前記誤り検出回路が正常である場合に誤り有りと判定される第2データを含む第2診断用データとを交互に前記誤り検出回路に入力し、前記誤り検出回路から順次応答される誤り検出結果を含む前記診断結果を前記上位コントローラに通知し、
前記上位コントローラは、前記誤り検出結果により示される誤り無し、および、誤り有りの応答の順序性に基づいて、前記誤り検出回路の異常を検出する、
請求項1記載のデータ処理装置。 - 前記診断回路は、前記誤り検出回路の動作の診断を完了すると、前記制御回路と前記誤り検出回路とを再接続する、
請求項1記載のデータ処理装置。 - 前記コードは、BCC(Block Check Character)である、
請求項1記載のデータ処理装置。 - データのDMA転送を制御する制御回路と前記データに付加されたコードに基づく前記データの誤り検出を行い前記誤り検出の結果を前記制御回路に出力する誤り検出回路とを有するDMAコントローラの診断回路が、前記制御回路と前記誤り検出回路との接続を遮断して前記誤り検出回路の動作を診断し、
上位コントローラが、前記診断回路による診断結果に応じて異常時処理を実行する、
診断方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018145079A JP7125602B2 (ja) | 2018-08-01 | 2018-08-01 | データ処理装置および診断方法 |
US16/523,031 US11068337B2 (en) | 2018-08-01 | 2019-07-26 | Data processing apparatus that disconnects control circuit from error detection circuit and diagnosis method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018145079A JP7125602B2 (ja) | 2018-08-01 | 2018-08-01 | データ処理装置および診断方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020021313A JP2020021313A (ja) | 2020-02-06 |
JP7125602B2 true JP7125602B2 (ja) | 2022-08-25 |
Family
ID=69227464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018145079A Active JP7125602B2 (ja) | 2018-08-01 | 2018-08-01 | データ処理装置および診断方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11068337B2 (ja) |
JP (1) | JP7125602B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11637739B2 (en) * | 2021-01-10 | 2023-04-25 | Mellanox Technologies, Ltd. | Direct memory access (DMA) engine for diagnostic data |
JP7269508B2 (ja) * | 2021-07-09 | 2023-05-09 | ダイキン工業株式会社 | サーバ、システム、および方法 |
US20230195553A1 (en) * | 2021-12-16 | 2023-06-22 | Cryptography Research, Inc. | Pipelined hardware error classification and handling |
EP4231163A1 (en) * | 2022-02-16 | 2023-08-23 | Infineon Technologies AG | Direct memory access system, system for processing sensor data and method for direct memory access |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006134241A (ja) | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | 記憶制御装置および外部記憶装置 |
US20140108869A1 (en) | 2012-10-15 | 2014-04-17 | Infineon Technologies Ag | DMA Integrity Checker |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6037934B2 (ja) * | 1980-04-30 | 1985-08-29 | 富士通株式会社 | 記憶装置の診断方式 |
JPS6155759A (ja) * | 1984-08-28 | 1986-03-20 | Nec Corp | インタフエ−ス制御装置 |
FR2697663B1 (fr) * | 1992-10-30 | 1995-01-13 | Hewett Packard Cy | Circuit de test de mémoire. |
JP3175896B2 (ja) | 1994-05-06 | 2001-06-11 | 株式会社日立製作所 | バス照合型処理装置及び方法 |
JPH088996A (ja) * | 1994-06-15 | 1996-01-12 | Oki Electric Ind Co Ltd | 障害検出装置 |
US5668815A (en) * | 1996-08-14 | 1997-09-16 | Advanced Micro Devices, Inc. | Method for testing integrated memory using an integrated DMA controller |
JPH10161954A (ja) | 1996-11-29 | 1998-06-19 | Hitachi Ltd | データ通信装置 |
JP3199021B2 (ja) * | 1998-03-19 | 2001-08-13 | 日本電気株式会社 | 半導体メモリ装置、該半導体メモリ装置の検査方法及び使用方法 |
US6694360B1 (en) * | 2000-06-09 | 2004-02-17 | 3Com Corporation | Multi-mode network interface having loadable software images |
JP2009129301A (ja) * | 2007-11-27 | 2009-06-11 | Nec Electronics Corp | 自己診断回路及び自己診断方法 |
US9417952B2 (en) * | 2014-12-18 | 2016-08-16 | Freescale Semiconductor, Inc. | Direct memory access (DMA) unit with error detection |
-
2018
- 2018-08-01 JP JP2018145079A patent/JP7125602B2/ja active Active
-
2019
- 2019-07-26 US US16/523,031 patent/US11068337B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006134241A (ja) | 2004-11-09 | 2006-05-25 | Fujitsu Ltd | 記憶制御装置および外部記憶装置 |
US20140108869A1 (en) | 2012-10-15 | 2014-04-17 | Infineon Technologies Ag | DMA Integrity Checker |
Also Published As
Publication number | Publication date |
---|---|
US20200042379A1 (en) | 2020-02-06 |
US11068337B2 (en) | 2021-07-20 |
JP2020021313A (ja) | 2020-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7125602B2 (ja) | データ処理装置および診断方法 | |
JP4641546B2 (ja) | 入出力(i/o)エラーをハンドリングするための方法及びシステム | |
JP6333410B2 (ja) | 障害処理方法、関連装置、およびコンピュータ | |
CN105468484B (zh) | 用于在存储***中确定故障位置的方法和装置 | |
CN100583066C (zh) | 存储控制***及其控制方法,端口选择器,以及控制器 | |
JP4940967B2 (ja) | ストレージシステム、ストレージ装置、ファームウェアの活***換方法、ファームウェアの活***換プログラム | |
JP2548480B2 (ja) | アレイディスク装置のディスク装置診断方法 | |
US8667337B2 (en) | Storage apparatus and method of controlling the same | |
US6845469B2 (en) | Method for managing an uncorrectable, unrecoverable data error (UE) as the UE passes through a plurality of devices in a central electronics complex | |
JP4387968B2 (ja) | 障害検出装置および障害検出方法 | |
JP3284963B2 (ja) | ディスクアレイの制御装置及び制御方法 | |
JP2006139478A (ja) | ディスクアレイシステム | |
JPH0950424A (ja) | ダンプ採取装置およびダンプ採取方法 | |
JP6206160B2 (ja) | ストレージ制御装置、ストレージ制御プログラム及びストレージ制御方法 | |
CN112650612A (zh) | 一种内存故障定位方法及装置 | |
JP5151500B2 (ja) | コンピュータシステム、障害処理方法および障害処理プログラム | |
US8522075B2 (en) | Storage system having storage devices for storing data and control devices for controlling the storage devices | |
US9092364B2 (en) | Implementing storage adapter performance control | |
EP2312443A2 (en) | Information processing apparatus, method of controlling information processing apparatus and control program | |
JP2012133456A (ja) | ストレージ装置及びストレージ装置の制御方法 | |
WO2021043246A1 (zh) | 数据读取方法及装置 | |
JP2011108006A (ja) | ディスクアレイ装置の故障診断システム、故障診断方法、故障診断プログラムおよびディスク装置 | |
JP2008041080A (ja) | 記憶制御システム、記憶制御システムの制御方法、ポートセレクタ、及びコントローラ | |
JPH11120154A (ja) | コンピュータシステムにおけるアクセス制御装置および方法 | |
CN109343986B (zh) | 处理内存故障的方法与计算机*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210513 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210524 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220302 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220712 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220725 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7125602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |