JP7116620B2

JP7116620B2 - 撮像素子及び撮像装置

Info

Publication number: JP7116620B2
Application number: JP2018148020A
Authority: JP
Inventors: 知永岩原
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2018-08-06
Filing date: 2018-08-06
Publication date: 2022-08-10
Anticipated expiration: 2038-08-06
Also published as: US10911703B2; US20200045257A1; JP2020025171A

Description

本発明は、撮像素子及びその制御方法に関する。

近年、アバランシェフォトダイオード（ＡＰＤ）をガイガーモードで動作させた際に発生するアバランシェ現象（アバランシェブレークダウン）を利用する撮像素子が検討されている。この方式の撮像素子においては、フォトン１個の入射をアバランシェ増幅により観測可能なレベルの信号とし、予め決められた基準電圧と比較して、該基準電圧よりも高いパルス信号をカウントすることで、デジタル値を検出する。

一方、従来から用いられているＣＭＯＳ撮像素子では、フォトダイオード（ＰＤ）で発生した電荷をフローティングディフュージョン（ＦＤ）部へ転送し、電圧に変換して蓄積する電荷蓄積方法が主流である。この方式では、ＦＤの電圧をソースフォロワ（ＳＦ）で増幅し、画素外のＡＤ変換器へ信号を転送する際に、ＳＦのゲート界面で発生するＲＴＳ（ＲａｎｄｏｍＴｅｌｅｇｒａｐｈＳｉｇｎａｌ）ノイズによりＳ／Ｎ比が劣化することが知られている。

これに対し、ＡＰＤを用いた撮像素子ではＲＴＳノイズが発生しないため、Ｓ／Ｎ比の向上が期待されている。ＡＰＤを用いたデバイスの一例として、特許文献１ではＡＰＤを利用したＴＯＦ（ＴｉｍｅｏｆＦｌｉｇｈｔ）型の測距用センサが開示されている。

特開２０１４－８１２５４号公報

上述したＡＰＤにおけるアバランシェ増幅の発生確率には、印加電圧依存があることが知られている。ＡＰＤに印加する逆バイアスの印加電圧が高いほどアバランシェ増幅の発生確率、すなわち入射光に対する感度が高くなる。一方、印加電圧が高くなるほど１個のフォトンが入射した際のデッドタイムの時間が長くなり、ＡＰＤのカウントレート（感度、飽和）が制限されるという課題がある。

さらに、ＡＰＤを一般的なベイヤー配列のカラーフィルタを備える撮像素子に適用した場合、色、つまり分光透過率の違いによりＡＰＤに入射するフォトン数が画素ごとに変化し、感度や飽和が変わることになる。

本発明は上記問題点を鑑みてなされたものであり、ＡＰＤなどのフォトンカウンティング型の撮像素子により得られる画像の画質の向上を目的とする。

上記目的を達成するために、本発明の撮像素子は、フォトンの入射に応じて、出力電圧が変動する複数の受光素子と、前記複数の受光素子それぞれについて、前記出力電圧が予め決められた閾値を超えて変動する回数をカウントして、カウント値を出力するカウント手段と、前記複数の受光素子に、降伏電圧以上の複数の異なる逆バイアス電圧を印加する電圧供給手段と、を有し、前記複数の受光素子はそれぞれカラーフィルタを備え、前記電圧供給手段は、第１の色のカラーフィルタを備える前記受光素子に第１の逆バイアス電圧を印加し、前記第１の色と異なる第２の色のカラーフィルタを備える前記受光素子に前記第１の逆バイアス電圧よりも高い第２の逆バイアス電圧を印加する。

本発明によれば、ＡＰＤなどのフォトンカウンティング型の撮像素子により得られる画像の画質を向上させることができる。

本発明の実施形態における撮像装置の概略構成を示すブロック図。実施形態における撮像素子の構成図。ガイガーモードでＡＰＤを駆動した場合の遷移を説明する模式図。フォトン入射時のパルス波形を示す模式図。逆バイアス電圧に対する、感度及び飽和光量の関係を示す概念図。第１の実施形態における電位ＨＶＤＤの供給方法を示す模式図。第２の実施形態における電位ＨＶＤＤの供給方法を示す模式図。第３の実施形態における電位ＨＶＤＤの供給方法を示す模式図。第４の実施形態における降伏電圧の温度依存と印加電圧との関係を説明する模式図。

以下、添付図面を参照して本発明を実施するための形態を詳細に説明する。

＜第１の実施形態＞
本発明の第１の実施形態について説明する。図１は、本第１の実施形態における撮像装置１００の概略構成を示すブロック図である。
図１において、レンズ部１０１は、レンズ駆動回路１０２により、ズーム制御、フォーカス制御、絞り制御などが行われて、被写体の光学像を撮像素子１０３に結像させる。撮像素子１０３は、レンズ部１０１により結像された被写体を画像信号として取り込み、画像処理回路１０４は、撮像素子１０３から出力される画像信号に各種の補正や現像処理、データ圧縮のための演算等を行う。
タイミング発生回路１０５は、撮像素子１０３に各種タイミング信号を出力して駆動する。制御回路１０６は、様々な演算と撮像装置１００全体の制御と監視を行う。メモリ１０７は、画像データを一時的に記憶する。記録回路１０８は、半導体メモリ等の着脱可能な記録媒体に記録または読み出しを行う。操作回路１０９は、ユーザーからの命令を受け付け、表示回路１１０は各種情報や撮影画像を表示する。

次に、図２を参照して、第１の実施形態における撮像素子１０３について説明する。図２（ａ）は、撮像素子１０３の概略構成図であり、センサ基板２０１および回路基板２０２が互いに積層された積層構造を有する。なお、本実施形態では、積層構造を有するものとするが、同様の機能を具備するならば、積層構造に限らず単層構造であってもよい。

センサ基板２０１には、複数の画素２０３が行列方向に配置された画素アレイが形成され、画素２０３には、それぞれに例えばＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタが形成されている。

回路基板２０２には、画素制御部２０４、信号処理回路２０５、基板メモリ２０６が形成される。画素制御部２０４は、センサ基板２０１の画素２０３毎にバンプ等で電気的に接続され、画素２０３を駆動する制御信号を出力すると共に、画素２０３からのバッファ出力であるパルス波形を受信する。
画素制御部２０４は、対応する画素２０３毎に、予め設定された閾値Ｖｔｈと画素２０３の出力とを比較することによりフォトンの有無を判定してカウントするカウンタが設けられ、閾値を超えて変化するパルス波形の数を計数する。
画素制御部２０４で計数されたカウント値は、信号処理回路２０５によって、撮像素子１０３の外部に出力される。また、基板メモリ２０６はＤＲＡＭ等の揮発性メモリであり、画素制御部２０４からの信号を信号処理回路２０５で処理する際に一時的にデータを保持する目的等で用いられる。

次に、画素２０３の構成について説明する。図２（ｂ）は、センサ基板２０１に形成される画素２０３の等価回路図である。画素２０３は、クエンチ抵抗３０１、アバランシェフォトダイオード（ＡＰＤ）３０２（受光素子）、バッファ３０３で構成される。ＡＰＤ３０２には、クエンチ抵抗３０１を介して電位ＨＶＤＤによる逆バイアス電圧が印加される。このときの電位ＨＶＤＤは、ＡＰＤ３０２をガイガーモードで駆動するために逆バイアス電圧が降伏電圧以上となるように設定されている。バッファ３０３の出力は画素制御部２０４内のカウンタ３０４に入力される。なお、以下の説明において単に「電圧」と記載されている場合は、「逆バイアス電圧」のことを指す。

ここで、図３を用いてフォトン入射時の画素２０３の動作について簡単に説明する。図３は、ＡＰＤ３０２の電流電圧特性を示している。
本第１の実施形態ではＡＰＤ３０２のカソードには、クエンチ抵抗３０１を介して、降伏電圧を超える電圧とするための電位ＨＶＤＤが供給され、ＡＰＤ３０２はガイガーモードとなる。
ここでＡＰＤ３０２にフォトンが入射すると、ＡＰＤ３０２ではアバランシェ増幅による大電流（光電流）が流れる（動作Ａ）。この電流が流れると同時にクエンチ抵抗３０１によって電圧降下が発生し、ＡＰＤ３０２に印加される電圧が降伏電圧未満となり、アバランシェ増幅が止まる（動作Ｂ）。
アバランシェ増幅が止まると、ＡＰＤ３０２のカソードは再び電位ＨＶＤＤによりチャージされ、ガイガーモードに戻る（動作Ｃ）。動作Ａ～Ｃによるバッファ入力端の電圧変化はバッファ３０３によってパルス整形され、カウンタ３０４によって計測される。これを繰り返すことでＡＰＤ３０２に入射したフォトンの数を計測することが可能となる。

次に、アバランシェ増幅によるパルス波形と電位ＨＶＤＤとの関係を、図４を用いて説明する。図４は、横軸を時間としてフォトン入射時にＡＰＤ３０２から出力される出力電圧のパルス波形を示す模式図である。なお、図４において、出力電圧は縦軸の上に行くほど電圧が高くなるように表している。
図４（ａ）は、ＡＰＤ３０２に降伏電圧を十分に超えさせる逆バイアス電圧を印加することのできる電位ＨＶＤＤが供給された場合を示す。このとき、ＡＰＤ３０２に入射した光子イベントＡ、Ｂ、Ｃはともにカウンタの閾値Ｖｔｈを超えて変化するパルス波形が出力される程度のアバランシェ増幅が発生し、それぞれのパルスは時間分解されている。したがって、図４（ａ）のケースにおいては光子イベントの回数をカウントすることができる。

一方、図４（ｂ）は、ＡＰＤ３０２に図４（ａ）より小さい逆バイアス電圧となる電位ＨＶＤＤが供給された場合を示す。このとき、ＡＰＤ３０２に入射した光子イベントＡとＣはカウンタの閾値Ｖｔｈを超えて変化するパルス波形が出力される程度のアバランシェ増幅が発生していない。したがって、図４（ｂ）のケースにおいては一部の光子イベントをカウントすることができない。

このように、アバランシェ確率とパルス出力の大きさは、ＡＰＤ３０２に印加する電圧、すなわち電位ＨＶＤＤの大きさに依存し、この電位ＨＶＤＤによって撮像素子１０３の感度特性（確率）や飽和特性が変化する。

図５は、電位ＨＶＤＤによりＡＰＤ３０２にかけられる電圧と、感度６０１及び飽和光量６０２との関係を示す概念図である。上述した通り、逆バイアス電圧は、電位ＨＶＤＤが下がるほど高くなる。図５に示すように、横軸に示す電圧が降伏電圧を超えるとアバランシェ増幅が発生し、電圧が上昇するのに従って感度６０１も上昇する。一方、電圧が上昇するのに従ってパルス検出されるイベントが増加するため、飽和光量６０２は電圧が上昇するのに従って低下する傾向にある。

図６は、第１の実施形態における電位ＨＶＤＤの供給方法を示す模式図であり、カラーフィルタがベイヤー配列されたセンサ基板２０１の複数の画素２０３の各々に電圧を供給する電圧供給回路７０１の配線パターンを示している。なお、電圧供給回路７０１は、センサ基板２０１上に構成しても、回路基板２０２上に構成してもどちらでも構わない。
図６において、ＨＶＤＤ１と示した電源配線には電位ＨＶＤＤ１が供給され、ｎ行目のＲ（赤）のカラーフィルタが設けられた画素、ｎ＋１行目のＢ（青）のカラーフィルタが設けられた画素に接続される。また、ＨＶＤＤ２と示した電源配線には電位ＨＶＤＤ２が供給され、ｎ行目のＧ（緑）のカラーフィルタが設けられた画素、ｎ＋１行目のＧ（緑）のカラーフィルタが設けられた画素に接続されている。ｎ＋２行目以降も同様である。また同色の列方向に対しても同じパターンが繰り返される。
電位ＨＶＤＤ１とＨＶＤＤ２は、互いに異なる電位であり、本実施形態では、電位ＨＶＤＤ１を電位ＨＶＤＤ２よりも相対的に低い電位とし、電圧がより高くなるようにしている。以下にその理由を説明する。

ベイヤー配列のカラーフィルタが設けられた撮像素子１０３において、単位画素２０３に形成されたカラーフィルタの白色光（グレー）に対する分光透過率は、一般的にＧ（緑）のカラーフィルタが最も大きく、Ｒ（赤）、Ｂ（青）のカラーフィルタは相対的に小さいことが知られている。つまり、ＡＰＤ３０２に到達するフォトンの密度は色ごとに異なる。
この特性に基づいて画素２０３ごとに供給する電位ＨＶＤＤを調整することで、カラーフィルタの分光透過率に対応したアバランシェ増幅を生じさせることができる。つまり、第１の実施形態では、Ｒ（赤）、Ｂ（青）のカラーフィルタが設けられた画素に低い電位ＨＶＤＤ１を供給することで、電位ＨＶＤＤ２を供給するＧ（緑）のカラーフィルタが設けられた画素と比較して相対的に感度特性を向上させ、分光透過率の低下を補う。

このようにすることで、分光透過率によって入射フォトンの密度に違いが生じても、色ごとに感度を調整することで、後段のデジタルゲインによるノイズを抑圧することができ、引いては撮像装置１００の画質を向上させることができる。

この電位ＨＶＤＤの値は、前述のようにカラーフィルタの分光透過率に応じて決める他に、撮像装置１００がホワイトバランス調整部や色温度検出部、色温度設定部を備えるならば、ホワイトバランスゲインや色温度に応じて決めてもよい。

なお、上述した例では、カラーフィルタの種類や配線レイアウトの観点から、Ｇ（緑）のカラーフィルタが設けられた画素とＲ（赤）、Ｂ（青）のカラーフィルタが設けられた画素とで、異なる電位ＨＶＤＤを供給する場合について説明した。しかしながら本発明はこれに限られるものではなく、例えば、対角に配置される二組のＧ（緑）のカラーフィルタが設けられた画素に対して異なる電圧を供給しても良い。また、Ｒ（赤）のカラーフィルタが設けられた画素とＢ（青）のカラーフィルタが設けられた画素に供給する電圧をそれぞれ異ならせるなどしても良い。

更に、電位ＨＶＤＤに応じて変動するダークカウントレートを考慮して、例えばＳ／Ｎが最大になるようにカウンタの閾値Ｖｔｈを好適に変化させることもできる。

また、電位ＨＶＤＤに応じて変化する感度（アバランシェ確率）や飽和をあらかじめ取得しておくことで、撮像素子１０３を駆動して出力された画像信号（カウント値）を補正してもよい。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。なお、第２の実施形態における撮像装置１００の構成及び撮像素子１０３の概略構成は、第１の実施形態において図１及び図２を参照して説明したものと同様であるため、ここでは説明を省略する。

図７は、第２の実施形態における電位ＨＶＤＤの供給方法を示す模式図であり、センサ基板２０１上の複数の画素２０３の各々に供給する電位の領域分割パターンを示している。
図７（ａ）に示すように、センサ基板２０１を画面左の領域Ａ、画面中央の領域Ｂ、画面右の領域Ｃに分け、各領域に配置される画素２０３をそれぞれ異なる電源配線ＨＶＤＤ＿Ａ、ＨＶＤＤ＿Ｂ、ＨＶＤＤ＿Ｃに接続する。なお、ここでは同一の領域内では画素によらず、すべて同一の電源配線に接続されている。

本第２の実施形態では、電源配線ＨＶＤＤ＿Ｂに電位ＨＶＤＤ２を、また、電源配線ＨＶＤＤ＿ＡとＨＶＤＤ＿Ｃに電位ＨＶＤＤ２に対して相対的に低い電位ＨＶＤＤ１を設定し、より高い電圧をかけるようにしている。以下にその理由について説明する。

撮像素子１０３の画素２０３は、光軸方向に直交する方向に広がりを持つ構造であるため、画素アレイの中央部に対して像高の高い位置ほどフォトンの受光効率が物理的に低下する特性を持つ。この周辺光量落ちは、一般的に受光部の面積が大きく、また一画素あたりのサイズが小さい構成ほど影響が大きくなる。また、レンズ部１０１そのもののケラレやコサイン４乗則による減光も、周辺部の感度低下の要因となり得る。

この特性に対して、センサ基板２０１の領域ごとに供給する電位ＨＶＤＤを変えることで、撮像素子１０３の周辺光量落ちやレンズ部１０１の周辺減光に対応したアバランシェ増幅を生じさせることができる。つまり、第２の実施形態では、画像周辺部に相対的に高い電圧をかけることで、画像中央部に対する感度特性を相対的に向上させることにより、水平方向の周辺光量落ち及び周辺減光を補うことができる。

図７（ｂ）は、第２の実施形態における他の電位ＨＶＤＤの供給方法を示す模式図であり、センサ基板２０１の画素２０３それぞれに供給する電位の領域分割パターンを示している。
図７（ｂ）に示す例では、センサ基板２０１を画面上の領域Ａ、画面中央の領域Ｂ、画面下の領域Ｃに分け、各領域の画素２０３をそれぞれ異なる電源配線ＨＶＤＤ＿Ａ、ＨＶＤＤ＿Ｂ、ＨＶＤＤ＿Ｃに接続する。なお、ここでは同一の領域内では画素によらず、すべて同一の電源配線に接続されている。そして、電源配線ＨＶＤＤ＿Ｂには電位ＨＶＤＤ２を、また、電源配線ＨＶＤＤ＿ＡとＨＶＤＤ＿Ｃには、ＨＶＤＤ２に対して相対的に低い電位ＨＶＤＤ１を設定し、より高い電圧をかけるようにしている。

このように、図７（ｂ）に示す例においても、画像周辺部において、電位ＨＶＤＤ１により、より高い電圧をかけることで、電位ＨＶＤＤ２を供給する画像中央部に対して相対的に感度特性を向上させる。これにより、垂直方向の周辺光量落ち及び周辺減光を補っている。

上記の通り第２の実施形態によれば、例えば撮像素子１０３の斜め入射光に対する光学特性や、レンズ部１０１の周辺光量落ちの特性に対して、領域ごとに感度の低下を抑えることが可能になる。また、後段の補正ゲイン等による画質劣化も抑制することができ、引いては撮像装置１００の画質を向上させることができる。

なお、第２の実施形態では、図７に示したように、一例として領域を３分割する例について説明したが、像高の高い周辺部のみを分割したり、より細分化すること、あるいは連続的な領域分割とすることも可能である。さらには二次元的に領域を分割することも可能である。

また、電位ＨＶＤＤの領域分割に伴って生じうる感度（アバランシェ確率）や飽和等の不連続性を、画像処理回路１０４で補正してもよい。

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。なお、第３の実施形態における撮像装置１００の構成及び撮像素子１０３の概略構成も第１の実施形態において図１及び図２を参照して説明したものと同様であるため、ここでは説明を省略する。

図８は、第３の実施形態における電位ＨＶＤＤの供給方法を示す模式図であり、センサ基板２０１の画素２０３に供給する電位ＨＶＤＤの単位計数時間当たりの時刻依存を示している。なお、図８の縦軸は、上に行くほど電位ＨＶＤＤが下がり、その結果逆バイアス電圧が高くなるように示されている。
この例では、一つの単位計数時間をＴｖ＝１／１２８ｓとして示しており、この単位計数時間内にＡＰＤ３０２に入射したフォトンの数を計数して、１フレームの画像信号とする。例えば、フレームレート１２０ｆｐｓ相当の動画像や静止画連写画像を出力する場合は、この単位計数時間を最大計数時間として、順次読み出しを継続する。また静止画像においては１フレームで撮影を終了する。なお、計数時間は最大計数時間の範囲内で任意に決められる。

図８（ａ）は、ＡＰＤ３０２に降伏電圧以上でかつ時間の経過とともに減衰するスロープ状の電位ＨＶＤＤが供給されることを表す。なお、このスロープは時間の経過とともに増大する構成でもよい。このとき、時刻ｔＡと記した付近の時間帯ではより低い電位ＨＶＤＤが供給されており、電圧が相対的に高いため、画素２０３は高い感度（カウントレート）で入射フォトンをカウントする。一方、時刻ｔＢと記した付近の時間帯では相対的に高い電位ＨＶＤＤが供給されており、電圧が相対的に低いため、画素２０３は相対的に低い感度で入射フォトンをカウントする。

図８（ｃ）は、第３の実施形態における効果を示す模式図である。例えば時刻ｔＡでは相対的に高い感度（カウントレート）により、入射光量に対するパルス波形の分離が困難になることで飽和時の入射光量に制限が生じる。一方、時刻ｔＢでは入射光量に対するパルス波形の分離が可能になることで、飽和光量を改善することができる。このようにすることで計数時間全体においてカウントが飽和することを改善することができる。また飽和光量以下のフォトンが入射した場合においても、時刻ｔＡで感度を補うことができる。

なお、この電位ＨＶＤＤの時刻変化による感度（カウントレート）や飽和光量の変化を予め取得しておくことで、撮像素子１０３を駆動して出力された画像信号を補正することもできる。あるいは、フレームや計数時間ごとに電位ＨＶＤＤの特性を変化させることもできる。

図８（ｂ）は、ＡＰＤに降伏電圧以上の逆バイアス電圧をパルス状に印加するＧＧＭ（ＧａｔｅｄＧｅｉｇｅｒＭｏｄｅ）方式を図８（ａ）に適用した例を表している。ＧＧＭ方式は逆バイアス電圧を印加するゲート周期を例えば１０ｎｓ、振幅１Ｖ以上で２値にＡＣ変調させる技術である。このとき、計数時間をＴｖ＝１／１２８ｓと仮定した場合、カウント飽和は（１／１２８ｓ）／（１０ｎｓ）≒７．８×１０＾５と表される。この逆バイアス電圧は最大では降伏電圧以上であり、最小では降伏電圧以下となる。

一般にＧＧＭ方式は、ＡＰＤが降伏して光電流が流れた際のアバランシェブレークダウンを停止させる目的で用いられる。またＧＧＭ方式を用いることで、入射したフォトンの数を電圧変調により時間分解して計測することが可能となる。

このＧＧＭ方式の電圧変調周波数によりカウントの飽和は規定することができるが、降伏電圧以上の電位ＨＶＤＤが印加されると依然として暗電流等に起因するパルス（ダークカウント）が生成され得る。そのため、ＧＧＭ方式においても、図８（ａ）のように最大電圧をスロープ化することで、時刻ｔＢでダークカウントを抑え、また時刻ｔＢでは十分な感度が得られない場合でも、時刻ｔＡで感度を補うＡＰＤの駆動が可能になる。

なお、第３の実施形態における電源配線は、１系統の電源配線により構成することができるが、第１及び第２の実施形態で図６及び図７を参照して説明したように、複数系統の電源配線により構成しても良い。

＜第４の実施形態＞
次に、本発明の第４の実施形態について説明する。なお、第４の実施形態における撮像装置１００の構成及び撮像素子１０３の概略構成も第１の実施形態において図１及び図２を参照して説明したものと同様であるため、ここでは説明を省略する。

図９は、ＡＰＤ３０２の降伏電圧の温度依存と印加電圧との関係を説明する模式図である。図９に示すように、一般的にＡＰＤ３０２の温度Ｔが低い場合は降伏電圧が小さく（アバランシェ現象が起こり易い）、温度Ｔが高い場合は降伏電圧が大きい方へシフトする（アバランシェ現象が起こりにくい）ことが知られている。

ここで電位ＨＶＤＤが所定値以上である場合、温度上昇に従ってアバランシェ増幅の確率が低減し、出力パルスが閾値に達しないイベントが存在することになる。これを回避するためには、温度による降伏電圧の変動を包含する高い電圧を生じさせる低い電位ＨＶＤＤを常に印加することが考えられる。

しかしながら、ＡＰＤ３０２に流れる光電流やキャリアの熱雑音に起因する暗電流は電圧の上昇に伴って増大するため、常に高い電圧で駆動することはダークカウントや消費電力増大の要因となる。

そこで第４の実施形態では、図９に示すように、温度Ｔが低い場合（Ｔ＝Ｔ２）は電位ＨＶＤＤ２を、温度Ｔが高い場合（Ｔ＝Ｔ１）はＨＶＤＤ２に対して相対的に低い電位ＨＶＤＤ１を設定している。つまり、電位ＨＶＤＤ１は、Ｔ＝Ｔ１でも電圧が降伏電圧以上になるような値に設定される。
一方、電位ＨＶＤＤ２は、Ｔ＝Ｔ１では降伏電圧以上になるような電圧とはならないが、温度がＴ＝Ｔ２である場合にアバランシェ増幅を十分に引き起こし、かつ撮像素子１０３の消費電力を低減することができる。なお、このときＡＰＤ３０２には不図示の温度計測素子が備えられ、制御回路１０６でモニターを行い、供給する電位を決定する。

上記の通り第４の実施形態によれば、ＡＰＤ３０２の温度が変化した場合においても、暗電流等に起因するダークカウントや消費電力の増大を抑制した好適な画像を出力する効果を奏する。

なお、第４の実施形態における電源配線は、１系統の電源配線により構成することができるが、第１及び第２の実施形態で図６及び図７を参照して説明したように、複数系統の電源配線により構成しても良い。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば個別に説明した第１から第４の実施形態を適宜組み合わせて適用することも可能である。

１００：撮像装置、１０３：撮像素子、１０４：画像処理回路、１０５：タイミング発生回路、１０６：制御回路、２０１：センサ基板、２０２：回路基板、２０３：画素、２０４：画素制御部、２０５：信号処理回路、２０６：基板メモリ、３０１：クエンチ抵抗、３０２：アバランシェフォトダイオード（ＡＰＤ）、３０３：バッファ、３０４：カウンタ

Claims

フォトンの入射に応じて、出力電圧が変動する複数の受光素子と、
前記複数の受光素子それぞれについて、前記出力電圧が予め決められた閾値を超えて変動する回数をカウントして、カウント値を出力するカウント手段と、
前記複数の受光素子に、降伏電圧以上の複数の異なる逆バイアス電圧を印加する電圧供給手段と、を有し、
前記複数の受光素子はそれぞれカラーフィルタを備え、前記電圧供給手段は、第１の色のカラーフィルタを備える前記受光素子に第１の逆バイアス電圧を印加し、前記第１の色と異なる第２の色のカラーフィルタを備える前記受光素子に前記第１の逆バイアス電圧よりも高い第２の逆バイアス電圧を印加することを特徴とする撮像素子。
前記カラーフィルタは、ベイヤー配列のカラーフィルタであって、前記第１の色は緑、前記第２の色は、赤または青であることを特徴とする請求項１に記載の撮像素子。
フォトンの入射に応じて、出力電圧が変動する複数の受光素子と、
前記複数の受光素子それぞれについて、前記出力電圧が予め決められた閾値を超えて変動する回数をカウントして、カウント値を出力するカウント手段と、
前記複数の受光素子に、降伏電圧以上の複数の異なる逆バイアス電圧を印加する電圧供給手段と、を有し、
前記電圧供給手段は、第１の領域の前記受光素子に第１の逆バイアス電圧を印加し、前記第１の領域よりも像高が高い第２の領域の前記受光素子に、前記第１の逆バイアス電圧より高い第２の逆バイアス電圧を印加することを特徴とする撮像素子。
フォトンの入射に応じて、出力電圧が変動する複数の受光素子と、
前記複数の受光素子それぞれについて、前記出力電圧が予め決められた閾値を超えて変動する回数をカウントして、カウント値を出力するカウント手段と、
前記複数の受光素子に、降伏電圧以上の複数の異なる逆バイアス電圧を印加する電圧供給手段と、を有し、
前記降伏電圧は温度に応じて変化し、前記電圧供給手段は、第１の温度の場合に該第１の温度における第１の降伏電圧以上の第１の逆バイアス電圧を印加し、前記第１の温度よりも低い第２の温度の場合に、前記第１の降伏電圧未満であって、かつ、前記第２の温度における第２の降伏電圧以上の第２の逆バイアス電圧を印加することを特徴とする撮像素子。
温度を計測する計測手段を更に有することを特徴とする請求項４に記載の撮像素子。
前記逆バイアス電圧が大きくなると共に増加する暗電流に基づいて、前記閾値を決定することを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
前記カウント値を処理する信号処理手段をさらに備え、
前記複数の受光素子を第１の基板に構成し、前記カウント手段及び前記信号処理手段を第２の基板に構成し、前記第１の基板と前記第２の基板を積層したことを特徴とする請求項１乃至６のいずれか１項に記載の撮像素子。
前記複数の受光素子の各受光素子はガイガーモードで駆動されたアバランシェフォトダイオードであって、前記各受光素子と前記電圧供給手段との間にクエンチ抵抗を含むことを特徴とする請求項１乃至７のいずれか１項に記載の撮像素子。
請求項１乃至８のいずれか１項に記載の撮像素子と、
前記カウント値を、前記複数の受光素子それぞれに印加した前記逆バイアス電圧に基づいて補正する補正手段と、
前記カウント値に対してホワイトバランス調整を行うホワイトバランス調整手段と、を有し、
前記電圧供給手段は、ホワイトバランス調整で用いるホワイトバランスゲインに応じて異なる逆バイアス電圧を印加することを特徴とする撮像装置。