JP7115076B2 - power control circuit - Google Patents
power control circuit Download PDFInfo
- Publication number
- JP7115076B2 JP7115076B2 JP2018126800A JP2018126800A JP7115076B2 JP 7115076 B2 JP7115076 B2 JP 7115076B2 JP 2018126800 A JP2018126800 A JP 2018126800A JP 2018126800 A JP2018126800 A JP 2018126800A JP 7115076 B2 JP7115076 B2 JP 7115076B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- control circuit
- voltage
- capacitor
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
Description
本発明は、電源制御回路に関する。 The present invention relates to a power control circuit.
直流電源を所定周波数の三相交流電源に変換するインバータ回路では、三相の各相に対応して例えば6個のMOSFETでブリッジ回路が設けられている。各相の下アームに設けられるMOSFETを駆動する駆動用ICには負電源用の電源制御回路が設けられ、ソース回路およびシンク回路によってコンデンサに電荷をチャージして負電圧を供給する構成である。 In an inverter circuit that converts a DC power supply into a three-phase AC power supply with a predetermined frequency, a bridge circuit is provided with, for example, six MOSFETs corresponding to each of the three phases. A drive IC for driving the MOSFETs provided in the lower arm of each phase is provided with a power supply control circuit for negative power supply, and is configured to supply a negative voltage by charging a capacitor with a source circuit and a sink circuit.
この場合、3個の駆動ICは並列に接続された状態で使用され、相間にはノイズ対策用のコイルを接続した状態としている。このため、駆動ICの動作電圧閾値ばらつきに起因して特定の駆動ICで他相のコンデンサを充電および放電することがあり、その充電および放電のループにノイズ対策用のコイルが存在することで共振状態を発生させてしまうことがある。 In this case, three drive ICs are used in a state of being connected in parallel, and a coil for noise suppression is connected between the phases. For this reason, due to variations in the operating voltage threshold of the drive IC, a specific drive IC may charge and discharge a capacitor of another phase. It can cause a condition.
本発明は、上記事情を考慮してなされたもので、その目的は、複数のものを並列接続して使用する場合においても、共振が発生するのを防止でき、精度を確保することができるようにした電源制御回路を提供することにある。 SUMMARY OF THE INVENTION The present invention has been made in consideration of the above circumstances, and an object of the present invention is to prevent the occurrence of resonance and ensure accuracy even when a plurality of devices are connected in parallel and used. To provide a power supply control circuit that
請求項1に記載の電源制御回路は、並列接続された複数の直流電源としてのコンデンサのそれぞれに対応して設けられ、前記直流電源の電圧を制御する電源制御回路であって、前記コンデンサに給電するソース回路と、前記コンデンサの電荷を放電させるシンク回路とを備え、前記ソース回路および前記シンク回路は、一方が閾値電圧を判定基準として前記コンデンサの端子電圧と比較することで、前記コンデンサの給電又は放電を制御するコンパレータ制御回路で、他方が出力をフィードバック信号として制御するアンプと、前記アンプの出力電圧に応じて流れる電流をミラーさせて、前記コンデンサの放電又は給電を制御するカレントミラー回路とを有するフィード・フォワード制御回路である。
The power supply control circuit according to
上記構成を採用することにより、次のような効果を得ることができる。電源制御回路は、例えば三相のインバータ回路の下アームを構成する3個のMOSFETのそれぞれに設けられた駆動回路内に設けられ、負電源用のコンデンサの制御用とされる。この場合に、3個の電源制御回路の間にはノイズ対策用のコイルが接続されるため、負電源用のコンデンサと共に共振回路を構成する。しかし、ソース回路およびシンク回路は、一方がフィード・フォワード(FF)制御回路で、他方がコンパレータ制御回路であるから、負電源を生成する駆動回路の動作電圧閾値ばらつきがある場合でも閉ループでのフィードバックがかからないので、発振するのを抑制することができる。 By adopting the above configuration, the following effects can be obtained. The power supply control circuit is provided, for example, in a drive circuit provided for each of the three MOSFETs forming the lower arm of the three-phase inverter circuit, and is used to control the negative power supply capacitor. In this case, since a coil for noise suppression is connected between the three power supply control circuits, a resonance circuit is formed together with the negative power supply capacitor. However, since one of the source circuit and the sink circuit is a feed forward (FF) control circuit and the other is a comparator control circuit, feedback in a closed loop is possible even if there is a variation in the operating voltage threshold of the drive circuit that generates the negative power supply. Since no voltage is applied, oscillation can be suppressed.
(第1実施形態)
以下、第1実施形態について、図1から図3を参照して説明する。
図1は負荷駆動回路100に適用した電源制御回路101の電気的構成を示す。負荷駆動回路100は、例えばIC(半導体集積回路)で構成されており、直流電源1から負荷であるMOSFET2のゲートに駆動信号を与えると共に、電源制御回路101によりMOSFET2とグランドとの間に接続される負電源生成用のコンデンサ3への充放電の制御を行う。
(First embodiment)
The first embodiment will be described below with reference to FIGS. 1 to 3. FIG.
FIG. 1 shows an electrical configuration of a power
負荷駆動回路100の入力端子A、B間には駆動用の電源である直流電源1が接続される。負荷駆動回路100の端子CはMOSFET2のゲートに接続され、端子DはMOSFET2のソースと共にインバータ回路のグランドに接続される。負荷駆動回路100の端子Eは端子Bと共通に接続されておりICグランドに接続される。
Between the input terminals A and B of the
負荷駆動回路100において、駆動回路4は、図示しない制御部から与えられる制御信号に基づいてゲート駆動信号を生成して、端子Cを介してMOSFET2のゲートに出力する。他の制御回路6は、端子Aと端子Dとの間に接続され、コンデンサ3に充電電流Iaを流し込む。コンデンサ3の電圧制御を行うために電源制御回路101が設けられている。電源制御回路101には、ソース回路6およびシンク回路7が設けられている。ソース回路6およびシンク回路7は、それぞれ端子A、B間に接続され、直流電源1から給電される。
In the
ソース回路6はコンデンサ3への充電動作を行い、シンク回路7はコンデンサ3の電荷の放電動作を行う。この構成では、ソース回路6はコンパレータ制御回路を構成しており、内部に閾値電圧が設定されたコンパレータが設けられ、コンデンサ3の端子電圧に基づいて充電動作の制御を実施する。一方、シンク回路7はフィード・フォワード(Feed Forward:以下「FF」と称する)制御回路を構成しており、内部に設定された閾値電圧に基づいてコンデンサ3の電荷の放電動作を実施する。
The
上記構成においては、コンデンサ3にチャージされた電荷に対して、ソース回路6およびシンク回路7により充放電の制御動作が行われ、端子電圧を所定レベルに保持する。これにより、コンデンサ3は、端子電圧が低いとソース回路6から充電され、高くなるとシンク回路7により電荷が吸い込まれて放電され、端子電圧が所定の電圧レベルとなるように充電の後、その電圧が保持される。
In the above configuration, the
図2は上記した負荷駆動回路100の使用形態を示している。適用する対象は三相インバータ回路の下アームに用いる3個のNチャンネル型MOSFET2a~2cであり、それぞれのゲート駆動用に同じ構成の3個の負荷駆動回路100a~100cが設けられる。3個の負荷駆動回路100a~100cは、図1に示した負荷駆動回路100と同じ構成である。
FIG. 2 shows a mode of use of the
3個の負荷駆動回路100a~100cは、直流電源1から給電されるが、正負の給電経路においては、互いの負荷駆動回路100a~100cの間に、ノイズ対策用コイルL1~L4が介在された状態で連結されている。各負荷駆動回路100a~100cは、適宜のタイミングでそれぞれのMOSFET2a~2cにゲート駆動信号を出力してオンオフの制御を実行する。
The three
この場合において、負荷駆動回路100a~100cは、それぞれに接続された負電源用のコンデンサ3a~3cに対して、内部に設けられた電源制御回路101a~101cのソース回路6およびシンク回路7により所定電圧の負電圧に制御するように充放電制御を実施している。この結果、コンデンサ3a~3cで生成した負電圧を利用して、三相インバータ回路側のグランド電位に対してICグランドを負電位にすることができる。これにより、負電源によってMOSFET2a~2cのオフ動作において負電圧でゲートオフ制御をすることができるようになる。
In this case, the
なお、この構成においては、コンデンサ3a~3cは、一方の端子が三相インバータ回路のグランドを通じて共通に接続されており、他方の端子がノイズ対策用コイルL3またはL4を介して共通に接続された状態となっている。この結果、電源制御回路101a~101cのそれぞれは、コンデンサ3a~3cとコイルL3、L4によって共振回路が形成される。
In this configuration, one terminal of the
この実施形態では、三相インバータ回路を動作させるときに、従来のような不具合の発生を抑制することができる。すなわち、負荷駆動回路100a~100cの動作電圧閾値ばらつきに起因していずれかの負荷駆動回路100a~100cが他相のコンデンサ3a~3cを充電および放電する場合があり、従来ではこの電圧差によって電源制御回路101a~101cのいずれかと、自己の制御対象でない他のコンデンサ3a~3cを介して形成されるループに電流が流れ、フィードバックがかかって共振状態を呈することがあった。
In this embodiment, when operating the three-phase inverter circuit, it is possible to suppress the occurrence of conventional problems. That is, due to variations in the operating voltage thresholds of the
これに対して、この実施形態においては、例えば負荷駆動回路100aの動作に起因してコンデンサ3bの端子電圧が高くなり、負荷駆動回路100aの電源制御回路101aとの間で図3に示すように、ループが形成されることがある。この場合には、コンデンサ3bの端子D側から三相インバータ回路側のグランドを通じて共通に接続された負荷駆動回路100aの端子Dから内部の電源制御回路101aに至る。電源制御回路101aのソース回路6、シンク回路7から端子B(E)、ICグランドを経てノイズ対策用コイルL3を通じてコンデンサ3bの負側の端子に至る経路となる。
On the other hand, in this embodiment, the terminal voltage of the
この場合、電源制御回路101aにおいては、ソース回路6側で電流が流れたとしても、電流を引き込むシンク回路7がFF制御回路で構成されていることから、フィードバック作用による発振動作を回避することができるようになる。この結果、電源制御回路101aでは、コンデンサ3a~3cの端子電圧のばらつきに起因した発振現象の発生を抑制することができるようになる。
In this case, in the power
上記したように、第1実施形態では、負電圧生成用のコンデンサ3への充放電のためのソース回路6をコンパレータ制御回路により形成し、シンク回路7をFF制御回路により形成した。これにより、三相インバータ回路の下アームに設けられるMOSFET2a~2cを駆動するように3個の負荷駆動回路100a~100cの負電源制御用の電源制御回路101a~101cを設ける場合でも、コンデンサ3a~3cの端子電圧がばらつきに起因した発振現象の発生を抑制することができるようになる。
As described above, in the first embodiment, the
(第2実施形態)
図4は第2実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路200に設ける電源制御回路201は、ソース回路6およびシンク回路7に代えて、ソース回路8およびシンク回路9を設ける構成としている。図4に示すように、ソース回路8はFF制御回路により構成され、シンク回路9はコンパレータ制御回路により構成されている。
したがって、このような第2実施形態によっても第1実施形態と同様の作用効果を得ることができるものである。
(Second embodiment)
FIG. 4 shows a second embodiment, and portions different from the first embodiment will be described below. In this embodiment, the power
Therefore, the same effects as those of the first embodiment can be obtained from the second embodiment as well.
(第3実施形態)
図5は第3実施形態を示すもので、以下、第1実施形態と異なる部分について説明する。この実施形態では、第1実施形態におけるソース回路6およびシンク回路7の具体的構成の例を示している。
(Third embodiment)
FIG. 5 shows a third embodiment, and portions different from the first embodiment will be described below. This embodiment shows an example of specific configurations of the
図5において、負荷駆動回路100Aの電源制御回路101Aは、ソース回路6Aおよびシンク回路7Aを備えている。ソース回路6Aは、コンパレータ制御回路を構成しており、シンク回路7AはFF制御回路を構成している。なお、図示はしていないが、第1実施形態と同様に駆動回路4も備えられ、端子CからMOSFET2のゲートに駆動信号を出力する。また、他の制御回路5も備えられ、コンデンサ3に充電電流Iaを供給する構成である。
In FIG. 5, the power
ソース回路6Aは、Pチャンネル型MOSFET11、コンパレータ12、分圧抵抗13、14および閾値電圧Vth1を与える電源15を備える。Pチャンネル型MOSFET11は、ソースが端子Aに接続され、ドレインが端子Dに接続されると共に、抵抗13、14を直列に介して端子Bに接続される。コンパレータ12の非反転入力端子は抵抗13と14との共通接続点に接続され、反転入力端子には閾値電圧Vth1が与えられる。コンパレータ12の出力端子はMOFET11のゲートに接続される。
The
シンク回路7Aは、アンプ16、閾値電圧Vth2を与える電源17、抵抗18、19、MOSFET20~23、電流源24および抵抗25を備えている。アンプ16は、非反転入力端子に閾値電圧Vth2が与えられる。アンプ16の出力端子は、抵抗18、19の直列回路を介して端子Bに接続され、抵抗18および19の共通接続点は反転入力端子に接続される。
The
Nチャンネル型MOSFET20および21によりカレントミラー回路が構成され、MOSFET20および21のゲート同士が接続されるとともに、MOSFET20のドレイン-ゲート間が短絡される。MOSFET20には電流源24から定電流が流される。Pチャンネル型MOSFET22および23により同じくカレントミラー回路が構成されている。MOSFET22および23のゲート同士が接続されるとともに、MOSFET22のドレイン-ゲート間が短絡される。端子Aから抵抗25、MOSFET22、21を介して端子Bに接続される。MOSFET23のソースは端子Dに接続されドレインは端子Bに接続される。
N-
上記構成において、ソース回路6Aは、コンパレータ12において、端子Dにおける電圧が抵抗13および14で分圧され、抵抗14の端子電圧と閾値電圧Vth1とが等しくなるようにMOSFET11をオンオフ動作させてコンパレータ制御動作を行う。これにより、端子Dすなわちコンデンサ3の端子電圧が閾値電圧Vth1で設定された所定電圧となるようにMOSFET11から充電動作が実施される。閾値電圧Vth1は、予め所定電圧を想定して設定されたもので、コンデンサ3により生成する負電圧のレベルを設定するものである。
In the above configuration, the
なお、端子Dは三相インバータ回路のグランドに接続されているから、コンデンサ3が充電されるにしたがって、端子Bおよび端子Eつまり負荷駆動回路100AのICグランドはコンデンサ3の端子電圧分だけ低い電位に下がっていく。この結果、端子Eつまり負荷駆動回路100AのICグランドに発生する負電圧をMOSFET2のゲートに対して駆動回路4から印加してオフ動作を早めることができる。
Since the terminal D is connected to the ground of the three-phase inverter circuit, as the
一方、シンク回路7Aは、アンプ16において、出力端子の電圧が抵抗18および19で分圧され、抵抗19の端子電圧が反転入力端子に入力される。アンプ16は、閾値電圧をフィードバック制御する。これにより、コンデンサ3が所定電圧以上の端子電圧になると電荷を吸い込むようにして電流を流して電圧が所定電圧となるように制御する。
On the other hand, in the
このように、シンク回路7AがFF制御動作によりコンデンサ3の放電動作を制御するので、複数個の負荷駆動回路100Aを並列接続した使用形態においても、隣接するコンデンサ3との間で発振動作を起こすことを抑制することができる。
In this manner, the
(第4実施形態)
図6は第4実施形態を示すもので、以下、第2実施形態と異なる部分について説明する。この実施形態においても、第2実施形態におけるソース回路8およびシンク回路9の具体的構成の例を示している。
(Fourth embodiment)
FIG. 6 shows a fourth embodiment, and portions different from the second embodiment will be described below. This embodiment also shows an example of the specific configuration of the
図6において、負荷駆動回路200Aの電源制御回路201Aは、ソース回路8Aおよびシンク回路9Aを備えている。ソース回路8Aは、FF制御回路を構成しており、シンク回路9Aはコンパレータ制御回路を構成している。なお、図示はしていないが、第2実施形態と同様に駆動回路4も備えられ、端子CからMOSFET2のゲートに駆動信号を出力する。また、他の制御回路5も備えられ、コンデンサ3に充電電流Iaを供給する構成である。
In FIG. 6, the power
ソース回路8Aは、アンプ31、閾値電圧Vth3を与える電源32、抵抗33、34、MOSFET35~38、電流源39および抵抗40を備えている。アンプ31は、非反転入力端子に閾値電圧Vth3が与えられる。アンプ31の出力端子は、抵抗33、34の直列回路を介して端子Bに接続され、抵抗33および34の共通接続点は反転入力端子に接続される。
The
Pチャンネル型MOSFET35および36によりカレントミラー回路が構成され、MOSFET35および36のゲート同士が接続されるとともに、MOSFET35のドレイン-ゲート間が短絡される。MOSFET35には電流源39により定電流が流される。Nチャンネル型MOSFET37および38により同じくカレントミラー回路が構成されている。MOSFET37および38のゲート同士が接続されるとともに、MOSFET37のドレイン-ゲート間が短絡される。端子AからMOSFET36、37、抵抗40を介して端子Bに接続される。MOSFET38のドレインは端子Aに接続され、ソースは端子Dに接続される。
P-
シンク回路9Aは、Nチャンネル型MOSFET41、コンパレータ42、分圧抵抗43、44および閾値電圧Vth4を与える電源45を備える。Nチャンネル型MOSFET41は、ドレインが端子Dに接続されると共に、抵抗43、44を直列に介して端子Bに接続され、ソースが端子Bに接続される。コンパレータ42の非反転入力端子は抵抗43と44との共通接続点に接続され、反転入力端子には閾値電圧Vth4が与えられる。コンパレータ42の出力端子はMOFET41のゲートに接続される。
The
上記構成において、ソース回路8Aは、アンプ31において、出力端子の電圧が抵抗33および34で分圧され、抵抗34の端子電圧が反転入力端子に入力される。アンプ31は、閾値電圧Vth3による設定電圧と抵抗34の端子電圧との差分電圧により出力端子の電圧をFF制御する。これにより、コンデンサ3を端子Dから充電して所定電圧となるように制御する。
In the above configuration, in the
端子Dは三相インバータ回路のグランドに接続されているから、コンデンサ3が充電されるにしたがって、端子Bおよび端子Eつまり負荷駆動回路200AのICグランドはコンデンサ3の端子電圧分だけ低い電位に下がっていく。この結果、端子Eつまり負荷駆動回路200AのICグランドに発生する負電圧をMOSFET2のゲートに対して駆動回路4から印加してオフ動作を早めることができる。
Since the terminal D is connected to the ground of the three-phase inverter circuit, as the
一方、ソース回路9Aは、コンパレータ42において、端子Dにおける電圧が抵抗43および44で分圧され、抵抗44の端子電圧と閾値電圧Vth4とが等しくなるようにMOSFET41をオンオフ動作させてコンパレータ制御動作を行う。これにより、端子Dすなわちコンデンサ3の端子電圧が閾値電圧Vth4で設定された所定電圧となるようにMOSFET41を介して放電させる。閾値電圧Vth4は、予め所定電圧を想定して設定されたもので、コンデンサ3により生成する負電圧のレベルを設定するものである。
On the other hand, in the
このように、ソース回路8AがFF制御動作によりコンデンサ3の放電動作を制御するので、複数個の負荷駆動回路200Aを並列接続した使用形態においても、隣接するコンデンサ3との間で発振動作を起こすことを抑制することができる。
In this manner, the
(第5実施形態)
図7は第5実施形態を示すもので、以下、第3実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路100Bの電源制御回路101Bとして、ソース回路6Aは同じものが設けられ、シンク回路7Bは、シンク回路7Aとは異なるFF制御を行う回路が設けられている。
(Fifth embodiment)
FIG. 7 shows a fifth embodiment, and portions different from the third embodiment will be described below. In this embodiment, the
図7において、シンク回路7Bは、所定のツェナー電圧Vzを有するツェナーダイオード50により構成している。ツェナーダイオード50は、コンデンサ3の端子電圧が閾値電圧としてのツェナー電圧Vzを超えると、その電荷を放電させることで電圧をツェナー電圧Vz以上とならないように保持する。したがって、このシンク回路7Bもフィードバック制御を伴わない動作つまりFF制御回路の動作となる。
したがって、このような第5実施形態によっても、第3実施形態と同様の効果を得ることができる。
In FIG. 7, the
Therefore, the same effects as those of the third embodiment can be obtained by the fifth embodiment as well.
(第6実施形態)
図8は第6実施形態を示すもので、以下、第3実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路100Cの電源制御回路101Cとして、出力電圧の変動にも対応可能な構成を備えたものとしている。
(Sixth embodiment)
FIG. 8 shows a sixth embodiment, and portions different from the third embodiment will be described below. In this embodiment, the power
図8において、ソース回路6Aは、第3実施形態と同じ構成で、コンパレータ制御動作を行うものである。シンク回路7Cは、シンク回路7Aに、Pチャンネル型MOSFET60およびスイッチ61を付加した構成である。MOSFET60は、通電電流の能力を高めるスイッチング素子として機能するもので、MOSFET23と並列に接続され、ゲートはスイッチ61を介してMOSFET23のゲートに接続されている。
In FIG. 8, a
また、この実施形態では、新たに出力変動検出回路70が設けられている。出力変動検出回路70は、コンパレータ71、分圧抵抗72、73および閾値電圧Vth5を与える電源74を備える。抵抗72、73の直列回路は端子Dと端子Bとの間に接続される。コンパレータ71の非反転入力端子は抵抗72と73との共通接続点に接続され、反転入力端子には判定レベルを設定する閾値電圧Vth5が与えられる。コンパレータ71の出力端子はスイッチ61の制御端子に接続される。
Further, in this embodiment, an output
上記構成において、第3実施形態と同様にして、端子Dに接続されたコンデンサ3の端子電圧が所定電圧以下では、ソース回路6Aが動作してコンパレータ制御動作によりコンデンサ3に充電を実施する。また、コンデンサ3の端子電圧が所定電圧以上では、シンク回路7Cが動作してFF制御動作によりコンデンサ3の電荷を放電させる。
In the above configuration, similarly to the third embodiment, when the terminal voltage of the
上記のように、通常の場合には、ソース回路6Aとシンク回路7Cとでコンデンサ3の端子電圧を所定レベルに保持することができる。しかし、出力変動が発生した場合などで、コンデンサ3の端子電圧が所定以上となってシンク回路7Cが動作していても、コンデンサ3の端子電圧を下げることができず、コンデンサ3の端子電圧がさらに上昇してしまう場合に、出力変動検出回路70により対処する。
As described above, in normal cases, the terminal voltage of the
出力変動検出回路70は、コンデンサ34の端子電圧が、シンク回路7Cが動作する電圧よりも高く設定された判定レベルの電圧になると、コンパレータ71がこれを検出してシンク回路7Cのスイッチ61をオンさせるように信号を出力する。
In the output
スイッチ61がオンされると、MOSFET60がMOSFET23と並列に接続された状態となり、MOSFET22に流れる電流が同じでもコンデンサ3から電荷を放電するために流れる電流量が増大する。これにより、コンデンサ3の端子電圧を所定電圧レベルまで迅速に低下させることができるようになる。
When the
このような第6実施形態によれば、第3実施形態の作用効果に加えて、出力変動検出回路70およびMOSFET60を付加したことで、出力変動が発生し場合でも迅速にコンデンサ3の端子電圧を所定電圧レベルまで下げることができるようになる。
なお、上記実施形態を第2実施形態あるいは第4実施形態の構成に適用することもできる。
According to the sixth embodiment, in addition to the effects of the third embodiment, the addition of the output
Note that the above embodiment can also be applied to the configuration of the second embodiment or the fourth embodiment.
(第7実施形態)
図9は第7実施形態を示すもので、以下、第6実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路100Dの電源制御回路101Dは、MOSFET60を増設したシンク回路7Cに代えて、シンク回路7Dを設ける構成としている。
(Seventh embodiment)
FIG. 9 shows the seventh embodiment, and the differences from the sixth embodiment will be explained below. In this embodiment, the power
図9において、シンク回路7Dは、閾値電圧Vth2を与える電源17に加えて、閾値電圧Vth6を与える電源81を備え、閾値電圧Vth2とVth6とは、スイッチ82およびスイッチ83からなる切替回路により切り替え可能に構成されている。また、シンク回路7DにはMOSFET60は設けられていない。出力変動検出回路70のコンパレータ71の出力端子は、スイッチ82の制御端子にインバータ回路84を介して接続されると共に、スイッチ83の制御端子に接続される。
In FIG. 9, the
なお、閾値電圧Vth2は第3実施形態で示したのと同様のレベルである。また、閾値電圧Vth6は、コンデンサ3の電荷を放電させたときの電流量を増大させるように設定する判定レベルである。
Note that the threshold voltage Vth2 is the same level as shown in the third embodiment. Also, the threshold voltage Vth6 is a determination level set to increase the amount of current when the
これにより、スイッチ82および83は、コンパレータ71の出力信号に応じて、いずれか一方がオンするように構成される。この場合、コンパレータ71は、端子Dに接続されたコンデンサ3の端子電圧が所定以下の状態では、信号出力がローレベルとなりスイッチ82をオン、スイッチ83をオフさせた状態である。これにより、第3実施形態で示したのと同様のシンク回路7DによるFF制御動作を実施する。
As a result, one of the
そして、コンパレータ71は、コンデンサ3の端子電圧が判定レベルを超えると、ハイレベルの検出信号を出力してスイッチ82をオフ、スイッチ83をオンさせるようになる。これにより、アンプ16における閾値電圧がVth2からVth6に切り替えられ、シンク回路7Dによるコンデンサ3の電荷の放電量を増大させることができるようになり、端子電圧を迅速に低下させることができるようになる。
したがって、このような第7実施形態によっても、第6実施形態と同様の効果を得ることができる。
なお、上記実施形態を第2実施形態あるいは第4実施形態の構成に適用することもできる。
When the terminal voltage of the
Therefore, the same effects as those of the sixth embodiment can be obtained by the seventh embodiment as well.
Note that the above embodiment can also be applied to the configuration of the second embodiment or the fourth embodiment.
(第8実施形態)
図10は第8実施形態を示すもので、以下、第6実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路100Eの電源制御回路101Eは、MOSFET60を増設したシンク回路7Cに代えて、シンク回路7Eを設けると共に、出力変動検出回路70に代えて出力変動検出回路70Aを備えた構成としている。
(Eighth embodiment)
FIG. 10 shows an eighth embodiment, and portions different from the sixth embodiment will be described below. In this embodiment, the power
図10において、シンク回路7Eは、閾値電圧Vth2を与える電源17とアンプ16との間に停止スイッチ85が設けられている。また、シンク回路7EにはMOSFET60は設けられていない。出力変動検出回路70Aは、他の回路として電荷放電用のNチャンネル型MOSFET86を備え、MOSFET86のドレインは端子Dに接続され、ソースは端子Bに接続される。コンパレータ71の出力端子は、MOSFET86のゲートに接続されると共に、インバータ回路87を介して停止スイッチ85の制御端子に接続される。
In FIG. 10, the
上記構成において、コンパレータ71は、端子Dに接続されたコンデンサ3の端子電圧が所定以下の状態では出力信号がローレベルとなり、MOSFET86をオフ状態とし、停止スイッチ85をオン状態とする。これにより、第3実施形態で示したのと同様のシンク回路7EによるFF制御動作を実施する。
In the above configuration, the output signal of the
そして、コンパレータ71は、コンデンサ3の端子電圧が所定レベルを超えるとハイレベルの検出信号を出力し、停止スイッチ85をオフさせると共に、MOSFET86をオンさせるようになる。これにより、シンク回路7Eはアンプ16に閾値電圧Vth2が入力されなくなって動作が停止され、他の回路であるMOSFET86がオンすることでコンデンサ3の電荷を大電流で放電させることができるようになる。
したがって、このような第8実施形態によっても、第6実施形態と同様の効果を得ることができる。
When the terminal voltage of the
Therefore, the same effects as those of the sixth embodiment can be obtained by the eighth embodiment as well.
なお、上記実施形態で示した出力変動検出回路70Aは、第5実施形態で示したツェナーダイオード50を用いたシンク回路7Bを有する電源制御回路101Bにも適用することができる。
なお、上記実施形態を第2実施形態あるいは第4実施形態の構成に適用することもできる。
The output
Note that the above embodiment can also be applied to the configuration of the second embodiment or the fourth embodiment.
(第9実施形態)
図11は第9実施形態を示すもので、以下、第7実施形態と異なる部分について説明する。この実施形態では、負荷駆動回路100Fの電源制御回路101Fは、シンク回路7Dに代えて、シンク回路7Fを設けると共に、素子の温度を検出する温度センサ90および補正回路91を備えた構成としている。温度センサ90は温度検出部として機能し、補正回路91は補正部として機能する。
(Ninth embodiment)
FIG. 11 shows the ninth embodiment, and the differences from the seventh embodiment will be described below. In this embodiment, the power
図11において、シンク回路7Fは、閾値電圧Vth2を与える電源17に加えて、検出温度に応じて切り替える閾値電圧Vth6を与える電源92を備えている。閾値電圧Vth2はスイッチ93を介してアンプ16に入力され、閾値電圧Vth6はスイッチ94を介してアンプ16に入力される。温度センサ90は、電源制御回路1Fを構成するICの温度を検出するように設けられている。補正回路91は、温度センサ90による検出温度の信号に基づいて、閾値電圧を切り替えるもので、スイッチ93および94の制御端子に接続されている。
In FIG. 11, the
温度センサ90を設けるのは、ICの温度が変動すると、内部に作り込まれているMOSFET20~23のオン抵抗が変化することで、シンク電流が変化するのを防止するためである。このため、補正回路91は、温度センサ90の検出信号に応じてアンプ16の閾値電圧をVth2あるいはVth6などと切り替えることで補正するものである。
The reason why the
このような第9実施形態によれば、第3実施形態の作用効果に加えて、電源制御回路1Fの温度変動に起因したシンク回路7Fでのシンク電流の変化を防止することができ、コンデンサ3の端子電圧を精度良く生成することができる。
なお、上記実施形態では、温度に応じて2段階で切り替える構成としたが、3段階以上で切り替える構成としても良い。
また、上記実施形態を第2実施形態あるいは第4実施形態の構成に適用することもできる。
According to the ninth embodiment, in addition to the effects of the third embodiment, it is possible to prevent a change in the sink current in the
In the above-described embodiment, the temperature is switched in two steps depending on the temperature, but it may be switched in three or more steps.
Also, the above embodiment can be applied to the configuration of the second embodiment or the fourth embodiment.
(他の実施形態)
なお、本発明は、上述した実施形態のみに限定されるものではなく、その要旨を逸脱しない範囲で種々の実施形態に適用可能であり、例えば、以下のように変形または拡張することができる。
(Other embodiments)
The present invention is not limited to the above-described embodiments, and can be applied to various embodiments without departing from the scope of the invention. For example, the following modifications or extensions can be made.
ソース回路およびシンク回路は、コンパレータ制御動作あるいはFF制御動作を実施する組み合わせであれば、異なる構成のコンパレータ制御回路あるいはFF制御回路の構成を適用することができる。
実施形態で使用した負荷駆動回路以外の回路にも適用することができる。
As long as the source circuit and the sink circuit are combined to perform the comparator control operation or the FF control operation, different configurations of the comparator control circuit or the FF control circuit can be applied.
It can also be applied to circuits other than the load drive circuit used in the embodiment.
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。 Although the present disclosure has been described with reference to examples, it is understood that the present disclosure is not limited to such examples or structures. The present disclosure also includes various modifications and modifications within the equivalent range. In addition, various combinations and configurations, as well as other combinations and configurations, including single elements, more, or less, are within the scope and spirit of this disclosure.
図面中、1は直流電源、2、2a~2cはMOSFET、3はコンデンサ(直流電源)、4は駆動回路、5は他の制御回路、6、6Aはソース回路(コンパレータ制御回路)、8、8Aはソース回路(フィード・フォワード制御回路)、7、7A、7B、7C、7D、7E、7Fはシンク回路(フィード・フォワード制御回路)、9、9Aはシンク回路(コンパレータ制御回路)、11はPチャンネル型MOSFET、12、42はコンパレータ、14はNチャンネル型MOSFET、16、31はアンプ、50はツェナーダイオード(フィード・フォワード制御)、60はPチャンネル型MOSFET(スイッチング素子)、70、70Aは出力変動検出回路、71はコンパレータ、82、83はスイッチ(切替回路)、85は停止スイッチ、86はNチャンネル型MOSFET(他の回路)、90は温度センサ(温度検出部)、91は補正回路(補正部)、100、100A~100F、200、200Aは負荷駆動回路、101、101A~101F、201、201Aは電源制御回路、である。
In the drawings, 1 is a DC power supply, 2, 2a to 2c are MOSFETs, 3 is a capacitor (DC power supply), 4 is a drive circuit, 5 is another control circuit, 6, 6A is a source circuit (comparator control circuit), 8, 8A is a source circuit (feed forward control circuit), 7, 7A, 7B, 7C, 7D, 7E, and 7F are sink circuits (feed forward control circuits), 9 and 9A are sink circuits (comparator control circuits), and 11 is P-
Claims (5)
前記コンデンサに給電するソース回路(6、6A、8、8A)と、
前記コンデンサの電荷を放電させるシンク回路(7、7A~7F、9、9A)とを備え、
前記ソース回路および前記シンク回路は、一方が閾値電圧を判定基準として前記コンデンサの端子電圧と比較することで、前記コンデンサの給電又は放電を制御するコンパレータ制御回路(6、6A、9、9A)で、他方が出力をフィードバック信号として制御するアンプ(16、31)と、前記アンプの出力電圧に応じて流れる電流をミラーさせて、前記コンデンサの放電又は給電を制御するカレントミラー回路(20~23,35~38)とを有するフィード・フォワード制御回路(7、7A~7F、8、8A)である電源制御回路。 A power supply control circuit provided corresponding to each of the capacitors as a plurality of DC power supplies connected in parallel and controlling the voltage of the DC power supply,
a source circuit (6, 6A, 8, 8A) feeding said capacitor;
A sink circuit (7, 7A to 7F, 9, 9A) for discharging the capacitor,
One of the source circuit and the sink circuit is a comparator control circuit (6, 6A, 9, 9A) that controls power feeding or discharging of the capacitor by comparing the terminal voltage of the capacitor with the threshold voltage as a criterion. ), the other has amplifiers (16, 31) that control the output as a feedback signal, and a current mirror circuit (20 to 23, 35-38) and feed forward control circuits (7, 7A-7F, 8, 8A).
前記コンデンサの電圧が判定レベルを超えると、前記スイッチング素子を動作させる出力変動検出回路(70)とを備えた請求項1に記載の電源制御回路。 a switching element (60) provided in the feed-forward control circuit (7C) for increasing the energized current;
2. A power supply control circuit according to claim 1 , further comprising an output variation detection circuit (70) for operating said switching element when the voltage of said capacitor exceeds a determination level.
前記コンデンサの電圧が判定レベルを超えると前記切替回路により前記アンプの出力電流を増大させるように切り替える出力変動検出回路(70)とを備えた請求項1に記載の電源制御回路。 switching circuits (82, 83) provided in the feed forward control circuit (7D) for switching the output current of the amplifier;
2. The power supply control circuit according to claim 1 , further comprising an output variation detection circuit (70) that switches so that the output current of the amplifier is increased by the switching circuit when the voltage of the capacitor exceeds the determination level.
前記フィード・フォワード制御回路に代わる他の回路(86)と、
前記コンデンサの電圧が判定レベルを超えると前記停止スイッチにより前記フィード・フォワード制御回路の動作を停止させ、且つ前記他の回路を動作させるように切り替える出力変動検出回路(70A)とを備えた請求項1に記載の電源制御回路。 a stop switch (85) provided in the feed forward control circuit (7E) for stopping the operation of the amplifier;
another circuit (86) that replaces the feed forward control circuit;
and an output variation detection circuit (70A) that stops the operation of the feed-forward control circuit and operates the other circuit by the stop switch when the voltage of the capacitor exceeds the judgment level. 2. The power control circuit according to 1.
前記温度検出部の検出温度に応じて前記フィード・フォワード制御回路の出力電流を補正する補正部(91)とを備えた請求項1から4のいずれか一項に記載の電源制御回路。 a temperature detection unit (90) for detecting the temperature of an element arranged in the current path of the feed forward control circuit (7F);
5. The power supply control circuit according to any one of claims 1 to 4 , further comprising a correction section (91) for correcting the output current of said feedforward control circuit according to the temperature detected by said temperature detection section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018126800A JP7115076B2 (en) | 2018-07-03 | 2018-07-03 | power control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018126800A JP7115076B2 (en) | 2018-07-03 | 2018-07-03 | power control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020010431A JP2020010431A (en) | 2020-01-16 |
JP7115076B2 true JP7115076B2 (en) | 2022-08-09 |
Family
ID=69152578
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018126800A Active JP7115076B2 (en) | 2018-07-03 | 2018-07-03 | power control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7115076B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7151605B2 (en) * | 2019-04-16 | 2022-10-12 | 株式会社デンソー | power converter |
FR3129794A1 (en) * | 2021-11-29 | 2023-06-02 | Valeo Siemens Eautomotive France Sas | Power converter having a decoupling module |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110221482A1 (en) | 2010-03-15 | 2011-09-15 | Samsung Electronics Co., Ltd. | Semiconductor device |
WO2015025512A1 (en) | 2013-08-22 | 2015-02-26 | パナソニックIpマネジメント株式会社 | Drive device, power conversion device, and vehicle |
JP2015216710A (en) | 2014-05-07 | 2015-12-03 | トヨタ自動車株式会社 | Semiconductor device and power conversion device |
JP2017011790A (en) | 2015-06-17 | 2017-01-12 | 株式会社デンソー | Switching element drive device |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3319797B2 (en) * | 1993-02-15 | 2002-09-03 | 松下電工株式会社 | Drive circuit for electrostatic induction thyristor |
-
2018
- 2018-07-03 JP JP2018126800A patent/JP7115076B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110221482A1 (en) | 2010-03-15 | 2011-09-15 | Samsung Electronics Co., Ltd. | Semiconductor device |
WO2015025512A1 (en) | 2013-08-22 | 2015-02-26 | パナソニックIpマネジメント株式会社 | Drive device, power conversion device, and vehicle |
JP2015216710A (en) | 2014-05-07 | 2015-12-03 | トヨタ自動車株式会社 | Semiconductor device and power conversion device |
JP2017011790A (en) | 2015-06-17 | 2017-01-12 | 株式会社デンソー | Switching element drive device |
Also Published As
Publication number | Publication date |
---|---|
JP2020010431A (en) | 2020-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9985542B2 (en) | Controller IC with zero-crossing detector and capacitor discharge switching element | |
US6744224B2 (en) | Rush current limiting circuit for a PFM control charge pump | |
KR100850840B1 (en) | Driving device | |
US20090315530A1 (en) | Pulse controlled soft start scheme for buck converter | |
US8497671B2 (en) | Load driving device with over current protection | |
US20090128106A1 (en) | Power supply controller and semiconductor device | |
US20140062449A1 (en) | Switching mode converter and method for controlling thereof | |
CN108123623B (en) | Rectifier and alternator using the same | |
JP2010068637A (en) | Charge controlling semiconductor integrated circuit | |
JP7271933B2 (en) | Insulated gate device driver | |
US20180069393A1 (en) | Over temperature protection circuit and semiconductor device | |
KR101603566B1 (en) | Semiconductor device drive circuit and semiconductor device drive unit | |
JP7115076B2 (en) | power control circuit | |
JP6520102B2 (en) | Semiconductor device and current limiting method | |
JP2017079534A (en) | Gate control circuit | |
JP5077030B2 (en) | Motor drive circuit and motor abnormality determination method | |
JP2009075957A (en) | Power circuit and semiconductor device | |
US10468981B2 (en) | Switching power supply device | |
US9791882B2 (en) | Voltage source | |
JP6458659B2 (en) | Driving device for switching element | |
JP6387888B2 (en) | Inductive load drive | |
CN109586553B (en) | Circuit for driving a power switch | |
US9484801B2 (en) | Start-up regulator for high-input-voltage power converters | |
JP2014054042A (en) | Overcurrent protection circuit | |
JP6459917B2 (en) | Energizing element driving device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220628 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220711 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7115076 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |