JP7111533B2

JP7111533B2 - ゼロ点検出装置

Info

Publication number: JP7111533B2
Application number: JP2018132089A
Authority: JP
Inventors: 太一郎加藤
Original assignee: Azbil Corp
Current assignee: Azbil Corp
Priority date: 2018-07-12
Filing date: 2018-07-12
Publication date: 2022-08-02
Anticipated expiration: 2038-07-12
Also published as: JP2020008509A

Description

本発明は、大きさおよび向きが周期的に変化する電圧を入力電圧とし、この入力電圧の基準電圧からの立ち上がり時点および立ち下がり時点をゼロ点として検出するゼロ点検出装置に関し、特に超音波流量計に用いて好適なゼロ点検出装置に関する。

超音波流量計では、２つの圧電素子を使って流体の流量を計測する。例えば、図１３に示すように、送信回路（ＴＸ）１０３を使って圧電素子１０１から音波を流路１０７に伝播し、もう一方の圧電素子１０２でその音波を受信する。受信信号は、受信回路（ＲＸ）１０４により増幅，フィルタ処理された後、比較器１０５でゼロ点（基準電位とクロスした点（ゼロクロス点））の検出を行い、送信開始時間とゼロ点検出時間から時間デジタル変換回路（ＴＤＣ）１０６を用いて伝播時間を計測する。図１３に示した例において、音波の流れは流体の向きと順方向になるため、流速と音速が合わせた速度で時間計測される。

同様に、図１４に示すように、圧電素子１０２から音波を伝播し、圧電素子１０１でその音波を受信する。音波の流れは流体の向きと逆方向になるため、音速から流速を差し引いた速度で時間計測される。順方向と逆方向の時間計測の差（正確には逆数の差）と伝播距離から流速が求まり、配管径より流体の流量を求めることができる。なお、図１３，図１４では、圧電素子１０１が設置されている側をＤＯＷＮ側、圧電素子１０２が設置されている側をＵＰ側と定めている。

図１５に超音波流量計の送受信波形を示す。送信波形はバースト波になっており、数回パルスを送信している。圧電素子１０１（ＤＯＷＮ側）から音波を送信し、伝播時間（Ｔdelay）後、もう一方の圧電素子１０２（ＵＰ側）で信号を受信する。Ｔdelayは、伝播距離、音速、流体の速度で決まる。音速は、温度、ガス種などによって変動する。ある一定時間後（Ｔalt）、もう一方の圧電素子１０２（ＵＰ側）から音波を送信し、反対の圧電素子１０１（ＤＯＷＮ側）で受信する。この動作をある間隔（Ｔint）で繰り返す。

特許第２８５９７５１号公報

上述したように、超音波流量計では、伝播時間を計測するにあたって、比較器でゼロ点検出を行っている。この比較器が本発明でいうゼロ点検出装置に相当する。比較器は、入力される波形のゼロ点で正確にパルス出力する必要がある。入力波形は、基準電位を中心としてその電圧の大きさおよび向きが周期的に変化する信号であり、この信号の立ち上がり・立ち下がり両方のゼロ点を検出する。

比較器は、ノイズによる誤動作を避けるためにヒステリシスを設ける必要があり、単純な比較器では、立ち上がりと立ち下がりの両方のゼロ点を検出することはできない。また、伝播時間計測では、ノイズによる誤検出を避けるために、信号がある閾値（ゼロ点検出開始電圧）を超えた時点からゼロ点の検出を開始するという仕組みが必要である。さらに、後段の信号処理の観点から、検出したゼロ点が立ち上がりのゼロ点であるかの、立ち下がりのゼロ点であるのかを判断し、その判断結果を合わせて出力する必要がある。

なお、特許文献１には、立ち上がり・立ち下がり両方のゼロ点を同じ極性で出力するコンパレータが示されている。この特許文献１に示されたコンパレータでは、エッジ検出器を用いることで、立ち上がりのゼロ点であるのか、立ち下がりのゼロ点であるのかを判断することができる。

しかし、この特許文献１に示されたコンパレータを超音波流量計における比較器（ゼロ点検出装置）として用いた場合、ゼロ点検出開始電圧を設定することができないために、比較器（ゼロ点検出装置）内に別途、ゼロ点検出開始判定のためのコンパレータを設ける必要がある。

超音波流量計では、正確な時間計測を行うために、高速動作する比較器（ゼロ点検出装置）を必要とし、消費電力が大きくなる傾向がある。このような超音波流量計において、比較器（ゼロ点検出装置）内に複数のコンパレータを設けた場合、消費電力がさらに増大する。超音波流量計の消費電力の制約は厳しく、例えば電池駆動で１０年保証が要求され、消費電力の増大は好ましくない。

本発明は、このような課題を解決するためになされたもので、その目的とするところは、１つのコンパレータで、ゼロ点検出開始判定とゼロ点の検知を行い、立ち上がり・立ち下がり両方のゼロ点を同じ極性で出力することが可能な、消費電力の少ないゼロ点検出装置を提供することにある。

このような目的を達成するために本発明は、大きさおよび向きが周期的に変化する電圧を入力電圧（ＶＩ）とし、この入力電圧の基準電圧（ＶＲＥＦ）からの立ち上がり時点および立ち下がり時点をゼロ点として検出するゼロ点検出装置（１００）において、基準電圧（ＶＲＥＦ）と、基準電圧に対してプラス側に定められた第１の閾値電圧（ＶＴＨＰ）と、基準電圧に対してマイナス側に定められた第２の閾値電圧（ＶＴＨＭ）とを発生するように構成された基準電圧・閾値電圧発生回路（１）と、入力電圧（ＶＩ）、基準電圧（ＶＲＥＦ）、第１の閾値電圧（ＶＴＨＰ）および第２の閾値電圧（ＶＴＨＭ）を入力とし、入力電圧が第１の閾値電圧を上回った後に基準電圧を下回った時点を立ち下がりのゼロ点として検出し、入力電圧が第２の閾値電圧を下回った後に基準電圧を上回った時点を立ち上がりのゼロ点として検出するように構成されたゼロ点検出部（２）とを備え、第１の閾値電圧（ＶＴＨＰ）は、立ち下がりのゼロ点から検出を開始する場合のゼロ点検出開始電圧（ＶＴＨＳＰ）を兼ね、第２の閾値電圧（ＶＴＨＭ）は、立ち上がりのゼロ点から検出を開始する場合のゼロ点検出開始電圧（ＶＴＨＳＭ）を兼ねていることを特徴とする。

本発明では、入力電圧が第１の閾値電圧を上回った後に基準電圧を下回った時点が立ち下がりのゼロ点として検出され、入力電圧が第２の閾値電圧を下回った後に基準電圧を上回った時点が立ち上がりのゼロ点として検出される。この場合、第１の閾値電圧は、立ち上がりのゼロ点を検出した後の次の立ち下がりのゼロ点を検出するまでの間に不感帯を作り、第２の閾値電圧は、立ち下がりのゼロ点を検出した後の次の立ち上がりのゼロ点を検出するまでの間に不感帯を作り、この不感帯がノイズによる誤動作を避けるためのヒステリシスとなる。また、第１の閾値電圧は、立ち下がりのゼロ点から検出を開始する場合のゼロ点検出開始電圧を兼ね、第２の閾値電圧は、立ち上がりのゼロ点から検出を開始する場合のゼロ点検出開始電圧を兼ねる。

これにより、本発明では、１つのコンパレータで、ゼロ点検出開始判定とゼロ点の検知を行い、立ち上がり・立ち下がり両方のゼロ点を同じ極性で出力させるようにすることが可能となる。なお、本発明において、ゼロ点の検出を開始する場合、立ち下がりのゼロ点から検出を開始させるようにしてもよいし、立ち上がりのゼロ点から検出を開始させるようにしてもよい。例えば、リセット信号やセット信号を用い、立ち下がりのゼロ点から検出を開始させるのか、立ち上がりのゼロ点から検出を開始させるのかを選択・設定するようにする。

なお、上記説明では、一例として、発明の構成要素に対応する図面上の構成要素を、括弧を付した参照符号によって示している。

以上説明したように、本発明によれば、入力電圧が第１の閾値電圧を上回った後に基準電圧を下回った時点を立ち下がりのゼロ点として検出し、入力電圧が第２の閾値電圧を下回った後に基準電圧を上回った時点を立ち上がりのゼロ点として検出するようにし、第１の閾値電圧を立ち下がりのゼロ点から検出を開始する場合のゼロ点検出開始電圧を兼ねるものとし、第２の閾値電圧を立ち上がりのゼロ点から検出を開始する場合のゼロ点検出開始電圧を兼ねるものとしたので、１つのコンパレータで、ゼロ点検出開始判定とゼロ点の検知を行い、立ち上がり・立ち下がり両方のゼロ点を同じ極性で出力することが可能となり、消費電力を少なくすることができるようになる。

図１は、本発明の実施の形態に係るゼロ点検出装置の要部を示す回路図である。図２は、このゼロ点検出装置の入出力波形を示す図である。図３は、図２におけるｔ０点でのスイッチ制御部によるスイッチ部の動作の制御状態（第１の制御モード）を示す図である。図４は、図２におけるｔ１点でのスイッチ制御部によるスイッチ部の動作の制御状態（第２の制御モード）を示す図である。図５は、図２におけるｔ２点でのスイッチ制御部によるスイッチ部の動作の制御状態（第３の制御モード）を示す図である。図６は、図２におけるｔ３点でのスイッチ制御部によるスイッチ部の動作の制御状態（第４の制御モード）を示す図である。図７は、図２におけるｔ４点でのスイッチ制御部によるスイッチ部の動作の制御状態（第１の制御モード）を示す図である。図８は、立ち上がりのゼロ点から検出を開始する場合の図２（ａ）に対応する図である。図９は、オフセットキャンセル機能を備えたゼロ点検出装置の要部を示す回路図である。図１０は、図９におけるコンパレータを中心とする周辺の回路を抜粋して示した図である。図１１は、図１０においてクロックＣＬＫ_ＣＭＰを「Ｌ」レベルとした時の状態を示す図である。図１２は、図１０においてクロックＣＬＫ_ＣＭＰを「Ｈ」レベルとした時の状態を示す図である。図１３は、超音波流量計の時間計測（ＤＯＷＮ側からＵＰ側への時間計測）を説明する図である。図１４は、超音波流量計の時間計測（ＵＰ側からＤＯＷＮ側への時間計測）を説明する図である。図１５は、超音波流量計の送受信波形を示す図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。図１は本発明の実施の形態に係るゼロ点検出装置１００（１００Ａ）の要部を示す回路図である。このゼロ点検出装置１００Ａは、図１３に示した超音波流量計における比較器１０５として用いられる。

本実施の形態のゼロ点検出装置１００Ａは、基準電圧・閾値電圧発生回路１とゼロ点検出部２とを備えており、ゼロ点検出部２はスイッチ部３とコンパレータ（比較器用アンプ）４とスイッチ制御部５とを備えている。

このゼロ点検出装置１００Ａにおいて、基準電圧・閾値電圧発生回路１は、基準電圧ＶＲＥＦと、基準電圧ＶＲＥＦに対してプラス側に定められた第１の閾値電圧（＋側閾値電圧）ＶＴＨＰと、基準電圧ＶＲＥＦに対してマイナス側に定められた第２の閾値電圧（－側閾値電圧）ＶＴＨＭとを発生し、基準電圧ＶＲＥＦを端子１ａより出力し、＋側閾値電圧ＶＴＨＰを端子１ｂより出力し、－側閾値電圧ＶＴＨＭを端子１ｃより出力する。

スイッチ部３は、スイッチＳＷ１～ＳＷ６を備えており、スイッチＳＷ１およびＳＷ２の一端は入力端子ＰＩ１に接続されている。入力端子ＰＩ１には、図１３に示した圧電素子１０２で受信された音波の受信波形が入力される。すなわち、大きさおよび向きが周期的に変化する電圧が入力電圧ＶＩとして入力される。

スイッチ部３において、スイッチＳＷ３の一端は基準電圧・閾値電圧発生回路１の＋側閾値電圧ＶＴＨＰが入力される端子１ｂに、スイッチＳＷ４およびＳＷ５の一端は基準電圧・閾値電圧発生回路１の基準電圧ＶＲＥＦが出力される端子１ａに、スイッチＳＷ６の一端は基準電圧・閾値電圧発生回路１の－側閾値電圧ＶＴＨＭが入力される端子１ｃに接続されている。スイッチＳＷ１およびＳＷ５，ＳＷ６の他端はコンパレータ４の非反転入力端に接続され、スイッチＳＷ２およびＳＷ３，ＳＷ４の他端はコンパレータ４の反転入力端に接続されている。

スイッチ制御部５は、インバータ回路６と、ＮＯＲ回路７_１～７_４と、Ｄフリップフロップ回路８とを備えている。インバータ回路６の入力端はコンパレータ４の出力端に接続されており、インバータ回路６の出力端はＤフリップフロップ回路８のクロック入力端子に接続されている。Ｄフリップフロップ回路８のＱ出力端子は出力端子ＰＯ２に接続され、Ｄフリップフロップ回路８のＱバー出力端子はＤフリップフロップ回路８のＤ入力端子に接続され、Ｄフリップフロップ回路８のリセット端子は入力端子ＰＩ２に接続されている。また、インバータ回路６の出力端とＤフリップフロップ回路８のクロック入力端子との接続ラインに、出力端子ＰＯ１が接続されている。

このスイッチ制御部５では、Ｄフリップフロップ回路８のＱ出力が電圧ＶＱとして出力端子ＰＯ２から出力される。また、インバータ回路６の出力端に生じる電圧が電圧ＶＯとして出力端子ＰＯ１から出力される。なお、後述するが、出力端子ＰＯ１から出力される電圧ＶＯはゼロ点を示す信号（ゼロ点検出信号）とされ、出力端子ＰＯ２から出力される電圧ＶＱは、立ち下がりのゼロ点であるのか、立ち上がりのゼロ点であるのかを示す信号とされる。また、立ち下がりのゼロ点から検出を開始することを選択・設定する信号として、入力端子ＰＩ２からＤフリップフロップ回路８へリセット信号ＲＮが入力される。

スイッチ制御部５において、ＮＯＲ回路７_１は、コンパレータ４の出力電圧ＶＯＸと、Ｄフリップフロップ回路８のＱ出力（電圧ＶＱ）とを入力とし、論理電圧ＶＯＰＸを出力する。ＮＯＲ回路７_２は、インバータ回路６の出力電圧ＶＯと、Ｄフリップフロップ回路８のＱ出力（電圧ＶＱ）とを入力とし、論理電圧ＶＯＰを出力する。ＮＯＲ回路７_３は、インバータ回路６の出力電圧ＶＯと、Ｄフリップフロップ回路８のＱバー出力（電圧ＶＱＮ）とを入力とし、論理電圧ＶＯＭを出力する。ＮＯＲ回路７_４は、コンパレータ４の出力電圧ＶＯＸと、Ｄフリップフロップ回路８のＱバー出力（電圧ＶＱＮ）とを入力とし、論理電圧ＶＯＭＸを出力する。

スイッチ部３において、スイッチＳＷ１は、Ｄフリップフロップ回路８のＱバー出力（電圧ＶＱＮ）が「Ｈ」レベルとなった場合にオンとされ、「Ｌ」レベルとなった場合にオフとされる。スイッチＳＷ２は、Ｄフリップフロップ回路８のＱ出力（電圧ＶＱ）が「Ｈ」レベルとなった場合にオンとされ、「Ｌ」レベルとなった場合にオフとされる。スイッチＳＷ３は、ＮＯＲ回路７_１からの論理電圧ＶＯＰＸが「Ｈ」レベルとなった場合にオンとされ、「Ｌ」レベルとなった場合にオフとされる。スイッチＳＷ４は、ＮＯＲ回路７_２からの論理電圧ＶＯＰが「Ｈ」レベルとなった場合にオンとされ、「Ｌ」レベルとなった場合にオフとされる。スイッチＳＷ５は、ＮＯＲ回路７_３からの論理電圧ＶＯＭが「Ｈ」レベルとなった場合にオンとされ、「Ｌ」レベルとなった場合にオフとされる。スイッチＳＷ６は、ＮＯＲ回路７_４からの論理電圧ＶＯＭＸが「Ｈ」レベルとなった場合にオンとされ、「Ｌ」レベルとなった場合にオフとされる。

図２に、このゼロ点検出装置１００Ａの入出力波形を示す。図２（ａ）は入力端子ＰＩ１に入力される入力電圧ＶＩを示し、図２（ｂ）は入力端子ＰＩ２に入力されるリセット信号ＲＮを示し、図２（ｃ）は出力端子ＰＯ２から出力される電圧ＶＱ（Ｄフリップフロップ回路８のＱ出力）を示し、図２（ｄ）は出力端子ＰＯ１から出力される電圧ＶＯ（インバータ回路６の出力電圧）を示す。

このゼロ点検出装置１００Ａでは、先ず、Ｄフリップフロップ回路８へリセット信号ＲＮを与える。すなわち、Ｄフリップフロップ回路８へのリセット信号ＲＮを「Ｈ」レベルとする（図２：ｔ０点）。これにより、Ｄフリップフロップ回路８がリセット状態とされ、Ｄフリップフロップ回路８のＱ出力（電圧ＶＱ）が「Ｌ」レベル、Ｑバー出力（電圧ＶＱＮ）が「Ｈ」レベルとなる。また、ＮＯＲ回路７_１が出力する論理電圧ＶＯＰＸが「Ｈ」レベルとなる（図３参照）。なお、この例では、Ｄフリップフロップ回路８へリセット信号ＲＮを与える前の状態として、電圧ＶＱは「Ｌ」レベル、電圧ＶＯは「Ｈ」レベルとなっているものとする。

これにより、スイッチ部３において、スイッチＳＷ１とＳＷ３がオンとされ、コンパレータ４の非反転入力端に入力電圧ＶＩが入力されるようになり、コンパレータ４の反転入力端に＋側閾値電圧ＶＴＨＰが設定されるものとなる。このスイッチＳＷ１とＳＷ３をオンとするスイッチ制御部５によるスイッチ部３の動作の制御状態を第１の制御モードＭ１と呼ぶ。

この第１の制御モードＭ１では、コンパレータ４の反転入力端に＋側閾値電圧ＶＴＨＰが設定される。これにより、後述するように、立ち下がりのゼロ点から検出が開始されるものとなる。本実施の形態では、ゼロ点の検出を開始するにあたって、リセット信号ＲＮを使用してＤフリップフロップ回路８をリセット状態とし、立ち下がりのゼロ点から検出を開始することを選択・設定している。

この第１の制御モードＭ１では、入力電圧ＶＩが＋側閾値電圧ＶＴＨＰを超えるまで（図２：ｔ０～ｔ１点）、コンパレータ４の出力電圧ＶＯＸは「Ｌ」レベルを維持する。入力電圧ＶＩが＋側閾値電圧ＶＴＨＰを超えると（図２：ｔ１点）、コンパレータ４の出力電圧ＶＯＸが「Ｈ」レベルとなり、インバータ回路６の出力電圧ＶＯが「Ｌ」レベルとなる（図４参照）。このため、ＮＯＲ回路７_１が出力する論理電圧ＶＯＰＸが「Ｌ」レベルとなり、ＮＯＲ回路７_２が出力する論理電圧ＶＯＰが「Ｈ」レベルとなる。

これにより、スイッチ部３において、スイッチＳＷ３がオフとされ、スイッチＳＷ４がオンとされ、コンパレータ４の反転入力端へ設定される電圧が＋側閾値電圧ＶＴＨＰから基準電圧ＶＲＥＦに切り替えられる。なお、スイッチＳＷ１は、電圧ＶＱＮが「Ｈ」レベルの状態を維持しているので、オンの状態を保ち、コンパレータ４の非反転入力端には入力電圧ＶＩが入力され続ける。このスイッチＳＷ１とＳＷ４をオンとするスイッチ制御部５によるスイッチ部３の動作の制御状態を第２の制御モードＭ２と呼ぶ。

この第２の制御モードＭ２では、入力電圧ＶＩが基準電圧ＶＲＥＦを下回るまで（図２：ｔ１～ｔ２点）、コンパレータ４の出力電圧ＶＯＸが「Ｈ」レベルを保ち、インバータ回路６の出力電圧ＶＯが「Ｌ」レベルを保つ。入力電圧ＶＩが基準電圧ＶＲＥＦを下回ると（図２：ｔ２点）、コンパレータ４の出力電圧ＶＯＸが「Ｌ」レベルとなり、インバータ回路６の出力電圧ＶＯが「Ｈ」レベルとなる（図５参照）。

インバータ回路６の出力電圧ＶＯが「Ｈ」レベルとなると、Ｄフリップフロップ回路８のＱ出力（電圧ＶＱ）が「Ｈ」レベル、Ｑバー出力（電圧ＶＱＮ）が「Ｌ」レベルとなり、ＮＯＲ回路７_２が出力する論理電圧ＶＯＰが「Ｌ」レベル、ＮＯＲ回路７_４が出力する論理電圧ＶＯＭＸが「Ｈ」レベルとなる。

これにより、スイッチ部３において、スイッチＳＷ１，ＳＷ４がオフとされ、スイッチＳＷ２，ＳＷ６がオンとされ、コンパレータ４の反転入力端に入力電圧ＶＩが入力されるようになり、コンパレータ４の非反転入力端に－側閾値電圧ＶＴＨＭが設定されるものとなる。このスイッチＳＷ２とＳＷ６をオンとするスイッチ制御部５によるスイッチ部３の動作の制御状態を第３の制御モードＭ３と呼ぶ。

この第３の制御モードＭ３では、入力電圧ＶＩが－側閾値電圧ＶＴＨＭを下回るまで（図２：ｔ２～ｔ３点）、コンパレータ４の出力電圧ＶＯＸが「Ｌ」レベルとなり、インバータ回路６の出力電圧ＶＯが「Ｈ」レベルを保つ。入力電圧ＶＩが－側閾値電圧ＶＴＨＭを下回ると（図２：ｔ３点）、コンパレータ４の出力電圧ＶＯＸが「Ｈ」レベルとなり、インバータ回路６の出力電圧ＶＯが「Ｌ」レベルとなる（図６参照）。このため、ＮＯＲ回路７_４が出力する論理電圧ＶＯＭＸが「Ｌ」レベルとなり、ＮＯＲ回路７_３が出力する論理電圧ＶＯＭが「Ｈ」レベルとなる。

これにより、スイッチ部３において、スイッチＳＷ６がオフとされ、スイッチＳＷ５がオンとされ、コンパレータ４の非反転入力端へ設定される電圧が－側閾値電圧ＶＴＨＭから基準電圧ＶＲＥＦに切り替えられる。なお、スイッチＳＷ２は、電圧ＶＱが「Ｈ」レベルの状態を維持しているので、オンの状態を保ち、コンパレータ４の反転入力端には入力電圧ＶＩが入力され続ける。このスイッチＳＷ２とＳＷ５をオンとするスイッチ制御部５によるスイッチ部３の動作の制御状態を第４の制御モードＭ４と呼ぶ。

この第４の制御モードＭ４では、入力電圧ＶＩが基準電圧ＶＲＥＦを上回るまで（図２：ｔ３～ｔ４点）、コンパレータ４の出力電圧ＶＯＸが「Ｈ」レベルを保ち、インバータ回路６の出力電圧ＶＯが「Ｌ」レベルを保つ。入力電圧ＶＩが基準電圧ＶＲＥＦを上回ると（図２：ｔ４点）、コンパレータ４の出力電圧ＶＯＸが「Ｌ」レベルとなり、インバータ回路６の出力電圧ＶＯが「Ｈ」レベルとなる（図７参照）。

インバータ回路６の出力電圧ＶＯが「Ｈ」レベルとなると、Ｄフリップフロップ回路８のＱ出力（電圧ＶＱ）が「Ｌ」レベル、Ｑバー出力（電圧ＶＱＮ）が「Ｈ」レベルとなり、ＮＯＲ回路７_１が出力する論理電圧ＶＯＰＸが「Ｈ」レベル、ＮＯＲ回路７_３が出力する論理電圧ＶＯＭが「Ｌ」レベルとなる。

これにより、スイッチ部３において、スイッチＳＷ２，ＳＷ５がオフとされ、スイッチＳＷ１，ＳＷ３がオンとされ、コンパレータ４の非反転入力端に入力電圧ＶＩが入力されるようになり、コンパレータ４の反転入力端に＋側閾値電圧ＶＴＨＰが設定されるようになる。すなわち、スイッチ制御部５によるスイッチ部３の動作の制御状態が第１の制御モードＭ１に戻るものとなる。以下同様にして、スイッチ制御部５は、第１の制御モードＭ１、第２の制御モードＭ２、第３の制御モードＭ３、第４の制御モードＭ４の順でスイッチ部３の動作の制御を繰り返す。

このようにして、本実施の形態のゼロ点検出装置１００Ａでは、入力電圧ＶＩの波形が基準電圧ＶＲＥＦとクロスする毎に電圧ＶＯが「Ｈ」レベルとなり、この立ち上がり、立ち下がりともに同じ極性で変化する電圧ＶＯがゼロ点検出信号として、出力端子ＰＯ１より得られるものとなる。また、立ち下がりのゼロ点検出時は電圧ＶＱが「Ｈ」レベルへと変化し、立ち上がりのゼロ点検出時は電圧ＶＱが「Ｌ」レベルへと変化し、このゼロ点検出時にレベルが変化する電圧ＶＱが、検出されたゼロ点が立ち下がりのゼロ点であるのか、立ち上がりのゼロ点であるのかを示す信号として、出力端子ＰＯ２より得られるものとなる。

このゼロ点検出装置１００Ａでは、入力電圧ＶＩが＋側閾値電圧ＶＴＨＰを上回った後に基準電圧ＶＲＥＦを下回った時点が立ち下がりのゼロ点ＺＰＤとして検出され、入力電圧ＶＩが－側閾値電圧ＶＴＨＭを下回った後に基準電圧ＶＲＥＦを上回った時点が立ち上がりのゼロ点ＺＰＵとして検出される。この場合、＋側閾値電圧ＶＴＨＰは、立ち上がりのゼロ点ＺＰＵを検出した後の次の立ち下がりのゼロ点ＺＰＤを検出するまでの間に不感帯αを作り、－側閾値電圧ＶＴＨＭは、立ち下がりのゼロ点ＺＰＤを検出した後の次の立ち上がりのゼロ点ＺＰＵを検出するまでの間に不感帯βを作り、この不感帯α，βがノイズによる誤動作を避けるためのヒステリシスとなる。また、このゼロ点検出装置１００Ａにおいて、＋側閾値電圧ＶＴＨＰは、立ち下がりのゼロ点ＺＰＤから検出を開始する場合のゼロ点検出開始電圧ＶＴＨＳＰを兼ねている。これにより、ノイズの影響を削減し、正確な時間計測を行うことが可能となる。

このようにして、本実施の形態のゼロ点検出装置１００Ａによれば、１つのコンパレータ（比較器用アンプ）４で、ゼロ点検出開始判定とゼロ点の検知を行い、立ち上がり・立ち下がり両方のゼロ点を同じ極性で出力することができ、消費電力を少なくすることができるようになる。

なお、上述した実施の形態では、リセット信号ＲＮを使用してＤフリップフロップ回路８をリセット状態とし、立ち下がりのゼロ点から検出を開始することを選択・設定するようにしたが、Ｄフリップフロップ回路８へのセット信号（図示せず）を使用してＤフリップフロップ回路８をセット状態とし、立ち上がりのゼロ点から検出を開始することを選択・設定するようにしてもよい。

この場合、図８に示すように、第３の制御モードＭ３、第４の制御モードＭ４、第１の制御モードＭ１、第２の制御モードＭ２の順で、スイッチ部３の動作の制御を繰り返すようにする。この場合、－側閾値電圧ＶＴＨＭが立ち上がりのゼロ点から検出を開始する場合のゼロ点検出開始電圧ＶＴＨＳＭを兼ねるものとなる。

また、図９に示すゼロ点検出装置１００（１００Ｂ）のように、コンパレータ４の非反転入力端への電圧の入力ラインにコンデンサＣを接続し、コンパレータ４の非反転入力端に生じるオフセット電圧をキャンセルするようにしてもよい。

このゼロ点検出装置１００Ｂでは、スイッチＳＷＡ１，ＳＷＡ２，ＳＷＡ３とスイッチＳＷＢ１，ＳＷＢ２とを設け、クロック（オフセットキャンセル機能のクロック）ＣＬＫ_ＣＭＰを反転した信号をＳＥＬとし、このＳＥＬをさらに反転した信号をＳＥＬＢとして、ＳＥＬが「Ｈ」レベルの場合にスイッチＳＷＡ１，ＳＷＡ２，ＳＷＡ３をオンとし、ＳＥＬＢが「Ｈ」レベルの場合にスイッチＳＷＢ１，ＳＷＢ２をオンとするようにして、コンデンサＣにオフセット電圧を記憶させ、オフセットキャンセル機能を得るようにしている。

図１０に、コンパレータ（アンプ）４を中心とする周辺の回路を抜粋して示す。クロックＣＬＫ_ＣＭＰを「Ｌ」レベルとすると（図１１参照）、スイッチＳＷＡ１，ＳＷＡ２，ＳＷＡ３がオンとなる。この時、コンパレータ４はボルテージフォロワ回路になり、Ｖｏ＝Ａ・（Ｖ_R＋Ｖ_os－Ｖｏ）として与えられる。なお、Ｖｏはコンパレータ４の出力（アンプ出力）、Ｖ_Rは端子１ａの電圧、Ｖ_osはコンパレータ４の非反転入力端に生じるオフセット電圧、Ａはコンパレータ（アンプ）４の増幅率である。

この場合、コンデンサＣの電荷保存により、Ｃ・（Ｖ_R－（Ａ／（Ａ＋１））・（Ｖ_R＋Ｖ_os））＝Ｃ・（Ｖ_A－Ｖ_IN）となる。なお、Ｖ_AはコンデンサＣのコンパレータ４の非反転入力端側の電圧であり、Ｖ_INは端子ＰＩ１の電圧である。

クロックＣＬＫ_ＣＭＰを「Ｈ」レベルとすると（図１２参照）、スイッチＳＷＢ１，ＳＷＢ２がオンとなる。この場合、Ｖ_A＝Ｖ_IN＋（１／（１＋Ａ））・Ｖ_R－（Ａ／（１＋Ａ））・Ｖ_os≒Ｖ_IN－Ｖ_osとなる。これにより、コンパレータ４の非反転入力端には、オフセット電圧Ｖ_osがキャンセルされた電圧Ｖ_INが入力されるものとなる。

上述した実施の形態では、本発明に係るゼロ点検出装置を超音波流量計に利用した例として説明したが、音波，光などの時間計測を行うアプリケーション全般に利用することができる。また、時間計測に限られるものでなく、大きさおよび向きが周期的に変化する電圧を入力電圧とする各種の信号処理に用いることも可能である。

〔実施の形態の拡張〕
以上、実施の形態を参照して本発明を説明したが、本発明は上記の実施の形態に限定されるものではない。本発明の構成や詳細には、本発明の技術思想の範囲内で当業者が理解し得る様々な変更をすることができる。

１…基準電圧・閾値電圧発生回路、２…ゼロ点検出部、３…スイッチ部、４…コンパレータ、５…スイッチ制御部、６…インバータ回路、７_１～７_４…ＮＯＲ回路、８…Ｄフリップフロップ回路、Ｍ１…第１の制御モード、Ｍ２…第２の制御モード、Ｍ３…第３の制御モード、Ｍ４…第４の制御モード、ＶＲＥＦ…基準電圧、ＶＴＨＰ…第１の閾値電圧（＋側閾値電圧）、ＶＴＨＭ…第２の閾値電圧（－側閾値電圧）、ＶＴＨＳＰ，ＶＴＨＳＭ…ゼロ点検出開始電圧、ＺＰＤ…立ち下がりのゼロ点、ＺＰＵ…立ち上がりのゼロ点、α，β…不感帯、Ｃ…コンデンサ、１００（１００Ａ，１００Ｂ）…ゼロ点検出装置。

Claims

大きさおよび向きが周期的に変化する電圧を入力電圧とし、この入力電圧の基準電圧からの立ち上がり時点および立ち下がり時点をゼロ点として検出するゼロ点検出装置において、
前記基準電圧と、前記基準電圧に対してプラス側に定められた第１の閾値電圧と、前記基準電圧に対してマイナス側に定められた第２の閾値電圧とを発生するように構成された基準電圧・閾値電圧発生回路と、
前記入力電圧、前記基準電圧、前記第１の閾値電圧および前記第２の閾値電圧を入力とし、前記入力電圧が前記第１の閾値電圧を上回った後に前記基準電圧を下回った時点を立ち下がりのゼロ点として検出し、前記入力電圧が前記第２の閾値電圧を下回った後に前記基準電圧を上回った時点を立ち上がりのゼロ点として検出するように構成されたゼロ点検出部とを備え、
前記第１の閾値電圧は、
前記立ち下がりのゼロ点から検出を開始する場合のゼロ点検出開始電圧を兼ね、
前記第２の閾値電圧は、
前記立ち上がりのゼロ点から検出を開始する場合のゼロ点検出開始電圧を兼ね、
前記ゼロ点検出部は、
前記入力電圧、前記基準電圧、前記第１の閾値電圧および前記第２の閾値電圧を入力とするスイッチ部と、
前記スイッチ部の動作を制御するスイッチ制御部と、
前記スイッチ部と前記スイッチ制御部との間に設けられた唯一のコンパレータとを備え、
前記スイッチ制御部は、
前記コンパレータの非反転入力端に前記入力電圧を与え、前記コンパレータの反転入力端に前記第１の閾値電圧を与えるように前記スイッチ部の動作を制御する第１の制御モードと、
前記第１の制御モードによって前記スイッチ部の動作を制御した後、前記コンパレータの出力が「Ｈ」レベルとなった場合、前記コンパレータの非反転入力端に前記入力電圧を与えるようにしたままの状態で、前記コンパレータの反転入力端に前記基準電圧を与えるように前記スイッチ部の動作を制御する第２の制御モードと、
前記コンパレータの反転入力端に前記入力電圧を与え、前記コンパレータの非反転入力端に前記第２の閾値電圧を与えるように前記スイッチ部の動作を制御する第３の制御モードと、
前記第３の制御モードによって前記スイッチ部の動作を制御した後、前記コンパレータの出力が「Ｈ」レベルとなった場合、前記コンパレータの反転入力端に前記入力電圧を与えるようにしたままの状態で、前記コンパレータの非反転入力端に前記基準電圧を与えるように前記スイッチ部の動作を制御する第４の制御モードとを備え、
前記第２の制御モードによって前記スイッチ部の動作を制御した後、前記コンパレータの出力が「Ｌ」レベルとなった場合、その点を前記立ち下がりのゼロ点として検出し、
前記第４の制御モードによって前記スイッチ部の動作を制御した後、前記コンパレータの出力が「Ｌ」レベルとなった場合、その点を前記立ち上がりのゼロ点として検出する
ことを特徴とするゼロ点検出装置。
請求項１に記載されたゼロ点検出装置において、
前記コンパレータの非反転入力端への電圧の入力ラインに、前記コンパレータの非反転入力端に生じるオフセット電圧をキャンセルするコンデンサが接続されている
ことを特徴とするゼロ点検出装置。
請求項１又は請求項２に記載されたゼロ点検出装置において、
前記ゼロ点検出部は、
前記立ち下がりのゼロ点から検出を開始するのか、前記立ち上がりのゼロ点から検出する開始するのかの選択・設定部を備えている
ことを特徴とするゼロ点検出装置。