JP7107199B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7107199B2
JP7107199B2 JP2018229947A JP2018229947A JP7107199B2 JP 7107199 B2 JP7107199 B2 JP 7107199B2 JP 2018229947 A JP2018229947 A JP 2018229947A JP 2018229947 A JP2018229947 A JP 2018229947A JP 7107199 B2 JP7107199 B2 JP 7107199B2
Authority
JP
Japan
Prior art keywords
solder
solder layer
region
conductor plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018229947A
Other languages
English (en)
Other versions
JP2020092232A (ja
Inventor
真悟 岩崎
啓太 畑佐
智 高萩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2018229947A priority Critical patent/JP7107199B2/ja
Priority to US16/672,581 priority patent/US11164841B2/en
Priority to CN201911237096.2A priority patent/CN111293095A/zh
Publication of JP2020092232A publication Critical patent/JP2020092232A/ja
Application granted granted Critical
Publication of JP7107199B2 publication Critical patent/JP7107199B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4332—Bellows
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/292—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29201—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29211—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29355—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/335—Material
    • H01L2224/33505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/8321—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Die Bonding (AREA)

Description

本明細書が開示する技術は、半導体装置に関する。
特許文献１に、半導体装置が開示されている。この半導体装置では、半導体素子を含む複数の部材が、はんだ層を介して接合されている。各々のはんだ層には、最低限の厚みを確保するために、高融点の材料で構成された支持粒子が含有されている。
特開２００５－１３６０１８号公報
半導体装置の製造では、単一の部材に対して、二以上の部材が同時にはんだ付けされることがある。このようなはんだ付けにおいて、それぞれのはんだ材に支持粒子が含有されていると、はんだ層の厚みが却って不均一となることがある。例えば、いずれかの部材に寸法又は位置の誤差が存在する場合、通常は、その誤差に応じてはんだ層の厚みが受動的に変化することで、寸法又は位置の誤差を打ち消すことができる。しかしながら、それぞれのはんだ材に支持粒子が含有されていると、それぞれのはんだ材で最低限の厚みが維持される。その結果、二以上の部材に対して単一の部材が傾いた姿勢で接合され、はんだ層の厚みは不均一となってしまう。本明細書は、このような問題を少なくとも部分的に解決し、半導体装置の製造品質を向上し得る技術を提供する。
本明細書が開示する技術は、半導体装置の製造方法に具現化される。この製造方法は、第１部材の一方側に位置する第１領域に、第１はんだ材を介して第２部材を配置するとともに、第１部材の第１領域と同じ側に位置する第２領域に、第２はんだ材を介して第３部材を配置する工程と、第１はんだ材及び第２はんだ材を溶融させて、第１部材の一方側に第２部材及び第３部材をはんだ付けする工程とを備える。第１はんだ材には、第１はんだ材よりも高融点の材料で構成された複数の支持粒子が含有されているが、第２はんだ材には、そのような支持粒子は含有されていない。ここで、第１部材、第２部材及び第３部材のそれぞれは、半導体素子であってもよいし、そうでなくてもよい。即ち、半導体装置は、第１部材、第２部材及び第３部材とは別に、半導体素子をさらに備えてもよい。
上記した製造方法によると、いずれかの部材に寸法又は位置の誤差が存在する場合は、その誤差に応じて、溶融した第２はんだ材の厚みが変化することができる。その一方で、第１はんだ材では、支持粒子によって最低限の厚みが維持される。これにより、第２及び第３部材に対して、第１部材は傾くことなく正しい姿勢で接合される。従って、第１部材と第２部材との間の第１はんだ材だけでなく、第１部材と第３部材との間の第２はんだ材についても、比較的に均一な厚みに維持されることができる。
上記した製造方法により、新規で有用な半導体装置が具現化される。この半導体装置は、第１部材と、第１部材の一方側に位置する第１領域に、第１はんだ層を介して接合された第２部材と、第１部材の第１領域と同じ側に位置する第２領域に、第２はんだ層を介して接合された第３部材とを備える。第１はんだ層には、第１はんだ層よりも高融点の材料で構成された複数の支持粒子が含有されているが、第２はんだ層には、そのような支持粒子は含有されていない。
上記した半導体装置では、第１はんだ層と第２はんだ層のうち、第１はんだ層のみに支持粒子が含有されている。このような構成によると、半導体装置が製造されるときに、第２及び第３部材に対して、第１部材は傾くことなく、正しい姿勢で接合されることができる。これにより、第１はんだ層と第２はんだ層とのそれぞれは、比較的に均一な厚みで形成される。それぞれのはんだ層が均一な厚みを有することで、例えば熱変形に伴う内部応力の集中が抑制されるので、半導体装置は優れた耐久性を備えることができる。
実施例の半導体装置１０の構造を模式的に示す断面図。 半導体装置１０の電気的な構造を示す回路図。 第１上側導体板１４をその下面１４ａ側から示す図。 半導体装置１０の製造方法の一工程である第１はんだ付け工程を示す図。 半導体装置１０の製造方法の一工程である第２はんだ付け工程を示す図。 第２はんだ付け工程における第１上側導体板１４の挙動を示す図。
本技術に係る製造方法の一実施形態では、前記したはんだ付けする工程において、溶融した第１はんだ材及び第２はんだ材の表面張力により、第１部材が第２部材及び前記第３部材に向けて引き付けられて、複数の支持粒子が第１部材と第２部材との両者に接触するとよい。これにより、即ち、第１部材と第２部材との間の距離、即ち、第１はんだ層の厚みが、複数の支持粒子によって均一に維持されやすい。
上記した実施形態によると、製造された半導体装置では、第１はんだ層内の複数の支持粒子が、第１部材と第２部材との両者に接触している。
本技術に係る製造方法の一実施形態では、第１はんだ材が接触する第１領域の面積が、第２はんだ材が接触する第２領域の面積よりも大きくてもよい。このような構成によると、溶融した第１はんだ材の表面張力が、溶融した第２はんだ材の表面張力よりも、第１部材を強く引き付ける。第１はんだ材には、複数の支持粒子が含有されているので、第１はんだ材が第１部材を強く引き付けることで、第２及び第３部材に対して第１部材の姿勢が安定する。
上記した実施形態によると、製造された半導体装置では、第１部材において第１はんだ層が接触する第１領域の面積は、第１部材において第２はんだ層が接触する第２領域の面積よりも大きくなる。
本技術に係る製造方法の一実施形態では、前記したはんだ付けする工程において、第１領域に垂直な方向から見たときに、第１部材の重心が第１領域内に位置してもよい。このような構成によると、溶融した第１及び第２はんだ材が第１部材を引き付けたときに、第１はんだ材に含有された複数の支持粒子が、第１部材にその重心の近くで接触するので、第２及び第３部材に対して第１部材の姿勢が安定する。
上記した実施形態によると、製造された半導体装置においても、第１領域に垂直な方向から見たときに、第１部材の重心が第１領域内に位置することになる。
本技術に係る半導体装置又はその製造方法の一実施形態では、第１領域の法線と第２領域の法線は互いに平行であってもよい。加えて、第１領域と第２領域は、同一平面に位置してもよい。但し、他の実施形態として、第１領域と第２領域は、同一平面に位置しなくてもよく、それらの法線が互いにわずかな角度（例えば１０度以下）を成してもよい。
本技術に係る半導体装置又はその製造方法の一実施形態では、複数の支持粒子が金属材料で構成されていてもよい。この場合、特に限定されないが、複数の支持粒子はニッケル（Ｎｉ）又は銅（Ｃｕ）で構成されていてもよい。支持粒子が金属材料で構成されていると、第１はんだ層の導電性を維持又は高めることができる。但し、他の実施形態として、複数の支持粒子の一部又は全部が、絶縁体や半導体で構成されていてもよい。
本技術に係る半導体装置又はその製造方法の一実施形態では、第２部材の第１はんだ層とは反対側に、第３はんだ層を介して半導体素子が接合されていてもよい。この場合、第３はんだ層には、第３はんだ層よりも高融点の材料で構成された複数の支持粒子が含有されていてもよい。このような構成によると、半導体素子と重畳的に配置された第１はんだ層及び第３はんだ層が、それぞれの支持粒子によって均一な厚みで形成される。これにより、例えば熱変形に伴う内部応力の集中が、特に発熱源である半導体素子の近傍において、効果的に抑制される。
図面を参照して、実施例の半導体装置１０とその製造方法について説明する。本実施例の半導体装置１０は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車において、コンバータやインバータといった電力変換回路に用いることができる。但し、半導体装置１０の用途は特に限定されない。半導体装置１０は、様々な装置や回路に広く採用することができる。
図１、図２に示すように、半導体装置１０は、第１半導体素子１２と、第２半導体素子２２と、第１半導体素子１２及び第２半導体素子２２を封止する封止体５０とを備える。封止体５０は、絶縁性材料で構成されており、特に限定されないが、例えばエポキシ樹脂といった封止用樹脂で構成されている。半導体装置１０はさらに、第１電力端子３２、第２電力端子３４及び第３電力端子３６を備える。各々の電力端子３２、３４、３６は、封止体５０の内外に亘って延びており、封止体５０の内部で第１半導体素子１２と第２半導体素子２２との少なくとも一方に電気的に接続されている。
第１半導体素子１２は、上面電極１２ａと下面電極１２ｂとを有する。上面電極１２ａは、第１半導体素子１２の上面に位置しており、下面電極１２ｂは、第１半導体素子１２の下面に位置している。即ち、第１半導体素子１２は、上下一対の電極１２ａ、１２ｂを有する縦型の半導体素子である。同様に、第２半導体素子２２は、上面電極２２ａと下面電極２２ｂとを有する。上面電極２２ａは第２半導体素子２２の上面に位置しており、下面電極２２ｂは第２半導体素子２２の下面に位置する。即ち、第２半導体素子２２についても、上下一対の電極２２ａ、２２ｂを有する縦型の半導体素子である。本実施例における第１半導体素子１２と第２半導体素子２２は、互いに同種の半導体素子であり、詳しくはＩＧＢＴ（Insulated Gate Bipolar Transistor）とダイオードとを内蔵するＲＣ（Reverse Conducting）－ＩＧＢＴである。
但し、第１半導体素子１２と第２半導体素子２２の各々は、ＲＣ－ＩＧＢＴ素子に限定されず、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）素子といった他のパワー半導体素子であってもよい。あるいは、第１半導体素子１２と第２半導体素子２２の各々は、ダイオード素子とＩＧＢＴ素子（又はＭＯＳＦＥＴ素子）といった、二以上の半導体素子に置き換えられてもよい。第１半導体素子１２と第２半導体素子２２の具体的な構成は特に限定されず、各種の半導体素子を採用することができる。また、第１半導体素子１２と第２半導体素子２２の各々は、例えばシリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、又は窒化ガリウム（ＧａＮ）といった、各種の半導体材料を用いて構成されることができる。各々の半導体素子１２、２２の上面電極１２ａ、２２ａ及び下面電極１２ｂ、２２ｂを構成する材料についても、特に限定されないが、例えばアルミニウム系及び／又はその他の金属を採用することができる。
半導体装置１０は、第１上側導体板１４と、第１導体スペーサ１６と、第１下側導体板１８とをさらに備える。これらの部材１４、１６、１８は、例えば銅やアルミニウムといった金属材料のような、導電性材料で構成されている。第１上側導体板１４、第１導体スペーサ１６及び第１下側導体板１８の各々は、概して板形状を有しており、互いに平行に配置されている。第１上側導体板１４と第１下側導体板１８は、第１半導体素子１２及び第１導体スペーサ１６とを介して、互いに対向している。また、第１上側導体板１４には、第１電力端子３２の基端が接続されており、第１電力端子３２の先端は封止体５０の外部に位置している。
第１上側導体板１４は、第１導体スペーサ１６を介して第１半導体素子１２の上面電極１２ａに接合されており、第１半導体素子１２の上面電極１２ａと電気的に接続されている。第１上側導体板１４と第１導体スペーサ１６との間は、はんだ付けによって接合されており、それらの部材１４、１６の間にはんだ層４２が形成されている。第１導体スペーサ１６と第１半導体素子１２の上面電極１２ａとの間もはんだ付けによって接合されており、それらの部材１６、１２の間にもはんだ層４４が形成されている。第１下側導体板１８は、第１半導体素子１２の下面電極１２ｂに接合されており、第１半導体素子１２の下面電極１２ｂと電気的に接続されている。第１下側導体板１８と第１半導体素子１２の下面電極１２ｂとの間ははんだ付けされており、それらの部材１２、１８の間にはんだ層４６が設けられている。
第１上側導体板１４の上面は、封止体５０の上面５０ａにおいて外部に露出されており、第１下側導体板１８の下面は、封止体５０の下面５０ｂにおいて外部に露出されている。これにより、第１上側導体板１４及び第１下側導体板１８は、半導体装置１０において電気回路の一部を構成するだけでなく、第１半導体素子１２の熱を外部に放出する放熱板としても機能する。
第１上側導体板１４と第１導体スペーサ１６との間のはんだ層４２には、複数の支持粒子４２ａが含有されている。複数の支持粒子４２ａは、第１上側導体板１４と第１導体スペーサ１６との間のはんだ付けにおいて、はんだ層４２が最低限の厚みを確保すために設けられている。複数の支持粒子４２ａは、それを含有するはんだ層４２よりも高融点の材料で構成されており、かつ、第１上側導体板１４と第１導体スペーサ１６との両者に接触している。一例ではあるが、本実施例の半導体装置１０では、複数の支持粒子４２ａとして、ニッケル（Ｎｉ）で構成された球形粒子が採用されている。また、はんだ層４２には、錫（Ｓｎ）を主成分とする合金が採用されている。但し、支持粒子４２ａの材料や形状、及び、はんだ層４２の材料はこれらに限定されない。
同様に、第１導体スペーサ１６と第１半導体素子１２との間のはんだ層４４にも、複数の支持粒子４４ａが含有されている。複数の支持粒子４４ａは、それを含有するはんだ層４４よりも高融点の材料で構成されており、かつ、第１導体スペーサ１６と第１半導体素子１２との両者に接触している。また、第１半導体素子１２と第１下側導体板１８との間のはんだ層４６にも、複数の支持粒子４６ａが含有されている。複数の支持粒子４６ａは、それを含有するはんだ層４６よりも高融点の材料で構成されており、かつ、第１半導体素子１２と第１下側導体板１８との両者に接触している。一例ではあるが、本実施例の半導体装置１０では、複数の支持粒子４４ａ、４６ａとして、ニッケルで構成された球形粒子が採用されている。また、はんだ層４４、４６には、錫（Ｓｎ）を主成分とする合金が採用されている。但し、これらの支持粒子４４ａ、４６ａの材料や形状、及び、はんだ層４４、４６の材料についても、これらに限定されない。
半導体装置１０は、第２上側導体板２４と、第２導体スペーサ２６と、第２下側導体板２８とをさらに備える。これらの部材２４、２６、２８は、例えば銅やアルミニウムといった金属材料のような、導電性材料で構成されている。第２上側導体板２４、第２導体スペーサ２６及び第２下側導体板２８の各々は、概して板形状を有しており、互いに平行に配置されている。第２上側導体板２４と第２下側導体板２８は、第２半導体素子２２及び第２導体スペーサ２６とを介して、互いに対向している。第２上側導体板２４には、第３電力端子３６の基端が接続されており、第３電力端子３６の先端は封止体５０の外部に位置している。第２下側導体板２８には、第２電力端子３４の基端が接続されており、第２電力端子３４の先端は封止体５０の外部に位置している。
第２上側導体板２４は、第２導体スペーサ２６を介して第２半導体素子２２の上面電極２２ａに接合されており、第２半導体素子２２の上面電極２２ａと電気的に接続されている。第２上側導体板２４と第２導体スペーサ２６との間は、はんだ付けによって接合されており、それらの部材２４、２６の間にはんだ層５２が形成されている。第２導体スペーサ２６と第２半導体素子２２の上面電極２２ａとの間も、はんだ付けによって接合されており、それらの部材２６、２２の間にもはんだ層５４が形成されている。第２下側導体板２８は、第２半導体素子２２の下面電極２２ｂに接合されており、第２半導体素子２２の下面電極２２ｂと電気的に接続されている。第２下側導体板２８と第２半導体素子２２の下面電極２２ｂとの間は、はんだ付けによって接合されており、それらの部材２２、２８の間にはんだ層５６が設けられている。
第２上側導体板２４の上面は、封止体５０の上面５０ａにおいて外部に露出されており、第２下側導体板２８の下面は、封止体５０の下面５０ｂにおいて外部に露出されている。これにより、第２上側導体板２４及び第２下側導体板２８は、半導体装置１０において電気回路の一部を構成するだけでなく、第２半導体素子２２の熱を外部に放出する放熱板としても機能する。
第２上側導体板２４と第２導体スペーサ２６との間のはんだ層５２には、前述した第１半導体素子１２側のはんだ層４２、４４、４６と同様に、複数の支持粒子５２ａが含有されている。複数の支持粒子５２ａは、それを含有するはんだ層５２よりも高融点の材料で構成されており、かつ、第２上側導体板２４と第２導体スペーサ２６との両者に接触している。同様に、第２導体スペーサ２６と第２半導体素子２２との間のはんだ層５４にも、複数の支持粒子５４ａが含有されている。複数の支持粒子５４ａは、それを含有するはんだ層５４よりも高融点の材料で構成されており、かつ、第２導体スペーサ２６と第２半導体素子２２との両者に接触している。また、第２半導体素子２２と第２下側導体板２８との間のはんだ層５６にも、複数の支持粒子５６ａが含有されている。複数の支持粒子５６ａは、それを含有するはんだ層５６よりも高融点の材料で構成されており、かつ、第２半導体素子２２と第２下側導体板２８との両者に接触している。一例ではあるが、本実施例の半導体装置１０では、複数の支持粒子５２ａ、５４ａ、５６ａとして、ニッケルで構成された球形粒子が採用されている。また、はんだ層５２、５４、５６には、錫（Ｓｎ）を主成分とする合金が採用されている。但し、これらの支持粒子５２ａ、５４ａ、５６ａの材料や形状、及び、はんだ層５２、５４、５６の材料についても、これらに限定されない。
半導体装置１０はさらに、継手部２９を備える。継手部２９は、封止体５０の内部に位置しており、第１上側導体板１４と第２下側導体板２８との間を互いに接続している。特に限定されないが、本実施例における継手部２９は、第２下側導体板２８と一体に形成されている。継手部２９は、第２下側導体板２８から第１上側導体板１４に向けて延びており、その先端において第１上側導体板１４に接合されている。第１上側導体板１４と継手部２９との間は、はんだ付けによって接合されており、それらの部材１４、２９との間にはんだ層４８が形成されている。ここで、第１上側導体板１４と継手部２９との間のはんだ層４８には、前述したような支持粒子が含有されていない。従って、第１上側導体板１４と継手部２９との間のはんだ付けにおいて、第１上側導体板１４と継手部２９との間の距離、即ち、はんだ層４８の厚みは、比較的に自由に変化し得る。
以上の説明から理解されるように、本実施例の半導体装置１０では、第１上側導体板１４の下面１４ａ側に、第１導体スペーサ１６及び継手部２９の二つが、はんだ付けによって接合されている。従って、図３に示すように、第１上側導体板１４の下面１４ａは、第１導体スペーサ１６が接合された第１領域Ｒ１と、継手部２９が接合された第２領域Ｒ２とを有する。一例ではあるが、本実施例における第１上側導体板１４は、第１領域Ｒ１が設けられたメイン部分１４ｍと、第２領域Ｒ２が設けられた接続部分１４ｓとを有しており、接続部分１４ｓはメイン部分１４ｍよりも薄くなっている。
第１領域Ｒ１には、第１上側導体板１４と第１導体スペーサ１６との間に位置するはんだ層４２が接触し、第２領域Ｒ２には、第１上側導体板１４と継手部２９との間に位置するはんだ層４８が接触する。ここで、第１上側導体板１４と第１導体スペーサ１６との間のはんだ層４２には、複数の支持粒子４２ａが含有されている。しかしながら、第１上側導体板１４と継手部２９との間のはんだ層４８には、そのような支持粒子が含有されていない。これは、本技術の一実施形態である半導体装置１０の製造方法に由来する特徴であり、この点については後段において詳細に説明する。
即ち、本実施例における第１上側導体板１４は、本技術における第１部材の一例である。同様に、第１導体スペーサ１６は、本技術における第２部材の一例であり、継手部２９は、本技術における第３部材の一例である。また、第１上側導体板１４と第１導体スペーサ１６との間に位置するはんだ層４２は、本技術における第１はんだ層の一例であり、第１上側導体板１４と継手部２９との間に位置するはんだ層４８は、本技術における第２はんだ層の一例であり、第１導体スペーサ１６と第１半導体素子１２との間に位置するはんだ層４６は、本技術における第３はんだ層の一例である。以下では、はんだ層４２、４８、４６を、それぞれ第１はんだ層４２、第２はんだ層４８及び第３はんだ層と称することがある。
加えて、本実施例の半導体装置１０では、第１上側導体板１４において第１はんだ層４２が接触する第１領域Ｒ１の面積は、第１上側導体板１４において第２はんだ層４８が接触する第２領域Ｒ２の面積よりも大きい。また、第１領域Ｒ１に垂直な方向から見たときに、第１上側導体板１４の重心Ｇ１４は、第１領域Ｒ１内に位置している。さらに、第１領域Ｒ１と第２領域Ｒ２は共に、第１上側導体板１４の下面１４ａに位置しており、第１領域Ｒ１の法線と第２領域Ｒ２の法線は互いに平行である。これらの特徴についても、下記する半導体装置１０の製造方法に由来するもの、あるいは、その製造方法において技術的意義を有するものである。
次に、図４－図６を参照して、半導体装置１０の製造方法について説明する。この製造方法は、主に、図４に示す第１はんだ付け工程と、図５、図６に示す第２はんだ付け工程とを備える。第１はんだ付け工程では、第１下側導体板１８上に、第１半導体素子１２及び第１導体スペーサ１６をはんだ付けするとともに、第２下側導体板２８上に、第２半導体素子２２及び第２導体スペーサ２６をはんだ付けする。第１はんだ付け工程の具体的な態様については、特に限定されない。
一例ではあるが、本実施例の製造方法では、先ず、第１下側導体板１８上に、はんだ材４６’を介して第１半導体素子１２を配置し、第１半導体素子１２上に、はんだ材４４’を介して第１導体スペーサ１６を配置する。これらのはんだ材４４’、４６’には、複数の支持粒子４４ａ、４６ａがそれぞれ含有されている。また、第２下側導体板２８上に、はんだ材５６’を介して第２半導体素子２２を配置し、第２半導体素子２２上に、はんだ材５４’を介して第２導体スペーサ２６を配置する。これらのはんだ材５４’、５６’にも、複数の支持粒子５４ａ、５６ａがそれぞれ含有されている。この段階において、第１下側導体板１８と第２下側導体板２８は単一のリードフレームの形で用意され、それらの導体板１８、２８はタイバー６０を介して互いに連結されている。
続いて、上述した組み立て体１０’をリフロー炉で加熱して、はんだ材４４’、４６’、５４’、５６’を溶融させる。このとき、各々のはんだ材４４’、４６’、５４’、５６’は、それらに含有される支持粒子４４ａ、４６ａ、５４ａ、５６ａによって、所望の寸法で一定の厚みに維持される。はんだ材４４’、４６’、５４’、５６’を所定の時間に亘って溶融させた後、組み立て体１０’から除熱する。はんだ材４４’、４６’、５４’、５６’は再凝固し、半導体装置１０におけるはんだ層４４、４６、５４、５６となる。
次に、第２はんだ付け工程が実施される。図５に示すように、第２はんだ付け工程では、第１はんだ付け工程後の組み立て体１０’に、第１上側導体板１４及び第２上側導体板２４をはんだ付けする。第２はんだ付け工程の具体的な態様は特に限定されない。一例ではあるが、本実施例における第２はんだ付け工程では、先ず、第１上側導体板１４及び第２上側導体板２４を、上下反転させた姿勢で配置する。即ち、第２はんだ付け工程では、第１上側導体板１４の下面１４ａが上方を向いている。次いで、第１上側導体板１４及び第２上側導体板２４の上に、はんだ材４２’、４８’、５２’を介して、第１はんだ付け工程後の組み立て体１０’を上下反転させた姿勢で配置する。このとき、第１上側導体板１４の下面１４ａでは、第１領域Ｒ１の上方に、はんだ材４２’を介して第１導体スペーサ１６が配置されるとともに、第２領域Ｒ２の上方に、はんだ材４８’を介して継手部２９が配置される。組み立て体１０’は、図６に示すように、治具７０を用いて支持されてもよい。
ここで、第１上側導体板１４と第１導体スペーサ１６との間のはんだ材４２’には、前述した複数の支持粒子４２ａが含有されている。それに対して、第１上側導体板１４と継手部２９との間のはんだ材４８’には、そのような支持粒子が含有されていない。即ち、前者のはんだ材４２’は、本技術における第１はんだ材の一例であり、後者のはんだ材４８’は、本技術における第２はんだ材の一例である。以下では、それらのはんだ材４２’、４８’を、それぞれ第１はんだ材４２’及び第２はんだ材４８’と称することがある。なお第１はんだ材４２’及び第２はんだ材４８’の具体的な態様は特に限定されない。これらのはんだ材４２’、４８’は、例えばシート状のはんだ材であってもよいし、ペースト又はスラリー状のはんだ材であってもよい。
次に、再びリフロー炉を用いて、はんだ材４２’、４８’、５２’を溶融させる。図６に示すように、はんだ材４２’、４８’、５２’が溶融すると、溶融した第１はんだ材４２’及び第２はんだ材４８’の表面張力Ｆ１、Ｆ２によって、第１上側導体板１４が第１導体スペーサ１６及び継手部２９に向けて引き付けられる。但し、第１はんだ材４２’には、複数の支持粒子４２ａが含有されており、複数の支持粒子４２ａが、第１上側導体板１４と第１導体スペーサ１６との両者に接触する。これにより、第１はんだ材４２’の厚みが維持される。
その一方で、第２はんだ材４８’には、そのような支持粒子が含有されていない。従って、第１上側導体板１４、第１導体スペーサ１６及び継手部２９のいずれかに寸法又は位置の誤差が存在する場合は、その誤差に応じて第２はんだ材４８’の厚みが変化する。これにより、第１導体スペーサ１６及び継手部２９に対して、第１上側導体板１４は傾くことなく正しい姿勢で接合される。従って、第１上側導体板１４と第１導体スペーサ１６との間の第１はんだ層４２だけでなく、第１上側導体板１４と継手部２９との間の第２はんだ層４８についても、比較的に均一な厚みに維持される。
前述したように、第１上側導体板１４において、第１はんだ材４２’が接触する第１領域Ｒ１の面積は、第２はんだ材４８’が接触する第２領域Ｒ２の面積よりも大きい。このような構成によると、溶融した第１はんだ材４２’の表面張力Ｆ１が、溶融した第２はんだ材４８’の表面張力Ｆ２よりも、第１上側導体板１４を強く引き付ける。第１はんだ材４２’には、複数の支持粒子４２ａが含有されているので、第１はんだ材４２’が第１上側導体板１４を強く引き付けることで、第１上側導体板１４の姿勢がより安定しやすい。
本実施例の製造方法では、第２はんだ付け工程において、第１領域Ｒ１に垂直な方向から見たときに、第１上側導体板１４の重心Ｇ１４が第１領域Ｒ１内に位置する。このような構成によると、溶融した第１はんだ材４２’及び第２はんだ材４８’が第１上側導体板１４を引き付けたときに、第１はんだ材４２’に含有された複数の支持粒子４２ａが、第１上側導体板１４にその重心Ｇ１４の近くで接触するので、第１上側導体板１４の姿勢がより安定しやすい。
以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。
１０：半導体装置
１２：第１半導体素子
１４：第１上側導体板（第１部材の一例）
１６：第１導体スペーサ（第２部材の一例）
１８：第１下側導体板
２２：第２半導体素子
２４：第２上側導体板
２６：第２導体スペーサ
２８：第２下側導体板
２９：継手部（第３部材の一例）
３２、３４、３６：電力端子
４２、４４、４６、４８、５２、５４、５６：はんだ層
４２’、４４’、４６’、４８’、５２’、５４’、５６’：はんだ材
４２ａ、４４ａ、４６ａ、５２ａ、５４ａ、５６ａ：支持粒子
５０：封止体
Ｆ１：表面張力
Ｆ２：表面張力
Ｇ１４：第１上側導体板１４の重心
Ｒ１：第１上側導体板１４の下面１４ａの第１領域
Ｒ２：第１上側導体板１４の下面１４ａの第２領域

Claims (9)

  1. 半導体素子を含む複数の部材がはんだ層を介して接合された半導体装置であって、
    第１部材と、
    前記第１部材の一方側に位置する第１領域に、第１はんだ層を介して接合された第２部材と、
    前記第１部材の前記第１領域と同じ側に位置する第２領域に、第２はんだ層を介して接合された第３部材と、
    を備え、
    前記第１はんだ層には、前記第１はんだ層よりも高融点の材料で構成された複数の支持粒子が含有されており、
    前記第２はんだ層には、前記支持粒子が含有されておらず、
    前記第１領域に垂直な方向から見たときに、前記第１部材の重心が前記第１領域内に位置する、
    半導体装置。
  2. 前記複数の支持粒子は、前記第１部材と前記第２部材との両者に接触している、請求項１に記載の半導体装置。
  3. 前記第１領域の面積は、前記第２領域の面積よりも大きい、請求項１又は２に記載の半導体装置。
  4. 前記第１領域の法線と前記第２領域の法線は、互いに平行である、請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記複数の支持粒子は、金属材料で構成されている、請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記複数の支持粒子は、ニッケル（Ｎｉ）又は銅（Ｃｕ）で構成されている、請求項５に記載の半導体装置。
  7. 前記第２部材には、前記第１はんだ層とは反対側に、第３はんだ層を介して前記半導体素子が接合されており、
    前記第３はんだ層には、前記第３はんだ層よりも高融点の材料で構成された複数の支持粒子が含有されている、請求項１から６のいずれか一項に記載の半導体装置。
  8. 半導体素子を含む複数の部材がはんだ層を介して接合された半導体装置であって、
    第１部材と、
    前記第１部材の一方側に位置する第１領域に、第１はんだ層を介して接合された第２部材と、
    前記第１部材の前記第１領域と同じ側に位置する第２領域に、第２はんだ層を介して接合された第３部材と、
    を備え、
    前記第１はんだ層には、前記第１はんだ層よりも高融点の材料で構成された複数の支持粒子が含有されており、
    前記第２はんだ層には、前記支持粒子が含有されておらず、
    前記第２部材には、前記第１はんだ層とは反対側に、第３はんだ層を介して前記半導体素子が接合されており、
    前記第３はんだ層には、前記第３はんだ層よりも高融点の材料で構成された複数の支持粒子が含有されている、
    半導体装置。
  9. 半導体素子を含む複数の部材がはんだ層を介して接合された半導体装置の製造方法であって、
    第１部材の一方側に位置する第１領域の上方に、第１はんだ材を介して第２部材を配置するとともに、前記第１部材の前記第１領域と同じ側に位置する第２領域の上方に、第２はんだ材を介して第３部材を配置する工程と、
    前記第１はんだ材及び前記第２はんだ材を溶融させて、前記第１部材の前記一方側に第２部材及び第３部材をはんだ付けする工程と、
    を備え、
    前記第１はんだ材には、前記第１はんだ材よりも高融点の材料で構成された複数の支持粒子が含有されており、
    前記第２はんだ材には、前記支持粒子が含有されておらず、
    前記はんだ付けする工程では、溶融した前記第１はんだ材及び前記第２はんだ材の表面張力により、第１部材が前記第２部材及び前記第３部材に向けて引き付けられて、前記複数の支持粒子が前記第１部材と前記第２部材との両者に接触する、
    製造方法。
JP2018229947A 2018-12-07 2018-12-07 半導体装置 Active JP7107199B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018229947A JP7107199B2 (ja) 2018-12-07 2018-12-07 半導体装置
US16/672,581 US11164841B2 (en) 2018-12-07 2019-11-04 Semiconductor device
CN201911237096.2A CN111293095A (zh) 2018-12-07 2019-12-05 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018229947A JP7107199B2 (ja) 2018-12-07 2018-12-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2020092232A JP2020092232A (ja) 2020-06-11
JP7107199B2 true JP7107199B2 (ja) 2022-07-27

Family

ID=70972122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018229947A Active JP7107199B2 (ja) 2018-12-07 2018-12-07 半導体装置

Country Status (3)

Country Link
US (1) US11164841B2 (ja)
JP (1) JP7107199B2 (ja)
CN (1) CN111293095A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001048274A1 (en) * 1999-12-24 2001-07-05 Ebara Corporation Apparatus for plating substrate, method for plating substrate, electrolytic processing method, and apparatus thereof
WO2001048800A1 (fr) * 1999-12-24 2001-07-05 Ebara Corporation Procede et appareil de traitement de tranche de semi-conducteur

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125991A1 (ja) 2006-04-28 2007-11-08 Senju Metal Industry Co., Ltd. フォームはんだおよび電子部品
JP2009050900A (ja) 2007-08-28 2009-03-12 Toyota Motor Corp 粒子入りはんだ及びその製造方法
WO2012169044A1 (ja) 2011-06-09 2012-12-13 三菱電機株式会社 半導体装置
JP2015170810A (ja) 2014-03-10 2015-09-28 トヨタ自動車株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133497A (ja) * 2001-10-29 2003-05-09 Toshiba Components Co Ltd 薄型半導体素子
JP2005136018A (ja) 2003-10-29 2005-05-26 Denso Corp 半導体装置
JP6719252B2 (ja) * 2016-03-30 2020-07-08 日立オートモティブシステムズ株式会社 半導体装置
JP2019067949A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007125991A1 (ja) 2006-04-28 2007-11-08 Senju Metal Industry Co., Ltd. フォームはんだおよび電子部品
JP2009050900A (ja) 2007-08-28 2009-03-12 Toyota Motor Corp 粒子入りはんだ及びその製造方法
WO2012169044A1 (ja) 2011-06-09 2012-12-13 三菱電機株式会社 半導体装置
JP2015170810A (ja) 2014-03-10 2015-09-28 トヨタ自動車株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001048274A1 (en) * 1999-12-24 2001-07-05 Ebara Corporation Apparatus for plating substrate, method for plating substrate, electrolytic processing method, and apparatus thereof
WO2001048800A1 (fr) * 1999-12-24 2001-07-05 Ebara Corporation Procede et appareil de traitement de tranche de semi-conducteur

Also Published As

Publication number Publication date
US20200185348A1 (en) 2020-06-11
US11164841B2 (en) 2021-11-02
CN111293095A (zh) 2020-06-16
JP2020092232A (ja) 2020-06-11

Similar Documents

Publication Publication Date Title
US7888173B2 (en) Semiconductor device manufacturing method
JP5214936B2 (ja) 半導体装置
US7479693B2 (en) Arrangement of conductive connectors in a power semiconductor device
US20210358877A1 (en) Semiconductor device having a contact clip with a contact region having a convex shape and method for fabricating thereof
JPWO2014203798A1 (ja) 半導体装置
JP7107199B2 (ja) 半導体装置
JP2013021371A (ja) 半導体装置及び半導体装置の製造方法
JP7215206B2 (ja) 半導体装置の製造方法
JP6641524B1 (ja) 半導体装置の製造方法
JP2010147053A (ja) 半導体装置
JP4085563B2 (ja) パワー半導体モジュールの製造方法
JP2014027324A (ja) 半導体装置及び半導体装置の製造方法
JP2009147123A (ja) 半導体装置及びその製造方法
JP2019067976A (ja) 半導体装置
US11978683B2 (en) Semiconductor apparatus
JP7147186B2 (ja) 半導体装置
JP7322467B2 (ja) 半導体装置
US20200266130A1 (en) Semiconductor device
JP7095641B2 (ja) 半導体装置
JP2013009014A (ja) 半導体装置
US20230317672A1 (en) Semiconductor device
JP2022085083A (ja) 半導体装置および半導体装置の製造方法
JP6462609B2 (ja) 半導体装置
CN117199038A (zh) 半导体装置以及半导体装置的制造方法
JP2021034701A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220627

R151 Written notification of patent or utility model registration

Ref document number: 7107199

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151