JP7102814B2 - 電子装置 - Google Patents
電子装置 Download PDFInfo
- Publication number
- JP7102814B2 JP7102814B2 JP2018050182A JP2018050182A JP7102814B2 JP 7102814 B2 JP7102814 B2 JP 7102814B2 JP 2018050182 A JP2018050182 A JP 2018050182A JP 2018050182 A JP2018050182 A JP 2018050182A JP 7102814 B2 JP7102814 B2 JP 7102814B2
- Authority
- JP
- Japan
- Prior art keywords
- module
- control unit
- return
- modules
- completed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Information Transfer Systems (AREA)
- Power Sources (AREA)
Description
複数のモジュールを有し、
節電状態からの復帰要因を検知する復帰要因検知手段と、
前記復帰要因検知手段により復帰要因が検知されると、前記複数のモジュールに復帰処理を開始させる復帰制御手段と、
前記複数のモジュールの少なくとも一部であって、ソフトウェアが介在せずに接続確立をするための前処理を必要とする高速シリアル・インターフェイスで直列に接続された3つ以上のモジュールからなるモジュール群と、を備え、
前記モジュール群における下段のモジュールは自身よりも上段の何れかのモジュールを介して節電状態からの復帰の契機が伝達される場合に、復帰処理を実行する際、当該復帰の契機を伝達した上段のモジュールの復帰処理と並行して前記高速シリアル・インターフェイスの接続確立のための当該前処理を開始し、
前記モジュール群における一の下段のモジュールが画像の表示を行うモジュールであり、
前記一の下段のモジュールは、自身の復帰処理が完了し、自身に対する複数の上段のモジュールのうち画像を保持するモジュールとの間の前記高速シリアル・インターフェイスの接続確立のための前記前処理が完了すると、他のモジュールの復帰処理が完了する前に当該上段のモジュールから当該画像を取得し、表示することを特徴とする、電子装置である。
請求項2に係る本発明は、
前記一の下段のモジュール以外の少なくとも一つのモジュールが当該一の下段のモジュールによる表示を制御するモジュールであり、当該一の下段のモジュールは、自身の復帰処理が完了し、上段のモジュールとの間の前記高速シリアル・インターフェイスの接続確立のための前記前処理が完了すると、当該一の下段のモジュールによる表示を制御するモジュールの復帰処理が完了する前に予め定められた画像を表示することを特徴とする、請求項1に記載の電子装置である。
請求項3に係る本発明は、
前記高速シリアル・インターフェイスを介して前記上段のモジュールに接続され、復帰処理を実行する際に当該上段のモジュールの復帰処理と並行して当該上段のモジュールとの間の接続確立のための前記前処理を開始する当該上段のモジュールに対する下段のモジュールが複数ある場合、当該上段のモジュールと複数の当該下段のモジュールの間の各々の当該高速シリアル・インターフェイスに関する当該前処理は、各々、独立して行われることを特徴とする、請求項1に記載の電子装置である。
請求項4に係る本発明は、
前記高速シリアル・インターフェイスは、直列に接続された3つ以上のモジュールにおけるモジュール間の少なくとも2か所に設けられ、
復帰処理を実行する際に当該高速シリアル・インターフェイスは、各々、並行して当該前処理が行われることを特徴とする、請求項3に記載の電子装置である。
請求項2の発明によれば、上段のモジュールの初期化が完了してから上段のモジュールと下段のモジュールとの間の接続確立のための前処理を開始する構成と比較して、画像の表示を行う下段のモジュールが早期に復帰して画像を表示させることにより、他のモジュールの起動が完了していない段階でも復帰動作が開始したことを認識できる。
請求項3の発明によれば、上段のモジュールの初期化が完了してから上段のモジュールと下段のモジュールとの間の接続確立のための前処理を開始する構成と比較して、複数のリンクトレーニングを個別に実行可能であり、復帰に要する時間の短縮に寄与できる。
請求項4の発明によれば、上段のモジュールの初期化が完了してから上段のモジュールと下段のモジュールとの間の接続確立のための前処理を開始する構成と比較して、複数のリンクトレーニングを並列に実行可能であり、復帰に要する時間の短縮に寄与できる。
図1は、本実施形態の電子装置が適用される情報処理装置の構成例を示す図である。ここでは、画像処理装置の制御装置として本実施形態の電子装置を用いた例を示す。画像処理装置10は、例えば、制御装置100と、画像入力装置11と、画像出力装置12と、FAX送受信部13とを備える。また、画像処理装置10は、ユーザ・インターフェイス部14と、通信インターフェイス部15と、電源16と、送風ファン17とを備える。
図2は、制御装置100の構成例を示す図である。制御装置100は、複数のモジュールが階層的に接続されて構成されている。図2に示す例では、制御装置100は、システム制御部110、デバイス制御部120、UI制御部130、復帰制御部140の4つのモジュールを備える。また、図2に示す例では、制御装置100の各モジュールは、復帰制御部140からシステム制御部110、デバイス制御部120、UI制御部130という順で、多段かつ直列に接続されている。以下、各モジュールの並びにおいて、復帰制御部140側を前段、UI制御部130側を後段と呼ぶ。
次に、制御装置100における省電力モードからの復帰処理について説明する。図2を参照して説明したように、制御装置100は、4つのモジュールが、復帰制御部140、システム制御部110、デバイス制御部120、UI制御部130の順で直列に接続されて構成されている。この場合、各モジュールは、前段のモジュールから順に、復帰の通知を伝達されて復帰処理を開始する。復帰の通知とは、復帰対象のモジュールに復帰処理を開始させる契機となる通知である。なお、復帰処理の開始の契機(復帰の契機)としては、復帰の通知に代えて、復帰対象のモジュールに電源供給を開始し、リセット制御する操作を行っても良い。また、単に電源の供給開始を復帰処理の開始の契機としても良い。ここで、前段のモジュールが復帰処理を完了した後に後段のモジュールへ復帰の通知を伝達する場合、制御装置100の復帰処理の手順は、次のようになる。
本実施形態の一つの変形例は、システム制御部110も他のモジュール(デバイス制御部120およびUI制御部130)と並行に復帰処理を行う構成である。この構成では、復帰制御部140が他の全てのモジュール(システム制御部110、デバイス制御部120およびUI制御部130)に対して復帰制御を行う。
Claims (4)
- 複数のモジュールを有し、
節電状態からの復帰要因を検知する復帰要因検知手段と、
前記復帰要因検知手段により復帰要因が検知されると、前記複数のモジュールに復帰処理を開始させる復帰制御手段と、
前記複数のモジュールの少なくとも一部であって、ソフトウェアが介在せずに接続確立をするための前処理を必要とする高速シリアル・インターフェイスで直列に接続された3つ以上のモジュールからなるモジュール群と、を備え、
前記モジュール群における下段のモジュールは自身よりも上段の何れかのモジュールを介して節電状態からの復帰の契機が伝達される場合に、復帰処理を実行する際、当該復帰の契機を伝達した上段のモジュールの復帰処理と並行して前記高速シリアル・インターフェイスの接続確立のための当該前処理を開始し、
前記モジュール群における一の下段のモジュールが画像の表示を行うモジュールであり、
前記一の下段のモジュールは、自身の復帰処理が完了し、自身に対する複数の上段のモジュールのうち画像を保持するモジュールとの間の前記高速シリアル・インターフェイスの接続確立のための前記前処理が完了すると、他のモジュールの復帰処理が完了する前に当該上段のモジュールから当該画像を取得し、表示することを特徴とする、電子装置。 - 前記一の下段のモジュール以外の少なくとも一つのモジュールが当該一の下段のモジュールによる表示を制御するモジュールであり、当該一の下段のモジュールは、自身の復帰処理が完了し、上段のモジュールとの間の前記高速シリアル・インターフェイスの接続確立のための前記前処理が完了すると、当該一の下段のモジュールによる表示を制御するモジュールの復帰処理が完了する前に予め定められた画像を表示することを特徴とする、請求項1に記載の電子装置。
- 前記高速シリアル・インターフェイスを介して前記上段のモジュールに接続され、復帰処理を実行する際に当該上段のモジュールの復帰処理と並行して当該上段のモジュールとの間の接続確立のための前記前処理を開始する当該上段のモジュールに対する下段のモジュールが複数ある場合、当該上段のモジュールと複数の当該下段のモジュールの間の各々の当該高速シリアル・インターフェイスに関する当該前処理は、各々、独立して行われることを特徴とする、請求項1に記載の電子装置。
- 前記高速シリアル・インターフェイスは、直列に接続された3つ以上のモジュールにおけるモジュール間の少なくとも2か所に設けられ、
復帰処理を実行する際に当該高速シリアル・インターフェイスは、各々、並行して当該前処理が行われることを特徴とする、請求項3に記載の電子装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018050182A JP7102814B2 (ja) | 2018-03-16 | 2018-03-16 | 電子装置 |
US16/294,881 US11216405B2 (en) | 2018-03-16 | 2019-03-06 | Electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018050182A JP7102814B2 (ja) | 2018-03-16 | 2018-03-16 | 電子装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019160241A JP2019160241A (ja) | 2019-09-19 |
JP7102814B2 true JP7102814B2 (ja) | 2022-07-20 |
Family
ID=67905623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018050182A Active JP7102814B2 (ja) | 2018-03-16 | 2018-03-16 | 電子装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11216405B2 (ja) |
JP (1) | JP7102814B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211351A (ja) | 2009-03-09 | 2010-09-24 | Ricoh Co Ltd | 半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体 |
JP2014071485A (ja) | 2012-09-27 | 2014-04-21 | Canon Inc | 記録装置 |
JP2015103999A (ja) | 2013-11-26 | 2015-06-04 | 京セラドキュメントソリューションズ株式会社 | 表示制御装置及び電子機器 |
JP2016111447A (ja) | 2014-12-03 | 2016-06-20 | 株式会社リコー | 機能制御装置、情報処理装置、画像処理装置及び通信確立方法 |
JP2017071187A (ja) | 2015-10-09 | 2017-04-13 | キヤノン株式会社 | 節電モードを有する装置、該装置の制御方法及びプログラム。 |
JP2017177573A (ja) | 2016-03-30 | 2017-10-05 | キヤノン株式会社 | PCI(Peripheral Component Interconnect)バスに接続されたPCIデバイスを備える情報処理装置及び情報処理装置の制御方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6007529B2 (ja) * | 2012-03-14 | 2016-10-12 | 富士ゼロックス株式会社 | 画像形成装置、情報処理装置およびプログラム |
JP2014085861A (ja) * | 2012-10-24 | 2014-05-12 | Canon Inc | 表示システム、端末装置、表示装置、表示システムの制御方法、端末装置の制御方法、及び、表示装置の制御方法 |
US9628196B2 (en) * | 2013-08-23 | 2017-04-18 | Dell Products L.P. | Interconnect signal transmission system |
JP6700665B2 (ja) | 2015-03-10 | 2020-05-27 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
JP2016197360A (ja) * | 2015-04-06 | 2016-11-24 | 富士通株式会社 | 情報処理装置、情報処理装置の制御プログラム及び情報処理装置の制御方法 |
US9875211B2 (en) * | 2015-06-04 | 2018-01-23 | Synaptics Incorporated | Signal conditioner for high-speed data communications |
US10402361B2 (en) * | 2017-04-28 | 2019-09-03 | Hitachi, Ltd. | Storage system |
JP7322561B2 (ja) * | 2019-07-17 | 2023-08-08 | 富士フイルムビジネスイノベーション株式会社 | 情報処理装置 |
-
2018
- 2018-03-16 JP JP2018050182A patent/JP7102814B2/ja active Active
-
2019
- 2019-03-06 US US16/294,881 patent/US11216405B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211351A (ja) | 2009-03-09 | 2010-09-24 | Ricoh Co Ltd | 半導体集積回路、省電力制御方法、省電力制御プログラム及び記録媒体 |
JP2014071485A (ja) | 2012-09-27 | 2014-04-21 | Canon Inc | 記録装置 |
JP2015103999A (ja) | 2013-11-26 | 2015-06-04 | 京セラドキュメントソリューションズ株式会社 | 表示制御装置及び電子機器 |
JP2016111447A (ja) | 2014-12-03 | 2016-06-20 | 株式会社リコー | 機能制御装置、情報処理装置、画像処理装置及び通信確立方法 |
JP2017071187A (ja) | 2015-10-09 | 2017-04-13 | キヤノン株式会社 | 節電モードを有する装置、該装置の制御方法及びプログラム。 |
JP2017177573A (ja) | 2016-03-30 | 2017-10-05 | キヤノン株式会社 | PCI(Peripheral Component Interconnect)バスに接続されたPCIデバイスを備える情報処理装置及び情報処理装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019160241A (ja) | 2019-09-19 |
US20190286609A1 (en) | 2019-09-19 |
US11216405B2 (en) | 2022-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2293147B1 (en) | Image Forming Apparatus And Method Of Controlling Low Power Thereof | |
JP4578057B2 (ja) | Usbホストの役割をする上流の周辺機器 | |
JP6501441B2 (ja) | データ通信装置、データ通信装置の制御方法、プログラム | |
US20120262751A1 (en) | Image forming apparatus and control method thereof | |
JP2007174555A (ja) | 画像処理装置 | |
JP2006343993A (ja) | 無線通信装置および無線通信装置の制御方法 | |
US8832422B2 (en) | Quick start-up image forming apparatus, image forming method, and image forming system | |
JP2013146053A (ja) | 画像処理装置、画像処理回路及び画像処理装置の制御方法 | |
US20240267717A1 (en) | Information processing apparatus that establishes connection to a communication apparatus, control method, and non-transitory computer-readable storage medium storing program. | |
JP2009205637A (ja) | Usb装置、印刷装置、usb装置の制御方法及びそのプログラム | |
JP7062814B2 (ja) | 通信装置、制御方法およびプログラム | |
JP2003131956A (ja) | デバイス制御システム | |
JP2009207090A (ja) | Usb装置、印刷装置、usb装置の制御方法及びそのプログラム | |
JP7102814B2 (ja) | 電子装置 | |
JP7006026B2 (ja) | 電子機器 | |
CN113727396A (zh) | 电子设备以及通信控制方法 | |
JP6164823B2 (ja) | 印刷装置 | |
JP2004287483A (ja) | 情報処理システムのガイダンス提示方法および装置並びに情報処理システム | |
JP2016111447A (ja) | 機能制御装置、情報処理装置、画像処理装置及び通信確立方法 | |
US20240275901A1 (en) | Image reading apparatus, image reading system, and image reading control method | |
US11949829B2 (en) | Medium processing apparatus that includes notification unit, and method for controlling medium processing apparatus that includes notification unit | |
JP7107238B2 (ja) | 情報処理装置 | |
US9832335B2 (en) | Image forming apparatus with power saving mode | |
JP2002259324A (ja) | データ処理装置 | |
JP3167062B2 (ja) | 画像記録装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210226 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211012 |
|
A603 | Late request for extension of time limit during examination |
Free format text: JAPANESE INTERMEDIATE CODE: A603 Effective date: 20220113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7102814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |