JP7098072B2 - 制御装置、基板処理システム、および制御方法 - Google Patents

制御装置、基板処理システム、および制御方法 Download PDF

Info

Publication number
JP7098072B2
JP7098072B2 JP2021561285A JP2021561285A JP7098072B2 JP 7098072 B2 JP7098072 B2 JP 7098072B2 JP 2021561285 A JP2021561285 A JP 2021561285A JP 2021561285 A JP2021561285 A JP 2021561285A JP 7098072 B2 JP7098072 B2 JP 7098072B2
Authority
JP
Japan
Prior art keywords
processing
lot
substrate
schedule
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021561285A
Other languages
English (en)
Other versions
JPWO2021106581A1 (ja
JPWO2021106581A5 (ja
Inventor
孝文 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2021106581A1 publication Critical patent/JPWO2021106581A1/ja
Publication of JPWO2021106581A5 publication Critical patent/JPWO2021106581A5/ja
Application granted granted Critical
Publication of JP7098072B2 publication Critical patent/JP7098072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Factory Administration (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本開示は、制御装置、基板処理システム、および制御方法に関する。
特許文献１には、全基板処理装置における純水の時間あたりの合計消費量が最大供給量を超えている場合に、いずれかの基板処理装置の処理部に対し再スケジュールを指示することが開示されている。
特開２０１０－１２９６００号公報
本開示は、基板処理装置における用力不足を抑制する技術を提供する。
本開示の一態様による制御装置は、取得部と、選択部と、算出部と、設定部とを備える。取得部は、基板に対する基板処理装置の処理スケジュールを複数の基板処理装置から取得する。選択部は、複数の基板処理装置の優先度に基づいて、新たな基板に対して処理スケジュールを開始する予定である開始予定基板処理装置を選択する。算出部は、処理が開始された処理スケジュールによって使用される用力、および開始予定基板処理装置において新たに開始される処理スケジュールである開始予定処理スケジュールによって使用される用力の合計値を算出する。設定部は、合計値が所与の上限値よりも大きい場合に、合計値が所与の上限値以下となるように、開始予定処理スケジュールの開始タイミングを設定する。
本開示によれば、基板処理装置における用力不足を抑制することができる。
図１は、実施形態に係る基板処理システムの概略構成を示す図である。 図２は、実施形態に係る基板処理装置の概略平面図である。 図３は、実施形態に係るサーバ装置の概略ブロック図である。 図４は、実施形態に係る処理スケジュールの管理処理を説明するフローチャートである。 図５は、実施形態に係る処理スケジュールの管理処理を説明するタイムテーブル、およびタイムチャート（その１）である。 図６は、実施形態に係る処理スケジュールの管理処理を説明するタイムテーブル、およびタイムチャート（その２）である。
以下、添付図面を参照して、本願の開示する制御装置、基板処理システムおよび制御方法の実施形態を詳細に説明する。なお、以下に示す実施形態により開示される制御装置、基板処理システムおよび制御方法が限定されるものではない。また、図面は模式的なものであり、各要素の寸法の関係、各要素の比率などは、現実と異なる場合があることに留意する必要がある。さらに、図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
＜基板処理システムの概要＞
図１は、実施形態に係る基板処理システム１の概略構成を示す図である。基板処理システム１は、複数の基板処理装置１００と、サーバ装置２００（制御装置の一例）とを備える。複数の基板処理装置１００と、サーバ装置２００とは、ネットワークを介して有線、または無線によって通信可能に接続される。
複数の基板処理装置１００は、基板８（図２参照）に対し同じ処理を行う基板処理装置１００が含まれてもよく、異なる処理を行う基板処理装置１００が含まれてもよい。すなわち、複数の基板処理装置１００は、同じ装置であってもよく、異なる装置であってもよい。
複数の基板処理装置１００は、用力供給源３００から用力が供給される。用力は、例えば、ＤＩＷ（DeIonized Water：脱イオン水）や、電力である。基板処理システム１においては、上限値（所与の上限値の一例）が設定されている。例えば、用力がＤＩＷである場合には、複数の基板処理装置１００において同時に使用可能なＤＩＷの上限値が設定されている。また、用力が電力である場合には、複数の基板処理装置１００において同時に使用可能な電力の上限値が設定されている。なお、以下においては、用力の一例として、ＤＩＷを用いて説明することがある。
＜基板処理装置の概要＞
ここで、基板処理装置１００の一例について、図２を参照し説明する。図２は、実施形態に係る基板処理装置１００の概略平面図である。ここでは、水平方向に直交する方向を上下方向として説明する。
基板処理装置１００は、キャリア搬入出部２と、ロット形成部３と、ロット載置部４と、ロット搬送部５と、ロット処理部６と、制御部５０とを有する。
キャリア搬入出部２は、複数枚（例えば、２５枚）の基板８を水平姿勢で上下に並べて収容したキャリア９の搬入、および搬出を行う。
キャリア搬入出部２には、複数個のキャリア９を載置するキャリアステージ１０と、キャリア９の搬送を行うキャリア搬送機構１１と、キャリア９を一時的に保管するキャリアストック１２，１３と、キャリア９を載置するキャリア載置台１４とが設けられている。
キャリア搬入出部２は、外部からキャリアステージ１０に搬入されたキャリア９を、キャリア搬送機構１１を用いてキャリアストック１２や、キャリア載置台１４に搬送する。キャリアストック１２は、ロット処理部６で処理する前の複数枚の基板８を収容するキャリア９を、一時的に保管する。
キャリア載置台１４に搬送され、ロット処理部６で処理する前の複数枚の基板８を収容するキャリア９からは、後述する基板搬送機構１５によって複数枚の基板８が搬出される。
また、キャリア載置台１４に載置され、基板８を収容していないキャリア９には、基板搬送機構１５から、ロット処理部６で処理した後の複数枚の基板８が搬入される。
キャリア搬入出部２は、キャリア載置台１４に載置され、ロット処理部６で処理した後の複数枚の基板８を収容するキャリア９を、キャリア搬送機構１１を用いてキャリアストック１３や、キャリアステージ１０に搬送する。
キャリアストック１３は、ロット処理部６で処理した後の複数枚の基板８を一時的に保管する。キャリアステージ１０に搬送されたキャリア９は、外部へ搬出される。
ロット形成部３には、複数枚（例えば、２５枚）の基板８を搬送する基板搬送機構１５が設けられている。ロット形成部３は、基板搬送機構１５による複数枚（例えば、２５枚）の基板８の搬送を２回行い、複数枚（例えば、５０枚）の基板８からなるロットを形成する。
ロット形成部３は、基板搬送機構１５を用いて、キャリア載置台１４に載置されたキャリア９からロット載置部４へ複数枚の基板８を搬送し、複数枚の基板８をロット載置部４に載置することで、ロットを形成する。
また、ロット形成部３は、ロット処理部６で処理が行われ、ロット載置部４に載置されたロットから、基板搬送機構１５を用いて複数枚の基板８をキャリア９へ搬送する。
ロット載置部４は、ロット搬送部５によってロット形成部３とロット処理部６との間で搬送されるロットをロット載置台１６で一時的に載置（待機）する。ロット載置部４には、搬入側ロット載置台１７と、搬出側ロット載置台１８とが設けられている。
搬入側ロット載置台１７には、処理前のロットが載置される。搬出側ロット載置台１８には、処理後のロットが載置される。搬入側ロット載置台１７、および搬出側ロット載置台１８には、１ロット分の複数枚の基板８が垂直姿勢で前後に並べて載置される。
ロット搬送部５は、ロット載置部４とロット処理部６との間や、ロット処理部６の内部間でロットの搬送を行う。ロット搬送部５には、ロットの搬送を行うロット搬送機構１９が設けられている。ロット搬送機構１９は、ロット載置部４とロット処理部６とに沿わせて配置したレール２０と、ロットを保持しながらレール２０に沿って移動する移動体２１とを有する。
移動体２１には、垂直姿勢で前後に並んだ複数枚の基板８で形成されるロットを保持する基板保持体２２が設けられている。
ロット搬送部５は、搬入側ロット載置台１７に載置されたロットをロット搬送機構１９の基板保持体２２で受取り、受取ったロットをロット処理部６に受け渡す。
また、ロット搬送部５は、ロット処理部６で処理されたロットをロット搬送機構１９の基板保持体２２で受取り、受取ったロットを搬出側ロット載置台１８に受け渡す。
さらに、ロット搬送部５は、ロット搬送機構１９を用いてロット処理部６の内部においてロットの搬送を行う。
ロット処理部６は、複数枚の基板８で形成されたロットにエッチングや、洗浄や、乾燥などの処理を行う。
ロット処理部６には、エッチング処理装置２３と、洗浄処理装置２４と、基板保持体洗浄装置２５と、乾燥処理装置２６とが並べて設けられている。エッチング処理装置２３は、ロットにエッチング処理を行う。洗浄処理装置２４は、ロットの洗浄処理を行う。基板保持体洗浄装置２５、基板保持体２２の洗浄処理を行う。乾燥処理装置２６は、ロットの乾燥処理を行う。なお、各装置２３～２６の台数は、図２に示す台数に限られない。例えば、エッチング処理装置２３の台数は、２台に限られることはなく、１台でもよく、３台以上であってもよい。
エッチング処理装置２３は、エッチング用の処理槽２７と、リンス用の処理槽２８と、基板昇降機構２９，３０とを有する。
エッチング用の処理槽２７には、エッチング用の処理液（以下、「エッチング液」という。）が貯留される。リンス用の処理槽２８には、リンス用の処理液であるＤＩＷが貯留される。
基板昇降機構２９,３０には、ロットを形成する複数枚の基板８が垂直姿勢で前後に並べて保持される。
エッチング処理装置２３は、ロット搬送機構１９の基板保持体２２からロットを基板昇降機構２９で受取り、受取ったロットを基板昇降機構２９で降下させることでロットを処理槽２７のエッチング液に浸漬させてエッチング処理を行う。
その後、エッチング処理装置２３は、基板昇降機構２９を上昇させることでロットを処理槽２７から取り出し、基板昇降機構２９からロット搬送機構１９の基板保持体２２にロットを受け渡す。
そして、ロット搬送機構１９の基板保持体２２からロットを基板昇降機構３０で受取り、受取ったロットを基板昇降機構３０で降下させることでロットを処理槽２８のリンス用の処理液に浸漬させてリンス処理を行う。
その後、エッチング処理装置２３は、基板昇降機構３０を上昇させることでロットを処理槽２８から取り出し、基板昇降機構３０からロット搬送機構１９の基板保持体２２にロットを受け渡す。
洗浄処理装置２４は、洗浄用の処理槽３１と、リンス用の処理槽３２と、基板昇降機構３３,３４とを有する。
洗浄用の処理槽３１には、洗浄用の処理液（ＳＣ－１等）が貯留される。リンス用の処理槽３２には、リンス用の処理液であるＤＩＷが貯留される。基板昇降機構３３,３４には、１ロット分の複数枚の基板８が垂直姿勢で前後に並べて保持される。
乾燥処理装置２６は、処理槽３５と、処理槽３５に対して昇降する基板昇降機構３６とを有する。
処理槽３５には、乾燥用の処理ガス（ＩＰＡ（イソプロピルアルコール）等）が供給される。基板昇降機構３６には、１ロット分の複数枚の基板８が垂直姿勢で前後に並べて保持される。
乾燥処理装置２６は、ロット搬送機構１９の基板保持体２２からロットを基板昇降機構３６で受取り、受取ったロットを基板昇降機構３６で降下させて処理槽３５に搬入し、処理槽３５に供給した乾燥用の処理ガスでロットの乾燥処理を行う。そして、乾燥処理装置２６は、基板昇降機構３６でロットを上昇させ、基板昇降機構３６からロット搬送機構１９の基板保持体２２に、乾燥処理を行ったロットを受け渡す。
基板保持体洗浄装置２５は、処理槽３７を有する。基板保持体洗浄装置２５は、処理槽３７に洗浄用の処理液であるＤＩＷ、および乾燥ガスを供給できるようになっており、ロット搬送機構１９の基板保持体２２に洗浄用の処理液を供給した後、乾燥ガスを供給することで基板保持体２２の洗浄処理を行う。
制御部５０は、基板処理装置１００の各部（キャリア搬入出部２、ロット形成部３、ロット載置部４、ロット搬送部５、ロット処理部６）の動作を制御する。制御部５０は、スイッチなどからの信号に基づいて、基板処理装置１００の各部の動作を制御する。
制御部５０は、例えばコンピュータからなり、コンピュータで読み取り可能な記憶媒体３８を有する。記憶媒体３８には、基板処理装置１００において実行される各種の処理を制御するプログラムが格納される。例えば、記憶媒体３８には、基板処理装置１００における処理スケジュールが格納される。
処理スケジュールは、基板処理装置１００が基板８に対して行う全処理のスケジュールである。すなわち、処理スケジュールは、ロットに対し、基板処理装置１００で行われる処理全体の処理スケジュールである。具体的には、処理スケジュールは、ロット処理部６における処理スケジュールである。例えば、処理スケジュールは、処理前のロットが搬入側ロット載置台１７から搬出されてから、処理後のロットが搬出側ロット載置台１８に搬入されるまでのスケジュールである。
処理スケジュールには、処理において使用される用力に関する情報が含まれる。処理スケジュールには、ロットに対しロット処理部６によって各処理を行う場合に使用されるＤＩＷの量に関する情報が含まれる。
制御部５０は、記憶媒体３８に記憶されたプログラムを読み出して実行することによって基板処理装置１００の動作を制御する。なお、プログラムは、コンピュータによって読み取り可能な記憶媒体３８に記憶されていたものであって、他の記憶媒体から制御部５０の記憶媒体３８にインストールされたものであってもよい。
コンピュータによって読み取り可能な記憶媒体３８としては、例えばハードディスク（ＨＤ）、フレキシブルディスク（ＦＤ）、コンパクトディスク（ＣＤ）、マグネットオプティカルディスク（ＭＯ）、メモリカードなどがある。
また、制御部５０は、サーバ装置２００から送信される処理スケジュールの開始信号に基づいてロットに対する処理を開始する。
＜サーバ装置＞
次に、サーバ装置２００について図３を参照し説明する。図３は、実施形態に係るサーバ装置２００の概略ブロック図である。
サーバ装置２００は、通信部２０１と、制御部２０２と、記憶部２０３とを備える。通信部２０１は、各基板処理装置１００とネットワークを介して通信を行う通信インターフェースである。通信部２０１は、各基板処理装置１００から処理スケジュールを受信する。また、通信部２０１は、制御部２０２によって許可された各基板処理装置１００における処理スケジュールの開始信号を各基板処理装置１００に送信する。
記憶部２０３は、ＲＡＭ（Random Access Memory）、フラッシュメモリ（Flash Memory）等の半導体メモリ素子、または、ハードディスク、光ディスク等の記憶装置によって実現される。記憶部２０３には、サーバ装置２００において実行される各種の処理を制御するプログラムが格納される。また、記憶部２０３には、各基板処理装置１００の処理スケジュールに基づいて生成されたタイムテーブルが記憶される。制御部２０２は、記憶部２０３に記憶されたプログラムを読み出して実行することによってサーバ装置２００の動作を制御する。
なお、かかるプログラムは、コンピュータによって読み取り可能な記憶媒体に記録されていたものであって、その記憶媒体からサーバ装置２００の記憶部２０３にインストールされたものであってもよい。コンピュータによって読み取り可能な記憶媒体としては、例えば、ハードディスク、コンパクトディスク、メモリカードなどがある。
制御部２０２は、取得部２１０と、優先度設定部２１１と、タイムテーブル生成部２１２と、選択部２１３と、判定部２１４と、算出部２１５と、設定部２１６と、指示部２１７とを備える。
制御部２０２は、コントローラ（controller）であり、ＣＰＵ（Central Processing Unit）やＭＰＵ（Micro Processing Unit）等によって、記憶部２０３内部の記憶デバイスに記憶されている各種プログラムがＲＡＭを作業領域として実行される。これにより、制御部２０２は、取得部２１０、優先度設定部２１１、タイムテーブル生成部２１２、選択部２１３、判定部２１４、算出部２１５、設定部２１６、および指示部２１７として機能する。
また、制御部２０２は、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）等の集積回路により実現することができる。なお、取得部２１０、優先度設定部２１１、タイムテーブル生成部２１２、選択部２１３、判定部２１４、算出部２１５、設定部２１６、および指示部２１７は、統合されてもよく、また複数に分けられてもよい。
取得部２１０は、基板８に対する基板処理装置１００の処理スケジュールを複数の基板処理装置１００から取得する。処理スケジュールには、処理が開始されたロットに関する処理スケジュール、および処理予定のロットに関する処理スケジュールが含まれる。処理予定のロットは、基板処理装置１００のロット処理部６において次に処理が開始されるロットである。
また、取得部２１０は、キャリア搬入出部２に搬入され、処理が開始される前の基板８に関する情報を各基板処理装置１００から取得する。処理が開始される前の基板８に関する情報は、例えば、キャリア搬入出部２に搬入された処理前の基板８の枚数に関する情報である。
優先度設定部２１１は、各基板処理装置１００における優先度を設定する。優先度設定部２１１は、各基板処理装置１００に対して定められた優先度を設定する。例えば、優先度設定部２１１は、或る基板処理装置１００に対して優先度「１」を設定する。また、優先度設定部２１１は、別の基板処理装置１００に対して優先度「２」を設定する。優先度は、数値が小さいほど優先度が高いことを意味する。なお、数値が大きいほど優先度を高くしてもよい。
また、優先度設定部２１１は、複数の基板処理装置１００の状態に基づいて優先度を設定する。具体的には、優先度設定部２１１は、警告中、またはメンテナンス中の処理槽（処理部の一例）を有する基板処理装置１００の優先度を低くする。例えば、優先度設定部２１１は、優先度が「１」である基板処理装置１００の或る処理槽が警告中、またはメンテナンス中である場合には、基板処理装置１００の優先度を低くし、優先度「２」とする。
また、優先度設定部２１１は、処理前の基板８の数が多い基板処理装置１００の優先度を高くする。例えば、優先度設定部２１１は、優先度が「３」である基板処理装置１００において、処理前の基板８の数が予め設定された所定数よりも多い場合に、基板処理装置１００の優先度を高くし、優先度を「２」とする。また、例えば、優先度設定部２１１は、複数の基板処理装置１００のうち、処理前の基板８の数が多い基板処理装置１００の優先度を、処理前の基板８の数が少ない基板処理装置１００の優先度よりも高くしてもよい。
なお、優先度は、基板処理装置１００の数に応じて設定される。例えば、基板処理装置１００の数が「１０」である場合には、優先度は、「１」～「１０」まで設定される。また、優先度は、階層として設定されてもよい。優先度は、「１－１」、「１－２」、「２－１」、「２－２」、「２－３」および「３－１」などと設定されてもよい。この場合、例えば、優先度「１－２」は、「１－１」よりも低く、かつ「２－１」よりも高い。
タイムテーブル生成部２１２は、各基板処理装置１００から取得された処理スケジュールに基づいてタイムテーブルを生成する。タイムテーブル生成部２１２は、処理が開始されたロットの処理スケジュールに基づいて、各基板処理装置１００によって処理が開始されたロットにおける用力のタイムテーブルを生成する。
また、タイムテーブル生成部２１２は、基板処理装置１００におけるロットの処理が許可された場合に、新たに処理が許可されて、処理が開始されるロットの処理スケジュールに基づいて、タイムテーブルを更新する。具体的には、タイムテーブル生成部２１２は、処理が開始されたロットにおける用力のタイムテーブルに、処理が開始されるロットにおける用力の処理スケジュールを加え、用力のタイムテーブルを更新する。
選択部２１３は、複数の基板処理装置１００の優先度に基づいて、新たなロット（基板８の一例）に対して処理スケジュールを開始する予定である基板処理装置１００(開始予定基板処理装置の一例)を選択する。すなわち、選択部２１３は、優先度に基づいてロットの処理を許可するか否かを判定する基板処理装置１００を選択する。選択部２１３は、優先度が高い順に基板処理装置１００を選択する。
判定部２１４は、選択部２１３によって選択された基板処理装置１００において処理前のロットがあるか否かを判定する。また、判定部２１４は、後述する用力の合計値が上限値よりも大きいか否かを判定する。
算出部２１５は、処理が開始された処理スケジュールによって使用される用力、および新たなロット（基板の一例）に対して処理スケジュールを開始する予定である基板処理装置１００（開始予定基板処理装置の一例）において新たに開始される処理スケジュールである開始予定処理スケジュールによって使用される用力の合計値を算出する。具体的には、算出部２１５は、各基板処理装置１００において処理が開始された処理スケジュールを終了するまでに使用される用力の加算値に、開始予定処理スケジュールによって使用される用力を加算し、合計値を算出する。例えば、算出部２１５は、各基板処理装置１００において処理が開始された処理スケジュールを終了するまでに使用される各ＤＩＷの値を加算した加算値に、開始予定処理スケジュールによって使用されるＤＩＷの値を加算し、ＤＩＷの合計値を算出する。
設定部２１６は、各基板処理装置１００における開始予定処理スケジュールの開始タイミングを設定する。設定部２１６は、合計値が上限値以下である場合には、開始予定処理スケジュールの実行を許可する。すなわち、設定部２１６は、合計値が上限値以下である場合には、開始予定処理スケジュールによる処理を許可し、基板処理装置１００において新たなロットに対する処理を開始させる。
また、設定部２１６は、合計値が上限値（所与の上限値の一例）よりも大きい場合に、合計値が上限値以下となるように、開始予定処理スケジュールの開始タイミングを設定する。具体的には、設定部２１６は、合計値が上限値よりも大きい場合に、合計値が上限値以下となるように、開始予定処理スケジュールの開始タイミングを遅らせる。
指示部２１７は、設定部２１６によって許可された開始予定処理スケジュールを実行する基板処理装置１００に対する処理スケジュールの開始信号を生成する。
次に、実施形態に係る処理スケジュールの管理処理について図４を参照し、説明する。図４は、実施形態に係る処理スケジュールの管理処理を説明するフローチャートである。
サーバ装置２００は、処理を開始したロットに関する処理スケジュール、および処理前のロットの数を各基板処理装置１００から取得し（Ｓ１００）、処理が開始されたロットに対するタイムテーブルを生成する（Ｓ１０１）。
サーバ装置２００は、各基板処理装置１００の優先度を設定する（Ｓ１０２）。サーバ装置２００は、優先度に基づいて新たなロットに対する処理を許可するか否かを判定する基板処理装置１００を選択する（Ｓ１０３）。
サーバ装置２００は、選択した基板処理装置１００において、処理前のロットが有るか否かを判定する（Ｓ１０４）。サーバ装置２００は、処理前のロットが無い場合には（Ｓ１０４：Ｎｏ）、未選択の基板処理装置１００が有るか否か判定する（Ｓ１１１）。サーバ装置２００は、処理前のロットが有る場合には（Ｓ１０４：Ｙｅｓ）、処理予定のロットにおける処理スケジュールを取得する（Ｓ１０５）。すなわち、サーバ装置２００は、開始予定処理スケジュールを取得する。
サーバ装置２００は、用力の合計値を算出し（Ｓ１０６）、合計値が上限値よりも大きいか否かを判定する（Ｓ１０７）。用力は、予め設定された用力、例えば、ＤＩＷである。なお、用力は、複数の用力、例えば、ＤＩＷ、および電力が含まれてもよい。用力に複数の用力が含まれる場合には、用力毎に判定が行われる。
サーバ装置２００は、用力の合計値が上限値よりも大きい場合には（Ｓ１０７：Ｙｅｓ）、ロットの処理開始を抑制する（Ｓ１０８）。具体的には、サーバ装置２００は、用力の合計値が上限値よりも小さくなるように、開始予定処理スケジュールの開始タイミングを設定する。
サーバ装置２００は、用力の合計値が上限値以下である場合には（Ｓ１０７：Ｎｏ）、処理予定のロットに対する処理を許可する（Ｓ１０９）。すなわち、サーバ装置２００は、開始予定処理スケジュールの開始を許可する。サーバ装置２００は、許可したロットに対する処理スケジュールをタイムテーブルに追加し、タイムテーブルを更新する（Ｓ１１０）。
サーバ装置２００は、未選択の基板処理装置１００が有るか否か判定し（Ｓ１１１）、未選択の基板処理装置１００が有る場合には（Ｓ１１１：Ｙｅｓ）、新たに基板処理装置１００を選択する（Ｓ１０３）。サーバ装置２００は、未選択の基板処理装置１００が無い場合には（Ｓ１１１：Ｎｏ）、処理を終了する。
次に、実施形態に係る処理スケジュール管理処理について図５、および図６のタイムテーブル、およびタイムチャートを参照し説明する。図５は、実施形態に係る処理スケジュールの管理処理を説明するタイムテーブル、およびタイムチャート（その１）である。図６は、実施形態に係る処理スケジュールの管理処理を説明するタイムテーブル、およびタイムチャート（その２）である。
ここでは、基板処理システム１は、３つの基板処理装置１００（以下、基板処理装置Ａ～Ｃと称する場合がある。）を有するものとする。優先度は、基板処理装置Ｂが最も低く、基板処理装置Ａ、および基板処理装置Ｃの順に高い。
また、基板処理装置Ａは、ロットに対する処理として、６つの処理（処理Ａ－１～Ａ－６）を実行する。基板処理装置Ｂは、ロットに対する処理として、６つの処理（処理Ｂ－１～Ｂ－６）を実行する。また、基板処理装置Ｃは、ロットに対する処理として、５つの処理（処理Ｃ－１～Ｃ－５）を実行する。
また、基板処理装置Ａは、処理「Ａ－１」、および処理「Ａ－２」を行う処理装置を２つ有し、処理「Ａ－３」、および処理「Ａ－４」を行う処理装置を２つ有する。また、基板処理装置Ｂは、処理「Ｂ－１」、および処理「Ｂ－２」を行う処理装置を２つ有し、処理「Ｂ－３」、および処理「Ｂ－４」を行う処理装置を２つ有する。
また、図５、および図６では、各基板処理装置Ａ～Ｃにおけるロットの処理順を「１」～「５」、または「１」～「３」の順で付す。また、用力としてＤＩＷを一例とし、各処理で使用されるＤＩＷの量を、処理の下に示す。また、ＤＩＷの上限値は、７００Ｌ／ｍｉｎである。例えば、基板処理装置Ａにおいて、処理「Ａ－１」ではＤＩＷは使用されず、処理「Ａ－２」では８０Ｌ／ｍｉｎのＤＩＷが使用される。
まず、図５を用いて各基板処理装置１００における処理スケジュールを説明する。
時間ｔ０では、基板処理装置Ａでは、ロット「１」に対し、処理「Ａ－４」が実行されており、ロット「２」に対し、処理「Ａ－３」が実行されている。また、ロット「３」に対し、処理「Ａ－２」が実行されており、ロット「４」に対し、処理「Ａ－１」が実行されている。また、ロット「５」に対しては、処理予定となっている。
また、基板処理装置Ｂでは、ロット「１」に対し、処理「Ｂ－４」が実行されており、ロット「２」に対し、処理「Ｂ－３」が実行されている。また、ロット「３」に対し、処理「Ｂ－２」が実行されており、ロット「４」に対し、処理「Ｂ－１」が実行されている。また、ロット「５」に対しては、処理は開始されていない。
また、基板処理装置Ｃでは、ロット「１」に対し、処理「Ｃ－５」が実行されており、ロット「２」に対し、処理「Ｃ－２」が実行されている。
このような状況において、基板処理装置Ａ、および基板処理装置Ｂが、各ロット「５」に対し、処理を開始すると、時間ｔ１において、基板処理システム１の全体におけるＤＩＷの合計値が、上限値よりも大きくなる。そのため、基板処理装置Ａ～Ｃの少なくとも一つに十分なＤＩＷを供給できなくなる。
そのため、実施形態に係るサーバ装置２００は、図６に示すように、新たなロットに対する処理スケジュールの開始タイミングを設定する。
サーバ装置２００は、時間ｔ０において、優先度が高い基板処理装置Ａについてロット「５」の処理を開始した場合に、ＤＩＷの合計値が上限値よりも大きくなるか否かを判定する。ここでは、基板処理装置Ａにおいてロット「５」の処理を開始しても、ＤＩＷの合計値は、上限値よりも大きくならないため、サーバ装置２００は、基板処理装置Ａにおけるロット「５」の処理を許可する。
さらに、サーバ装置２００は、基板処理装置Ｂにおけるロット「５」の処理を開始した場合に、ＤＩＷの合計値が上限値よりも大きくなるか否かを判定する。ここでは、基板処理装置Ｂにおいてロット「５」の処理を開始すると、ＤＩＷの合計値が上限値よりも大きくなるため、基板処理装置Ｂに対し、ロット「５」の処理スケジュールを開始する開始タイミングを遅らせる。
そして、サーバ装置２００は、時間ｔ２において基板処理装置Ｂについてロット「５」の処理を開始した場合であっても、ＤＩＷの合計値が上限値以下になると判定する。そのため、サーバ装置２００は、基板処理装置Ｂに対し、ロット「５」の処理を許可する。
サーバ装置２００は、取得部２１０と、選択部２１３と、算出部２１５と、設定部２１６とを備える。取得部２１０は、基板８に対する基板処理装置１００の処理スケジュールを複数の基板処理装置１００から取得する。選択部２１３は、複数の基板処理装置１００の優先度に基づいて、新たな基板８に対して処理スケジュールを開始する予定である基板処理装置１００（開始予定基板処理装置の一例）を選択する。算出部２１５は、処理が開始された処理スケジュールによって使用される用力、および基板処理装置１００において新たに開始される処理スケジュールである開始予定処理スケジュールによって使用される用力の合計値を算出する。設定部２１６は、合計値が所与の上限値よりも大きい場合に、合計値が所与の上限値以下となるように、開始予定処理スケジュールの開始タイミングを設定する。処理スケジュールは、基板処理装置１００が基板８に対して行う全処理のスケジュールである。
これにより、サーバ装置２００は、用力が不足することを抑制ことができる。また、サーバ装置２００は、基板８に対する処理スケジュールが開始された後に、用力不足による処理スケジュールの停止を抑制することができる。そのため、サーバ装置２００は、処理スケジュールの途中で、基板８の処理が停止することを抑制し、基板８に対する処理スケジュールを一定の時間で終了させることができる。従って、サーバ装置２００は、基板８に対する処理ばらつきの発生を抑制することができる。
サーバ装置２００は、優先度設定部２１１を備える。優先度設定部２１１は、複数の基板処理装置１００の状態に基づいて優先度を設定する。
これにより、サーバ装置２００は、各基板処理装置１００の状態に基づいて、各基板処理装置１００の処理スケジュールを開始させることができる。すなわち、サーバ装置２００は、各基板処理装置１００の状態に基づいて、処理スケジュールを開始させる順番を変更することができる。
優先度設定部２１１は、警告中、またはメンテナンス中のロット処理部６（処理部の一例）を有する基板処理装置１００の優先度を低くする。
これにより、サーバ装置２００は、警告中、またはメンテナンス中のロット処理部６を有する基板処理装置１００において基板に対する処理が開始されることを抑制することができる。
優先度設定部２１１は、処理前の基板８の数が多い基板処理装置１００の優先度を高くする。
これにより、サーバ装置２００は、処理前の基板８の数が多い基板処理装置１００における処理を促進させることができる。
＜変形例＞
変形例に係るサーバ装置２００は、処理前の基板８の待機時間が長い基板処理装置１００の優先度を高くしてもよい。例えば、変形例に係るサーバ装置２００は、ロットの待機時間が予め設定された所定待機時間よりも長い基板処理装置１００の優先度を高くする。また、例えば、変形例に係るサーバ装置２００は、複数の基板処理装置１００のうち、待機時間が長いロットを有する基板処理装置１００の優先度を、待機時間が短いロットを有する基板処理装置１００よりも高くしてもよい。
これにより、変形例に係るサーバ装置２００は、待機時間が長い基板８を有する基板処理装置１００における処理を促進させることができる。
変形例に係るサーバ装置２００は、複数の基板処理装置１００から処理を開始したロットに対する処理スケジュール、および処理前の新たなロットに対する処理スケジュールをまとめて取得してもよい。
基板処理装置１００は、基板を一枚ずつ処理する枚葉式の基板処理装置１００であってもよい。また、基板処理装置１００は、枚葉式の基板処理装置１００が含まれてもよい。
上記実施形態、および変形例に係る基板処理システム１は、組み合わせて適用されてもよい。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の請求の範囲及びその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
１ 基板処理システム
６ ロット処理部
８ 基板
５０ 制御部
１００ 基板処理装置
２００ サーバ装置（制御装置）
２０１ 通信部
２０２ 制御部
２０３ 記憶部
２１０ 取得部
２１１ 優先度設定部
２１２ タイムテーブル生成部
２１３ 選択部
２１４ 判定部
２１５ 算出部
２１６ 設定部
３００ 用力供給源

Claims (7)

  1. 基板に対する基板処理装置の処理スケジュールを複数の基板処理装置から取得する取得部と、
    前記複数の基板処理装置の優先度に基づいて、新たな基板に対して処理スケジュールを開始する予定である開始予定基板処理装置を選択する選択部と、
    処理が開始された前記処理スケジュールによって使用される用力、および前記開始予定基板処理装置において新たに開始される前記処理スケジュールである開始予定処理スケジュールによって使用される用力の合計値を算出する算出部と、
    前記合計値が所与の上限値よりも大きい場合に、前記合計値が前記所与の上限値以下となるように、前記開始予定処理スケジュールの開始タイミングを設定する設定部と
    を備え、
    前記処理スケジュールは、前記基板処理装置が前記基板に対して行う全処理のスケジュールである、制御装置。
  2. 前記複数の基板処理装置の状態に基づいて前記優先度を設定する優先度設定部
    を備える請求項１に記載の制御装置。
  3. 前記優先度設定部は、
    警告中、またはメンテナンス中の処理部を有する基板処理装置の前記優先度を低くする
    請求項２に記載の制御装置。
  4. 前記優先度設定部は、
    処理前の前記基板の数が多い前記基板処理装置の前記優先度を高くする
    請求項２に記載の制御装置。
  5. 前記優先度設定部は、
    処理前の前記基板の待機時間が長い前記基板処理装置の前記優先度を高くする
    請求項２に記載の制御装置。
  6. 請求項１～５のいずれか一つに記載の制御装置と、
    前記複数の基板処理装置と
    を備える基板処理システム。
  7. 基板に対する基板処理装置の処理スケジュールを複数の基板処理装置から取得する取得工程と、
    前記複数の基板処理装置の優先度に基づいて、新たな基板に対して処理スケジュールを開始する予定である開始予定基板処理装置を選択する選択工程と、
    処理が開始された前記処理スケジュールによって使用される用力、および前記開始予定基板処理装置において新たに開始される前記処理スケジュールである開始予定処理スケジュールによって使用される用力の合計値を算出する算出工程と、
    前記合計値が所与の上限値よりも大きい場合に、前記合計値が前記所与の上限値以下となるように、前記開始予定処理スケジュールの開始タイミングを設定する設定工程と
    を含み、
    前記処理スケジュールは、前記基板処理装置が前記基板に対して行う全処理のスケジュールである、制御方法。
JP2021561285A 2019-11-26 2020-11-12 制御装置、基板処理システム、および制御方法 Active JP7098072B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019212843 2019-11-26
JP2019212843 2019-11-26
PCT/JP2020/042170 WO2021106581A1 (ja) 2019-11-26 2020-11-12 制御装置、基板処理システム、および制御方法

Publications (3)

Publication Number Publication Date
JPWO2021106581A1 JPWO2021106581A1 (ja) 2021-06-03
JPWO2021106581A5 JPWO2021106581A5 (ja) 2022-03-09
JP7098072B2 true JP7098072B2 (ja) 2022-07-08

Family

ID=76130206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021561285A Active JP7098072B2 (ja) 2019-11-26 2020-11-12 制御装置、基板処理システム、および制御方法

Country Status (5)

Country Link
JP (1) JP7098072B2 (ja)
KR (1) KR102506832B1 (ja)
CN (1) CN114651318B (ja)
TW (1) TW202137366A (ja)
WO (1) WO2021106581A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102425A (ja) 1999-09-30 2001-04-13 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理装置のシミュレート装置並びにコンピュータ読み取り可能な記録媒体
JP2003173204A (ja) 2001-12-07 2003-06-20 Mitsubishi Electric Corp 処理装置への割り付け方法
JP2010129600A (ja) 2008-11-25 2010-06-10 Dainippon Screen Mfg Co Ltd 基板処理システム及びそのスケジュール作成方法
JP2010225982A (ja) 2009-03-25 2010-10-07 Toshiba Corp 被処理物の処理方法、処理装置および半導体装置の製造方法
JP6176032B2 (ja) 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
JP2019197761A (ja) 2018-05-07 2019-11-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、電力制御装置、基板処理方法および電力制御方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06176032A (ja) * 1992-12-03 1994-06-24 Nippon Telegr & Teleph Corp <Ntt> 生産管理システムおよび方法
KR20000030185A (ko) * 2000-01-31 2000-06-05 강용호 인터넷 사이트 운용방법
JP4073186B2 (ja) * 2001-09-20 2008-04-09 大日本スクリーン製造株式会社 基板処理装置のスケジュール作成方法及びそのプログラム
JP5032048B2 (ja) * 2006-03-31 2012-09-26 東京エレクトロン株式会社 基板処理装置の制御装置，制御方法および制御プログラムを記憶した記録媒体
JP5118530B2 (ja) * 2008-03-26 2013-01-16 大日本スクリーン製造株式会社 基板処理装置のスケジュール作成方法及びそのプログラム

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102425A (ja) 1999-09-30 2001-04-13 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理装置のシミュレート装置並びにコンピュータ読み取り可能な記録媒体
JP2003173204A (ja) 2001-12-07 2003-06-20 Mitsubishi Electric Corp 処理装置への割り付け方法
JP2010129600A (ja) 2008-11-25 2010-06-10 Dainippon Screen Mfg Co Ltd 基板処理システム及びそのスケジュール作成方法
JP2010225982A (ja) 2009-03-25 2010-10-07 Toshiba Corp 被処理物の処理方法、処理装置および半導体装置の製造方法
JP6176032B2 (ja) 2013-01-30 2017-08-09 日亜化学工業株式会社 半導体発光素子
JP2019197761A (ja) 2018-05-07 2019-11-14 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、電力制御装置、基板処理方法および電力制御方法

Also Published As

Publication number Publication date
WO2021106581A1 (ja) 2021-06-03
CN114651318B (zh) 2023-04-14
CN114651318A (zh) 2022-06-21
JPWO2021106581A1 (ja) 2021-06-03
KR20220103994A (ko) 2022-07-25
TW202137366A (zh) 2021-10-01
KR102506832B1 (ko) 2023-03-06

Similar Documents

Publication Publication Date Title
JP5505384B2 (ja) 基板処理装置、基板処理方法および記憶媒体
US7645713B2 (en) Substrate processing system and substrate processing method
KR102549290B1 (ko) 기판 액처리 장치, 기판 액처리 방법, 및 기판 액처리 프로그램이 기록된 컴퓨터 판독 가능한 기억 매체
US10770283B2 (en) Substrate aligning method, substrate receiving method, substrate liquid processing method, substrate aligning apparatus, substrate receiving apparatus, substrate liquid processing apparatus, and substrate processing system
JP6118689B2 (ja) 基板液処理装置及び基板液処理方法並びに基板液処理プログラムを記憶したコンピュータ読み取り可能な記憶媒体
KR20100090651A (ko) 기판 처리 장치
JP2011082276A (ja) 基板処理装置、基板処理方法及び記憶媒体
US8682472B2 (en) Transfer system and control method of the same
US20110208344A1 (en) Substrate processing system, substrate processing method and storage medium
US20050061240A1 (en) Substrate processing apparatus and substrate processing method
JP7098072B2 (ja) 制御装置、基板処理システム、および制御方法
KR101849735B1 (ko) 기판 처리 장치, 기판 반송 방법 및 기억 매체
CN213635931U (zh) 批量形成机构和基板处理装置
KR101723264B1 (ko) 기판 처리 시간 설정 방법 및 기억 매체
JP6517845B2 (ja) スケジューラ、基板処理装置、及び基板搬送方法
US11189481B2 (en) Substrate processing apparatus and substrate processing method
JP6870941B2 (ja) 搬送条件設定装置、基板処理装置、および搬送条件設定方法
JP6079510B2 (ja) 基板処理システム、基板処理方法及び記憶媒体
CN114548708A (zh) 空晶圆盒管理方法、装置、计算机设备和存储介质
KR102243966B1 (ko) 도포, 현상 장치, 도포, 현상 장치의 운전 방법 및 기억 매체
KR102172308B1 (ko) 도포, 현상 장치, 도포, 현상 방법 및 기억 매체
JP2009239000A (ja) 基板処理システム
CN110634770B (zh) 基板处理装置、基板处理方法以及存储介质
WO2021112022A1 (ja) 基板処理装置および基板処理方法
US20240203768A1 (en) Semiconductor manufacturing apparatus and method for controlling operation of semiconductor manufacturing apparatus

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220216

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20220216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220628

R150 Certificate of patent or registration of utility model

Ref document number: 7098072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150