JP7098061B2 - ハーフブリッジコンバータのパワー半導体を保護するシステム及び方法 - Google Patents

Description

本発明は、包括的に、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護する方法及びシステムに関する。

今日では、電力変換装置のスイッチング周波数が増加している。ＧａＮ及びＳｉＣ半導体等のワイドバンドギャップ半導体デバイスは、従来技術よりも高速のスイッチング性能を提供する。

ワイドバンドギャップ半導体パワーデバイスは、例えば、１０Ｖ／ｎｓを超える高速でスイッチングすることができる。これによって、スイッチング損失は低下し、より高いスイッチング周波数での使用が可能になる。

電力変換装置の動作中には、多くの故障が電力変換装置で起こる可能性がある。これらの考えられるすべての故障の全ての中でも、短絡故障は主要な故障である。そこには破壊的な可能性があるため、短絡問題を見逃すことができず、注意して対処する必要がある。

現在、シリコンパワートランジスタは、１０分の１μ秒の間の短絡に耐えることができる。最近のシリコンカーバイド（ＳｉＣ）又は窒化ガリウム（ＧａＮ）等のワイドバンドギャップデバイスの出現に伴い、短絡を考慮したこれらの新しいコンポーネントの頑健性が疑問視され調査されており、これらのデバイスの頑健性が著しく低下していると考えられている。短絡挙動に関わるメカニズムは十分には分かっていないが、電流密度の増加に伴うチップサイズの減少が、この頑健性の低下の理由の１つであると考えられている。

ワイドバンドギャップ半導体は短絡に耐える能力が限られているため、短絡検出時間が極めて重要になる。現行のＧａＮデバイスでは、半導体の健全性を確保するため、短絡時間を２００ｎｓより短くしなければならない。この時間中に、短絡を確実に検出し、ラッチし、最後に、ゲートバッファ段によって停止しなければならない。ラッチ段及びバッファ段には伝播遅延がある。さらに、スプリアスの挙動を回避するために、何らかのフィルタリングが必要となる場合がある。短絡時間からこれらすべての遅延を減算すると、保護スキームの最小検出時間及び反応時間は、数十ナノ秒程度となる。

本発明は、ハーフブリッジコンバータのパワー半導体の高速保護を可能にすることを目的としている。

それゆえ、本発明は、第１のパワー半導体のドレインが正電源に接続され、第１のパワー半導体のソースが負荷及び第２のパワー半導体のドレインに接続され、第２のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムであって、第１のパワー半導体を流れる電流は、第１の電流微分検知手段及び第２の電流微分検知手段によって検知され、第２のパワー半導体を流れる電流は、第３の電流微分検知手段及び第４の電流微分検知手段によって検知され、第１の電流微分検知手段は、第１のパワー半導体を流れる電流が増加すると正電圧を提供し、第２の電流微分検知手段は、第１のパワー半導体を流れる電流が増加すると負電圧を提供し、第３の電流微分検知手段は、第２のパワー半導体を流れる電流が増加すると正電圧を提供し、第４の電流微分検知手段は、第２のパワー半導体を流れる電流が増加すると負電圧を提供することと、システムは、
第１の電流微分検知手段及び第３の電流微分検知手段が同じ符号の電圧を提供する場合に第１のパワー半導体のゲート上の電圧を下げる手段と、
第２の電流微分検知手段及び第４の電流微分検知手段が同じ符号の電圧を提供する場合に第２のパワー半導体のゲート上の電圧を下げる手段と、
を備えることと、を特徴とする、システムに関する。

本発明はまた、第１のパワー半導体のドレインが正電源に接続され、第１のパワー半導体のソースが第２のパワー半導体の負荷及びドレインに接続され、第２のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護する方法であって、第１のパワー半導体を流れる電流は、第１の電流微分検知手段及び第２の電流微分検知手段によって検知され、第２のパワー半導体を流れる電流は、第３の電流微分検知手段及び第４の電流微分検知手段によって検知され、第１の電流微分検知手段は、第１のパワー半導体を流れる電流が増加すると正電圧を提供し、第２の電流微分検知手段は、第１のパワー半導体を流れる電流が増加すると負電圧を提供し、第３の電流微分検知手段は、第２のパワー半導体を流れる電流が増加すると正電圧を提供し、第４の電流微分検知手段は、第２のパワー半導体を流れる電流が増加すると負電圧を提供することと、方法は、
第１の電流微分検知手段及び第３の電流微分検知手段が同じ符号の電圧を提供する場合に第１のパワー半導体のゲート上の電圧を下げるステップと、
第２の電流微分検知手段及び第４の電流微分検知手段が同じ符号の電圧を提供する場合に第２のパワー半導体のゲート上の電圧を下げるステップと
を含むことと、を特徴とする、方法に関する。

そのため、本発明では、ゲート電圧によって短絡事象中のスイッチの電流を直接制御する。短絡に対するスイッチの頑健性は短絡電流に関連するため、この制御により、短絡に耐えるスイッチの能力は向上する。

特定の特徴によれば、システムは、各電流微分検知手段について、電流微分検知手段によって提供される電圧をフィルタリングするフィルタを更に備える。

そのため、測定信号に結合した任意のスプリアスの電流微分又は寄生電圧は、フィルタによって排除されることになる。

特定の特徴によれば、システムは、各電流微分検知手段について、電流微分検知手段によって提供されるフィルタリングされた電圧を増幅する増幅器を更に備える。

そのため、電流微分検知手段からの測定信号は、センサに負荷をかけることなくゲート電圧を制御することができる。

特定の特徴によれば、第１の電流微分検知手段によって提供されるフィルタリングされた信号を増幅する増幅器は、第１のトランジスタ及び第１の抵抗器からなり、第１のトランジスタのコレクタは第１のパワー半導体デバイスのゲートに接続され、第１のトランジスタのエミッタは第１の抵抗器の第１の端子に接続され、第３の電流微分検知手段によって提供されるフィルタリングされた信号を増幅する増幅器は、第２のトランジスタ及び第２の抵抗器からなり、第２のトランジスタのコレクタは第１の抵抗器の第２の端子に接続され、第２のトランジスタのエミッタは第２の抵抗器の第１の端子に接続され、第２の抵抗器の第２の端子は第１の負電圧源に接続される。

そのため、２つのトランジスタの直列接続により、電流微分検知手段の両方の出力電圧が正であるときにのみ、増幅器段は作動する。

特定の特徴によれば、システムは、第１の電流微分検知手段及び第３の電流微分検知手段が同じ符号の電圧を提供する場合に第１のパワー半導体のゲートに対する信号の提供を中断する手段を更に備え、第１のパワー半導体のゲートに対する信号の提供を中断する手段は、電流センサとして用いられる第３の抵抗器と、出力が第１のパワー半導体のゲートドライバの入力に接続される第１の比較器と、第２の抵抗器の第２の端子を負電圧源に接続する第３の抵抗器とを備える。

そのため、増幅器の状態は、増幅器内の電流をモニタすることによってわかる。比較器の電圧基準は、短絡事象に対応する所与のレベルになるように調整される。

特定の特徴によれば、第２の電流微分検知手段によって提供されるフィルタリングされた信号を増幅する増幅器は、第３のトランジスタ及び第４の抵抗器からなり、第１のトランジスタのコレクタは第２のパワー半導体デバイスのゲートに接続され、第３のトランジスタのエミッタは第４の抵抗器の第１の端子に接続され、第３の電流微分検知手段によって提供されるフィルタリングされた信号を増幅する増幅器は、第４のトランジスタ及び第５の抵抗器からなり、第４のトランジスタのコレクタは第４の抵抗器の第２の端子に接続され、第４のトランジスタのエミッタは第５の抵抗器の第１の端子に接続され、第５の抵抗器の第２の端子は第２の負電圧源にリンクされる。

そのため、増幅器は、電流微分検知手段の両方の出力電圧が正であるときにのみ、アクティブになる。

特定の特徴によれば、システムは、第２の電流微分検知手段及び第４の電流微分検知手段が同じ符号の電圧を提供する場合に第２のパワー半導体のゲートに対する信号の提供を中断する手段を更に備え、第２のパワー半導体のゲートに対する信号の提供を中断する手段は、第６の抵抗器と、出力が第１のパワー半導体のゲートドライバに接続される比較器と、第２の抵抗器の第２の端子を第２の負電圧源に接続する抵抗器とを備える。

そのため、増幅器の状態は、増幅器内の電流をモニタすることによってわかる。比較器の電圧基準は、短絡事象に対応する所与のレベルになるように調整される。

特定の特徴によれば、パワー半導体のゲートに対する信号の提供を中断する手段は、比較器がローからハイへ移行することを記憶するメモリを更に備える。

そのため、ゲートドライバは将来のプロセスのために、短絡デフォルトをラッチアップする。ゲート電圧を下げる手段が短絡電流を制御するため、システムは、適切な処置をとるために任意の短絡事象を記憶する必要がある。

特定の特徴によれば、電流微分検知手段はロゴスキーコイルである。

そのため、電流微分は、手段によって直接検知され、増幅器段に入る前にいずれの前処理も必要とされない。

本発明の特徴は、例示の実施形態の以下の説明を読むことによってより明らかになる。この説明は、添付図面に関して作成されたものである。

本発明を実装することができるハーフブリッジ構成のアーキテクチャの例を示す図である。 本発明による短絡検出モジュールのアーキテクチャの例を示す図である。 本発明で使用される電流微分検知手段の例を示す図である。 パワー半導体Ｓ１のゲート－ソース間電圧の時間的変動を示す図である。 パワー半導体Ｓ１のドレイン電流ＩＤ１の時間的変動、及びパワー半導体Ｓ２のドレイン電流ＩＤ２の時間的変動を示す図である。 第１の電流微分検知手段の出力ＲＤ１１の時間的変動、及び第３の電流微分検知手段の出力ＲＤ１３の時間的変動を示す図である。 抵抗器Ｒ１４の電圧降下の時間的変動を示す図である。 本発明に従って実行されるアルゴリズムを示す図である。

図１は、本発明を実装することができるハーフブリッジ構成のアーキテクチャの例を示す。

図１の例において、２つのゲートドライバＧＤ１及びＧＤ２は、それぞれの信号Ｃｏｍ１及びＣｏｍ２を使用して２つのパワー半導体Ｓ１及びＳ２のスイッチングをそれぞれ制御する。信号Ｃｏｍ１及びＣｏｍ２は、パワー半導体Ｓ１及びＳ２のゲートにそれぞれ印加される。

すなわち、ゲートドライバＧＤ１は、信号Ｃｏｍ１を使用してパワー半導体スイッチＳ１のスイッチングを制御する。

ゲートドライバＧＤ２は、信号Ｃｏｍ２を使用してパワー半導体スイッチＳ２のスイッチングを制御する。

本発明は、パワー半導体Ｓ１及びＳ２がＭＯＳＦＥＴである例において開示しているが、任意のユニポーラトランジスタ（ＪＦＥＴ、ＩＧＦＥＴ、ＨＥＭＴ）又はバイポーラトランジスタ（ＢＪＴ又はＩＧＢＴ）に拡張することができる。その場合、電極の名称のみが変更される。

パワー半導体スイッチＳ１のドレインは、バスの正電源ＨＶ＋に接続されている。接続部を流れる電流は、第１の電流微分検知手段１１及び第２の電流微分検知手段１２によって検知される。

パワー半導体スイッチＳ１のソースは、負荷及びパワー半導体スイッチＳ２のドレインに接続されている。

パワー半導体スイッチＳ２のソースは、バスの負電源ＨＶ－に接続されている。接続部を流れる電流は、第３の電流微分検知手段１３及び第４の電流微分検知手段１４によって検知される。

本発明によれば、電流微分検知手段１１の出力ＲＤ１１は、抵抗器Ｒ１０及びキャパシタＣ１１からなる第１のローパスフィルタに接続されている。電流微分検知手段１１のフィルタリングされた出力は、トランジスタＴ１１及び抵抗器Ｒ１１からなる第１の増幅器によって増幅される。第１の増幅器の出力は、パワー半導体Ｓ１のゲートに接続されている。

電流微分検知手段１３の出力ＲＤ１３は、抵抗器Ｒ１２及びキャパシタＣ１２からなる第３のローパスフィルタに接続されている。電流微分検知手段１３のフィルタリングされた出力は、トランジスタＴ１２及び抵抗器Ｒ１３からなる第３の増幅器によって増幅される。第３の増幅器の出力は、第１の増幅器に接続されている。

電流微分検知手段１１の第１の出力は、抵抗器Ｒ１０の第１の端子に接続されている。抵抗器Ｒ１０の第２の端子は、キャパシタＣ１１の第１の端子及びトランジスタＴ１１のベースに接続されている。

電流微分検知手段１１の第２の出力は、キャパシタＣ１１の第２の端子及び抵抗器Ｒ１１の第１の端子に接続されている。

抵抗器Ｒ１１の第２の端子は、トランジスタＴ１１のエミッタに接続されている。トランジスタＴ１１のコレクタは、パワー半導体Ｓ１のゲートに接続されている。

電流微分検知手段１３の第１の出力は、抵抗器Ｒ１２の第１の端子に接続されている。抵抗器Ｒ１２の第２の端子は、キャパシタＣ１２の第１の端子及びトランジスタＴ１２のベースに接続されている。

電流微分検知手段１３の第２の出力は、キャパシタＣ１２の第２の端子及び抵抗器Ｒ１３の第１の端子に接続されている。

抵抗器Ｒ１３の第１の端子は、抵抗器Ｒ１４の第１の端子に接続されている。抵抗器Ｒ１３の第２の端子は、トランジスタＴ１２のエミッタに接続されている。トランジスタＴ１２のコレクタは抵抗器Ｒ１１の第１の端子に接続されている。

抵抗器Ｒ１４の第２の端子は、負電源Ｖｅｅ１に接続されている。

抵抗器Ｒ１４は、第１の短絡検出モジュールＤＴ１に並列に接続されている。第１の短絡検出モジュールＤＴ１の出力は、ゲートドライバＧＤ１に接続されている

電流微分検知手段１２の出力ＲＤ１２は、抵抗器Ｒ１５及びキャパシタＣ１３からなる第２のローパスフィルタに接続されている。電流微分検知手段１２のフィルタリングされた出力は、トランジスタＴ１３及び抵抗器Ｒ１６からなる第２の増幅器によって増幅される。第２の増幅器の出力は、パワー半導体Ｓ２のゲートに接続されている。

電流微分検知手段１４の出力ＲＤ１４は、抵抗器Ｒ１７及びキャパシタＣ１４からなる第４のローパスフィルタに接続されている。電流微分検知手段１４のフィルタリングされた出力は、トランジスタＴ１４及び抵抗器Ｒ１８からなる第４の増幅器によって増幅される。第４の増幅器の出力は、第２の増幅器に接続されている。

電流微分検知手段１２の第１の出力は、抵抗器Ｒ１５の第１の端子に接続されている。抵抗器Ｒ１５の第２の端子は、キャパシタＣ１３の第１の端子及びトランジスタＴ１３のベースに接続されている。

電流微分検知手段１２の第２の出力は、キャパシタＣ１３の第２の端子及び抵抗器Ｒ１６の第１の端子に接続されている。

抵抗器Ｒ１６の第２の端子は、トランジスタＴ１３のエミッタに接続されている。トランジスタＴ３のコレクタは、パワー半導体Ｓ２のゲートに接続されている。

電流微分検知手段１４の第１の出力は、抵抗器Ｒ１７の第１の端子に接続されている。抵抗器Ｒ１７の第２の端子は、キャパシタＣ１４の第１の端子及びトランジスタＴ１４のベースに接続されている。

電流微分検知手段１４の第２の出力は、キャパシタＣ１４の第２の端子及び抵抗器Ｒ１８の第１の端子に接続されている。

抵抗器Ｒ１８の第１の端子は、抵抗器Ｒ１９の第１の端子に接続されている。抵抗器Ｒ１８の第２の端子は、トランジスタＴ１４のエミッタに接続されている。トランジスタＴ１４のコレクタは、抵抗器Ｒ１６の第１の端子に接続されている。

抵抗器Ｒ１９の第２の端子は、負電源Ｖｅｅ２に接続されている。

抵抗器Ｒ１９は、第２の短絡検出モジュールＤＴ２に並列に接続されている。第２の短絡検出モジュールＤＴ２の出力は、ゲートドライバＧＤ２に接続されている。

ドレイン電流の傾きが正であることによって、電流微分検知手段１１の出力電圧ＲＤ１１及び電流微分検知手段１３の出力電圧ＲＤ１３は正である。ソース電流の傾きが負であることによって、電流微分検知手段１２の出力電圧ＲＤ１２及び電流微分検知手段１４の出力電圧ＲＤ１４は負である。

第１のローパスフィルタ、第２のローパスフィルタ、第３のローパスフィルタ、及び第４のローパスフィルタは、電流微分検知手段１１、１２、１３、及び１４によって提供される信号を平滑化することによって、ノイズの多い環境から生じる可能性のあるスパイクを除去する。フィルタの時定数は、適切なフィルタリングを保証しつつ、同様に保護遅延を保証するように選択されなければならない。

フィルタリングされた出力は、その後、第１の増幅器、第２の増幅器、第３の増幅器、及び第４の増幅器によってそれぞれ増幅される。所与の閾値、一般的には約０．６Ｖを超えると、フィルタリングされた出力電圧は、トランジスタＴ１１、Ｔ１２、Ｔ１３、及びＴ１４を導通状態にする。この時点で、トランジスタのコレクタ－エミッタ間電圧は、ベース電流によって調節される。この調節は、バイポーラトランジスタＴ１１、Ｔ１２、Ｔ１３、及びＴ１４を通る考えられる電流経路を提供し、パワー半導体Ｓ１及びＳ２のゲート信号を下げる。

第１の増幅器及び第３の増幅器が作動すると、抵抗器Ｒ１３が、Ｒ１４を通して負電源Ｖｅｅ１に接続されるため、パワー半導体Ｓ１のゲート－ソース間電圧は、負電源Ｖｅｅ１にプルダウンされる。

第２の増幅器及び第４の増幅器が作動すると、抵抗器Ｒ１８が、Ｒ１９を通して負電源Ｖｅｅ２に接続されるため、パワー半導体Ｓ２のゲート－ソース間電圧は、負電源Ｖｅｅ２にプルダウンされる。

図２は、本発明による短絡検出モジュールのアーキテクチャの例を示す。

短絡検出モジュールＤＴ１は図２に開示される。短絡検出モジュールＤＴ２のアーキテクチャは、短絡検出モジュールＤＴ１のアーキテクチャと同一である。

短絡検出モジュールＤＴ１は、シュミットトリガー、メモリモジュールＭｅｍ、及び基準電圧源Ｖｒｅｆを有する比較器Ｃｍｐを備える。

比較器Ｃｍｐの正入力は、抵抗器Ｒ１４の第１の端子に接続されている。基準電圧源Ｖｒｅｆの第１の端子は、負電源Ｖｅｅ１に接続されている。基準電圧源Ｖｒｅｆの第２の端子は、比較器Ｃｍｐの負入力に接続されている。

比較器Ｃｍｐの出力は、メモリＭｅｍに接続されている。メモリＭｅｍの出力は、ゲートドライバＧＤ１に接続されている。

短絡検出モジュールＤＴ２について、基準電圧源Ｖｒｅｆは、負電源Ｖｅｅ２に接続されており、メモリＭｅｍ出力は、ゲートドライバＧＤ２に接続されている。

図３に、本発明で使用される電流微分検知手段の例を示す。

図３の例では、電流微分検知手段は、ロゴスキー（Rogowski）コイルである。ロゴスキーコイルは、高速電流パルスを測定する電気デバイスである。ロゴスキーコイルは、一端からコイルの中心を通って他端に戻るリードを有するワイヤのヘリカルコイルからなるため、両方の端子はコイルの同じ端にある。組み立て体全体は、その後、その電流微分が測定されるまっすぐな導体に巻き付けられる。磁気材料コアは存在しない。巻線密度、コイルの径、及び巻線の剛性は、外部場に対するイミュニティ及び測定される導体の位置決めに対する感度を維持するために重要である。

図４ａ～図４ｄは、本発明に従って提供される信号の時間的変化を示す。

図４ａは、パワー半導体Ｓ１のゲート－ソース間電圧の時間的変動を示す。

図４ｂは、パワー半導体Ｓ１のドレイン電流ＩＤ１の時間的変動、及びパワー半導体Ｓ２のドレイン電流ＩＤ２の時間的変動を示す。

図４ｃは、第１の電流微分検知手段の出力ＲＤ１１の時間的変動、及び第３の電流微分検知手段の出力ＲＤ１３の時間的変動を示す。

図４ｄは、抵抗器Ｒ１４の電圧降下の時間的変動を示す。

時間ｔ０にて、負荷は、パワー半導体Ｓ２の逆並列ダイオードを通して電流を吸い込む。パワー半導体Ｓ１及びＳ２のゲート－ソース間電圧は、ロー状態にある、すなわち、負電圧である。高速電流移行は、パワー半導体Ｓ１又はＳ２に関して起こらない。

時間ｔ１にて、ハイ状態に対応する正電圧がゲート－ソース間電圧Ｖｇｓ１にかけられることによって、パワー半導体Ｓ１はオンにされる。このため、パワー半導体Ｓ１のドレイン電流ＩＤ１は上昇し、パワー半導体Ｓ２のドレイン電流ＩＤ２は降下する。

時間ｔ１にて、電流微分検知手段１１の出力電圧ＲＤ１１は正になり、電流微分検知手段１２の、図４に示さない出力電圧ＲＤ１２は負になり、電流微分検知手段１３の出力電圧ＲＤ１３は負になり、電流微分検知手段１４の、図４に示さない出力電圧ＲＤ１４は正になる。

電流微分検知手段１１の出力電圧ＲＤ１１が正であり、電流微分検知手段１３の出力電圧ＲＤ１３が負であることによって、第１の増幅器及び第３の増幅器の直列接続は、ＡＮＤ論理関数を形成する。両方のトランジスタＴ１１及びＴ１２がそれらのベース電流によって調節されるときのみに、電流は両方の増幅器を流れることができる。

ｔ１とｔ２との間で、第１の増幅器及び第３の増幅器の中の１つの増幅器のみが作動され、短絡保護をスタンドバイ状態にする。パワー半導体Ｓ１のゲート－ソース間電圧Ｖｇｓ１は、電流微分検知手段１１の出力ＲＤ１１及び電流微分検知手段１３の出力ＲＤ１３によって調節されない。

時間ｔ２にて、電流移行は終了し、パワー半導体Ｓ１の電流は出力電流に達し、パワー半導体Ｓ２の電流はゼロに達している。負荷には、電圧源からパワー半導体Ｓ１を通してやって来る電流を供給されるだけである。パワー半導体Ｓ１の電流は安定化される。したがって、電流微分検知手段１１及び１２の出力電圧はヌルである。パワー半導体Ｓ２に電流は流れず、電流微分検知手段１３及び１４の出力は同様にヌルである。パワー半導体Ｓ１のゲート－ソース間電圧は、パワー半導体Ｓ２の、図４に示さないゲート－ソース間電圧と同じく、正である。

時間ｔ４にて、パワー半導体Ｓ１のソースと負電圧ＨＶ－との間に短絡が起こる。

短絡は、パワー半導体Ｓ２における故障、又は、パワー半導体Ｓ２端子を効果的に短絡するスイッチングセルの外の故障であるものとすることができる。この時点で、電流は、短絡のせいで、パワー半導体Ｓ２で上昇し始める。パワー半導体Ｓ１では、短絡電流と負荷電流の両方を提供するため、電流は上昇する。

ドレイン電流ＩＤ１の傾斜が正であるため、電流微分検知手段１１及び１２の出力電圧は正である。同様に、電流微分検知手段１３及び１４の出力電圧は同様に正である。

時間ｔ４にて、パワー半導体Ｓ１のゲート－ソース間電圧Ｖｇｓ１は、トランジスタＴ１１及びＴ１２の導通により、負電源Ｖｅｅ１に向かって減少する。減少したゲート電圧は、パワー半導体スイッチＳ１の利得、ここでは、トランスコンダクタンスに影響を及ぼし、パワー半導体Ｓ１に電流の減少をもたらす。電流減少は、スイッチが耐えることができる短絡時間を延長するのに役立つ。

時間ｔ５にて、ゲート－ソース間電圧Ｖｇｓ１は、定常状態で安定化される。定常状態は、電流微分検知手段の利得及び増幅器の利得に依存する。時間ｔ３からｔ５まで、電流は、第１の増幅器及び第３の増幅器を通り、また同様に、抵抗器Ｒ１４を通って流れ、抵抗器Ｒ１４端子における電圧降下を生成する。抵抗器Ｒ１４の端子間の電圧は、短絡検出モジュールＤＴ１で使用される電圧である。ｔ３とｔ５との間、抵抗器Ｒ１４の端子間の電圧はハイレベルであり、その後、短絡検出モジュールＤＴ１はハイ信号をゲートドライバＧＤ１に出力する。時間ｔ５にて、ゲートドライバＧＤ１はパワー半導体Ｓ１をオフにする。パワー半導体Ｓ１及びＳ２の電流は降下する。電流の傾斜が負であるため、電流微分検知手段１１及び１４の出力電圧は負である。

全ての増幅器は停止され、抵抗器Ｒ１４の端子間のロー状態電圧となる。時間ｔ６にて、パワー半導体Ｓ１はオフにされ、パワー半導体Ｓ１とＳ２の両方に電流は流れない。

逆に、パワー半導体Ｓ２がオン状態にある間に、パワー半導体Ｓ２のドレインと正電圧ＨＶ＋との間に短絡が起こる場合、パワー半導体Ｓ１をパワー半導体Ｓ２に、また、パワー半導体Ｓ２をパワー半導体Ｓ１に置き換えて上記説明を理解することができる。

図５は、本発明に従って実行されるアルゴリズムを示す。

本アルゴリズムは、各パワー半導体Ｓｎ（ｎ＝１又は２）について並列に実行される。

ステップＳ５０にて、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムは、電流微分検知手段１０＋ｎ及び１２＋ｎ、すなわち、電流微分検知手段１１及び１３又は電流微分検知手段１２及び１４の出力をモニタする。

次のステップＳ５１にて、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムは、電流微分検知手段１０＋ｎ及び１２＋ｎの出力が同じ符号を有するか否かをチェックする。

電流微分検知手段１０＋ｎ及び１２＋ｎの出力が同じ符号を有する場合、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムは、ステップＳ５２に移動する。そうでなければ、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムは、ステップＳ５０に戻る。

ステップＳ５２にて、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムは、第１のパワー半導体のゲート電圧を減少させる。

ステップＳ５３にて、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムは、短絡検出モジュールＤＴｎの出力がハイレベルにあるか否かをチェックする。

短絡検出モジュールＤＴｎの出力がハイレベルにある場合、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムは、ステップＳ５４に移動する。そうでなければ、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムは、ステップＳ５２に戻る。

ステップＳ５４にて、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムは、パワー半導体に提供されるゲート信号を使用不能する。

当然のことながら、本発明の範囲から逸脱することなく、上記で説明した本発明の実施形態に対して多くの変更を行うことができる。

Claims (9)

1. 第１のパワー半導体のドレインが正電源に接続され、前記第１のパワー半導体のソースが負荷及び第２のパワー半導体のドレインに接続され、前記第２のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護するシステムであって、
   前記第１のパワー半導体を流れる電流は、第１のロゴスキーコイル及び第２のロゴスキーコイルによって検知され、前記第２のパワー半導体を流れる電流は、第３のロゴスキーコイル及び第４のロゴスキーコイルによって検知され、前記第１のロゴスキーコイルは、前記第１のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第２のロゴスキーコイルは、前記第１のパワー半導体を流れる電流が増加すると負電圧を提供し、前記第３のロゴスキーコイルは、前記第２のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第４のロゴスキーコイルは、前記第２のパワー半導体を流れる電流が増加すると負電圧を提供することと、前記システムは、
   前記第１のロゴスキーコイル及び第３のロゴスキーコイルが同じ符号の電圧を提供する場合に前記第１のパワー半導体のゲートの電圧を下げる手段と、
   前記第２のロゴスキーコイル及び第４のロゴスキーコイルが同じ符号の電圧を提供する場合に前記第２のパワー半導体のゲートの電圧を下げる手段と、
   を備えることと、を特徴とする、システム。
2. 各ロゴスキーコイルについて、前記ロゴスキーコイルによって提供される電圧をフィルタリングするフィルタを更に備えることを特徴とする、請求項１に記載のシステム。
3. 各ロゴスキーコイルについて、フィルタリングされた前記ロゴスキーコイルによって提供される電圧を増幅する増幅器を更に備えることを特徴とする、請求項２に記載のシステム。
4. フィルタリングされた前記第１のロゴスキーコイルによって提供される電圧を増幅する前記増幅器は、第１のトランジスタ及び第１の抵抗器からなり、前記第１のトランジスタのコレクタは前記第１のパワー半導体のゲートに接続され、前記第１のトランジスタのエミッタは前記第１の抵抗器の第１の端子に接続され、
   フィルタリングされた前記第３のロゴスキーコイルによって提供される電圧を増幅する前記増幅器は、第２のトランジスタ及び第２の抵抗器からなり、前記第２のトランジスタのコレクタは前記第１の抵抗器の第２の端子に接続され、前記第２のトランジスタのエミッタは前記第２の抵抗器の第１の端子に接続され、
   前記第２の抵抗器の第２の端子は第１の負電圧源に接続されることを特徴とする、請求項３に記載のシステム。
5. 前記第１のロゴスキーコイル及び第３のロゴスキーコイルが同じ符号の電圧を提供する場合に前記第１のパワー半導体のゲートに対する信号の提供を中断する手段を更に備え、
   前記第１のパワー半導体のゲートに対する信号の提供を中断する手段は、出力が前記第１のパワー半導体のゲートドライバに接続される第１の比較器と、前記第２の抵抗器の第２の端子を前記第１の負電圧源に接続する第３の抵抗器とを備えることを特徴とする、請求項４に記載のシステム。
6. フィルタリングされた前記第２のロゴスキーコイルによって提供される電圧を増幅する前記増幅器は、第３のトランジスタ及び第４の抵抗器からなり、前記第３のトランジスタのコレクタは前記第２のパワー半導体の前記ゲートに接続され、前記第３のトランジスタのエミッタは前記第４の抵抗器の第１の端子に接続され、
   フィルタリングされた前記第３のロゴスキーコイルによって提供される電圧を増幅する前記増幅器は、第４のトランジスタ及び第５の抵抗器からなり、前記第４のトランジスタのコレクタは前記第４の抵抗器の第２の端子に接続され、前記第４のトランジスタのエミッタは前記第５の抵抗器の第１の端子に接続され、
   前記第５の抵抗器の第２の端子は第２の負電圧源にリンクされることを特徴とする、請求項５に記載のシステム。
7. 前記第２のロゴスキーコイル及び第４のロゴスキーコイルが同じ符号の電圧を提供する場合に前記第２のパワー半導体のゲートに対する信号の提供を中断する手段を更に備え、
   前記第２のパワー半導体のゲートに対する信号の提供を中断する手段は、出力が前記第１のパワー半導体のゲートドライバに接続される比較器と、前記第２の抵抗器の第２の端子を第２の負電圧源に接続する第６の抵抗器とを備えることを特徴とする、請求項５に記載のシステム。
8. 前記パワー半導体のゲートに対する信号の提供を中断する手段は、前記比較器のローからハイへの移行を記憶するメモリを更に備えることを特徴とする、請求項７に記載のシステム。
9. 第１のパワー半導体のドレインが正電源に接続され、前記第１のパワー半導体のソースが負荷及び第２のパワー半導体のドレインに接続され、前記第２のパワー半導体のソースが負電源に接続される、ハーフブリッジコンバータの少なくとも２つのパワー半導体を保護する方法であって、
   前記第１のパワー半導体を流れる電流は、第１のロゴスキーコイル及び第２のロゴスキーコイルによって検知され、前記第２のパワー半導体を流れる電流は、第３のロゴスキーコイル及び第４のロゴスキーコイルによって検知され、前記第１のロゴスキーコイルは、前記第１のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第２のロゴスキーコイルは、前記第１のパワー半導体を流れる電流が増加すると負電圧を提供し、前記第３のロゴスキーコイルは、前記第２のパワー半導体を流れる電流が増加すると正電圧を提供し、前記第４のロゴスキーコイルは、前記第２のパワー半導体を流れる電流が増加すると負電圧を提供することと、前記方法は、
   前記第１のロゴスキーコイル及び第３のロゴスキーコイルが同じ符号の電圧を提供する場合に前記第１のパワー半導体のゲート上の電圧を下げるステップと、
   前記第２のロゴスキーコイル及び第４のロゴスキーコイルが同じ符号の電圧を提供する場合に前記第２のパワー半導体のゲート上の電圧を下げるステップと、
   を含むことと、を特徴とする、方法。

Images