JP7092665B2 - 画素駆動回路およびその補償方法、表示パネル、ならびに表示装置 - Google Patents

Description

関連出願の相互参照
本出願は、２０１７年５月１２日に提出した中国特許出願Ｎｏ．２０１７１０３３５０４２．４の優先権を主張し、その内容が全て本出願に援用される。

本発明は、表示技術に関し、特に、画素駆動回路およびその補償方法、表示パネル、ならびにそれを有する表示装置に関する。

有機発光ダイオード（ＯＬＥＤ）ディスプレイは多数のアプリケーションで広く応用されている。ＯＬＥＤディスプレイには、通常、個々のダイオードからの発光が不均一であり、表示品質を保証するのに一定の補償を要するという課題がある。典型的な補償スキームにおいては、各画素駆動回路内に位置する駆動トランジスタの電気特性をセンス線から検出し、データ線を介して駆動トランジスタに返送される補償されたデータ信号を生成する必要がある。センス線およびデータ線は表示パネル内に別々に配置されるため、画素の開口率が減少し、ＩＣレイアウトの数が増加し、表示パネルの製造コストを押し上げている。

一つの方面において、本開示は表示パネル内に位置する画素駆動回路を提供する。前記画素駆動回路は、発光デバイスを駆動するための駆動トランジスタのソースに連結されたデータ線から、データ信号を受信するように構成された第１駆動サブ回路を含む。また、前記画素駆動回路は、第１段階において前記データ線に連結された検出サブ回路を含む。さらに、前記画素駆動回路は、第２段階において前記データ線に連結された第２駆動サブ回路を含む。前記検出サブ回路は、前記第１段階において、前記駆動トランジスタに関連付けられた第１の電気的パラメータと、前記発光デバイスに関連付けられた第２の電気的パラメータと、を検出するように構成される。前記第２駆動サブ回路は、前記第２段階において、前記第１の電気的パラメータおよび前記第２の電気的パラメータを用いた生データ信号の補償を基に、補償されたデータ信号を生成し、前記データ線を介して前記駆動トランジスタに前記補償されたデータ信号を提供するように構成される。

前記第１駆動サブ回路は、固定電圧を与えられた入力ポートに連結された第１トランジスタを含んでもよい。前記駆動トランジスタは、前記第１トランジスタに制御されて前記固定電圧を受け取るように構成されたゲート、および第１電源に連結されたドレインを含む。また、第１駆動サブ回路は、前記駆動トランジスタの前記ゲートとソースの間に連結されたキャパシタを含む。さらに、第１駆動サブ回路は、前記ソースに連結された第１端子および第２電源に連結された第２端子を有する前記発光デバイスを含む。加えて、第１駆動サブ回路は、前記駆動トランジスタの前記ソースに連結されたドレイン、および前記データ線に連結されたソースを有する第２トランジスタを含む。

前記固定電圧は、前記表示パネル内に位置する各画素駆動回路の共通電圧信号であってもよい。

前記検出サブ回路および前記第２駆動サブ回路は表示パネル内のひとつのソース駆動チップに集積されてもよい。

前記画素駆動回路は、前記データ線に接続された第１端子と、前記検出サブ回路に接続された第２端子と、前記第２駆動サブ回路に接続された第３端子と、を有するスイッチをさらに含んでもよい。前記スイッチは、前記第１段階において前記第１端子を前記第２端子に接続し、前記第２段階において前記第１端子を前記第３端子に接続するように構成される。

前記第１トランジスタは、第１制御ポートに連結されたゲートと、前記入力ポートに連結され、前記固定電圧を受け取るように構成された第１端子と、前記駆動トランジスタの前記ゲートに連結された第２端子と、を含んでもよい。前記第２トランジスタは、第２制御ポートに連結されたゲートと、前記データ線に連結された第１端子と、前記駆動トランジスタの前記ソースに連結された第２端子と、を含む。

前記発光デバイスは、有機発光ダイオードを備えてもよい。

前記画素駆動回路は、前記第１段階のトランジスタ検出段階において、前記駆動トランジスタを流れる電流に対応する電圧を検出することで、前記駆動トランジスタと関連する第１の電気的パラメータを検出するように構成されてもよい。前記第１の電気的パラメータは、前記駆動トランジスタのスレショルド電圧のドリフトおよび電子移動度のドリフトに関連する情報を含む。

前記検出サブ回路は、前記第１段階のＬＥＤ検出段階において、前記発光デバイスを流れる電流を検出することで、前記発光デバイスと関連する第２の電気的パラメータを検出するように構成されてもよい。前記第２の電気的パラメータは、前記発光デバイスの発光効率および輝度減衰率に関連する情報を含む。

前記トランジスタ検出段階は、前記データ線がテスト入力ポートからテスト電圧を受け取り、前記駆動トランジスタが導電状態にあり、検出サブ回路が前記駆動トランジスタの前記ソースにおける前記テスト電圧を検出する第１サブ段階を含んでもよい。さらに、前記トランジスタ検出段階は、前記テスト入力ポートがフローティングされ、固定の持続時間前記駆動トランジスタを流れる前記電流に誘発されて検出電圧まで充電される前記駆動トランジスタの前記ソースに前記データ線が接続され、前記第１の電気的パラメータを推測するために前記検出サブ回路が前記データ線内の前記検出電圧を検出する第２サブ段階を含む。前記トランジスタ検出段階は、前記データ線が前記テスト電圧にリセットされる第３サブ段階をさらに含む。

前記ＬＥＤ検出段階は、前記データ線がテスト入力ポートからテスト電圧を受け取り、前記発光デバイスが導電状態にあり、前記第２の電気的パラメータを推測するために、前記データ線内において前記発光デバイスを流れる前記電流を前記検出サブ回路が検出する第４サブ段階を含んでもよい。また、前記ＬＥＤ検出段階は、前記データ線が前記テスト電圧にリセットされる第５サブ段階を含む。

前記第２駆動サブ回路は、ソース駆動チップの一部であり、前記第２段階段階において、データソースから前記生データ信号を受信し、前記生データ信号の補償を基に、前記第２トランジスタを介して、前記補償されたデータ信号を前記データ線、さらには前記駆動トランジスタの前記ソースへ提供して、前記発光デバイスを流れる駆動電流を発生するように構成されてもよい。

前記第２段階は、前記第１トランジスタおよび前記第２トランジスタが導電状態にあり、前記固定電圧が前記駆動トランジスタの前記ゲートに印加されて前記駆動トランジスタを導電状態にし、前記補償されたデータ信号が前記駆動トランジスタの前記ソースに印加される第６サブ段階を含んでもよい。これにより、ゲート・ソース間電圧の電位差が、前記固定電圧から前記補償されたデータ信号を減じた値と等しくなる。また、前記第２段階は、前記第１トランジスタおよび前記第２トランジスタが非導通状態にあり、前記第２電源で与えられた電圧に前記発光デバイスを流れる前記駆動電流に誘発された電位差を加えた値まで前記駆動トランジスタの前記ソースが充電される第７サブ段階を含む。

別の方面において、本開示は本開示で述べる画素駆動回路を駆動するためのデータ信号の補償方法を提供する。この方法は、トランジスタ検出段階において、前記データ線を介し前記検出サブ回路を使用して前記駆動トランジスタに関連付けられた第１の電気的パラメータを検出する工程を含む。また、この方法は、ＬＥＤ検出段階において、前記データ線を介し前記検出サブ回路を使用して、前記発光デバイスに関連付けられた第２の電気的パラメータを検出する工程を含む。さらに、この方法は、ディスプレイ駆動段階において、第１制御信号を前記第１制御線に印加することで前記第１トランジスタを導電状態にして前記駆動トランジスタのゲートへ前記固定電圧を印加させ、前記第２駆動サブ回路を使用して、第１の電気的パラメータおよび第２の電気的パラメータを基に、前記駆動トランジスタの前記ソースに連結された前記データ線を介して補償されたデータ信号を提供し、前記第２制御線に第２制御信号を印加することで前記第２トランジスタを導電状態にして前記駆動トランジスタの前記ソースへ前記補償されたデータ信号を印加させ、ＯＬＥＤを流れる駆動電流を生じさせて発光させる工程を含む。

前記データ線を介し前記検出サブ回路を使用して第１の電気的パラメータを検出する方法は、前記第１制御信号を前記第１制御線に印加することで前記第１トランジスタを導電状態にして前記駆動トランジスタの前記ゲートに前記固定電圧を印加し、前記駆動トランジスタを導電状態にすることを含んでもよい。前記検出サブ回路を使用する方法は、テスト入力ポートからテスト電圧を印加し、前記第２制御線に前記第２制御信号を印加することで、前記第２トランジスタを導通状態にして前記駆動トランジスタの前記ソースへ前記テスト電圧を印加することをさらに含む。また、前記検出サブ回路を使用する方法は、前記第１制御信号により前記第１トランジスタをターンオフすることと、前記テスト入力ポートから前記テスト電圧をカットオフすることを含む。さらに、前記検出サブ回路を使用する方法は、前記第１電源から前記駆動トランジスタの前記ソースを充電することを含む。加えて、前記検出サブ回路を使用する方法は、所定の持続時間充電された前記駆動トランジスタの前記ソースにおける電位レベルに対応する前記データ線内の電圧値を検出することを含む。

前記データ線内の前記電圧値は外付ＩＣチップで処理されて、前記駆動トランジスタのスレショルド電圧のドリフトおよび電子移動度のドリフトに関連する情報を含む、前記駆動トランジスタに関する第１の電気的パラメータを推測してもよい。前記第１の電気的パラメータは前記補償されたデータ信号を生成するのに用いられる。

前記データ線を介し前記検出サブ回路を使用して第２の電気的パラメータを検出する方法は、前記第１制御信号により前記第１トランジスタをターンオフすることと、前記データ線に前記テスト電圧を印加することと、を含んでもよい。また、前記検出サブ回路を使用する方法は、前記第２制御線に第２制御信号を印加することで前記第２トランジスタを導通状態に制御して、前記発光デバイスの前記第１端子へ前記テスト電圧を印加させることを含む。さらに、前記検出サブ回路を使用する方法は、前記発光デバイスを流れる前記データ線内の電流値を検出することを含む。

前記電流値を外付ＩＣチップで処理して、前記発光デバイスの発光効率および輝度減衰率に関連する情報を含む、前記発光デバイスに関する第２の電気的パラメータを推測してもよい。前記第２の電気的パラメータは前記補償されたデータ信号を生成するのに用いられる。

さらに別の方面において、本開示は、画素駆動回路を複数備え、複数の画素駆動回路は各々、検出サブ回路に交互に連結された第１駆動サブ回路およびスイッチにより制御されるデータ線を介して連結された第２駆動サブ回路を含む表示パネルを提供する。第１駆動サブ回路の各々は、固定電圧を与えられた入力ポートに連結された第１トランジスタと、前記第１トランジスタに制御されて前記固定電圧を受け取るように構成されたゲート、および第１電源に連結されたドレインを有する駆動トランジスタと、を含む。第１駆動サブ回路の各々は、前記駆動トランジスタの前記ゲートとソースの間に連結されたキャパシタと、前記ソースに連結された第１端子および第２電源に連結された第２端子を有する発光デバイスと、をさらに含む。また、第１駆動サブ回路の各々は、前記駆動トランジスタの前記ソースに連結されたドレイン、および前記データ線に連結されたソースを有する第２トランジスタを含む。前記駆動トランジスタに関連付けられた第１の電気的パラメータおよび前記発光デバイスに関連付けられた第２の電気的パラメータを検出するように前記検出サブ回路が構成された第１段階において、前記データ線は前記検出サブ回路に接続され、前記第２駆動サブ回路から切断される。第１の電気的パラメータおよび第２の電気的パラメータを用いた生データ信号の補償を基に、補償されたデータ信号を生成し、前記データ線へ前記補償されたデータ信号を提供するように前記第２駆動サブ回路が構成された第２段階において、前記データ線は前記検出サブ回路から切断され、前記第２駆動サブ回路に接続される。前記第２トランジスタにより制御される前記駆動トランジスタの前記ソースへ前記補償されたデータ信号を印加可能である。

前記発光デバイスは有機発光ダイオードであり、各画素駆動回路に関連付けられた前記検出サブ回路および前記第２駆動サブ回路は前記表示パネル内の前記データ線に連結されたひとつのソース駆動チップに集積されてもよい。

以下の図面は開示された様々な実施形態の例にすぎず、本発明の範囲を限定するものではない。
本開示の一実施形態による画素駆動回路の簡略図である。 本開示の一実施形態によるトランジスタ検出段階において作動している画素駆動回路の模式図である。 本開示の一実施形態によるトランジスタ検出段階において作動している画素駆動回路のタイミング図である。 本開示の一実施形態によるＬＥＤ検出段階において作動している画素駆動回路の模式図である。 本開示の一実施形態によるＬＥＤ検出段階において作動している画素駆動回路のタイミング図である。 本開示の一実施形態によるディスプレイ駆動段階において作動している画素駆動回路の模式図である。 本開示の一実施形態によるディスプレイ駆動段階において作動している画素駆動回路のタイミング図である。 本開示のいくつかの実施形態による画素駆動回路を駆動するためのデータ信号を補償する方法を示すフローチャートである。

以下では、実施形態を参照しつつ、本開示について具体的に説明する。なお、いくつかの実施形態に関する以下の説明は例示及び説明としてのものに過ぎない。開示されるそのままの形態は全てを網羅している訳ではなく、また、本開示はこれらに限定されるものでもない。

そこで、本開示は、特に、従来技術における制限及び欠点に起因する一つ以上の課題を実質的に解消する、画素駆動回路、それを有する表示パネルおよび表示装置、ならびにその画素駆動回路の駆動方法を提供する。

ひとつの方面において、本開示は図１に示す画素駆動回路を提供する。画素駆動回路は、少なくとも表示パネル内のデータ線を介してサブ画素に関連付けられるように配置される。図１を参照すると、画素駆動回路は、発光デバイスを駆動するための駆動トランジスタのソースに連結されたデータ線からデータ信号を受信するように構成された第１駆動サブ回路を含む。画素駆動回路は、第１段階においてデータ線に連結された検出サブ回路と、第２段階においてデータ線に連結された第２駆動サブ回路と、をさらに含む。検出サブ回路は、第１段階において、駆動トランジスタに関連付けられた第１の電気的パラメータと、発光デバイスに関連付けられた第２の電気的パラメータと、を検出するように構成される。第２駆動サブ回路は、第２段階において、第１の電気的パラメータおよび第２の電気的パラメータを用いた生データ信号の補償を基に、補償されたデータ信号を生成し、データ線を介して駆動トランジスタへ補償されたデータ信号を提供するように構成される。

図１の回路において、本発明の実施形態において用いられるトランジスタはすべて薄膜トランジスタあるいは電界効果トランジスタまたはその他の特性を有する同タイプのものとして形成されてもよい。トランジスタのソース端末とドレイン端末は対称で区別できないため、本明細書において、トランジスタのソース端末とドレイン端末のうちのひとつを第１端子と呼び、もうひとつを第２端子と呼び、ゲートについては区別せずに制御端子と呼ぶものとする。加えて、トランジスタの特性によりトランジスタのタイプはＮ型とＰ型を含む。本開示において開示する実施形態ではＮ型トランジスタを使用する。Ｎ型トランジスタの第１端子はソースであり、第２端子はドレインである。ゲートに高電圧レベルが印加されるとき、トランジスタはドレイン・ソース間が導電状態にある。トランジスタがＰ型トランジスタの場合はその逆となる。また、本開示で述べる実施形態において、発光デバイスは電流駆動型の発光デバイスである。具体的には、発光デバイスは有機発光ダイオード（ＯＬＥＤ）である。

図１を参照すると、一実施形態において、第１駆動サブ回路は、駆動トランジスタＤＴＦＴと、第１トランジスタＴ１と、キャパシタＣと、第２トランジスタＴ２と、第２トランジスタＴ２を介してデータ線にさらに連結されるノードＡを介して駆動トランジスタＤＴＦＴに連結されるＯＬＥＤと、を含む。第１駆動サブ回路は、異なる数のトランジスタおよびキャパシタを有する異なる構成でありながら、データ線に供給されるデータ信号を基に、ＯＬＥＤを駆動して発光するという基本的に同一の機能を実現してもよい。検出サブ回路および第２駆動サブ回路は、画素駆動回路に関連付けられたデータ線を介して第２トランジスタＴ２に連結される。第１トランジスタＴ１は、第１制御線Ｓｃａｎ＿１に連結された制御端子またはゲートを有する。第１トランジスタＴ１は、固定電圧が与えられるように構成された入力ポートＩｎｐｕｔ＿２に連結された第１端子を有する。第１トランジスタＴ１は、駆動トランジスタＤＴＦＴの制御端子またはゲートに連結された第２端子を有する。この実施形態において、第１トランジスタＴ１は、第１制御線Ｓｃａｎ＿１から提供される第１制御信号の制御下で、その第１端子をその第２端子に接続し、あるいはこれらを互いに切断するように構成されたスイッチトランジスタである。

図１を参照すると、駆動トランジスタＤＴＦＴはキャパシタＣの第１端子に連結されたゲート（即ち、ノードＢ）を有する。駆動トランジスタＤＴＦＴは、第１電源に連結された第１端子と、ＯＬＥＤの第１端子に連結された第２端子（即ち、ノードＡ）と、をさらに有する。第１駆動サブ回路は、ゲート電圧を用いて駆動トランジスタＤＴＦＴを制御し、第１端子から第２端子への駆動電流を発生させてＯＬＥＤを駆動することで発光するように構成される。キャパシタＣは、駆動トランジスタＤＴＦＴのゲート（ノードＢ）に連結された第１端子と、第２端子（ノードＡ）に連結された第２端子と、を有する。

図１を再度参照すると、第２トランジスタＴ２は、第２制御線Ｓｃａｎ＿２に連結された制御端子またはゲートを有する。第２トランジスタＴ２は、画素駆動回路に関連付けられたデータ線に連結された第１端子と、駆動トランジスタＤＴＦＴの第２端子およびＯＬＥＤの第１端子に連結された第２端子と、をさらに有する。この実施形態において、第２トランジスタＴ２は、第２制御線Ｓｃａｎ＿２から提供される第２制御信号の制御下で、その第１端子をその第２端子に接続し、あるいはこれらを互いに切断するように構成されたスイッチトランジスタである。

一実施形態において、データ線はテスト入力ポートＩｎｐｕｔ＿１に連結される。いくつかの実施形態において、データ線は時間帯により選択的に、第１段階では検出サブ回路に、第２段階では第２駆動サブ回路に接続される。第１段階は、駆動トランジスタＤＴＦＴに関連付けられた第１の電気的パラメータを検出するように検出サブ回路が構成されるトランジスタ検出段階と、ＯＬＥＤに関連付けられた第２の電気的パラメータを検出するように検出サブ回路が構成されたＬＥＤ検出段階と、を含む。検出サブ回路は、データ線から信号を受信し、信号の値を測定し、データ線に直接接続され、事前に保存された情報およびプログラムを基に信号を提供する対象デバイスの対応する電気特性を算出するように構成された、様々なマイクロ部品を備える集積チップとして設けられてもよい。検出サブ回路用の集積チップは表示パネル内に配置されてもよい。

例えば、トランジスタ検出段階において、検出サブ回路は（第２トランジスタが導電状態に設定された状態で）データ線を介して駆動トランジスタに直接接続され、こうして駆動トランジスタを特徴づける電気特性が決定される。ＬＥＤ検出段階において、検出サブ回路は（第２トランジスタが導電状態に設定された状態で）データ線を介してＯＬＥＤに直接接続され、こうしてＯＬＥＤを特徴づける電気特性が決定される。検出サブ回路によって検出されたこれらの電気特性は、表示パネル上のＯＬＥＤの発光が不均一であるという問題を軽減するために、データ線を介して第１駆動サブ回路に供給されるデータ信号を適切に補償する補償スキームの決定に用いることができる。補償スキームは、駆動トランジスタに関連するドリフトを補償するための第１の電気的パラメータと、ＯＬＥＤに関連するドリフトを補償するための第２の電気的パラメータと、を少なくとも含んでもよい。一実施形態において、第２駆動サブ回路は、第１の電気的パラメータおよび第２の電気的パラメータを用いた生データ信号の補償を基に、補償されたデータ信号を生成し、データ線へデータ信号を提供するように構成される。本発明の実施形態においては、駆動電流を適宜発生させるために、データ信号（または補償されたデータ信号）が第１駆動サブ回路の駆動トランジスタＤＴＦＴの第２端子に提供される。第２駆動サブ回路は、表示パネル内に配置された集積型のソース駆動チップとして提供されてもよい。

図１を参照すると、第１駆動サブ回路の駆動データ信号を提供するデータ線および駆動トランジスタまたはＯＬＥＤのいずれかを流れる電流信号をモニタリングするセンス線は、時分割設定とした物質上同一の導電線において作動する。本開示の画素駆動回路は、データ線に接続された第１端子と、検出サブ回路に接続された第２端子と、駆動サブ回路に接続された第３端子と、を有するスイッチを含んでもよい。スイッチは、第１段階において第１端子が第２端子に接続され、第２段階においては第１段階と交互に第１端子が第３端子に接続されるように構成される。したがって、本開示の画素駆動回路はセンス線を兼用する１本のデータ線のみ必要とし、別にセンス線を用意する必要がない。この画素回路構造は、表示パネル内の配線の数を大幅に減らし、画素の開口率を向上させる。

入力ポートＩｎｐｕｔ＿２で与えられる固定電圧は、表示パネル全体に事前に配置された共通電圧線によって供給される共通電圧信号であってもよい。言い換えれば、表示パネル内に位置する各画素駆動回路の第１トランジスタＴ１の第１端子は、共通電圧線に接続される。このため、画素駆動回路用に追加で固定電圧線を設ける必要がない。この実施形態において、第１電源は通常動作電圧Ｖｄｄを与える。第２電源は対地電圧Ｖｓｓを与える。共通電圧線は電圧Ｖｃｏｍに対応する。Ｖｃｏｍ＝８Ｖであってもよい。

いくつかの実施形態において、本開示の画素駆動回路は、トランジスタ検出段階、ＬＥＤ検出段階およびディスプレイ駆動段階の３段階において作動するように構成されている。

図２は、本開示の一実施形態によるトランジスタ検出段階において作動している画素駆動回路の模式図である。図３は、トランジスタ検出段階における図２の画素駆動回路のタイミング図である。図２および図３を参照すると、トランジスタ検出段階において、スイッチは、検出サブ回路をデータ線に接続させるために、その第１端子とその第２端子を接続するように構成される。具体的な実施形態において、トランジスタ検出段階は、第１サブ段階と、事前に固定された持続時間を有する第２サブ段階と、第３サブ段階と、を含む。

第１サブ段階ｔ１において、第１制御線Ｓｃａｎ＿１は高電圧レベルにある第１制御信号を提供し、第２制御線Ｓｃａｎ＿２も同じく高電圧レベルにある第２制御信号を提供する。テスト信号はテスト入力ポートＩｎｐｕｔ＿１からデータ線へ提供される。テスト信号は電圧Ｖｒｅｆに対応する。

第１制御信号が高電圧レベルにあるため、第１トランジスタＴ１は導電状態となる。共通電圧Ｖｃｏｍは第１トランジスタＴ１を介して駆動トランジスタＤＴＦＴの制御端子に送られる。Ｖｃｏｍも高電圧レベルであり、駆動トランジスタＤＴＦＴを導電状態とする。このため、ノードＢはＶｃｏｍの電圧レベルを有する。第２制御信号が高電圧レベルにあるため、第２トランジスタＴ２は導電状態となる。このため、テスト信号はノードＡに印加されるべくデータ線から第２トランジスタＴ２を介して送られ、つまり、ノードＡはＶｒｅｆの電圧レベルを有する。このとき、検出サブ回路は電圧Ｖｒｅｆに対応するデータ線内の第１電流信号を検出できる。第１電流信号および対応するＶｒｅｆは、集積チップのストレージ用マイクロ部品にデジタル形式で保存されてもよい。

第２サブ段階ｔ２において、第１制御信号は高電圧レベルに維持され、第２制御信号も高電圧レベルにある。第１トランジスタＴ１および第２トランジスタＴ２は導電状態に維持される。テスト入力ポートＩｎｐｕｔ＿１はフローティング状態にある。第２サブ段階において、第１端子から第２端子（ノードＡ）へ駆動トランジスタＤＴＦＴを流れる電流は、電圧レベルＶｓｅｎｓｅに達するまで、所定の持続時間ノードＡの充電を続ける。それ故、このとき、検出サブ回路は電圧Ｖｓｅｎｓｅに対応するデータ線内の第２電流信号を検出できる。第２電流信号および対応するＶｓｅｎｓｅも、集積チップのストレージ用マイクロ部品にデジタル形式で保存されてもよい。

検出サブ回路用の集積チップは、Ｖｓｅｎｓｅをその中のストレージ部品内に事前に記憶された基準電圧値と比較し、駆動トランジスタＤＴＦＴの電気特性を特徴づける第１の電気的パラメータを算出することのできるマイクロプロセッサ部品を含んでもよい。事前に記憶された基準電圧値は、駆動トランジスタＤＴＦＴの電子移動度およびスレショルド電圧にドリフトがない条件下で、第２サブ段階において検出サブ回路によって測定されたノードＡにおける電圧値に対応する。現在の時刻で取得したＶｓｅｎｓｅをこの基準電圧と比較することで、駆動トランジスタＤＴＦＴの電子移動度およびスレショルド電圧のドリフトあるいは関連電気特性を推測することができる。具体的な補償スキームまたはアルゴリズムにより、駆動トランジスタのドリフトを補償する代表的な第１の電気的パラメータを決定できる。

第３サブ段階ｔ３において、第１制御信号および第２制御信号は低電圧レベルに設定されるため、第１トランジスタＴ１および第２トランジスタＴ２の両方とも非導電状態となる。
それぞれノードＢおよびノードＡでもある駆動トランジスタＤＴＦＴの制御端子は、第１トランジスタＴ１および第２トランジスタＴ２を介して放電する。ノードＡおよびノードＢ両方における電圧レベルが低下し、ある時点で駆動トランジスタＤＴＦＴが非導電状態となる。テスト入力ポートＩｎｐｕｔ＿１はデータ線へテスト信号Ｖｒｅｆを提供してデータ線をリセットする。

図４は、本開示の一実施形態によるＬＥＤ検出段階において作動している画素駆動回路の模式図である。図５は、ＬＥＤ検出段階における図４の画素駆動回路のタイミング図である。図６および図５を参照すると、ＬＥＤ検出段階において、スイッチは、検出サブ回路をデータ線に接続させるために、第１端子を第２端子に接続するように作動する。この実施形態において、ＬＥＤ検出段階は第４サブ段階ｔ４および第５サブ段階ｔ５を含む。

第４サブ段階ｔ４において、第１制御線Ｓｃａｎ＿１から入力された第１制御信号は低電圧レベルに設定され、第２制御線Ｓｃａｎ＿２から入力された第２制御信号は高電圧レベルに設定される。テスト入力ポートＩｎｐｕｔ＿１は電圧レベルＶｒｅｆに対応するテスト信号をデータ線へ提供する。

第１制御信号が低電圧レベルに設定され、第１トランジスタＴ１が非導電状態にあるため、駆動トランジスタＤＴＦＴも非導電状態となる。第２制御信号が高電圧レベルに設定されるため、第２トランジスタＴ２は導電状態にあり、第２トランジスタＴ２を介してテスト信号をデータ線からノードＡへ送ることが可能となる。こうして、ノードＡは、ＯＬＥＤの第１端子で与えられ、ＯＬＥＤの第２端子において第２電源で与えられる対地電圧Ｖｓｓよりも高い、電圧レベルＶｒｅｆを有することになる。ＯＬＥＤの両端における電位差のために、電流が生じてデータ線からＯＬＥＤを流れる。検出サブ回路はこの時点でデータ線内の電流Ｉｓｅｎｓｅを検出できる。検出された電流Ｉｓｅｎｓｅは、検出サブ回路用の集積チップのストレージ部品にデジタル形式で保存されてもよい。

検出サブ回路は、検出された電流Ｉｓｅｎｓｅを、集積チップに事前に記憶された基準電流値と比較して、発光デバイスＯＬＥＤの関連電気特性を算出する。事前に記憶された基準電流値は、ＯＬＥＤが標準発光効率で作動する条件下で、第４サブ段階において検出サブ回路により測定される。Ｉｓｅｎｓｅの値を基準電流値と比較することで、現在の時刻におけるＯＬＥＤの発光効率および発光効減衰率などの電気特性を推測できる。それ故、具体的な補償スキームまたはアルゴリズムにより、ＯＬＥＤのドリフトを補償する代表的な第２の電気的パラメータを決定できる。

画素駆動回路の補償にあたり、第１の電気的パラメータと第２の電気的パラメータを決定するのにＶｓｅｎｓｅとＩｓｅｎｓｅの両方を用いてもよい。第１の電気的パラメータと第２の電気的パラメータのうちのひとつのみを用いて補償してもよく、即ち、トランジスタのドリフトのみを補償するか、またはＯＬＥＤのドリフトのみを補償してもよい。

第５サブ段階ｔ５において、検出サブ回路は、制御電圧の設定が上記の第３サブ段階のそれと同じであるとともに、リセットモードにある。

一実施形態において、画素駆動回路は、補償スキームによって第１の電気的パラメータおよび第２の電気的パラメータが決まった後、ディスプレイ駆動段階において作動するように構成されている。ディスプレイ駆動段階において、第２駆動サブ回路は、データソースから受信した生データ信号に補償を与え、補償されたデータ信号を生成してデータ線へ送るように作動する。

図６は、本開示の一実施形態によるディスプレイ駆動段階において作動している画素駆動回路の模式図である。図７は、ディスプレイ駆動段階における図６の画素駆動回路のタイミング図である。図６および図７を参照すると、ディスプレイ駆動段階において、スイッチは、第２駆動サブ回路をデータ線に接続させるために、その第１端子がその第３端子に接続するように作動する。この実施形態において、ディスプレイ駆動段階は第６サブ段階ｔ６および第７サブ段階ｔ７を含む。

第６サブ段階ｔ６において、第１制御線Ｓｃａｎ＿１からの第１制御信号は高電圧レベルに設定され、第２制御線Ｓｃａｎ＿２からの第２制御信号も高電圧レベルに設定される。テスト入力ポートＩｎｐｕｔ＿１はフローティング状態にある。第１制御信号の高電圧レベルのために第１トランジスタＴ１が導電状態にあることから、共通電圧Ｖｃｏｍを駆動トランジスタＤＴＦＴの制御端子に送ることができる。第２制御信号の高電圧レベルのために第２トランジスタＴ２が導電状態にあることから、データ線を介して第２駆動サブ回路によって提供される（電圧Ｖｄａｔａに対応する）補償されたデータ信号が、第２トランジスタＴ２を通って駆動トランジスタＤＴＦＴの第２端子に印加される。このとき、キャパシタＣはＶｃｏｍ－Ｖｄａｔａの電位差を記憶する。駆動トランジスタＤＴＦＴが導電状態にあるため、駆動トランジスタＤＴＦＴのゲート・ソース間電圧ＶｇｓもＶｃｏｍ－Ｖｄａｔａとなる。

第７サブ段階ｔ７において、第１制御信号が低電圧レベルに設定され、第２制御信号も低電圧レベルに設定されるため、第１トランジスタＴ１と第２トランジスタＴ２の両方とも非導電状態となる。駆動トランジスタＤＴＦＴを流れる電流はその電位レベルがＶｓｓ＋Ｖｏｌｅｄに達するまでノードＡを充電し、ここで、Ｖｓｓは第２電源の対地電圧レベルであり、ＶｏｌｅｄはＯＬＥＤを電流が流れるときの電圧降下である。キャパシタＣのブートストラップ効果において、駆動トランジスタＤＴＦＴの制御端子における電位レベルはＶｃｏｍ－Ｖｄａｔａ＋Ｖｓｓ＋Ｖｏｌｅｄまで引き上げられる。

駆動トランジスタＤＴＦＴは、サチュレーション状態で作動し、この状態における駆動電流は次のように表すことができる。
Ｉ＝Ｋ×（Ｖｇｓ－Ｖｔｈ）^２
＝Ｋ×（Ｖｃｏｍ－Ｖｄａｔａ－Ｖｔｈ）^２
ここで、Ｉは、駆動トランジスタＤＴＦＴにより出力される駆動電流であり、Ｋは、活性層における電子移動度とゲート絶縁層の単位面積あたりの静電容量、ならびにトランジスタ構造のチャネル長さにより決まる定数であり、Ｖｔｈは、駆動トランジスタＤＴＦＴのスレショルド電圧の電流値である。ＯＬＥＤは駆動電流Ｉにより駆動されて発光する。

上述のように、本開示の画素駆動回路はセンス線を何ら設けずに共有データ線を用いて、駆動トランジスタＤＴＦＴおよびＯＬＥＤに対して関連する検出操作を行い、駆動トランジスタＤＴＦＴへ補償されたデータ信号を提供することができる。

検出サブ回路と第２駆動サブ回路の両方をひとつの集積チップ（ＩＣ）に集積して、表示パネル内に配置されるチップの数を減らしてもよい。検出サブ回路と第２駆動サブ回路のＩＣはソース駆動チップの一部であってもよい。スイッチは、検出サブ回路または第２駆動サブ回路とデータ線との接続を制御するように構成されたスイッチ制御サブ回路により代替されてもよい。このスイッチ制御サブ回路も上記ＩＣに集積してもよい。表示パネル内に追加のセンス線を別途配置するのを省略することで画素の開口率を有効に向上できる。

別の方面において、本開示は本開示で述べる画素駆動回路を駆動するためのデータ信号の補償方法を提供する。図８は、本開示のいくつかの実施形態による画素駆動回路を駆動するためにデータ信号に補償を提供する方法を示すフローチャートである。図８を参照すると、この方法は、図１または図２または図４または図６に示す画素駆動回路に基づく。この方法は、トランジスタ検出段階において、データ線を介し検出サブ回路を使用して、第１駆動サブ回路の駆動トランジスタに関連付けられた第１の電気的パラメータを検出する工程を含む。トランジスタ検出段階において画素駆動回路が作動するとき、検出サブ回路がデータ線を介し、駆動トランジスタの電気特性を特徴づける第１の電気的パラメータを検出している。具体的には、この工程は、（共通電圧線からの）固定電圧が駆動トランジスタの制御端子に入力されて駆動トランジスタが導電状態となるように、第１制御線から第１制御信号を印加して第１トランジスタをターンオンすることを含む。この工程は、テスト入力ポートからデータ線へテスト信号を印加することをさらに含む。この工程は、データ線から駆動トランジスタの第２端子へテスト信号が入力されるように、第２制御線から第２制御信号を印加して第２トランジスタをターンオンすることをさらに含む。

また、トランジスタ検出段階において検出サブ回路を作動させる工程は、第１制御信号の制御下で第１トランジスタをターンオフし、テスト入力ポートからテスト信号をカットオフすることを含む。この結果、第１電源から駆動トランジスタの第２端子への充電が行われる。検出サブ回路は、所定の持続時間充電された後、駆動トランジスタの第２端子における電圧値を検出できる。

図８を参照すると、この方法は、ＬＥＤ検出段階において、データ線を介し検出サブ回路を使用して、発光デバイスに関連付けられた第２の電気的パラメータを検出する工程をさらに含む。ＬＥＤ検出段階において画素駆動回路が作動するときには、検出サブ回路がデータ線を介し、ＯＬＥＤの電気特性を特徴づける第２の電気的パラメータを検出している。この実施形態において、この工程は、第１トランジスタを非導電状態に制御することを含む。この工程は、テスト入力ポートからデータ線へテスト信号を提供することをさらに含む。この工程は、データ線内においてＯＬＥＤを流れる電流を検出サブ回路が検出できるように、第２制御線から提供された第２制御信号の制御下で第２トランジスタをターンオンしてテスト信号のＯＬＥＤの第１端子への入力を可能にすることをさらに含む。

図８を参照すると、この方法は、ディスプレイ駆動段階において、第１制御信号を第１制御線に印加して第１トランジスタを導電状態とし、駆動トランジスタの制御端子（ゲート）へ固定電圧を印加する工程を含む。この工程は、前の工程でそれぞれ決定された第１の電気的パラメータおよび第２の電気的パラメータを基に、第２駆動サブ回路を使用して、補償されたデータ信号をデータ線へ提供することをさらに含む。この工程は、第２制御線に第２制御信号を印加して第２トランジスタを導電状態とし、駆動トランジスタのソースへ補償されたデータ信号を印加して駆動電流を生じさせることをさらに含む。駆動電流はＯＬＥＤを流れて発光を駆動する。

検出サブ回路を作動させて駆動トランジスタに関連付けられた第１の電気的パラメータを検出する工程は、検出サブ回路を作動させてＯＬＥＤに関連付けられた第２の電気的パラメータを検出する工程の前に行ってもよい。検出サブ回路を作動させてＯＬＥＤに関連付けられた第２の電気的パラメータを検出する工程は、検出サブ回路を作動させて駆動トランジスタに関連付けられた第１の電気的パラメータを検出する工程の後に行わなくてもよい。言い換えれば、補償スキームは駆動トランジスタのドリフトのみを補償するようにプログラムされてもよい。この方法は、トランジスタ検出段階および／またはＬＥＤ検出段階において、別途センス線を必要とせずに、検出サブ回路のセンス線としてデータ線を有効に用いており、表示パネル内の配線数を効果的に減らし、画素の開口率を向上させている。

別の方面において、本開示は、スイッチにより制御されるデータ線を介して、各々検出サブ回路と第２駆動サブ回路に交互に連結される第１駆動サブ回路を含む複数の画素駆動回路を備える表示パネルを提供する。第１駆動サブ回路の各々は、固定電圧を与えられた入力ポートに連結された第１トランジスタと、第１トランジスタに制御されて固定電圧を受け取るように構成されたゲート、および第１電源に連結されたドレインを有する駆動トランジスタと、を含む。第１駆動サブ回路は、駆動トランジスタのゲートとソースの間に連結されたキャパシタと、ソースに連結された第１端子および第２電源に連結された第２端子を有する発光デバイスと、をさらに含む。また、第１駆動サブ回路は、駆動トランジスタのソースに連結されたドレインと、データ線に連結されたソースと、を有する第２トランジスタを含む。駆動トランジスタに関連付けられた第１の電気的パラメータおよび発光デバイスに関連付けられた第２の電気的パラメータを検出するように検出サブ回路が構成された第１段階において、画素駆動回路に関連付けられたデータ線は検出サブ回路に接続され、第２駆動サブ回路から切断される。第１の電気的パラメータおよび第２の電気的パラメータを用いた生データ信号の補償を基に、補償されたデータ信号を生成し、補償されたデータ信号をデータ線へ提供するように第２駆動サブ回路が構成された第２段階において、同じデータ線が検出サブ回路から切断され第２駆動サブ回路に接続される。補償されたデータ信号は、第２トランジスタにより制御される駆動トランジスタのソースに送ることができる。第１駆動サブ回路は、ソースで提供される補償されたデータ信号を基に、駆動トランジスタのドレインからソースへ駆動電流を生じるように構成される。駆動電流はさらに発光デバイスを流れて発光を駆動する。

補償されたデータ信号は、ディスプレイ駆動段階において、少なくとも表示パネル内に位置する画素駆動回路の第１駆動サブ回路各々における駆動トランジスタの電気特性のドリフトを低減するものであってもよい。補償されたデータ信号は、表示パネル全体の表示均一性を向上させるために、ディスプレイ駆動段階において、表示パネル内に位置する画素駆動回路の第１駆動サブ回路各々における駆動トランジスタおよび発光デバイス両方の電気特性のドリフトを効果的に低減するものであってもよい。表示パネル内の発光デバイスは有機発光ダイオードであってもよい。各画素駆動回路に関連付けられた検出サブ回路および第２駆動サブ回路は、表示パネル内のデータ線に連結されたひとつのソース駆動集積チップに集積されてもよい。

さらに別の方面において、本開示は本開示で述べる表示パネルを含む表示装置を提供する。表示装置は、電子ペーパー、ＯＬＥＤ表示パネル、スマートフォン、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、電子フォトフレーム、ナビゲータ、および表示機能を有する任意の製品または部品から選択されたものであってもよい。

本発明の実施形態に関する上記の記述は、例示及び説明を目的とする。開示されるそのままの形態或いは開示した例示的な実施形態は全てを網羅している訳ではなく、また、本発明はこれらに限定するものでもない。それ故、上記記載は限定ではなく例示を目的としていると見なすべきであり、多くの変更や変形は当業者にとって明らかであろう。本発明の原理とそれが実際に適用される最良の形態を最も説明しやすいような実施形態を選択しそれについて記載することで、特定の用途又は想定される適用に適した本発明の様々な実施形態及び様々な変更を当業者に理解させることを目的としている。本開示に付した請求項及びその均等物により本発明の範囲を定義することが意図され、別途示唆しない限り、すべての用語は合理的な範囲内で最も広く解釈されるべきである。従って、「本発明」、「本開示」又はこれに類する用語は請求項の範囲を必ずしも特定の実施形態に限定せず、本発明の例示的実施形態に対する参照は本発明への限定を示唆するものではなく、かかる限定を推論すべきではない。本発明は付属する請求項の構想と範囲のみにより限定される。さらに、これらの請求項では後に名詞又は要素を伴って「第１」「第２」等という表現を用いる場合がある。特定の数量が示されない限り、このような用語は専用語であると理解すべきであり、修飾された要素の数量が上記専用語により限定されると解釈してはならない。記載した効果や利点はいずれも本発明のすべての実施形態に適用されるとは限らない。当業者であれば、以下の請求項により定義される本発明の範囲から逸脱せずに、記載した実施形態を変形できることが理解されよう。さらに、以下の請求項に明記されているか否かを問わず、本開示の要素及び部品のいずれも公衆に捧げる意図はない。

Claims (19)

1. 発光デバイスを駆動するための駆動トランジスタのソースに連結されたデータ線から、データ信号を受信するように構成された第１駆動サブ回路と、
   第１段階において、前記データ線に連結された検出サブ回路と、
   第２段階において、前記データ線に連結された第２駆動サブ回路と、を備え、
   前記検出サブ回路は、前記第１段階において、前記駆動トランジスタに関連付けられた第１の電気的パラメータと、前記発光デバイスに関連付けられた第２の電気的パラメータと、を検出するように構成され、
   前記第２駆動サブ回路は、前記第２段階において、前記第１の電気的パラメータおよび前記第２の電気的パラメータを用いた生データ信号の補償を基に、補償されたデータ信号を生成し、前記データ線を介して前記駆動トランジスタに前記補償されたデータ信号を提供するように構成され、
   前記データ線は，前記第１段階において、前記検出サブ回路に接続され、前記第２駆動サブ回路に接続されず、
   前記データ線は、前記第２段階において、前記検出サブ回路に接続されず、前記第２駆動サブ回路に接続され、
   前記検出サブ回路は、前記第１段階のトランジスタ検出段階において、前記駆動トランジスタを流れる電流に対応する電圧を検出することで、前記駆動トランジスタと関連する第１の電気的パラメータを検出するように構成され、
   前記トランジスタ検出段階は、第１サブ段階、第２サブ段階、および第３サブ段階を含み、
   前記データ線は、テスト入力ポートに接続され、前記テスト入力ポートは、前記第１サブ段階と前記第３サブ段階の双方においてテスト電圧であり、かつ、前記第２サブ段階のみにおいてフローティング状態であり、
   前記第１サブ段階の間、前記駆動トランジスタは導通状態であり、前記検出サブ回路に連結された前記データ線は前記駆動トランジスタのソースに連結され、前記検出サブ回路は前記駆動トランジスタのソースで前記テスト電圧を検出し、前記第２サブ段階の間、一定の時間にわたって前記駆動トランジスタを流れる電流によって誘導される検出電圧まで充電された前記駆動トランジスタのソースに前記データ線が接続され、前記検出サブ回路は前記第１の電気的パラメータを推測するために前記データ線の検出電圧を検出し、前記第３サブ段階の間、前記データ線は前記テスト電圧にリセットされる、表示パネル内に位置する画素駆動回路。
2. 前記第１駆動サブ回路は、固定電圧を与えられた入力ポートに連結された第１トランジスタと、前記第１トランジスタに制御されて前記固定電圧を受け取るように構成されたゲート、および第１電源に連結されたドレインを有する前記駆動トランジスタと、前記駆動トランジスタの前記ゲートとソースの間に連結されたキャパシタと、前記ソースに連結された第１端子および第２電源に連結された第２端子を有する前記発光デバイスと、前記駆動トランジスタの前記ソースに連結されたドレイン、および前記データ線に連結されたソースを有する第２トランジスタと、を備える、請求項１に記載の画素駆動回路。
3. 前記固定電圧は、前記表示パネル内に位置する各画素駆動回路の共通電圧信号である、請求項２に記載の画素駆動回路。
4. 前記検出サブ回路および前記第２駆動サブ回路は表示パネル内のひとつのソース駆動チップに集積された、請求項１に記載の画素駆動回路。
5. 前記データ線に接続された第１端子と、前記検出サブ回路に接続された第２端子と、前記第２駆動サブ回路に接続された第３端子と、を有するスイッチをさらに備え、前記スイッチは、前記第１段階において前記第１端子を前記第２端子に接続し、前記第２段階において前記第１端子を前記第３端子に接続するように構成された、請求項１に記載の画素駆動回路。
6. 前記第１トランジスタは、第１制御ポートに連結されたゲートと、前記入力ポートに連結され、前記固定電圧を受け取るように構成された第１端子と、前記駆動トランジスタの前記ゲートに連結された第２端子と、を備え、前記第２トランジスタは、第２制御ポートに連結されたゲートと、前記データ線に連結された第１端子と、前記駆動トランジスタの前記ソースに連結された第２端子と、を備える、請求項２に記載の画素駆動回路。
7. 前記発光デバイスは、有機発光ダイオードを備える、請求項１に記載の画素駆動回路。
8. 前記第１の電気的パラメータは、前記駆動トランジスタのスレショルド電圧のドリフトおよび電子移動度のドリフトに関連する情報を含む、請求項１に記載の画素駆動回路。
9. 前記検出サブ回路は、前記第１段階のＬＥＤ検出段階において、前記発光デバイスを流れる電流を検出することで、前記発光デバイスと関連する第２の電気的パラメータを検出するように構成され、前記第２の電気的パラメータは、前記発光デバイスの発光効率および輝度減衰率に関連する情報を含む、請求項１に記載の画素駆動回路。
10. 前記ＬＥＤ検出段階は、前記データ線が前記テスト入力ポートからテスト電圧を受け取り、前記発光デバイスが導電状態にあり、前記第２の電気的パラメータを推測するために、前記データ線内において前記発光デバイスを流れる前記電流を前記検出サブ回路が検出する第４サブ段階と、前記データ線が前記テスト電圧にリセットされる第５サブ段階と、を含む、請求項９に記載の画素駆動回路。
11. 前記第２駆動サブ回路は、ソース駆動チップの一部であり、前記第２段階において、データソースから前記生データ信号を受信し、前記生データ信号の補償を基に、前記第２トランジスタを介して、前記補償されたデータ信号を前記データ線、さらには前記駆動トランジスタの前記ソースへ提供して、前記発光デバイスを流れる駆動電流を発生するように構成された、請求項２に記載の画素駆動回路。
12. 前記第２段階は、前記第１トランジスタおよび前記第２トランジスタが導電状態にあり、前記固定電圧が前記駆動トランジスタの前記ゲートに印加されて前記駆動トランジスタを導電状態にし、前記補償されたデータ信号は前記駆動トランジスタの前記ソースに印加されて、ゲート・ソース間電圧の電位差が、前記固定電圧から前記補償されたデータ信号を減じた値と等しくなる第６サブ段階を含み、加えて、前記第１トランジスタおよび前記第２トランジスタが非導通状態にあり、前記第２電源で与えられた電圧に前記発光デバイスを流れる前記駆動電流に誘発された電位差を加えた値まで前記駆動トランジスタの前記ソースが充電される第７サブ段階と、を含む、請求項１１に記載の画素駆動回路。
13. トランジスタ検出段階において、前記データ線を介し前記検出サブ回路を使用して前記駆動トランジスタに関連付けられた第１の電気的パラメータを検出する工程と、
    ＬＥＤ検出段階において、前記データ線を介し前記検出サブ回路を使用して、前記発光デバイスに関連付けられた第２の電気的パラメータを検出する工程と、
    ディスプレイ駆動段階において、第１制御信号を第１制御線に印加することで前記第１駆動サブ回路の第１トランジスタを導電状態にして前記駆動トランジスタのゲートへ固定電圧を印加させ、前記第２駆動サブ回路を使用して、第１の電気的パラメータおよび第２の電気的パラメータを基に、前記駆動トランジスタの前記ソースに連結された前記データ線を介して補償されたデータ信号を提供し、第２制御線に第２制御信号を印加することで前記第１駆動サブ回路の第２トランジスタを導電状態にして前記駆動トランジスタの前記ソースへ前記補償されたデータ信号を印加させ、ＯＬＥＤを流れる駆動電流を生じさせて発光させる工程と、を含む、請求項１～１２のいずれか一項に記載の画素駆動回路を駆動するデータ信号を補償する方法。
14. 前記データ線を介し前記検出サブ回路を使用して第１の電気的パラメータを検出する工程は、
    前記第１制御信号を前記第１制御線に印加することで前記第１トランジスタを導電状態
    にして前記駆動トランジスタの前記ゲートに前記固定電圧を印加し、前記駆動トランジスタを導電状態にすることと、
    前記テスト入力ポートからテスト電圧を印加し、前記第２制御線に前記第２制御信号を印加することで、前記第２トランジスタを導通状態にして前記駆動トランジスタの前記ソースへ前記テスト電圧を印加することと、
    前記第１制御信号により前記第１トランジスタをターンオフすることと、
    前記テスト入力ポートから前記テスト電圧をカットオフすることと、
    第１電源から前記駆動トランジスタの前記ソースを充電することと、
    所定の持続時間充電された前記駆動トランジスタの前記ソースにおける電位レベルに対応する前記データ線内の電圧値を検出することと、を含む
    請求項１３に記載の方法。
15. 前記データ線内の前記電圧値は外付ＩＣチップで処理されて、前記駆動トランジスタのスレショルド電圧のドリフトおよび電子移動度のドリフトに関連する情報を含む、前記駆動トランジスタに関する第１の電気的パラメータを推測し、前記第１の電気的パラメータは前記補償されたデータ信号を生成するのに用いられる、請求項１４に記載の方法。
16. 前記データ線を介し前記検出サブ回路を使用して第２の電気的パラメータを検出する工程は、
    前記第１制御信号により前記第１トランジスタをターンオフすることと、
    前記データ線にテスト電圧を印加することと、
    前記第２制御線に第２制御信号を印加することで前記第２トランジスタを導通状態に制御して、前記発光デバイスの第１端子へ前記テスト電圧を印加させることと、
    前記発光デバイスを流れる前記データ線内の電流値を検出することと、を含む、請求項１３に記載の方法。
17. 前記電流値を外付ＩＣチップで処理して、前記発光デバイスの発光効率および輝度減衰率に関連する情報を含む、前記発光デバイスに関する第２の電気的パラメータを推測し、前記第２の電気的パラメータは前記補償されたデータ信号を生成するのに用いられる、請求項１６に記載の方法。
18. 請求項１に記載の画素駆動回路を複数備え、複数の画素駆動回路は各々、スイッチにより制御されるデータ線を介して検出サブ回路および第２駆動サブ回路に交互に連結された第１駆動サブ回路を含み、第１駆動サブ回路の各々は、
    固定電圧を与えられた入力ポートに連結された第１トランジスタと、
    前記第１トランジスタに制御されて前記固定電圧を受け取るように構成されたゲート、および第１電源に連結されたドレインを有する駆動トランジスタと、
    前記駆動トランジスタの前記ゲートとソースの間に連結されたキャパシタと、
    前記ソースに連結された第１端子および第２電源に連結された第２端子を有する発光デバイスと、
    前記駆動トランジスタの前記ソースに連結されたドレイン、および前記データ線に連結されたソースを有する第２トランジスタと、を備え、
    前記駆動トランジスタに関連付けられた第１の電気的パラメータおよび前記発光デバイスに関連付けられた第２の電気的パラメータを検出するように前記検出サブ回路が構成された第１段階において、前記データ線は前記検出サブ回路に接続され、前記第２駆動サブ回路から切断され、
    第１の電気的パラメータおよび第２の電気的パラメータを用いた生データ信号の補償を基に、補償されたデータ信号を生成し、前記データ線へ前記補償されたデータ信号を提供するように前記第２駆動サブ回路が構成された第２段階において、前記データ線は前記検出サブ回路から切断され、前記第２駆動サブ回路に接続され、前記第２トランジスタにより制御される前記駆動トランジスタの前記ソースへ前記補償されたデータ信号を印加可能である、表示パネル。
19. 前記発光デバイスは有機発光ダイオードであり、各画素駆動回路に関連付けられた前記検出サブ回路および前記第２駆動サブ回路は前記表示パネル内の前記データ線に連結されたひとつのソース駆動チップに集積された、請求項１８に記載の表示パネルを備える表示装置。

Images