JP7091726B2 - 情報処理装置,プログラム及び情報処理方法 - Google Patents
情報処理装置,プログラム及び情報処理方法 Download PDFInfo
- Publication number
- JP7091726B2 JP7091726B2 JP2018042075A JP2018042075A JP7091726B2 JP 7091726 B2 JP7091726 B2 JP 7091726B2 JP 2018042075 A JP2018042075 A JP 2018042075A JP 2018042075 A JP2018042075 A JP 2018042075A JP 7091726 B2 JP7091726 B2 JP 7091726B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- program
- functions
- trace
- similar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3404—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for parallel or distributed programming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3457—Performance evaluation by simulation
- G06F11/3461—Trace driven simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3495—Performance evaluation by tracing or monitoring for systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/865—Monitoring of software
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
Description
〔A-1〕システム構成例
図1の(1)は、プログラムの並列化に対する性能向上の関係を示すグラフである。図1の(1)において、横軸はCentral Processing Unit(CPU)コア数等の並列度を表わし、縦軸は性能向上率を表わす。
図2に示した情報処理装置1における処理を、図16に示すフローチャート(ステップS1~S6)に従って説明する。
上述した実施形態の一例における情報処理装置1によれば、例えば、以下のような効果を奏することができる。
図17は、変形例における情報処理装置1aの機能構成を模式的に示すブロック図である。
開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成及び各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
以上の実施形態及び変形例に関し、さらに以下の付記を開示する。
実行環境において評価対象プログラムを実行した場合における複数の関数毎の実行時間と、シミュレーション環境において前記評価対象プログラムを実行した場合における前記複数の関数毎の実行時間とを比較して、短縮率を算出する算出部と、
前記算出部によって算出された短縮率と前記評価対象プログラムとに基づいて、前記シミュレーション環境において使用するシミュレーションプログラムを生成する生成部と、
を備える、情報処理装置。
前記生成部は、前記複数の関数毎に算出された複数の短縮率のうち、最小の短縮率を使用して、前記シミュレーションプログラムを生成する、
付記1に記載の情報処理装置。
前記生成部は、前記複数の関数毎の処理時間に前記短縮率を乗じた値を記録するダミートレースに基づいて、前記シミュレーションプログラムを生成する、
付記1又は2に記載の情報処理装置。
所定の関数リストの中から、前記評価対象プログラムに含まれる前記複数の関数のそれぞれに類似する複数の類似関数を検索する検索部と、
前記検索部によって検索された類似関数を前記シミュレーション環境において実行した場合における実行時間を測定する測定部と、
を更に備え、
前記算出部は、前記実行環境における前記複数の関数毎の実行時間と、前記測定部によって測定された前記複数の類似関数毎の実行時間とに基づき、前記短縮率を算出する、
付記1~3のいずれか1項に記載の情報処理装置。
前記評価対象プログラムに含まれる前記複数の関数を、非排他処理と排他資源取得処理と排他資源解放処理とに分類する分類処理部と、
前記分類処理部によって前記非排他処理に分類された関数のうち連続する関数を、単一の簡易関数として記録する簡易トレースを生成する簡易化処理部と、
を更に備え、
前記算出部は、前記簡易化処理部によって生成された簡易トレースに含まれる前記簡易関数毎の実行時間と、前記測定部によって測定された前記複数の類似関数毎の実行時間とに基づき、前記短縮率を算出する、
付記4に記載の情報処理装置。
コンピュータに、
実行環境において評価対象プログラムを実行した場合における複数の関数毎の実行時間と、シミュレーション環境において前記評価対象プログラムを実行した場合における前記複数の関数毎の実行時間とを比較して、短縮率を算出し、
前記算出された短縮率と前記評価対象プログラムとに基づいて、前記シミュレーション環境において使用するシミュレーションプログラムを生成する、
処理を実行させる、プログラム。
前記複数の関数毎に算出された複数の短縮率のうち、最小の短縮率を使用して、前記シミュレーションプログラムを生成する、
処理を前記コンピュータに実行させる、付記6に記載のプログラム。
前記複数の関数毎の処理時間に前記短縮率を乗じた値を記録するダミートレースに基づいて、前記シミュレーションプログラムを生成する、
処理を前記コンピュータに実行させる、付記6又は7に記載のプログラム。
所定の関数リストの中から、前記評価対象プログラムに含まれる前記複数の関数のそれぞれに類似する複数の類似関数を検索し、
前記検索された類似関数を前記シミュレーション環境において実行した場合における実行時間を測定し、
前記実行環境における前記複数の関数毎の実行時間と、前記測定された前記複数の類似関数毎の実行時間とに基づき、前記短縮率を算出する、
処理を前記コンピュータに実行させる、付記6~8のいずれか1項に記載のプログラム。
前記評価対象プログラムに含まれる前記複数の関数を、非排他処理と排他資源取得処理と排他資源解放処理とに分類し、
前記非排他処理に分類された関数のうち連続する関数を、単一の簡易関数として記録する簡易トレースを生成し、
前記生成された簡易トレースに含まれる前記簡易関数毎の実行時間と、前記測定された前記複数の類似関数毎の実行時間とに基づき、前記短縮率を算出する、
処理を前記コンピュータに実行させる、付記9に記載のプログラム。
実行環境において評価対象プログラムを実行した場合における複数の関数毎の実行時間と、シミュレーション環境において前記評価対象プログラムを実行した場合における前記複数の関数毎の実行時間とを比較して、短縮率を算出し、
前記算出された短縮率と前記評価対象プログラムとに基づいて、前記シミュレーション環境において使用するシミュレーションプログラムを生成する、
情報処理方法。
前記複数の関数毎に算出された複数の短縮率のうち、最小の短縮率を使用して、前記シミュレーションプログラムを生成する、
付記11に記載の情報処理方法。
前記複数の関数毎の処理時間に前記短縮率を乗じた値を記録するダミートレースに基づいて、前記シミュレーションプログラムを生成する、
付記11又は12に記載の情報処理方法。
所定の関数リストの中から、前記評価対象プログラムに含まれる前記複数の関数のそれぞれに類似する複数の類似関数を検索し、
前記検索された類似関数を前記シミュレーション環境において実行した場合における実行時間を測定し、
前記実行環境における前記複数の関数毎の実行時間と、前記測定された前記複数の類似関数毎の実行時間とに基づき、前記短縮率を算出する、
付記11~13のいずれか1項に記載の情報処理方法。
前記評価対象プログラムに含まれる前記複数の関数を、非排他処理と排他資源取得処理と排他資源解放処理とに分類し、
前記非排他処理に分類された関数のうち連続する関数を、単一の簡易関数として記録する簡易トレースを生成し、
前記生成された簡易トレースに含まれる前記簡易関数毎の実行時間と、前記測定された前記複数の類似関数毎の実行時間とに基づき、前記短縮率を算出する、
付記14に記載の情報処理方法。
11,11a :CPU
111 :類似関数検索部
112 :類似関数性能測定部
113 :短縮率計算部
114 :短縮率適用部
115 :関数分類部
116 :関数簡易化部
12 :メモリ
13 :表示制御部
130 :表示装置
14 :記憶装置
15 :入力I/F
151 :マウス
152 :キーボード
16 :読み書き処理部
160 :記録媒体
17 :通信I/F
10,60 :開発プログラム実行環境
101,601:開発中プログラム
102 :実行トレース
20 :シミュレーション環境
201,602:ダミートレース生成システム
2011 :トレース短縮部
202 :ダミートレース
203 :シミュレータ
205 :類似トレース
206 :関数リスト
30,30a,30b:任意環境
301 :類似トレース生成プログラム
302 :ダミートレース生成プログラム
303 :ダミープログラム生成プログラム
304,603:ダミープログラム
305 :シミュレーション結果
401 :グループ情報
402 :簡易トレース
Claims (7)
- コンピュータに、
実行環境において評価対象プログラムを実行した場合における複数の関数毎の実行時間と、シミュレーション環境において前記評価対象プログラムを実行した場合における前記複数の関数にそれぞれ類似する類似関数毎の実行時間とを比較して、短縮率を算出し、
算出された前記短縮率と前記評価対象プログラムとに基づいて、前記シミュレーション環境において使用するシミュレーションプログラムを生成する、
処理を実行させる、プログラム。 - 前記複数の関数毎に算出された複数の前記短縮率のうち、最小の短縮率を使用して、前記シミュレーションプログラムを生成する、
処理を前記コンピュータに実行させる、請求項1に記載のプログラム。 - 前記複数の関数毎の処理時間に前記短縮率を乗じた値を記録するダミートレースに基づいて、前記シミュレーションプログラムを生成する、
処理を前記コンピュータに実行させる、請求項1又は2に記載のプログラム。 - 所定の関数リストの中から、前記評価対象プログラムに含まれる前記複数の関数のそれぞれに類似する複数の前記類似関数を検索し、
検索された前記複数の類似関数を前記シミュレーション環境において実行した場合における実行時間を測定し、
前記実行環境における前記複数の関数毎の実行時間と、測定された前記複数の類似関数毎の実行時間とに基づき、前記短縮率を算出する、
処理を前記コンピュータに実行させる、請求項1~3のいずれか1項に記載のプログラム。 - 前記評価対象プログラムに含まれる前記複数の関数を、非排他処理と排他資源取得処理と排他資源解放処理とに分類し、
前記非排他処理に分類された関数のうち連続する関数を、単一の簡易関数として記録する簡易トレースを生成し、
生成された前記簡易トレースに含まれる前記簡易関数毎の実行時間と、測定された前記複数の類似関数毎の実行時間とに基づき、前記短縮率を算出する、
処理を前記コンピュータに実行させる、請求項4に記載のプログラム。 - 実行環境において評価対象プログラムを実行した場合における複数の関数毎の実行時間と、シミュレーション環境において前記評価対象プログラムを実行した場合における前記複数の関数にそれぞれ類似する類似関数毎の実行時間とを比較して、短縮率を算出する算出部と、
前記算出された前記短縮率と前記評価対象プログラムとに基づいて、前記シミュレーション環境において使用するシミュレーションプログラムを生成する生成部と、
を備える、情報処理装置。 - コンピュータが、
実行環境において評価対象プログラムを実行した場合における複数の関数毎の実行時間と、シミュレーション環境において前記評価対象プログラムを実行した場合における前記複数の関数にそれぞれ類似する類似関数毎の実行時間とを比較して、短縮率を算出し、
前記算出された前記短縮率と前記評価対象プログラムとに基づいて、前記シミュレーション環境において使用するシミュレーションプログラムを生成する、
処理を実行する、情報処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018042075A JP7091726B2 (ja) | 2018-03-08 | 2018-03-08 | 情報処理装置,プログラム及び情報処理方法 |
US16/280,086 US11188438B2 (en) | 2018-03-08 | 2019-02-20 | Information processing apparatus, computer-readable recording medium storing program, and information processing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018042075A JP7091726B2 (ja) | 2018-03-08 | 2018-03-08 | 情報処理装置,プログラム及び情報処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019159482A JP2019159482A (ja) | 2019-09-19 |
JP7091726B2 true JP7091726B2 (ja) | 2022-06-28 |
Family
ID=67844005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018042075A Active JP7091726B2 (ja) | 2018-03-08 | 2018-03-08 | 情報処理装置,プログラム及び情報処理方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11188438B2 (ja) |
JP (1) | JP7091726B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004530193A (ja) | 2001-03-05 | 2004-09-30 | ケイデンス デザイン システムズ,インコーポレイテッド | 組込形ソフトウェアの実行時間の統計的評価のための方法及び装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3608915B2 (ja) * | 1997-09-22 | 2005-01-12 | 富士通株式会社 | マルチプロセッシングシステムの性能評価方法および装置並びにマルチプロセッシングシステムの性能評価プログラムを格納した記憶媒体 |
US7536504B2 (en) * | 2006-07-28 | 2009-05-19 | Diskeeper Corporation | Online storage medium transfer rate characteristics determination |
EP2913761A4 (en) * | 2012-10-25 | 2016-06-15 | Fujitsu Ltd | EXECUTION CONTROL METHOD AND INFORMATION PROCESSING DEVICE |
JP2014099108A (ja) | 2012-11-15 | 2014-05-29 | Fixstars Corp | 実行時間算出装置、実行時間算出方法、およびプログラム |
-
2018
- 2018-03-08 JP JP2018042075A patent/JP7091726B2/ja active Active
-
2019
- 2019-02-20 US US16/280,086 patent/US11188438B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004530193A (ja) | 2001-03-05 | 2004-09-30 | ケイデンス デザイン システムズ,インコーポレイテッド | 組込形ソフトウェアの実行時間の統計的評価のための方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019159482A (ja) | 2019-09-19 |
US20190278686A1 (en) | 2019-09-12 |
US11188438B2 (en) | 2021-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8745588B2 (en) | Method for testing operation of software | |
US7844928B2 (en) | Method and apparatus for evaluating integrated circuit design performance using enhanced basic block vectors that include data dependent information | |
US11362891B2 (en) | Selecting and using a cloud-based hardware accelerator | |
JP2008065496A (ja) | Lsiの消費電力ピーク見積プログラム及びその装置 | |
CN108509324B (zh) | 选择计算平台的***和方法 | |
US11144357B2 (en) | Selecting hardware accelerators based on score | |
US8010930B2 (en) | Extracting consistent compact model parameters for related devices | |
JP2000235507A (ja) | システムの信頼性設計装置及び方法並びにシステムの信頼性設計用ソフトウェアを記録した記録媒体 | |
JP5785725B2 (ja) | 電力見積装置、電力見積方法及びプログラム | |
JP6471615B2 (ja) | 性能情報生成プログラム、性能情報生成方法及び情報処理装置 | |
JP7091726B2 (ja) | 情報処理装置,プログラム及び情報処理方法 | |
US20210056241A1 (en) | Design support device and computer readable medium | |
CN112149370A (zh) | 芯片老化的静态时序分析方法、装置和电子设备 | |
US10666255B1 (en) | System and method for compacting X-pessimism fixes for gate-level logic simulation | |
US8615692B1 (en) | Method and system for analyzing test vectors to determine toggle counts | |
US8098249B2 (en) | Apparatus and method for automatic scaling of tick marks | |
JP6070337B2 (ja) | 物理故障解析プログラム、物理故障解析方法および物理故障解析装置 | |
US20200175131A1 (en) | Debug boundaries in a hardware accelerator | |
JP6567215B2 (ja) | アーキテクチャ選定装置、アーキテクチャ選定方法およびアーキテクチャ選定プログラム | |
US20230153491A1 (en) | System for estimating feature value of material | |
US8214780B2 (en) | Optimization of verification of chip design | |
US7454680B2 (en) | Method, system and computer program product for improving efficiency in generating high-level coverage data for a circuit-testing scheme | |
JP2009271653A (ja) | 消費電力見積方法、回路設計支援装置及びプログラム | |
WO2023238311A1 (ja) | 検証システム及び検証方法 | |
US20150026652A1 (en) | System, method, and computer program product for correlating transactions within a simulation of a hardware platform for post-simulation debugging |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190607 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220121 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220530 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7091726 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |