JP5785725B2 - 電力見積装置、電力見積方法及びプログラム - Google Patents
電力見積装置、電力見積方法及びプログラム Download PDFInfo
- Publication number
- JP5785725B2 JP5785725B2 JP2011025564A JP2011025564A JP5785725B2 JP 5785725 B2 JP5785725 B2 JP 5785725B2 JP 2011025564 A JP2011025564 A JP 2011025564A JP 2011025564 A JP2011025564 A JP 2011025564A JP 5785725 B2 JP5785725 B2 JP 5785725B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- circuit
- value
- calculation unit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
従来、評価対象の回路における各信号線の電力と、各セル(例えば、AND回路、OR回路などの論理合成における最小単位)内部の電力を算出して、これらを合算することで全体の動的な電力を算出する手法があった。
その理由として、例えば、計測回路量や計測データの増大、電力見積時間の長大化が挙げられる。また、安易に観測する信号線を適当に間引くなどの処置をとってしまうと、電力の見積精度が低下してしまう。
(第1の実施の形態)
図1は、第1の実施の形態の電力見積装置の一例を示す図である。
電力係数算出部2は、各回路範囲における単位時間当たりの信号の変化回数の平均値を取得して、回路範囲ごとの電力係数を算出する。
以下では、信号の単位時間当たりの変化回数を変化密度と呼び、その平均値を平均変化密度と呼ぶ。
例えば、補正係数算出部3は、電力見積期間よりも短い期間の論理シミュレーションにより、補正係数を算出するのに望ましい期間(例えば、補正係数算出対象の回路範囲がよく動作している期間)の波形データを取得する。そして補正係数算出部3は、取得した波形データから、回路範囲において、例えば、ユーザに指定された観測ポイントにおける平均変化密度と、例えば、回路範囲に含まれる各信号線の平均変化密度を求める。さらに、補正係数算出部3は、上記の2種の平均変化密度の比(各信号線の平均変化密度/観測ポイントにおける平均変化密度)による補正係数を算出する。
図2は、電力見積装置の動作の一例を示すフローチャートである。
ステップS1:電力係数算出部2が、各回路範囲における平均変化密度を取得して、回路範囲ごとの電力係数を算出する。
以上のような電力見積装置1によれば、例えば、セルよりも大きい回路範囲ごとに、指定された観測ポイントにおける信号の平均変化密度をもとに電力値を求めることができる。これにより、計測するデータ量、計測時間が削減され、大規模な回路で長時間にわたって電力の消費傾向を解析することが可能になる。また、回路範囲において指定された観測ポイントの信号の平均変化密度に対する、回路範囲に含まれる各信号線の信号の平均変化密度の比である補正係数を用いることで、少ない観測ポイントを採用しても精度よく電力の見積を行うことができる。
図3は、第2の実施の形態の電力見積装置の一例を示す図である。
電力見積装置10は、例えば、コンピュータであり、電力算出処理部11、電力見積部12、エミュレータ制御部13を有している。各部はそれぞれソフトウェアにて実現可能である。
電力算出処理部11は、変化密度算出部11aと、電力算出部11bを有している。
変化密度算出部11aは、回路範囲ごとに、各観測ポイントの信号の単位時間当たりの変化回数の平均値である、平均変化密度を算出する。
図3の説明に戻り、電力見積部12は、セルまたは信号線単位で電力の見積を行う。
エミュレータ14は、設計データをもとにしたエミュレーション(以下、シミュレーションという場合もある)を行う。エミュレータ14は、例えば、コンピュータの拡張バス(例えば、PCI(Peripheral Component Interconnect)Express)の拡張デバイスとして電力見積装置10に接続される。
エミュレーション用データ20には、例えば、評価対象回路の設計データ21、テストベンチ22、テストデータ23、制御スクリプト24が含まれる。
評価用設計データ29は、ネットリストまたはRTLなどで記述された評価用の設計データである。評価用設計データ29は、エミュレーション用データ20に含まれる設計データ21と同じであってもよいし、異なっていてもよい。テクノロジライブラリ30は、セルに関する特性をまとめたものであり、セルの電力特性などの情報が含まれ、電力値を算出する際に参照される。
なお、評価用データ28は、レイアウト設計途中(レイアウト完成前)のプロトタイプのデータを用いたものであってもよい(詳細は後述する)。
回路範囲40は、組み合わせ回路41、フリップフロップ42,43,44を有している。なお、フリップフロップ42〜44において、クロックの配線については図示を省略している。
以下、電力見積装置10の動作を説明する。
変化密度算出部11aは、例えば、ユーザにより指定される回路範囲をもとに、回路範囲指定ファイルを生成する(ステップS10)。
ユーザは、例えば、ブロックへのパス名で回路範囲を指定する。例えば、“A0.B1”は、ブロックA0に含まれるブロックB1へのパスを示している。この場合、ブロックB1が回路範囲として設定される。パス名としてA0が指定されると、例えば、ブロックA0内のブロックB0,B1,B2以外の部分が1つの回路範囲として設定される。
ユーザは、グループを構成する、図9に示すようなセルのパス名(属性がセルインスタンスのもの)や信号のパス名(属性がネットインスタンスのもの)を指定することで、回路範囲を指定してもよい。この指定方法では、ブロックの界面にとらわれない回路範囲の指定が可能になる。例えば、データパスや制御系に分割して信号の変化回数の合計値を求めることができる。
ここで、ユーザによってブロックA、ブロックB、ブロックCが指定された場合、これらのブロックがそれぞれ回路範囲として設定され、例えば、指定されなかった破線で示されるブロックD、ブロックE、ブロックF、ブロックA〜ブロックF以外のチップ部分は1つの回路範囲として設定される。
指定時間区間0ms〜10ms、10ms〜100ms、100ms〜110msごとに、サンプリング時間が1ms、10ms、0.5msと変化している。
回路範囲ごと、サンプリング区間ごとの平均変化密度(変化回数(単位はメガ)/秒)が示されている。なお、図12では、図10に示したようにブロックA、ブロックB、ブロックCが回路範囲として設定されている場合について示されている。例えば、ブロックAのサンプリング区間0ms〜1msでは、観測ポイントの信号の平均変化密度は10M(変化回数/秒)であることが示されている。
図13では、ブロックKにブロックJ、ブロックLが含まれ、ブロックJに、さらに、ブロックH、ブロックIが含まれる場合が示されている。
図14では、回路範囲ごと、指定された変化密度で算出される電力係数の一例が示されている。回路範囲A(例えば、図10に示したブロックAに対応している)の電力係数は1,000[mW]、平均変化密度は1[変化回数(単位はギガ)/秒]であることが示されている。
例えば、電力算出部11bは、シミュレーションにより、補正係数を算出するのに望ましい期間t(例えば、補正係数算出対象の回路範囲がよく動作している期間)の波形データを取得する。この期間tは、電力見積期間Tよりも十分短いため、取得する波形データのデータ量は少なくて済む。
図16は、補正係数データの一例を示す図である。
以下に、回路範囲Aでサンプリング区間が0ms〜1msでの電力値の計算例を示す。
図17は、電力見積結果の一例を示す図である。
各回路範囲A,B,C,<Other>の電力値が、グラフで示されている。電力算出部11bが、図18に示すようなグラフを生成して出力することで、ユーザは、時間ごとの電力の推移を容易に把握できるようになる。
以下、図7に示したステップS12の平均変化密度の算出処理の詳細を説明する。
図19は、平均変化密度の算出処理の一例を示すフローチャートである。
(電力係数算出処理の詳細)
次に、図7に示したステップS13の電力係数の算出処理の詳細を説明する。
電力係数算出部60は、図4に示した電力算出部11bに含まれる一機能を示している。なお、図20では、電力見積部12及び電力係数算出部60を、電力見積ツール、電力係数算出ツールといったソフトウェアで実現する場合を想定している。
電力計算用ライブラリ71は、電力の算出処理に使用する関数を集めたライブラリである。CAD(Computer Aided Design system)ツールの制御インタフェースは、CADツール用の制御インタフェースの共通化のために開発されたTCL(Tool Command Language)と呼ばれる言語に準拠していることが多い。CAD開発者はTCLインタプリタをCADツールに組み込み、CADツールの制御コマンドをTCLインタプリタに組み込む。TCL言語は通常のプログラミング言語並みの記述力を持っており、C/C++言語ともリンクできるので、ユーザ定義コマンドを作成するのが容易である。電力計算用ライブラリ71では、例えば、以上のようなTCLを用いて作られた関数がまとめられている。
電力見積部12は、電力見積用制御スクリプト70の記述にしたがって、例えば、以下の動作を行う。
各信号線の電力値は、例えば、設定された平均変化密度D1から、1/2×C(信号の負荷容量)×V(電圧)2×D1を算出することで求められる。信号の負荷容量などは、評価用データ28から取得される。
次に、図7に示したステップS14の補正係数の算出処理の詳細を説明する。
図22は、補正係数の算出処理の一例の流れを示すフローチャートである。
図23に示す平均変化密度リストの例では、回路範囲A、回路範囲B、回路範囲Cごとの観測ポイントの信号の平均変化密度の一例が示されている。
図24に示す平均変化密度リストの例では、回路範囲A、回路範囲B、回路範囲Cごとの計算対象要因に該当する信号線の信号の平均変化密度の一例が示されている。図23に示した観測ポイントの信号の平均変化密度リストとは、回路範囲A、回路範囲Cにおいて、平均変化密度の値が異なっている。
なお、上記では、エミュレータ14を用いて波形データを取得する例を示しているが、ソフトウェア論理シミュレーションや、ブロックレベルの論理シミュレーションによって波形データを取得するようにしてもよい。例えば、電力算出部11bは、ソフトウェア論理シミュレータの出力波形データより、指定された回路範囲の信号線の平均変化密度を算出してもよい。また、回路範囲ごとに、波形データを取得するのに望ましい期間が異なる場合には、電力算出部11bは、複数の期間の波形データを取得するようにしてもよい。
なお、図5で示したような評価用データ28は、レイアウト初期段階に作成されるプロトタイプのデータをもとにしたものであってもよい。レイアウト設計では、最初に回路量の把握やレイアウト設計の計画を立てるために、動作検証が十分に行えていない、正常動作しないデータを使ってレイアウト設計を行うことがある。レイアウト設計途中で得られたデータ(プロトタイプのデータ)でも、配線容量や回路構成がレイアウト完成後のものと似ているので、電力算出部11bが電力係数を算出する際の評価用データ28として用いることができる。
以下、数メガゲートサイズの被評価回路の実設計データ(以下設計データAと呼ぶ)に対して、本実施の形態の電力見積方法を適用した結果を示す。
図25では、サンプリング期間=10us、サンプリング数=30,000で信号の変化回数をカウンタで計測する場合で、3つのケースの場合について生成される計測回路数と、計測回路による被評価回路に対しての面積の増加率が示されている。
シミュレーション時間を30秒とすると、上記の3つのケースと比べ、シミュレーション時間が100倍となるので、この間の信号の変化回数をカウントするためのカウンタのビット数は7ビット増える。ケース3の場合、シミュレーション時間が300msではカウンタのビット数は28ビットなので、シミュレーション時間が30秒になると、カウンタのビット数は35ビットになり、回路量が25%程度増加する。
また、以下の理由によって、電力見積用のデータ量を小さくすることができる。
また、本実施の形態によれば、以下のように、電力見積時間を短時間で行うことができる。
また、図22に示したステップS41、ステップS42の処理では、例えば、観測ポイントをフリップフロップの入力データ端子などとして、あまり多くの観測ポイントを観測する必要がないので、現実的な時間で計算することができる。
(1)電力算出部11bが、設計データAに対する過去の電力見積結果より、主要ブロックの電力に変動が生じる箇所を選び、10us×30ポイントの波形データを取得する。
なお、サンプリングポイント数を30ポイントとした論理シミュレーションで取得される波形データから各信号線における電力値を算出し、また、各セルにおける電力値を算出し、これらを合算することにより算出した電力値を、比較例として用いる。
図26は、本実施の形態の電力見積装置により算出された電力値と、比較例の電力値との相関関係を示す図である。
円グラフ内の数字はブロック数を示している。図27に示すように、94%程度のブロックがR2≧0.8であり、基準値を満たしている。決定係数0.4のブロックは、ユーザ設計部分よりも、テストなど後の設計工程で挿入された回路が多く、例外として扱うべき回路だった。決定係数0.7台の2ブロックのうち、電力が大きいブロック(以下ブロックPと略す)は、2つのサブブロックで構成されており、各サブブロックはともに決定係数が0.9以上だった。これらの補正係数がサブブロック間で異なるため0.7台になっている。したがって、適切な回路範囲を指定すれば精度のよい電力見積が可能といえる。もう1つのブロックは電力がごく小さいため検討していない。
なお、このデータは補正係数を1(つまり、観測ポイントの信号の平均変化密度=計算対象要因の全信号線の信号の平均変化密度と仮定)とした場合について示してある。図28に示すように、80%程度のブロックが、絶対値誤差40%以内、全てが100%以内である。
横軸が、時間[ns]、縦軸は電力値[mW]と、誤差[%]である。図29に示すように、時間が経過しても、低い誤差に維持されていることがわかる。
なお、上記の実験例では、フリップフロップの入力データ端子を観測ポイントとしたが、フリップフロップの出力データ端子も、入力データ端子と同様、比較例との電圧値との一致性が高い。出力データ端子のデータ変化はRTL設計データでも容易に観測しやすい。したがって、フリップフロップの出力データ端子も観測ポイントの有力な候補である。
上記の実験例1において、決定係数が0.4となったブロックについて調べたところ以下のような回路構造となっていたことがわかった。
ブロック80は、サブブロックとしてブロック81,82と、RAM83−1,83−2,…,83−nを有している。ブロック81は、ブロック80の中の代表的なブロックであり、この部分の決定係数は0.91であった。ブロック80中のブロック81以外の回路部分(以下回路部84という)を調べると、リピータバッファ、テスト回路、複数のRAMのデータ出力線を選択するための回路などが多量に含まれていた。回路部84内の論理回路の数は、ブロック81と同程度であった。ただ、回路部84に含まれるフリップフロップは、テスト回路内部のフリップフロップや設定レジスタなどであり、ブロック81とRAM83−1〜83−n間の信号線(図示せず)の変化密度と相関があるようなものがなかった。
図31は、観測ポイントの他の例を示す図である。
RAM83−1は、nビットのアドレス線83aに接続されるアドレス端子addr、mビットのデータ入力線83bに接続される入力データ端子data_in、mビットのデータ出力線83cに接続される出力データ端子data_outを有している。
図32では、図30に示したRAM83−1〜83−nのアドレス端子、入力データ端子、出力データ端子の信号の平均変化密度の計算例が示されている。また、図30の回路部84における電力の期待値(回路部84の全信号線を用いた電力見積結果)が示されている。
RAM83−1〜83−nのアドレス端子、入力データ端子、出力データ端子の信号の平均変化密度は、図32に示すように、回路部84における電力の期待値に対して、よい相関を示している。
横軸は回路部84における電力の期待値[mW]を示し、縦軸はRAM83−1〜83−nのアドレス端子、入力データ端子、出力データ端子の信号の平均変化密度を示している。図33中のドットは、各々のサンプリングポイントを表している。実線の直線は線形近似を表している。
ところで、RAMは、必ずしも図30のように、あるブロックに集めて配置されるように設計されるとは限らない。例えば、以下のように配置される場合もある。
ブロック85は、RAM86−1,86−2と、論理回路87−1,87−2,87−3を有している。RAM86−1は論理回路87−2に接続され、RAM86−2は論理回路87−1に接続され、論理回路87−1は論理回路87−2,87−3に接続されている。
例えば、RAM86−1が支配的な影響を及ぼす範囲として以下のような範囲がある。まず、RAM86−1のアドレス端子addrと、図34に示した論理回路87−2中の最寄りのフリップフロップ群88−1の間の論理領域(以下ロジックコーンという)89−1である。
そして、3つ目は、出力データ端子data_outと論理回路87−2中の最寄りのフリップフロップ群88−3間のロジックコーン89−3である。
また、図30に示したようなRAMが集約されているような設計になっていない場合でも、RAMによる影響を考慮した精度のよい電力見積を行うことができる。
この結果をもとに、電力の期待値と平均変化密度の相関を計算すると以下のようになった。
横軸はブロック80の電力の期待値[mW]を示し、縦軸はフリップフロップの入力データ端子とRAMのアドレス端子と入力データ端子の信号の平均変化密度[変化回数/秒]を示している。図39中のドットは、各々のサンプリングポイントを表している。実線の直線は線形近似を表している。
また、RAMが含まれるブロックについても、観測ポイントとしてRAMの入力データ端子やアドレス端子をフリップフロップの入力データ端子と同列に扱えるので、RAMの各端子の信号を計測する計測回路を、フリップフロップの端子の信号計測用のものと別に設けなくてもよい。そのため、計測回路の増大を抑制できる。
この計算例をもとに、電力の期待値と平均変化密度の相関を計算すると以下のようになった。
これにより、RAMが含まれるブロックがある場合でも、特に多量に含まれるブロックであっても、精度よく電力を見積もることができる。
図42は、電力見積装置のハードウェアの一例を示す図である。
図1または図3で示した電力見積装置1,10は、例えば、図42に示すようなコンピュータ100で実現される。コンピュータ100は、CPU(Central Processing Unit)101によって装置全体が制御されている。CPU101には、バス107を介してRAM(Random Access Memory)102と複数の周辺機器が接続されている。CPU101は、バス107に接続された各部と連携して、図3に示した電力算出処理部11、電力見積部12、エミュレータ制御部13などの機能を実現する。
2 電力係数算出部
3 補正係数算出部
4 電力値算出部
Claims (9)
- 第1の回路範囲から分割されたクロックツリーを含まない複数の回路範囲のそれぞれにおいて、前記複数の回路範囲のそれぞれに含まれる信号線における単位時間当たりの第1の信号の第1の変化回数の第1の平均値が一定値である場合の、前記複数の回路範囲のそれぞれの第1の電力値を示す電力係数を算出する電力係数算出部と、
前記電力係数と、前記複数の回路範囲のそれぞれに含まれる前記信号線のうちからランダムに選択された観測ポイントにおける、第2の信号の前記単位時間当たりの第2の変化回数の第2の平均値と、に基づき前記複数の回路範囲のそれぞれの第2の電力値を算出する電力値算出部と、
を有することを特徴とする電力見積装置。 - 所定時間ごとの、前記複数の回路範囲のそれぞれにおける前記第2の平均値を算出する算出部を有し、
前記電力値算出部は、前記所定時間ごとの、前記複数の回路範囲のそれぞれにおける前記第2の平均値をもとに、前記第2の電力値の履歴を示す、前記所定時間ごとの前記第2の電力値を算出することを特徴とする請求項1記載の電力見積装置。 - 前記第2の平均値に対する、前記信号線における第3の信号の前記単位時間当たりの第3の変化回数の第3の平均値の比を補正係数として算出する補正係数算出部を更に有し、
前記電力値算出部は、更に前記補正係数に基づき、前記第2の電力値を算出する、ことを特徴とする請求項1または2に記載の電力見積装置。 - 前記補正係数算出部は、電力見積期間より短いシミュレーションにより取得する波形データから、前記補正係数を算出することを特徴とする請求項3に記載の電力見積装置。
- 前記電力係数算出部は、レイアウト設計途中のデータを用いて、前記電力係数を算出することを特徴とする請求項1乃至4の何れか一項に記載の電力見積装置。
- 前記算出部は、シミュレーションの動作状況に応じて、前記単位時間の長さを変化させることを特徴とする請求項2乃至5の何れか一項に記載の電力見積装置。
- 前記電力値算出部は、記憶装置に記憶された過去に算出された前記補正係数をもとに、前記第2の電力値を算出することを特徴とする請求項3に記載の電力見積装置。
- コンピュータが実行する電力見積方法であって、
第1の回路範囲から分割されたクロックツリーを含まない複数の回路範囲のそれぞれにおいて、前記複数の回路範囲のそれぞれに含まれる信号線における単位時間当たりの第1の信号の第1の変化回数の第1の平均値が一定値である場合の、前記複数の回路範囲のそれぞれの第1の電力値を示す電力係数を算出し、
前記電力係数と、前記複数の回路範囲のそれぞれに含まれる前記信号線のうちからランダムに選択された観測ポイントにおける、第2の信号の前記単位時間当たりの第2の変化回数の第2の平均値と、に基づき前記複数の回路範囲のそれぞれの第2の電力値を算出することを特徴とする電力見積方法。 - コンピュータに、
第1の回路範囲から分割されたクロックツリーを含まない複数の回路範囲のそれぞれにおいて、前記複数の回路範囲のそれぞれに含まれる信号線における単位時間当たりの第1の信号の第1の変化回数の第1の平均値が一定値である場合の、前記複数の回路範囲のそれぞれの第1の電力値を示す電力係数を算出し、
前記電力係数と、前記複数の回路範囲のそれぞれに含まれる前記信号線のうちからランダムに選択された観測ポイントにおける、第2の信号の前記単位時間当たりの第2の変化回数の第2の平均値と、に基づき前記複数の回路範囲のそれぞれの第2の電力値を算出する処理を実行させるプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011025564A JP5785725B2 (ja) | 2010-10-15 | 2011-02-09 | 電力見積装置、電力見積方法及びプログラム |
US13/273,837 US9021289B2 (en) | 2010-10-15 | 2011-10-14 | Method and system for power estimation based on a number of signal changes |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010233081 | 2010-10-15 | ||
JP2010233081 | 2010-10-15 | ||
JP2011025564A JP5785725B2 (ja) | 2010-10-15 | 2011-02-09 | 電力見積装置、電力見積方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012104091A JP2012104091A (ja) | 2012-05-31 |
JP5785725B2 true JP5785725B2 (ja) | 2015-09-30 |
Family
ID=45934866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011025564A Expired - Fee Related JP5785725B2 (ja) | 2010-10-15 | 2011-02-09 | 電力見積装置、電力見積方法及びプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9021289B2 (ja) |
JP (1) | JP5785725B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9618547B2 (en) * | 2012-01-24 | 2017-04-11 | University Of Southern California | Digital circuit power measurements using numerical analysis |
US20140288861A1 (en) * | 2013-03-20 | 2014-09-25 | Xerox Corporation | Sampling methodology for measuring power consumption for a population of power-consuming devices |
TWI571820B (zh) * | 2014-11-06 | 2017-02-21 | 財團法人資訊工業策進會 | 工具機耗電量預測系統與方法 |
US10386395B1 (en) | 2015-06-03 | 2019-08-20 | University Of Southern California | Subcircuit physical level power monitoring technology for real-time hardware systems and simulators |
GB2542215B (en) * | 2016-01-18 | 2018-04-11 | Imagination Tech Ltd | Dynamic power measurement using a formal verification tool |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2803119B2 (ja) | 1988-12-23 | 1998-09-24 | 日本電気株式会社 | Cmosゲートアレイ消費電力計算方式 |
FI86352C (fi) * | 1989-11-14 | 1992-08-10 | Nokia Oy Ab | Digitaliskt radiolaenksystem och foerfarande foer reglering av en saendingseffekt i ett digitaliskt radiolaenksystem. |
US5557531A (en) * | 1990-04-06 | 1996-09-17 | Lsi Logic Corporation | Method and system for creating and validating low level structural description of electronic design from higher level, behavior-oriented description, including estimating power dissipation of physical implementation |
US5541849A (en) * | 1990-04-06 | 1996-07-30 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters |
US5555201A (en) * | 1990-04-06 | 1996-09-10 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including interactive system for hierarchical display of control and dataflow information |
JP2752597B2 (ja) | 1994-04-19 | 1998-05-18 | 松下電器産業株式会社 | 消費電力の推定方法,消費電力の推定装置,配置配線の決定方法及び配置配線設計装置 |
JP3213198B2 (ja) | 1995-03-15 | 2001-10-02 | 株式会社東芝 | 集積回路の電力評価方法 |
US6151568A (en) | 1996-09-13 | 2000-11-21 | Sente, Inc. | Power estimation software system |
US5940779A (en) * | 1997-03-05 | 1999-08-17 | Motorola Inc. | Architectural power estimation method and apparatus |
JPH11232147A (ja) * | 1998-02-16 | 1999-08-27 | Toshiba Corp | パワーエスティメーション装置、パワーエスティメーション方法、及びパワーエスティメーションプログラムを記録した機械読み取り可能な記録媒体 |
US6397170B1 (en) * | 1998-08-18 | 2002-05-28 | International Business Machines Corporation | Simulation based power optimization |
US6865526B1 (en) * | 2000-01-24 | 2005-03-08 | University Of California-Riverside | Method for core-based system-level power modeling using object-oriented techniques |
JP2002015022A (ja) * | 2000-06-28 | 2002-01-18 | Nec Microsystems Ltd | 消費電力計算装置、消費電力計算方法および消費電力計算プログラムを記録した記録媒体 |
US6640195B1 (en) * | 2000-12-21 | 2003-10-28 | Sprint Communications Company, L.P. | Integrated services hub self speed detection |
US6810482B1 (en) * | 2001-01-26 | 2004-10-26 | Synopsys, Inc. | System and method for estimating power consumption of a circuit thourgh the use of an energy macro table |
US6598209B1 (en) * | 2001-02-28 | 2003-07-22 | Sequence Design, Inc. | RTL power analysis using gate-level cell power models |
JP3699901B2 (ja) | 2001-03-12 | 2005-09-28 | 株式会社東芝 | 集積回路の電力評価方法 |
JP2002288257A (ja) | 2001-03-23 | 2002-10-04 | Matsushita Electric Ind Co Ltd | 消費電力評価方法および装置 |
US7089437B2 (en) * | 2001-06-18 | 2006-08-08 | Texas Instruments Incorporated | Apparatus for determining power consumed by a bus of a digital signal processor using counted number of logic state transitions on bus |
US7007256B2 (en) * | 2003-03-06 | 2006-02-28 | Sun Microsystems, Inc. | Method and apparatus for power consumption analysis in global nets |
US7356454B2 (en) * | 2003-10-17 | 2008-04-08 | Ud Technology Corporation | Method and apparatus for emulation of logic circuits |
US7725848B2 (en) * | 2005-01-27 | 2010-05-25 | Wolfgang Nebel | Predictable design of low power systems by pre-implementation estimation and optimization |
JP2005293163A (ja) * | 2004-03-31 | 2005-10-20 | Nec Electronics Corp | 消費電力計算方法及び装置 |
EP1677175B1 (en) * | 2004-12-31 | 2013-08-28 | ST-Ericsson SA | Dynamic power management in system on chips (SOC) |
US7343499B2 (en) * | 2005-01-27 | 2008-03-11 | International Business Machines Corporation | Method and apparatus to generate circuit energy models with multiple clock gating inputs |
JP2006285835A (ja) | 2005-04-04 | 2006-10-19 | Matsushita Electric Ind Co Ltd | 消費電力評価方法および消費電力評価システム |
US7222039B2 (en) * | 2005-06-10 | 2007-05-22 | Azuro (Uk) Limited | Estimation of average-case activity for digital state machines |
US7464278B2 (en) * | 2005-09-12 | 2008-12-09 | Intel Corporation | Combining power prediction and optimal control approaches for performance optimization in thermally limited designs |
JP4761906B2 (ja) * | 2005-09-27 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体集積回路の設計方法 |
JP4330573B2 (ja) | 2005-09-30 | 2009-09-16 | 富士通株式会社 | 消費電力評価方法、消費電力評価システム |
US7925899B2 (en) * | 2005-12-29 | 2011-04-12 | Intel Corporation | Method, system, and apparatus for runtime power estimation |
US7549069B2 (en) * | 2006-03-15 | 2009-06-16 | Fujitsu Limited | Estimating software power consumption |
JP2008052491A (ja) | 2006-08-24 | 2008-03-06 | Renesas Technology Corp | 消費電流波形の推定方法及び半導体回路の検証方法 |
EP2071480A4 (en) * | 2006-09-29 | 2012-08-22 | Nec Corp | SIGNAL SELECTION APPARATUS, CIRCUIT RECTIFICATION APPARATUS, CIRCUIT SIMULATOR, CIRCUIT EMULATOR, SIGNAL SELECTION METHOD AND PROGRAM |
US8060765B1 (en) * | 2006-11-02 | 2011-11-15 | Nvidia Corporation | Power estimation based on block activity |
EP2109053B1 (en) | 2006-12-28 | 2015-08-19 | NEC Corporation | Signal selection device, method, and program |
JP2008204350A (ja) | 2007-02-22 | 2008-09-04 | Renesas Technology Corp | 電力消費見積もりシステムおよび電力消費見積もり方法 |
JP4924130B2 (ja) * | 2007-03-19 | 2012-04-25 | 富士通株式会社 | 消費電力解析支援プログラム、該プログラムを記録した記録媒体、および消費電力解析支援装置 |
JP2008234240A (ja) | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 消費電力解析方法及び消費電力解析装置 |
US7941679B2 (en) * | 2007-08-10 | 2011-05-10 | Atrenta, Inc. | Method for computing power savings and determining the preferred clock gating circuit of an integrated circuit design |
JP5098517B2 (ja) | 2007-08-23 | 2012-12-12 | 富士通株式会社 | 消費電力解析方法及び消費電力解析装置 |
US8041521B2 (en) * | 2007-11-28 | 2011-10-18 | International Business Machines Corporation | Estimating power consumption of computing components configured in a computing system |
WO2010061506A1 (ja) * | 2008-11-27 | 2010-06-03 | 日本電気株式会社 | 信号補正装置 |
US8214663B2 (en) * | 2009-04-15 | 2012-07-03 | International Business Machines Corporation | Using power proxies combined with on-chip actuators to meet a defined power target |
US8258792B2 (en) * | 2009-05-11 | 2012-09-04 | Semiconductor Components Industries, Llc. | Monitoring system and method |
RU2636848C2 (ru) * | 2009-07-20 | 2017-11-28 | Шнайдер Электрик АйТи Корпорейшен | Способ оценки потребления мощности |
US8442786B2 (en) * | 2010-06-02 | 2013-05-14 | Advanced Micro Devices, Inc. | Flexible power reporting in a computing system |
US8650428B2 (en) * | 2011-07-19 | 2014-02-11 | Ati Technologies Ulc | Dynamic weight calculation in a digital power estimation and management system |
-
2011
- 2011-02-09 JP JP2011025564A patent/JP5785725B2/ja not_active Expired - Fee Related
- 2011-10-14 US US13/273,837 patent/US9021289B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120095737A1 (en) | 2012-04-19 |
JP2012104091A (ja) | 2012-05-31 |
US9021289B2 (en) | 2015-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4634269B2 (ja) | クロストークを考慮したタイミング分析のためのシステム、方法及び論理装置 | |
US7464015B2 (en) | Method and apparatus for supporting verification, and computer product | |
US11836641B2 (en) | Machine learning-based prediction of metrics at early-stage circuit design | |
CN1716264B (zh) | 利用控制程序信息注释并呈现***踪迹的方法和*** | |
JP2009266237A (ja) | エミュレーションシステムを用いるデジタル設計のピーク電力検出 | |
JP5785725B2 (ja) | 電力見積装置、電力見積方法及びプログラム | |
US9690889B2 (en) | Method for adjusting a timing derate for static timing analysis | |
US20150370955A1 (en) | Method for adjusting a timing derate for static timing analysis | |
US7856608B2 (en) | Method and apparatus for generating current source noise model for creating semiconductor device model used in power supply noise analysis | |
CN109902318A (zh) | 生成标准延时格式文件的方法和装置 | |
JP5163350B2 (ja) | 検証支援プログラム、検証支援装置および検証支援方法 | |
JPWO2006006198A1 (ja) | 電力算出装置、電力算出方法、耐タンパ性評価装置及び耐タンパ性評価方法 | |
US8566768B1 (en) | Best clock frequency search for FPGA-based design | |
JP2009140388A (ja) | 性能評価モデル生成方法、システム性能評価方法、及び性能評価モデル生成装置 | |
JP5012816B2 (ja) | 信号選択装置とシステムと回路エミュレータ及び方法並びにプログラム | |
JP5454349B2 (ja) | 性能推定装置 | |
WO2012137652A1 (ja) | Fpga設計支援システムおよびfpga設計支援方法ならびにfpga設計支援プログラム | |
JPWO2008038617A1 (ja) | 信号選択装置、回路修正装置、回路シミュレータ、回路エミュレータ、信号選択方法およびプログラム | |
JP5146087B2 (ja) | 消費電力見積方法、回路設計支援装置及びプログラム | |
US20140325468A1 (en) | Storage medium, and generation apparatus for generating transactions for performance evaluation | |
JP5799645B2 (ja) | 電源電圧設定方法及び電源電圧設定プログラム | |
JP2006085635A (ja) | タイミング解析装置、タイミング解析方法、タイミング解析プログラムおよび記録媒体 | |
US7360189B1 (en) | Method and apparatus for enabling waveform display in a system design model | |
JP2008234080A (ja) | 半導体集積回路設計支援装置、半導体集積回路設計支援方法、半導体集積回路設計支援プログラム、半導体集積回路、半導体集積回路の製造方法 | |
JP7351189B2 (ja) | タイミング制約抽出装置、タイミング制約抽出方法およびタイミング制約抽出プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131030 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140624 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141118 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150605 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150727 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5785725 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |