JP7086568B2 - 画像処理装置及び画像処理方法 - Google Patents

画像処理装置及び画像処理方法 Download PDF

Info

Publication number
JP7086568B2
JP7086568B2 JP2017217396A JP2017217396A JP7086568B2 JP 7086568 B2 JP7086568 B2 JP 7086568B2 JP 2017217396 A JP2017217396 A JP 2017217396A JP 2017217396 A JP2017217396 A JP 2017217396A JP 7086568 B2 JP7086568 B2 JP 7086568B2
Authority
JP
Japan
Prior art keywords
read
write
writing
coordinate
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017217396A
Other languages
English (en)
Other versions
JP2019087209A (ja
Inventor
友貴 植草
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017217396A priority Critical patent/JP7086568B2/ja
Publication of JP2019087209A publication Critical patent/JP2019087209A/ja
Application granted granted Critical
Publication of JP7086568B2 publication Critical patent/JP7086568B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Image Input (AREA)
  • Memory System (AREA)

Description

本発明は、画像処理装置及び画像処理方法に関する。
近年、デジタルカメラ等に用いられる撮像素子の画素数は、数千万画素に達している。撮像素子の画素数の増加に伴い、撮像素子によって取得される画像データのメモリへの書き込みや読み出しに要する時間も長くなる。メモリへの書き込みや読み出しに要する時間を短縮させるために、例えば、撮像素子からの画像データをメモリに書き込んだ直後に、その画像データをメモリから読み出して画像処理等を行うことが提案されている。具体的には、読み出しアドレスと書き込み中のアドレスとをメモリ転送制御部において管理し、書き込み処理と読み出し処理とを並行して実行し、画像データの書き込み開始から読み出し完了までの時間を短縮する制御方法が提案されている。このような制御は、追いかけ制御と称される。
特許文献１には、読み出し処理が書き込み処理を追い越さないようにメモリアクセスを行う技術が開示されている。特許文献１では、読み出し回数をカウントするリードカウンタと、書き込み回数をカウントするライトカウンタとが用いられる。特許文献１では、読み出し回数と書き込み回数との差分が上限設定値を越えると、書き込み処理を停止する。一方、特許文献１では、読み出し回数と書き込み回数との差分が下限設定未満になると読み出し処理を停止する。
特開２００３－３２３３３３号公報
しかしながら、従来の技術においては、書き込み処理を行う際のブロックと読み出し処理を行う際のブロックとの間においてサイズ等が異なる場合には、メモリに対する追いかけ制御が必ずしも適確に行い得るとは限らない。
本発明の目的は、メモリに対する追いかけ制御を適確に行い得る画像処理装置及び画像処理方法を提供することにある。
実施形態の一態様によれば、第１のブロックを単位として画像データをメモリに書き込む書き込み部と、前記メモリから第２のブロックを単位として画像データを読み出す読み出し部であって、１フレームの前記画像データが前記書き込み部によって前記メモリに書き込まれている間に、前記書き込み部によって前記メモリに書き込み中のフレームの前記画像データの読み出し要求を出力し、前記読み出し要求が許可されたことに応じて前記メモリから前記画像データを読み出す、読み出し部と、前記メモリに書き込み中のフレームの前記画像データに含まれる複数の前記第１のブロックのうちの所定の位置の画素の書き込みが前記書き込み部によって行われたことに応じて、書き込みが完了した前記画素の位置に対応する書き込み座標を取得する書き込み座標取得部と、前記メモリに書き込み中のフレームにおける複数の前記第２のブロックのうちの読み出しの対象となる前記第２のブロックの位置に対応する読み出し座標を取得する読み出し座標取得部であって、読み出しの際のデータ転送長に応じて前記読み出し座標を更新する読み出し座標取得部と、前記書き込み座標取得部によって取得された前記書き込み座標と前記読み出し座標取得部によって取得された前記読み出し座標との位置関係に基づいて、前記読み出し部からの前記読み出し要求を許可するか否かを制御する制御部であって、前記書き込み座標と前記読み出し座標との位置関係が所定の条件を満たさない場合には、前記読み出し部からの前記読み出し要求を許可しないように制御する制御部とを有することを特徴とする画像処理装置が提供される。
実施形態の他の態様によれば、それぞれが第１のブロックを単位として画像データをメモリに書き込む複数の書き込み部であって、第１の書き込み部と第２の書き込み部とを含む複数の書き込み部と、前記メモリから第２のブロックを単位として画像データを読み出す読み出し部であって、１フレームの前記画像データが前記複数の書き込み部によって前記メモリに書き込まれている間に、前記複数の書き込み部によって前記メモリに書き込み中のフレームの前記画像データの読み出し要求を出力し、前記読み出し要求が許可されたことに応じて前記メモリから画像データを読み出す読み出し部と、前記メモリに書き込み中のフレームの前記画像データに含まれる複数の前記第１のブロックのうちの所定の位置の画素の書き込みが前記第１の書き込み部によって行われたことに応じて、前記第１の書き込み部によって書き込みが完了した前記画素の位置に対応する書き込み座標を取得し、前記メモリに書き込み中のフレームの前記画像データに含まれる前記複数の第１のブロックのうちの所定の位置の画素の書き込みが前記第２の書き込み部によって行われたことに応じて、前記第２の書き込み部によって書き込みが完了した前記画素の位置に対応する書き込み座標を取得する、書き込み座標取得部と、前記メモリに書き込み中のフレームにおける複数の前記第２のブロックのうちの読み出しの対象となる前記第２のブロックの位置に対応する読み出し座標を取得する読み出し座標取得部と、前記書き込み座標取得部によって取得された前記書き込み座標と前記読み出し座標取得部によって取得された前記読み出し座標との位置関係に基づいて、前記読み出し部からの前記読み出し要求を許可するか否かを制御する制御部であって、前記書き込み座標と前記読み出し座標との位置関係が所定の条件を満たさない場合に、前記読み出し部からの前記読み出し要求を許可しないように制御する制御部とを有することを特徴とする画像処理装置が提供される。
本発明によれば、メモリに対する追いかけ制御を適確に行い得る画像処理装置及び画像処理方法を提供することができる。
第１実施形態による画像処理装置を示すブロック図である。 メモリ制御部を示すブロック図である。 書き込みアクセス及び読み出しアクセスの順序を概念的に示す図である。 書き込み処理と読み出し処理のブロック分割の態様の例を示す図である。 第１実施形態のメモリ制御部の動作を示すタイミングチャートである。 第１実施形態の画像処理装置の動作を示すフローチャートである。 書き込みアドレス生成部及び読み出しアドレス生成部の構成を示すブロック図である。 第１実施形態の変形例（その１）のブロック分割の態様の例を示す図である。 第１実施形態の変形例（その２）のブロック分割の態様の例を示す図である。 分割ブロックの最後尾にアクセスが達した際のアクセス座標のジャンプを概念的に示す図である。 第２実施形態による画像処理装置を示すブロック図である。 メモリ制御部を示すブロック図である。 書き込みアクセスの順序を概念的に示す図である。 書き込み処理と読み出し処理のブロック分割の態様の例を示す図である。 第２実施形態のメモリ制御部の動作を示すタイミングチャートである。 第２実施形態の画像処理装置の動作を示すフローチャートである。 第２実施形態の変形例（その１）のブロック分割の態様の例を示す図である。 第２実施形態の変形例（その２）のブロック分割の態様の例を示す図である。
以下、添付図面を参照して、本発明を実施するための形態を説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略又は簡潔にすることもある。
［第１実施形態］
第１実施形態の画像処理装置及び画像処理方法について図面を用いて説明する。図１は、本実施形態の画像処理装置１００を示すブロック図である。本実施形態では、画像処理装置１００が撮像素子を備える撮像装置である場合、より具体的には、画像処理装置１００がデジタルカメラである場合を例に説明するが、これに限定されるものではない。
図１に示すように、画像処理装置１００は、撮像素子１０２と、Ａ／Ｄ変換部１０３と、補正処理部１０４と、不揮発性メモリ１０５と、不揮発性メモリ制御部１０６と、操作部１０７とを有している。画像処理装置１００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１０８と、現像処理部１０９と、表示制御部１１０と、表示部１１１と、メモリ１１２と、メモリ制御部１２０とを更に有している。画像処理装置１００には、結像光学系１０１が備えられる。結像光学系１０１は、画像処理装置１００のボディから着脱可能であってもよいし着脱不能であってもよい。
結像光学系（結像光学部）１０１は、撮像素子１０２の前段に配されている。結像光学系１０１は、レンズや絞り等を備えている。撮影の際、結像光学系１０１は、フォーカス調節や露出調節等を行い、撮像素子１０２に光学像を結像する。撮像素子（撮像部、撮像手段）１０２は、結像光学系１０１によって結像された光学像を電気信号（アナログ画像信号）に変換する光電変換機能を有している。即ち、撮像素子１０２の受光面（図示せず）には、光電変換部（光電変換素子）がマトリクス状に配されている。撮像素子１０２としては、例えば、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等が用いられる。撮像素子１０２は、例えば、１フレームが水平１９２０画素×垂直１０８０画素、６０フレーム毎秒（ｆｐｓ）の動画データを出力する。Ａ／Ｄ変換部１０３は、撮像素子１０２からのアナログ画像信号をデジタル画像信号に変換する。
ＣＰＵ１０８は、画像処理装置１００全体の制御を司るものであり、各機能ブロック（各処理部）に対しての動作の指示を行い、各種の制御や処理を実行する。メモリ１１２には、静止画像、動画像、音声等のデータが格納される。また、ＣＰＵ（制御部、処理部）１０８を動作させる際に用いられる定数や、画像処理装置１００によって実行されるプログラム等をメモリ１１２に格納することも可能である。メモリ１１２は、これらを格納するのに十分な記憶容量を備えている。また、メモリ１１２は、処理中の画像データ等を一時的に記憶する際にも用いられる。メモリ１１２としては、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が用いられる。
メモリ制御部１２０は、ＣＰＵ１０８からの指示に応じて、メモリ１１２に対するデータの書き込みと読み出しを行う。不揮発性メモリ制御部１０６は、ＣＰＵ１０８からの指示に応じて、不揮発性メモリ１０５に対するデータの書き込みや読み出しを行う。不揮発性メモリ１０５は、電気的に消去や記録が可能であり、例えば、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）等が用いられる。不揮発性メモリ１０５には、ＣＰＵ１０８を動作させる際に用いられる定数や、プログラム等が記憶される。ＣＰＵ１０８は、補正処理部１０４、現像処理部１０９、メモリ制御部１２０、不揮発性メモリ制御部１０６、表示制御部１１０、操作部１０７、及び、撮像素子１０２に対する制御を不図示のバスライン等を介して適宜行う。不揮発性メモリ１０５等に記録されたプログラムをＣＰＵ１０８が実行することによって、画像処理装置１００によって行われる様々な処理が実現される。
補正処理部１０４は、Ａ／Ｄ変換部１０３から出力される画像データに対して、画素補正、黒レベル補正、シェーディング補正、傷補正、倍率色収差補正等を行う。メモリ制御部１２０は、補正処理部１０４によって補正処理が施された画像データをメモリ１１２に書き込む。また、メモリ制御部１２０は、メモリ１１２に書き込んだ画像データをメモリ１１２から読み出し、読み出した画像データを例えば現像処理部１０９に転送する。現像処理部１０９は、画像データに対して、拡大縮小等のリサイズ処理、圧縮伸長処理、フォーマット変換処理、現像処理、歪み補正等を行う。メモリ制御部１２０は、現像処理部１０９によって処理された画像データをメモリ１１２に書き込む。また、メモリ１１２に書き込まれた画像データはメモリ制御部１２０によって読み出され、各機能ブロックに適宜転送される。
補正処理部１０４や現像処理部１０９は、上記のような処理を行うため、画像データを記憶するためのメモリ（図示せず）を有している。かかるメモリの容量を小さくするため、補正処理部１０４や現像処理部１０９は、１フレームの画像データを水平方向にも垂直方向にも分割することにより設定される分割ブロック３００ａ～３００ｉ（図３参照）を単位として上記のような処理を行う。このため、本実施形態では、分割ブロックを単位としてメモリへの画像データの書き込みや読み出しが行われる。なお、ブロック３００ａ～３００ｉについては、後に詳述することとする。
更に、本実施形態では、処理における遅延を小さくするため、画像データの書き込みが完了したアドレスから画像データを順次読み出していく追いかけ制御を行う。分割ブロックを単位として追いかけ制御を行う場合には、読み出し対象となるブロックの画像データの書き込みが完全に完了しなければ、当該ブロックからの読み出し処理は行えない。そこで、本実施形態では、処理における遅延をより小さくすべく、分割ブロックにそれぞれ複数含まれているより小さい単位であるライン（ブロック）３２０（図３参照）を単位として追いかけ制御を行う。従って、本実施形態では、ブロックに含まれるラインのうちの書き込み処理が完了したラインから順に画像データが順次読み出される。このような追いかけ制御は、メモリ制御部１２０等によって実行される。なお、分割ブロックに含まれる各ラインは、分割ブロックの水平方向のサイズと同じサイズに分割されているため、分割ラインと称することもできる。
表示部１１１は、表示制御部１１０によって制御され、各種画像データ等を表示する。表示部１１１としては、例えば液晶モニタ等が用いられる。操作部１０７は、ユーザによって操作されるスイッチやボタン等を含み、電源のＯＮ／ＯＦＦの操作や、シャッタのＯＮ／ＯＦＦの操作等に用いられる。
図２は、メモリ制御部１２０を示すブロック図である。メモリ制御部１２０は、ＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌｌｅｒ）２１０と、追いかけ制御部２００とを有している。ＤＭＡＣ２１０は、書き込み用のＤＭＡＣであるＷＲＤＭＡＣ（Ｗｒｉｔｅ ＤＭＡＣ）２１１を有している。また、ＤＭＡＣ２１０は、読み出し用のＤＭＡＣであるＲＤＤＭＡＣ（Ｒｅａｄ ＤＭＡＣ）２１３を有している。メモリインターフェイス（Ｉ／Ｆ）２０５は、ＷＲＤＭＡＣ２１１やＲＤＤＭＡＣ２１３からの制御信号に従って、メモリ１１２を制御する。
追いかけ制御部２００は、書き込み座標計算部（書き込み座標取得部）２０１と、読み出し座標計算部（読み出し座標取得部）２０２と、座標比較部２０３と、読み出しリクエストマスク部２０４とを有している。追いかけ制御部２００は、ＷＲＤＭＡＣ２１１からの書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１～ＷＲ＿ＯＦＦＳＥＴ３に基づいて、後述する書き込み座標（ＨＷ１，ＶＷ１）～（ＨＷ３，ＶＷ３）の計算を行う。また、追いかけ制御部２００は、ＲＤＤＭＡＣ２１３から供給されるデータ転送長信号ＲＤ＿ＴＲＡＮＳ及び読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３に基づいて、読み出し座標（ＨＲ，ＶＲ）の計算を行う。読み出し座標は、水平方向の座標ＨＲと垂直方向の座標ＶＲとを含む。追いかけ制御部２００は、書き込み座標と読み出し座標との比較結果に基づいて、ＲＤＤＭＡＣ２１３からの読み出しリクエスト信号ＲＤ＿ＲＥＱを適宜マスクする。ＷＲＤＭＡＣ２１１によって書き込みが完了したアドレスの画像データをＲＤＤＭＡＣ２１３が順次読み出す追いかけ制御が行われる。このような追いかけ制御が、追いかけ制御部２００によって司られる。
ＷＲＤＭＡＣ２１１は、メモリ１１２にデータを書き込む際のアドレス（アクセスアドレス）、即ち、書き込みアドレス（書き込みアドレス値）ＷＡＤＲＳを生成する書き込みアドレス生成部２１２を備えている。書き込みアドレス生成部２１２は、データ転送長等の管理や制御を行い得る。
ＲＤＤＭＡＣ２１３は、メモリ１１２からデータを読み出す際のアドレス、即ち、読み出しアドレス（読み出しアドレス値）ＲＡＤＲＳを生成する読み出しアドレス生成部２１４を備えている。読み出しアドレス生成部２１４は、データ転送長等の管理や制御を行い得る。
ＷＲＤＭＡＣ２１１は、書き込みアドレスＷＡＤＲＳをインクリメントする機能を備えている。従って、ＷＲＤＭＡＣ２１１は、メモリ１１２上の所定のアドレス空間（アドレス領域）に画像データを順番に格納していくことが可能である。また、ＲＤＤＭＡＣ２１３は、読み出しアドレスＲＡＤＲＳをインクリメントする機能を備えている。従って、ＲＤＤＭＡＣ２１３は、メモリ１１２上の所定のアドレス空間に格納された画像データを順番に読み出していくことが可能である。また、ＷＲＤＭＡＣ２１１やＲＤＤＭＡＣ２１３は、アクセスアドレスを適宜ジャンプさせることができ（オフセットジャンプ機能）、分割ブロックの画像データのメモリ１１２への書き込み処理や読み出し処理を順次行うことができる。
このように、ＷＲＤＭＡＣ２１１は、画像データをメモリ１１２に書き込む書き込み手段として機能し得る。また、ＲＤＤＭＡＣ２１３は、ＷＲＤＭＡＣ２１１によってメモリ１１２に書き込まれた画像データをメモリ１１２から読み出す読み出し手段として機能し得る。
図７は、書き込みアドレス生成部２１２及び読み出しアドレス生成部２１４の構成を示すブロック図である。書き込みアドレス生成部２１２の構成と読み出しアドレス生成部２１４の構成とは同様であるため、ここでは、同一の図面、即ち、図７を用いて書き込みアドレス生成部２１２と読み出しアドレス生成部２１４とについて説明することとする。
ＷＲＤＭＡＣ２１１とＲＤＤＭＡＣ２１３は、ある量の画像データが転送される毎にアクセスアドレスをジャンプさせるオフセットジャンプ機能を有している。例えば、１つのライン３２０（図３参照）の画像データの転送が完了する毎に、アクセスアドレスをジャンプさせる。また、１つの分割ブロック３００ａ～３００ｉ（図３参照）の画像データの転送が完了する毎に、アクセスアドレスをジャンプさせる。また、１つのブロックライン３２１ａ～３２１ｃ（図３参照）の画像データの転送が完了する毎に、アクセスアドレスをジャンプさせる。このようなオフセットジャンプ機能を実現させるべく、ＣＰＵ１０８は、以下のような設定をＷＲＤＭＡＣ２１１やＲＤＤＭＡＣ２１３に対して行う。即ち、ＣＰＵ１０８は、ＷＲＤＭＡＣ２１１やＲＤＤＭＡＣ２１３に備えられたアドレスカウンタにスタートアドレス値を入力することによって、スタートアドレスを設定する。また、ＣＰＵ１０８は、ＷＲＤＭＡＣ２１１やＲＤＤＭＡＣ２１３の算出部７０１に対し、水平方向の画像の分割数と、垂直方向の画像の分割数とを入力する。なお、ここでは、水平、垂直分割数を入力する場合を例に説明したが、入力する情報はこれに限定されるものではない。水平方向の分割の態様と、垂直方向の分割の態様とを示す情報を適宜入力すればよい。これにより、分割が均等に行われていない構成や、各分割ブロックが重複している構成とすることができる。また、ＣＰＵ１０８は、算出部７０１に対し、水平画像サイズ、即ち、水平方向の画像の画素数と、垂直ライン数、即ち、垂直方向の画像の画素数とを入力する。また、ＣＰＵ１０８は、算出部７０１に対して、バースト長、即ち、１回のリクエスト信号におけるアドレス指定によって連続してアクセス可能なデータ長を入力する。また、ＣＰＵ１０８は、ＷＲＤＭＡＣ２１１やＲＤＤＭＡＣ２１３のアドレス加算値算出部７０２に対してオフセット値（オフセットジャンプ値）を入力する。オフセット値は、オフセットジャンプの際に適用されるオフセット量を示す。かかるオフセット値は複数種存在しており、オフセットジャンプが行われる箇所に応じて、適切なオフセット値が選択される。かかるオフセット値は、例えばＣＰＵ１０８によって設定される。
算出部７０１は、水平画像サイズ、水平、垂直分割数、垂直ライン数、バースト長等に基づいてデータ転送長を算出し、算出したデータ転送長をアドレス加算値算出部７０２に出力する。データ転送長は、メモリ１１２に対する１回のアクセスにおいて転送されるデータの長さ（データ量）である。算出部７０１は、メモリ１１２に対するアクセスにおいて転送されたデータ量に基づいてオフセット信号を生成し、生成したオフセット信号をアドレス加算値算出部７０２に出力する。具体的には、ライン３２０の最後尾（末尾）に位置する画素３０１～３０９に書き込み処理が達した際には、第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がそれぞれ生成される。ライン３２０の最後尾に位置する画素３０１～３０９に読み出し処理が達した際には、第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がそれぞれ生成される。分割ブロック３００ａ、３００ｂ、３００ｄ、３００ｅ、３００ｇ、３００ｈの最後尾に位置する画素３１１，３１２，３１４，３１５，３１７，３１８に書き込み処理が達した際には、第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２が生成される。分割ブロック３００ａ、３００ｂ、３００ｄ、３００ｅ、３００ｇ、３００ｈの最後尾に位置する画素３１１，３１２，３１４，３１５，３１７，３１８に読み出し処理が達した際には、第２の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ２が生成される。ブロックライン３２１ａ、３２１ｂの最後尾に位置する画素３１３，３１６に書き込み処理が達した際には、第３の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ３がそれぞれ生成される。
アドレス加算値算出部７０２は、算出部７０１から出力されるデータ転送長に基づいてアドレス加算値を算出し、算出したアドレス加算値をアドレス算出部７０３に出力する。アドレス加算値算出部７０２は、オフセット信号を算出部７０１から受信した際には、適切なオフセット値を、算出部７０１から受信したデータ転送長に加算する。アドレス加算値算出部７０２は、いずれの分割ブロックに対して書き込み処理や読み出し処理が行われているかをオフセット信号に基づいて把握することができるため、適切なオフセット値を選択することができる。そして、アドレス加算値算出部７０２は、加算によって得られた値をアドレス加算値としてアドレス算出部７０３に出力する。
アドレス算出部７０３は、メモリ１１２へのアクセスを開始する際においては、ＣＰＵ１０８によって設定されたスタートアドレスに基づいたアドレス値を出力する。アドレス算出部７０３は、メモリ１１２へのアクセスが開始された以降においては、アドレス加算値算出部７０２から出力されるアドレス加算値を現在のアドレス値に加算し、算出したアドレス値を出力する。オフセット信号が算出部７０１から発せられた際には、当該オフセット信号に対応するオフセット値の分だけアドレス加算値算出部７０２から出力されるアドレス加算値がオフセットされる。従って、オフセット信号が算出部７０１から発せられた際には、当該オフセット信号に対応するオフセット値に応じたアドレスジャンプが行われることとなる。
図３は、書き込みアクセスや読み出しアクセスの順序を概念的に示す図である。図３は、メモリ１１２における仮想的なアドレス空間を画像に対応するように概念的に示したものである。図３に示すように、１フレームの画像データを水平方向及び垂直方向にそれぞれ３分割することによって矩形の分割ブロック３００ａ～３００ｉが設定されている。これらの分割ブロック３００ａ～３００ｉに対して２次元的に連続してアクセスが行われる。なお、以下の説明において、個々の分割ブロックについて説明する際には、符号３００ａ～３００ｉを用い、分割ブロック一般について説明する際には、符号３００を用いる。
各分割ブロック３００には複数のライン３２０が含まれている。また、複数の分割ブロック３００ａ～３００ｃによってブロックライン３２１ａが構成され、複数の分割ブロック３００ｄ～３００ｆによってブロックライン３２１ｂが構成される。また、複数の分割ブロック３００ｇ～３００ｉによってブロックライン３２１ｃが構成される。ここでは、個々のブロックラインについて説明する際には、符号３２１ａ～３２１ｃを用い、ブロックライン一般について説明する際には、符号３２１を用いる。
分割ブロック３００ａ、３００ｄ、３００ｇの水平方向の画素数（サイズ）をＸＡ、分割ブロック３００ｂ、３００ｅ、３００ｈの水平方向の画素数をＸＢ、分割ブロック３００ｃ、３００ｆ、３００ｉの水平方向の画素数をＸＣとする。分割ブロック３００ａ～３００ｃの垂直方向のライン数（画素数）をＹＡ、分割ブロック３００ｄ～３００ｆの垂直方向のライン数をＹＢ、分割ブロック３００ｇ～３００ｉの垂直方向のライン数をＹＣとする。なお、ここでは、説明を簡略化するため、ＹＡ＝４、ＹＢ＝４、ＹＣ＝６とするが、実際には垂直方向のライン数はこれらの値よりも遙かに大きい。また、１フレームの水平方向の画素数をＸＨ（＝ＸＡ＋ＸＢ＋ＸＣ）とする。画素数ＸＡ～ＸＣ、ライン数ＹＡ～ＹＣ、オフセット値等は、上述したように、ＤＭＡＣ２１０の算出部７０１やアドレス加算値算出部７０２に対してＣＰＵ１０８から予め入力される。そして、算出部７０１やアドレス加算値算出部７０２に備えられているレジスタ（不図示）にこれらの値が予め格納される。図３における矢印は、座標のジャンプ、即ち、アドレスジャンプを概念的に示している。なお、１フレームの画像の左上端の画素のデータが書き込まれるアドレスが、当該フレームの画像データが書き込まれるアドレス領域の先頭のアドレスとなる。
上述したように、本実施形態では、分割ブロック３００を単位として書き込み処理や読み出し処理が行われる。例えば、まず、１フレームのうち図３の左上に位置する分割ブロック３００ａの画像データがメモリ１１２に書き込まれる。分割ブロック３００ａの画像データの書き込みが完了した後には、分割ブロック３００ａの右側の分割ブロック３００ｂの画像データの書き込みが行われる。分割ブロック３００ｂの画像データの書き込みが完了した後には、分割ブロック３００ｂの右側の分割ブロック３００ｃの画像データの書き込みが行われる。このように、第１番目のブロックライン３２１ａに位置する分割ブロック３００ａ～３００ｃの画像データのメモリ１１２への書き込みが左側から右側へ順次行われる。第１番目のブロックライン３２１ａの分割ブロック３００ａ～３００ｃの画像データの書き込みが完了した後には、第２番目のブロックライン３２１ｂの分割ブロック３００ｄ～３００ｆの画像データの書き込みが順次行われる。第２番目のブロックライン３２１ｂの分割ブロック３００ｄ～３００ｆの画像データの書き込みが完了した後には、第３番目のブロックライン３２１ｃの分割ブロック３００ｇ～３００ｉの画像データの書き込みが順次行われる。こうして、全ての分割ブロック３００ａ～３００ｉの画像データのメモリ１１２への書き込みが順次行われる。なお、ここでは、書き込み時のアクセスを例として説明するが、読み込み時のアクセスも同様に行われる。
書き込みアクセスにおける順序をより具体的に以下に説明する。まず、分割ブロック３００ａの画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みアドレス生成部２１２によって発行されるアドレス値に従って、分割ブロック３００ａの第１番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。分割ブロック３００ａの第１番目のライン３２０の先頭の座標は（１，１）であり、分割ブロック３００ａの第１番目のライン３２０の最後尾の座標は（ＸＡ，１）である。なお、１回の書き込みアクセスにおけるデータ転送長が１つのライン３２０に対応するデータ長と同等である場合には、ライン３２０の書き込みは１回の書き込みアクセスによって完了する。一方、１回の書き込みアクセスにおけるデータ転送長が１つのライン３２０に対応するデータ長より短い場合には、ライン３２０の書き込みは複数回の書き込みアクセスによって完了する。
分割ブロック３００ａの第１番目のライン３２０の画像データの書き込みが完了した後、分割ブロック３００ａの第２番目のライン３２０の画像データの書き込みが行われる。分割ブロック３００ａの第２番目のライン３２０の先頭の座標は（１，２）である。座標（１，２）に対応するメモリアドレスは、座標（ＸＡ，１）に対応するメモリアドレスの次のメモリアドレスではない。従って、第１番目のライン３２０の画像データの書き込みから第２番目のライン３２０の画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック３００ａの第１番目のライン３２０の最後尾の座標に書き込み処理が達した際に、書き込みアドレス生成部２１２のアドレス加算値算出部７０２によってアドレス値にオフセット値が加算される。即ち、データ転送長に応じた値とオフセット値とを現在のアドレス値に加算することによって、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値は（ＸＨ－ＸＡ）である。
この後、分割ブロック３００ａの画像データの書き込みが順次行われる。分割ブロック３００ａの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素３０１に書き込み処理が達する毎に、アドレス値にオフセット値が加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック３００ａの画像データの書き込みが順次行われる。
分割ブロック３００ａの画像データのメモリ１１２への書き込みが完了した後、分割ブロック３００ａの右側の分割ブロック３００ｂの画像データの書き込みが行われる。分割ブロック３００ａの最後のライン３２０である第ＹＡ番目のライン３２０の最後尾の画素３１１の座標、即ち、分割ブロック３００ａの最後尾の画素３１１の座標は（ＸＡ，ＹＡ）である。一方、分割ブロック３００ｂの第１番目のライン３２０の先頭の座標、即ち、分割ブロック３００ｂの先頭の座標は（ＸＡ＋１，１）である。座標（ＸＡ＋１，１）に対応するメモリアドレスは、座標（ＸＡ，ＹＡ）に対応するメモリアドレスの次のメモリアドレスではない。従って、第１番目の分割ブロック３００ａの画像データの書き込みから第２番目の分割ブロック３００ｂの画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック３００ａの最後尾の座標に書き込み処理が達した際に、オフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とがアドレス値に加算され、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値は（－ＸＨ×（ＹＡ－１））であり、（ＸＡ，ＹＡ）に対応するメモリアドレスから座標（ＸＡ＋１，１）に対応するメモリアドレスにジャンプする。オフセット値が負の値であるため、垂直方向の座標はＹＡから１に対応するメモリアドレスに戻る。こうして、アクセスアドレスがジャンプし、分割ブロック３００ｂの第１番目のライン３２０の画像データの書き込みが行われる。分割ブロック３００ｂの第１番目のライン３２０の画像データの書き込みが完了した後、分割ブロック３００ｂの第２番目のライン３２０の画像データの書き込みが行われる。分割ブロック３００ｂの第１番目のライン３２０の最後尾の座標は（ＸＡ＋ＸＢ，１）であり、分割ブロック３００ｂの第２番目のライン３２０の先頭の座標は（ＸＡ＋１，２）である。従って、第１番目のライン３２０の画像データの書き込みから第２番目のライン３２０の画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。即ち、分割ブロック３００ｂの第１番目のライン３２０の最後尾の座標に書き込み処理が達した際に、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（ＸＨ－ＸＢ）である。この後、分割ブロック３００ｂの画像データの書き込みが順次行われる。分割ブロック３００ｂの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素３０２に書き込み処理が達する毎に、オフセット値がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック３００ｂの画像データの書き込みが順次行われる。
分割ブロック３００ｂの画像データのメモリ１１２への書き込みが完了した後、分割ブロック３００ｂの右側の分割ブロック３００ｃの画像データの書き込みが行われる。分割ブロック３００ｂの最後尾の座標は（ＸＡ＋ＸＢ，ＹＡ）である。一方、分割ブロック３００ｃの第１番目のライン３２０の先頭の座標は（ＸＡ＋ＸＢ＋１，１）である。座標（ＸＡ＋ＸＢ＋１，１）に対応するメモリアドレスは、座標（ＸＡ＋ＸＢ，ＹＡ）に対応するメモリアドレスの次のメモリアドレスではない。従って、分割ブロック３００ｂの画像データの書き込みから分割ブロック３００ｃの画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック３００ｂの最後尾の座標に書き込み処理が達した際に、オフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とがアドレス値に加算され、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値は（－ＸＨ×（ＹＡ－１））である。座標（ＸＡ＋ＸＢ，ＹＡ）に対応するメモリアドレスから座標（ＸＡ＋ＸＢ＋１，１）に対応するメモリアドレスにジャンプする。オフセット値が負の値であるため、垂直方向のアドレスがＹＡから１に戻る。こうして、アクセスアドレスがジャンプし、分割ブロック３００ｃの第１番目のライン３２０の画像データの書き込みが行われる。
分割ブロック３００ｃの第１番目のライン３２０の画像データの書き込みが完了した後、分割ブロック３００ｃの第２番目のライン３２０の画像データの書き込みが行われる。分割ブロック３００ｃの第１番目のライン３２０の最後尾の座標は（ＸＡ＋ＸＢ＋ＸＣ，１）であり、分割ブロック３００ｃの第２番目のライン３２０の先頭の座標は（ＸＡ＋ＸＢ＋１，２）である。従って、第１番目のライン３２０の画像データの書き込みから第２番目のライン３２０の画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。即ち、分割ブロック３００ｃの最後尾の座標に書き込み処理が達した際に、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（ＸＨ－ＸＣ）である。この後、分割ブロック３００ｃの画像データの書き込みが順次行われる。分割ブロック３００ｃの最後のライン３２０を除く各ライン３２０の最後尾の画素３０３に書き込み処理が達する毎に、オフセット値がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック３００ｃの画像データの書き込みが順次行われる。
分割ブロック３００ｃの画像データのメモリ１１２への書き込みが完了した後、分割ブロック３００ａの下側の分割ブロック３００ｄの画像データの書き込みが行われる。分割ブロック３００ｃの最後尾の座標は（ＸＡ＋ＸＢ＋ＸＣ，ＹＡ）である。一方、分割ブロック３００ｄの第１番目のライン３２０の先頭の座標は（１，ＹＡ＋１）である。座標（１，ＹＡ＋１）に対応するメモリアドレスは、座標（ＸＡ＋ＸＢ＋ＸＣ，ＹＡ）に対応するメモリアドレスの次のメモリアドレスである。従って、分割ブロック３００ｃの画像データの書き込みから分割ブロック３００ｄの画像データの書き込みに移行する際には、オフセット値はアドレス値に加算されない。換言すれば、オフセット値＝０が加算される。この後、分割ブロック３００ｄの画像データの書き込みが順次行われる。分割ブロック３００ｄの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素３０４に書き込み処理が達する毎に、オフセット値、即ち、（ＸＨ－ＸＡ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック３００ｄの画像データの書き込みが順次行われる。
分割ブロック３００ｄの画像データのメモリ１１２への書き込みが完了した後、分割ブロック３００ｄの右側の分割ブロック３００ｅの画像データの書き込みが行われる。分割ブロック３００ｄの画像データの書き込みから分割ブロック３００ｅの画像データの書き込みに移行する際、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＢ－１））である。こうして、分割ブロック３００ｄの画像データの書き込みから分割ブロック３００ｅの画像データの書き込みに移行する。そして、分割ブロック３００ｅの画像データの書き込みが順次行われる。分割ブロック３００ｅの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素３０５に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＢ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック３００ｅの画像データの書き込みが順次行われる。
分割ブロック３００ｅの画像データのメモリ１１２への書き込みが完了した後、分割ブロック３００ｅの右側の分割ブロック３００ｆの画像データの書き込みが行われる。分割ブロック３００ｅの画像データの書き込みから分割ブロック３００ｆの画像データの書き込みに移行する際、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＢ－１））である。こうして、分割ブロック３００ｅの画像データの書き込みから分割ブロック３００ｆの画像データの書き込みに移行する。この後、分割ブロック３００ｆの画像データの書き込みが順次行われる。分割ブロック３００ｆの最後のライン３２０を除く各ライン３２０の最後尾の画素３０６に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＣ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック３００ｆの画像データの書き込みが順次行われる。
分割ブロック３００ｆの画像データのメモリ１１２への書き込みが完了した後、分割ブロック３００ｄの下側の分割ブロック３００ｇの画像データの書き込みが行われる。分割ブロック３００ｆの画像データの書き込みから分割ブロック３００ｇの画像データの書き込みに移行する際には、オフセット値はアドレス値に加算されない。即ち、データ転送長に応じたアドレス加算値をアドレス値に加算し、分割ブロック３００ｆの画像データの書き込みから分割ブロック３００ｇの画像データの書き込みに移行する。この後、分割ブロック３００ｇの画像データの書き込みが順次行われる。分割ブロック３００ｇの最後のライン３２０を除く各ライン３２０の最後尾の画素３０７に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＡ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック３００ｇの画像データの書き込みが順次行われる。
分割ブロック３００ｇの画像データのメモリ１１２への書き込みが完了した後、分割ブロック３００ｇの右側の分割ブロック３００ｈの画像データの書き込みが行われる。分割ブロック３００ｇの画像データの書き込みから分割ブロック３００ｈの画像データの書き込みに移行する際には、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＣ－１））である。こうして、分割ブロック３００ｇの画像データの書き込みから分割ブロック３００ｈの画像データの書き込みに移行する。この後、分割ブロック３００ｈの画像データの書き込みが順次行われる。分割ブロック３００ｈの最後のライン３２０を除く各ライン３２０の最後尾の画素３０８に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＢ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック３００ｈの画像データの書き込みが順次行われる。
分割ブロック３００ｈの画像データのメモリ１１２への書き込みが完了した後、分割ブロック３００ｈの右側の分割ブロック３００ｉの画像データの書き込みが行われる。分割ブロック３００ｈの画像データの書き込みから分割ブロック３００ｉの画像データの書き込みに移行する際には、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＣ－１））である。こうして、分割ブロック３００ｈの画像データの書き込みから分割ブロック３００ｉの画像データの書き込みに移行する。この後、分割ブロック３００ｉの画像データの書き込みが順次行われる。分割ブロック３００ｉの最後のライン３２０を除く各ライン３２０の最後尾の画素３０９に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＣ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック３００ｉの画像データの書き込みが順次行われる。
上記のような処理によって、９つの分割ブロック３００に分割された画像がメモリ１１２に順次書き込まれる。
なお、ここでは、書き込み処理を例に説明したが、読み出し処理も同様に行い得る。複数の分割ブロック３００の画像データをメモリ１１２から読み出す際の読み出しアドレス生成部２１４の動作は、複数の分割ブロック３００の画像データをメモリ１１２に書き込む際の書き込みアドレス生成部２１２の上述した動作とほぼ同様である。従って、ここでは、読み出し処理についての詳述は省略することとする。
本実施形態による画像処理装置は、上述したように、分割ブロック３００に含まれるブロック（ライン）３２０を単位として追いかけ制御を行う。従って、あるライン３２０の画像データの読み出しが可能になった際には、ある書き込み対象の分割ブロック３００の全ての画像データの書き込みが完了しない段階であっても、当該ライン３２０の画像データの読み出しが適宜行われる。ＷＲＤＭＡＣ２１１は、１フレームの画像に含まれる複数のライン（ブロック）３２０を、上記のように所定の順序でメモリ１２２に書き込む。また、ＲＤＤＭＡＣ２１３は、１フレームの画像に含まれる複数のライン（ブロック）３２０を、上記のように所定の順序でメモリ１１２から読み出す。
次に、ＤＭＡＣ２１０とメモリＩ／Ｆ２０５と追いかけ制御部２００との間で入出力される信号について説明する。図２に示すように、ＷＲＤＭＡＣ２１１からの書き込みリクエスト信号ＷＲ＿ＲＥＱがメモリＩ／Ｆ２０５に入力される。書き込みリクエスト信号ＷＲ＿ＲＥＱは、メモリ１１２への画像データの書き込みをメモリＩ／Ｆ２０５に対して要求するための信号である。例えば、ＷＲＤＭＡＣ２１１が１つのライン３２０又はその一部の画像データを補正処理部１０４から受信し、当該１つのライン３２０又はその一部の画像データをメモリＩ／Ｆ２０５に送信可能になった際に書き込みリクエスト信号ＷＲ＿ＲＥＱが発行される。
メモリＩ／Ｆ２０５からパルス状に出力されるアクノリッジ信号ＷＲ＿ＡＣＫは、ＷＲＤＭＡＣ２１１に入力される。例えば、メモリＩ／Ｆ２０５がＷＲＤＭＡＣ２１１からの書き込みリクエスト信号ＷＲ＿ＲＥＱを受信し、書き込みデータＷＲ＿ＤＡＴＡをメモリＩ／Ｆ２０５が受信可能になった際にアクノリッジ信号ＷＲ＿ＡＣＫを出力する。ＷＲＤＭＡＣ２１１は、アクノリッジ信号ＷＲ＿ＡＣＫを受信した後、例えば１つのライン３２０又はその一部の画像データである書き込みデータＷＲ＿ＤＡＴＡを、メモリＩ／Ｆ２０５を介してメモリ１１２に書き込む。書き込みアドレス生成部２１２は、アクノリッジ信号ＷＲ＿ＡＣＫを受信した後、次の書き込みに備えて、アドレス値のインクリメントを行い、必要に応じて各種オフセット値をアドレス値に加算する。
ＲＤＤＭＡＣ２１３から出力される読み出しリクエスト信号ＲＤ＿ＲＥＱは、読み出し座標計算部２０２と読み出しリクエストマスク部２０４とに入力される。読み出しリクエスト信号ＲＤ＿ＲＥＱは、メモリ１１２からの画像データの読み出しをメモリＩ／Ｆ２０５に要求するための信号である。読み出しリクエスト信号ＲＤ＿ＲＥＱは、読み出しリクエストマスク部２０４を介して、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴとしてメモリＩ／Ｆ２０５に入力される。例えば、ＲＤＤＭＡＣ２１３が１つのライン３２０又はその一部の画像データを受信可能になった際に読み出しリクエスト信号ＲＤ＿ＲＥＱが発行される。メモリＩ／Ｆ２０５からパルス状に出力されるアクノリッジ信号ＲＤ＿ＡＣＫは、ＲＤＤＭＡＣ２１３に入力される。例えば、メモリＩ／Ｆ２０５が読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴを受信し、読み出しデータＲＤ＿ＤＡＴＡをメモリＩ／Ｆ２０５が送信可能になった際にアクノリッジ信号ＲＤ＿ＡＣＫが出力される。ＲＤＤＭＡＣ２１３は、アクノリッジ信号ＲＤ＿ＡＣＫを受信した後、例えば１つのライン３２０又はその一部の画像データである読み出しデータＲＤ＿ＤＡＴＡを、メモリＩ／Ｆ２０５を介してメモリ１１２から読み出す。ＲＤＤＭＡＣ２１３は、メモリ１１２から読み出した読み出しデータＲＤ＿ＤＡＴＡを、現像処理部１０９に送信する。読み出しアドレス生成部２１４は、アクノリッジ信号ＲＤ＿ＡＣＫを受信した後、次の読み出しに備えて、アドレス値のインクリメントを行い、必要に応じて各種オフセット値をアドレス値に加算する。
書き込みアドレス生成部２１２がオフセット値をアドレス値に加算する際には、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１～ＷＲ＿ＯＦＦＳＥＴ３がＷＲＤＭＡＣ２１１により発行される。ＷＲＤＭＡＣ２１１により発行される書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１～ＷＲ＿ＯＦＦＳＥＴ３は書き込み座標計算部２０１に入力される。書き込み座標計算部２０１は、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１～ＷＲ＿ＯＦＦＳＥＴ３に基づいて、書き込み処理がどこまで到達したかを示す第１～第３の書き込み座標をそれぞれ算出する。第１の書き込み座標は水平方向の座標Ｈｗ１と垂直方向の座標Ｖｗ１とを含む。第２の書き込み座標は水平方向の座標Ｈｗ２と垂直方向の座標Ｖｗ２とを含む。第３の書き込み座標は水平方向の座標Ｈｗ３と垂直方向の座標Ｖｗ３とを含む。第１の書き込み座標は、分割ブロック３００の最後のライン３２０を除くライン３２０の最後尾の画素３０１～３０９に書き込み処理が到達した際に更新される。第１の書き込み座標は、書き込み処理が完了したライン３２０のうちの最後のライン３２０を除くライン３２０の最後尾の画素３０１～３０９の座標を示す。第２の書き込み座標は、ブロックライン３２１の分割ブロック３００のうちの最後の分割ブロックを除く分割ブロック３００の最後尾の画素３１１，３１２，３１４，３１５，３１７，３１８に書き込み処理が達した際に更新される。第２の書き込み座標は、書き込み処理が完了した分割ブロック３００のうちの最後の分割ブロック３００の最後尾の画素３１１，３１２，３１４，３１５，３１７，３１８の座標を示す。第３の書き込み座標は、複数のブロックライン３２１のうちの最後のブロックライン３２１を除くブロックライン３２１の最後尾の画素３１３，３１６に書き込み処理が達した際に更新される。第３の書き込み座標は、書き込み処理が完了したブロックライン３２１の最後尾の画素３１３，３１６の座標を示す。なお、ＷＲＤＭＡＣ２１１から発行される書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１～ＷＲ＿ＯＦＦＳＥＴ３は、書き込みリクエスト信号ＷＲ＿ＲＥＱに同期してＨｉｇｈレベルに出力される。
書き込み座標計算部２０１は、複数のブロック（ライン）３２０のうちの書き込みが完了したブロック３２０の位置を示す書き込み座標を書き込みオフセット信号に基づいて算出する書き込み座標算出手段として機能し得る。書き込み座標計算部２０１は、１フレームに含まれる複数のブロック３２０の書き込みが完了する毎に書き込み座標を更新する。読み出し座標計算部２０２は、読み出しの対象の部分の最後尾を示す読み出し座標を、読み出しオフセット信号及びデータ転送長信号に基づいて算出する読み出し座標算出手段として機能し得る。
書き込み座標計算部２０１は、書き込み対象の分割ブロック３００において書き込み済みの最新のライン３２０の位置に対応した第１の書き込み座標を取得する。また、書き込み座標計算部２０１は、全ての画素が書き込み済みであるブロック３００のうちの最新の分割ブロック３００の最後尾の位置に対応した第２の書き込み座標を取得する。また、書き込み座標計算部２０１は、フレームの右端（端部）の書き込み済みの分割ブロック３００のうちの最新の分割ブロック３００の最後尾の位置に対応した第３の書き込み座標を取得する。
読み出しアドレス生成部２１４がオフセット値をアドレス値に加算する際には、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３がＲＤＤＭＡＣ２１３により発行される。ＲＤＤＭＡＣ２１３からの読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３は読み出し座標計算部２０２に入力される。読み出し座標計算部２０２は、次に読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＨｉｇｈレベルになった際に読み出し処理の対象となる部分の最後尾の画素の座標を示す読み出し座標（ＨＲ，ＶＲ）を算出する。読み出し座標計算部２０２は、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３及びデータ転送長信号ＲＤ＿ＴＲＡＮＳに基づいて、読み出し座標（ＨＲ，ＶＲ）を算出する。
読み出し座標計算部２０２は、データ転送長信号ＲＤ＿ＴＲＡＮＳによって示されるデータ転送長の分だけＨＲの値を増加させる。分割ブロック３００に含まれる最後のライン３２０を除くライン３２０の読み出し処理の際に発せられる読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１を受信した場合には、読み出し座標計算部２０２は以下のように動作する。即ち、読み出し座標計算部２０２は、分割ブロック３００の水平方向のサイズ（画素数）の分だけＨＲの値を減少させるとともに、ＶＲの値を１だけ増加させる。また、ブロックライン３２１の最後の分割ブロック３００を除く分割ブロック３００の最後尾の画素に読み出し処理が達する毎に発せられる読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ２を受信した場合には、読み出し座標計算部２０２は以下のように動作する。即ち、読み出し座標計算部２０２は、分割ブロック３００に含まれるライン３２０の数から１を減算した値の分だけＶＲの値を減少させる。また、ブロックライン３２１の最後尾の画素に読み出し処理が達する毎に発せられる読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ３を受信した場合には、読み出し座標計算部２０２は以下のように動作する。即ち、読み出し座標計算部２０２は、ブロックライン３２１の水平方向のサイズ（画素数）の分だけＨＲの値を減少させるとともに、ＶＲの値を１だけ増加させる。読み出し座標計算部２０２は、ＲＤＤＭＡＣ２１３から読み出しリクエストマスク部２０４に読み出しリクエスト信号ＲＤ＿ＲＥＱが発せられた際に、読み出し座標（ＨＲ、ＶＲ）を更新する。
追いかけ制御部２００には座標比較部２０３が備えられている。書き込み座標計算部２０１によって算出される第１～第３の書き込み座標が、座標比較部２０３に入力される。また、読み出し座標計算部２０２によって算出される読み出し座標が、座標比較部２０３に入力される。座標比較部２０３は、書き込み処理が完了したライン３２０の位置を把握するための第１～第３の書き込み座標と、次に読み出し処理の対象となる部分の最後尾の位置を把握するための読み出し座標とを比較する。第１～第３の書き込み座標と読み出し座標とを比較した結果、以下の条件式（１）～（３）のいずれかを満たす場合には、読み出し処理が行われることが好ましい。そこで、条件式（１）～（３）のいずれかを満たす場合、座標比較部２０３は、読み出しリクエストマスク部２０４に対して出力するリクエストマスク信号ＲＥＱ＿ＭＡＳＫをＬｏｗレベルにする。後述するように、リクエストマスク信号ＲＥＱ＿ＭＡＳＫをＬｏｗレベルにした場合には、ＲＤＤＭＡＣ２１３からの読み出しリクエスト信号ＲＤ＿ＲＥＱが読み出しリクエストマスク部２０４においてマスクされず、読み出し処理が行われる。一方、条件式（１）～（３）のいずれをも満たさない場合には、読み出し処理を行わない。
そこで、座標比較部２０３は、以下の条件式（１）～（３）のいずれをも満たさない場合には、読み出しリクエストマスク部２０４に出力するリクエストマスク信号ＲＥＱ＿ＭＡＳＫをＨｉｇｈレベルにする。
ＨＷ１≧ＨＲ かつ ＶＷ１≧ＶＲ ・・・（１）
ＨＷ２≧ＨＲ かつ ＶＷ２≧ＶＲ ・・・（２）
ＨＷ３≧ＨＲ かつ ＶＷ３≧ＶＲ ・・・（３）
なお、条件（１）～（３）のいずれかを満たすか否かの判定は、クロック信号ＣＬＫの立ち上がりのタイミングにおいて実施される。こうして、座標比較部２０３により、リクエストマスク信号ＲＥＱ＿ＭＡＳＫが制御される。
座標比較部２０３は、第１の条件を満たさず、且つ、第２の条件を満たさず、且つ、第３の条件を満たさない場合に、読み出し部かを許可しないように制御する。第１の条件は、Ｈｗ１がＨＲ以上、且つ、Ｖｗ１がＶＲ以上という条件である。第２の条件は、Ｈｗ２がＨＲ以上、且つ、Ｖｗ２がＶＲ以上という条件である。第３の条件は、Ｈｗ３がＨＲ以上、且つ、Ｖｗ３がＶＲ以上という条件である。
リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＬｏｗレベルである場合、読み出しリクエストマスク部２０４は、メモリＩ／Ｆ２０５に対して出力する読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴをＨｉｇｈレベルとする。一方、リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＨｉｇｈレベルである場合、読み出しリクエストマスク部２０４は、メモリＩ／Ｆ２０５に対して出力する読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴをＬｏｗレベルとする。このように、座標比較部２０３と読み出しリクエストマスク部２０４とが、ＲＤＤＭＡＣ２１３からの読み出し要求を許可するか否かを、書き込み座標と読み出し座標との位置関係に基づいて制御する制御手段として機能し得る。
ＷＲＤＭＡＣ２１１は、１フレームの画像データの最後尾の画素についての書き込み処理が完了した際に、書き込み完了信号ＷＲ＿ＥＮＤを座標比較部２０３に出力する。座標比較部２０３は、書き込み完了信号ＷＲ＿ＥＮＤを受信した際には、読み出しリクエスト信号ＲＤ＿ＲＥＱのマスクを解除すべく、リクエストマスク信号ＲＥＱ＿ＭＡＳＫをＬｏｗレベルとする。１フレームの画像データの書き込みが完了した後、ＲＤＤＭＡＣ２１３から出力される読み出しリクエスト信号ＲＤ＿ＲＥＱは、読み出しリクエストマスク部２０４によってマスクされることはない。かかる読み出しリクエスト信号ＲＤ＿ＲＥＱは、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴ信号としてメモリＩ／Ｆ２０５に出力される。なお、ＲＤＤＭＡＣ２１３から座標比較部２０３に供給される読み出し開始信号ＲＤ＿ＳＴＡＲＴに基づいて、追いかけ制御のマスク制御が開始される。
追いかけ制御部２００によって行われる動作の詳細について図４及び図５を用いて説明する。図４は、書き込み処理と読み出し処理とにおけるブロック分割の態様の例を示す図である。図４は、書き込み処理用のブロック分割の態様と読み出し処理用のブロック分割の態様とが異なっている例を示している。より具体的には、書き込み用の分割ブロックＷＲ０＿０～ＷＲ２＿２のサイズと読み出し用の分割ブロックＲＤ０＿０～ＲＤ３＿３のサイズとが異なっている。図４は、画像の書き込みを行う処理部におけるブロック分割の態様と、画像の読み出しを行う処理部におけるブロック分割の態様とが異なる場合に相当する。書き込み処理用のブロックは実線で示されており、読み出し処理用のブロックは破線で示されている。書き込み処理用のブロックの分割数は、水平、垂直の何れの方向においても３に設定されている。即ち、９個の書き込み処理用の分割ブロックが設定されている。一方、読み出し処理用のブロックの分割数は、水平、垂直の何れの方向においても４に設定されている。即ち、１６個の読み出し用の分割ブロックが設定されている。
書き込み用の分割ブロック（書き込み用分割ブロック）ＷＲ０＿＊、ＷＲ１＿＊、ＷＲ２＿＊（＊は０～２の整数）の水平方向の画素数は、それぞれＷＸＡ、ＷＸＢ、ＷＸＣとする。また、書き込み用の分割ブロックＷＲ＊＿０、ＷＲ＊＿１、ＷＲ＊＿２（＊は０～２の整数）のライン数、即ち、垂直方向の画素数は、それぞれＷＹＡ=４，ＷＹＢ＝４，ＷＹＣ＝６とする。なお、ここでは、説明を簡略化するため、ＷＹＡ＝４、ＷＹＢ＝４、ＷＹＣ＝６とするが、実際には垂直方向のライン数はこれらの値よりも遙かに大きい。読み出し用の分割ブロック（読み出し分割ブロック）ＲＤ０＿＊、ＲＤ１＿＊、ＲＤ２＿＊、ＲＤ３＿＊（＊は０～３の整数）の水平方向の画素数は、それぞれＲＸＡ、ＲＸＢ、ＲＸＣ、ＲＸＤとする。読み出し用の分割ブロックＲＤ＊＿０、ＲＤ＊＿１、ＲＤ＊＿２、ＲＤ＊＿３（＊は０～３の整数）のライン数、即ち、垂直方向の画素数は、それぞれＲＹＡ=３、ＲＹＢ＝３，ＲＹＣ＝３、ＲＹＤ＝５とする。なお、ここでは、説明を簡略化するため、ＲＹＡ＝３、ＲＹＢ＝３、ＲＹＣ＝３、ＲＹＤ＝５とするが、実際には垂直方向のライン数はこれらの値よりも遙かに大きい。ただし、各ブロックの水平方向における画素数は、以下の条件（４）～（６）を満たすものとする。
ＲＸＡ＜ＷＸＡ ・・・（４）
（ＲＸＡ＋ＲＸＢ）＜（ＷＸＡ＋ＷＸＢ） ・・・（５）
（ＲＸＡ＋ＲＸＢ＋ＲＸＣ）＜（ＷＸＡ＋ＷＸＢ＋ＷＸＣ） ・・・（６）
図５は、メモリ制御部１２０の動作を示すタイミングチャートである。図５には、書き込み用の分割ブロックＷＲ０＿０～ＷＲ２＿０についての書き込み処理が行われる期間（書き込み期間）と、読み出し用の分割ブロックＲＤ０＿０～ＲＤ３＿０についての読み出し処理が行われる期間（読み出し期間）とが示されている。なお、ここでは、各分割ブロックＷＲ０＿０～ＷＲ２＿０、ＲＤ０＿０～ＲＤ３＿０の水平方向のサイズが、１回のアクセスで転送可能なデータ長以下である場合を例に説明する。説明を簡略化すべく、ここでは、１回のリクエストで１ライン分のデータが転送される場合を例に説明する。
まず、１フレームの画像についての書き込み処理や読み出し処理を開始する前に、書き込み座標計算部２０１や読み出し座標計算部２０２において初期化が行われる。即ち、書き込み座標計算部２０１において、第１～第３の書き込み座標が（０，１）に初期化される。また、読み出し座標計算部２０２において、読み出し座標が（０，１）に初期化される。そして、先頭の書き込み用の分割ブロックＷＲ０＿０の書き込みと先頭の読み出し用の分割ブロックＲＤ０＿０の読み出しとが開始される。
まず、初期の段階においては、書き込み用の分割ブロックＷＲ０＿０～ＷＲ２＿２のいずれのライン３２０の画像データもメモリ１１２に書き込まれていない。従って、この段階では、以下に示すように、読み出し用の分割ブロックＲＤ０＿０の第１番目のライン３２０の画像データの読み出しは行われない。即ち、まず、ＲＤＤＭＡＣ２１３から出力される読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。また、ＲＤＤＭＡＣ２１３から出力される第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１が、読み出しリクエスト信号ＲＤ＿ＲＥＱに同期してＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に出力される読み出し座標更新信号の立ち下がりの時刻ｔｒ０において、読み出し座標が読み出し座標計算部２０２によって更新される。読み出し用の分割ブロックＲＤ０＿０の第１番目のライン３２０の最後尾の座標は（ＲＸＡ，１）であるため、読み出し座標は（ＲＸＡ，１）に更新される。この段階では、第１～第３の書き込み座標はいずれも（０，１）である。条件式（１）～（３）のいずれをも満たさないため、座標比較部２０３から出力されるリクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルである。リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＨｉｇｈレベルであるため、読み出しリクエストマスク部２０４からメモリＩ／Ｆ２０５に出力される読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、書き込み用の分割ブロックＷＲ０＿０の第１番目のライン３２０の画像データのメモリ１１２からの読み出しは行われない。
次に、書き込み用の分割ブロックＷＲ０＿０の第１番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、ＷＲＤＭＡＣ２１１からの書き込みリクエスト信号ＷＲ＿ＲＥＱがＨｉｇｈレベルに設定される。ＷＲＤＭＡＣ２１１からの第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１が、書き込みリクエスト信号ＷＲ＿ＲＥＱに同期してＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１にアクノリッジ信号ＷＲ＿ＡＣＫが返信され、書き込み用の分割ブロックＷＲ０＿０の第１番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱがＬｏｗレベルとなる。また、書き込みリクエスト信号ＷＲ＿ＲＥＱの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫに同期する第１の書き込み座標更新信号の立ち下がりの時刻ｔｗ０において、第１の書き込み座標が書き込み座標計算部２０１によって更新される。書き込み用の分割ブロックＷＲ０＿０の第１番目のライン３２０の最後尾の座標は（ＷＸＡ，１）であるため、第１の書き込み座標は（ＷＸＡ，１）に更新される。この段階では、条件式（１）を満たすため、座標比較部２０３からのリクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベルとなる。リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＬｏｗレベルとなるため、読み出しリクエストマスク部２０４からメモリＩ／Ｆ２０５に出力される読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。この後、メモリＩ／Ｆ２０５からＲＤＤＭＡＣ２１３にアクノリッジ信号ＲＤ＿ＡＣＫがパルス状に返信され、読み出し用の分割ブロックＲＤ０＿０の第１番目のライン３２０の画像データがメモリ１１２から読み出される。アクノリッジ信号ＲＤ＿ＡＣＫの立ち下がりに同期して、読み出しリクエスト信号ＲＤ＿ＲＥＱ、ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＬｏｗレベルとなる。また、読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち下がりに同期して第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。
次に、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。読み出しリクエスト信号ＲＤ＿ＲＥＱに同期して、第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に発せられる読み出し座標更新信号の立ち下がりの時刻ｔｒ１において、読み出し座標が読み出し座標計算部２０２によって更新される。読み出し用の分割ブロックＲＤ０＿０の第１番目のライン３２０の画像データのメモリ１１２からの読み出しは完了しているため、次の読み出し処理において読み出し対象となるのは、読み出し用の分割ブロックＲＤ０＿０の第２番目のライン３２０である。読み出し用の分割ブロックＲＤ０＿０の第２番目のライン３２０の最後尾の座標は（ＲＸＡ，２）である。このため、読み出し座標は（ＲＸＡ，２）に更新される。この段階では、第１の書き込み座標は（ＷＸＡ，１）であり、第２の書き込み座標と第３の書き込み座標はいずれも（０，１）である。条件式（１）～（３）のいずれをも満たさないため、座標比較部２０３からのリクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルである。リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＨｉｇｈレベルであるため、読み出しリクエストマスク部２０４からメモリＩ／Ｆ２０５に出力される読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、この段階では、書き込み用の分割ブロックＷＲ０＿０の第２番目のライン３２０の画像データはメモリ１１２から読み出されない。
次に、書き込み用の分割ブロックＷＲ０＿０の第２番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱに同期して、第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。この後、アクノリッジ信号ＷＲ＿ＡＣＫが返信され、書き込み用の分割ブロックＷＲ０＿０の第２番目のライン３２０の画像データがメモリ１１２に書き込まれる。アクノリッジ信号ＷＲ＿ＡＣＫの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫに同期する第１の書き込み座標更新信号の立ち下がりの時刻ｔｗ１において、第１の書き込み座標が更新される。書き込み用の分割ブロックＷＲ０＿０の第２番目のライン３２０の最後尾の座標は（ＷＸＡ，２）であるため、第１の書き込み座標は（ＷＸＡ，２）に更新される。この段階では、条件式（１）を満たすため、座標比較部２０３からのリクエストマスク信号ＲＥＱ＿ＭＡＳＫがＬｏｗレベルとなり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＨｉｇｈレベルとなる。この後、アクノリッジ信号ＲＤ＿ＡＣＫがＲＤＤＭＡＣ２１３に返信され、読み出し用の分割ブロックＲＤ０＿０の第２番目のライン３２０の画像データがメモリ１１２から読み出される。アクノリッジ信号ＲＤ＿ＡＣＫの立ち下がりに同期して、読み出しリクエスト信号ＲＤ＿ＲＥＱ、ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＬｏｗレベルとなる。また、読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち下がりに同期して第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。
次に、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。読み出しリクエスト信号ＲＤ＿ＲＥＱに同期して第２の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ２がＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に発せられる読み出し座標更新信号の立ち下がりの時刻ｔｒ２において、読み出し座標が更新される。読み出し用の分割ブロックＲＤ０＿０の第２番目のライン３２０の画像データの読み出しは完了しているため、次の読み出し処理において読み出し対象とされるライン３２０は、読み出し用の分割ブロックＲＤ０＿０の第３番目のライン３２０である。読み出し用の分割ブロックＲＤ０＿０の第３番目のライン３２０の最後尾の座標は（ＲＸＡ，３）である。このため、読み出し座標は（ＲＸＡ，３）に更新される。この段階では、第１の書き込み座標は（ＷＸＡ，２）であり、第２の書き込み座標と第３の書き込み座標はいずれも（０，１）である。条件式（１）～（３）のいずれをも満たさないため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルであり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、この段階では、書き込み用の分割ブロックＷＲ０＿０の第３番目のライン３２０の画像データはメモリ１１２から読み出されない。
書き込み用の分割ブロックＷＲ０＿０の第３番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱに同期して、第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。この後、アクノリッジ信号ＷＲ＿ＡＣＫが返信され、分割ブロックＷＲ０＿０の第３番目のライン３２０の画像データがメモリ１１２に書き込まれる。アクノリッジ信号ＷＲ＿ＡＣＫの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫに同期する第１の書き込み座標更新信号の立ち下がりの時刻ｔｗ２において、第１の書き込み座標が更新される。書き込み用の分割ブロックＷＲ０＿０の第３番目のライン３２０の最後尾の座標は（ＷＸＡ，３）であるため、第１の書き込み座標は（ＷＸＡ，３）に更新される。この段階では条件式（１）を満たすため、座標比較部２０３からのリクエストマスク信号ＲＥＱ＿ＭＡＳＫがＬｏｗレベルとなり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＨｉｇｈレベルとなる。この後、アクノリッジ信号ＲＤ＿ＡＣＫがＲＤＤＭＡＣ２１３に返信され、読み出し用の分割ブロックＲＤ０＿０の第３番目のライン３２０の画像データがメモリ１１２から読み出される。アクノリッジ信号ＲＤ＿ＡＣＫの立ち下がりに同期して、読み出しリクエスト信号ＲＤ＿ＲＥＱ、ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＬｏｗレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち下がりに同期して第２の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ２がＬｏｗレベルとなる。こうして、先頭の読み出し用の分割ブロックＲＤ０＿０の全てのライン３２０の画像データのメモリ１１２からの読み出しが完了する。
次に、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。読み出しリクエスト信号ＲＤ＿ＲＥＱに同期して、第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に発せられる読み出し座標更新信号の立ち下がりの時刻ｔｒ３において、読み出し座標が更新される。読み出し用の分割ブロックＲＤ０＿０の全てのライン３２０の画像データのメモリ１１２からの読み出しが完了しているため、次の読み出し処理において読み出し対象となるのは、読み出し用の分割ブロックＲＤ１＿０の第１番目のライン３２０である。読み出し用の分割ブロックＲＤ１＿０の第１番目のライン３２０の最後尾の座標は（ＲＸＡ＋ＲＸＢ，１）である。このため、読み出し座標は（ＲＸＡ＋ＲＸＢ，１）に更新される。この段階では、第１の書き込み座標が（ＷＸＡ，３）であり、第２の書き込み座標が（０，１）であり、第３の書き込み座標が（０，１）である。条件式（１）～（３）のいずれをも満たさないため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルであり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、この段階では、書き込み用の分割ブロックＷＲ１＿０の第１番目のライン３２０の画像データのメモリ１１２からの読み出しは行われない。
書き込み用の分割ブロックＷＲ０＿０の第４番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱに同期して第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２がＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１にアクノリッジ信号ＷＲ＿ＡＣＫが返信され、書き込み用の分割ブロックＷＲ０＿０の第４番目のライン３２０の画像データがメモリ１１２に書き込まれる。アクノリッジ信号ＷＲ＿ＡＣＫの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱの立ち下がりに同期して第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２がＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫに同期する第２の書き込み座標更新信号の立ち下がりの時刻ｔｗ３において、第２の書き込み座標が更新される。書き込み用の分割ブロックＷＲ０＿０の第４番目のライン３２０の最後尾の座標は（ＷＸＡ，４）であるため、第２の書き込み座標は（ＷＸＡ，４）に更新される。この段階では、読み出し座標は（ＲＸＡ＋ＲＸＢ，１）であり、条件式（１）～（３）のいずれをも満たさない。このため、座標比較部２０３からのリクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルであり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、この段階では、書き込み用の分割ブロックＷＲ０＿０の第４番目のライン３２０に書き込まれた画像データはメモリ１１２から読み出されない。
次に、書き込み用の分割ブロックＷＲ１＿０の第１番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１にアクノリッジ信号ＷＲ＿ＡＣＫが返信され、書き込み用の分割ブロックＷＲ１＿０の第１番目のライン３２０の画像データがメモリ１１２に書き込まれる。アクノリッジ信号ＷＲ＿ＡＣＫの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫに同期する第１の書き込み座標更新信号の立ち下がりの時刻ｔｗ４において、第１の書き込み座標が更新される。書き込み用の分割ブロックＷＲ１＿０の第１番目のライン３２０の最後尾の座標は（ＷＸＡ＋ＷＸＢ，１）であるため、第１の書き込み座標は（ＷＸＡ＋ＷＸＢ，１）に更新される。この段階では、読み出し座標は（ＲＸＡ＋ＲＸＢ，１）であり、条件式（１）を満たす。このため、座標比較部２０３からのリクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベルとなり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。この後、アクノリッジ信号ＲＤ＿ＡＣＫがＲＤＤＭＡＣ２１３に返信され、読み出し用の分割ブロックＲＤ１＿０の第１番目のライン３２０の画像データがメモリ１１２から読み出しされる。アクノリッジ信号ＲＤ＿ＡＣＫの立ち下がりに同期して、読み出しリクエスト信号ＲＤ＿ＲＥＱ、ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＬｏｗレベルとなる。また、読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち下がりに同期して第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。
次に、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。読み出しリクエスト信号ＲＤ＿ＲＥＱに同期して第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に発せられる読み出し座標更新信号の立ち下がりの時刻ｔｒ４において、読み出し座標が更新される。読み出し用の分割ブロックＲＤ１＿０の第１番目のライン３２０の画像データの読み出しは完了しているため、次の読み出し処理において読み出し対象とされるライン３２０は、読み出し用の分割ブロックＲＤ１＿０の第２番目のライン３２０である。読み出し用の分割ブロックＲＤ１＿０の第２番目のライン３２０の最後尾の座標は（ＲＸＡ＋ＲＸＢ，２）である。このため、読み出し座標は（ＲＸＡ＋ＲＸＢ，２）に更新される。この段階では、第１の書き込み座標は（ＷＸＡ＋ＷＸＢ，１）であり、第２の書き込み座標は（ＷＸＡ，４）であり、第３の書き込み座標は（０，１）である。条件式（１）～（３）のいずれをも満たさないため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルであり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、この段階では、書き込み用の分割ブロックＷＲ１＿０の第２番目のライン３２０の画像データはメモリ１１２から読み出されない。
次に、書き込み用の分割ブロックＷＲ１＿０の第２番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１にアクノリッジ信号ＷＲ＿ＡＣＫが返信され、書き込み用の分割ブロックＷＲ１＿０の第２番目のライン３２０の画像データがメモリ１１２に書き込まれる。アクノリッジ信号ＷＲ＿ＡＣＫの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫに同期する第１の書き込み座標更新信号の立ち下がりの時刻ｔｗ５において、第１の書き込み座標が書き込み座標計算部２０１によって更新される。書き込み用の分割ブロックＷＲ１＿０の第２番目のライン３２０の最後尾の座標は（ＷＸＡ＋ＷＸＢ，２）であるため、第１の書き込み座標は（ＷＸＡ＋ＷＸＢ，２）に更新される。この段階では、読み出し座標は（ＲＸＡ＋ＲＸＢ，２）であり、条件式（１）を満たすため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベル、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。この後、メモリＩ／Ｆ２０５からＲＤＤＭＡＣ２１３にアクノリッジ信号ＲＤ＿ＡＣＫがパルス状に返信され、読み出し用の分割ブロックＲＤ１＿０の第２番目のライン３２０の画像データがメモリ１１２から読み出される。アクノリッジ信号ＲＤ＿ＡＣＫの立ち下がりに同期して、読み出しリクエスト信号ＲＤ＿ＲＥＱ、ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＬｏｗレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち下がりに同期して第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。
書き込み用の分割ブロックＷＲ１＿０のこの後の書き込み処理は、書き込み用の分割ブロックＷＲ０＿０についての上述した書き込み処理と同様であるため、説明を省略する。なお、時刻ｔｗ６においては、第１の書き込み座標が（ＷＸＡ＋ＷＸＢ，３）に更新され、時刻ｔｗ７においては第２の書き込み座標が（ＷＸＡ＋ＷＸＢ，４）に更新される。
また、読み出し用の分割ブロックＲＤ１＿０、ＲＤ２＿０のこの後の読み出し処理は、読み出し用の分割ブロックＲＤ０＿０についての上述した読み出し処理と同様であるため、説明を省略する。なお、時刻ｔｒ５、ｔｒ６、ｔｒ７、ｔｒ８においては、読み出し座標が、（ＲＸＡ＋ＲＸＢ，３）、（ＲＸＡ＋ＲＸＢ＋ＲＸＣ，１）、（ＲＸＡ＋ＲＸＢ＋ＲＸＣ，２）、（ＲＸＡ＋ＲＸＢ＋ＲＸＣ，３）にそれぞれ更新される。
書き込み用の分割ブロックＷＲ２＿０の書き込み処理も、書き込み用の分割ブロックＷＲ０＿０についての上述した書き込み処理と同様であるため、説明を省略する。なお、時刻ｔｗ８、ｔｗ９、ｔｗ１０においては、第１の書き込み座標が、（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，１）、（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，２）、（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，３）にそれぞれ更新される。書き込み用の分割ブロックＷＲ２＿０の第４番目のライン３２０の画像データをメモリ１１２に書き込む際には、書き込みリクエスト信号ＷＲ＿ＲＥＱに同期して第３の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ３がＨｉｇｈレベルとなる。また、書き込みリクエスト信号ＷＲ＿ＲＥＱの立ち下がりに同期して第３の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ３がＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫに同期する第３の書き込み座標更新信号の立ち下がりの時刻ｔｗ１１において、第３の書き込み座標が（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，４）に更新される。
読み出し用の分割ブロックＲＤ３＿０の読み出し処理においては、時刻ｔｒ９において、読み出し座標が（ＲＸＡ＋ＲＸＢ＋ＲＸＣ＋ＲＸＤ，１）に更新される。第３の書き込み座標は（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，４）であり、条件式（３）を満たすため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベル、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。従って、読み出し用の分割ブロックＲＤ３＿０の第１番目のライン３２０からの画像データの読み出しが行われる。時刻ｔｒ１０においては、読み出し座標が（ＲＸＡ＋ＲＸＢ＋ＲＸＣ＋ＲＸＤ，２）に更新される。第３の書き込み座標は（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，４）であり、条件式（３）を満たすため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベル、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。従って、読み出し用の分割ブロックＲＤ３＿０の第２番目のライン３２０からの画像データの読み出しが行われる。時刻ｔｒ１１においては、読み出し座標が（ＲＸＡ＋ＲＸＢ＋ＲＸＣ＋ＲＸＤ，３）に更新される。第３の書き込み座標は（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，４）であり、条件式（３）を満たすため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベル、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。従って、読み出し用の分割ブロックＲＤ３＿０の第３番目のライン３２０からの画像データの読み出しが行われる。
書き込み用の分割ブロックＷＲ０＿１～ＷＲ２＿２や読み出し用の分割ブロックＲＤ０＿１～ＲＤ３＿３についても、上記と同様に書き込み処理や読み出し処理が行われる。
なお、図４に付されたドットは、書き込み用の分割ブロックＷＲ１＿２の第３番目のライン３２０まで書き込み処理が完了した状態を示している。この状態においては、第１の書き込み座標は（ＷＸＡ＋ＷＸＢ、１１）であり、第２の書き込み座標は（ＷＸＡ，１４）であり、第３の書き込み座標は（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，８）である。また、読み出し座標は（ＲＸＡ＋ＲＸＢ＋ＲＸＣ、８）である。この状態では、読み出し用の分割ブロックＲＤ２＿２の第２番目のライン３２０の画像データのメモリ１１２からの読み出しは完了している。この後、書き込み処理が進行し、書き込み用の分割ブロックＷＲ２＿２の第１番目のライン３２０の画像データの書き込みが行われると、第１の書き込み座標が（ＷＸＡ＋ＷＸＢ＋ＷＸＣ、９）となり、条件式（１）を満たす状態となる。そうすると、読み出し用の分割ブロックＲＤ２＿２の第３番目のライン３２０の画像データのメモリ１１２からの読み出しが行われ、読み出し座標が（ＲＸＡ＋ＲＸＢ＋ＲＸＣ、９）に更新される。
ＷＲＤＭＡＣ２１１は、書き込み用の分割ブロックＷＲ２＿２の書き込み処理が完了した際には、書き込み完了信号ＷＲ＿ＥＮＤをＨｉｇｈレベルとする。座標比較部２０３は、書き込み完了信号ＷＲ＿ＥＮＤがＨｉｇｈレベルとなった際には、条件式（１）～（３）に基づく座標の比較を停止して、リクエストマスク信号ＲＥＱ＿ＭＡＳＫをＬｏｗレベルとする。これにより、書き込み用の分割ブロックＷＲ２＿２の書き込み処理が完了した後においては、ＲＤＤＭＡＣ２１３から出力される読み出しリクエスト信号ＲＤ＿ＲＥＱが、読み出しリクエストマスク部２０４によってマスクされなくなる。従って、書き込み用の分割ブロックＷＲ２＿２の書き込み処理が完了した後、読み出し用の分割ブロックの画像データがメモリ１１２から連続的に読み出される。
なお、ここでは、各分割ブロックＷＲ０＿０～ＷＲ２＿２、ＲＤ０＿０～ＲＤ３＿２の水平方向のサイズが、１回のアクセスで転送可能なデータ長以下である場合を例に説明したが、これに限定されるものではない。例えば、各分割ブロックＷＲ０＿０～ＷＲ２＿０、ＲＤ０＿０～ＲＤ３＿０の水平方向のサイズが、１回のアクセスで転送可能なデータ長より大きい場合には、以下のような処理が行われる。即ち、１つのライン３２０に対するデータの書き込みにおいて、書き込みリクエストの発行及びデータの書き込みがそれぞれ複数回行われる。また、１つのライン３２０からのデータの読み出しにおいて、読み出しリクエストの発行及びデータの読み出しがそれぞれ複数回行われる。
ライン３２０の最後尾の画素のデータを書き込まない場合には、ＷＲＤＭＡＣ２１１は、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１～ＷＲ＿ＯＦＦＳＥＴ３をいずれもＬｏｗレベルに維持する。一方、ライン３２０の最後尾の画素のデータを書き込む場合には、ＷＲＤＭＡＣ２１１は、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１～ＷＲ＿ＯＦＦＳＥＴ３のうちのいずれかをＨｉｇｈレベルにする。そして、ライン３２０の最後尾の画素のデータが書き込まれた場合にのみ、第１～第３の書き込み座標が書き込み座標計算部２０１によって更新される。
また、ライン３２０の最後尾の画素のデータを読み出さない場合、ＲＤＤＭＡＣ２１３は、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３をいずれもＬｏｗレベルに維持する。一方、当該読み出しにおいてライン３２０の最後尾の画素のデータを読み出す場合には、ＲＤＤＭＡＣ２１３は、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３のうちのいずれかをＨｉｇｈレベルにする。読み出し座標は、ライン３２０の最後尾の画素のデータを読み出すか否かにかかわらず更新される。読み出し座標計算部２０２は、ライン３２０の最後尾の画素のデータが読み出されない場合には、以下のような動作を行う。即ち、読み出し座標計算部２０２は、ＲＤＤＭＡＣ２１３から読み出しリクエスト信号ＲＤ＿ＲＥＱが供給される毎に、ＲＤＤＭＡＣ２１３のからデータ転送長信号ＲＤ＿ＴＲＡＮＳに基づいて読み出し座標を更新する。一方、読み出し座標計算部２０２は、ライン３２０の最後尾の画素のデータが読み出される場合には、以下のような動作を行う。読み出し座標計算部２０２は、ＲＤＤＭＡＣ２１３からの読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３と、ＲＤＤＭＡＣ２１３からのデータ転送長信号ＲＤ＿ＴＲＡＮＳとに基づいて、読み出し座標を更新する。
図６は、本実施形態による画像処理装置の動作を示すフローチャートである。図６に示す処理は、主としてＣＰＵ１０８及びメモリ制御部１２０によって実行される。
まず、ＣＰＵ１０８からの指示によって、ＷＲＤＭＡＣ２１１とＲＤＤＭＡＣ２１３とに処理を開始させる（ステップＳ６００）。
次に、書き込み座標計算部２０１において、第１～第３の書き込み座標を、例えば（０、１）に初期化する。また、読み出し座標計算部２０２において、読み出し座標を例えば（０、１）に初期化する。これらの座標値の初期化は、ＣＰＵ１０８からの指示によって行われる（ステップＳ６０１）。
ステップＳ６０２では、座標比較部２０３が、条件式（１）～（３）のいずれかを満たすか否かを判定する。条件式（１）～（３）のいずれかを満たす場合には（ステップＳ６０２においてＹＥＳ）、ステップＳ６０３に遷移する。ステップＳ６０３では、ＲＤＤＭＡＣ２１３からの読み出しリクエスト信号ＲＤ＿ＲＥＱに対するマスク処理が、読み出しリクエストマスク部２０４において解除される。この後、ステップＳ６０５に遷移する。条件式（１）～（３）のいずれをも満たさない場合（ステップＳ６０２においてＮＯ）、ステップＳ６０４に遷移する。ステップＳ６０４では、読み出しリクエストマスク部２０４により、ＲＤＤＭＡＣ２１３からの読み出しリクエスト信号ＲＤ＿ＲＥＱがマスクされる。これにより、ＲＤＤＭＡＣ２１３によるメモリ１１２からの画像データの読み出しは停止される。この後、ステップＳ６０５に遷移する。
ステップＳ６０５では、ＷＲＤＭＡＣ２１１からの第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルであるか否かが判定される。第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルである場合（ステップＳ６０５においてＹＥＳ）、第１の書き込み座標を、書き込み処理が完了したライン３２０の最後尾の画素の座標に更新する（ステップＳ６０８）。第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルでない場合（ステップＳ６０５においてＮＯ）、ステップＳ６０６に遷移する。
ステップＳ６０６では、ＷＲＤＭＡＣ２１１から出力される第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２がＨｉｇｈレベルであるか否かが判定される。第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２がＨｉｇｈレベルである場合（ステップＳ６０６においてＹＥＳ）、第２の書き込み座標を、書き込み処理が完了したライン３２０の最後尾の画素の座標に更新する（ステップＳ６０９）。第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２がＨｉｇｈレベルでない場合には、ステップＳ６０７に遷移する。
ステップＳ６０７では、ＷＲＤＭＡＣ２１１から出力される第３の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ３がＨｉｇｈレベルであるか否かが判定される。第３の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ３がＨｉｇｈレベルである場合、第３の書き込み座標を、書き込み処理が完了したライン３２０の最後尾の画素の座標に更新する（ステップＳ６１０）。第３の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ３がＨｉｇｈレベルでない場合、ステップＳ６１１に遷移する。
ステップＳ６１１では、ＲＤＤＭＡＣ２１３から出力される読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルであるか否かが判定される。読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルである場合、ステップＳ６１２に遷移する。一方、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルでない場合、ステップＳ６１５に遷移する。
ステップＳ６１２では、第１～第３の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３のうちのいずれかがＨｉｇｈレベルであるか否かが判定される。第１～第３の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３のうちのいずれかがＨｉｇｈレベルである場合（ステップＳ６１２においてＹＥＳ）、ステップＳ６１３に遷移する。ステップＳ６１３では、水平方向の読み出し座標ＨＲと垂直方向の読み出し座標ＶＲとが更新される。この後、ステップＳ６１５に遷移する。第１～第３の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３のすべてがＨｉｇｈレベルでない場合（ステップＳ６１２においてＮＯ）、ステップＳ６１４に遷移する。ステップＳ６１４では、水平方向の読み出し座標ＨＲが更新される。この後、ステップＳ６１５に遷移する。
ステップＳ６１５では、書き込み処理が完了したか否かが判定される。書き込み処理が完了した場合（ステップＳ６１５においてＹＥＳ）、ステップＳ６１６に遷移する。
ステップＳ６１６では、読み出しリクエスト信号ＲＤ＿ＲＥＱに対するマスクが解除された後、ステップＳ６１７に遷移する。一方、書き込み処理が完了していない場合（ステップＳ６１５においてＮＯ）、ステップＳ６０２に戻り、上記と同様の処理が行われる。
ステップＳ６１７では、読み出しが完了していないライン（ブロック）３２０の読み出し処理が行われ、読み出し処理が完了したか否かが判定される。読み出し処理が完了していない場合には（ステップＳ６１７においてＮＯ）、読み出しが完了していないライン３２０の読み出し処理が継続して行われる。一方、読み出し処理が完了した場合には（ステップＳ６１７においてＹＥＳ）、追いかけ制御が終了する。
このように、書き込み処理が完了したブロック（ライン）３２０に応じた書き込み座標と、読み出し処理が行われるブロック３２０に応じた読み出し座標とが比較される。そして、書き込み座標と読み出し座標との比較の結果に基づいて読み出しが行われる。本実施形態では、座標を比較することによって読み出しの可否を判断するため、書き込み用のブロック３２０のサイズと読み出し用のブロック３２０のサイズとが異なる場合であっても、書き込みが完了していないブロック３２０を読み出してしまうことはない。このため、本実施形態によれば、追いかけ制御を適確に行い得る画像処理装置及び画像処理方法を提供することができる。
（変形例（その１））
本実施形態の変形例（その１）による画像処理装置及び画像処理方法について図８を用いて説明する。図８は、本変形例におけるブロック分割の態様を示す図である。図８における太い実線は、書き込み用の分割ブロックを概念的に示しており、図８における太い破線は、読み出し用の分割ブロックを概念的に示している。
本変形例は、書き込み処理におけるアクセス開始座標と読み出し処理におけるアクセス開始座標とが異なっている。即ち、本変形例では、先頭の書き込み用の分割ブロックＷＲ０＿０の第１番目のライン３２０の先頭の座標と、先頭の読み出し用の分割ブロックＲＤ０＿０の第１番目のライン３２０の先頭の座標とが異なっている。ここでは、１フレームのうち読み出し処理が行われる領域が、書き込み処理が行われる領域よりも小さい場合を例に説明する。
書き込み処理におけるアクセス開始座標と読み出し処理におけるアクセス開始座標との間の水平方向におけるずれ差異はＤＩＦＸである。書き込み処理におけるアクセス開始座標と読み出し処理におけるアクセス開始座標との間の垂直方向における差異はＤＩＦＹである。
このような場合には、例えば、上述した第１～第３の書き込み座標をアクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせればよい。アクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせた第１～第３の書き込み座標（ＨＷ１、ＶＷ１）′、（ＨＷ２、ＶＷ２）′、（ＨＷ３、ＶＷ３）′は、以下の式（７）～（９）によって表される。なお、読み出し処理におけるアクセス開始座標は（１，１）とする。アクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせた書き込み座標（ＨＷ１、ＶＷ１）′、（ＨＷ２、ＶＷ２）′、（ＨＷ３、ＶＷ３）′は、書き込み座標計算部２０１によって算出される。
（ＨＷ１，ＶＷ１）′＝（ＨＷ１－ＤＩＦＸ，ＶＷ１－ＤＩＦＹ） ・・・（７）
（ＨＷ２，ＶＷ２）′＝（ＨＷ２－ＤＩＦＸ，ＶＷ２－ＤＩＦＹ） ・・・（８）
（ＨＷ３，ＶＷ３）′＝（ＨＷ３－ＤＩＦＸ，ＶＷ３－ＤＩＦＹ） ・・・（９）
なお、ここでは、第１～第３の書き込み座標をアクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせる場合を例に説明したが、これに限定されるものではない。例えば、アクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけ読み出し座標をシフトさせるようにしてもよい。アクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせた読み出し座標（ＨＲ、ＶＲ）′は、書き込み処理におけるアクセス開始座標を（１，１）とする場合、以下の式（１０）によって表される。アクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせた読み出し座標（ＨＲ、ＶＲ）′は、読み出し座標計算部２０２によって算出される。
（ＨＲ，ＶＲ）′＝（ＨＲ＋ＤＩＦＸ，ＶＲ＋ＤＩＦＹ） ・・・（１０）
このように、書き込み処理におけるアクセス開始座標と読み出し処理におけるアクセス開始座標とが異なっていてもよい。
（変形例（その２））
本実施形態の変形例（その２）による画像処理装置及び画像処理方法について図９及び図１０を用いて説明する。図９は、本変形例におけるブロック分割の態様を示す図である。図９における太い実線は、書き込み用の分割ブロックを概念的に示しており、図９における太い破線は、読み出し用の分割ブロックを概念的に示している。
本変形例は、隣接する分割ブロックの一部が重複している場合を示している。なお、ここでは、隣接するブロックが重複している場合であっても、分割ブロックと呼ぶことにする。読み出し用の分割ブロックＲＤ＊＿＊の水平方向における重複量はＯＬＸである。読み出し用の分割ブロックＲＤ＊＿＊の垂直方向における重複量はＯＬＹである。
このような場合には、例えば、読み出し対象の分割ブロックＲＤ＊＿＊が切り替わる際に、上述した読み出し座標を重複量ＯＬＸ，ＯＬＹの分だけシフトさせるようにすればよい。重複量ＯＬＸ，ＯＬＹの分だけシフトさせた読み出し座標（ＨＲ、ＶＲ）′は、以下の式（１１）によって表される。重複量ＯＬＸ，ＯＬＹの分だけシフトさせた読み出し座標（ＨＲ、ＶＲ）′は、読み出し座標計算部２０２によって算出される。
（ＨＲ、ＶＲ）′＝（ＨＲ－ＯＬＸ、ＶＲ－ＯＬＹ） ・・・（１１）
このように、隣接する分割ブロックが重複していてもよい。なお、ここでは、隣接する読み出し用の分割ブロックＲＤ＊＿＊が重複している場合を例に説明したが、隣接する書き込み用の分割ブロックＷＲ＊＿＊が重複していてもよい。
図１０は、分割ブロックの最後尾にアクセスが達した際のアクセス座標のジャンプを概念的に示す図である。図１０（ａ）は、隣接する分割ブロック３００ａ～３００ｃが水平方向に重複している場合を示している。分割ブロック３００ａ、３００ｂの最後尾の座標（Ｈ２、Ｖ２）の画素３１１，３１２にアクセスが達した際には、図３を用いて上述した第１実施形態による画像処理装置と同様に、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＡ－１）－ＯＬＸ）である。
図１０（ｂ）は、隣接する分割ブロック３００ｄ～３００ｉが水平方向においても垂直方向においても重複している場合を示している。ブロックライン３２１ｂの最後尾の座標（Ｈ３、Ｖ３）の画素３１６にアクセスが達した際には、図３を用いて上述した第１実施形態による画像処理装置と同様に、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は、（－ＸＨ×ＯＬＹ）である。
このように、隣接する分割ブロックの一部が重複していてもよい。本変形例においても、メモリ１１２に対する追いかけ制御を適確に行い得る画像処理装置を提供することができる。
［第２実施形態］
第２実施形態による画像処理装置及び画像処理方法を図１１乃至図１６を用いて説明する。図１乃至図１０に示す第１実施形態による画像処理装置及び画像処理方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
本実施形態による画像処理装置１１００は、現像処理部１０９ａ、１０９ｂが複数備えられており、ＷＲＤＭＡＣ２１１ａ、２１１ｂも複数備えられており、書き込み座標計算部２０１ａ、２０１ｂも複数備えられているものである。
図１１は、本実施形態による画像処理装置を示すブロック図である。図１１に示すように、画像処理装置１１００は、撮像素子１０２と、Ａ／Ｄ変換部１０３と、補正処理部１０４と、不揮発性メモリ１０５と、不揮発性メモリ制御部１０６と、操作部１０７とを有している。画像処理装置１００は、ＣＰＵ１０８と、表示制御部１１０と、表示部１１１と、メモリ１１２と、複数の現像処理部１０９ａ、１０９ｂと、メモリ制御部１２０ａとを更に有している。画像処理装置１００には、結像光学系１０１が備えられる。結像光学系１０１は、画像処理装置１００のボディから着脱可能であってもよいし着脱不能であってもよい。
現像処理部１０９ａ、１０９ｂは、画像データに対して、拡大縮小等のリサイズ処理、圧縮伸長処理、フォーマット変換処理、現像処理、歪み補正等をそれぞれ行う。現像処理部１０９ａは、画像データのうちの所定の領域に対しての処理を担当する。現像処理部１０９ｂは、画像データのうちの現像処理部１０９ａによって担当される領域とは異なる領域に対しての処理を担当する。メモリ制御部１２０ａは、補正処理部１０４又は現像処理部１０９ａ、１０９ｂによって処理された画像データをメモリ１１２に書き込む。また、メモリ制御部１２０ａは、メモリ１１２に書き込まれた画像データを読み出し、現像処理部１１０９ａ、１１０９ｂ等に伝送する。
メモリ制御部１２０ａは、ＤＭＡＣ２１０ａと、追いかけ制御部２００ａとを有している。ＤＭＡＣ２１０ａは、複数のＷＲＤＭＡＣ２１１ａ、２１１ｂを有している。ＷＲＤＭＡＣ２１１ａ、２１１ｂの構成は、図２を用いて上述したＷＲＤＭＡＣ２１１の構成と同様である。また、ＤＭＡＣ２１０ａは、ＲＤＤＭＡＣ２１３を有している。メモリＩ／Ｆ２０５は、ＷＲＤＭＡＣ２１１ａ、２１１ｂからの制御信号又はＲＤＤＭＡＣ２１３からの制御信号に従って、メモリ１１２を制御する。
ライン３２０の最後尾の画素３０１～３０９（図３参照）に書き込み処理が達すると、第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ、ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＷＲＤＭＡＣ２１１ａ、２１１ｂによってそれぞれ生成される。ライン３２０の最後尾の画素３０１～３０９に読み出し処理が達すると、第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＲＤＤＭＡＣ２１３によってそれぞれ生成される。分割ブロック３００ａ、３００ｂ、３００ｄ、３００ｅ、３００ｇ、３００ｈの最後尾の画素３１１，３１２，３１４，３１５，３１７，３１８に書き込み処理が達すると、以下のような処理が行われる。即ち、第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａ、ＷＲ＿ＯＦＦＳＥＴ２＿ｂがＷＲＤＭＡＣ２１１ａ、２１１ｂによってそれぞれ生成される。分割ブロック３００ａ、３００ｂ、３００ｄ、３００ｅ、３００ｇ、３００ｈの最後尾の画素３１１，３１２，３１４，３１５，３１７，３１８に読み出し処理が達すると、第２の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ２が生成される。ブロックライン３２１ａ、３２１ｂの最後尾の画素３１３，３１６に書き込み処理が達すると、第３の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ３＿ａ、ＷＲ＿ＯＦＦＳＥＴ３＿ｂがＷＲＤＭＡＣ２１１ａ、２１１ｂによってそれぞれ生成される。ブロックライン３２１ａ、３２１ｂの最後尾の画素３１３，３１６に読み出し処理が達すると、第３の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ３がＲＤＤＭＡＣ２１３によってそれぞれ生成される。
追いかけ制御部２００ａは、書き込み座標計算部２０１ａ、２０１ｂと、書き込み座標統合部（書き込み座標特定部）１２０１と、読み出し座標計算部２０２と、座標比較部２０３と、読み出しリクエストマスク部２０４とを有している。追いかけ制御部２００ａは、ＷＲＤＭＡＣ２１１ａからの書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ～ＷＲ＿ＯＦＦＳＥＴ３＿ａに基づいて、後述する書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）～（ＨＷ３＿ａ，ＶＷ３＿ａ）を計算する。また、追いかけ制御部２００ａは、ＷＲＤＭＡＣ２１１ｂからの書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂ～ＷＲ＿ＯＦＦＳＥＴ３＿ｂに基づいて、後述する書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）～（ＨＷ３＿ｂ，ＶＷ３＿ｂ）を計算する。また、追いかけ制御部２００ａは、ＲＤＤＭＡＣ２１３から供給されるデータ転送長信号ＲＤ＿ＴＲＡＮＳ及び読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３に基づいて、読み出し座標を計算する。追いかけ制御部２００は、書き込み座標と読み出し座標との比較結果に基づいて、ＲＤＤＭＡＣ２１３からの読み出しリクエスト信号ＲＤ＿ＲＥＱを適宜マスクする。ＷＲＤＭＡＣ２１１ａ、２１１ｂによって画像データの書き込みが完了した部分の画像データをＲＤＤＭＡＣ２１３が順次読み出していく追いかけ制御が行われる。このような追いかけ制御が、追いかけ制御部２００ａによって司られる。
ＷＲＤＭＡＣ２１１ａ、２１１ｂは、メモリ１１２にデータを書き込む際のメモリアドレス、即ち、書き込みアドレスＷＡＤＲＳ＿ａ、ＷＡＤＲＳ＿ｂを生成する書き込みアドレス生成部２１２ａ、２１２ｂをそれぞれ備えている。ＷＲＤＭＡＣ２１１ａ、２１１ｂの構成は、図７を用いて上述したＷＲＤＭＡＣ２１１の構成と同様である。書き込みアドレス生成部２１２ａ、２１２ｂは、データ転送長等の管理や制御を行い得る。ＷＲＤＭＡＣ２１１ａ、２１１ｂは、書き込みアドレスＷＡＤＲＳをインクリメントする機能をそれぞれ備えている。従って、ＷＲＤＭＡＣ２１１ａ、２１１ｂは、メモリ１１２上の所定のアドレス空間に画像データを順番に格納していくことが可能である。また、ＷＲＤＭＡＣ２１１ａ、２１１ｂは、アクセスアドレスを適宜ジャンプさせることができる。また、ＷＲＤＭＡＣ２１１ａ、２１１ｂは、分割ブロック１３００ａ＿ａ～１３００ｉ＿ａ、１３００ａ＿ｂ～１３００ｉ＿ｂ（図１３参照）の画像データのメモリ１１２への書き込み処理を順次行うことができる。
図１３は、本実施形態において行われる書き込みアクセス及び読み出しアクセスを概念的に示す図である。図１３は、メモリ１１２における仮想的なアドレス空間を画像に対応するように概念的に示したものである。図１３に示すように、１フレームの画像データを水平方向に６分割、垂直方向に３分割することによって、矩形の１８個の分割ブロック１３００ａ＿ａ～１３００ｉ＿ａ、１３００ａ＿ｂ～１３００ｉ＿ｂが設定されている。
分割ブロック１３００ａ＿ａと、分割ブロック１３００ａ＿ａの右側の分割ブロック１３００ａ＿ｂとによって、分割ブロック１３００ａが構成されている。分割ブロック１３００ａ＿ｂの右側の分割ブロック１３００ｂ＿ａと、分割ブロック１３００ｂ＿ａの右側の分割ブロック１３００ｂ＿ｂとによって、分割ブロック１３００ｂが構成されている。分割ブロック１３００ｂ＿ｂの右側の分割ブロック１３００ｃ＿ａと、分割ブロック１３００ｃ＿ａの右側の分割ブロック１３００ｃ＿ｂとによって、分割ブロック１３００ｃが構成されている。分割ブロック１３００ａ＿ａの下側の分割ブロック１３００ｄ＿ａと、分割ブロック１３００ｄ＿ａの右側の分割ブロック１３００ｄ＿ｂとによって、分割ブロック１３００ｄが構成されている。分割ブロック１３００ｄ＿ｂの右側の分割ブロック１３００ｅ＿ａと、分割ブロック１３００ｅ＿ａの右側の分割ブロック１３００ｅ＿ｂとによって、分割ブロック１３００ｅが構成されている。分割ブロック１３００ｅ＿ｂの右側の分割ブロック１３００ｆ＿ａと、分割ブロック１３００ｆ＿ａの右側の分割ブロック１３００ｆ＿ｂとによって、分割ブロック１３００ｆが構成されている。分割ブロック１３００ｄ＿ａの下側の分割ブロック１３００ｇ＿ａと、分割ブロック１３００ｇ＿ａの右側の分割ブロック１３００ｇ＿ｂとによって、分割ブロック１３００ｇが構成されている。分割ブロック１３００ｇ＿ｂの右側の分割ブロック１３００ｈ＿ａと、分割ブロック１３００ｈ＿ａの右側の分割ブロック１３００ｈ＿ｂとによって、分割ブロック１３００ｈが構成されている。分割ブロック１３００ｈ＿ｂの右側の分割ブロック１３００ｉ＿ａと、分割ブロック１３００ｉ＿ａの右側の分割ブロック１３００ｉ＿ｂとによって、分割ブロック１３００ｉが構成されている。
分割ブロック１３００ａ＿ａ、１３００ｄ＿ａ、１３００ｇ＿ａの水平方向の画素数（サイズ）をＸＡとする。分割ブロック１３００ａ＿ｂ、１３００ｄ＿ｂ、１３００ｇ＿ｂの水平方向の画素数をＸＡとする。分割ブロック１３００ａ、１３００ｄ、１３００ｇの水平方向の画素数をＸＡ′とする。分割ブロック１３００ｂ＿ａ、１３００ｅ＿ａ、１３００ｈ＿ａの水平方向の画素数をＸＢとする。分割ブロック１３００ｂ＿ｂ、１３００ｅ＿ｂ、１３００ｈ＿ｂの水平方向の画素数をＸＢとする。分割ブロック１３００ｂ、１３００ｅ、１３００ｈの水平方向の画素数をＸＢ′とする。分割ブロック１３００ｃ＿ａ、１３００ｆ＿ａ、１３００ｉ＿ａの水平方向の画素数をＸＣとする。分割ブロック１３００ｃ＿ｂ、１３００ｆ＿ｂ、１３００ｉ＿ｂの水平方向の画素数をＸＣとする。分割ブロック１３００ｃ、１３００ｆ、１３００ｉの水平方向の画素数をＸＣ′とする。
分割ブロック１３００ａ～１３００ｃの垂直方向のライン数（画素数）をＹＡ、分割ブロック１３００ｄ～１３００ｆの垂直方向のライン数をＹＢ、分割ブロック１３００ｇ～１３００ｉの垂直方向のライン数をＹＣとする。
ここでは、説明を簡略化するため、ＹＡ＝４、ＹＢ＝４、ＹＣ＝６とするが、実際には垂直方向のライン数はこれらの値よりも遙かに大きい。また、１フレームの水平方向の画素数をＸＨ（＝ＸＡ′＋ＸＢ′＋ＸＣ′）とする。画素数ＸＡ～ＸＣ、ライン数ＹＡ～ＹＣ、オフセット値等は、ＤＭＡＣ２１０ａの算出部７０１やアドレス加算値算出部７０２に対してＣＰＵ１０８から予め入力される。そして、算出部７０１やアドレス加算値算出部７０２に備えられているレジスタ（不図示）にこれらの値が予め格納される。
分割ブロック１３００ａ＿ａ、１３００ｂ＿ａ、１３００ｃ＿ａ、１３００ｄ＿ａ、１３００ｅ＿ａ、１３００ｆ＿ａ、１３００ｇ＿ａ、１３００ｈ＿ａ、１３００ｉ＿ａの画像データのメモリ１１２への書き込みは、ＷＲＤＭＡＣ２１１ａによって行われる。ここでは、これらの分割ブロックの個々について説明する際には、符号１３００ａ＿ａ～１３００ｉ＿ａを用い、これらの分割ブロック一般について説明する際には、符号１３００＊＿ａを用いることとする。分割ブロック１３００ａ＿ｂ、１３００ｂ＿ｂ、１３００ｃ＿ｂ、１３００ｄ＿ｂ、１３００ｅ＿ｂ、１３００ｆ＿ｂ、１３００ｇ＿ｂ、１３００ｈ＿ｂ、１３００ｉ＿ｂの画像データのメモリ１１２への書き込みは、ＷＲＤＭＡＣ２１１ｂによって行われる。ここでは、これらの分割ブロックの個々について説明する際には、符号１３００ａ＿ｂ～１３００ｉ＿ｂを用い、これらの分割ブロック一般について説明する際には、符号１３００＊＿ｂを用いることとする。また、分割ブロック１３００ａ～１３００ｉの個々について説明する際には、符号１３００ａ～１３００ｉを用い、これらの分割ブロック一般について説明する際には、符号１３００を用いることとする。図１３における実線の矢印は、ＷＲＤＭＡＣ２１１ａによって行われる処理における座標のジャンプ、即ち、アドレスジャンプを概念的に示している。図１３における破線の矢印は、ＷＲＤＭＡＣ２１１ｂによって行われる処理における座標のジャンプ、即ち、アドレスジャンプを概念的に示している。オフセット値を適宜設定することにより、複数のＷＲＤＭＡＣ２１１ａ、２１１ｂによって処理を分担することができる。
各々の分割ブロック１３００＊＿ａ、１３００＊＿ｂには、複数のライン３２０がそれぞれ含まれている。また、複数の分割ブロック１３００ａ～１３００ｃによってブロックライン１３２１ａが構成されており、複数の分割ブロック１３００ｄ～１３００ｆによってブロックライン１３２１ｂが構成されている。また、複数の分割ブロック１３００ｇ～１３００ｉによってブロックライン１３２１ｃが構成されている。個々のブロックラインについて説明する際には、符号１３２１ａ～１３２１ｃを用い、ブロックライン一般について説明する際には、符号１３２１を用いることとする。
分割ブロック１３００ａ＿ａの画像データがＷＲＤＭＡＣ２１１ａによってメモリ１１２に書き込まれる。また、分割ブロック１３００ａ＿ｂの画像データがＷＲＤＭＡＣ２１１ｂによってメモリ１１２に書き込まれる。分割ブロック１３００ａ＿ａの画像データの書き込みが完了した後には、分割ブロック１３００ｂ＿ａの画像データがＷＲＤＭＡＣ２１１ａによってメモリ１１２に書き込まれる。分割ブロック１３００ａ＿ｂの画像データの書き込みが完了した後には、分割ブロック１３００ｂ＿ｂの画像データがＷＲＤＭＡＣ２１１ｂによってメモリ１１２に書き込まれる。分割ブロック１３００ｂ＿ａの画像データの書き込みが完了した後には、分割ブロック１３００ｃ＿ａの画像データがＷＲＤＭＡＣ２１１ａによってメモリ１１２に書き込まれる。分割ブロック１３００ｂ＿ｂの画像データの書き込みが完了した後には、分割ブロック１３００ｃ＿ｂの画像データがＷＲＤＭＡＣ２１１ｂによってメモリ１１２に書き込まれる。このように、第１番目のブロックライン１３２１ａに位置する分割ブロック１３００ａ＿ａ、１３００ｂ＿ａ、１３００ｃ＿ａの画像データのメモリ１１２への書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。また、第１番目のブロックライン１３２１ａに位置する分割ブロック１３００ａ＿ｂ、１３００ｂ＿ｂ、１３００ｃ＿ｂの画像データのメモリ１１２への書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
第１番目のブロックライン１３２１ａの分割ブロック１３００ａ＿ａ、１３００ｂ＿ａ、１３００ｃ＿ａの画像データの書き込みが完了した後には、以下のような処理が行われる。即ち、第２番目のブロックライン１３２１ｂの分割ブロック１３００ｄ＿ａ、１３００ｅ＿ａ、１３００ｆ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。また、第１番目のブロックライン１３２１ａの分割ブロック１３００ａ＿ｂ、１３００ｂ＿ｂ、１３００ｃ＿ｂの画像データの書き込みが完了した後には、以下のような処理が行われる。即ち、第２番目のブロックライン１３２１ｂの分割ブロック１３００ｄ＿ｂ、１３００ｅ＿ｂ、１３００ｆ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
第２番目のブロックライン１３２１ｂの分割ブロック１３００ｄ＿ａ、１３００ｅ＿ａ、１３００ｆ＿ａの画像データの書き込みが完了した後には、以下のような処理が行われる。即ち、第３番目のブロックライン１３２１ｃの分割ブロック１３００ｇ＿ａ、１３００ｈ＿ａ、１３００ｉ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。また、第２番目のブロックライン１３２１ｂの分割ブロック１３００ｄ＿ｂ、１３００ｅ＿ｂ、１３００ｆ＿ｂの画像データの書き込みが完了した後には、以下のような処理が行われる。即ち、第３番目のブロックライン１３２１ｃの分割ブロック１３００ｇ＿ｂ、１３００ｈ＿ｂ、１３００ｉ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
こうして、全ての分割ブロック１３００ａ～１３００ｉの画像データのメモリ１１２への書き込みが順次行われる。なお、ここでは、書き込みアクセスを例として説明するが、読み込みアクセスも同様にして行われる。
書き込みアクセスの順序をより具体的に以下に説明する。９つの分割ブロック１３００ａ＿ａ～１３００ｉ＿ａの画像がＷＲＤＭＡＣ２１１ａによって以下のようにメモリ１１２に順次書き込まれる。まず、分割ブロック１３００ａ＿ａの画像データのメモリ１１２への書き込みがＷＲＤＭＡＣ２１１ａによって以下のように行われる。即ち、書き込みアドレス生成部２１２ａによって発行されるアドレス値に従って、分割ブロック１３００ａ＿ａの第１番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。なお、１回の書き込みアクセスにおけるデータ転送長が１つのライン３２０に対応するデータ長と同等である場合には、ライン３２０への書き込みは１回の書き込みアクセスによって完了する。一方、１回の書き込みアクセスにおけるデータ転送長が１つのライン３２０に対応するデータ長より短い場合には、ライン３２０への書き込みは複数回の書き込みアクセスによって完了する。
分割ブロック１３００ａ＿ａの第１番目のライン３２０の画像データの書き込みが完了した後、分割ブロック１３００ａ＿ａの第２番目のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ａ＿ａの第１番目のライン３２０の最後尾の座標は（ＸＡ，１）であり、分割ブロック１３００ａ＿ａの第２番目のライン３２０の先頭の座標は（１，２）である。座標（１，２）に対応するメモリアドレスは、座標（ＸＡ，１）に対応するメモリアドレスの次のメモリアドレスではない。従って、第１番目のライン３２０の画像データの書き込みから第２番目のライン３２０の画像データの書き込みに移行する際には、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック１３００ａ＿ａの第１番目のライン３２０の最後尾の座標（ＸＡ，１）に書き込み処理が達すると、アドレス加算値算出部７０２によってオフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とを現在のアドレス値に加算することによって、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値は（ＸＨ－ＸＡ）である。
この後、分割ブロック１３００ａ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。分割ブロック１３００ａ＿ａの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素に書き込み処理が達する毎に、オフセット値がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ａ＿ａの画像データの書き込みが順次行われる。
分割ブロック１３００ａ＿ａの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｂ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ａ＿ａの最後のライン３２０である第ＹＡ番目のライン３２０の最後尾の画素の座標、即ち、分割ブロック１３００ａ＿ａの最後尾の画素の座標は（ＸＡ，ＹＡ）である。一方、分割ブロック１３００ｂ＿ａの第１番目のライン３２０の先頭の座標、即ち、分割ブロック１３００ｂ＿ａの先頭の座標は（ＸＡ′＋１，１）である。座標（ＸＡ′＋１，１）に対応するメモリアドレスは、座標（ＸＡ，ＹＡ）に対応するメモリアドレスの次のメモリアドレスではない。従って、分割ブロック１３００ａ＿ａの画像データの書き込みから分割ブロック１３００ｂ＿ａの画像データの書き込みに移行する際には、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック１３００ａ＿ａの最後尾の座標に書き込み処理が達すると、オフセット値がアドレス値に加算される。即ち、データ転送長に応じた値をアドレス値とオフセット値とをアドレス値に加算することによって、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値は（－ＸＨ×（ＹＡ－１）＋ＸＡ）である。座標（ＸＡ，ＹＡ）に対応するメモリアドレスから座標（ＸＡ′＋１，１）に対応するメモリアドレスにジャンプする。オフセット値が負の値であるため、垂直方向のアドレスがＹＡから１に戻る。分割ブロック１３００ｂ＿ａの第１番目のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ｂ＿ａの第１番目のライン３２０の画像データの書き込みが完了した後、分割ブロック１３００ｂ＿ａの第２番目のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ｂ＿ａの第１番目のライン３２０の最後尾の座標は（ＸＡ′＋ＸＢ，１）であり、分割ブロック１３００ｂ＿ａの第２番目のライン３２０の先頭の座標は（ＸＡ′＋１，２）である。従って、第１番目のライン３２０の画像データの書き込みから第２番目のライン３２０の画像データの書き込みに移行する際には、アクセスアドレスのジャンプが行われる。即ち、分割ブロック１３００ｂ＿ａの第１番目のライン３２０の最後尾の座標に書き込み処理が達すると、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（ＸＨ－ＸＢ）である。この後、分割ブロック１３００ｂ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。分割ブロック１３００ｂ＿ａの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素に書き込み処理が達する毎に、オフセット値がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｂ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。
分割ブロック１３００ｂ＿ａの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｃ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ｂ＿ａの最後尾の座標は（ＸＡ′＋ＸＢ，ＹＡ）であり、分割ブロック１３００ｃ＿ａの第１番目のライン３２０の先頭の座標は、（ＸＡ′＋ＸＢ′＋１，１）である。座標（ＸＡ′＋ＸＢ′＋１，１）に対応するメモリアドレスは、座標（ＸＡ′＋ＸＢ，ＹＡ）に対応するメモリアドレスの次のメモリアドレスではない。従って、分割ブロック１３００ｂ＿ａの画像データの書き込みから分割ブロック１３００ｃ＿ａの画像データの書き込みに移行する際には、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック１３００ｂ＿ａの最後尾の座標に書き込み処理が達すると、オフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とをアドレス値に加算することによって、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値は（－ＸＨ×（ＹＡ－１）＋ＸＢ）である。座標（ＸＡ′＋ＸＢ，ＹＡ）に対応するメモリアドレスから座標（ＸＡ′＋ＸＢ′＋１，１）に対応するメモリアドレスにジャンプする。オフセット値が負の値であるため、垂直方向のアドレスがＹＡから１に戻る。分割ブロック１３００ｃ＿ａの第１番目のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。
分割ブロック１３００ｃ＿ａの第１番目のライン１３２０の画像データの書き込みが完了した後、分割ブロック１３００ｃ＿ａの第２番目のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ｃ＿ａの第１番目のライン３２０の最後尾の座標は（ＸＡ′＋ＸＢ′＋ＸＣ，１）であり、分割ブロック１３００ｃ＿ａの第２番目のライン３２０の先頭の座標は（ＸＡ′＋ＸＢ′＋１，２）である。従って、第１番目のライン３２０の画像データの書き込みから第２番目のライン３２０の画像データの書き込みに移行する際には、アクセスアドレスのジャンプが行われる。即ち、分割ブロック１３００ｃ＿ａの最後尾の座標に書き込み処理が達すると、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（ＸＨ－ＸＣ）である。この後、分割ブロック１３００ｃ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。分割ブロック１３００ｃ＿ａの最後のライン３２０を除く各ライン３２０の最後尾の画素に書き込み処理が達する毎に、オフセット値がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｃ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。
分割ブロック１３００ｃ＿ａの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｄ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ｃ＿ａの最後尾の座標は（ＸＡ′＋ＸＢ′＋ＸＣ，ＹＡ）であり、分割ブロック１３００ｄ＿ａの第１番目のライン３２０の先頭の座標は（１，ＹＡ＋１）である。座標（１，ＹＡ＋１）に対応するメモリアドレスは、座標（ＸＡ′＋ＸＢ′＋ＸＣ，ＹＡ）に対応するメモリアドレスの次のメモリアドレスではない。従って、分割ブロック１３００ｃ＿ａの画像データの書き込みから分割ブロック１３００ｄ＿ａの画像データの書き込みに移行する際には、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック１３００ｃ＿ａの最後尾の座標に書き込み処理が達すると、オフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とをアドレス値に加算することによって、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値はＸＣである。この後、分割ブロック１３００ｄ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。分割ブロック１３００ｄ＿ａの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＡ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｄ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。
分割ブロック１３００ｄ＿ａの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｅ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ｄ＿ａの画像データの書き込みから分割ブロック１３００ｅ＿ａの画像データの書き込みに移行する際には、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＢ－１）＋ＸＡ）である。こうして、分割ブロック１３００ｄ＿ａの画像データの書き込みから分割ブロック１３００ｅ＿ａの画像データの書き込みに移行する。そして、分割ブロック１３００ｅ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。分割ブロック１３００ｅ＿ａの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＢ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｅ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。
分割ブロック１３００ｅ＿ａの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｆ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ｅ＿ａの画像データの書き込みから分割ブロック１３００ｆ＿ａの画像データの書き込みに移行する際には、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＢ－１）＋ＸＢ）である。こうして、分割ブロック１３００ｅ＿ａの画像データの書き込みから分割ブロック１３００ｆ＿ａの画像データの書き込みに移行する。この後、分割ブロック１３００ｆ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。分割ブロック１３００ｆ＿ａの最後のライン３２０を除く各ライン３２０の最後尾の画素に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＣ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｆ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。
分割ブロック１３００ｆ＿ａの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｇ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ｆ＿ａの最後尾の座標は（ＸＡ′＋ＸＢ′＋ＸＣ，ＹＡ＋ＹＢ）であり、分割ブロック１３００ｇ＿ａの第１番目のライン３２０の先頭の座標は（１，ＹＡ＋ＹＢ＋１）である。座標（１，ＹＡ＋ＹＢ＋１）に対応するメモリアドレスは、座標（ＸＡ′＋ＸＢ′＋ＸＣ，ＹＡ＋ＹＢ）に対応するメモリアドレスの次のメモリアドレスではない。従って、分割ブロック１３００ｆ＿ａの画像データの書き込みから分割ブロック１３００ｇ＿ａの画像データの書き込みに移行する際には、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック１３００ｆ＿ａの最後尾の座標に書き込み処理が達すると、オフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とをアドレス値に加算することによって、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値はＸＣである。この後、分割ブロック１３００ｇ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。分割ブロック１３００ｇ＿ａの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＡ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｇ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。
分割ブロック１３００ｇ＿ａの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｈ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ｇ＿ａの画像データの書き込みから分割ブロック１３００ｈ＿ａの画像データの書き込みに移行する際には、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＣ－１）＋ＸＡ）である。こうして、分割ブロック１３００ｇ＿ａの画像データの書き込みから分割ブロック１３００ｈ＿ａの画像データの書き込みに移行する。この後、分割ブロック１３００ｈ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。分割ブロック１３００ｈ＿ａの最後のライン３２０を除く各ライン３２０の最後尾の画素に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＢ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｈ＿ａの複数のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。
分割ブロック１３００ｈ＿ａの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｉ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって行われる。分割ブロック１３００ｈ＿ａの画像データの書き込みから分割ブロック１３００ｉ＿ａの画像データの書き込みに移行する際には、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＣ－１）＋ＸＢ）である。こうして、分割ブロック１３００ｈ＿ａの画像データの書き込みから分割ブロック１３００ｉ＿ａの画像データの書き込みに移行する。この後、分割ブロック１３００ｉ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。分割ブロック１３００ｉ＿ａの最後のライン３２０を除く各ライン３２０の最後尾の画素に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＣ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｉ＿ａの画像データの書き込みがＷＲＤＭＡＣ２１１ａによって順次行われる。
上記のような処理によって、９つの分割ブロック１３００ａ＿ａ～１３００ｉ＿ａの画像がＷＲＤＭＡＣ２１１ａによってメモリ１１２に順次書き込まれる。
一方、９つの分割ブロック１３００ａ＿ｂ～１３００ｉ＿ｂの画像がＷＲＤＭＡＣ２１１ｂによって以下のようにメモリ１１２に順次書き込まれる。まず、分割ブロック１３００ａ＿ｂの画像データのメモリ１１２への書き込みがＷＲＤＭＡＣ２１１ｂによって以下のように行われる。即ち、書き込みアドレス生成部２１２ｂによって発行されるアドレス値に従って、分割ブロック１３００ａ＿ｂの第１番目のライン３２０の画像データがメモリ１１２に書き込まれる。分割ブロック１３００ａ＿ｂの第１番目のライン３２０の先頭の座標は（ＸＡ＋１，１）であり、分割ブロック１３００ａ＿ｂの第１番目のライン３２０の最後尾の座標は（ＸＡ′，１）である。なお、１回の書き込みアクセスにおけるデータ転送長が１つのライン３２０に対応するデータ長と同等である場合には、ライン３２０への書き込みは１回の書き込みアクセスによって完了する。一方、１回の書き込みアクセスにおけるデータ転送長が１つのライン３２０に対応するデータ長より短い場合には、ライン３２０への書き込みは複数回の書き込みアクセスによって完了する。
分割ブロック１３００ａ＿ｂの第１番目のライン３２０の画像データの書き込みが完了した後、分割ブロック１３００ａ＿ｂの第２番目のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ａ＿ｂの第１番目のライン３２０の最後尾の座標は（ＸＡ′，１）であり、分割ブロック１３００ａ＿ｂの第２番目のライン３２０の先頭の座標は（ＸＡ＋１，２）である。座標（ＸＡ＋１，２）に対応するメモリアドレスは、座標（ＸＡ′，１）に対応するメモリアドレスの次のメモリアドレスではない。従って、第１番目のライン３２０の画像データの書き込みから第２番目のライン３２０の画像データの書き込みに移行する際には、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック１３００ａ＿ｂの第１番目のライン３２０の最後尾の座標に書き込み処理が達すると、アドレス加算値算出部７０２によりオフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とを現在のアドレス値に加算することによって、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値は（ＸＨ－ＸＡ）である。
この後、分割ブロック１３００ａ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。分割ブロック１３００ａ＿ｂの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素に書き込み処理が達する毎に、オフセット値がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ａ＿ｂの画像データの書き込みが順次行われる。
分割ブロック１３００ａ＿ｂの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｂ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ａ＿ｂの最後のライン３２０である第ＹＡ番目のライン３２０の最後尾の画素の座標、即ち、分割ブロック１３００ａ＿ｂの最後尾の画素の座標は（ＸＡ′，ＹＡ）である。一方、分割ブロック１３００ｂ＿ｂの第１番目のライン３２０の先頭の座標、即ち、分割ブロック１３００ｂ＿ｂの先頭の座標は（ＸＡ′＋ＸＢ＋１，１）である。座標（ＸＡ′＋ＸＢ＋１，１）に対応するメモリアドレスは、座標（ＸＡ′，ＹＡ）に対応するメモリアドレスの次のメモリアドレスではない。従って、分割ブロック１３００ａ＿ｂの画像データの書き込みから分割ブロック１３００ｂ＿ｂの画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック１３００ａ＿ｂの最後尾の座標に書き込み処理が達すると、オフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とをアドレス値に加算することによって、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値は（－ＸＨ×（ＹＡ－１）＋ＸＢ）である。座標（ＸＡ′，ＹＡ）に対応するメモリアドレスから座標（ＸＡ′＋ＸＢ＋１，１）に対応するメモリアドレスにジャンプする。オフセット値が負の値であるため、垂直方向のアドレスがＹＡから１に戻る。こうして、アクセスアドレスがジャンプし、分割ブロック１３００ｂ＿ｂの第１番目のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ｂ＿ｂの第１番目のライン３２０の画像データの書き込みが完了した後、分割ブロック１３００ｂ＿ｂの第２番目のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ｂ＿ｂの第１番目のライン３２０の最後尾の座標は（ＸＡ′＋ＸＢ′，１）であり、分割ブロック１３００ｂ＿ｂの第２番目のライン３２０の先頭の座標は（ＸＡ′＋ＸＢ＋１，２）である。従って、第１番目のライン３２０の画像データの書き込みから第２番目のライン３２０の画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。即ち、分割ブロック１３００ｂ＿ｂの第１番目のライン３２０の最後尾の座標に書き込み処理が達すると、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（ＸＨ－ＸＢ）である。この後、分割ブロック１３００ｂ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。分割ブロック１３００ｂ＿ｂの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素に書き込み処理が達する毎に、オフセット値がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｂ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
分割ブロック１３００ｂ＿ｂの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｃ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ｂ＿ｂの最後尾の座標は（ＸＡ′＋ＸＢ′，ＹＡ）であり、分割ブロック１３００ｃ＿ｂの第１番目のライン３２０の先頭の座標は（ＸＡ′＋ＸＢ′＋ＸＣ＋１，１）である。座標（ＸＡ′＋ＸＢ′＋ＸＣ＋１，１）に対応するメモリアドレスは、座標（ＸＡ′＋ＸＢ′，ＹＡ）に対応するメモリアドレスの次のメモリアドレスではない。従って、分割ブロック１３００ｂ＿ｂの画像データの書き込みから分割ブロック１３００ｃ＿ｂの画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック１３００ｂ＿ｂの最後尾の座標に書き込み処理が達した際に、オフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とをアドレス値に加算することによって、座標（ＸＡ′＋ＸＢ′，ＹＡ）に対応するメモリアドレスから座標（ＸＡ′＋ＸＢ′＋ＸＣ＋１，１）に対応するメモリアドレスにアクセスアドレスがジャンプする。ここで加算されるオフセット値は（－ＸＨ×（ＹＡ－１）＋ＸＣ）である。オフセット値が負の値であるため、垂直方向のアドレスが戻る。こうして、アクセスアドレスがジャンプし、分割ブロック１３００ｃ＿ｂの第１番目のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。
分割ブロック１３００ｃ＿ｂの第１番目のライン３２０の画像データの書き込みが完了した後、分割ブロック１３００ｃ＿ｂの第２番目のライン３２０の画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ｃ＿ｂの第１番目のライン３２０の最後尾の座標は（ＸＡ′＋ＸＢ′＋ＸＣ′，１）であり、分割ブロック１３００ｃ＿ｂの第２番目のライン３２０の先頭の座標は（ＸＡ′＋ＸＢ′＋ＸＣ＋１，２）である。従って、第１番目のライン３２０の画像データの書き込みから第２番目のライン３２０の画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。即ち、分割ブロック１３００ｃ＿ｂの最後尾の座標に書き込み処理が達した際に、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（ＸＨ－ＸＣ）である。この後、分割ブロック１３００ｃ＿ｂの画像データがＷＲＤＭＡＣ２１１ｂによって順次書き込まれる。分割ブロック１３００ｃ＿ｂの最後のライン３２０を除く各ライン３２０の最後尾の画素に書き込み処理が達する毎に、オフセット値がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｃ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
分割ブロック１３００ｃ＿ｂの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｄ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ｃ＿ｂの最後尾の座標は、（ＸＡ′＋ＸＢ′＋ＸＣ′，ＹＡ）である。一方、分割ブロック１３００ｄ＿ｂの第１番目のライン３２０の先頭の座標は、（ＸＡ＋１，ＹＡ＋１）である。座標（ＸＡ＋１，ＹＡ＋１）に対応するメモリアドレスは、座標（ＸＡ′＋ＸＢ′＋ＸＣ′，ＹＡ）に対応するメモリアドレスの次のメモリアドレスではない。従って、分割ブロック１３００ｃ＿ｂの画像データの書き込みから分割ブロック１３００ｄ＿ｂの画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック１３００ｃ＿ｂの最後尾の座標に書き込み処理が達した際には、オフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とをアドレス値に加算することによって、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値は、ＸＡである。この後、分割ブロック１３００ｄ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。分割ブロック１３００ｄ＿ｂの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素に書き込み処理が達する毎に、オフセット値、即ち、（ＸＨ－ＸＡ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｄ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
分割ブロック１３００ｄ＿ｂの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｅ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ｄ＿ｂの画像データの書き込みから分割ブロック１３００ｅ＿ｂの画像データの書き込みに移行する際には、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＢ－１）＋ＸＢ）である。こうして、分割ブロック１３００ｄ＿ｂの画像データの書き込みから分割ブロック１３００ｅ＿ｂの画像データの書き込みに移行する。そして、分割ブロック１３００ｅ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。分割ブロック１３００ｅ＿ｂの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素に書き込み処理が達する毎に、オフセット値、即ち、（ＸＨ－ＸＢ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｅ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
分割ブロック１３００ｅ＿ｂの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｆ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ｅ＿ｂの画像データの書き込みから分割ブロック１３００ｆ＿ｂの画像データの書き込みに移行する際には、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＢ－１）＋ＸＣ）である。こうして、分割ブロック１３００ｅ＿ｂの画像データの書き込みから分割ブロック１３００ｆ＿ｂの画像データの書き込みに移行する。この後、分割ブロック１３００ｆ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。分割ブロック１３００ｆ＿ｂの最後のライン３２０を除く各ライン３２０の最後尾の画素に書き込み処理が達する毎に、オフセット値、即ち、（ＸＨ－ＸＣ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｆ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
分割ブロック１３００ｆ＿ｂの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｇ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ｆ＿ｂの最後尾の座標は（ＸＡ′＋ＸＢ′＋ＸＣ′，ＹＡ＋ＹＢ）であり、分割ブロック１３００ｇ＿ｂの第１番目のライン３２０の先頭の座標は、（ＸＡ＋１，ＹＡ＋ＹＢ＋１）である。座標（ＸＡ＋１，ＹＡ＋ＹＢ＋１）に対応するメモリアドレスは、座標（ＸＡ′＋ＸＢ′＋ＸＣ′，ＹＡ＋ＹＢ）に対応するメモリアドレスの次のメモリアドレスではない。従って、分割ブロック１３００ｆ＿ｂの画像データの書き込みから分割ブロック１３００ｇ＿ｂの画像データの書き込みに移行する際に、アクセスアドレスのジャンプが行われる。具体的には、分割ブロック１３００ｆ＿ｂの最後尾の座標に書き込み処理が達した際には、オフセット値がアドレス値に加算される。即ち、データ転送長に応じた値とオフセット値とをアドレス値に加算することによって、アクセスアドレスのジャンプが行われる。ここで加算されるオフセット値はＸＡである。この後、分割ブロック１３００ｇ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。分割ブロック１３００ｇ＿ｂの最後のライン３２０を除く各ライン３２０の最後尾の座標の画素に書き込み処理が達する毎に、オフセット値、即ち、（ＸＨ－ＸＡ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｇ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
分割ブロック１３００ｇ＿ｂの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｈ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ｇ＿ｂの画像データの書き込みから分割ブロック１３００ｈ＿ｂの画像データの書き込みに移行する際に、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＣ－１）＋ＸＢ）である。こうして、分割ブロック１３００ｇ＿ｂの画像データの書き込みから分割ブロック１３００ｈ＿ｂの画像データの書き込みに移行する。この後、分割ブロック１３００ｈ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。分割ブロック１３００ｈ＿ｂの最後のライン３２０を除く各々のライン３２０の最後尾の画素に書き込み処理が達する毎に、オフセット値、即ち（ＸＨ－ＸＢ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｈ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
分割ブロック１３００ｈ＿ｂの画像データのメモリ１１２への書き込みが完了した後、分割ブロック１３００ｉ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって行われる。分割ブロック１３００ｈ＿ｂの画像データの書き込みから分割ブロック１３００ｉ＿ｂの画像データの書き込みに移行する際に、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＣ－１）＋ＸＣ）である。こうして、分割ブロック１３００ｈ＿ｂの画像データの書き込みから分割ブロック１３００ｉ＿ｂの画像データの書き込みに移行する。この後、分割ブロック１３００ｉ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。分割ブロック１３００ｉ＿ｂの最後のライン３２０を除く各ライン３２０の最後尾の画素に書き込み処理が達する毎に、オフセット値、即ち、（ＸＨ－ＸＣ）がアドレス値に加算される。これにより、アクセスアドレスを順次ジャンプさせつつ、分割ブロック１３００ｉ＿ｂの画像データの書き込みがＷＲＤＭＡＣ２１１ｂによって順次行われる。
上記のような処理によって、９つの分割ブロック１３００ａ＿ｂ～１３００ｉ＿ｂの画像がＷＲＤＭＡＣ２１１ｂによってメモリ１１２に順次書き込まれる。
なお、本実施形態において行われる読み出し処理は、１つのＲＤＤＭＡＣ２１３によって行われる。本実施形態において行われる読み出し処理は、第１実施形態において上述した読み出し処理と同様であるため、説明を省略する。
次に、ＤＭＡＣ２１０ａとメモリＩ／Ｆ２０５と追いかけ制御部２００ａとの間で入出力される信号について図１２を用いて説明する。
図１２に示すように、ＤＭＡＣ２１０ａに備えられたＷＲＤＭＡＣ２１１ａ、２１１ｂからそれぞれ出力される書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａ、ＷＲ＿ＲＥＱ＿ｂが、メモリＩ／Ｆ２０５に入力される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａ、ＷＲ＿ＲＥＱ＿ｂは、メモリ１１２への画像データの書き込みをメモリＩ／Ｆ２０５に対して要求するための信号である。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａ、ＷＲ＿ＲＥＱ＿ｂは、例えば、以下のようになった際に発行される。即ち、１つのライン３２０又はその一部の画像データをＷＲＤＭＡＣ２１１ａ、２１１ｂが補正処理部１０４から受信し、当該１つのライン３２０又はその一部の画像データをメモリＩ／Ｆ２０５に送信可能になった際に発行される。
メモリＩ／Ｆ２０５からパルス状に出力されるアクノリッジ信号ＷＲ＿ＡＣＫ＿ａ、ＷＲ＿ＡＣＫ＿ｂは、ＷＲＤＭＡＣ２１１ａ、２１１ｂにそれぞれ入力される。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａ、ＷＲ＿ＡＣＫ＿ｂは、例えば、以下のようになった際に出力される。即ち、ＷＲＤＭＡＣ２１１ａ、２１１ｂからの書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａ、ＷＲ＿ＲＥＱ＿ｂをメモリＩ／Ｆ２０５が受信し、書き込みデータＷＲ＿ＤＡＴＡ＿ａ、ＷＲ＿ＤＡＴＡ＿ｂをメモリＩ／Ｆ２０５が受信可能になった際に出力される。ＷＲＤＭＡＣ２１１ａ、２１１ｂは、アクノリッジ信号ＷＲ＿ＡＣＫ＿ａ、ＷＲ＿ＡＣＫ＿ｂをそれぞれ受信した後、以下のような処理を行う。即ち、ＷＲＤＭＡＣ２１１ａ、２１１ｂは、例えば１つのライン３２０又はその一部の画像データである書き込みデータＷＲ＿ＤＡＴＡ＿ａ、ＷＲ＿ＤＡＴＡ＿ｂを、メモリＩ／Ｆ２０５を介してメモリ１１２に書き込む。書き込みアドレス生成部２１２ａ、２１２ｂは、アクノリッジ信号ＷＲ＿ＡＣＫ＿ａ、ＷＲ＿ＡＣＫ＿ｂを受信した後、次の書き込みに備えて、アドレス値のインクリメントを行い、必要に応じて各種オフセット値をアドレス値に加算する。
ＤＭＡＣ２１０ａに備えられたＲＤＤＭＡＣ２１３からの読み出しリクエスト信号ＲＤ＿ＲＥＱは、追いかけ制御部２００ａの読み出し座標計算部２０２と読み出しリクエストマスク部２０４とに入力される。読み出しリクエスト信号ＲＤ＿ＲＥＱは、メモリ１１２からの画像データの読み出しをメモリＩ／Ｆ２０５に要求するための信号である。読み出しリクエスト信号ＲＤ＿ＲＥＱは、読み出しリクエストマスク部２０４を介して、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴとしてメモリＩ／Ｆ２０５に入力される。読み出しリクエスト信号ＲＤ＿ＲＥＱは、例えば１つのライン３２０又はその一部の画像データをＲＤＤＭＡＣ２１３が受信可能になった際に発行される。
メモリＩ／Ｆ２０５からパルス状に出力されるアクノリッジ信号ＲＤ＿ＡＣＫは、ＲＤＤＭＡＣ２１３に入力される。アクノリッジ信号ＲＤ＿ＡＣＫは、例えば、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴをメモリＩ／Ｆ２０５が受信し、読み出しデータＲＤ＿ＤＡＴＡをメモリＩ／Ｆ２０５が送信可能になった際に出力される。ＲＤＤＭＡＣ２１３は、アクノリッジ信号ＲＤ＿ＡＣＫを受信した後、例えば１つのライン３２０又はその一部の画像データである読み出しデータＲＤ＿ＤＡＴＡを、メモリＩ／Ｆ２０５を介してメモリ１１２から読み出す。ＲＤＤＭＡＣ２１３は、メモリ１１２から読み出した読み出しデータＲＤ＿ＤＡＴＡを、現像処理部１０９ａ、１０９ｂに送信する。読み出しアドレス生成部２１４は、アクノリッジ信号ＲＤ＿ＡＣＫを受信した後、次の読み出しに備えて、アドレス値のインクリメントを行い、必要に応じて各種オフセット値をアドレス値に加算する。
上述したように、書き込みアドレス生成部２１２ａ、２１２ｂは、アクノリッジ信号ＷＲ＿ＡＣＫを受信した後、次の書き込みに備えて、アドレス値のインクリメントを行い、必要に応じて各種オフセット値をアドレス値に加算する。オフセット値をアドレス値に加算する際には、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ～ＷＲ＿ＯＦＦＳＥＴ３＿ａがＷＲＤＭＡＣ２１１ａにより発行される。また、オフセット値をアドレス値に加算する際には、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂ～ＷＲ＿ＯＦＦＳＥＴ３＿ｂがＷＲＤＭＡＣ２１１ｂにより発行される。
ＷＲＤＭＡＣ２１１ａにより発行される書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ～ＷＲ＿ＯＦＦＳＥＴ３＿ａは、追いかけ制御部２００の書き込み座標計算部２０１ａ及び書き込み座標統合部１２０１に入力される。ＷＲＤＭＡＣ２１１ｂにより発行される書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂ～ＷＲ＿ＯＦＦＳＥＴ３＿ｂは、追いかけ制御部２００ａの書き込み座標計算部２０１ｂ及び書き込み座標統合部１２０１に入力される。
書き込み座標計算部２０１ａは、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ～ＷＲ＿ＯＦＦＳＥＴ３＿ａに基づいて、以下の処理を行う。即ち、書き込み座標計算部２０１ａは、書き込み処理がどこまで到達したかを示す第１～第３の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）～（ＨＷ３＿ａ，ＶＷ３＿ａ）をそれぞれ算出する。書き込み座標計算部２０１ｂは、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂ～ＷＲ＿ＯＦＦＳＥＴ３＿ｂに基づいて、以下の処理を行う。即ち、書き込み座標計算部２０１ｂは、書き込み処理がどこまで到達したかを示す第１～第３の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）～（ＨＷ３＿ｂ，ＶＷ３＿ｂ）をそれぞれ算出する。第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）、（ＨＷ１＿ｂ，ＶＷ１＿ｂ）は、分割ブロック１３００のうちの最後のライン３２０を除くライン３２０の最後尾の画素に書き込み処理が到達した際にそれぞれ更新される。第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）、（ＨＷ１＿ｂ，ＶＷ１＿ｂ）は、書き込み処理が完了したライン３２０のうちの最後のライン３２０を除くライン３２０の最後尾の画素の座標を示す。第２の書き込み座標（ＨＷ２＿ａ，ＶＷ２＿ａ）は、ブロックライン１３２１の複数の分割ブロック１３００＊＿ａのうちの最後を除く分割ブロック１３００＊＿ａの最後尾の画素に書き込み処理が達した際に更新される。第２の書き込み座標（ＨＷ２＿ｂ，ＶＷ２＿ｂ）は、ブロックライン１３２１の複数の分割ブロック１３００＊＿ｂのうちの最後を除く分割ブロック１３００＊＿ｂの最後尾の画素に書き込み処理が達した際に更新される。第２の書き込み座標（ＨＷ２＿ａ，ＶＷ２＿ａ）は、書き込み処理が完了した分割ブロック１３００＊＿ａのうちの最後の分割ブロックの最後尾の画素の座標を示す。第２の書き込み座標（ＨＷ２＿ｂ，ＶＷ２＿ｂ）は、書き込み処理が完了した分割ブロック１３００＊＿ｂのうちの最後の分割ブロックの最後尾の画素の座標を示す。第３の書き込み座標（ＨＷ３＿ａ、ＶＷ３＿ａ）、（ＨＷ３＿ｂ、ＶＷ３＿ｂ）は、複数のブロックライン１３２１のうちの最後のブロックライン１３２１を除くブロックライン１３２１の最後尾の画素に書き込み処理が達した際に更新される。第３の書き込み座標（ＨＷ３＿ａ、ＶＷ３＿ａ）、（ＨＷ３＿ｂ、ＶＷ３＿ｂ）は、書き込み処理が完了したブロックライン１３２１の最後尾の画素の座標を示す。なお、ＷＲＤＭＡＣ２１１ａから発せられる各種の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ～ＷＲ＿ＯＦＦＳＥＴ３＿ａは、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａにそれぞれ同期してＨｉｇｈレベルに出力される。また、ＷＲＤＭＡＣ２１１ｂから発せられる各種の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂ～ＷＲ＿ＯＦＦＳＥＴ３＿ｂは、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂにそれぞれ同期してＨｉｇｈレベルに出力される。
このように、書き込み座標計算部２０１ａ、２０１ｂは、画像に含まれる複数のブロック３２０のうちの書き込みが完了したライン３２０の位置を示す書き込み座標を書き込みオフセット信号に基づいて算出する書き込み座標算出手段として機能し得る。書き込み座標計算部２０１ａ、２０１ｂは、１フレームの画像に含まれる複数のブロック３２０の書き込みが完了する毎に、書き込み座標を更新する。読み出し座標計算部２０２は、読み出しの対象となる部分の最後尾を示す読み出し座標を、読み出しオフセット信号及びデータ転送長信号に基づいて算出する読み出し座標算出手段として機能し得る。
上述したように、読み出しアドレス生成部２１４は、アクノリッジ信号ＲＤ＿ＡＣＫを受信した後、次の読み出しに備えて、アドレス値のインクリメントを行い、必要に応じてオフセット値をアドレス値に加算する。オフセット値をアドレス値に加算する際には、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３がＲＤＤＭＡＣ２１３により発行される。ＲＤＤＭＡＣ２１３により発行される読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３は、追いかけ制御部２００の読み出し座標計算部２０２に入力される。読み出し座標計算部２０２は、次に読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＨｉｇｈレベルになった際に読み出し処理の対象となる部分の最後尾の画素の座標を示す読み出し座標（ＨＲ，ＶＲ）を算出する。読み出し座標計算部２０２は、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３及びデータ転送長信号ＲＤ＿ＴＲＡＮＳに基づいて、読み出し座標を算出する。
読み出し座標計算部２０２は、データ転送長信号ＲＤ＿ＴＲＡＮＳによって示されるデータ転送長の分だけＨＲの値を増加させる。読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１を受信した場合には、読み出し座標計算部２０２は、分割ブロック１３００の水平方向のサイズ（画素数）の分だけＨＲの値を減少させるとともに、ＶＲの値を１だけ増加させる。また、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ２を受信した場合、読み出し座標計算部２０２は、当該分割ブロック１３００に含まれるライン３２０の数から１を減算した値の分だけＶＲの値を減少させる。また、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ３を受信した場合、読み出し座標計算部２０２は、ブロックライン１３２１の水平方向のサイズ（画素数）の分だけＨＲの値を減少させるとともに、ＶＲの値を１だけ増加させる。読み出し座標計算部２０２は、ＲＤＤＭＡＣ２１３から読み出しリクエストマスク部２０４に読み出しリクエスト信号ＲＤ＿ＲＥＱが発せられた際に、読み出し座標（ＨＲ、ＶＲ）を更新する。
書き込み座標計算部２０１ａによって算出された第１～第３の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）～（ＨＷ３＿ａ，ＶＷ３＿ａ）は、書き込み座標統合部１２０１に入力される。書き込み座標計算部２０１ｂによって算出された第１～第３の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）～（ＨＷ３＿ｂ，ＶＷ３＿ｂ）は、書き込み座標統合部１２０１に入力される。書き込み座標統合部１２０１は、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）と第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）とに基づいて、画像データの書き込みがどこまで完了しているのかを示す第１の書き込み座標（ＨＷ１、ＶＷ１）を特定する。書き込み座標統合部１２０１は、第２の書き込み座標（ＨＷ２＿ａ，ＶＷ２＿ａ）と第２の書き込み座標（ＨＷ２＿ｂ，ＶＷ２＿ｂ）とに基づいて、画像データの書き込みがどこまで完了しているのかを示す第２の書き込み座標（ＨＷ２、ＶＷ２）を特定する。書き込み座標統合部１２０１は、第３の書き込み座標（ＨＷ３＿ａ，ＶＷ３＿ａ）と第３の書き込み座標（ＨＷ３＿ｂ，ＶＷ３＿ｂ）とに基づいて、画像データの書き込みがどこまで完了しているのかを示す第３の書き込み座標（ＨＷ３、ＶＷ３）を特定する。
書き込み座標計算部２０１ａによって算出された書き込み座標（ＨＷ２＿ａ、ＶＷ２＿ａ）と書き込み座標計算部２０１ｂによって算出された書き込み座標（ＨＷ２＿ｂ、ＶＷ２＿ｂ）とに基づいて、書き込み座標（ＨＷ２、ＶＷ２）が決定される。書き込み座標（ＨＷ２＿ａ、ＶＷ２＿ａ）と書き込み座標（ＨＷ２＿ｂ、ＶＷ２＿ｂ）とのうちの垂直方向の座標値が小さい方の書き込み座標が、書き込み座標（ＨＷ２、ＶＷ２）とされる。ただし、書き込み座標（ＨＷ２＿ａ、ＶＷ２＿ａ）の垂直方向の座標値と、書き込み座標（ＨＷ２＿ｂ、ＶＷ２＿ｂ）の垂直方向の座標値とが等しい場合には、以下のように決定される。即ち、書き込み座標（ＨＷ２＿ａ、ＶＷ２＿ａ）と書き込み座標（ＨＷ２＿ｂ、ＶＷ２＿ｂ）とのうちの水平方向の座標値が大きい方の書き込み座標が、書き込み座標（ＨＷ２、ＶＷ２）とされる。
書き込み座標計算部２０１ａによって算出された書き込み座標（ＨＷ３＿ａ、ＶＷ３＿ａ）と書き込み座標計算部２０１ｂによって算出された書き込み座標（ＨＷ３＿ｂ、ＶＷ３＿ｂ）とに基づいて、書き込み座標（ＨＷ３、ＶＷ３）が決定される。書き込み座標（ＨＷ３＿ａ、ＶＷ３＿ａ）と書き込み座標（ＨＷ３＿ｂ、ＶＷ３＿ｂ）とのうちの垂直方向の座標値が小さい方の書き込み座標が、書き込み座標（ＨＷ３、ＶＷ３）とされる。ただし、書き込み座標（ＨＷ３＿ａ、ＶＷ３＿ａ）の垂直方向の座標値と、書き込み座標（ＨＷ３＿ｂ、ＶＷ３＿ｂ）の垂直方向の座標値とが等しい場合には、以下のように決定される。即ち、書き込み座標（ＨＷ３＿ａ、ＶＷ３＿ａ）と書き込み座標（ＨＷ３＿ｂ、ＶＷ３＿ｂ）とのうちの水平方向の座標値が大きい方の書き込み座標が、書き込み座標（ＨＷ３、ＶＷ３）とされる。
書き込み座標計算部２０１ａ、２０１ｂによってそれぞれ算出された書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）、（ＨＷ１＿ｂ、ＶＷ１＿ｂ）に基づいて、書き込み座標統合部１２０１によって書き込み座標（ＨＷ１、ＶＷ１）が決定される。書き込み座標統合部１２０１は、ＷＲＤＭＡＣ２１１ａ、２１１ｂからそれぞれ出力される書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａ、ＷＲ＿ＯＦＦＳＥＴ２＿ｂをそれぞれカウントする。書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａのカウント値と、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂのカウント値が等しいことは、以下のようなことを意味する。即ち、ＷＲＤＭＡＣ２１１ａによって書き込みが行われる分割ブロック１３００＊＿ａと、ＷＲＤＭＡＣ２１１ｂによって書き込みが行われる分割ブロック１３００＊＿ｂとが、同一の分割ブロック１３００に含まれていることを意味する。従って、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａのカウント値と、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂのカウント値が等しい場合には、書き込み座標（ＨＷ１、ＶＷ１）を以下のように決定する。書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）と書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）とのうちの垂直方向の座標値が小さい方の書き込み座標が、書き込み座標（ＨＷ１、ＶＷ１）とされる。書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）の垂直方向の座標値と、書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）の垂直方向の座標値とが等しい場合には、以下のように決定される。即ち、書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）と書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）とのうちの水平方向の座標値が大きい方の書き込み座標が、書き込み座標（ＨＷ１、ＶＷ１）とされる。書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａのカウント値と、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂのカウント値とが異なることは、以下のようなことを意味する。即ち、ＷＲＤＭＡＣ２１１ａによって書き込みが行われる分割ブロック１３００＊＿ａと、ＷＲＤＭＡＣ２１１ｂによって書き込みが行われる分割ブロック１３００＊＿ｂとが、異なる分割ブロック１３００にそれぞれ含まれていることを意味する。書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａのカウント値が、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂのカウント値より小さい場合には、書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）が書き込み座標（ＨＷ１、ＶＷ１）とされる。一方、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂのカウント値が、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａのカウント値より小さい場合には、書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）が書き込み座標（ＨＷ１、ＶＷ１）とされる。
ＷＲＤＭＡＣ２１１ａは、１つのフレームに含まれる複数の分割ブロック１３００＊＿ａの全ての画像データのメモリ１１２への書き込みが完了した際には、書き込み完了信号ＷＲ＿ＥＮＤ＿ａを書き込み座標統合部１２０１に出力する。ＷＲＤＭＡＣ２１１ｂは、１つのフレームに含まれる複数の分割ブロック１３００＊＿ｂの全ての画像データのメモリ１１２への書き込みが完了した際には、書き込み完了信号ＷＲ＿ＥＮＤ＿ｂを書き込み座標統合部１２０１に出力する。書き込み座標統合部１２０１は、書き込み完了信号ＷＲ＿ＥＮＤ＿ａと書き込み完了信号ＷＲ＿ＥＮＤ＿ｂの両方が入力された場合に、１フレーム分の画像の書き込みが完了したことを示す書き込み完了信号ＷＲ＿ＥＮＤを出力する。
座標比較部２０３には、書き込み座標統合部１２０１によって特定される第１～第３の書き込み座標（ＨＷ１、ＶＷ１）～（ＨＷ３、ＶＷ３）が入力される。また、座標比較部２０３には、読み出し座標計算部２０２によって算出される読み出し座標（ＨＲ、ＶＲ）が入力される。座標比較部２０３は、書き込み処理が完了したライン３２０の位置を把握するための書き込み座標（ＨＷ１、ＶＷ１）～（ＨＷ３、ＶＷ３）と、次に読み出し処理の対象となる部分の最後尾の位置を把握するための読み出し座標（ＨＲ、ＶＲ）とを比較する。書き込み座標（ＨＷ１、ＶＷ１）～（ＨＷ３、ＶＷ３）と読み出し座標（ＨＲ、ＶＲ）とを比較した結果、上記の条件式（１）～（３）のうちのいずれかを満たす場合には、読み出し処理が行われることが好ましい。そこで、条件式（１）～（３）のいずれかを満たす場合には、座標比較部２０３は、読み出しリクエストマスク部２０４に対して出力するリクエストマスク信号ＲＥＱ＿ＭＡＳＫをＬｏｗレベルにする。リクエストマスク信号ＲＥＱ＿ＭＡＳＫをＬｏｗレベルにした場合には、ＲＤＤＭＡＣ２１３から発せられる読み出しリクエスト信号ＲＤ＿ＲＥＱが読み出しリクエストマスク部２０４においてマスクされず、読み出し処理が行われる。一方、条件式（１）～（３）のいずれをも満たさない場合には、読み出し処理を行わない。そこで、座標比較部２０３は、条件式（１）～（３）のいずれをも満たさない場合には、読み出しリクエストマスク部２０４に対して出力するリクエストマスク信号ＲＥＱ＿ＭＡＳＫをＨｉｇｈレベルにする。
なお、条件式（１）～（３）のいずれかを満たすか否かの判定は、クロック信号ＣＬＫの立ち上がりのタイミングにおいて実施される。こうして、リクエストマスク信号ＲＥＱ＿ＭＡＳＫの制御が、座標比較部２０３によって行われる。
リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＬｏｗレベルである場合、読み出しリクエストマスク部２０４は、メモリＩ／Ｆ２０５に対して出力する読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴをＨｉｇｈレベルとする。一方、リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＨｉｇｈレベルである場合、読み出しリクエストマスク部２０４は、メモリＩ／Ｆ２０５に対して出力する読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴをＬｏｗレベルとする。
１フレーム分の画像データの書き込み処理が完了した際には、書き込み完了信号ＷＲ＿ＥＮＤが書き込み座標統合部１２０１から座標比較部２０３に供給される。座標比較部２０３は、書き込み完了信号ＷＲ＿ＥＮＤを受信した際には、読み出しリクエスト信号ＲＤ＿ＲＥＱのマスクを解除すべく、リクエストマスク信号ＲＥＱ＿ＭＡＳＫをＬｏｗレベルとする。１フレーム分の画像データの書き込みが完了した後、ＲＤＤＭＡＣ２１３から出力される読み出しリクエスト信号ＲＤ＿ＲＥＱは、読み出しリクエストマスク部２０４によってマスクされることはない。かかる読み出しリクエスト信号ＲＤ＿ＲＥＱは、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴ信号としてメモリＩ／Ｆに出力される。なお、ＲＤＤＭＡＣ２１３から座標比較部２０３に供給される読み出し開始信号ＲＤ＿ＳＴＡＲＴに基づいて、追いかけ制御のマスク制御が開始される。
追いかけ制御部２００によって行われる動作の詳細について図１４及び図１５を用いて説明する。図１４は、書き込み処理と読み出し処理とにおけるブロック分割の態様の例を示す図である。図１４は、書き込み処理用のブロック分割の態様と読み出し処理用のブロック分割の態様とが互いに異なっている例を示している。より具体的には、書き込み用のブロック３２０のサイズと読み出し用のブロック３２０のサイズとが互いに異なっている。図１４は、画像の書き込みを行う処理部（機能ブロック）におけるブロック分割の態様と、画像の読み出しを行う処理部（機能ブロック）におけるブロック分割の態様とが異なる場合に相当する。書き込み処理用のブロックは実線で示されており、読み出し処理用のブロックは破線で示されている。書き込み処理用のブロックの水平方向の分割数が例えば６に設定され、垂直方向の分割数が例えば３に設定されている。即ち、１８個の書き込み処理用の分割ブロックＷＲ０＿０＿Ａ～ＷＲ２＿２＿Ａ、ＷＲ０＿０＿Ｂ～ＷＲ２＿２＿Ｂが設定されている。一方、読み出し処理用のブロックの水平方向の分割数が例えば４、垂直方向の分割数が例えば３に設定されている。即ち、１２個の読み出し用の分割ブロックＲＤ０＿０～ＲＤ３＿２が設定されている。
書き込み用の分割ブロックＷＲ０＿＊＿Ａ、ＷＲ０＿＊＿Ｂ（＊は０～２の整数）の水平方向の画素数は、それぞれＷＸＡとする。書き込み用の分割ブロックＷＲ１＿＊＿Ａ、ＷＲ１＿＊＿Ｂ（＊は０～２の整数）の水平方向の画素数は、それぞれＷＸＢとする。書き込み用の分割ブロックＷＲ２＿＊＿Ａ、ＷＲ２＿＊＿Ｂ（＊は０～２の整数）の水平方向の画素数は、それぞれＷＸＣとする。書き込み用の分割ブロックＷＲ０＿＊＿Ａの水平方向の画素数ＷＸＡと、書き込み用の分割ブロックＷＲ０＿＊＿Ｂの水平方向の画素数ＷＸＡとの和は、ＷＸＡ′とする。書き込み用の分割ブロックＷＲ１＿＊＿Ａの水平方向の画素数ＷＸＢと、書き込み用の分割ブロックＷＲ１＿＊＿Ｂの水平方向の画素数ＷＸＢとの和は、ＷＸＢ′とする。書き込み用の分割ブロックＷＲ２＿＊＿Ａの水平方向の画素数ＷＸＣと、書き込み用の分割ブロックＷＲ１＿＊＿Ｂの水平方向の画素数ＷＸＣとの和は、ＷＸＣ′とする。
書き込み用の分割ブロックＷＲ＊＿０＿Ａ、ＷＲ＊＿０＿Ｂ（＊は０～２の整数）のライン数、即ち、垂直方向の画素数は、それぞれＷＹＡ＝４とする。書き込み用の分割ブロックＷＲ＊＿１＿Ａ、ＷＲ＊＿１＿Ｂ（＊は０～２の整数）のライン数は、それぞれＷＹＢ＝４とする。書き込み用の分割ブロックＷＲ＊＿２＿Ａ、ＷＲ＊＿２＿Ｂ（＊は０～２の整数）のライン数は、それぞれＷＹＣ＝６とする。なお、ここでは、説明を簡略化するため、ＷＹＡ＝４、ＷＹＢ＝４、ＷＹＣ＝６とするが、実際には垂直方向のライン数はこれらの値よりも遙かに大きい。
読み出し用の分割ブロックＲＤ０＿＊、ＲＤ１＿＊、ＲＤ２＿＊、ＲＤ３＿＊（＊は０～３の整数）の水平方向の画素数は、それぞれＲＸＡ、ＲＸＢ、ＲＸＣ、ＲＸＤとする。読み出し用の分割ブロックＲＤ＊＿０、ＲＤ＊＿１、ＲＤ＊＿２（＊は０～３）のライン数、即ち、垂直方向の画素数は、それぞれＲＹＡ＝４、ＲＹＢ＝４，ＲＹＣ＝６とする。なお、ここでは、説明を簡略化するため、ＲＹＡ＝４、ＲＹＢ＝４、ＲＹＣ＝６とするが、実際には垂直方向のライン数はこれらの値よりも遙かに大きい。ただし、各分割ブロックの水平方向における画素数は、以下の条件（１２）～（１４）を満たすものとする。
ＲＸＡ＜ＷＸＡ′ ・・・（１２）
（ＲＸＡ＋ＲＸＢ）＜（ＷＸＡ′＋ＷＸＢ′） ・・・（１３）
（ＲＸＡ＋ＲＸＢ＋ＲＸＣ）＜（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′） ・・・（１４）
図１５は、メモリ制御部１２０ａの動作を示すタイミングチャートである。図１５には、書き込み用の分割ブロックＷＲ０＿０＿Ａ～ＷＲ２＿０＿Ａ、ＷＲ０＿０＿Ｂ～ＷＲ２＿０＿Ｂの書き込み処理が行われる期間（書き込み期間）が示されている。また、図１５には、読み出し用の分割ブロックＲＤ０＿０～ＲＤ３＿０の読み出し処理が行われる期間（読み出し期間）が示されている。ここでは、各分割ブロックＷＲ０＿０＿Ａ～ＷＲ２＿０＿Ａ、ＷＲ０＿０＿Ｂ～ＷＲ２＿０＿Ｂ、ＲＤ０＿０～ＲＤ３＿０の水平方向のサイズが、１回のアクセスで転送可能なデータ長以下である場合を例に説明する。説明を簡略化すべく、１回のリクエストで１ライン分のデータが転送される場合を例に説明する。
まず、１フレームの画像の書き込み処理や読み出し処理を開始する前に、書き込み座標計算部２０１ａ、２０１ｂ及び読み出し座標計算部２０２において初期化が行われる。即ち、書き込み座標計算部２０１ａにおいて、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）、第２の書き込み座標（ＨＷ２＿ａ，ＶＷ２＿ａ）及び第３の書き込み座標（ＨＷ３＿ａ，ＶＷ３＿ａ）が（０，１）に初期化される。書き込み座標計算部２０１ｂにおいて、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）、第２の書き込み座標（ＨＷ２＿ｂ，ＶＷ２＿ｂ）及び第３の書き込み座標（ＨＷ３＿ｂ，ＶＷ３＿ｂ）が（０，１）に初期化される。読み出し座標計算部２０２において、読み出し座標（ＨＲ、ＶＲ）が（０，１）に初期化される。そして、書き込み用の分割ブロックＷＲ０＿０＿Ａの書き込みと、書き込み用の分割ブロックＷＲ０＿０＿Ｂの書き込みと、読み出し用の分割ブロックＲＤ０＿０の読み出しとが開始される。
まず、初期の段階においては、書き込み用の分割ブロックＷＲ０＿０＿Ａ～ＷＲ２＿２＿Ａ、ＷＲ０＿０＿Ｂ～ＷＲ２＿２＿Ｂのいずれのライン３２０の画像データもメモリ１１２に書き込まれていない。従って、この段階では、以下に示すように、書き込み用の分割ブロックＷＲ０＿０の第１番目のライン３２０の画像データの読み出しは行われない。即ち、まず、ＲＤＤＭＡＣ２１３から出力される読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。また、ＲＤＤＭＡＣ２１３から出力される第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１が、読み出しリクエスト信号ＲＤ＿ＲＥＱに同期してＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に出力される読み出し座標更新信号の立ち下がりの時刻ｔｒ０において、読み出し座標（ＨＲ，ＶＲ）が読み出し座標計算部２０２によって更新される。読み出し用の分割ブロックＲＤ０＿０の第１番目のライン３２０の最後尾の座標は（ＲＸＡ，１）であるため、読み出し座標（ＨＲ，ＶＲ）は（ＲＸＡ，１）に更新される。この段階では、書き込み座標（ＨＷ１，ＶＷ１）～（ＨＷ３，ＶＷ３）はいずれも（０，１）である。条件式（１）～（３）のいずれをも満たさないため、座標比較部２０３から出力されるリクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルである。リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＨｉｇｈレベルであるため、読み出しリクエストマスク部２０４からメモリＩ／Ｆ２０５に出力される読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、書き込み用の分割ブロックＷＲ０＿０の第１番目のライン３２０の画像データのメモリ１１２からの読み出しは行われない。
一方、書き込み用の分割ブロックＷＲ０＿０＿Ａの第１番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、ＷＲＤＭＡＣ２１１ａから出力される書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＨｉｇｈレベルに設定される。ＷＲＤＭＡＣ２１１ａから出力される第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａが、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａに同期してＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１ａにアクノリッジ信号ＷＲ＿ＡＣＫ＿ａが返信され、書き込み用の分割ブロックＷＲ０＿０＿Ａの第１番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＬｏｗレベルとなる。また、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａに同期する第１の書き込み座標更新信号の立ち下がりの時刻において、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）が書き込み座標計算部２０１ａによって更新される。書き込み用の分割ブロックＷＲ０＿０＿Ａの第１番目のライン３２０の最後尾の座標は（ＷＸＡ，１）であるため、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）は（ＷＸＡ，１）に更新される。
また、書き込み用の分割ブロックＷＲ０＿０＿Ｂの第１番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、ＷＲＤＭＡＣ２１１ｂから出力される書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＨｉｇｈレベルに設定される。ＷＲＤＭＡＣ２１１ｂから出力される第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂが、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂに同期してＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１ｂにアクノリッジ信号ＷＲ＿ＡＣＫ＿ｂが返信され、書き込み用の分割ブロックＷＲ０＿０＿Ｂの第１番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＬｏｗレベルとなる。また、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂに同期する第１の書き込み座標更新信号の立ち下がりの時刻ｔｗ０において、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）が書き込み座標計算部２０１ｂによって更新される。書き込み用の分割ブロックＷＲ０＿０＿Ｂの第１番目のライン３２０の最後尾の座標は（ＷＸＡ′，１）であるため、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）は（ＷＸＡ′，１）に更新される。
書き込み座標計算部２０１ａ、２０１ｂによって算出された書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）、（ＨＷ１＿ｂ、ＶＷ１＿ｂ）に基づいて、書き込み座標（ＨＷ１、ＶＷ１）が書き込み座標統合部１２０１によって決定される。書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａのカウント値は０であり、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂのカウント値も０であり、これらのカウント値は互いに等しい。また、書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）の垂直方向の座標値は１であり、書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）の垂直方向の座標値も１であり、これらの垂直方向の座標値は互いに等しい。従って、書き込み座標統合部１２０１は、書き込み座標（ＨＷ１、ＶＷ１）を（ＷＸＡ′，１）とする。
この段階では、条件式（１）を満たすため、座標比較部２０３から発せられるリクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベルとなる。リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＬｏｗレベルとなるため、読み出しリクエストマスク部２０４からメモリＩ／Ｆ２０５に出力される読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。この後、メモリＩ／Ｆ２０５からＲＤＤＭＡＣ２１３にアクノリッジ信号ＲＤ＿ＡＣＫがパルス状に返信され、読み出し用の分割ブロックＲＤ０＿０の第１番目のライン３２０の画像データのメモリ１１２からの読み出しが行われる。アクノリッジ信号ＲＤ＿ＡＣＫの立ち下がりに同期して、読み出しリクエスト信号ＲＤ＿ＲＥＱ、ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＬｏｗレベルとなる。また、読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち下がりに同期して第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。
次に、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。読み出しリクエスト信号ＲＤ＿ＲＥＱに同期して、第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に発せられる読み出し座標更新信号の立ち下がりの時刻ｔｒ１において、読み出し座標（ＨＲ，ＶＲ）が読み出し座標計算部２０２によって更新される。読み出し用の分割ブロックＲＤ０＿０の第１番目のライン３２０の画像データのメモリ１１２からの読み出しは完了しているため、次の読み出し処理において読み出し対象となるのは、読み出し用の分割ブロックＲＤ０＿０の第２番目のライン３２０である。読み出し用の分割ブロックＲＤ０＿０の第２番目のライン３２０の最後尾の座標は（ＲＸＡ，２）である。このため、読み出し座標（ＨＲ，ＶＲ）は（ＲＸＡ，２）に更新される。この段階では、第１の書き込み座標（ＨＷ１，ＶＷ１）は（ＷＸＡ′，１）であり、第２の書き込み座標（ＨＷ２，ＶＷ２）と第３の書き込み座標（ＨＷ３，ＶＷ３）はいずれも（０，１）である。条件式（１）～（３）のいずれをも満たさないため、座標比較部２０３から発せられるリクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルである。リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＨｉｇｈレベルであるため、読み出しリクエストマスク部２０４からメモリＩ／Ｆ２０５に出力される読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、この段階では、書き込み用の分割ブロックＷＲ０＿０の第２番目のライン３２０の画像データはメモリ１１２から読み出されない。
一方、書き込み用の分割ブロックＷＲ０＿０＿Ａの第２番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａに同期して、第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａがＨｉｇｈレベルとなる。この後、アクノリッジ信号ＷＲ＿ＡＣＫ＿ａが返信され、書き込み用の分割ブロックＷＲ０＿０＿Ａの第２番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａに同期する第１の書き込み座標更新信号の立ち下がりの時刻において、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）が更新される。書き込み用の分割ブロックＷＲ０＿０＿Ａの第２番目のライン３２０の最後尾の座標は（ＷＸＡ，２）であるため、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）は（ＷＸＡ，２）に更新される。
また、書き込み用の分割ブロックＷＲ０＿０＿Ｂの第２番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂに同期して、第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＨｉｇｈレベルとなる。この後、アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂが返信され、書き込み用の分割ブロックＷＲ０＿０＿Ｂの第２番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂに同期する第１の書き込み座標更新信号の立ち下がりの時刻ｔｗ１において、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）が更新される。書き込み用の分割ブロックＷＲ０＿０＿Ｂの第２番目のライン３２０の最後尾の座標は（ＷＸＡ′，２）であるため、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）は（ＷＸＡ′，２）に更新される。
書き込み座標計算部２０１ａ、２０１ｂによって算出された書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）、（ＨＷ１＿ｂ、ＶＷ１＿ｂ）に基づいて、書き込み座標統合部１２０１によって書き込み座標（ＨＷ１、ＶＷ１）が決定される。書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａのカウント値は０であり、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂのカウント値も０であり、これらのカウント値は互いに等しい。また、書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）の垂直方向の座標値は２であり、書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）の垂直方向の座標値も２であり、これらの垂直方向の座標値は互いに等しい。従って、書き込み座標統合部１２０１は、書き込み座標（ＨＷ１、ＶＷ１）を（ＷＸＡ′，２）とする。
この段階では、条件式（１）を満たすため、座標比較部２０３から発せられるリクエストマスク信号ＲＥＱ＿ＭＡＳＫがＬｏｗレベルとなり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＨｉｇｈレベルとなる。この後、アクノリッジ信号ＲＤ＿ＡＣＫがＲＤＤＭＡＣ２１３に返信され、読み出し用の分割ブロックＲＤ０＿０の第２番目のライン３２０の画像データのメモリ１１２からの読み出しが行われる。アクノリッジ信号ＲＤ＿ＡＣＫの立ち下がりに同期して、読み出しリクエスト信号ＲＤ＿ＲＥＱ、ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＬｏｗレベルとなる。また、読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち下がりに同期して第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。
次に、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。読み出しリクエスト信号ＲＤ＿ＲＥＱに同期して、第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に発せられる読み出し座標更新信号の立ち下がりの時刻ｔｒ２において、読み出し座標（ＨＲ，ＶＲ）が読み出し座標計算部２０２によって更新される。読み出し用の分割ブロックＲＤ０＿０の第２番目のライン３２０の画像データのメモリ１１２からの読み出しは完了しているため、次の読み出し処理において読み出し対象となるのは、読み出し用の分割ブロックＲＤ０＿０の第３番目のライン３２０である。読み出し用の分割ブロックＲＤ０＿０の第３番目のライン３２０の最後尾の座標は（ＲＸＡ，３）である。このため、読み出し座標（ＨＲ，ＶＲ）は（ＲＸＡ，３）に更新される。この段階では、第１の書き込み座標（ＨＷ１，ＶＷ１）は（ＷＸＡ′，２）であり、第２の書き込み座標（ＨＷ２，ＶＷ２）と第３の書き込み座標（ＨＷ３，ＶＷ３）はいずれも（０，１）である。条件式（１）～（３）のいずれをも満たさないため、座標比較部２０３から発せられるリクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルである。リクエストマスク信号ＲＥＱ＿ＭＡＳＫがＨｉｇｈレベルであるため、読み出しリクエストマスク部２０４からメモリＩ／Ｆ２０５に出力される読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、この段階では、書き込み用の分割ブロックＷＲ０＿０の第３番目のライン３２０の画像データはメモリ１１２から読み出されない。
一方、書き込み用の分割ブロックＷＲ０＿０＿Ａの第３番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａに同期して、第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａがＨｉｇｈレベルとなる。この後、アクノリッジ信号ＷＲ＿ＡＣＫ＿ａが返信され、書き込み用の分割ブロックＷＲ０＿０＿Ａの第３番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａに同期する第１の書き込み座標更新信号の立ち下がりの時刻において、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）が更新される。書き込み用の分割ブロックＷＲ０＿０＿Ａの第３番目のライン３２０の最後尾の座標は（ＷＸＡ，３）であるため、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）は（ＷＸＡ，３）に更新される。
また、書き込み用の分割ブロックＷＲ０＿０＿Ｂの第３番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂに同期して、第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＨｉｇｈレベルとなる。この後、アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂが返信され、書き込み用の分割ブロックＷＲ０＿０＿Ｂの第３番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂに同期する第１の書き込み座標更新信号の立ち下がりの時刻ｔｗ２において、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）が更新される。書き込み用の分割ブロックＷＲ０＿０＿Ｂの第３番目のライン３２０の最後尾の座標は（ＷＸＡ′，３）であるため、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）は（ＷＸＡ′，３）に更新される。
書き込み座標計算部２０１ａ、２０１ｂによって算出された書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）、（ＨＷ１＿ｂ、ＶＷ１＿ｂ）とに基づいて、書き込み座標統合部１２０１によって書き込み座標（ＨＷ１、ＶＷ１）が決定される。書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａのカウント値は０であり、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂのカウント値も０であり、これらのカウント値は互いに等しい。また、書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）の垂直方向の座標値は３であり、書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）の垂直方向の座標値も３であり、これらの垂直方向の座標値は互いに等しい。従って、書き込み座標統合部１２０１は、書き込み座標（ＨＷ１、ＶＷ１）を（ＷＸＡ′，３）とする。
この段階では、条件式（１）を満たすため、座標比較部２０３から発せられるリクエストマスク信号ＲＥＱ＿ＭＡＳＫがＬｏｗレベルとなり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＨｉｇｈレベルとなる。この後、アクノリッジ信号ＲＤ＿ＡＣＫがＲＤＤＭＡＣ２１３に返信され、読み出し用の分割ブロックＲＤ０＿０の第３番目のライン３２０の画像データのメモリ１１２からの読み出しが行われる。アクノリッジ信号ＲＤ＿ＡＣＫの立ち下がりに同期して、読み出しリクエスト信号ＲＤ＿ＲＥＱ、ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＬｏｗレベルとなる。また、読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち下がりに同期して第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。
次に、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。読み出しリクエスト信号ＲＤ＿ＲＥＱに同期して第２の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ２がＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に発せられる読み出し座標更新信号の立ち下がりの時刻ｔｒ３において、読み出し座標（ＨＲ，ＶＲ）が更新される。読み出し用の分割ブロックＲＤ０＿０の第３番目のライン３２０の画像データの読み出しは完了しているため、次の読み出し処理において読み出し対象とされるライン３２０は、読み出し用の分割ブロックＲＤ０＿０の第４番目のライン３２０である。読み出し用の分割ブロックＲＤ０＿０の第４番目のライン３２０の最後尾の座標は（ＲＸＡ，４）である。このため、読み出し座標（ＨＲ，ＶＲ）は（ＲＸＡ，４）に更新される。この段階では、第１の書き込み座標（ＨＷ１，ＶＷ１）は（ＷＸＡ′，３）であり、第２の書き込み座標（ＨＷ２，ＶＷ２）と第３の書き込み座標（ＨＷ３，ＶＷ３）はいずれも（０，１）である。上記の条件式（１）～（３）のいずれをも満たさないため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルであり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、この段階では、書き込み用の分割ブロックＷＲ０＿０の第４番目のライン３２０の画像データはメモリ１１２から読み出されない。
一方、書き込み用の分割ブロックＷＲ０＿０＿Ａの第４番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａに同期して第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａがＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１ａにアクノリッジ信号ＷＲ＿ＡＣＫ＿ａが返信され、書き込み用の分割ブロックＷＲ０＿０＿Ａの第４番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａの立ち下がりに同期して第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａに同期する第２の書き込み座標更新信号の立ち下がりの時刻において、第２の書き込み座標（ＨＷ２＿ａ，ＶＷ２＿ａ）が更新される。書き込み用の分割ブロックＷＲ０＿０＿Ａの第４番目のライン３２０の最後尾の座標は（ＷＸＡ，４）であるため、第２の書き込み座標（ＨＷ２＿ａ，ＶＷ２＿ａ）は（ＷＸＡ，４）に更新される。
また、書き込み用の分割ブロックＷＲ０＿０＿Ｂの第４番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂに同期して、第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂがＨｉｇｈレベルとなる。この後、アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂが返信され、書き込み用の分割ブロックＷＲ０＿０＿Ｂの第４番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂの立ち下がりに同期して第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂに同期する第２の書き込み座標更新信号の立ち下がりの時刻ｔｗ３において、第２の書き込み座標（ＨＷ２＿ｂ，ＶＷ２＿ｂ）が更新される。書き込み用の分割ブロックＷＲ０＿０＿Ｂの第４番目のライン３２０の最後尾の座標は（ＷＸＡ′，４）であるため、第２の書き込み座標（ＨＷ２＿ｂ，ＶＷ２＿ｂ）は（ＷＸＡ′，４）に更新される。
書き込み座標計算部２０１ａ、２０１ｂによって算出された書き込み座標（ＨＷ２＿ａ、ＶＷ２＿ａ）、（ＨＷ２＿ｂ、ＶＷ２＿ｂ）に基づいて、書き込み座標統合部１２０１によって書き込み座標（ＨＷ２、ＶＷ２）が決定される。書き込み座標（ＨＷ２＿ａ、ＶＷ２＿ａ）の垂直方向の座標値は４であり、書き込み座標（ＨＷ２＿ｂ、ＶＷ２＿ｂ）の垂直方向の座標値も４であり、これらの垂直方向の座標値は互いに等しい。従って、書き込み座標統合部１２０１は、書き込み座標（ＨＷ２、ＶＷ２）を（ＷＸＡ′，４）とする。
この段階では、条件式（２）を満たすため、座標比較部２０３からのリクエストマスク信号ＲＥＱ＿ＭＡＳＫがＬｏｗレベルとなり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＨｉｇｈレベルとなる。この後、アクノリッジ信号ＲＤ＿ＡＣＫがＲＤＤＭＡＣ２１３に返信され、読み出し用の分割ブロックＲＤ０＿０の第４番目のライン３２０の画像データのメモリ１１２からの読み出しが行われる。アクノリッジ信号ＲＤ＿ＡＣＫの立ち下がりに同期して、読み出しリクエスト信号ＲＤ＿ＲＥＱ、ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＬｏｗレベルとなる。また、読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち下がりに同期して第２の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ２がＬｏｗレベルとなる。
次に、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。読み出しリクエスト信号ＲＤ＿ＲＥＱに同期して、第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に発せられる読み出し座標更新信号の立ち下がりの時刻ｔｒ４において、読み出し座標（ＨＲ，ＶＲ）が更新される。読み出し用の分割ブロックＲＤ０＿０の全てのライン３２０の画像データのメモリ１１２からの読み出しが完了しているため、次の読み出し処理において読み出し対象となるのは、読み出し用の分割ブロックＲＤ１＿０の第１番目のライン３２０である。読み出し用の分割ブロックＲＤ１＿０の第１番目のライン３２０の最後尾の座標は（ＲＸＡ＋ＲＸＢ，１）である。このため、読み出し座標（ＨＲ，ＶＲ）は（ＲＸＡ＋ＲＸＢ，１）に更新される。この段階では、第１の書き込み座標（ＨＷ１，ＶＷ１）が（ＷＸＡ′，３）であり、（ＨＷ２，ＶＷ２）が（ＷＸＡ′，４）であり、（ＨＷ３，ＶＷ３）が（０，１）である。条件式（１）～（３）のいずれをも満たさないため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルであり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、この段階では、書き込み用の分割ブロックＷＲ１＿０の第１番目のライン３２０の画像データのメモリ１１２からの読み出しは行われない。
一方、書き込み用の分割ブロックＷＲ１＿０＿Ａの第１番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａがＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１ａにアクノリッジ信号ＷＲ＿ＡＣＫ＿ａが返信され、書き込み用の分割ブロックＷＲ１＿０＿Ａの第１番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａに同期する第１の書き込み座標更新信号の立ち下がりの時刻において、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）が更新される。書き込み用の分割ブロックＷＲ１＿０＿Ａの第１番目のライン３２０の最後尾の座標は（ＷＸＡ′＋ＷＸＢ，１）であるため、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）は（ＷＸＡ′＋ＷＸＢ，１）に更新される。
また、書き込み用の分割ブロックＷＲ１＿０＿Ｂの第１番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１ａにアクノリッジ信号ＷＲ＿ＡＣＫ＿ｂが返信され、書き込み用の分割ブロックＷＲ１＿０＿ｂの第１番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂに同期する第１の書き込み座標更新信号の立ち下がりの時刻ｔｗ４において、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）が更新される。書き込み用の分割ブロックＷＲ１＿０＿Ｂの第１番目のライン３２０の最後尾の座標は（ＷＸＡ′＋ＷＸＢ′，１）であるため、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）は（ＷＸＡ′＋ＷＸＢ′，１）に更新される。
書き込み座標計算部２０１ａ、２０１ｂによって算出された書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）、（ＨＷ１＿ｂ、ＶＷ１＿ｂ）に基づいて、書き込み座標統合部１２０１によって書き込み座標（ＨＷ１、ＶＷ１）が決定される。書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａのカウント値は１であり、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂのカウント値も１であり、これらのカウント値は互いに等しい。また、書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）の垂直方向の座標値は１であり、書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）の垂直方向の座標値も１であり、これらの垂直方向の座標値は互いに等しい。従って、書き込み座標統合部１２０１は、書き込み座標（ＨＷ１、ＶＷ１）を（ＷＸＡ′＋ＷＸＢ′，１）とする。
この段階では、読み出し座標（ＨＲ，ＶＲ）は（ＲＸＡ＋ＲＸＢ，１）であり、上記の条件式（１）を満たす。このため、座標比較部２０３から発せられるリクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベルとなり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。この後、アクノリッジ信号ＲＤ＿ＡＣＫがＲＤＤＭＡＣ２１３に返信され、読み出し用の分割ブロックＲＤ１＿０の第１番目のライン３２０の画像データのメモリ１１２からの読み出しが行われる。アクノリッジ信号ＲＤ＿ＡＣＫの立ち下がりに同期して、読み出しリクエスト信号ＲＤ＿ＲＥＱ、ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴがＬｏｗレベルとなる。また、読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち下がりに同期して第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＬｏｗレベルとなる。
次に、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルに設定される。読み出しリクエスト信号ＲＤ＿ＲＥＱに同期して第１の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１がＨｉｇｈレベルとなる。読み出しリクエスト信号ＲＤ＿ＲＥＱの立ち上がりに同期してパルス状に発せられる読み出し座標更新信号の立ち下がりの時刻ｔｒ５において、読み出し座標（ＨＲ，ＶＲ）が更新される。読み出し用の分割ブロックＲＤ１＿０の第１番目のライン３２０の画像データの読み出しは完了しているため、次の読み出し処理において読み出し対象とされるライン３２０は、読み出し用の分割ブロックＲＤ１＿０の第２番目のライン３２０である。読み出し用の分割ブロックＲＤ１＿０の第２番目のライン３２０の最後尾の座標は（ＲＸＡ＋ＲＸＢ，２）である。このため、読み出し座標（ＨＲ，ＶＲ）は（ＲＸＡ＋ＲＸＢ，２）に更新される。この段階では、第１の書き込み座標（ＨＷ１，ＶＷ１）は（ＷＸＡ′＋ＷＸＢ′，１）であり、第２の書き込み座標（ＨＷ２，ＶＷ２）は（ＷＸＡ，４）であり、第３の書き込み座標（ＨＷ３，ＶＷ３）は（０，１）である。条件式（１）～（３）のいずれをも満たさないため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＨｉｇｈレベルであり、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＬｏｗレベルである。従って、この段階では、書き込み用の分割ブロックＷＲ１＿０の第２番目のライン３２０の画像データはメモリ１１２から読み出されない。
一方、書き込み用の分割ブロックＷＲ１＿０＿Ａの第２番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａがＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１にアクノリッジ信号ＷＲ＿ＡＣＫ＿ａが返信され、書き込み用の分割ブロックＷＲ１＿０＿Ａの第２番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ａの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ａに同期する第１の書き込み座標更新信号の立ち下がりの時刻ｔｗ５において、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）が書き込み座標計算部２０１ａによって更新される。書き込み用の分割ブロックＷＲ１＿０＿Ａの第２番目のライン３２０の最後尾の座標は（ＷＸＡ′＋ＷＸＢ，２）であるため、第１の書き込み座標（ＨＷ１＿ａ，ＶＷ１＿ａ）は（ＷＸＡ′＋ＷＸＢ，２）に更新される。
また、書き込み用の分割ブロックＷＲ１＿０＿Ｂの第２番目のライン３２０の画像データのメモリ１１２への書き込みが以下のように行われる。即ち、書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＨｉｇｈレベルに設定される。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＨｉｇｈレベルとなる。メモリＩ／Ｆ２０５からＷＲＤＭＡＣ２１１にアクノリッジ信号ＷＲ＿ＡＣＫ＿ｂが返信され、書き込み用の分割ブロックＷＲ１＿０＿Ｂの第２番目のライン３２０の画像データのメモリ１１２への書き込みが行われる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂの立ち下がりに同期して書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂがＬｏｗレベルとなる。書き込みリクエスト信号ＷＲ＿ＲＥＱ＿ｂの立ち下がりに同期して第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＬｏｗレベルとなる。アクノリッジ信号ＷＲ＿ＡＣＫ＿ｂに同期する第１の書き込み座標更新信号の立ち下がりの時刻において、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）が書き込み座標計算部２０１ｂによって更新される。書き込み用の分割ブロックＷＲ１＿０＿Ｂの第２番目のライン３２０の最後尾の座標は（ＷＸＡ′＋ＷＸＢ′，２）であるため、第１の書き込み座標（ＨＷ１＿ｂ，ＶＷ１＿ｂ）は（ＷＸＡ′＋ＷＸＢ′，２）に更新される。
書き込み座標計算部２０１ａ、２０１ｂによって算出された書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）、（ＨＷ１＿ｂ、ＶＷ１＿ｂ）に基づいて、書き込み座標統合部１２０１によって書き込み座標（ＨＷ１、ＶＷ１）が決定される。書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａのカウント値は１であり、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ｂのカウント値も１であり、これらのカウント値は互いに等しい。また、書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）の垂直方向の座標値は２であり、書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）の垂直方向の座標値も２であり、これらの垂直方向の座標値は互いに等しい。従って、書き込み座標統合部１２０１は、書き込み座標（ＨＷ１、ＶＷ１）を（ＷＸＡ′＋ＷＸＢ′，２）とする。
書き込み用の分割ブロックＷＲ１＿０＿Ａ、ＷＲ１＿０＿Ｂについてのこの後の書き込み処理は、書き込み用の分割ブロックＷＲ０＿０＿Ａ、ＷＲ０＿０＿Ｂについての上述した書き込み処理と同様であるため、説明を省略する。なお、時刻ｔｗ６においては、第１の書き込み座標（ＨＷ１、ＶＷ１）が（ＷＸＡ′＋ＷＸＢ′，３）に更新され、時刻ｔｗ７においては第２の書き込み座標（ＨＷ２、ＶＷ２）が（ＷＸＡ′＋ＷＸＢ′，４）に更新される。
また、読み出し用の分割ブロックＲＤ１＿０、ＲＤ２＿０についてのこの後の読み出し処理は、読み出し用の分割ブロックＲＤ０＿０についての上述した読み出し処理と同様であるため、説明を省略する。なお、時刻ｔｒ６、ｔｒ７、ｔｒ８においては、読み出し座標（ＨＲ、ＶＲ）が、（ＲＸＡ＋ＲＸＢ，３）、（ＲＸＡ＋ＲＸＢ，４）、（ＲＸＡ＋ＲＸＢ＋ＲＸＣ，１）にそれぞれ更新される。時刻ｔｒ９、ｔｒ１０、ｔｒ１１においては、読み出し座標（ＨＲ、ＶＲ）が、（ＲＸＡ＋ＲＸＢ＋ＲＸＣ，２）、（ＲＸＡ＋ＲＸＢ＋ＲＸＣ，３）、（ＲＸＡ＋ＲＸＢ＋ＲＸＣ，４）に更新される。
書き込み用の分割ブロックＷＲ２＿０＿Ａ、ＷＲ２＿０＿Ｂについての書き込み処理も、書き込み用の分割ブロックＷＲ０＿０＿Ａ、ＷＲ０＿０＿Ｂについての上述した書き込み処理と同様であるため、説明を省略する。なお、時刻ｔｗ８、ｔｗ９、ｔｗ１０においては、第１の書き込み座標（ＨＷ１、ＶＷ１）が、（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′，１）、（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′，２）、（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′，３）にそれぞれ更新される。また、時刻ｔｗ１１において、第３の書き込み座標（ＨＷ３，ＶＷ３）が（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′，４）に更新される。
読み出し用の分割ブロックＲＤ３＿０についての読み出し処理においては、時刻ｔｒ１２において、読み出し座標（ＨＲ、ＶＲ）が（ＲＸＡ＋ＲＸＢ＋ＲＸＣ＋ＲＸＤ，１）に更新される。第１の書き込み座標（ＨＷ１、ＶＷ１）は（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′，４）であり、条件式（１）を満たす。また、第３の書き込み座標（ＨＷ３、ＶＷ３）は（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′，４）であり、条件式（３）を満たす。このため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベル、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。従って、読み出し用の分割ブロックＲＤ３＿０の第１番目のライン３２０からの画像データの読み出しが行われる。時刻ｔｒ１３においては、読み出し座標（ＨＲ、ＶＲ）が（ＲＸＡ＋ＲＸＢ＋ＲＸＣ＋ＲＸＤ，２）に更新される。第１の書き込み座標（ＨＷ１、ＶＷ１）は（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′，４）であり、条件式（１）を満たす。また、第３の書き込み座標（ＨＷ３、ＶＷ３）は（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，４）であり、条件式（３）を満たす。このため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベル、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。従って、読み出し用の分割ブロックＲＤ３＿０の第２番目のライン３２０からの画像データの読み出しが行われる。時刻ｔｒ１４においては、読み出し座標（ＨＲ、ＶＲ）が（ＲＸＡ＋ＲＸＢ＋ＲＸＣ＋ＲＸＤ，３）に更新される。第１の書き込み座標（ＨＷ１、ＶＷ１）は（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′，４）であり、上記の条件式（１）を満たす。また、第３の書き込み座標（ＨＷ３、ＶＷ３）が（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，４）であり、条件式（３）を満たす。このため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベル、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。従って、読み出し用の分割ブロックＲＤ３＿０の第３番目のライン３２０からの画像データの読み出しが行われる。時刻ｔｒ１５においては、読み出し座標（ＨＲ、ＶＲ）が（ＲＸＡ＋ＲＸＢ＋ＲＸＣ＋ＲＸＤ，４）に更新される。第１の書き込み座標（ＨＷ１、ＶＷ１）は（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′，４）であり、上記の条件式（１）を満たす。また、第３の書き込み座標（ＨＷ３、ＶＷ３）は（ＷＸＡ＋ＷＸＢ＋ＷＸＣ，４）であり、条件式（３）を満たす。このため、リクエストマスク信号ＲＥＱ＿ＭＡＳＫはＬｏｗレベル、読み出しリクエスト信号ＲＤ＿ＲＥＱ＿ＭＡＳＫ＿ＯＵＴはＨｉｇｈレベルとなる。従って、読み出し用の分割ブロックＲＤ３＿０の第４番目のライン３２０からの画像データの読み出しが行われる。
書き込み用の分割ブロックＷＲ０＿１～ＷＲ２＿２や読み出し用の分割ブロックＲＤ０＿１～ＲＤ３＿２についても、上記と同様に書き込み処理や読み出し処理が行われる。
なお、図１４に付されたドットは、分割ブロックＷＲ２＿１＿Ａの第３番目のライン３２０まで書き込み処理が完了するとともに、分割ブロックＷＲ１＿１＿Ｂの第２番目のライン３２０まで書き込みが完了した状態を示している。この状態においては、第１の書き込み座標（ＨＷ１、ＶＷ１）は（ＷＸＡ′＋ＷＸＢ′、６）であり、第２の書き込み座標（ＨＷ２、ＶＷ２）は（ＷＸＡ′，８）であり、第３の書き込み座標（ＨＷ３、ＶＷ３）は（ＷＸＡ′＋ＷＸＢ′＋ＷＸＣ′，４）である。また、読み出し座標（ＨＲ、ＶＲ）は（ＲＸＡ＋ＲＸＢ、６）である。この状態では、読み出し用の分割ブロックＲＤ１＿１の第２番目のライン３２０までの画像データの読み出しを行うことが可能である。
ＷＲＤＭＡＣ２１１ａ、２１１ｂは、書き込み用の分割ブロックＷＲ２＿２＿Ａ、ＷＲ２＿２＿Ｂについての書き込み処理がそれぞれ完了した際には、上述したように、書き込み完了信号ＷＲ＿ＥＮＤ＿ａ、ＷＲ＿ＥＮＤ＿ｂをそれぞれＨｉｇｈレベルとする。書き込み座標統合部１２０１は、書き込み完了信号ＷＲ＿ＥＮＤ＿ａと書き込み完了信号ＷＲ＿ＥＮＤ＿ｂの両方が入力された場合に、１フレーム分の画像の書き込みが完了したことを示す書き込み完了信号ＷＲ＿ＥＮＤを出力する。座標比較部２０３は、書き込み完了信号ＷＲ＿ＥＮＤがＨｉｇｈレベルとなった際には、条件式（１）～（３）に基づく座標の比較を停止して、リクエストマスク信号ＲＥＱ＿ＭＡＳＫをＬｏｗレベルとする。これにより、書き込み用の分割ブロックＷＲ２＿２についての書き込み処理が完了した後においては、ＲＤＤＭＡＣ２１３から出力される読み出しリクエスト信号ＲＤ＿ＲＥＱが、読み出しリクエストマスク部２０４によってマスクされなくなる。従って、書き込み用の分割ブロックＷＲ２＿２についての書き込み処理が完了した後においては、読み出し用の分割ブロックの画像データのメモリ１１２からの読み出しが連続的に行われる。
なお、ここでは、各分割ブロックＷＲ０＿０～ＷＲ２＿２、ＲＤ０＿０～ＲＤ３＿２の水平方向のサイズが、１回のアクセスで転送可能なデータ長以下である場合を例に説明したが、これに限定されるものではない。例えば、各分割ブロックＷＲ０＿０～ＷＲ２＿２、ＲＤ０＿０～ＲＤ３＿２の水平方向のサイズが、１回のアクセスで転送可能なデータ長より大きい場合には、以下のような処理が行われる。即ち、１つのライン３２０に対するデータの書き込みにおいて、書き込みリクエストの発行及びデータの書き込みがそれぞれ複数回行われる。また、１つのライン３２０からのデータの読み出しにおいて、読み出しリクエストの発行及びデータの読み出しがそれぞれ複数回行われる。
当該書き込みにおいてライン３２０の最後尾に位置する画素にデータを書き込まない場合、ＷＲＤＭＡＣ２１１ａは、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ～ＷＲ＿ＯＦＦＳＥＴ３＿ａをいずれもＬｏｗレベルに維持する。当該書き込みにおいてライン３２０の最後尾に位置する画素にデータを書き込まない場合、ＷＲＤＭＡＣ２１１ｂは、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂ～ＷＲ＿ＯＦＦＳＥＴ３＿ｂをいずれもＬｏｗレベルに維持する。一方、当該書き込みにおいてライン３２０の最後尾に位置する画素にデータを書き込む場合、ＷＲＤＭＡＣ２１１ａは、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ～ＷＲ＿ＯＦＦＳＥＴ３＿ａのうちのいずれかをＨｉｇｈレベルにする。また、当該書き込みにおいてライン３２０の最後尾に位置する画素にデータを書き込む場合、ＷＲＤＭＡＣ２１１は、書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ｂ～ＷＲ＿ＯＦＦＳＥＴ３＿ｂのうちのいずれかをＨｉｇｈレベルにする。そして、当該書き込みにおいてライン３２０の最後尾に位置する画素にデータが書き込まれた場合にのみ、書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）～（ＨＷ３＿ａ、ＶＷ３＿ａ）が書き込み座標計算部２０１ａによって更新される。また、当該書き込みにおいてライン３２０の最後尾に位置する画素にデータが書き込まれた場合にのみ、書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）～（ＨＷ３＿ｂ、ＶＷ３＿ｂ）が書き込み座標計算部２０１ｂによって更新される。
当該読み出しにおいてライン３２０の最後尾に位置する画素からデータを読み出さない場合、ＲＤＤＭＡＣ２１３は、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３をいずれもＬｏｗレベルに維持する。一方、当該読み出しにおいてライン３２０の最後尾に位置する画素からデータを読み出す場合、ＲＤＤＭＡＣ２１３は、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３のうちのいずれかをＨｉｇｈレベルにする。読み出し座標（ＨＲ、ＶＲ）は、当該読み出しにおいてライン３２０の最後尾に位置する画素からデータが読み出されるか否かにかかわらず更新される。読み出し座標計算部２０２は、当該読み出しにおいてライン３２０の最後尾に位置する画素からデータが読み出されない場合には、以下のような動作を行う。即ち、読み出し座標計算部２０２は、ＲＤＤＭＡＣ２１３から読み出しリクエスト信号ＲＤ＿ＲＥＱが供給される毎に、ＲＤＤＭＡＣ２１３から供給されるデータ転送長信号ＲＤ＿ＴＲＡＮＳに基づいて読み出し座標（ＨＲ、ＶＲ）を更新する。一方、読み出し座標計算部２０２は、当該読み出しにおいてライン３２０の最後尾に位置する画素からデータが読み出される場合には、以下のような動作を行う。即ち、読み出し座標計算部２０２は、読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３のうちのいずれかと、データ転送長信号ＲＤ＿ＴＲＡＮＳとに基づいて、読み出し座標（ＨＲ、ＶＲ）を更新する。
図１６は、本実施形態による画像処理装置の動作を示すフローチャートである。図１６に示す処理は、主としてＣＰＵ１０８及びメモリ制御部１２０ａによって実行される。
まず、ＣＰＵ１０８からの指示によって、ＷＲＤＭＡＣ２１１ａ、２１１ｂとＲＤＤＭＡＣ２１３とに処理を開始させる（ステップＳ１６００）。
次に、書き込み座標計算部２０１ａにおいて、第１の書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）、第２の書き込み座標（ＨＷ２＿ａ、ＶＷ２＿ａ）、及び、第３の書き込み座標（ＨＷ３＿ａ、ＶＷ３＿ａ）を、例えば（０、１）に初期化する。また、書き込み座標計算部２０１ｂにおいて、第１の書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）、第２の書き込み座標（ＨＷ２＿ｂ、ＶＷ２＿ｂ）、及び、第３の書き込み座標（ＨＷ３＿ｂ、ＶＷ３＿ｂ）を、例えば（０、１）に初期化する。また、読み出し座標計算部２０２において、読み出し座標（ＨＲ、ＶＲ）を例えば（０、１）に初期化する。これらの座標値の初期化は、ＣＰＵ１０８からの指示によって行われる（ステップＳ１６０１）。
ステップＳ１６０２では、座標比較部２０３が、条件式（１）～（３）のいずれかを満たすか否かを判定する。条件式（１）～（３）のいずれかを満たす場合（ステップＳ１６０２においてＹＥＳ）、ステップＳ１６０３に遷移する。ステップＳ１６０３では、ＲＤＤＭＡＣ２１３からの読み出しリクエスト信号ＲＤ＿ＲＥＱに対するマスク処理が、読み出しリクエストマスク部２０４において解除される。この後、ステップＳ１６０５に遷移する。条件式（１）～（３）のいずれをも満たさない場合（ステップＳ１６０２においてＮＯ）、ステップＳ１６０４に遷移する。ステップＳ１６０４では、ＲＤＤＭＡＣ２１３からの読み出しリクエスト信号ＲＤ＿ＲＥＱに対するマスク処理が、読み出しリクエストマスク部２０４において行われる。これにより、ＲＤＤＭＡＣ２１３によるメモリ１１２からの画像データの読み出しは停止される。この後、ステップＳ１６０５に遷移する。
ステップＳ１６０５では、ＷＲＤＭＡＣ２１１ａ、２１１ｂから出力される第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ、ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＨｉｇｈレベルであるか否かがそれぞれ判定される。第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ、ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＨｉｇｈレベルである場合（ステップＳ１６０５においてＹＥＳ）、ステップＳ１６０８に遷移する。ステップＳ１６０８では、第１の書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）、（ＨＷ１＿ｂ、ＶＷ１＿ｂ）が、書き込み処理が完了したライン３２０の最後尾の画素の座標にそれぞれ更新される。第１の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ１＿ａ、ＷＲ＿ＯＦＦＳＥＴ１＿ｂがＨｉｇｈレベルでない場合（ステップＳ１６０５においてＮＯ）、ステップＳ１６０６に遷移する。
ステップＳ１６０６では、ＷＲＤＭＡＣ２１１ａ、２１１ｂから出力される第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａ、ＷＲ＿ＯＦＦＳＥＴ２＿ｂがＨｉｇｈレベルであるか否かがそれぞれ判定される。第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａ、ＷＲ＿ＯＦＦＳＥＴ２＿ｂがＨｉｇｈレベルである場合（ステップＳ１６０６においてＹＥＳ）、ステップＳ１６０９に遷移する。ステップＳ１６０９では、第２の書き込み座標（ＨＷ２＿ａ、ＶＷ２＿ａ）、（ＨＷ２＿ｂ、ＶＷ２＿ｂ）が、書き込み処理が完了したライン３２０の最後尾の画素の座標にそれぞれ更新される。第２の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ２＿ａ、ＷＲ＿ＯＦＦＳＥＴ２＿ｂがＨｉｇｈレベルでない場合には、ステップＳ１６０７に遷移する。
ステップＳ１６０７では、ＷＲＤＭＡＣ２１１ａ、２１１ｂから出力される第３の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ３＿ａ、ＷＲ＿ＯＦＦＳＥＴ３＿ｂがＨｉｇｈレベルであるか否かがそれぞれ判定される。第３の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ３＿ａ、ＷＲ＿ＯＦＦＳＥＴ３＿ｂがＨｉｇｈレベルである場合（ステップＳ１６０７においてＹＥＳ）、ステップＳ１６１０に遷移する。ステップＳ１６１０では、第３の書き込み座標（ＨＷ３＿ａ、ＶＷ３＿ａ）、（ＨＷ３＿ｂ、ＶＷ３＿ｂ）が、書き込み処理が完了したライン３２０の最後尾の画素の座標に更新される。第３の書き込みオフセット信号ＷＲ＿ＯＦＦＳＥＴ３＿ａ、ＷＲ＿ＯＦＦＳＥＴ３＿ｂがＨｉｇｈレベルでない場合（ステップＳ１６０７においてＮＯ）、ステップＳ１６１１に遷移する。
ステップＳ１６１１では、書き込み座標統合部１２０１が、以下のような処理を行う。即ち、書き込み座標統合部１２０１は、書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）と書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）とに基づいて、書き込み座標（ＨＷ１、ＶＷ１）を決定する。また、書き込み座標統合部１２０１は、書き込み座標（ＨＷ２＿ａ、ＶＷ２＿ａ）と書き込み座標（ＨＷ２＿ｂ、ＶＷ２＿ｂ）とに基づいて、書き込み座標（ＨＷ２、ＶＷ２）を決定する。また、書き込み座標統合部１２０１は、書き込み座標（ＨＷ３＿ａ、ＶＷ３＿ａ）と書き込み座標（ＨＷ３＿ｂ、ＶＷ３＿ｂ）とに基づいて、書き込み座標（ＨＷ３、ＶＷ３）を決定する。この後、ステップＳ１６１２に移行する。
ステップＳ１６１２では、ＲＤＤＭＡＣ２１３からの読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルであるか否かが判定される。読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルである場合、ステップＳ１６１３に遷移する。一方、読み出しリクエスト信号ＲＤ＿ＲＥＱがＨｉｇｈレベルでない場合、ステップＳ１６１６に遷移する。
ステップＳ１６１３では、第１～第３の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３のうちのいずれかがＨｉｇｈレベルであるか否かが判定される。第１～第３の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３のうちのいずれかがＨｉｇｈレベルである場合（ステップＳ１６１３においてＹＥＳ）、ステップＳ１６１４に遷移する。ステップＳ１６１４では、水平方向の読み出し座標ＨＲと垂直方向の読み出し座標ＶＲとが更新される。この後、ステップＳ１６１６に遷移する。第１～第３の読み出しオフセット信号ＲＤ＿ＯＦＦＳＥＴ１～ＲＤ＿ＯＦＦＳＥＴ３のすべてがＨｉｇｈレベルでない場合（ステップＳ１６１３においてＮＯ）、ステップＳ１６１５に遷移する。ステップＳ１６１５では、水平方向の読み出し座標ＨＲが更新される。この後、ステップＳ１６１６に遷移する。
ステップＳ１６１６では、ＷＲＤＭＡＣ２１１ａ、２１１ｂが、書き込み処理が完了したか否かをそれぞれ判定し、判定の結果をＣＰＵ１０８に通知する。書き込み処理が完了した場合（ステップＳ１６１６においてＹＥＳ）、ステップＳ１６１７に遷移する。
ステップＳ１６１７では、読み出しリクエスト信号ＲＤ＿ＲＥＱに対するマスクが解除される。この後、ステップＳ１６１８に遷移する。一方、書き込み処理が完了していない場合（ステップＳ１６１６においてＮＯ）、ステップＳ１６０２に戻り、上記と同様の処理が行われる。
ステップＳ１６１８では、ＲＤＤＭＡＣ２１３が、読み出しが完了していないライン３２０についての読み出し処理を行い、読み出し処理が完了したか否かを判定する。読み出し処理が完了していない場合（ステップＳ１６１８においてＮＯ）、読み出しが完了していないライン３２０についての読み出し処理が継続して行われる。一方、読み出し処理が完了した場合（ステップＳ１６１８においてＹＥＳ）、追いかけ制御が終了する。
このように、本実施形態では、書き込み座標（ＨＷ１＿ａ、ＶＷ１＿ａ）と書き込み座標（ＨＷ１＿ｂ、ＶＷ１＿ｂ）とに基づいて、書き込み座標（ＨＷ１、ＶＷ１）が判定される。また、書き込み座標（ＨＷ２＿ａ、ＶＷ２＿ａ）と書き込み座標（ＨＷ２＿ｂ、ＶＷ２＿ｂ）とに基づいて、書き込み座標（ＨＷ２、ＶＷ２）が決定される。書き込み座標（ＨＷ３＿ａ、ＶＷ３＿ａ）と書き込み座標（ＨＷ３＿ｂ、ＶＷ３＿ｂ）とに基づいて、書き込み座標（ＨＷ３、ＶＷ３）が決定される。そして、書き込み座標（ＨＷ１、ＶＷ１）、（ＨＷ２、ＶＷ２）、（ＨＷ３、ＶＷ３）と、読み出し座標（ＨＲ、ＶＲ）との比較の結果に基づいて読み出しが行われる。従って、本実施形態によれば、複数のＷＲＤＭＡＣ２１１ａ、２１１ｂを用いる場合であっても追いかけ制御を適確に行い得る画像処理装置及び画像処理方法を提供することができる。
（変形例（その１））
本実施形態の変形例（その１）による画像処理装置及び画像処理方法について図１７を用いて説明する。図１７は、本変形例におけるブロック分割の態様を示す図である。図１７における太い実線は、書き込み用の分割ブロックを概念的に示しており、図１７における太い破線は、読み出し用の分割ブロックを概念的に示している。
本変形例は、第１実施形態の変形例（その１）と同様に、書き込み処理におけるアクセス開始座標と読み出し処理におけるアクセス開始座標とが異なるものである。
書き込み処理におけるアクセス開始座標と読み出し処理におけるアクセス開始座標との間の水平方向の差異はＤＩＦＸである。書き込み処理におけるアクセス開始座標と読み出し処理におけるアクセス開始座標との間の垂直方向の差異はＤＩＦＹである。
このような場合、例えば、第１～第３の書き込み座標（ＨＷ１、ＶＷ１）、（ＨＷ２、ＶＷ２）、（ＨＷ３、ＶＷ３）をアクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせるようにすればよい。アクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせた第１～第３の書き込み座標（ＨＷ１、ＶＷ１）′、（ＨＷ２、ＶＷ２）′、（ＨＷ３、ＶＷ３）′は、式（７）～（９）によって表される。なお、読み出し処理におけるアクセス開始座標は（１，１）とする。アクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせた書き込み座標（ＨＷ１、ＶＷ１）′、（ＨＷ２、ＶＷ２）′、（ＨＷ３、ＶＷ３）′は、書き込み座標計算部２０１によって算出される。
なお、ここでは、書き込み座標（ＨＷ１、ＶＷ１）、（ＨＷ２、ＶＷ２）、（ＨＷ３、ＶＷ３）をアクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせる場合を例に説明したが、これに限定されるものではない。例えば、アクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけ書き込み座標（ＨＲ、ＶＲ）をシフトさせるようにしてもよい。アクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせた書き込み座標（ＨＲ、ＶＲ）′は、書き込み処理におけるアクセス開始座標を（１，１）とする場合、上記の式（１０）によって表される。アクセス開始座標の差異量ＤＩＦＸ、ＤＩＦＹの分だけシフトさせた書き込み座標（ＨＲ、ＶＲ）′は、読み出し座標計算部２０２によって算出される。
このように、書き込み処理におけるアクセス開始座標と読み出し処理におけるアクセス開始座標とが異なっていてもよい。
（変形例（その２））
本実施形態の変形例（その２）による画像処理装置及び画像処理方法について図１８を用いて説明する。図１８は、本変形例におけるブロック分割の態様を示す図である。図１８における太い実線は、書き込み用の分割ブロックを概念的に示しており、図１８における太い破線は、読み出し用の分割ブロックを概念的に示している。
本変形例は、隣接する分割ブロックが重複している場合を示している。隣接する読み出し用の分割ブロックＲＤ＊＿＊の水平方向における重複量はＯＬＸである。隣接する読み出し用の分割ブロックＲＤ＊＿＊の垂直方向における重複量はＯＬＹである。
このような場合には、例えば、読み出し対象の分割ブロックＲＤ＊＿＊が切り替わる際に、読み出し座標（ＨＲ、ＶＲ）を重複量ＯＬＸ，ＯＬＹの分だけシフトさせればよい。重複量ＯＬＸ，ＯＬＹの分だけシフトさせた読み出し座標（ＨＲ、ＶＲ）′は、式（１１）によって表される。重複量ＯＬＸ，ＯＬＹの分だけシフトさせた読み出し座標（ＨＲ、ＶＲ）′は、読み出し座標計算部２０２によって算出される。
このように、隣接する分割ブロックが重複していてもよい。なお、ここでは、隣接する読み出し用の分割ブロックＲＤ＊＿＊が重複している場合を例に説明したが、隣接する書き込み用の分割ブロックＷＲ＊＿＊が重複していてもよい。
分割ブロックの最後尾にアクセスが達した際のアクセス座標のジャンプは、図１０（ａ）を用いて説明した第１実施形態の変形例（その２）と同様である。分割ブロックの最後尾の座標（Ｈ２、Ｖ２）の画素３１１，３１２にアクセスが達した際には、図１０を用いて説明した第１実施形態の変形例（その２）と同様に、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×（ＹＡ－１）－ＯＬＸ）である。
隣接する分割ブロックが水平方向においても垂直方向においても重複していてもよい。ブロックラインの最後尾の座標（Ｈ３、Ｖ３）の画素にアクセスが達した際には、図１０（ｂ）を用いて説明した第１実施形態の変形例（その２）と同様に、オフセット値がアドレス値に加算される。ここで加算されるオフセット値は（－ＸＨ×ＯＬＹ）である。
このように、隣接する分割ブロックが重複していてもよい。本変形例においても、メモリ１１２に対する追いかけ制御を適確に行い得る画像処理装置を提供することができる。
［変形実施形態］
以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
例えば、上記実施形態では、条件式（１）～（３）のいずれかを満たす場合に読み出し処理を行う場合を例に説明したが、用いられる条件式は（１）～（３）に限定されるものではない。例えば、条件式（１）～（３）の代わりに、以下のような条件式（１５）～（１７）を用いてもよい。この場合には、ＬＧＡＰの分だけ、読み出し処理が遅れて実行されることとなる。
ＨＷ１≧ＨＲ かつ ＶＷ１＞（ＶＲ＋ＬＧＡＰ） ・・・（１５）
ＨＷ２≧ＨＲ かつ ＶＷ２＞（ＶＲ＋ＬＧＡＰ） ・・・（１６）
ＨＷ３≧ＨＲ かつ ＶＷ３＞（ＶＲ＋ＬＧＡＰ） ・・・（１７）
また、第２実施形態では、ＷＲＤＭＡＣの数が２つである場合を例に説明したが、これに限定されるものではなく、ＷＲＤＭＡＣの数が３つ以上であってもよい。
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記録媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
２０１、２０１ａ、２０１ｂ…書き込み座標計算部
２０２…読み出し座標計算部
２０３…座標比較部
２１１、２１１ａ、２１１ｂ…ＷＲＤＭＡＣ
２１３、２１３ａ、２１３ｂ…ＲＤＤＭＡＣ
３２０…ブロック
１２０１…書き込み座標統合部

Claims (8)

  1. 第１のブロックを単位として画像データをメモリに書き込む書き込み部と、
    前記メモリから第２のブロックを単位として画像データを読み出す読み出し部であって、１フレームの画像データが前記メモリに書き込まれている間に、前記メモリに書き込み中のフレームの画像データの読み出し要求を出力し、前記読み出し要求が許可されたことに応じて前記メモリから画像データを読み出す前記読み出し部と、
    書き込み対象の第１のブロックにおいて書き込み済みの最新のラインの位置に対応した第１の書き込み座標と、第１のブロックに含まれる全ての画素が書き込み済みである第１のブロックのうちの最新の第１のブロックの最後尾の位置に対応した第２の書き込み座標と、フレームの端部の書き込み済みの第１のブロックのうちの最新の第１のブロックの最後尾の位置に対応した第３の書き込み座標とを取得する書き込み座標取得部と、
    前記メモリに書き込み中のフレームにおける複数の第２のブロックのうちの読み出し対象となる第２のブロックの位置に対応する読み出し座標を取得する読み出し座標取得部であって、読み出しの際のデータ転送長に応じて前記読み出し座標を更新する前記読み出し座標取得部と、
    前記第１の書き込み座標と前記読み出し座標とが第１の条件を満たさず、前記第２の書き込み座標と前記読み出し座標とが第２の条件を満たさず、前記第３の書き込み座標と前記読み出し座標とが第３の条件を満たさない場合には、前記読み出し要求を許可しないように制御する制御部と
    を有することを特徴とする画像処理装置。
  2. 読み出しの際のデータ転送長は、第２のブロックのサイズに対応するデータ長より短いことを特徴とする請求項１に記載の画像処理装置。
  3. 前記第１の書き込み座標は、水平方向の座標Ｈｗ１と垂直方向の座標Ｖｗ１とを含み、前記第２の書き込み座標は、水平方向の座標Ｈｗ２と垂直方向の座標Ｖｗ２とを含み、前記第３の書き込み座標は、水平方向の座標Ｈｗ３と垂直方向の座標Ｖｗ３とを含み、前記読み出し座標は、水平方向の座標ＨＲと垂直方向の座標ＶＲとを含み、
    前記第１の条件は、Ｈｗ１がＨＲ以上、且つ、Ｖｗ１がＶＲ以上であり、前記第２の条件は、Ｈｗ２がＨＲ以上、且つ、Ｖｗ２がＶＲ以上であり、前記第３の条件は、Ｈｗ３がＨＲ以上、且つ、Ｖｗ３がＶＲ以上であることを特徴とする請求項１または２に記載の画像処理装置。
  4. 前記書き込み部は、前記１フレームの画像データに含まれる複数の第１のブロックを所定の順序で前記メモリに書き込み、
    前記読み出し部は、前記１フレームの画像データに含まれる複数の第２のブロックを前記所定の順序で前記メモリから読み出すことを特徴とする請求項１から３のいずれか１項に記載の画像処理装置。
  5. 前記１フレームの画像データに含まれる複数の第１のブロックの書き込みが全て完了した場合、前記制御部は、前記読み出し要求を許可することを特徴とする請求項１から４のいずれか１項に記載の画像処理装置。
  6. １フレームの画像データの書き込みにおいて前記書き込み部によって書き込みが開始される座標と、１フレームの画像データの読み出しにおいて前記読み出し部によって読み出しが開始される座標とが互いに異なることを特徴とする請求項１から５のいずれか１項に記載の画像処理装置。
  7. 撮像部と、
    前記撮像部により取得された画像データに対して所定の処理を行う第１の処理部と、
    前記読み出し部により読み出された画像データに対して所定の処理を行う第２の処理部とをさらに有し、
    前記書き込み部は、前記第１の処理部から出力された画像データを前記メモリに書き込み、
    前記読み出し部は、前記メモリから読み出した画像データを前記第２の処理部に出力することを特徴とする請求項１から６のいずれか１項に記載の画像処理装置。
  8. 第１のブロックを単位として画像データをメモリに書き込む書き込みステップと、
    前記メモリから第２のブロックを単位として画像データを読み出す読み出しステップであって、１フレームの画像データが前記メモリに書き込まれている間に、前記メモリに書き込み中のフレームの画像データの読み出し要求を出力し、前記読み出し要求が許可されたことに応じて前記メモリから画像データを読み出す前記読み出しステップと、
    書き込み対象の第１のブロックにおいて書き込み済みの最新のラインの位置に対応した第１の書き込み座標と、第１のブロックに含まれる全ての画素が書き込み済みである第１のブロックのうちの最新の第１のブロックの最後尾の位置に対応した第２の書き込み座標と、フレームの端部の書き込み済みの第１のブロックのうちの最新の第１のブロックの最後尾の位置に対応した第３の書き込み座標とを取得する書き込み座標取得ステップと、
    前記メモリに書き込み中のフレームにおける複数の第２のブロックのうちの読み出し対象となる第２のブロックの位置に対応する読み出し座標を取得する読み出し座標取得ステップであって、読み出しの際のデータ転送長に応じて前記読み出し座標を更新する前記読み出し座標取得ステップと、
    前記第１の書き込み座標と前記読み出し座標とが第１の条件を満たさず、前記第２の書き込み座標と前記読み出し座標とが第２の条件を満たさず、前記第３の書き込み座標と前記読み出し座標とが第３の条件を満たさない場合には、前記読み出し要求を許可しないように制御する制御ステップと
    を有することを特徴とする画像処理方法。
JP2017217396A 2017-11-10 2017-11-10 画像処理装置及び画像処理方法 Active JP7086568B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017217396A JP7086568B2 (ja) 2017-11-10 2017-11-10 画像処理装置及び画像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017217396A JP7086568B2 (ja) 2017-11-10 2017-11-10 画像処理装置及び画像処理方法

Publications (2)

Publication Number Publication Date
JP2019087209A JP2019087209A (ja) 2019-06-06
JP7086568B2 true JP7086568B2 (ja) 2022-06-20

Family

ID=66763156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017217396A Active JP7086568B2 (ja) 2017-11-10 2017-11-10 画像処理装置及び画像処理方法

Country Status (1)

Country Link
JP (1) JP7086568B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003143382A (ja) 2001-11-01 2003-05-16 Fuji Xerox Co Ltd メモリ制御装置
JP2017076887A (ja) 2015-10-15 2017-04-20 キヤノン株式会社 画像処理装置およびその制御方法、撮像装置
JP2017194736A (ja) 2016-04-18 2017-10-26 キヤノン株式会社 メモリ制御装置及びメモリ制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003143382A (ja) 2001-11-01 2003-05-16 Fuji Xerox Co Ltd メモリ制御装置
JP2017076887A (ja) 2015-10-15 2017-04-20 キヤノン株式会社 画像処理装置およびその制御方法、撮像装置
JP2017194736A (ja) 2016-04-18 2017-10-26 キヤノン株式会社 メモリ制御装置及びメモリ制御方法

Also Published As

Publication number Publication date
JP2019087209A (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
US7301565B2 (en) Correction method, correction device and photographing device
JP2007282158A (ja) 撮像装置
EP2081375A2 (en) Image processing system and camera including the same
JP2011002940A (ja) 画像処理装置及び撮像装置
JP2009111813A (ja) プロジェクタ、プロジェクタにおける画像データ取得方法及び撮像装置
JP5735227B2 (ja) 画像変換装置及び画像変換システム
JP2014086845A (ja) 画像処理装置、撮像装置
JP6263025B2 (ja) 画像処理装置及びその制御方法
JP2007267379A (ja) 画像の歪曲補正を行う画像処理装置、撮像装置及び画像の歪曲補正方法
JP7086568B2 (ja) 画像処理装置及び画像処理方法
JP2010081024A (ja) 画像補間処理装置
JP4854620B2 (ja) 電子ズーム装置およびプログラム
JP6565326B2 (ja) 撮像表示装置及びその制御方法
JP2017204170A (ja) 画像処理装置及び画像処理方法
JP5779512B2 (ja) 画像の光学歪み補正装置，画像の光学歪み補正方法，および，画像の光学歪み補正装置を有する画像生成装置
JP6762775B2 (ja) 画像処理装置、撮像装置、制御方法及びプログラム
JP2020184698A (ja) 撮像装置およびその制御方法
US20120033870A1 (en) Image data transfer apparatus and control method for the same
JP2021019313A (ja) 撮像装置およびその制御方法ならびにプログラム
JP6659195B2 (ja) 撮像装置およびその制御方法、プログラム
JP5959684B2 (ja) 画像変換システム
JP2018182551A (ja) 撮像装置
JP6828604B2 (ja) 画像処理装置、画像処理方法およびプログラム
JP4525382B2 (ja) 表示装置及び撮像装置
JP2000059800A (ja) 画像信号処理回路

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20171214

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220608

R151 Written notification of patent or utility model registration

Ref document number: 7086568

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151