JP7082473B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP7082473B2 JP7082473B2 JP2017216126A JP2017216126A JP7082473B2 JP 7082473 B2 JP7082473 B2 JP 7082473B2 JP 2017216126 A JP2017216126 A JP 2017216126A JP 2017216126 A JP2017216126 A JP 2017216126A JP 7082473 B2 JP7082473 B2 JP 7082473B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- main electrode
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
101 電源入力端子
110 電圧発生回路
111~113,123~124,142~144,181,Tr1~Tr(n+1) トランジスタ
120 電圧調整回路
121,122 定電圧素子
125 電圧設定入力トランジスタ
130 トリミング回路
131 抵抗回路イネーブルトランジスタ
140 カレントミラー回路
141 定電流源
145 インバータ
150 ランプ回路
151 デプレッショントランジスタ
160 トリミングレジスタ
170 デコーダ回路
180 電圧入出力回路
190 テスト測定用パッド
210 Xデコーダ回路
220 Yデコーダ回路
230 メモリセルアレイ回路
231 データ記憶用メモリセル
232 電圧補正用メモリセル
240 Yゲート回路
250 センスアンプ回路
C1,C2,C3 キャパシタ
CP_EN チャージポンプイネーブル信号
EN イネーブル信号
GND 接地電位
R1~Rn 抵抗
Ta 周囲温度
VBIAS バイアス電圧
VCC 電源電圧
VPP 高電圧
VRAMP ランプ電圧
VREF 参照電圧
Vnth,Vpth 閾値電圧
VZ ツェナー電圧
Claims (16)
- データ記憶用メモリセル、電圧補正用メモリセル、及びセンスアンプ回路を備えるメモリセルアレイ回路と、
前記メモリセルアレイ回路に高電圧を供給する電圧発生回路と、
前記電圧発生回路の負荷となり、前記高電圧を一定の電圧に維持する電圧調整回路と、
前記一定の電圧の基準となる複数の分圧電圧を生成し、かつ前記複数の分圧電圧の1つを選択する複数のトランジスタ群を含むラダー抵抗回路と、を備え、
前記電圧発生回路は複数のキャパシタと複数のトランジスタで構成されるチャージポンプ回路を含み、前記電圧調整回路は、前記複数の分圧電圧の1つを前記複数のトランジスタ群の中の1つで選ばれた電圧として受け入れる電圧設定用トランジスタと定電圧素子とを含み、前記電圧設定用トランジスタは、前記分圧電圧に前記定電圧素子で生成された電圧が加算されるように前記ラダー抵抗回路及び前記定電圧素子と電気的に結合され、前記ラダー抵抗回路は前記電圧設定用トランジスタの閾値電圧以下の分圧電圧を生成し、
前記分圧電圧は、参照電圧と接地電位との間に直列接続される複数の抵抗同士の共通接続ノードに発生し、前記複数のトランジスタ群の各々の第1主電極は前記抵抗同士の共通接続ノードに各別に接続され、前記複数のトランジスタ群の各々の第2主電極は共通に接続されて前記電圧設定用トランジスタの制御電極に接続され、前記複数のトランジスタ群の中の1つで選ばれた前記分圧電圧が前記電圧設定用トランジスタの制御電極に印加され、
前記直列接続される複数の抵抗と抵抗回路イネーブルトランジスタとが直列に前記接地電位側に接続され、前記抵抗回路イネーブルトランジスタがイネーブル状態にされたときに、前記分圧電圧が発生する、半導体記憶装置。 - 前記参照電圧は、バンドギャップ定電圧回路で生成される、請求項1に記載の半導体記憶装置。
- 前記分圧電圧は、10mV~100mVの単位で制御される、請求項1又は2に記載の半導体記憶装置。
- 前記定電圧素子はツェナーダイオードであり、ツェナーダイオード1個あたりのツェナー電圧は、6V~8Vの範囲に設定される、請求項1~3のいずれか一項に記載の半導体記憶装置。
- 前記電圧設定用トランジスタの一方の主電極に前記ツェナーダイオードと直列に前記ツェナーダイオードのツェナー電圧の温度特性の傾きと逆の傾きの温度特性を有する半導体素子を接続した、請求項4に記載の半導体記憶装置。
- 前記定電圧素子は、ダイオード接続されたMOSトランジスタである、請求項1~3のいずれか一項に記載の半導体記憶装置。
- 前記定電圧素子は、MOSトランジスタ、ツェナーダイオード、及び抵抗の中の少なくとも2つを組み合わせて構成される、請求項1~3のいずれか一項に記載の半導体記憶装置。
- 前記電圧設定用トランジスタは、pチャネルMOSトランジスタである、請求項1~7のいずれか一項に記載の半導体記憶装置。
- 前記電圧設定用トランジスタの他方の主電極に定電流源を有するカレントミラー回路を接続し、前記電圧調整回路に流す電流の大きさを前記定電流源の大きさにより設定する、請求項5に記載の半導体記憶装置。
- 前記カレントミラー回路は、第1主電極、第2主電極、及び制御電極を有する少なくとも第1トランジスタ、第2トランジスタ及び第3トランジスタの3つのトランジスタを含み、前記第1トランジスタの第1主電極(ドレイン)は、前記電圧設定用トランジスタの第2主電極(ドレイン)に接続され、前記第1トランジスタの第2主電極(ソース)は、ダイオード接続された前記第2トランジスタの第1主電極(ドレイン)及び制御電極(ゲート)に接続され、前記第2トランジスタの第2主電極(ソース)は接地電位に接続され、前記第3トランジスタの制御電極(ゲート)は前記第2トランジスタの第1主電極(ドレイン)及び制御電極(ゲート)に接続され、前記第3トランジスタの第1主電極(ドレイン)は前記定電流源に接続され、前記第3トランジスタの第2主電極(ソース)は前記接地電位に接続され、前記第1トランジスタの制御電極(ゲート)に前記定電流源、前記カレントミラー回路、前記電圧設定用トランジスタ、及び前記定電圧素子に流す電流をオンまたはオフするイネーブル信号を印加する、請求項9に記載の半導体記憶装置。
- 前記カレントミラー回路は、前記ラダー抵抗回路と同期してオンまたはオフする、請求項10に記載の半導体記憶装置。
- データ記憶用メモリセル、電圧補正用メモリセル、及びセンスアンプ回路を備えるメモリセルアレイ回路と、
前記メモリセルアレイ回路に高電圧を供給する電圧発生回路と、
前記電圧発生回路の負荷となり、前記高電圧を一定の電圧に維持する電圧調整回路と、
前記一定の電圧の基準となる複数の分圧電圧を生成し、かつ前記複数の分圧電圧の1つを選択する複数のトランジスタ群を含むラダー抵抗回路と、を備え、
前記電圧発生回路は複数のキャパシタと複数のトランジスタで構成されるチャージポンプ回路を含み、前記電圧調整回路は、前記複数の分圧電圧の1つを前記複数のトランジスタ群の中の1つで選ばれた電圧として受け入れる電圧設定用トランジスタと定電圧素子とを含み、前記電圧設定用トランジスタは、前記分圧電圧に前記定電圧素子で生成された電圧が加算されるように前記ラダー抵抗回路及び前記定電圧素子と電気的に結合され、前記ラダー抵抗回路は前記電圧設定用トランジスタの閾値電圧以下の分圧電圧を生成し、
前記定電圧素子はツェナーダイオードであり、ツェナーダイオード1個あたりのツェナー電圧は、6V~8Vの範囲に設定され、
前記電圧設定用トランジスタの一方の主電極に前記ツェナーダイオードと直列に前記ツェナーダイオードのツェナー電圧の温度特性の傾きと逆の傾きの温度特性を有する半導体素子を接続し、
前記電圧設定用トランジスタの他方の主電極に定電流源を有するカレントミラー回路を接続し、前記電圧調整回路に流す電流の大きさを前記定電流源の大きさにより設定し、
前記カレントミラー回路は、第1主電極、第2主電極、及び制御電極を有する少なくとも第1トランジスタ、第2トランジスタ及び第3トランジスタの3つのトランジスタを含み、前記第1トランジスタの第1主電極(ドレイン)は、前記電圧設定用トランジスタの第2主電極(ドレイン)に接続され、前記第1トランジスタの第2主電極(ソース)は、ダイオード接続された前記第2トランジスタの第1主電極(ドレイン)及び制御電極(ゲート)に接続され、前記第2トランジスタの第2主電極(ソース)は接地電位に接続され、前記第3トランジスタの制御電極(ゲート)は前記第2トランジスタの第1主電極(ドレイン)及び制御電極(ゲート)に接続され、前記第3トランジスタの第1主電極(ドレイン)は前記定電流源に接続され、前記第3トランジスタの第2主電極(ソース)は前記接地電位に接続され、前記第1トランジスタの制御電極(ゲート)に前記定電流源、前記カレントミラー回路、前記電圧設定用トランジスタ、及び前記定電圧素子に流す電流をオンまたはオフするイネーブル信号を印加し、
前記ラダー抵抗回路は、直列接続される複数の抵抗と直列接続される抵抗回路イネーブルトランジスタを含み、前記抵抗回路イネーブルトランジスタの制御電極(ゲート)に、前記直列接続される複数の抵抗に流す電流をオンまたはオフするイネーブル信号を印加し、
前記カレントミラー回路は、前記ラダー抵抗回路と同期してオンまたはオフする、半導体記憶装置。 - 前記高電圧が所定レベルに到達したとき、前記第3トランジスタと前記定電流源との共通接続ノードの電位を前記電圧発生回路が検知して、電圧生成機能動作を停止させ、前記一定の電圧が所定の電圧まで低下したときには再度前記電圧発生回路をイネーブル状態とする、請求項10~12のいずれか一項に記載の半導体記憶装置。
- 前記センスアンプ回路を介して前記電圧補正用メモリセルに格納された前記高電圧のトリミング補正値をトリミングレジスタに取り込み、前記トリミングレジスタに保持された前記トリミング補正値をデコードして、前記デコードした信号によって前記ラダー抵抗回路を構成する前記複数のトランジスタ群の1つをオンして前記分圧電圧を前記電圧設定用トランジスタの制御電極に印加する、請求項1~13のいずれか一項に記載の半導体記憶装置。
- 前記電圧調整回路の出力側に前記高電圧の大きさをモニタリングするモニター用パッドが入出力スイッチ回路を介して接続される、請求項1~14のいずれか一項に記載の半導体記憶装置。
- 前記入出力スイッチ回路をオンさせて前記モニター用パッド側から強制的に外部電圧を印加して前記メモリセルアレイ回路のストレステストを行う、請求項15に記載の半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017216126A JP7082473B2 (ja) | 2017-11-09 | 2017-11-09 | 半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017216126A JP7082473B2 (ja) | 2017-11-09 | 2017-11-09 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019087292A JP2019087292A (ja) | 2019-06-06 |
JP7082473B2 true JP7082473B2 (ja) | 2022-06-08 |
Family
ID=66763213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017216126A Active JP7082473B2 (ja) | 2017-11-09 | 2017-11-09 | 半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7082473B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7450505B2 (ja) | 2020-09-16 | 2024-03-15 | 三菱電機株式会社 | 系統安定化システムおよび系統安定化方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004025817A1 (ja) | 2002-09-11 | 2004-03-25 | Mitsubishi Denki Kabushiki Kaisha | 電圧検出回路およびこれを用いた内部電圧発生回路 |
JP2012164385A (ja) | 2011-02-07 | 2012-08-30 | Rohm Co Ltd | 半導体記憶装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0696593A (ja) * | 1992-09-14 | 1994-04-08 | Toshiba Corp | 半導体記憶装置 |
JP2831914B2 (ja) * | 1992-09-30 | 1998-12-02 | 株式会社東芝 | 半導体集積回路装置 |
JP3737525B2 (ja) * | 1994-03-11 | 2006-01-18 | 株式会社東芝 | 半導体記憶装置 |
JP3199987B2 (ja) * | 1995-08-31 | 2001-08-20 | 株式会社東芝 | 半導体集積回路装置およびその動作検証方法 |
JPH10241388A (ja) * | 1996-12-29 | 1998-09-11 | Sony Corp | 電圧供給回路および半導体不揮発性記憶装置 |
JP5067836B2 (ja) * | 2005-12-19 | 2012-11-07 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置及びその動作方法 |
JP6761654B2 (ja) * | 2016-03-25 | 2020-09-30 | ローム株式会社 | 半導体記憶装置 |
-
2017
- 2017-11-09 JP JP2017216126A patent/JP7082473B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004025817A1 (ja) | 2002-09-11 | 2004-03-25 | Mitsubishi Denki Kabushiki Kaisha | 電圧検出回路およびこれを用いた内部電圧発生回路 |
JP2012164385A (ja) | 2011-02-07 | 2012-08-30 | Rohm Co Ltd | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019087292A (ja) | 2019-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10192594B2 (en) | Semiconductor device | |
KR100362700B1 (ko) | 반도체 메모리 장치의 전압 레귤레이터 회로 | |
US20100264899A1 (en) | Semiconductor device generating voltage for temperature compensation | |
KR100422918B1 (ko) | 차동 증폭기 회로 | |
US8471537B2 (en) | Low power high voltage regulator for non-volatile memory device | |
US20050231265A1 (en) | Voltage generating circuit | |
EP0933861A1 (en) | Power source circuit for generating positive and negative voltages | |
US8076959B2 (en) | Circuits and methods for voltage detection | |
KR0141466B1 (ko) | 내부 강압회로 | |
JP2012244660A (ja) | 昇圧回路を備えた半導体装置 | |
US9054683B2 (en) | Boosting circuit | |
JP2009016929A (ja) | 負電圧検知回路及びこの負電圧検知回路を用いた半導体集積回路装置 | |
US6559710B2 (en) | Raised voltage generation circuit | |
JP7082473B2 (ja) | 半導体記憶装置 | |
EP0915407B1 (en) | Temperature correlated voltage generator circuit and corresponding voltage regulator for a single power memory cell, particularly of the FLASH-type | |
CN113628660B (zh) | 断电检测电路及半导体存储装置 | |
KR20070122131A (ko) | 부전위 방전 회로 | |
US7944281B2 (en) | Constant reference cell current generator for non-volatile memories | |
US20240161835A1 (en) | Semiconductor device | |
US6791879B1 (en) | Structure and method for programmable and non-volatile analog signal storage for a precision voltage reference | |
JP3979268B2 (ja) | 不揮発性半導体メモリの内部電源回路及び不揮発性半導体メモリ装置 | |
CN111488025B (zh) | 一种适用于高压的电源稳压电路 | |
JP6751013B2 (ja) | 温度特性調整回路 | |
US6262592B1 (en) | Voltage adjusting circuit | |
US20240072656A1 (en) | Power supply device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210824 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7082473 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |