JP7081028B2 - スイッチング制御回路 - Google Patents
スイッチング制御回路 Download PDFInfo
- Publication number
- JP7081028B2 JP7081028B2 JP2021122827A JP2021122827A JP7081028B2 JP 7081028 B2 JP7081028 B2 JP 7081028B2 JP 2021122827 A JP2021122827 A JP 2021122827A JP 2021122827 A JP2021122827 A JP 2021122827A JP 7081028 B2 JP7081028 B2 JP 7081028B2
- Authority
- JP
- Japan
- Prior art keywords
- timing
- signal
- switching element
- difference
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
- H03K17/166—Soft switching
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0009—Devices or circuits for detecting current in a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Description
本発明の実施形態は、スイッチング制御回路に関する。
大型のモータを駆動するには、耐圧の大きいMOSFETを備えた駆動回路が必要になる。この種の駆動回路の電源電圧は数百~1kV程度であるが、MOSFETのゲート電圧は10V程度である。MOSFETは、ターンオン/オフのドレイン電圧もしくは電流の遷移時間が短いほど損失が小さくなるが、ノイズは増えてしまう。
この種の駆動回路において、MOSFETのドレイン電圧やドレイン電流の微分値を一定に制御したいという要求がある。微分値を一定に制御することで、ノイズと損失をチューニングできるためである。
微分値を一定に制御するには、例えば、MOSFETのゲート信号を調整することが考えられるが、ゲート信号を生成する駆動回路にて信号遅延が発生するため、この信号遅延の影響により、微分値を想定した通りには制御できないおそれがある。
本発明の一実施形態は、ゲート信号の信号遅延の影響を受けることなく、スイッチング素子の制御対象信号と目標信号との差分を最小化することができるスイッチング制御回路を提供するものである。
本実施形態によれば、負荷を駆動するスイッチング素子の制御対象信号と、前記制御対象信号の目標信号と、の差分を検出する差分検出部と、
前記スイッチング素子のゲート信号を調整するタイミングを掃引することにより、前記差分が最小になる前記タイミングを検索するゲート調整部と、を備える、スイッチング制御回路が提供される。
前記スイッチング素子のゲート信号を調整するタイミングを掃引することにより、前記差分が最小になる前記タイミングを検索するゲート調整部と、を備える、スイッチング制御回路が提供される。
以下、図面を参照して実施の形態について説明する。なお、本件明細書と添付図面においては、理解のしやすさと図示の便宜上、一部の構成部分を省略、変更または簡易化して説明および図示しているが、同様の機能を期待し得る程度の技術内容も、本実施の形態に含めて解釈することとする。
図1はスイッチング制御回路1の概略構成を示すブロック図である。図1のスイッチング制御回路1は、差分検出部2と、ゲート調整部3とを備えている。
図1のスイッチング制御回路1は、例えば、ハイサイド側MOSFET4とローサイド側MOSFET5とを備える駆動回路6の一部を構成している。この駆動回路6は、モータ等の負荷7を駆動するものである。ハイサイド側MOSFET4とローサイド側MOSFET5は、電源電圧と接地電圧との間にカスコード接続されている。本明細書では、ハイサイド側MOSFET4とローサイド側MOSFET5を総称してスイッチング素子と呼ぶ。
ハイサイド側MOFETのゲートにはハイサイドドライバ8が接続され、ローサイド側MOFETのゲートにはローサイドドライバ9が接続されている。図1のスイッチング制御回路1は、例えばローサイドドライバ9に内蔵されている。
図1のスイッチング制御回路1内の差分検出部2は、ローサイド側MOSFET5の制御対象信号と、この制御対象信号の目標信号と、の差分を検出する。ここで、制御対象信号とは、例えば、ローサイド側MOSFET5のドレイン-ソース間電圧の1階微分値及び2階微分値の少なくとも一方である。図2(a)はローサイド側MOSFET5がターンオンする際のドレイン-ソース間電圧波形、図2(b)はドレイン-ソース間電圧の1階微分値波形、図2(c)はドレイン-ソース間電圧の2階微分値波形を示している。差分検出部2は、図2(b)に示す1階微分値と目標値との差分を検出するか、図2(c)に示す2階微分値と目標値との差分を検出する。なお、差分検出部2は、N階微分値(Nは2以上の整数)と目標値との差分を検出してもよい。すなわち、差分検出部2は、1階微分値及びN階微分値の少なくとも一方と、目標値との差分を検出する。
この他、図1のスイッチング制御回路1は、A/Dコンバータ(以下、ADC)10と、D/Aコンバータ(以下、DAC)11と、アンプ12と、を有する。
ADC10は、例えばローサイド側MOSFET5のドレイン-ソース間電圧を検出して、デジタル信号に変換する。差分検出部2は、ローサイド側MOSFET5のドレイン-ソース間電圧のデジタル信号を1階微分又は2階微分した値と、目標信号との差分を検出する。
ゲート調整部3は、ローサイド側MOSFET5のゲート信号を調整するタイミングを掃引することにより、差分検出部2で検出される差分が最小になるタイミングを検索する。より具体的には、ゲート調整部3は、ローサイド側MOSFET5のドレイン-ソース間電圧の1階微分値又は2階微分値の単位時間当たりの変化量が最大になるタイミングを検索する。
この他、図1のスイッチング制御回路1は、調整信号生成部13を備えていてもよい。
調整信号生成部13は、スイッチング素子のゲート信号を調整する調整信号を生成する。
調整信号は、差分検出部2で検出された差分に応じた信号である。ゲート調整部3は、スイッチング素子のゲート信号を調整するタイミングを掃引する期間内では、調整信号の信号波形を共通にした状態で、ゲート信号に調整信号を付加するタイミングを掃引する。ゲート調整部3は、差分が最小になるタイミングが検索された後、調整信号の信号レベルを掃引することにより、差分が最小になるときの調整信号の信号レベルを検索する。
調整信号生成部13は、スイッチング素子のゲート信号を調整する調整信号を生成する。
調整信号は、差分検出部2で検出された差分に応じた信号である。ゲート調整部3は、スイッチング素子のゲート信号を調整するタイミングを掃引する期間内では、調整信号の信号波形を共通にした状態で、ゲート信号に調整信号を付加するタイミングを掃引する。ゲート調整部3は、差分が最小になるタイミングが検索された後、調整信号の信号レベルを掃引することにより、差分が最小になるときの調整信号の信号レベルを検索する。
DAC11は、ゲート信号に調整信号を付加して調整したゲート信号をアナログ信号に変換する。アンプ12は、DAC11から出力されたアナログ信号を、ローサイド側MOSFET5のゲートを駆動するのに必要な信号振幅にまで増幅する。DAC11とアンプ12は、ゲート駆動部を構成している。
図1のスイッチング制御回路1は、記憶部14を備えていてもよい。記憶部14は、ゲート調整部3により検索された調整信号の付加タイミングと、調整信号の信号レベルとを記憶する。図1のゲート調整部3は、記憶部14に記憶された調整信号の付加タイミングと、調整信号の信号レベルとに基づいて、ゲート信号を生成する。
図3は図1のスイッチング制御回路1内の各部の信号波形を示す図である。図3では、簡略化のために、ゲート信号を調整する調整信号と制御対象信号をともに矩形状のパルスとしているが、実際には、図2(b)のような曲線波形となる。図3(a)はDAC11の出力電圧Vdacの波形、図3(b)はローサイド側MOSFET5のゲート-ソース間電圧Vgsの波形、図3(c)はローサイド側MOSFET5のドレイン-ソース間電圧Vdsの波形、図3(d)はローサイド側MOSFET5のドレイン-ソース間電圧Vdsの一階微分値dVds/dtの波形を示している。
図3(a)に示すように、ゲート調整部3は、ゲート信号を調整する調整信号のタイミングを掃引するため、DAC11の出力電圧Vdacが一時的に低下するタイミングも掃引されることになる。図3(b)に示すように、ゲート-ソース間電圧Vgsは、VDAC11の電圧変化のタイミングよりも少し遅れて変化する。VDAC11の電圧変化のタイミングが変化すると、それに同期して、少し遅れてVdsのタイミングも変化する。
図3(d)に示すように、ゲート-ソース間電圧Vgsの変化するタイミングが変化することにより、ドレイン-ソース間電圧Vdsの一階微分値dVds/dtが変化する。よって、ゲート-ソース間電圧Vgsの変化するタイミングが最適な場合には、一階微分値dVds/dtを目標値に一致させることができる。
図4はローサイド側MOSFET5のドレイン-ソース間電圧Vdsの一階微分値dVds/dtのシミュレーション波形を示す図である。図3では、ローサイド側MOSFET5がターンオンする場合の波形を模式的に示したが、図4では、ローサイド側MOSFET5がターンオフする場合のシミュレーション波形を示している。よって、図4の波形の向きは図3の波形の向きとは逆になっている。図4(a)は遅延量=1単位、図4(b)は遅延量=2単位、図4(c)は遅延量=3単位、図4(d)は遅延量=4単位、図4(e)は遅延量=5単位、及び図4(f)は遅延量=6単位の場合のシミュレーション波形を示している。ここで、「単位」とは、DAC11の出力電圧Vdacを一時的に低下させるタイミングのずれ量を示すシミュレーション上の単位基準時間である。
図4(a)~図4(f)の各図には、遅延量=0の場合の一階微分値dVds/dtの波形(実線)と、各遅延量での一階微分値dVds/dtの波形(破線)とが示されている。
遅延量が0から徐々に大きくなるにつれて、一階微分値dVds/dtが小さくなり、遅延量=4単位のときに目標値に最も近くなる。遅延量が4単位を超えると、一階微分値dVds/dtが再び大きくなり、かつタイミングもずれる。
遅延量が0から徐々に大きくなるにつれて、一階微分値dVds/dtが小さくなり、遅延量=4単位のときに目標値に最も近くなる。遅延量が4単位を超えると、一階微分値dVds/dtが再び大きくなり、かつタイミングもずれる。
図3と図4に示すように、DAC11の出力電圧Vdacを一時的に低下させるタイミングを掃引することで、ローサイド側MOSFET5のドレイン-ソース間電圧Vdsの一階微分値dVds/dtが目標値に最も近くなるタイミングを検索することができる。
ただし、図4(d)の波形(破線)を見ればわかるように、単にDAC11の出力電圧Vdacを一時的に低下させるタイミングを最適化しただけでは、一階微分値dVds/dtを目標値に一致させることはできない。
そこで、DAC11の出力電圧Vdacを一時的に低下させる最適なタイミングが検索された後に、DAC11の出力電圧Vdacの電圧振幅を掃引させて、一階微分値dVds/dtの振幅を変化させることにより、一階微分値dVds/dtが目標値に一致するときのDAC11の出力電圧Vdacを検索する。
図5はDAC11の出力電圧Vdacの電圧振幅を掃引させたときの一階微分値dVds/dtの波形変化を示す図である。図5(a)は図4(c)の遅延量=3単位での一階微分値dVds/dtの波形変化、図5(b)は図4(d)の遅延量=4単位での一階微分値dVds/dtの波形変化、図5(c)は図4(e)の遅延量=5単位での一階微分値dVds/dtの波形変化をそれぞれ示している。
図4(d)の遅延量=4単位の場合、DAC11の出力電圧Vdacの電圧振幅を掃引させることにより、一階微分値dVds/dtを目標値に一致させることができる。これに対して、図4(c)の遅延量=3単位や図4(e)の遅延量=5単位の場合、DAC11の出力電圧Vdacの電圧振幅を掃引させても、一階微分値dVds/dtを目標値に一致させることはできない。
図6は第1の実施形態によるスイッチング制御回路1の処理動作を示すフローチャートである。このフローチャートは、ローサイド側MOSFET5のドレイン-ソース間電圧Vdsの一階微分値dVds/dtを目標値に近づける処理を行うものである。
まず、調整信号生成部13は、DAC11の出力電圧Vdacを一時的に低下させるための調整信号を生成する(ステップS1)。この調整信号は、差分検出部2で検出された差分に応じた信号である。次に、DAC11の出力電圧Vdacを一時的に低下させる初期タイミングを設定し、この初期タイミングでDAC11の出力電圧Vdacを上述した調整信号にて一時的に低下させたときのローサイド側MOSFET5のドレイン-ソース間電圧Vdsを検出し、その一階微分値dVds/dtを算出する(ステップS2)。
次に、DAC11の出力電圧Vdacを上述した調整信号にて一時的に低下させるタイミングを掃引させて、各タイミングにて一階微分値dVds/dtを算出する(ステップS3)。DAC11の出力電圧Vdacを上述した調整信号にて一時的に低下させるタイミングを掃引させる過程で、一階微分値dVds/dtと目標値との差分が最小になったか否かを判定する(ステップS4)。上述したタイミングを掃引させると、一階微分値dVds/dtと目標値との差分は、徐々に小さくなり、最小値になった後に徐々に大きくなるため、差分の変化により最小値を特定することができる。ステップS4で、差分がまだ最小値でないと判定されると、ステップS3に戻る。
ステップS4で差分が最小値になったと判定されると、最小値になったときのタイミングを取得する(ステップS5)。次に、このタイミングで、上述した調整信号の電圧振幅を掃引させて、各電圧振幅にて一階微分値dVds/dtを算出する(ステップS6)。調整信号の電圧振幅を掃引させる過程で、一階微分値dVds/dtが目標値に一致したか否かを判定する(ステップS7)。一階微分値dVds/dtは、図5(a)~図5(c)に示すように、徐々に目標値に近づいていくため、一階微分値dVds/dtが目標値に一致したとき、すなわち差分=0のときの一階微分値dVds/dtが得られなければ、ステップS6に戻り、一階微分値dVds/dtが目標値に一致すると、そのときの調整信号の電圧振幅を取得する(ステップS8)。ステップS9では、ステップS5で取得した調整信号のタイミングと、ステップS8で取得した調整信号の電圧振幅とをスイッチング制御回路1内の記憶部14に記憶する(ステップS9)。これにより、スイッチング制御回路1は、記憶部14から調整信号のタイミングと電圧振幅を読み出して、DAC11の出力電圧Vdacを調整信号にて調整する。
図6の処理動作は、駆動回路6の出荷時前の検査工程で行ってもよい。駆動回路6の出荷後における、ローサイド側MOSFET5のターンオン時やターンオフ時に、記憶部14に記憶された調整信号の付加タイミングと電圧振幅を読み出してゲート信号を生成すればよい。あるいは、図6の処理動作は、出荷後に定期的又は不定期に行ってもよい。
図7は駆動回路6の出荷後に図6の処理動作を行うことを想定したスイッチング制御回路1の概略構成を示すブロック図である。図7のスイッチング制御回路1は、図1の記憶部14の一具体例としてLUT(Look Up Table)15を備えており、この他に温度センサ16を備えている。スイッチング制御回路1の周囲温度が変化すると、ローサイド側MOSFET5やスイッチング制御回路1内の各部品の電気的特性が変化し、ゲート信号に付加する調整信号の最適な付加タイミングや電圧振幅が変化するおそれがある。そこで、図7のスイッチング制御回路1は、スイッチング制御回路1の周囲温度に応じて、調整信号の付加タイミングや電圧振幅を最適化するものである。
図7の温度センサ16は、スイッチング制御回路1の周囲温度を計測する。LUT15は、複数の温度のそれぞれについて、調整信号の付加タイミングと電圧振幅とを記憶する。LUT15に情報を記憶するにあたって、スイッチング制御回路1の周囲温度を変化させて、各温度での調整信号の付加タイミングと電圧振幅の最適値をシミュレーションや実験により求めておき、その値をLUT15に温度に対応づけて記憶しておく。よって、温度センサ16にて周囲温度が計測されると、その温度での調整信号の付加タイミングと電圧振幅とをLUT15から容易に取得できる。
図7は、スイッチング制御回路1の周囲温度に応じて、調整信号の付加タイミングと電圧振幅とを最適化する例を示したが、周囲の湿度や電波障害等の環境条件に応じて調整信号の付加タイミングと電圧振幅とを最適化してもよい。あるいは、駆動回路6の電源電圧に応じて、調整信号の付加タイミングと電圧振幅とを最適化してもよい。
図8は駆動回路6の電源電圧に応じて調整信号の付加タイミングと電圧振幅とを最適化するスイッチング制御回路1の概略構成を示すブロック図である。図8のスイッチング制御回路1は、図7の温度センサ16の代わりに、ハイサイド側MOSFET4とローサイド側MOSFET5に供給される電源電圧の電圧レベルを検出する電圧センサ17を備えている。LUT15は、複数の電圧レベルのそれぞれについて、調整信号の付加タイミングと電圧振幅とを記憶する。LUT15に情報を記憶するにあたって、駆動回路6の電源電圧を変化させて、各電圧レベルでの調整信号の付加タイミングと電圧振幅の最適値をシミュレーションや実験により求めておき、その値をLUT15に電圧レベルに対応づけて記憶しておく。よって、電圧センサ17にて電源電圧の電圧レベルが検出されると、その電圧レベルでの調整信号の付加タイミングと電圧振幅とをLUT15から容易に取得できる。
図9は、温度等の環境条件等が予め定めた許容範囲から外れたときに、調整信号の付加タイミングと信号振幅の検索を行うようにしたスイッチング制御回路1のブロック図である。図9のスイッチング制御回路1は、図1の構成に加えて、許容範囲外検出部18を備えている。許容範囲外検出部18は、環境条件、前記スイッチング素子の電気特性、及び電源電圧の少なくとも一方が、予め定めた許容範囲から外れたことを検出する。ゲート調整部3は、許容範囲外検出部18にて許容範囲から外れたことが検出されたときに、調整信号の付加タイミングと信号振幅を検索する。検索された調整信号の付加タイミングと信号振幅は記憶部14に記憶されてもよい。
上述した図1~図9では、ローサイド側MOSFET5のドレイン-ソース間電圧の1階微分値又は2階微分値を目標値に一致させる制御を行う例を説明したが、ローサイド側MOSFET5のドレイン電流又はソース電流の1階微分値又は2階微分値を目標値に一致させる制御を行ってもよい。
図10はローサイド側MOSFET5のドレイン電流を検出可能な駆動回路6の一例を示すブロック図である。ローサイド側MOSFET5のソースと接地ノードの間にインダクタ19が接続されている。インダクタ19は、物理的なインダクタ素子ではなく、ローサイド側MOSFET5のソースと接地ノードの間の配線による寄生インダクタである。
ADC10には、ローサイド側MOSFET5のソースと寄生インダクタ19との接続ノードの電圧が入力される。インダクタ19の両端電圧は、ソース電流の時間変化量にインダクタンスを乗じた電圧になる。よって、
ローサイド側MOSFET5のソースと接地ノードの間に存在する寄生のインダクタ19により、ローサイド側MOSFET5のドレイン又はソース電流を電圧に変換することができ、スイッチング制御回路1の内部構成を図1~図9と同様にすることができる。
ADC10には、ローサイド側MOSFET5のソースと寄生インダクタ19との接続ノードの電圧が入力される。インダクタ19の両端電圧は、ソース電流の時間変化量にインダクタンスを乗じた電圧になる。よって、
ローサイド側MOSFET5のソースと接地ノードの間に存在する寄生のインダクタ19により、ローサイド側MOSFET5のドレイン又はソース電流を電圧に変換することができ、スイッチング制御回路1の内部構成を図1~図9と同様にすることができる。
このように、本実施形態では、ローサイド側MOSFET5のターンオン時又はターンオフ時に、ローサイド側MOSFET5のゲート信号を調整する調整信号を付加するタイミングを掃引させながら、ローサイド側MOSFET5のドレイン-ソース間電圧の一階微分値又は二階微分値と目標値との差分が最小になるタイミングを検索する。そのタイミングが検索されると、調整信号の信号振幅を掃引させながら、ローサイド側MOSFET5のドレイン-ソース間電圧の一階微分値又は二階微分値が目標値に一致するときの調整信号の信号振幅を検索する。これにより、ローサイド側MOSFET5のターンオン時又はターンオフ時に、ローサイド側MOSFET5のドレイン-ソース間電圧の一階微分値又は二階微分値を目標値に一致させることができる。
上述した実施形態では、駆動回路6内のローサイド側MOSFET5のドレイン-ソース間電圧の一階微分値又は二階微分値を目標値に一致させる例を説明したが、図6と同様の処理動作を行うことで、ハイサイド側MOSFET4のドレイン-ソース間電圧の一階微分値又は二階微分値を目標値に一致させることができる。
以上では、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1 スイッチング制御回路、2 差分検出部、3 ゲート調整部、4 ハイサイド側MOSFET、5 ローサイド側MOSFET、6 駆動回路、7 負荷、8 ハイサイドドライバ、9 ローサイドドライバ、10 ADC、11 DAC、12 アンプ、13
調整信号生成部、14 記憶部、15 LUT、16 温度センサ、17 電圧センサ、18 許容範囲外検出部、19 寄生インダクタ
調整信号生成部、14 記憶部、15 LUT、16 温度センサ、17 電圧センサ、18 許容範囲外検出部、19 寄生インダクタ
Claims (22)
- 負荷を駆動するスイッチング素子の制御対象信号と、前記制御対象信号の目標信号と、の差分を検出する差分検出部と、
前記差分に基づいて、前記スイッチング素子のゲート信号を調整する複数のタイミングから第1のタイミングを決定するゲート調整部と、を備え、
前記制御対象信号は、前記スイッチング素子のドレイン-ソース間電圧又はドレイン電流の1階微分値及び2階微分値の少なくとも1つである、制御回路。 - 前記差分検出部は、前記複数のタイミングにおける前記制御対象信号と前記目標信号の差分を検出し、
前記ゲート調整部は前記差分に基づいて前記第1のタイミングを決定する、請求項1に記載の制御回路。 - 前記ゲート調整部は、前記複数のタイミングのうち、前記差分が最小となるタイミングを前記第1のタイミングとして決定する、請求項1又は2に記載の制御回路。
- 前記差分検出部は、前記スイッチング素子がターンオン又はターンオフする際に前記差分を検出し、
前記ゲート調整部は、前記スイッチング素子がターンオン又はターンオフする際に、前記複数のタイミングのうち、前記差分が最小となるタイミングを前記第1のタイミングとして決定する、請求項1乃至3のいずれか一項に記載の制御回路。 - 前記ゲート調整部は、前記制御対象信号の変化量が最大になるタイミングを前記第1のタイミングとして決定する、請求項1乃至4のいずれか一項に記載の制御回路。
- 前記目標信号は、所定の直流レベルの目標値であり、
前記差分検出部は、前記1階微分値、前記2階微分値、及びN階(Nは3以上の整数)微分値の少なくとも1つと、前記目標値との差分を検出する、請求項1乃至5のいずれか一項に記載の制御回路。 - 前記制御対象信号は、前記スイッチング素子のドレイン電流の1階微分値及び2階微分値の少なくとも一方であり、
前記スイッチング素子のドレイン電流が流れる経路上に接続される寄生インダクタと、
前記寄生インダクタを流れる電流の時間変化に応じた電圧をデジタルの前記制御対象信号に変換するA/Dコンバータを備える、請求項6に記載の制御回路。 - 前記スイッチング素子のゲート信号を調整する調整信号を生成する調整信号生成部を備え、
前記ゲート調整部は、前記第1のタイミングを決定する期間内に、前記調整信号の信号波形を共通にした状態で前記ゲート信号に前記調整信号を付加するタイミングを決定する、請求項1乃至7のいずれか一項に記載の制御回路。 - 前記ゲート調整部は、前記第1のタイミングが決定された後、前記ゲート信号の信号振幅を掃引することにより、前記第1のタイミングが前記制御対象信号と前記目標信号とが一致するか否かを判定する、請求項1乃至8のいずれか一項に記載の制御回路。
- 環境条件、前記スイッチング素子の電気特性、及び電源電圧の少なくとも一方が、予め定めた許容範囲から外れたことを検出する許容範囲外検出部を備え、
前記ゲート調整部は、前記許容範囲から外れたことが検出されたときに、前記第1のタイミングを決定する、請求項1乃至9のいずれか一項に記載の制御回路。 - 前記ゲート調整部により決定された前記第1のタイミングを記憶する記憶部と、
前記記憶部に記憶された前記タイミングに基づいて、前記スイッチング素子の前記ゲート信号を生成するゲート駆動部と、を備える、請求項1乃至10のいずれか一項に記載の制御回路。 - 前記スイッチング素子の周囲の温度を計測する温度センサを備え、
前記記憶部は、複数の温度のそれぞれについて、対応する前記第1のタイミングを記憶しており、
前記ゲート駆動部は、前記温度センサで計測された温度に対応する前記第1のタイミングを前記記憶部から読み出して、読み出した前記第1のタイミングに基づいて、前記スイッチング素子の前記ゲート信号を生成する、請求項11に記載の制御回路。 - 前記スイッチング素子の電源電圧を検出する電圧センサを備え、
前記記憶部は、複数の電圧のそれぞれについて、対応する前記第1のタイミングを記憶しており、
前記ゲート駆動部は、前記電圧センサで検出された電圧に対応する前記第1のタイミングを前記記憶部から読み出して、読み出した前記第1のタイミングに基づいて、前記スイッチング素子の前記ゲート信号を生成する、請求項11に記載の制御回路。 - 前記複数のタイミングは、複数の遅延量に対応し、
前記第1のタイミングは、前記複数の遅延量から決定された第1の遅延量に対応する、請求項1乃至13のいずれか一項に記載の制御回路。 - 負荷を駆動するスイッチング素子のゲート信号を調整する複数のタイミングから、前記スイッチング素子の制御対象信号の変化量が最大になる第1のタイミングを決定するゲート調整部、を備える、制御回路。
- 負荷を駆動するスイッチング素子の制御対象信号と、前記制御対象信号の目標信号と、の差分を検出し、
前記差分に基づいて、前記スイッチング素子のゲート信号を調整する複数のタイミングから第1のタイミングを決定し、
前記制御対象信号は、前記スイッチング素子のドレイン-ソース間電圧又はドレイン電流の1階微分値及び2階微分値の少なくとも1つである、方法。 - 負荷を駆動するスイッチング素子のゲート信号を調整する複数のタイミングから、前記スイッチング素子の制御対象信号の変化量が最大になる第1のタイミングを決定し、
前記制御対象信号は、前記スイッチング素子のドレイン-ソース間電圧又はドレイン電流の1階微分値及び2階微分値の少なくとも1つである、方法。 - 負荷を駆動するスイッチング素子の制御対象信号と、前記制御対象信号の目標信号と、の差分を検出し、
前記差分に基づいて、前記スイッチング素子のゲート信号を調整する複数のタイミングから第1のタイミングを決定し、
前記制御対象信号は、前記スイッチング素子のドレイン-ソース間電圧又はドレイン電流の1階微分値及び2階微分値の少なくとも1つであり、
前記目標信号は、所定の直流レベルの目標値であり、
前記1階微分値、前記2階微分値、及びN階(Nは3以上の整数)微分値の少なくとも1つと、前記目標値との差分を検出する、方法。 - 負荷を駆動するスイッチング素子の制御対象信号と、前記制御対象信号の目標信号と、の差分を検出し、
前記差分に基づいて、前記スイッチング素子のゲート信号を調整する複数のタイミングから第1のタイミングを決定し、
前記第1のタイミングが決定された後、前記ゲート信号の信号振幅を掃引することにより、前記第1のタイミングが前記制御対象信号と前記目標信号とが一致するか否かを判定する、方法。 - 負荷を駆動するスイッチング素子の制御対象信号と、前記制御対象信号の目標信号と、の差分を検出し、
前記差分に基づいて、前記スイッチング素子のゲート信号を調整する複数のタイミングから第1のタイミングを決定し、
環境条件、前記スイッチング素子の電気特性、及び電源電圧の少なくとも一方が、予め定めた許容範囲から外れたことを検出し、
前記許容範囲から外れたことが検出されたときに、前記第1のタイミングを決定する、方法。 - 負荷を駆動するスイッチング素子の制御対象信号と、前記制御対象信号の目標信号と、の差分を検出し、
前記差分に基づいて、前記スイッチング素子のゲート信号を調整する複数のタイミングから第1のタイミングを決定し、
前記決定された前記第1のタイミングを記憶部に記憶し、
前記記憶部に記憶された前記タイミングに基づいて、前記スイッチング素子の前記ゲート信号を生成し、
前記スイッチング素子の周囲の温度を温度センサで計測し、
前記記憶部は、複数の温度のそれぞれについて、対応する前記第1のタイミングを記憶しており、
前記温度センサで計測された温度に対応する前記第1のタイミングを前記記憶部から読み出して、読み出した前記第1のタイミングに基づいて、前記スイッチング素子の前記ゲート信号を生成する、方法。 - 負荷を駆動するスイッチング素子の制御対象信号と、前記制御対象信号の目標信号と、の差分を検出し、
前記差分に基づいて、前記スイッチング素子のゲート信号を調整する複数のタイミングから第1のタイミングを決定し、
前記決定された前記第1のタイミングを記憶部に記憶し、
前記記憶部に記憶された前記タイミングに基づいて、前記スイッチング素子の前記ゲート信号を生成し、
前記スイッチング素子の電源電圧を電圧センサで検出し、
前記記憶部は、複数の電圧のそれぞれについて、対応する前記第1のタイミングを記憶しており、
前記電圧センサで検出された電圧に対応する前記第1のタイミングを前記記憶部から読み出して、読み出した前記第1のタイミングに基づいて、前記スイッチング素子の前記ゲート信号を生成する、方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021122827A JP7081028B2 (ja) | 2018-03-19 | 2021-07-27 | スイッチング制御回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018051623A JP6956034B2 (ja) | 2018-03-19 | 2018-03-19 | スイッチング制御回路 |
JP2021122827A JP7081028B2 (ja) | 2018-03-19 | 2021-07-27 | スイッチング制御回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018051623A Division JP6956034B2 (ja) | 2018-03-19 | 2018-03-19 | スイッチング制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021176264A JP2021176264A (ja) | 2021-11-04 |
JP7081028B2 true JP7081028B2 (ja) | 2022-06-06 |
Family
ID=67906290
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018051623A Active JP6956034B2 (ja) | 2018-03-19 | 2018-03-19 | スイッチング制御回路 |
JP2021122827A Active JP7081028B2 (ja) | 2018-03-19 | 2021-07-27 | スイッチング制御回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018051623A Active JP6956034B2 (ja) | 2018-03-19 | 2018-03-19 | スイッチング制御回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10778215B2 (ja) |
JP (2) | JP6956034B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003284319A (ja) | 2002-03-20 | 2003-10-03 | Mitsubishi Electric Corp | 駆動回路 |
JP2006042565A (ja) | 2004-07-30 | 2006-02-09 | Tokyo Electric Power Co Inc:The | 電力スイッチング回路、電力変換装置及び電力用半導体スイッチング素子の駆動方法 |
JP2013120971A (ja) | 2011-12-06 | 2013-06-17 | Denso Corp | 負荷駆動装置 |
JP2013158175A (ja) | 2012-01-31 | 2013-08-15 | Toshiba Corp | スイッチング電源及び電子機器 |
JP2014075694A (ja) | 2012-10-04 | 2014-04-24 | Renesas Electronics Corp | ゲートドライバ、及びスイッチング方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3132648B2 (ja) * | 1996-09-20 | 2001-02-05 | 富士電機株式会社 | 電力変換器におけるゲート駆動回路 |
DE10346307B3 (de) * | 2003-10-06 | 2004-12-30 | Infineon Technologies Ag | Verfahren zum schaltenden Ansteuern eines Halbleiterschaltelements |
EP2615737B1 (en) * | 2012-01-13 | 2021-05-05 | ABB Schweiz AG | Active gate drive circuit |
US9184744B2 (en) * | 2014-03-14 | 2015-11-10 | Infineon Technologies Ag | Gate signal generation with adaptive signal profiles |
JP6090256B2 (ja) * | 2014-08-05 | 2017-03-08 | 株式会社デンソー | 半導体スイッチング素子の駆動回路及び半導体スイッチング素子モジュール |
JP2017212870A (ja) * | 2016-05-20 | 2017-11-30 | 株式会社デンソー | スイッチング素子の駆動制御装置 |
US20180366970A1 (en) * | 2017-06-20 | 2018-12-20 | Ford Global Technologies, Llc | Junction temperature compensated gate driver |
JP6780596B2 (ja) * | 2017-07-18 | 2020-11-04 | トヨタ自動車株式会社 | スイッチング回路 |
CN107453593B (zh) * | 2017-08-18 | 2023-08-29 | 杰华特微电子股份有限公司 | 一种开关管驱动电路及其驱动方法 |
JP2019057757A (ja) | 2017-09-19 | 2019-04-11 | 株式会社東芝 | 制御回路、制御方法、およびプログラム |
-
2018
- 2018-03-19 JP JP2018051623A patent/JP6956034B2/ja active Active
- 2018-09-12 US US16/129,300 patent/US10778215B2/en active Active
-
2021
- 2021-07-27 JP JP2021122827A patent/JP7081028B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003284319A (ja) | 2002-03-20 | 2003-10-03 | Mitsubishi Electric Corp | 駆動回路 |
JP2006042565A (ja) | 2004-07-30 | 2006-02-09 | Tokyo Electric Power Co Inc:The | 電力スイッチング回路、電力変換装置及び電力用半導体スイッチング素子の駆動方法 |
JP2013120971A (ja) | 2011-12-06 | 2013-06-17 | Denso Corp | 負荷駆動装置 |
JP2013158175A (ja) | 2012-01-31 | 2013-08-15 | Toshiba Corp | スイッチング電源及び電子機器 |
JP2014075694A (ja) | 2012-10-04 | 2014-04-24 | Renesas Electronics Corp | ゲートドライバ、及びスイッチング方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021176264A (ja) | 2021-11-04 |
JP6956034B2 (ja) | 2021-10-27 |
US20190288682A1 (en) | 2019-09-19 |
US10778215B2 (en) | 2020-09-15 |
JP2019165558A (ja) | 2019-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7589983B1 (en) | Power converter controller controlled by variable reference voltage generated by dual output digital to analog converter | |
US8300381B2 (en) | Low cost high speed spark voltage and flame drive signal generator | |
US8248176B2 (en) | Current source circuit and delay circuit and oscillating circuit using the same | |
US8346377B2 (en) | Electronic control apparatus | |
CN1216458C (zh) | 带有温度补偿电路的半导体器件 | |
US7675346B2 (en) | Switching control system to reduce coil output voltage when commencing coil charging | |
US7350974B2 (en) | Temperature detection circuit | |
US10852329B2 (en) | High precision current sensing using sense amplifier with digital AZ offset compensation | |
JP2019132618A (ja) | 半導体装置、負荷駆動システムおよびインダクタ電流の電流検出方法 | |
US20160043713A1 (en) | Drive circuit for semiconductor switching element and semiconductor switching element module having the same | |
JP2008249374A (ja) | 温度検出回路 | |
CN109088531B (zh) | 电力变换单元的驱动电路及驱动方法、电力变换单元以及电力变换装置 | |
JP5880493B2 (ja) | 温度検出装置 | |
JP7081028B2 (ja) | スイッチング制御回路 | |
US8907653B2 (en) | Circuit of outputting temperature compensation power voltage from variable power and method thereof | |
JP2009512406A (ja) | 一次側が制御された電力変換器用の可変スイッチング周波数を有するスイッチング制御回路 | |
CN117459055A (zh) | 用于功率晶体管的栅极电荷剖析器 | |
JP6924277B2 (ja) | パワーモジュール | |
US10404241B2 (en) | Electronic device | |
US7091630B2 (en) | Device and method for inhibiting power fluctuation | |
US20170207702A1 (en) | Feedback control circuit and method thereof | |
KR100834590B1 (ko) | 셔터용 액튜에이터 구동 회로 및 셔터용 액튜에이터 장치 | |
KR100836900B1 (ko) | 전류 감지 회로 | |
JP2018098848A (ja) | パワーモジュール及び半導体装置 | |
JP6894983B2 (ja) | パワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7081028 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |