JP7080113B2

JP7080113B2 - 薄膜製造方法、スパッタリング装置

Info

Publication number: JP7080113B2
Application number: JP2018120067A
Authority: JP
Inventors: 透増井; 章弘大倉; 大輔高田
Original assignee: Ulvac Inc
Current assignee: Ulvac Inc
Priority date: 2018-06-25
Filing date: 2018-06-25
Publication date: 2022-06-03
Anticipated expiration: 2038-06-25
Also published as: JP2020002392A

Description

本発明はスパッタリング装置の技術に係り、特に、スパッタリング装置が異常放電を発生させたときに正常な状態に復帰する技術に関する。

スパッタリングによる薄膜の製造は、半導体の分野や機械部品の生産分野などに広く用いられており、誘電体の薄膜を形成するためには、カソード電極に交流電圧を印加して誘電体のターゲットをスパッタリングする技術が用いられている。

図７のグラフは、二個のカソード電極９００Ａ、９００Ｂに印加される電圧の波形を示しており、各グラフの上側が接地電位Ｖ_GND、下側がスパッタ電圧Ｖ_SUPであり、二個のカソード電極９００Ａ、９００Ｂに交互にスパッタ電圧Ｖ_SUPが導通時間Ｔ₀の間印加されているが、異常電流や異常電圧が検出されるとスパッタ電圧Ｖ_SUPの出力は停止される。

図７のグラフでは、二個のカソード電極９００Ａ、９００Ｂに印加されていた電圧が時刻ｔ₉₀₁でそれぞれ反転し、一方のカソード電極９００Ａは接地電位Ｖ_GNDに接続され、他方のカソード電極９００Ｂにはスパッタ電圧Ｖ_SUPの印加が開始されているが、導通期間Ｔ₀が経過する前に時刻ｔ₉₀₂に於いて異常電流又は異常電圧が検出され、スパッタ電圧Ｖ_SUPが印加されていたカソード電極９００Ｂは接地電位Ｖ_GNDに接続される。

異常電圧や異常電流は、ターゲット表面近傍で異常放電が発生した場合に検出されることが知られており、異常放電が発生したカソード電極９００Ｂが所定の停止時間Ｐ₉₀₁の間接地電位Ｖ_GND、に接続されると、異常放電を発生させた原因は消滅し、そのカソード電極９００Ｂにスパッタ電圧Ｖ_SUPを印加できるようになる。

しかしながら停止時間Ｐ₉₀₁が経過した後であっても異常放電の原因が消滅しておらず、スパッタ電圧Ｖ_SUPを印加すると異常放電が再発生し、異常電圧や異常電流が検出される場合がある。

図７のグラフでは、停止時間Ｐ₉₀₁が経過し、スパッタ電圧Ｖ_SUPの印加を再開した時刻ｔ₉₀₃の直後に異常電流又は異常放電が検出されており、導通期間Ｔ₀が経過する前に異常放電があったカソード電極９００Ｂへのスパッタ電圧Ｖ_SUPの印加は停止され、接地電位Ｖ_GNDに接続されている。

この場合、接地電位Ｖ_GNDに接続された後次の停止時間が経過するとスパッタ電圧Ｖ_SUPが印加されるが、ここでは時刻ｔ_Nで開始した最後の停止時間Ｐ_Nが経過するまでスパッタ電圧Ｖ_SUPを印加する度に異常電流又は異常放電が検出され、時刻ｔ_N+1でスパッタ電圧Ｖ_SUPが交互に印加されるようになるまでには複数回の停止時間Ｐ₉₀₁～Ｐ_Nが経過している。

少ない回数の停止時間Ｐ₉₀₁～Ｐ_Nで異常放電の原因を消滅させるためには一回の停止時間Ｐ₉₀₁～Ｐ_Nを長くする必要があるため、停止時間Ｐ₉₀₁～Ｐ_Nを複数回繰り返すと長時間を要することになる。

また、一回の停止時間Ｐ₉₀₁～Ｐ_Nを長くすると、ターゲット表面近傍に発生しているプラズマが完全消滅してしまう場合があり、プラズマが完全消滅した場合には、スパッタ電圧Ｖ_SUPを印加してもプラズマが回復できず、ターゲットをスパッタリングできなくなるという問題が発生する。

プラズマを再発生させ、ターゲットのスパッタリングを再開するためには、真空槽内の圧力を上昇させ、カソード電極９００Ａ又は９００Ｂにスパッタ電圧Ｖ_SUPよりも高い電圧を印加する必要があり、プラズマを再発生させるためには更に長時間を必要することになる。また、プラズマが再発生しても、ターゲットが安定してスパッタリングされるようになるためには、所定の時間を経過させる必要もあり、スパッタリング工程の効率が悪化する原因となっている。

本発明は上記従来技術の課題を解決するために創作されたものであり、プラズマの完全消滅を防止し、スパッタリング工程を復帰させる時間を減少させるスパッタリング技術を提供することにある。

下記文献には、アーク発生時においてインバータから負荷側への電流供給を抑制し、短時間で復帰させようとする技術が記載されているが、電力供給が再開された後、異常放電は発生していないから、復帰までの経過する一回の停止時間は長時間であることが分かる。

特開２０１５－０７０６７７号公報

本発明は、異常放電から短時間で復帰でき、また、確実に復帰できる技術を提供することにある。

上記課題を解決するために、本発明は、真空槽と、前記真空槽内に配置され、スパッタ電源のＡ相側出力端子に接続されたＡ相カソード電極と、Ｂ相側出力端子に接続されたＢ相カソード電極と、前記Ａ相カソード電極に配置されたＡ相ターゲットと、前記Ｂ相カソード電極に配置されたＢ相ターゲットとを有し、前記スパッタ電源は、低電位側直流電圧端子から直流のスパッタ電圧を出力する直流電圧源と、前記Ａ相側出力端子と前記Ｂ相側出力端子のうちの少なくともいずれか一方を前記低電位側直流電圧端子に接続するように動作する主スイッチ回路と、少なくとも前記主スイッチ回路の動作を制御する制御回路と、前記主スイッチ回路に流れた電流の電流値と、前記Ａ相側出力端子と前記Ｂ相側出力端子とのうちの少なくとも前記低電位側直流電圧端子に接続された出力端子に発生した電圧の電圧値のいずれか一方又は両方の値を測定する測定装置と、を有するスパッタリング装置を用い、前記測定装置によって、前記Ａ相側出力端子と前記Ｂ相側出力端子とが交互に前記低電位側直流電圧端子に所定の導通時間ずつ接続されるスパッタ状態中に前記電流値又は前記電圧値のいずれか一方又は両方を測定値として測定し、前記測定値によってスパッタリングが正常か異常かを判断し、正常と判断すると前記スパッタ状態を維持して前記真空槽内に搬入した成膜対象物の表面に薄膜を成長させ、異常と判断すると前記Ａ相側出力端子と前記Ｂ相側出力端子とのうち、前記測定値が得られたときに前記低電位側直流電圧端子に接続されていた方である異常端子を接地電位に接続する停止状態に前記導通時間が経過する前に移行させ、所定の停止時間が経過した後前記停止状態から前記スパッタ状態に移行させる薄膜製造方法であって、前記停止時間は前記導通時間よりも長時間にしておき、前記停止時間の経過によって前記停止状態から前記スパッタ状態に移行した後、前記異常端子が前記低電位側直流電圧端子に接続されて前記測定値を測定し、前記測定値によってスパッタリングを異常と判断した場合には、前記停止時間の時間を増加させて前記スパッタ状態から前記停止状態に移行する薄膜製造方法である。
また、本発明は、前記停止時間の経過によって前記停止状態から前記スパッタ状態に移行した後に、前記異常端子とは異なる出力端子を前記低電位側直流電圧端子に接続する前に、前記異常端子が前記低電位側直流電圧端子に接続する薄膜製造方法である。
また、本発明は、前記停止時間の経過によって前記停止状態から前記スパッタ状態に移行した後に、前記異常端子を前記低電位側直流電圧端子に接続する前に、前記異常端子とは異なる出力端子を前記低電位側直流電圧端子に接続する薄膜製造方法である。
また、本発明は、前記停止状態に移行された後前記停止時間が経過する前に、前記異常端子とは異なる出力端子が前記低電位側直流電圧端子に接続される薄膜製造方法である。
また、本発明は、前記停止時間が経過する前に、前記測定値を測定して前記測定値によってスパッタリングを異常と判断すると、前記異常端子とは異なる出力端子を接地電位に接続する薄膜製造方法である。
また、本発明は、真空槽と、前記真空槽内に配置され、スパッタ電源のＡ相側出力端子に接続されたＡ相カソード電極と、Ｂ相側出力端子に接続されたＢ相カソード電極と、前記Ａ相カソード電極に配置されたＡ相ターゲットと、前記Ｂ相カソード電極に配置されたＢ相ターゲットとを有し、前記スパッタ電源は、低電位側直流電圧端子から直流のスパッタ電圧を出力する直流電圧源と、前記Ａ相側出力端子と前記Ｂ相側出力端子のうちの少なくともいずれか一方を前記低電位側直流電圧端子に接続するように動作する主スイッチ回路と、少なくとも前記主スイッチ回路の動作を制御する制御回路と、前記主スイッチ回路に流れた電流の電流値と、前記Ａ相側出力端子と前記Ｂ相側出力端子とのうちの少なくとも前記低電位側直流電圧端子に接続された出力端子に発生した電圧の電圧値のいずれか一方又は両方の値を測定する測定装置と、を有し、前記測定装置は、前記Ａ相側出力端子と前記Ｂ相側出力端子とが交互に前記低電位側直流電圧端子に所定の導通時間ずつ接続されるスパッタ状態中に前記電流値又は前記電圧値のいずれか一方又は両方を測定値として測定し、前記測定値によってスパッタリングが正常と判断されると前記スパッタ状態が維持されて前記真空槽の内部に搬入された成膜対象物の表面に薄膜が成長され、異常と判断されると前記Ａ相側出力端子と前記Ｂ相側出力端子とのうち、前記測定値が得られたときに前記低電位側直流電圧端子に接続されていた方である異常端子が接地電位に接続される停止状態に前記導通時間が経過する前に移行され、所定の停止時間が経過した後前記停止状態から前記スパッタ状態に移行されるスパッタリング装置であって、前記停止時間は前記導通時間よりも長時間に設定され、前記停止時間の経過によって前記停止状態から前記スパッタ状態に移行した後、前記異常端子が前記低電位側直流電圧端子に接続されて前記測定値が測定され、前記測定値によってスパッタリングが異常と判断された場合には、前記停止時間の時間は増加されて前記スパッタ状態から前記停止状態に移行されるスパッタリング装置である。
また、本発明は、前記停止時間の経過によって前記停止状態から前記スパッタ状態に移行された後は、前記異常端子とは異なる出力端子が前記低電位側直流電圧端子に接続される前に、前記異常端子が前記低電位側直流電圧端子に接続されるスパッタリング装置である。
また、本発明は、前記停止時間の経過によって前記停止状態から前記スパッタ状態に移行された後は、前記異常端子が前記低電位側直流電圧端子に接続される前に、前記異常端子とは異なる出力端子が前記低電位側直流電圧端子に接続されるスパッタリング装置である。
また、本発明は、前記停止状態に移行された後前記停止時間が経過する前に、前記異常端子とは異なる出力端子が前記低電位側直流電圧端子に接続されるスパッタリング装置である。
また、本発明は、前記停止時間が経過する前に、前記測定値が測定され、前記測定値によってスパッタリングが異常と判断されると、前記異常端子とは異なる出力端子は接地電位に接続されるスパッタリング装置である。

短時間の停止時間で復帰した場合には、復帰に要する時間が短くて済む。
復帰時間は短時間から徐々に長くされるので、異常状態から確実に復帰することができる。
また、停止時間が繰り返された場合もプラズマを完全消滅させる前に復帰できる確率が高くなっている。
また、本発明は主スイッチ回路を利用して異常放電から復帰させる技術であるため、主スイッチ回路とは別の回路を設ける必要が無く、単純な構成で実施することができる。

本発明の一例のスパッタリング装置そのスパッタリング装置のスパッタ電源の回路図スパッタ状態のときの電圧波形異常放電から復帰するときの電圧波形(１) 異常放電から復帰するときの電圧波形(２) 異常放電から復帰するときの電圧波形(３) 従来技術のスパッタリング装置の電圧波形の例

図１の符号２は、本発明の一例のスパッタリング装置であり、真空槽４０を有している。真空槽４０の内部には、Ａ相カソード電極１３ａとＢ相カソード電極１３ｂとが配置されており、各カソード電極１３ａ、１３ｂとそれぞれ対面する位置には、成膜対象物が配置される配置装置３３が設けられている。

配置装置３３には成膜対象物を保持する複数の保持装置３２₁、３２₂が配置されており、各保持装置３２₁、３２₂にはそれぞれ成膜対象物である基板３１₁、３１₂が配置されている。

この例では配置装置３３はモータ等の駆動装置に接続されており、駆動装置が動作すると、保持装置３２₁、３２₂は、配置装置３３に設けられた移動経路に沿って、基板３１₁、３１₂と共に真空槽４０の内部を移動するようにされている。

Ａ相カソード電極１３ａにはＡ相ターゲット１４ａが配置され、Ｂ相カソード電極１３ｂにはＢ相ターゲット１４ｂが配置されている。

各ターゲット１４ａ、１４ｂの表面は同一の平面上に配置されており、保持装置３２₁、３２₂が真空槽４０の内部を移動する際には、保持装置３２₁、３２₂に配置された基板３１₁、３１₂は各ターゲット１４ａ、１４ｂの表面と対面しながら真空槽４０の内部を移動する。

真空槽４０の外部には、真空排気装置４５とガス源４４とスパッタ電源１０とが配置されている。真空排気装置４５とガス源４４とは真空槽４０の内部に接続されており、真空排気装置４５が動作すると真空槽４０の内部が真空排気され、真空雰囲気が形成される。

ガス源４４にはアルゴン等のスパッタリングガスが充填されており、真空槽４０の内部に真空雰囲気が形成された後、ガス源４４から真空槽４０の内部にスパッタリングガスが供給されると、真空槽４０の内部はスパッタリングガスが導入された真空雰囲気にされる。

次に、スパッタ電源１０を説明すると、図２を参照し、スパッタ電源１０は、直流電圧源１１と主スイッチ回路２１とを有している。

主スイッチ回路２１はＡ相スイッチ回路２１ａとＢ相スイッチ回路２１ｂとを有しており、Ａ相スイッチ回路２１ａとＢ相スイッチ回路２１ｂとは、高電位側スイッチ素子Ｔｒ₁₁、Ｔｒ₂₁と低電位側スイッチ素子Ｔｒ₁₂、Ｔｒ₂₂とをそれぞれ有している。各スイッチ素子Ｔｒ₁₁、Ｔｒ₂₁、Ｔｒ₁₂、Ｔｒ₂₂はＩＧＢＴであるが、ＭＯＳトランジスタ等の他の素子であっても良い。

Ａ相スイッチ回路２１ａとＢ相スイッチ回路２１ｂとは、一個の高電位側スイッチ素子Ｔｒ₁₁、Ｔｒ₂₁と一個の低電位側スイッチ素子Ｔｒ₁₂、Ｔｒ₂₂とが直列接続されており、直列接続された回路の高電位側の一端は、直流電圧源１１の高電位側直流電圧端子２８_Hに接続され、低電位側の一端は低電位側直流電圧端子２８_Lに接続されている。真空槽４０は接地電位に接続されており、高電位側直流電圧端子２８_Hと低電位側直流電圧端子２８_Lとは５０ＭΩ程度の高抵抗によって真空槽４０に接続され、高抵抗を介して接地電位に接続されている。

直流電圧源１１は高電位側直流電圧端子２８_Hと低電位側直流電圧端子２８_Lとの間に直流の出力電圧を出力しており、Ａ相スイッチ回路２１ａとＢ相スイッチ回路２１ｂとには、直流電圧源１１が出力する直流の出力電圧が印加される。

スパッタ電源１０は、Ａ相側出力端子１５ａとＢ相側出力端子１５ｂとを有しており、Ａ相スイッチ回路２１ａの高電位側スイッチ素子Ｔｒ₁₁と低電位側スイッチ素子Ｔｒ₁₂とが互いに接続された接続点がＡ相側出力端子１５ａに接続され、Ｂ相スイッチ回路２１ｂの高電位側スイッチ素子Ｔｒ₂₁と低電位側スイッチ素子Ｔｒ₂₂とが互いに接続された接続点がＢ相側出力端子１５ｂに接続されている。

このスパッタ電源１０には駆動回路２５が設けられており、各スイッチ素子Ｔｒ₁₁、Ｔｒ₂₁、Ｔｒ₁₂、Ｔｒ₂₂の制御端子は駆動回路２５に接続され、駆動回路２５が出力する信号によって導通と遮断とが切り替えられるようにされている。

スパッタ電源１０には制御装置２３が設けられており、駆動回路２５と直流電圧源１１とは制御装置２３に接続され、制御装置２３が駆動回路２５の動作と直流電圧源１１の動作とを制御するようにされている。

駆動回路２５は、Ａ相スイッチ回路２１ａの高電位側スイッチ素子Ｔｒ₁₁と低電位側スイッチ素子Ｔｒ₁₂のうち、一方の素子が導通するときは他方の素子を遮断させ、また、Ｂ相スイッチ回路２１ｂの高電位側スイッチ素子Ｔｒ₂₁と低電位側スイッチ素子Ｔｒ₂₂のうち、一方の素子が導通するときは他方の素子を遮断させる。

Ａ相側出力端子１５ａはＡ相カソード電極１３ａに接続され、Ｂ相側出力端子１５ｂはＢ相カソード電極１３ｂに接続されている。

各スイッチ素子Ｔｒ₁₁、Ｔｒ₂₁、Ｔｒ₁₂、Ｔｒ₂₂の導通と遮断の切り替えによって、主スイッチ回路２１の内部接続は変更されるようになっており、Ａ相スイッチ回路２１ａの低電位側スイッチ素子Ｔｒ₁₂が導通し高電位側スイッチ素子Ｔｒ₁₁が遮断すると共にＢ相スイッチ回路２１ｂの高電位側スイッチ素子Ｔｒ₂₁が導通し低電位側スイッチ素子Ｔｒ₂₂が遮断してＡ相側出力端子１５ａは低電位側直流電圧端子２８_Lに接続されＢ相側出力端子１５ｂは高電位側直流電圧端子２８_Hに接続される接続状態をＡ相スパッタ接続と呼び、それとは逆に、Ａ相スイッチ回路２１ａの高電位側スイッチ素子Ｔｒ₁₁が導通し低電位側スイッチ素子Ｔｒ₁₂が遮断すると共にＢ相スイッチ回路２１ｂの高電位側スイッチ素子Ｔｒ₂₁が遮断し低電位側スイッチ素子Ｔｒ₂₂が導通してＡ相側出力端子１５ａは高電位側直流電圧端子２８_Hに接続されＢ相側出力端子１５ｂは低電位側直流電圧端子２８_Lに接続される接続状態をＢ相スパッタ接続と呼ぶ。

図３の符号１００ＡはＡ相カソード電極１３ａの電圧波形であり、符号１００ＢはＢ相カソード電極１３ｂの電圧波形である。

直流電圧源１１の低電位側直流電圧端子２８_Lからスパッタ電圧Ｖ_SUPが出力された状態で、Ａ相スパッタ接続とＢ相スパッタ接続とが導通時間Ｔ₀ずつ交互に繰り返されると、Ａ相カソード電極１３ａとＢ相カソード電極１３ｂとにスパッタ電圧Ｖ_SUPが導通時間Ｔ₀ずつ交互に印加される。

つまり、導通時間Ｔ₀の間スパッタ電圧Ｖ_SUPと接地電位Ｖ_GNDとが交互に繰り返し印加されてスパッタ電圧Ｖ_SUPの交流電圧が印加されていることになる。

接地電位Ｖ_GNDに接続されたカソード電極１３ａ又は１３ｂはアノードとなり、Ａ相ターゲット１４ａの表面とＢ相ターゲット１４ｂの表面に交互に放電が発生し、プラズマが形成され、Ａ相ターゲット１４ａとＢ相ターゲット１４ｂとは交互にスパッタリングされてスパッタリング粒子が交互に飛び出す。

飛び出したスパッタリング粒子はＡ相ターゲット１４ａとＢ相ターゲット１４ｂとに対面しながら通過する基板３１₁、３１₂の表面に到達し、薄膜を成長させる。

ここではＡ相ターゲット１４ａとＢ相ターゲット１４ｂとは、同一組成の絶縁物で構成されており、真空槽４０の内部に、スパッタリングガスと共に、Ａ相ターゲット１４ａとＢ相ターゲット１４ｂとから飛び出したスパッタリング粒子と反応する反応性ガスを導入した場合には、基板３１₁、３１₂の表面に、各ターゲット１４ａ、１４ｂを構成する材料と反応性ガスとが反応した生成物の薄膜が形成される。なお、図１の符号３７は防着板である。

直流電圧源１１が出力する直流電圧は、平滑用のコンデンサ２７とインダクタンス素子３６とによって平滑されている。符号３５は破壊防止の安全回路であり、安全制御回路３４によって動作される。

なお、Ａ相カソード電極１３ａの裏面とＢ相カソード電極１３ｂの裏面は真空槽４０の外部に位置し、ケース３８ａ、３８ｂによって覆われている。ケース３８ａ、３８ｂの内部には、マグネトロン磁石３３ａ、３３ｂがそれぞれ配置されており、Ａ相ターゲット１４ａとＢ相ターゲット１４ｂとはマグネトロンスパッタリングされる。

次に、異常放電が発生した場合について説明する。

スパッタ電源１０は測定装置２４を有しており、測定装置２４には、Ａ相側出力端子１５ａの電圧とＢ相側出力端子１５ｂの電圧とが入力され、測定装置２４により、Ａ相側出力端子１５ａの電圧とＢ相側出力端子１５ｂの電圧とのいずれか一方又は両方の電圧値が測定できるようにされている。

ところで、直流電圧源１１の高電位側直流電圧端子２８_Hから出力された電流は、主スイッチ回路２１を通り、Ａ相側出力端子１５ａとＢ相側出力端子１５ｂのいずれか一方の出力端子から出力され、Ａ相カソード電極１３ａとＢ相カソード電極１３ｂを通って、他方の出力端子に流入し、主スイッチ回路２１を通って低電位側直流電圧端子２８_Lから直流電圧源１１の内部に戻る。

このような電流の流れ方はＡ相スパッタ接続の状態と、Ｂ相スパッタ接続の状態のいずれの接続状態であっても同じであり、従って、Ａ相側出力端子１５ａと主スイッチ回路２１との間を接続する配線に流れる電流と、Ｂ相側出力端子１５ｂと主スイッチ回路２１との間を接続する配線の流れる電流とのうち、少なくともいずれか一方の電流の電流値を測定できるようにして、Ａ相スパッタ接続のときに流れる電流値を測定すると、Ａ相ターゲット１４ａがスパッタリングされるときに流れる電流の電流値が測定され、Ｂ相スパッタ接続のときに流れる電流を測定すると、Ｂ相ターゲット１４ｂがスパッタリングされるときに流れる電流の電流値が測定されることになる。

この例では、Ａ相側出力端子１５ａと主スイッチ回路２１との間の配線が、コイルから成る電流検出素子１６に挿通されており、スパッタ電源１０が出力した電流は、電流検出素子１６の内部を通って磁界を形成し、磁界変化によって電流検出素子１６に誘起された電圧が測定装置２４に電流値を示す信号として入力され、その結果、測定装置２４によってスパッタ電源１０から出力された電流の電流値が測定されるようになっている。Ｂ相側出力端子１５ｂと主スイッチ回路２１との間の配線が、コイルから成る電流検出素子１６に挿通されていてもよい。

このように、スパッタ電源１０では、配線の電圧と配線に流れる電流の測定値を求めることで、Ａ相ターゲット１４ａ表面のプラズマとＢ相ターゲット１４ｂ表面のプラズマとの状態が正常なスパッタが行われているか異常放電が発生しているかを検出できるようになっており、異常放電が検出されたときには制御装置２３はスパッタ電源１０からのスパッタ電圧Ｖ_SUPの出力を停止し、異常放電によるスプラッシュの発生や、ターゲット割れ等の発生を防止できるようになっている。

次に、異常放電から正常なスパッタリング工程に復帰する手順を説明すると、先ず、Ａ相ターゲット１４ａとＢ相ターゲット１４ｂとをスパッタリングする際には、真空槽４０の内部を真空排気して真空雰囲気を形成した後、スパッタリングガスを導入し、真空槽４０の内部をプラズマ発生に適した圧力の真空雰囲気にする。

真空槽４０の内部でプラズマが生成されておらず、イオンやラジカル等の活性な分子や原子が存在しない状態では、プラズマを発生させるために、制御装置２３は、直流電圧源１１と主スイッチ回路２１とを制御し、一旦生成されたプラズマを維持するときのスパッタ電圧Ｖ_SUPよりも大きな着火電圧を低電位側直流電圧端子２８_Lから出力させ、Ａ相側出力端子１５ａ又はＢ相側出力端子１５ｂからＡ相カソード電極１３ａ又はＢ相カソード電極１３ｂに印加させ、プラズマを発生させる。

次に、低電位側直流電圧端子２８_Lからスパッタ電圧Ｖ_SUPを出力させ、Ａ相スパッタ接続とＢ相スパッタ接続とを導通期間Ｔ₀ずつ交互に繰り返し、Ａ相側出力端子１５ａとＢ相側出力端子１５ｂとをスパッタ電圧Ｖ_SUPを出力する低電位側直流電圧端子２８_Lに交互に接続する。

このように、Ａ相側出力端子１５ａとＢ相側出力端子１５ｂとをスパッタ電圧Ｖ_SUPを出力する低電位側直流電圧端子２８_Lに交互に接続する状態をスパッタ状態と呼び、プラズマを発生させるときの状態を着火状態と呼ぶものとすると、着火状態によってプラズマが発生した後、スパッタ状態に移行し、スパッタ状態を継続させ、プラズマが安定したところで前段の真空装置３９から真空槽４０の内部にゲートバルブ４２₁を通って基板３１₁、３１₂を搬入し、Ａ相ターゲット１４ａとＢ相ターゲット１４ｂとに対面させながら基板３１₁、３１₂を移動させ、基板３１₁、３１₂の表面にスパッタリング粒子を到着させ、薄膜を成長させる。薄膜が所定膜厚に形成されると、搬出側のゲートバルブ４２₂から次段の真空処理装置４１に搬出される。

スパッタ状態では、少なくとも低電位側直流電圧端子２８_Lに接続されたＡ相側出力端子１５ａ又はＢ相側出力端子１５ｂの電圧値と、Ａ相ターゲット１４ａとＢ相ターゲット１４ｂとの間に流れた電流の電流値とを測定装置２４によって測定する。

制御装置２３には、基準電圧と基準電流とが設定されており、測定装置２４は制御装置２３に接続されている。制御装置２３は、測定装置２４が測定した電流値と電圧値の少なくともいずれか一方から成る測定値が制御装置２３に入力されており、制御装置２３は、入力された測定値に電圧値が含まれていれば、電圧値を基準電圧値と比較し、基準電圧よりも小さければ異常な測定値であることになり、また、入力された測定値に電流値が含まれていれば、電流値を基準電流値と比較し、基準電流値よりも大きければ異常な測定値であることになり、異常な測定値である場合には異常放電が発生していると判断し、異常な測定値でない場合には、スパッタリングが正常に行われているものと判断する。

例えば、入力された電圧値が基準電圧値よりも小さい場合は異常放電が発生したとし、また、入力された電流値が基準電流値よりも大きい場合も異常放電が発生したと判断する。

Ａ相側出力端子１５ａとＢ相側出力端子１５ｂとのうち、スパッタ状態のときに異常と判断された測定値が得られたときに低電位側直流電圧端子２８_Lに接続されていた出力端子を異常端子とすると、図４の時刻ｔ₁₀₂まではスパッタ電源１０はスパッタ状態にあり、Ａ相側出力端子１５ａとＢ相側出力端子１５ｂとから導通時間Ｔ₀のスパッタ電圧Ｖ_SUPが交互に出力されており、時刻ｔ₁₀₂でＢ相出力端子１５ｂからスパッタ電圧Ｖ_SUPが出力された後、測定された電圧値又は電流値によって異常放電が発生したと判断され、導通時間Ｔ₀が経過する前の時刻ｔ₁₀₃に於いて異常端子は直ちに接地電位Ｖ_GNDに接続されている。

異常放電の原因としては、例えばＢ相側出力端子１５ｂが異常端子とされたときにＢ相ターゲット１４ｂの表面近傍で局所的な温度上昇や局所的な抵抗値の低下、アーク発生等の物理現象によって大電流が流れたことが考えられる。

制御装置２３には、導通時間Ｔ₀よりも長時間である停止時間Ｐ₁₀₁が記憶されており、異常放電と判断されると主スイッチ回路２１により、異常端子の接続が低電位側直流電圧端子２８_Lから高電位側直流電圧端子２８_Hに変更され、異常端子は停止時間Ｐ₁₀₁の間接地電位Ｖ_GNDに接続される。異常端子が接地電位に接続される状態を停止状態と呼ぶと、図４の波形の例では、停止状態では異常端子とは異なる出力端子(ここではＡ相側出力端子１５Ａ)も接地電位Ｖ_GNDに接続される。

停止時間Ｐ₁₀₁が経過した後、時刻ｔ₁₀₄において、制御装置２３はスパッタ電源１０を停止状態からスパッタ状態に移行させ、主スイッチ回路２１によって異常端子をスパッタ電圧Ｖ_SUPが出力されている低電位側直流電圧端子２８_Lに接続し、異常端子の電圧値又はスイッチ回路２１に流れる電流値のうち少なくともいずれか一方を測定する。得られた測定値が正常なスパッタリングが行われていると判断されると、異常端子は正常な端子とされてスパッタ状態が継続され、薄膜形成が行われる。

他方、測定値から異常放電が発生していると判断された場合はスパッタ状態から停止状態に移行され、制御装置２３によって直前に終了した停止時間Ｐ₁₀₁の時間が増加されて生成された新しい長さの停止時間Ｐ₁₀₂の間、異常端子は接地電位Ｖ_GNDに接続させられる。

増加された停止時間Ｐ₁₀₂が経過した後の時刻ｔ₁₀₅に於いて停止状態からスパッタ状態に移行され、異常端子が低電位側直流電圧端子２８_Lに接続されて電圧値と電流値のうち少なくともいずれか一方が測定され、得られた測定値から正常なスパッタリングが行われているか異常放電が発生しているかが判断され、正常な場合はスパッタ状態が継続され、異常放電と判断された場合は停止状態に移行される。

このように、最初の停止時間Ｐ₁₀₁が経過した後では、停止状態とスパッタ状態とを繰り返す際に、直前の停止時間Ｐ₁₀₁、Ｐ₁₀₂、Ｐ₁₀₃が長くされた新しい長さの停止時間Ｐ₁₀₂、Ｐ₁₀₃、Ｐ₁₀₄が生成され、生成された停止時間Ｐ₁₀₂、Ｐ₁₀₃、Ｐ₁₀₄の間、異常端子は接地電位Ｖ_GNDに接続される。

そのため、接地電位Ｖ_GNDに接続される停止時間は、停止状態を繰り返す毎に増加し、停止時間Ｐ_Nが異常放電の原因が消滅するために必要な長さになると、測定値が基準電圧値以上、基準電流値以下になり、スパッタ状態が継続される。

異常端子を接地電位Ｖ_GNDに短時間接続するだけで異常の原因が消滅する場合は、停止状態とスパッタ状態とを少ない回数繰り返すだけで正常な状態に復帰することができるが、異常端子を接地電位Ｖ_GNDに短時間接続するだけでは異常の原因が消滅しない場合は、接地電位Ｖ_GNDに接続される停止時間Ｐ₁₀₁、Ｐ₁₀₂、Ｐ₁₀₃、Ｐ₁₀₄は段階的に長くされているので、異常端子は長くされた停止時間Ｐ₁₀₄の間接地電位Ｖ_GNDに接続されるようになるから、異常の原因は確実に消滅し、スパッタ状態に復帰することができる。

停止状態からスパッタ状態に移行したときに異常端子にスパッタ電圧Ｖ_SUPが印加され、異常端子が必要以上の長時間接地電位に接続されたままにはならないから、停止状態とスパッタ状態を繰り返してもプラズマは完全消滅しないようになっている。

図４では、スパッタ状態から停止状態に移行して最初の停止時間Ｐ₁₀₁が経過した後の時刻ｔ₁₀₄、ｔ₁₀₅、ｔ₁₀₆でスパッタ状態に移行し、電圧値と電流値の少なくとも一方が測定されて異常放電の発生と判断されて停止状態に移行しており、この例では最後の停止時間Ｐ₁₀₄が経過した時刻ｔ₁₀₇でスパッタ状態に移行すると正常な測定値が測定され、異常端子が正常な端子とされてスパッタ状態が維持されている。この場合、後で停止状態に移行した場合に異常端子が接地電位Ｖ_GNDに接続される停止時間は最初の停止時間Ｐ₁₀₁の長さに戻され、スパッタ状態が継続されて薄膜が成長する。

上記例では、停止状態に移行した後では、異常端子とは異なる出力端子は接地電位Ｖ_GNDに接続されていたが、図５の電圧波形のように、停止状態に於いて異常端子とは異なる出力端子からスパッタ電圧Ｖ_SUPを出力するようにしても良い。

詳述すると、図５の例では、時刻ｔ₂₀₂まではスパッタ状態であり、時刻ｔ₂₀₂に於いてＢ相側出力端子１５ｂからスパッタ電圧Ｖ_SUPが出力された後導通時間Ｔ₀が経過する前に、異常放電の発生と判断され、時刻ｔ₂₀₃に於いて停止状態に移行している。Ｂ相側出力端子１５ｂが異常端子とされ、停止状態では異常端子が接地電位Ｖ_GNDに接続されると共に、異常端子とは異なるＡ相側出力端子１５ａが低電位側直流電圧端子２８_Lに接続され、スパッタ電圧Ｖ_SUPが印加される。

異常端子とは異なるＡ相側出力端子１５ａに接続されたＡ相ターゲット１４ａの表面では異常放電は発生せず、Ａ相側出力端子１５ａの電圧値と、Ａ相側出力端子１５ａが低電位側直流電圧端子２８_Lに接続されたときの電流値とは正常であり、正常なスパッタリングが行われていると判断される。

異常端子が接地電位Ｖ_GNDに接続され、異常端子とは異なるＡ相出力端子１５ａにスパッタ電圧Ｖ_SUPが印加された状態で停止時間Ｐ₂₀₁の時間が経過した後の、時刻ｔ₂₀₄に於いてスパッタ状態に移行し、異常端子が低電位側直流電圧端子２８_Lに接続され、異常端子とは異なる出力端子が接地電位Ｖ_GNDに接続される。

その状態で異常端子の電圧値やスイッチ回路２１に流れる電流値の少なくとも一方が測定されて異常放電が発生したと判断されない場合は、異常端子は正常な端子とされてＡ相出力端子１５ａとＢ相出力端子１５ｂとにスパッタ電圧Ｖ_SUPが導通期間Ｔ₀ずつ交互に印加されるスパッタ状態が継続される。

ここでは停止時間Ｐ₂₀₁の経過後、スパッタ状態に移行して測定された測定値によって異常放電の発生と判断され、時刻ｔ₂₀₄で停止状態に移行して直前の停止時間Ｐ₂₀₁が長くされた新しい長さの停止時間Ｐ₂₀₂の間、異常端子は接地電位Ｖ_GNDに接続され、異常端子とは異なる端子は低電位側直流電圧端子２８_Lに接続される。

このように、図５の電圧波形の動作では停止状態とスパッタ状態とが繰り返され、最初の停止状態からスパッタ状態に転じた後に停止状態に移行された場合は、異常端子は直前の停止時間Ｐ₂₀₁～Ｐ₂₀₃よりも長くされた停止時間₂₀₂～Ｐ₂₀₄の間接地電位Ｖ_GNDに接続され、異常端子とは異なる端子には低電位側直流電圧端子２８_Lに接続される。

Ａ相側出力端子１５ａとＢ相側出力端子１５ｂの両方とも接地電位Ｖ_GNDに接続される期間が長くなると、プラズマが完全消滅し、スパッタ状態に移行してもプラズマを発生させることができなくなるが、この例では、異常状態に繰り返し移行される間でも、異常端子とは異なる出力端子に接続されたターゲット(この例ではＡ相ターゲット１４ａ)の表面上でプラズマが生成されるので、プラズマを完全消滅させずに済む。

言い換えれば、維持すべきプラズマ（この例ではＡ相ターゲット１４ａの表面上近傍に存在するプラズマ）に対して十分なエネルギーを供給するが、抑制すべき異常放電側のアーク（Ｂ相ターゲットに電気的結合しているプラズマ）に対しては最低限のエネルギーのみを供給することで、全部のプラズマを消滅させることなく、異常放電の原因除去、例えばアーク等の消弧、を可能としている。

それとは異なり、図６の電圧波形では、時刻ｔ₃₀₂まではスパッタ状態であり、時刻ｔ₃₀₃においてＢ相側出力端子１５ｂの測定値が異常と判断され、停止状態に移行して異常端子が接地電位Ｖ_GNDに接続されると共に、異常端子とは異なる出力端子が低電位側直流電圧端子２８_Lに接続され、異常端子とは異なる出力端子の電圧値とスイッチ回路２１に流れた電流値のうちの少なくとも一方が測定値として測定されると、異常放電が発生したものと判断され、停止時間Ｐ₃₀₁が終了する時刻ｔ₃₀₄まで、異常端子と異常端子とは異なる端子の両方が接地電位Ｖ_GNDに接続される。

時刻ｔ₃₀₄に於いてスパッタ状態に移行し、異常端子が低電位側直流電圧端子２８_Lに接続されて異常端子の電圧値やスイッチ回路２１の電流値が測定され、異常放電と判断され、導通期間Ｔ₀が経過する前に異常端子は接地電位Ｖ_GNDに接続されると共に、異常端子とは異なる出力端子が低電位側直流電圧端子２８_Lに接続されて異常端子とは異なる出力端子の電圧値やスイッチ回路２１の電流値が測定される。

この例でも、停止状態とスパッタ状態とが繰り返される度に直前の停止時間Ｐ₃₀₁、Ｐ₃₀₂、Ｐ₃₀₃が長くされた新しい長さの停止時間Ｐ₃₀₂、Ｐ₃₀₃、Ｐ₃₀₄が生成され、新しい長さの停止時間Ｐ₃₀₂、Ｐ₃₀₃、Ｐ₃₀₄が終了する迄は異常端子と異常端子とは異なる端子とが接地電位Ｖ_GNDに接続される。

図６の電圧波形の場合は停止状態とスパッタ状態とが繰り返された後、時刻ｔ₃₀₈に於いてスパッタ状態に移行すると、異常放電が発生したと判断されなくなり、スパッタ状態が継続され、薄膜形成が行われる。

なお、上記各例では停止状態からスパッタ状態に移行したときに、主スイッチ回路２１は、先ず異常端子が低電位側直流電圧端子２８_Lに接続するように動作したが、先ず異常端子とは異なる出力端子が低電位側直流電圧端子２８_Lに接続されるように動作してもよい。

上記例では、プラズマが完全消滅せずに復帰することができたが、測定した電流値又は電圧値の大きさから、制御装置２３がプラズマが完全消滅したと判断した場合には、制御装置２３は、真空槽４０内の圧力や、直流電圧源１１の低電位側直流電圧端子２８_Lの電圧を増加させ、上記の着火状態に移行してプラズマを発生させた後、スパッタ状態に移行することができる。

２……スパッタリング装置
１０……スパッタ電源
１１……直流電圧源
１３ａ……Ａ相カソード電極
１３ｂ……Ｂ相カソード電極
１４ａ……Ａ相ターゲット
１４ｂ……Ｂ相ターゲット
１５ａ……Ａ相側出力端子
１５ｂ……Ｂ相側出力端子
２１……主スイッチ回路
２４……測定装置
２８_L……低電位側直流電圧端子
２８_H……高電位側直流電圧端子
４０……真空槽

Claims

真空槽と、
前記真空槽内に配置され、スパッタ電源のＡ相側出力端子に接続されたＡ相カソード電極と、Ｂ相側出力端子に接続されたＢ相カソード電極と、
前記Ａ相カソード電極に配置されたＡ相ターゲットと、前記Ｂ相カソード電極に配置されたＢ相ターゲットとを有し、
前記スパッタ電源は、
低電位側直流電圧端子から直流のスパッタ電圧を出力する直流電圧源と、
前記Ａ相側出力端子と前記Ｂ相側出力端子のうちの少なくともいずれか一方を前記低電位側直流電圧端子に接続するように動作する主スイッチ回路と、
少なくとも前記主スイッチ回路の動作を制御する制御回路と、
前記主スイッチ回路に流れた電流の電流値と、前記Ａ相側出力端子と前記Ｂ相側出力端子とのうちの少なくとも前記低電位側直流電圧端子に接続された出力端子に発生した電圧の電圧値のいずれか一方又は両方の値を測定する測定装置と、
を有するスパッタリング装置を用い、
前記測定装置によって、前記Ａ相側出力端子と前記Ｂ相側出力端子とが交互に前記低電位側直流電圧端子に所定の導通時間ずつ接続されるスパッタ状態中に前記電流値又は前記電圧値のいずれか一方又は両方を測定値として測定し、
前記測定値によってスパッタリングが正常か異常かを判断し、
正常と判断すると前記スパッタ状態を維持して前記真空槽内に搬入した成膜対象物の表面に薄膜を成長させ、
異常と判断すると前記Ａ相側出力端子と前記Ｂ相側出力端子とのうち、前記測定値が得られたときに前記低電位側直流電圧端子に接続されていた方である異常端子を接地電位に接続する停止状態に前記導通時間が経過する前に移行させ、
所定の停止時間が経過した後前記停止状態から前記スパッタ状態に移行させる薄膜製造方法であって、
前記停止時間は前記導通時間よりも長時間にしておき、
前記停止時間の経過によって前記停止状態から前記スパッタ状態に移行した後、前記異常端子が前記低電位側直流電圧端子に接続されて前記測定値を測定し、
前記測定値によってスパッタリングを異常と判断した場合には、前記停止時間の時間を増加させて前記スパッタ状態から前記停止状態に移行し、
前記停止状態に移行された後前記停止時間が経過する前に、前記異常端子とは異なる出力端子が前記低電位側直流電圧端子に接続される
薄膜製造方法。
前記停止時間が経過する前に、前記測定値を測定して前記測定値によってスパッタリングを異常と判断すると、前記異常端子とは異なる出力端子を接地電位に接続する請求項１記載の薄膜製造方法。
真空槽と、
前記真空槽内に配置され、スパッタ電源のＡ相側出力端子に接続されたＡ相カソード電極と、Ｂ相側出力端子に接続されたＢ相カソード電極と、
前記Ａ相カソード電極に配置されたＡ相ターゲットと、前記Ｂ相カソード電極に配置されたＢ相ターゲットとを有し、
前記スパッタ電源は、
低電位側直流電圧端子から直流のスパッタ電圧を出力する直流電圧源と、
前記Ａ相側出力端子と前記Ｂ相側出力端子のうちの少なくともいずれか一方を前記低電位側直流電圧端子に接続するように動作する主スイッチ回路と、
少なくとも前記主スイッチ回路の動作を制御する制御回路と、
前記主スイッチ回路に流れた電流の電流値と、前記Ａ相側出力端子と前記Ｂ相側出力端子とのうちの少なくとも前記低電位側直流電圧端子に接続された出力端子に発生した電圧の電圧値のいずれか一方又は両方の値を測定する測定装置と、
を有し、
前記測定装置は、前記Ａ相側出力端子と前記Ｂ相側出力端子とが交互に前記低電位側直流電圧端子に所定の導通時間ずつ接続されるスパッタ状態中に前記電流値又は前記電圧値のいずれか一方又は両方を測定値として測定し、
前記測定値によってスパッタリングが正常と判断されると前記スパッタ状態が維持されて前記真空槽の内部に搬入された成膜対象物の表面に薄膜が成長され、異常と判断されると前記Ａ相側出力端子と前記Ｂ相側出力端子とのうち、前記測定値が得られたときに前記低電位側直流電圧端子に接続されていた方である異常端子が接地電位に接続される停止状態に前記導通時間が経過する前に移行され、
所定の停止時間が経過した後前記停止状態から前記スパッタ状態に移行されるスパッタリング装置であって、
前記停止時間は前記導通時間よりも長時間に設定され、
前記停止時間の経過によって前記停止状態から前記スパッタ状態に移行した後、前記異常端子が前記低電位側直流電圧端子に接続されて前記測定値が測定され、
前記測定値によってスパッタリングが異常と判断された場合には、前記停止時間の時間は増加されて前記スパッタ状態から前記停止状態に移行され、
前記停止状態に移行された後前記停止時間が経過する前に、前記異常端子とは異なる出力端子が前記低電位側直流電圧端子に接続される
スパッタリング装置。
前記停止時間が経過する前に、前記測定値が測定され、前記測定値によってスパッタリングが異常と判断されると、前記異常端子とは異なる出力端子は接地電位に接続される請求項３記載のスパッタリング装置。