JP7079144B2 - 情報処理装置及び交通信号制御装置 - Google Patents

Description

本発明は、デュアルポートＲＡＭを介してデータ信号の書き込み及び読み込みを行う情報処理装置及び交通信号制御装置に関する。

交通信号制御機は、交通管制センターなどに設置される中央装置からの制御指令を受信し、指令に基づき灯色の秒数を制御する機能や、制御機の情報（指令に基づいて制御した結果など）を中央装置へ送信する機能を有する。これらの機能は、灯色の秒数などを制御する主制御部と、中央装置との通信を行う伝送部とを備える。交通信号制御機においては、２つのＣＰＵ間における情報（データ信号）の受け渡しには、デュアルポートＲＡＭが一般的に用いられている（特許文献１参照）。

デュアルポートＲＡＭを介するデータ信号の受け渡しは、所定のハンドシェイク手順に従って実行される。ハンドシェイク手順は、典型的には、一方のＣＰＵからデータの書き込みが終了するとセットフラグがＯＮとなり、その状態を確認した他方のＣＰＵがデータの読み込みを開始する。データの読み込みが完了するとリードフラグがＯＮとなり、その状態を一方のＣＰＵが確認するとセットフラグがＯＦＦになる。セットフラグのＯＦＦ状態を他方のＣＰＵが確認すると、リードフラグはＯＦＦになる。このようにセットフラグ及びリードフラグの状態を確認した上でデータを書き込み又は読み込むことで、２つのＣＰＵ間でのデータの受け渡しが確実に行われることになる。

この種の従来技術として、例えば特許文献２には、デュアルポートＲＡＭを周期的にアクセスする第１の装置と、デュアルポートＲＡＭを非周期的にアクセスする第２の装置とを備え、第１の装置はデュアルポートＲＡＭのアクセス後、所定時間幅のアクセス可信号を出力し、かつ第２装置は該アクセス可信号の期間に同期してデュアルポートＲＡＭのアクセスを行うように構成された非同期アクセス調停方式が開示されている。

特開平８－１２４０９３号公報 特開平９－４４３９５号公報

交通信号制御機においてデュアルポートＲＡＭに対するデータの書込処理及びデータの読込処理は、典型的には、それぞれ一定の動作周期で行われる。このため、これらのタイミングが同一であったり、タイミングに揺らぎがあったりするとハンドシェイクに失敗して、次の動作周期まで処理時間が延びてしまうという問題がある。一方、特許文献２に記載のように２つの装置（ＣＰＵ）間で調停をとりながらハンドシェイクを実行する方法は、調停のための別途の処理が必要となるため、構成が複雑化するという問題がある。

特に近年、プローブデータを利用して安全運転支援やエコドライブ支援に役立つ交通パラメータを提供する運転支援システム（ＩＴＳ:Intelligent Transport System）の開発が進められている。このシステムでは、路線に設置された信号機の灯色情報を路側アンテナから車載器へ送信し、交通状況や運転シーンに応じた適正な速度や情報をドライバへ提供することを可能とする。その一方で、上述したようなハンドシェイク手順の遅延は、信号制御機から路側アンテナへ送信される灯色の時刻情報等にずれを生じさせるおそれがあるため、時々刻々と変化する灯色情報を適切なタイミングで安定に提供することが困難となる。

以上のような事情に鑑み、本発明の目的は、簡素な構成でデータ信号の受け渡しに要する処理時間を短縮することができる情報処理装置及び交通信号制御装置を提供することにある。

上記目的を達成するため、本発明の一形態に係る情報処理装置は、デュアルポートＲＡＭと、主制御部と、伝送部とを具備する。
前記デュアルポートＲＡＭは、データ信号の書き込み及び読み込みが所定の周期で行われるように構成される。
前記主制御部は、前記デュアルポートＲＡＭに第１の周期で第１のデータ信号を書き込むように構成される。
前記伝送部は、前記デュアルポートＲＡＭから前記第１の周期とは異なる第２の周期で前記第１のデータ信号を読み込むように構成される。

上記情報処理装置によれば、第１の周期と第２の周期がそれぞれ異なるため、主制御部の動作タイミングと伝送部の動作タイミングとが同一となる状態を極力回避して処理時間の短縮を図ることができる。仮に、ハンドシェイクに失敗した場合でも次回の動作タイミングでデータ信号の書き込み又は読み込みを確実に行うことができる。

前記第２の周期は、前記第１の周期よりも短く設定されてもよい。
これにより、データ信号の読み込みに要する時間の短縮を図ることができる。

前記第２の周期は、例えば、前記第１の周期の１／２の長さに設定される。

前記伝送部は、前記デュアルポートＲＡＭに前記第１の周期よりも長い第３の周期で第２のデータ信号を書き込み、前記主制御部は、前記デュアルポートＲＡＭから前記第３の周期で前記第２のデータ信号を読み出すように構成されてもよい。

本発明の一形態に係る交通信号制御装置は、デュアルポートＲＡＭと、主制御部と、伝送部とを具備する。
前記デュアルポートＲＡＭは、信号灯に関するデータ信号の書き込み及び読み込みが所定の周期で行われるように構成される。
前記主制御部は、前記デュアルポートＲＡＭに第１の周期で前記データ信号を書き込むように構成される。
前記伝送部は、前記デュアルポートＲＡＭから前記第１の周期とは異なる第２の周期で前記データ信号を読み出し、路側アンテナへ伝送するように構成される。

以上のように、本発明によれば、簡素な構成で、データ信号の受け渡しに要する処理時間を短縮することができる。

本発明の一実施形態に係る交通信号システムの概略構成図である。 上記交通信号システムにおける信号制御装置の構成を示す機能ブロック図である。 ＤＰ－ＲＡＭの典型的な構成及び動作を示す説明図である。 ＤＰ－ＲＡＭの典型的な構成及び動作を示す説明図である。 ハンドシェイク手順に要する処理時間の揺らぎを説明する概念図である。 上記信号制御装置におけるハンドシェイク手順の一例を示す図である。 上記信号制御装置の一作用を説明する図である。 上記信号制御装置におけるＤＰ－ＲＡＭの詳細を示す図である。

以下、図面を参照しながら、本発明の実施形態を説明する。

［交通信号システム］
図１は、本発明の一実施形態に係る交通信号システム１００の概略構成図である。

本実施形態の交通信号システム１００は、交通信号制御装置１０と、路側アンテナ２０とを備える。

交通信号制御装置１０は、商用電源を電力源に用いて、予め設定された点灯時間（現示秒数）及び周期で信号機Ｓの灯器１の発光（青、黄、赤）を制御する。交通信号制御装置１０は、典型的には、灯器１を支持する支柱に取り付けられた制御ボックス（図示略）に設置される。交通信号制御装置１０は、灯器１に関する信号情報を路側アンテナ２０に送信することが可能に構成される。交通信号制御装置１０は、図示しない交通管制センターと通信可能に構成されるが、これに限られない。

路側アンテナ２０は、信号機Ｓが設置される道路（あるいは路線）Ｒを走行する車両Ｖと通信可能に構成され、交通信号制御装置１０から送信された信号情報を車両Ｖへ送信することが可能に構成される。車両Ｖには図示せずとも、路側アンテナ２０から送信される信号情報を受信可能な車載器のほか、当該信号情報に基づいて運転者へ灯器１に関連する情報を提示するデバイス（ディスプレイ、スピーカなど）が設置される。

信号情報は、車両Ｖの進行方向前方に位置する信号機１の灯色に関連する情報であって、典型的には、車両Ｖの通過時における信号機１の灯色に関連する情報を含む。これにより、走行する車両Ｖに対しては、信号通過支援や赤信号減速支援等の運転支援情報を提供することが可能となる。

交通信号システム１００は、道路Ｒ又はこれに交差する道路上の他の車両や歩行者を検出し、その検出信号を路側アンテナ２０へ送信することが可能な感知器３０をさらに備えていてもよい。この場合、路側アンテナ２０は、上記信号情報だけでなく、感知器３０から送信される情報に基づいて、上記他の車両や歩行者の接近を通知する注意喚起情報などを車両Ｖへ送信することが可能に構成されてもよい。

次に、交通信号制御装置１０の詳細について説明する。

［信号制御装置］
図２は、交通信号制御装置１０の構成を示す機能ブロック図である。交通信号制御装置１０は、主制御ユニット１１（主制御部）と、伝送ユニット１２（伝送部）と、デュアルポートＲＡＭ（Random Access Memory）１３（以下、ＤＰ－ＲＡＭ１３ともいう）とを備える情報処理装置として構成される。

主制御ユニット１１は、制御部１１１と、信号生成部１１２と、クロック１１３と、メモリ１１４とを有する。制御部１１１は、ＣＰＵ（Central Processing Unit）などの演算装置で構成され、主制御ユニット１１の各部を統括的に制御する。

制御部１１１は、メモリ１１４に格納された制御設定情報に基づいて、クロック１１３で取得された時刻情報に同期して、灯器１の点灯やその切り替えを制御する。制御設定情報とは、典型的には、当該信号機Ｓの定数（以下、信号機定数ともいう）をいう。信号機定数には、階梯表、サイクル、スプリット、オフセット、時限表、感応秒数などが含まれる。メモリ１１４にはさらに、制御部１１１に所定の動作を実行させる制御プログラムや制御パラメータ等が格納される。クロック１１３に代えて、ＧＰＳ（Global Positioning System）や電波時計等が採用されてもよい。

信号生成部１１２は、制御部１１１の指令に基づいて、灯器１の発光制御指令と、路側アンテナ２０へ提供する灯器１に関する信号情報とを生成する。灯器１は、信号生成部１１２から出力される制御情報に基づいて各灯具を発光させる。

路側アンテナ２０へ提供される信号情報には、典型的には、所定秒後の灯器１の灯色に関するデータ信号が含まれる。当該データ信号は、例えば、時刻情報と、その時刻における灯色が他の色に切り替えられるまでの残り時間等を含む。信号生成部１１２は、所定の時間周期で信号情報を生成あるいは更新し、その情報をＤＰ－ＲＡＭ１３へ書き込むことが可能に構成される。

伝送ユニット１２は、制御部１２１と、通信部１２２と、クロック１２３と、メモリ１２４とを有する。制御部１２１は、ＣＰＵ（Central Processing Unit）などの演算装置で構成され、伝送ユニット１２の各部を統括的に制御する。

制御部１２１は、クロック１２３で取得された時刻情報に同期して、所定の時間周期で、主制御ユニット１１からＤＰ－ＲＡＭ１３に書き込まれた信号情報を読み出すことが可能に構成される。

通信部１２２は、交通管制センター及び路側アンテナ２０と通信可能に構成された通信モジュールを含む。通信部１２２は、ＤＰ－ＲＡＭ１３から読み出された信号情報（第１のデータ信号）を路側アンテナ２０へ伝送することが可能に構成される。通信部１２２はさらに、後述するように、交通管制センターから送信された情報（第２のデータ信号）をＤＰ－ＲＡＭ１３を介して主制御ユニット１１へ送信することが可能に構成される。通信部１２２と交通管制センター及び路側アンテナ２０との間の通信方式は特に限定されず、無線でもよいし有線であってもよい。

メモリ１２４は、制御部１２１に所定の動作を実行させる制御プログラムや制御パラメータ等が格納される。クロック１２３に代えて、ＧＰＳや電波時計等が採用されてもよい。

ＤＰ－ＲＡＭ１３は、それぞれ所定の動作周期で、主制御ユニット１１からの信号情報（データ信号）の書き込み、及び、伝送ユニット１２からの当該信号情報の読み込みが行われることが可能な記憶デバイスである。ＤＰ－ＲＡＭ１３は、後述するハンドシェイク手順に従って、主制御ユニット１１と伝送ユニット１２との間における信号情報の受け渡しを中継する機能を有する。なお、ＤＰ－ＲＡＭ１３は、主制御ユニット１１及び伝送ユニット１２とは独立して構成されるが、主制御ユニット１１側の基板あるいは伝送ユニット１２側の基板に共通に搭載されてもよい。

図３及び図４は、ＤＰ－ＲＡＭの典型的な構成及び動作を示す説明図である。なお、ハンドシェイク手順はこれに限定されず、他の手順が採用されてもよい。

図３及び図４に示すように、主制御ユニットからのデータの書き込みによりハンドシェイク手順が開始する（時刻Ｔ１）。データの書き込みが終了すると、ＤＰ－ＲＡＭのセットフラグがＯＮとなる（手順１）。セットフラグのＯＮ状態を確認した伝送ユニットはデータの読み込みを開始し（時刻Ｔ２）、データの読み込みが完了すると（時刻Ｔ３）、ＤＰ－ＲＡＭのリードフラグがＯＮとなる（手順２）。リードフラグのＯＮ状態を主制御ユニットが確認するとセットフラグがＯＦＦになる（時刻Ｔ４、手順３）。セットフラグのＯＦＦ状態を伝送ユニットが確認すると、リードフラグがＯＦＦになり、一連のハンドシェイク手順が終了する（時刻Ｔ５、手順４）。このようにセットフラグ及びリードフラグの状態を確認した上でデータを書き込み又は読み込むことで、２つの装置（主制御ユニット及び伝送ユニット）間でのデータの受け渡しが確実に行われることになる。

ここで、主制御ユニットと伝送ユニットはそれぞれ独自の計時手段（クロック１１３，１２３）を基に動作しており、各々の動作を協調させ又は調停するような機構を有していないため、各々の動作が重なって（タイミングの衝突）、データの書き込み又は読み込み処理が空ぶる場合がある。いずれか一方の動作周期や動作タイミングに時間的な揺らぎが発生した場合にも、同様の現象が起こり得る。したがって、ＤＰ－ＲＡＭに対する主制御ユニット及び伝送ユニット各々の動作周期が同一である場合、ハンドシェイク手順の開始から終了までに要する時間に最大でも当該動作周期の倍程度の揺らぎが生じ得る（図５参照）。

例えば、図５（Ａ）に示すように、手順１の直後に手順２が実行され、手順３の直後に手順４が実行された場合、一連のハンドシェイク手順に要する処理時間は最短の約２０ｍｓである。一方、図５（Ｂ）に示すように、処理周期が揺らぎ、書き込み側と読み込み側で処理が空ぶった場合（同図に手順３と手順４が一度失敗した例を示す）、処理時間は最大の約６０ｍｓとなる。この場合、処理時間に約４０ｍｓの揺らぎが生じることになる。

本実施形態に適用される交通信号システムにおいては、路線に設置された信号機の灯色情報を路側アンテナから車載器へ送信し、交通状況や運転シーンに応じた適正な速度や情報をドライバへ提供することを可能とする。その一方で、上述したようなハンドシェイク手順の遅延は、信号制御装置から路側アンテナへ送信される灯色の時刻情報等にずれを生じさせるおそれがあるため、時々刻々と変化する灯色情報を適切なタイミングで安定に提供することが困難となる。

そこで本実施形態においては、ＤＰ－ＲＡＭ１３に対する主制御ユニット１１のデータ信号の書き込み動作周期（第１の周期）と、ＤＰ－ＲＡＭに対する伝送ユニット１２のデータ信号の読み込み動作周期（第２の周期）とがそれぞれ異なる周期に設定される。このように動作周期をそれぞれで異ならせることにより、動作周期に揺らぎが生じたとしても、書き込み側あるいは読み込み側の処理が極力空ぶらないようにすることができるとともに、仮に処理が空ぶったとしても、動作周期が同一である場合と比較して、ハンドシェイク手順の処理時間の揺らぎ幅を小さくすることができる。

図６は、本実施形態の交通信号制御装置１０におけるハンドシェイク手順の一例を示す図である。同図に示すように、本実施形態では、主制御ユニット１１のデータ信号書き込み動作周期よりも、伝送ユニット１２のデータ信号読み込み動作周期の方が短い周期に設定される。これにより、ハンドシェイク手順に要する処理時間の揺らぎ幅を効果的に小さくすることができる。また、伝送ユニット１２の読み込み動作周期を小さくするほど、上記揺らぎ幅が小さくなり、ハンドシェイク手順に要する時間をほぼ一定として扱うことが可能となる。

読み込み動作周期は、特に限定されず、例えば、書き込み動作周期の１／２、１／３、１／４、１／５、あるいはそれ以下とすることができる。書き込み動作周期と読み込み動作周期との差は、主制御ユニット１１がＤＰ－ＲＡＭ１３にデータ信号を書き込む時間よりも長く設定される。これにより、データ信号の書き込み動作と読み込み動作との衝突を効果的に抑制することができる。

なお、書き込み動作周期及び読み込み動作周期は、クロック１１３，１２３から取得される時刻情報の所定のカウント数に相当する。制御部１１１，１２１に設定されるカウント数を調整することで、書き込み動作周期及び読み込み動作周期を任意に設定することができる。

本実施形態では、主制御ユニット１１による書き込み側が２０ｍｓの場合、伝送ユニット１２による読み込み動作周期は１０ｍｓに設定される。このように、読み込み動作周期を書き込み動作周期の半分（１／２）とすることで、書き込み側の処理が空ぶることはなく、手順１と手順３との間に手順２が実行されて、ハンドシェイク手順の処理時間の揺らぎ幅を効果的に短縮することができる。

例えば図７（Ａ）に示すように、手順１の直後に手順２が実行され、手順３の直後に手順４が実行された場合は、書き込み側及び読み込み側の動作周期が同一である場合と同様に、一連のハンドシェイク手順に要する処理時間は最短の約２０ｍｓである。一方、図７（Ｂ）に示すように、処理周期が揺らぎ、読み込み側で処理が空ぶった場合（同図に手順４が失敗した例を示す）、処理時間は最大の約３０ｍｓとなり、処理時間の揺らぎ幅を、約１０ｍｓにまで低減することができる。

以上のように本実施形態によれば、主制御ユニット１１と伝送ユニット１２との間のデータ信号の受け渡しに要する時間（ハンドシェイク手順に要する時間）を最小限に抑えることができるため、交通信号制御装置１０から路側アンテナ２０へ時々刻々と変化する信号情報を遅滞なく安定に送信することができる。これにより、路側アンテナ２０から車両Ｖへ提供される信号情報にタイムラグが生じるのを極力回避することができるため、各車両Ｖにおいて所望とする運転支援制御が可能となる。また、両ユニット１１，１２間での協調あるいは調停を必要としないため、交通制御装置１０の構成の簡素化を図ることができる。

［その他の構成］
図８は、ＤＰ－ＲＡＭ１３の詳細を示す説明図である。ＤＰ－ＲＡＭ１３は、主制御ユニット１１側から伝送ユニット１２側へ第１のデータ信号を受け渡すことが可能な第１のメモリ領域１３Ａと、伝送ユニット１２側から主制御ユニット１１側へ第２のデータ信号を受け渡すことが可能な第２のメモリ領域１３Ｂとを有する。

第１のデータ信号は、交通信号制御装置１０から路側アンテナ２０へ送信される信号機１に関する信号情報に相当する。第１のメモリ領域１３Ａにおいては、第１の実施形態と同様に、主制御ユニット１１により第１の動作周期で第１のデータ信号の書き込みが行われ、伝送ユニット１２により第１の動作周期の半分の長さの第２の周期で当該第１のデータ信号の読み込みが行われる。

第２のデータ信号は、例えば、交通管制センターから交通信号制御装置１０へ送信される各種の情報（例えば制御設定情報）に相当し、例えば、交通状況（交通量、渋滞の程度など）に応じて信号機定数を変更する場合に交通管制センターから送信される。

第２のメモリ領域１３Ｂにおいては所定のハンドシェイク手順に従って、伝送ユニット１２から主制御ユニット１１へ情報（第２のデータ信号）の受け渡しが行われる。このような情報は、第１のデータ信号と比較して送信のタイムラグによる影響を受けにくいため、上記第１の動作周期よりも長い第３の動作周期でデータの書き込み及び読み込みが行われる。すなわち、第３の動作周期は、２０ｍｓ以上の適宜の長さ、例えば、３０ｍｓ、５０ｍｓ、あるいは１００ｍｓ以上の長さの周期に設定される。

主制御ユニット１１は、伝送ユニット１２及びＤＰ－ＲＡＭ１３を介して受信した第２のデータ信号をメモリ１１４（図２参照）へ格納（更新）し、新たな制御設定情報に基づいて灯器１に対する発光制御指令と、路側アンテナ２０へ提供する灯器１に関する信号情報とを生成する。

本実施形態によれば、１つのＤＰ－ＲＡＭ１３で主制御ユニット１１から伝送ユニット１２への第１のデータ信号の受け渡し、及び、伝送ユニット１２から主制御ユニット１１への第２のデータ信号の受け渡しを行うことができるため、部品点数が増加することはなく、したがって交通信号制御装置１０の構成の簡素化を図ることができる。

以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。

例えば以上の実施形態では、主制御ユニット１１によるデータ信号の書き込み動作周期及び伝送ユニット１２によるデータ信号の読み込み動作周波数をそれぞれ固定としたが、これら動作周波数を動的に可変としてもよい。例えば、一連のハンドシェイク手順のうち処理の空ぶりがあったことを検出したとき、その動作周期を異なる周期に再設定することで、処理の空ぶりをより一層低減することができる。

また以上の実施形態では、主制御ユニット１１のデータ信号書き込み動作周期よりも、伝送ユニット１２のデータ信号読み込み動作周期の方が短く設定されたが、これに代えて、上記読み込み動作周期よりも上記書き込み動作周期の方が短く設定されてもよい。これによっても上述と同様の作用効果を得ることができる。

さらに以上の実施形態では、交通信号制御装置を例に挙げて説明したが、これに限られず、２つの装置間でデータ信号を受け渡すＤＰ－ＲＡＭを備えた情報処理装置に広く適用可能である。

１…灯器
１０…交通信号制御装置
１１…主制御ユニット
１２…伝送ユニット
１３…ＤＰ－ＲＡＭ
２０…路側アンテナ
３０…感知器
１００…交通信号システム
１１１，１２１…制御部
１１２…信号生成部
１１３，１２３…クロック
１２２…通信部
１１４，１２４…メモリ

Claims (4)

1. データ信号の書き込み及び読み込みが所定の周期で行われるデュアルポートＲＡＭと、
   前記デュアルポートＲＡＭに第１の周期で第１のデータ信号を書き込む主制御部と、
   前記デュアルポートＲＡＭから前記第１の周期とは異なる第２の周期で前記第１のデータ信号を読み込む伝送部と
   を具備し、
   前記伝送部は、前記デュアルポートＲＡＭに前記第１の周期よりも長い第３の周期で第２のデータ信号を書き込み、
   前記主制御部は、前記デュアルポートＲＡＭから前記第３の周期で前記第２のデータ信号を読み出す
   情報処理装置。
2. 請求項１に記載の情報処理装置であって、
   前記第２の周期は、前記第１の周期よりも短く設定される
   情報処理装置。
3. 請求項２に記載の情報処理装置であって、
   前記第２の周期は、前記第１の周期の１／２の長さに設定される
   情報処理装置。
4. 信号灯に関するデータ信号の書き込み及び読み込みが所定の周期で行われるデュアルポートＲＡＭと、
   前記デュアルポートＲＡＭに第１の周期で前記データ信号を書き込む主制御部と、
   前記デュアルポートＲＡＭから前記第１の周期とは異なる第２の周期で前記データ信号を読み込み、路側アンテナへ伝送する伝送部と
   を具備し、
   前記伝送部は、前記デュアルポートＲＡＭに前記第１の周期よりも長い第３の周期で第２のデータ信号を書き込み、
   前記主制御部は、前記デュアルポートＲＡＭから前記第３の周期で前記第２のデータ信号を読み出す
   交通信号制御装置。

Images