JP7075785B2 - 回路基板、電子回路装置、および、回路基板の製造方法 - Google Patents

回路基板、電子回路装置、および、回路基板の製造方法 Download PDF

Info

Publication number
JP7075785B2
JP7075785B2 JP2018042331A JP2018042331A JP7075785B2 JP 7075785 B2 JP7075785 B2 JP 7075785B2 JP 2018042331 A JP2018042331 A JP 2018042331A JP 2018042331 A JP2018042331 A JP 2018042331A JP 7075785 B2 JP7075785 B2 JP 7075785B2
Authority
JP
Japan
Prior art keywords
conductive
hole
circuit board
substrate
conductive paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018042331A
Other languages
English (en)
Other versions
JP2019160885A (ja
Inventor
明彦 半谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2018042331A priority Critical patent/JP7075785B2/ja
Priority to CN201910112398.0A priority patent/CN110248466B/zh
Priority to EP19161025.2A priority patent/EP3537854B1/en
Priority to US16/296,547 priority patent/US10932373B2/en
Publication of JP2019160885A publication Critical patent/JP2019160885A/ja
Application granted granted Critical
Publication of JP7075785B2 publication Critical patent/JP7075785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283After-treatment of the printed patterns, e.g. sintering or curing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0242Shape of an individual particle
    • H05K2201/0257Nanoparticles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0266Size distribution
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0272Mixed conductive particles, i.e. using different conductive particles, e.g. differing in shape
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1484Simultaneous treatments, e.g. soldering lead-in-hole components simultaneously with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Dispersion Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、基板の両面に形成された配線パターンを電気的に接続させるスルーホールを備えた回路基板に関する。
従来、絶縁基板にスルーホールを設け、スルーホールに導電材料を充填することで、基板の表面と裏面とを電気的に接続させた回路基板が知られている。
このような回路基板の例として、図7及び図8に示す例では、配線パターンとして銅箔102が形成された基板100のスルーホール101に、導電性樹脂103を充填した後、加熱して硬化させることで、基板の表面と裏面とを電気的に接続させている。
また、特許文献1に開示されている回路基板では、導電性樹脂ペーストをスルーホールに充填した後、導電性粒子を焼結することにより導電性粒子同士を融着させ、第1導電部を形成される。焼結時の第1導電部の収縮により、スルーホールの中央部にあいた空洞は、別の導電性樹脂ペーストで埋められ、導電性粒子が樹脂で固着された第2導電部が形成される。これにより、スルーホールの内壁に沿って、導電性粒子が融着した第1導電部が配置され、中央の空洞は、樹脂で導電性粒子が固着された第2導電部で充填されたスルーホールが形成されている。
特許第4012022号公報
しかしながら、上述した図7及び図8に示す回路基板や特許文献1の回路基板では、所謂スルーホール断線が生じやすい。すなわち、図7及び図8に示す回路基板では、スルーホールに充填された導電性樹脂と銅箔とが接合する面積が小さい(図7及び図8に破線で示す接合部分)。このため、基板の伸縮や曲げ、熱衝撃や環境試験などによってスルーホール及びその近傍に応力がかかった際に、配線パターンと導電材料との接合部分にクラックが生じ、スルーホール断線を生じやすい。一方、特許文献1に記載された回路基板は、一つのスルーホールの中に、導電性粒子が焼結された第1導電部と、導電性粒子が樹脂で固定された第2導電部の境界面が存在する。そのため、熱衝撃などによって境界面にクラックが生じて導電性が低下し、抵抗値が増大する可能性がある。また、スルーホールの直径が大きい場合、中央に配置される導電性樹脂ペーストの硬化時の収縮により、スルーホールの底面にくぼみを生じる。そのため、スルーホールの直径を小さく設計する必要がある。
本発明は、上記事情に鑑みてなされたものであり、導電性及び放熱性に優れ、かつ、スルーホールによる基板両面の接続信頼性を向上させることを目的とする。
本発明の一態様の回路基板は、スルーホールを有する基板と、基板の一方の面におけるスルーホール開口を塞ぐように覆い、一方の面から前記スルーホール内に挿入された第1の導電部と、基板の他方の面におけるスルーホールの開口を塞ぐように覆い、他方の面から前記スルーホール内に挿入された第2の導電部とを有する。第1の導電部のスルーホール内に挿入された部分は、スルーホールの径よりも小さい径の柱状である。第2の導電部のスルーホール内に挿入された部分は、第1の導入部の柱状の部分とスルーホールの内壁との間隙を充填する形状である。第1および第2の導電部は、いずれも、導電性粒子を焼結したものにより構成されている。
このように構成された回路基板は、以下のように製造される。すなわち、スルーホールを有する基板の一方の面からスルーホール内に、導電性粒子を溶媒に分散させた第1の導電ペーストを充填する第1ステップと、
第1の導電ペーストを加熱して、第1の導電ペーストを収縮させるとともに、導電性粒子を焼結させ、スルーホール内に挿入された部分の径が、スルーホールの径よりも小さい第1の導電部を形成する第2ステップと、
基板の他方の面から、スルーホール内壁と第1の導電部との間隙に、導電性粒子を溶媒に分散させた第2の導電ペーストを充填する第3ステップと、
第2の導電ペーストを加熱して、第2の導電ペーストを収縮させるとともに、第2の導電性ペーストの導電性粒子を焼結させ、スルーホール内壁と第1の導電部との間隙を充填する第2の導電部を形成する第4ステップとを実行する。
本発明によれば、所謂スルーホール断線を抑制し、スルーホールによる基板両面の接続信頼性を向上させることができる。
本発明の実施形態に係る回路基板の概略構成を示す断面図である。 (a)~(f)は、本発明の実施形態に係る回路基板の製造方法に係る工程を示す断面図である。 本発明の実施形態の変形例に係る回路基板の概略構成を示す断面図である。 本発明の実施形態の変形例に係る回路基板の概略構成を示す断面図である。 本発明の実施形態の他の変形例に係る回路基板の概略構成を示す断面図である。 (a)は本発明の別の実施形態に係る電子回路装置の概略構成を示す上面図であり、(b)および(c)は断面図である。 従来の回路基板の一例に係る概略構成を示す断面図である。 従来の回路基板の一例に係る概略構成を示す断面図である。
以下、本発明の一実施形態について図面を参照して説明する。なお、以下に示す図面において、理解の容易及び視認性向上のため、断面図であってもハッチングを適宜省略している。以下の説明において、同一の構成には同一の符号を付し、その説明を省略する。
<<実施形態>>
本発明の実施形態に係る回路基板1について説明する。
図1に示すように、本実施形態に係る回路基板1は、基板11、基板に設けられたスルーホール12、スルーホール12に充填された導電部13、基板11の表面側に設けられた表面側配線パターン14、及び基板11の裏面側に設けられた裏面側配線パターン15を備えている。
基板11には、所望の位置に、基板11の表面から裏面に貫通するスルーホール12が形成されている。
導電部13は、スルーホール12に充填された表面側導電部17(第1の導電部)と裏面側導電部18(第2の導電部)とからなる。
表面側導電部(第1の導電部)17は、基板11の表面におけるスルーホールの開口を塞ぐように覆い、表面側配線パターン14と接続される表面側接続部(第1の接続部)17Aと、表面側接続部から連続して形成され、スルーホール12内に向かって立設される柱部17Bとを備えている。柱部17Bの径は、スルーホール12の内径よりも小さい。表面側導電部(第1の導電部)17と表面側配線パターン14とは、一体として形成することもできる。
裏面側導電部(第2の導電部)18は、基板11の裏面におけるスルーホールの開口を塞ぐように覆い、裏面側配線パターン15と接続される裏面側接続部(第2の接続部)18Aと、裏面側接続部18Aから連続して形成され、スルーホール12内において柱部17Bに接合し、柱部17Bとスルーホール12内壁との間隙を充填する形状(以下、凹部と呼ぶ)18Bとを備えている。裏面側導電部(第2の導電部)18と裏面側配線パターン15とは、一体として形成することもできる。
表面側導電部17と裏面側導電部18とは、いずれも導電性粒子を焼結したものにより構成されている。
このように、本実施形態では、スルーホール内において、第1の導電部17の柱部17Bの径が、スルーホールの内径より小さく、第2の導電部18が、スルーホール12の内壁と柱部17Bとの間隙を充填する形状であるため、第1の導電部17と第2の導電部18とは、柱部17Bの外周面と底面において接合しており、接合面積が大きい。また、第1および第2の導電部17,18は、いずれも導電性粒子を焼結したものにより構成されているため、第1の導電部17と第2の導電部18の境界面を焼結時に強固に接合することができる。これにより、基板の伸縮や曲げ、熱衝撃や環境試験などによってスルーホール及びその近傍に応力がかかった場合でもあっても、スルーホール断線や、抵抗値の増大を生じにくい。
また、後述する製造方法のように、スルーホール12に中央に位置する第1の導電部17を第2の導電部18よりも先に形成し、その周囲の間隙を埋める第2の導電部18を後に形成することにより、第2の導電部18で充填する間隙の幅は、第1の導電部17の径に比べ相対的に小さくできる。このため、焼結時の収縮量も小さく、スルーホール12に対する導電部13全体の間隙を微小にすることができる。また、第2の導電部18の収縮量が小さいため、第2の導電部18の底面に収縮に伴うくぼみ等の変形を生じさせることもない。
なお、表面側導電部17及び裏面側導電部18の表面および裏面という呼び方は、説明の便宜上定めたものであり、表面が下側に、裏面が上側に位置する配置であってもかまわない。
第1および第2の導電部17、18は、いずれも樹脂を含まないことが望ましい。第1の導電部17は、粒径が1μmよりも小さいナノ粒子の導電性粒子を焼結したものであってもよいし、粒径が1μmよりも小さいナノ粒子の導電性粒子と、直径が1μmよりも大きく1mmよりも小さいマイクロ粒子の導電性粒子との混合物を焼結したものであってもよい。第2の導電部18もまた、粒径が1μmよりも小さいナノ粒子の導電性粒子を焼結したものであってもよいし、粒径が1μmよりも小さいナノ粒子の導電性粒子と、直径が1μmよりも大きく1mmよりも小さいマイクロ粒子の導電性粒子との混合物を焼結したものであってもよい。
いずれの場合も、第1の導電部17は、焼結前の導電性粒子の平均粒径が、第2の導電部の焼結前の導電性粒子の平均粒径と同等もしくは、それよりも小さい方が、焼結時の収縮が大きいため好ましい。
基板11の少なくとも一方の面には、スルーホールの周辺で第1の導電部17または第2の導電部18に接続された配線パターン14,15が搭載されていてもよい。配線パターン14,15は、導電性粒子を焼結したものにより構成することができる。この場合、基板11は、フレキシブルであってもよい。配線パターン14,15を導電性粒子を焼結して形成することにより、ポーラスな層にすることができるため、基板11がフレキシブルである場合も膜はがれ等を生じにくい。
続いて、このように形成された回路基板1の製造方法について図2に従って説明する。
図2(a)に示す基板11の所定の位置に、図2(b)に示すように、例えば、プレス、レーザ加工等の任意の手法により貫通孔を穿孔することで、スルーホール12を形成する。
つぎに、導電性粒子を溶媒に分散させた第1の導電ペーストを用意し、図2(c)に示すように、基板11の表面側から、スクリーン印刷等により第1の導電ペーストをスルーホール12の縁部近傍の所定範囲に塗布すると共にスルーホール12内部に充填する。
本実施形態においては、第1の導電ペーストに用いる導電性粒子には、焼結時の体積収縮を生じさせるために、粒径が1μmより小さいナノ粒子を用いることが好ましい。なお、一部は、粒径が1μm以上100μm以下のマイクロ粒子が含有されていてもよい。マイクロ粒子が含有されていることにより、体積収縮は小さくなるが、第1の導電ペーストの形状を維持したまま導電性粒子を焼結しやすくなるため、柱状形状を維持しやすくなる。例えば、第1の導電ペーストに含まれる導電性粒子は、粒径が1μmよりも小さいナノ粒子を割合が40wt%以上100wt%以下であることが好ましく、70wt%以上100wt%以下である場合にはより好ましく、75wt%以上100wt%以下である場合にはさらに好ましい。
また、第1の導電性ペーストにおける導電性粒子の割合が低すぎると、第1の導電ペーストの形状を維持したまま導電性粒子を焼結することが困難になり、柱部17Bを形成することが難しくなる。そのため、第1の導電性ペーストにおける導電性粒子の割合は、50wt%以上98wt以下であることが好ましく、60wt%以上95wt%以下である場合にはより好ましく、80wt%以上95wt%以下である場合にはさらに好ましい。
導電性ペーストは、溶媒と、導電性粒子の他に、ポリビニルピロリドンなどの分散剤や、樹脂等を含有していてもよいが、焼結時に樹脂が残存すると体積収縮が小さくなるため、樹脂(エポキシ樹脂やシリコーン樹脂、ウレタン樹脂等)を含まないものが好ましい。分散剤は、多すぎると体積収縮が小さくなるため、分散を阻害しない程度に低い濃度で添加する。
さらに、溶媒は、粘度が低すぎるとスルーホール12に充填した際に形状を維持できなくなるおそれがあるため、形状維持が確保できる程度の粘度のものを用いることが望ましい。
基板、導電性粒子、溶媒の具体的な例について、後でまとめて示す。
また、第1の導電ペーストを、スルーホール12bに充填するのと同時に、または、連続して基板11表面に表面側配線パターン14の形状に印刷等により塗布する。
続いて、図2(d)に示すように、第1の導電ペーストに電磁波や熱を加えることによって導電ペースト中の導電性粒子を焼結させる。電磁波によって焼結する場合の波長等について後で説明する。
この焼結により、導電ペーストに含まれる溶媒が揮発するとともに、導電性粒子同士が焼結(融着)するため、導電ペーストに体積収縮が生じる。従って、スルーホール縁部近傍に塗布された導電ペーストは焼結により表面側接続部17Aを形成すると共に、スルーホール12内に充填された導電ペーストは焼結によりスルーホール12の内壁から離れ中心に向かって体積収縮して柱部17Bを形成する。つまり、焼結により導電ペーストが収縮し、表面側接続部17Aと柱部17Bとからなる断面T字状の表面側導電部17が形成される。これにより、スルーホール12内壁と柱部17Bとの間に間隙19が生じる。
一例としては、厚み100μmの基板11に、直径300μmのスルーホール12を形成し、平均粒径50nmの銀粒子を有機溶媒中に85wt%で分散させた導電ペーストを充填し、160~200℃で焼結させたところ、直径が約10%収縮し、間隙19を生じた。
また、スルーホール12内の第1の導電基板11表面に塗布された導電ペーストが焼結されることにより、表面側配線パターン14が形成される。
続いて、第2の導電部18を形成するための、第2の導電ペーストを用意する。第2の導電ペースト18に含まれる導電性粒子は、粒径が1μmよりも小さいナノ粒子の割合が0wt%より大きく100wt%以下であることが好ましく、0wt%より大きく90wt%以下である場合にはより好ましく、0wt%より大きく80wt%以下である場合にはさらに好ましい。
また、第2の導電性ペーストにおける導電性粒子の割合は、50wt%以上98wt%以下であることが好ましく、60wt%以上95wt%以下である場合にはより好ましく、80wt%以上95wt%以下である場合にはさらに好ましい。
第2の導電ペーストは、表面側導電部17に用いられる第1の導電ペースト程の体積収縮を要しないため、例えば、表面側導電部17に用いられる導電ペーストよりも導電性マイクロ粒子の割合を多くすることができる。
ここでは、第2の導電ペーストとして、第1の導電ペーストと同じものを用いる。
図2(e)に示すように、基板11の裏面側から、スクリーン印刷等により第2の導電ペーストをスルーホール12の縁部近傍の所定範囲に塗布すると共に、スルーホール12内壁と柱部17Bとの間隙19に充填する。
この時、図2(e)に示すように、同時に、または、連続して、基板11の裏面に裏面側配線パターン15となる導電ペーストも塗布する。
続いて、図2(f)に示すように、第2の導電ペーストに電磁波や熱を加えることによって導電ペーストを焼結させる。これにより、スルーホール縁部近傍に塗布された導電ペーストが裏面側接続部18Aを形成すると共に、スルーホール12内壁と柱部17Bとの間隙に充填された導電ペーストが焼結されて凹部18Bを形成する。凹部18Bは、スルーホール12の中心に向かって体積収縮して柱部17Bと強固に接合する。つまり、焼結により導電ペーストが収縮し、裏面側接続部18Aと凹部18Bとからなる裏面側導電部18が形成される。
なお、スルーホール12内の第2の導電ペーストの加熱時には、第2の導電ペーストが接する第1の導電部17にも熱が伝導して、第1の導電部17も再び加熱されるため、第1の導電部17の導電性粒子と、第2の導電ペーストの導電性粒子とが焼結される。第1の導電部17と第2の導電部18の接合面は、焼結により、ほぼ一体となる。
これにより、スルーホール12内には、導電ペーストを焼結させてなる表面側導電部17及び裏面側導電部18が形成される。
また、スルーホール内の第2の導電ペーストの加熱と同時には、または、連続して、基板11表面に配線パターンの形状に塗布された第2の導電ペーストも、焼結することにより、裏面側配線パターン15が形成される。
なお、表面側接続部17A及び裏面側接続部18Aとして導電ペーストを塗布する範囲は、基板11に実装する他の電子部品や、配線パターンとの関係を考慮しつつ、適宜設定することが望ましい。基板11に曲げや伸縮等が生じた際に、スルーホール12縁部には応力が集中しやすいため、表面側接続部17A及び裏面側接続部18Aの配線パターンとの接触箇所が、スルーホール12に集中する応力の影響を受けにくい位置となるように、表面側接続部17A及び裏面側接続部18Aを塗布する導電ペーストの塗布範囲を決定することが好ましい。
このように、本実施形態によれば、第1の導電部を形成する第1の導電ペーストとして、体積収縮の大きいものを適用し、焼結により周囲に生じた間隙に、裏面側から第2の導電ペーストを充填して焼結する。したがって、表面側導電部と裏面側導電部との接合面積が大きいため、導電性及び放熱性に優れ、所謂スルーホール断線を抑制し、スルーホールによる基板両面の接続信頼性を向上させることができる。
また、スルーホールへの導電ペーストの充填と、配線パターンとしての導電ペーストの塗布を同時に行うことで、製造工程を削減させることができる。導電ペーストの塗布をスクリーン印刷により行う場合には、空気の逃げ口を取ることが容易となるため導電ペーストをスルーホール内の隅々まで充填させやすいという利点がある。
なお、配線パターンの形成は、スルーホール形成と同時でもよく、スルーホール形成より前でも後でもよい。
なお、基板11の材質としては、第1および第2の導電部17、18および配線パターン14,15を支持することができ、少なくとも表面が絶縁性であり、第1および第2の導電部17、18の形成時の焼結に耐えることができるものであればどのような材質であってもよい。ポリエチレンテレフタレート(PET)基板、ポリエチレンナフタレート(PEN)基板、ポリカーボネート(PC)基板、液晶ポリマー、ガラスエポキシ基板、紙フェノール基板、フレキシブルプリント基板、セラミック基板、ガラス含有シリコーン基板、ガラス基板、表面を絶縁層で被覆した金属基板などを用いることができる。また、基板11には、フィルム状等のフレキシブルなものを用いることも可能である。なお、基板11は、図6のように、湾曲した形状にすることも可能である。
導電性粒子の材料としては、Ag、Cu、Au、Pt、Ni、Pdなどの導電性金属のうちの1つ以上を用いることができる。
導電性粒子を分散させる溶媒としては、アミン、アルコール、エーテル、芳香族、ケトン、ニトリルなどの有機溶媒や水を用いることができる。
基板11の厚みは、100nm~3mm程度に形成することが可能である。スルーホール12の直径は、5μm以上1mm以下にすることができる。また、スルーホール内の導電体13の電気抵抗率は、10-4Ω・cm以下であることが望ましく、特に、10-6Ω・cmオーダーの低抵抗であることが望ましい。配線パターン14,15の電気抵抗率は、10-4Ω・cm以下であることが望ましく、特に、10-6Ω・cmオーダー以下の低抵抗であることが望ましい。
具体的には、導電ペーストの焼結には、光等の電磁波照射による焼結と、電磁波照射以外の方法による焼結との少なくとも一方を採用できる。基板11が光透過性を有する場合、基板11の上面、下面のいずれから光照射をしてもよい。基板11が光透過性を有さない場合、光は基板の上面から照射する。
導電性ペースト粒子を焼結させる場合、導電性粒子は、その粒子を構成する材料のバルクの融点よりも低い温度で溶融して、隣の導電性粒子と融合(融着)して、焼結される。電磁波照射で導電性ペースト粒子を焼結させる場合、照射する電磁波は、紫外、可視、赤外等いずれの波長の光や電磁波でもよいが、導電性粒子に吸収される波長を選択して用いる。導電性粒子として、Ag、Cu、Auなどを用いた場合、例えば400nm~1064nmの光を電磁波として用いることができる。また、スルーホール12よりも小さいか、または、同程度の照射径に集光した光ビームを用いることにより、光ビームが当たっていない基板11が加熱されず、樹脂基板を用いた場合でも、基板11にダメージを与えにくく、透明な基板11の透明性を維持することが可能である。また、光ビームを走査させることにより、配線パターン14,15も焼結できる。また、基板に光が照射されても何ら問題が無い場合、全面に光を照射する事でスルーホール部と配線パターン部を一括で焼結する事も出来る。
なお、配線パターン14,15は、導電ペーストを焼結して形成する例について説明したが、メッキや薄膜蒸着等の他の方法により形成することももちろん可能である。
(変形例)
ここで、変形例について説明する。
図3及び図4に示す回路基板は、基板11に形成するスルーホール12をテーパー形状にしたものである。レーザ等によりスルーホール12を穿孔することで、テーパー形状のスルーホールを形成することができる。
また、図5に示す回路基板のように、裏面側導電部が、スルーホール内壁と柱部17Bとの間に生じた間隙を必ずしも全て充填していなくともよい。
例えば、基板11の厚みの半分程度~1/4程度に充填されていても、表面側導電部と裏面側導電部との接合面積は確保されるため、スルーホール断線を抑制することができる。
図3~図5の回路基板の上述以外の構成および効果は、実施形態と同様であるので、説明を省略する。
<<別の実施形態>>
なお、上述した実施形態に係る回路基板1を用いて構成した電子回路装置について説明する。この電子回路装置は、回路基板11の両面に電子部品30を搭載した構成である。また、回路基板11の上面に抵抗140を形成されている。
電子部品30としては、どのようなものを用いてもよいが、一例としては、発光素子(LED,LD)、受光素子、集積回路、表示素子(液晶ディスプレイ、ELディスプレイ等)、車載用電子部品等を用いることができる。配線パターン14,15は、複数の電子部品30を直列や並列等の所望の回路パターンで接続するように形成する。
スルーホール12と導電部13は、両面の配線パターンを接続する位置に設けられている。
基板11として、フレキシブルなものを用いることも可能であるし、透明なものを用いることも可能である。
これにより、車載用電子部品を搭載した車載用電子回装置を構成したり、通信機器、遊戯機器、OA機器などの電子デバイスに適用することができる。例えば、自動車のインストルメント・パネル(計器表示盤)やゲーム機の表示部等に適用できる。また、基板を湾曲させることができるため、ウエアラブル(体に装着可能な)な電子デバイス(メガネ、時計、ディスプレイ、医療機器等)や、湾曲したディスプレイに適用可能である。
1・・・回路基板、11・・・基板、12・・・スルーホール、13・・・導電部、14・・・表面側配線パターン、15・・・裏面側配線パターン、17・・・表面側導電部、17A・・・表面側接続部、17B・・・柱部、18・・・裏面側導電部、18A・・・裏面側接続部、18B・・・凹部

Claims (19)

  1. スルーホールを有する基板と、
    前記基板の一方の面における前記スルーホールの開口を塞ぐように覆い、前記一方の面から前記スルーホール内に挿入された第1の導電部と、
    前記基板の他方の面における前記スルーホールの開口を塞ぐように覆い、前記他方の面から前記スルーホール内に挿入された第2の導電部とを有し、
    前記第1の導電部の前記スルーホール内に挿入された部分は、前記スルーホールの径よりも小さい径の柱状であり、
    前記第2の導電部の前記スルーホール内に挿入された部分は、前記第1の導部の前記柱状の部分と前記スルーホールの内壁との間隙を充填する形状であり、
    前記第1および第2の導電部は、いずれも、導電性粒子を焼結したものにより構成されていることを特徴とする回路基板。
  2. 請求項1に記載の回路基板であって、前記第1および第2の導電部は、いずれも樹脂を含まないことを特徴とする回路基板。
  3. 請求項1または2に記載の回路基板であって、前記第1の導電部は、粒径が1μmよりも小さいナノ粒子の導電性粒子を焼結したものであることを特徴とする回路基板。
  4. 請求項1または2に記載の回路基板であって、前記第1の導電部は、粒径が1μmよりも小さいナノ粒子の導電性粒子と、直径が1μm以上1mmよりも小さいマイクロ粒子の導電性粒子との混合物を焼結したものであることを特徴とする回路基板。
  5. 請求項3または4に記載の回路基板であって、前記第2の導電部は、粒径が1μmよりも小さいナノ粒子の導電性粒子を焼結したものであることを特徴とする回路基板。
  6. 請求項3または4に記載の回路基板であって、前記第2の導電部は、粒径が1μmよりも小さいナノ粒子の導電性粒子と、直径が1μmよりも大きく1mmよりも小さいマイクロ粒子の導電性粒子との混合物を焼結したものであることを特徴とする回路基板。
  7. 請求項3ないし6のいずれか1項に記載の回路基板であって、前記第1の導電部は、焼結前の導電性粒子の平均粒径が、前記第2の導電部の焼結前の導電性粒子の平均粒径と同等もしくは、それよりも小さいことを特徴とする回路基板。
  8. 請求項1ないし7のいずれか1項に記載の回路基板であって、前記基板の少なくとも一方の面には、前記スルーホールの周辺で前記第1の導電部または第2の導電部に接続された配線パターンが搭載され、前記配線パターンは、導電性粒子を焼結したものにより構成されていることを特徴とする回路基板。
  9. 請求項1ないし8のいずれか1項に記載の回路基板であって、前記基板は、フレキシブルであることを特徴とする回路基板。
  10. 配線パターンを備えた回路基板と、前記回路基板の少なくとも片面に搭載された電子部品とを有する電子回路装置であって、
    前記回路基板は、
    スルーホールを有する基板と、
    前記基板の一方の面における前記スルーホールの開口を塞ぐように覆い、前記一方の面から前記スルーホール内に挿入された第1の導電部と、
    前記基板の他方の面における前記スルーホールの開口を塞ぐように覆い、前記他方の面から前記スルーホール内に挿入された第2の導電部とを有し、
    前記第1の導電部の前記スルーホール内に挿入された部分は、前記スルーホールの径よりも小さい径の柱状であり、
    前記第2の導電部の前記スルーホール内に挿入された部分は、前記第1の導部の前記柱状の部分と前記スルーホールの内壁との間隙を充填する形状であり、
    前記第1および第2の導電部は、いずれも、導電性粒子を焼結したものにより構成されていることを特徴とする電子回路装置。
  11. スルーホールを有する基板の一方の面から前記スルーホール内に、導電性粒子を溶媒に分散させた第1の導電ペーストを充填する第1ステップと、
    前記第1の導電ペーストを加熱して、前記第1の導電ペーストを収縮させるとともに、前記導電性粒子を焼結させ、前記スルーホール内に挿入された部分の径が、前記スルーホールの径よりも小さい第1の導電部を形成する第2ステップと、
    前記基板の他方の面から、前記スルーホール内壁と前記第1の導電部との間隙に、導電性粒子を溶媒に分散させた第2の導電ペーストを充填する第3ステップと、
    前記第2の導電ペーストを加熱して、前記第2の導電ペーストを収縮させるとともに、前記第2の導電ペーストの前記導電性粒子を焼結させ、前記スルーホール内壁と前記第1の導電部との間隙を充填する第2の導電部を形成する第4ステップと
    を含むことを特徴とする回路基板の製造方法。
  12. 請求項11に記載の回路基板の製造方法であって、前記第1の導電ペーストは、前記導電性粒子を50wt%以上98wt%以下の割合で含有することを特徴とする回路基板の製造方法。
  13. 請求項11または12に記載の回路基板の製造方法であって、前記第1の導電ペーストに含まれる導電性粒子は、粒径が1μmよりも小さいナノ粒子の割合が40wt%以上であることを特徴とする回路基板の製造方法。
  14. 請求項11ないし13のいずれか1項に記載の回路基板の製造方法であって、前記第1の導電ペーストの導電性粒子の平均粒径は、前記第2の導電ペーストの導電性粒子の平均粒径と同等もしくは、それよりも小さいことを特徴とする回路基板の製造方法。
  15. 請求項11ないし14のいずれか1項に記載の回路基板の製造方法であって、前記第2ステップおよび第4ステップは、電磁波を照射することにより前記第1および第2の導電ペーストを加熱することを特徴とする回路基板の製造方法。
  16. 請求項11または15に記載の回路基板の製造方法であって、前記第1ステップは、前記スルーホールに対する前記第1の導電ペーストの充填と同時に、前記基板の前記一方の面に、前記第1の導電ペーストを配線パターン形状に塗布することを特徴とする回路基板の製造方法。
  17. 請求項16に記載の回路基板の製造方法であって、前記第2ステップでは、前記スルーホール内の前記第1の導電ペーストの加熱と同時に、または、連続して、前記配線パターン形状の前記第1の導電ペーストを加熱することを特徴とする回路基板の製造方法。
  18. 請求項11ないし17のいずれか1項に記載の回路基板の製造方法であって、前記第3ステップは、前記スルーホールに対する前記第2の導電ペーストの充填と同時に、前記基板の前記一方の面に、前記第2の導電ペーストを配線パターン形状に塗布することを特徴とする回路基板の製造方法。
  19. 請求項18に記載の回路基板の製造方法であって、前記第4ステップでは、前記スルーホール内の前記第2の導電ペーストの加熱と同時に、または、連続して、前記配線パターン形状の前記第2の導電ペーストを加熱することを特徴とする回路基板の製造方法。
JP2018042331A 2018-03-08 2018-03-08 回路基板、電子回路装置、および、回路基板の製造方法 Active JP7075785B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018042331A JP7075785B2 (ja) 2018-03-08 2018-03-08 回路基板、電子回路装置、および、回路基板の製造方法
CN201910112398.0A CN110248466B (zh) 2018-03-08 2019-02-13 电路基板、电子电路装置和电路基板的制造方法
EP19161025.2A EP3537854B1 (en) 2018-03-08 2019-03-06 Production method of circuit board
US16/296,547 US10932373B2 (en) 2018-03-08 2019-03-08 Circuit board, electronic circuit device, and production method of circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018042331A JP7075785B2 (ja) 2018-03-08 2018-03-08 回路基板、電子回路装置、および、回路基板の製造方法

Publications (2)

Publication Number Publication Date
JP2019160885A JP2019160885A (ja) 2019-09-19
JP7075785B2 true JP7075785B2 (ja) 2022-05-26

Family

ID=65724179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018042331A Active JP7075785B2 (ja) 2018-03-08 2018-03-08 回路基板、電子回路装置、および、回路基板の製造方法

Country Status (4)

Country Link
US (1) US10932373B2 (ja)
EP (1) EP3537854B1 (ja)
JP (1) JP7075785B2 (ja)
CN (1) CN110248466B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112514544B (zh) * 2018-07-31 2024-04-19 京瓷株式会社 印刷布线板及印刷布线板的制造方法
JP2021125520A (ja) * 2020-02-04 2021-08-30 矢崎総業株式会社 プリント回路板、及びプリント回路板の製造方法
JP2021125521A (ja) * 2020-02-04 2021-08-30 矢崎総業株式会社 プリント配線板、プリント回路板、及びプリント配線板の製造方法
CN113275567B (zh) * 2021-04-30 2022-04-05 广东工业大学 一种激光烧结成型方法
JP7422336B2 (ja) * 2021-07-28 2024-01-26 日亜化学工業株式会社 面状光源

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016170900A1 (ja) 2015-04-24 2016-10-27 スタンレー電気株式会社 抵抗器の製造方法、抵抗器、および、電子デバイス
WO2016170902A1 (ja) 2015-04-24 2016-10-27 スタンレー電気株式会社 電子デバイスの製造方法、電子デバイス、回路基板の製造方法、および、回路基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2794960B2 (ja) * 1991-02-19 1998-09-10 松下電器産業株式会社 焼結導体配線基板とその製造方法
JP2807976B2 (ja) * 1995-02-14 1998-10-08 ニッコー株式会社 導体充填スルーホールの製造方法
JP3867523B2 (ja) * 2000-12-26 2007-01-10 株式会社デンソー プリント基板およびその製造方法
SE0100134D0 (sv) * 2001-01-15 2001-01-15 Abb Ab Industrirobot
JP3900248B2 (ja) * 2001-03-30 2007-04-04 ハリマ化成株式会社 多層配線板およびその形成方法
JP2002353615A (ja) * 2001-05-22 2002-12-06 Shin Etsu Polymer Co Ltd フレキシブルプリント配線板両面の配線パターン間導通方法及びそれを用いて形成したフレキシブルプリント配線板
JP4012022B2 (ja) 2002-09-06 2007-11-21 株式会社フジクラ 多層配線基板、多層配線基板用基材およびその製造方法
CN1849853A (zh) * 2003-09-12 2006-10-18 独立行政法人产业技术综合研究所 衬底及其制备方法
US8063315B2 (en) * 2005-10-06 2011-11-22 Endicott Interconnect Technologies, Inc. Circuitized substrate with conductive paste, electrical assembly including said circuitized substrate and method of making said substrate
TW200842900A (en) * 2007-04-27 2008-11-01 Du Pont Electrically conductive composition for via-holes
WO2008143099A1 (ja) * 2007-05-17 2008-11-27 Fujikura Ltd. 積層配線基板及びその製造方法
WO2009090748A1 (ja) * 2008-01-17 2009-07-23 Applied Nanoparticle Laboratory Corporation 複合銀ナノ粒子、その製法及び製造装置
JP2009177011A (ja) * 2008-01-25 2009-08-06 Ferrotec Ceramics Corp 導電性部材ならびにそれを用いた部品および装置
US20090274834A1 (en) * 2008-05-01 2009-11-05 Xerox Corporation Bimetallic nanoparticles for conductive ink applications
EP2475235B1 (en) * 2009-11-10 2019-08-21 Murata Manufacturing Co., Ltd. Multilayer board and manufacturing method thereof
US8891245B2 (en) * 2011-09-30 2014-11-18 Ibiden Co., Ltd. Printed wiring board
JP6058321B2 (ja) * 2012-09-04 2017-01-11 日本特殊陶業株式会社 配線基板の製造方法
US20170238425A1 (en) * 2016-02-12 2017-08-17 Tyco Electronics Corporation Method of Fabricating Highly Conductive Features with Silver Nanoparticle Ink at Low Temperature

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016170900A1 (ja) 2015-04-24 2016-10-27 スタンレー電気株式会社 抵抗器の製造方法、抵抗器、および、電子デバイス
WO2016170902A1 (ja) 2015-04-24 2016-10-27 スタンレー電気株式会社 電子デバイスの製造方法、電子デバイス、回路基板の製造方法、および、回路基板

Also Published As

Publication number Publication date
US20190281705A1 (en) 2019-09-12
EP3537854A1 (en) 2019-09-11
EP3537854B1 (en) 2022-02-09
CN110248466B (zh) 2024-06-07
US10932373B2 (en) 2021-02-23
JP2019160885A (ja) 2019-09-19
CN110248466A (zh) 2019-09-17

Similar Documents

Publication Publication Date Title
JP7075785B2 (ja) 回路基板、電子回路装置、および、回路基板の製造方法
JP4468464B2 (ja) フレキシブルプリント配線板および電子機器
JP6491032B2 (ja) 抵抗器の製造方法、および、抵抗器
JP6139653B2 (ja) 部品内蔵樹脂多層基板
US20180077805A1 (en) Method for producing electronic device, and electronic device
JP6630053B2 (ja) 電子デバイスの製造方法
JP2012019247A (ja) 部品内蔵基板の製造方法
JP2018049981A (ja) 半導体発光装置、および、その製造方法
CN106576433B (zh) 印刷电路板
JP2003017859A (ja) プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP6771346B2 (ja) 電子デバイスの製造方法、および、電子デバイス
JP5945262B2 (ja) プリント配線板及びその製造方法
JP4683049B2 (ja) 抵抗素子内蔵プリント配線板
WO2016170902A1 (ja) 電子デバイスの製造方法、電子デバイス、回路基板の製造方法、および、回路基板
JP2022066525A (ja) 多層基板、および、部品実装基板
JP7137354B2 (ja) 多層回路基板、および、その製造方法
WO2016170901A1 (ja) 回路基板の製造方法、電子デバイスの製造方法、および、電子デバイス
JP5257518B2 (ja) 基板製造方法および樹脂基板
US10912201B2 (en) Electronic device and production method thereof
JP2007019268A (ja) 配線基板、この配線基板を内蔵した電子機器、およびこの配線基板の製造方法
JP2012099591A (ja) 電子部品検査用配線基板およびその製造方法
JP2020039002A (ja) 電子デバイス
JP2011029385A (ja) フレキシブル多層基板およびその製造方法
JP2011071451A (ja) ビア導体及び回路基板の製造方法
JP2001007538A (ja) 端子付多層配線板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220516

R150 Certificate of patent or registration of utility model

Ref document number: 7075785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150