JP7073999B2 - Switch drive circuit - Google Patents
Switch drive circuit Download PDFInfo
- Publication number
- JP7073999B2 JP7073999B2 JP2018173957A JP2018173957A JP7073999B2 JP 7073999 B2 JP7073999 B2 JP 7073999B2 JP 2018173957 A JP2018173957 A JP 2018173957A JP 2018173957 A JP2018173957 A JP 2018173957A JP 7073999 B2 JP7073999 B2 JP 7073999B2
- Authority
- JP
- Japan
- Prior art keywords
- surge voltage
- switch
- voltage
- switching
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本発明は、スイッチの駆動回路に関する。 The present invention relates to a switch drive circuit.
従来、スイッチのスイッチング状態を切り替える場合において、スイッチのスイッチング状態の切り替えに伴って発生するサージ電圧を検出する機能を備える駆動回路が知られている。例えば、特許文献１に記載の駆動回路は、検出されたサージ電圧に基づいてスイッチのゲート電圧を調整し、スイッチを制御する。これにより、過大なサージ電圧によるスイッチ異常を抑制しつつ、電磁ノイズ発生を防止している。
Conventionally, a drive circuit having a function of detecting a surge voltage generated by switching a switching state of a switch when switching the switching state of the switch has been known. For example, the drive circuit described in
スイッチや、駆動回路のうち、スイッチのスイッチング状態の切り替えに関する部分に異常（以下、切替異常という）が発生している場合、ゲート電圧を調整してもスイッチを制御することができない。このため、切替異常を検出できる技術が望まれている。 If an abnormality (hereinafter referred to as a switching abnormality) occurs in a part of the switch or the drive circuit related to the switching of the switching state of the switch, the switch cannot be controlled even if the gate voltage is adjusted. Therefore, a technique capable of detecting a switching abnormality is desired.
本発明は、上記課題を解決するためになされたものであり、その目的は、切替異常を検出できるスイッチの駆動回路を提供することにある。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a switch drive circuit capable of detecting a switching abnormality.
本発明は、スイッチを駆動するスイッチの駆動回路において、前記スイッチのスイッチング状態の切り替えに伴って発生するサージ電圧を検出するサージ電圧検出部と、前記サージ電圧検出部により検出されたサージ電圧に基づいて、前記スイッチのスイッチング状態の切り替えに関する異常である切替異常が生じたことを判定する判定部と、を備える。 The present invention is based on a surge voltage detection unit that detects a surge voltage generated by switching a switching state of the switch in the drive circuit of the switch that drives the switch, and a surge voltage detected by the surge voltage detection unit. Further, the present invention includes a determination unit for determining that a switching abnormality, which is an abnormality related to the switching of the switching state of the switch, has occurred.
スイッチでは、例えばサージ電圧が過度に大きい場合、スイッチに切替異常が発生することがある。また、例えばサージ電圧が過度に小さい場合、スイッチに切替異常が発生したことによりサージ電圧が小さくなっていると考えられる。つまり、サージ電圧とスイッチの切替異常とには相関がある。本発明では、スイッチのスイッチング状態の切り替えに伴って発生するサージ電圧に基づいて、切替異常が生じたことを判定する。これにより、切替異常を好適に検出することができる。 In a switch, for example, if the surge voltage is excessively large, a switching abnormality may occur in the switch. Further, for example, when the surge voltage is excessively small, it is considered that the surge voltage is small due to the occurrence of a switching abnormality in the switch. That is, there is a correlation between the surge voltage and the switch switching abnormality. In the present invention, it is determined that a switching abnormality has occurred based on the surge voltage generated by switching the switching state of the switch. Thereby, the switching abnormality can be suitably detected.
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態の駆動装置は、車両に搭載されている。
<First Embodiment>
Hereinafter, the first embodiment in which the drive circuit according to the present invention is embodied will be described with reference to the drawings. The drive device of this embodiment is mounted on a vehicle.
図１に示すように、制御システムは、回転電機１０と、インバータ２０と、回転電機１０を制御対象とする制御部３０とを備えている。本実施形態において、回転電機１０は、星形結線された３相の巻線１１を備えている。回転電機１０のロータは、車両の駆動輪と動力伝達が可能なように接続されている。回転電機１０は、例えば同期機である。
As shown in FIG. 1, the control system includes a rotary
回転電機１０は、インバータ２０を介して、直流電源２１に接続されている。本実施形態において、直流電源２１は蓄電池である。なお、直流電源２１及びインバータ２０の間には、平滑コンデンサ２２が設けられている。
The rotary
インバータ２０は、Ｕ，Ｖ，Ｗ相それぞれについて、上アームスイッチＳＷＨと下アームスイッチＳＷＬとの直列接続体を備えている。本実施形態では、各スイッチＳＷＨ，ＳＷＬとして、ユニポーラ素子であってかつＳｉＣのＮチャネルＭＯＳＦＥＴが用いられている。上アームスイッチＳＷＨは、ボディダイオードとしての上アームダイオードＤＨを有し、下アームスイッチＳＷＬは、ボディダイオードとしての下アームダイオードＤＬを有している。
The
各相において、上アームスイッチＳＷＨのソースと下アームスイッチＳＷＬのドレインとの接続点には、回転電機１０の巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。
In each phase, the first end of the winding 11 of the rotary
制御システムは、相電流検出部２３と、電源電圧検出部２４とを備えている。相電流検出部２３は、回転電機１０に流れる各相電流のうち、少なくとも２相分の電流を検出する。電源電圧検出部２４は、平滑コンデンサ２２の端子電圧を電源電圧ＶＨｒとして検出する。各検出部２３，２４の検出値は、制御部３０に入力される。
The control system includes a phase
制御部３０は、回転電機１０の制御量をその指令値に制御すべく、インバータ２０を制御する。制御量は、例えばトルクである。制御部３０は、デッドタイムを挟みつつ上，下アームスイッチＳＷＨ，ＳＷＬを交互にオン状態とすべく、上，下アームスイッチＳＷＨ，ＳＷＬに対応する上，下アーム駆動信号ＳＧＨ，ＳＧＬを、上，下アームスイッチＳＷＨ，ＳＷＬに対して個別に設けられた上，下アーム駆動回路ＤｒＨ，ＤｒＬに出力する。駆動信号は、スイッチのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。なお、上，下アーム駆動回路ＤｒＨ，ＤｒＬが提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実施するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
The
続いて、図２を用いて、駆動回路について説明する。図２では、下アーム駆動回路ＤｒＬについて説明する。本実施形態において、上アーム駆動回路ＤｒＨの構成は、下アーム駆動回路ＤｒＬの構成と基本的には同じである。このため、上アーム駆動回路ＤｒＨの説明を省略する。 Subsequently, the drive circuit will be described with reference to FIG. FIG. 2 describes the lower arm drive circuit DrL. In the present embodiment, the configuration of the upper arm drive circuit DrH is basically the same as the configuration of the lower arm drive circuit DrL. Therefore, the description of the upper arm drive circuit DrH will be omitted.
下アーム駆動回路ＤｒＬは、下アームスイッチＳＷＬを駆動する下アームスイッチＳＷＬの駆動回路であって、バッファ回路４０及びゲート抵抗体４１を備えている。ゲート抵抗体４１は、下アームスイッチＳＷＬのゲートに接続され、抵抗値Ｒｅを可変に調整可能とされている。バッファ回路４０は、制御部３０から下アーム駆動信号ＳＧＬを取得し、取得した下アーム駆動信号ＳＧＬがオン指令である場合、ゲート抵抗体４１を介して下アームスイッチＳＷＬのゲートに充電電流を供給する。これにより、下アームスイッチＳＷＬがオン状態とされる。一方、バッファ回路４０は、取得した下アーム駆動信号ＳＧＬがオフ指令である場合、下アームスイッチＳＷＬのゲートからゲート抵抗体４１を介して放電電流を放出させる。これにより、下アームスイッチＳＷＬがオフ状態とされる。
The lower arm drive circuit DrL is a drive circuit for the lower arm switch SWL that drives the lower arm switch SWL, and includes a
下アーム駆動回路ＤｒＬは、容量回路４３及びサージ電圧検出部４４を備えている。容量回路４３は、直列に接続された第１コンデンサ４３ａと第２コンデンサ４３ｂとから構成されている。容量回路４３は、下アームスイッチＳＷＬに並列接続されている。具体的には、容量回路４３は、下アームスイッチＳＷＬの一対の主端子間に接続されており、第１コンデンサ４３ａの一方の端子は、下アームスイッチＳＷＬのドレインに接続され、第２コンデンサ４３ｂの一方の端子は、下アームスイッチＳＷＬのソースに接続されている。
The lower arm drive circuit DrL includes a
サージ電圧検出部４４は、第１コンデンサ４３ａと第２コンデンサ４３ｂとの間の第１中間点ＰＳ１の電圧に基づいて、下アームスイッチＳＷＬのオフ状態への切り替えに伴って発生するサージ電圧（例えば、サージ電圧のピーク値）をサージ電圧Ｖｓとして検出する。検出されたサージ電圧Ｖｓは、下アーム駆動回路ＤｒＬのオフ偏差算出部４５に入力される。
The surge
下アーム駆動回路ＤｒＬは、調整部４２、電流検出部４６、オフ電圧検出部４７、サージ電圧指令算出部４８及び異常判定部４９を備えている。電流検出部４６は、下アームスイッチＳＷＬ及び下アームダイオードＤＬに流れる電流を電流値Ｉｅとして検出する。検出された電流値Ｉｅは、サージ電圧指令算出部４８に入力される。
The lower arm drive circuit DrL includes an
オフ電圧検出部４７は、サージ電圧検出部４４と同様に、第１中間点ＰＳ１の電圧に基づいて、下アームスイッチＳＷＬがオフ状態とされている場合のオフ電圧をオフ電圧Ｖｏｆｆとして検出する。検出されたオフ電圧Ｖｏｆｆは、サージ電圧指令算出部４８に入力される。
Similar to the surge
サージ電圧指令算出部４８は、電流値Ｉｅ及びオフ電圧Ｖｏｆｆに基づいて、オフサージ指令値Ｖｓｏｆｆ＊を算出する。算出されたオフサージ指令値Ｖｓｏｆｆ＊は、オフ偏差算出部４５に入力される。
The surge voltage
オフ偏差算出部４５は、サージ電圧Ｖｓをオフサージ指令値Ｖｓｏｆｆ＊から差し引くことにより、下アームオフ電圧偏差ΔＳＬｏｆｆを算出する。調整部４２は、算出された下アームオフ電圧偏差ΔＳＬｏｆｆに基づいて、下アームスイッチＳＷＬをオフ状態に切り替える場合におけるゲート抵抗体４１の抵抗値Ｒｅを調整する。
The off-
例えば、調整部４２は、下アームオフ電圧偏差ΔＳＬｏｆｆの絶対値が大きいときの抵抗値Ｒｅを、下アームオフ電圧偏差ΔＳＬｏｆｆの絶対値が小さいときの抵抗値Ｒｅよりも大きく設定する。これにより、下アームオフ電圧偏差ΔＳＬｏｆｆの絶対値が大きいときにゲートから放出される放電電流が、下アームオフ電圧偏差ΔＳＬｏｆｆの絶対値が小さいときにゲートから放出される放電電流よりも小さくなる。すなわち、下アームオフ電圧偏差ΔＳＬｏｆｆの絶対値が大きいときのスイッチング速度が、下アームオフ電圧偏差ΔＳＬｏｆｆの絶対値が小さいときのスイッチング速度よりも低くなる。
For example, the adjusting
つまり、下アームオフ電圧偏差ΔＳＬｏｆｆの絶対値は、下アームスイッチＳＷＬのスイッチング速度を示している、といえる。下アームスイッチＳＷＬのスイッチング速度は、サージ電圧Ｖｓに相関する。そのため、下アームオフ電圧偏差ΔＳＬｏｆｆの絶対値により調整されるゲート抵抗体４１の抵抗値Ｒｅは、サージ電圧Ｖｓに相関する相関パラメータ（以下、単に相関パラメータという）ということができる。相関パラメータには、ゲート抵抗体４１の抵抗値Ｒｅの他、下アームオフ電圧偏差ΔＳＬｏｆｆの算出に用いられる電流値Ｉｅ、下アームスイッチＳＷＬの温度Ｔｍ、及び下アームスイッチＳＷＬの素子特性などが含まれる。下アームスイッチＳＷＬの素子特性は、例えばゲート容量やゲート閾値である。
That is, it can be said that the absolute value of the lower arm off voltage deviation ΔSLoff indicates the switching speed of the lower arm switch SWL. The switching speed of the lower arm switch SWL correlates with the surge voltage Vs. Therefore, the resistance value Re of the
異常判定部４９は、サージ電圧Ｖｓ、ゲート抵抗体４１の抵抗値Ｒｅ及び電流値Ｉｅに基づいて、下アームスイッチＳＷＬのスイッチング状態の切り替えに関する異常（以下、切替異常という）が生じたことを判定する判定処理を実施する。ここで、切替異常には、下アームスイッチＳＷＬの異常と下アーム駆動回路ＤｒＬの異常との少なくとも一方が含まれる。切替異常に含まれる下アーム駆動回路ＤｒＬの異常としては、例えば、ゲート抵抗体４１、調整部４２及び容量回路４３の異常が含まれる。なお、本実施形態において、異常判定部４９が「判定部」に相当する。
The
続いて、異常判定部４９により実施される判定処理について説明する。ここで、図３は、上記処理の手順を示すフローチャートである。この処理は、異常判定部４９によって、例えば所定周期で繰り返し実施される。なお、異常判定部４９が提供する機能は、例えば、実体的なメモリ装置に記録されたソフトウェア及びそれを実施するコンピュータ、ハードウェア、又はそれらの組み合わせによって提供することができる。
Subsequently, the determination process performed by the
この一連の処理では、まずステップＳ１０において、下アームスイッチＳＷＬがオン状態であるかを判定する。ステップＳ１０で肯定判定すると、ステップＳ１２において、オフ指令を取得したかを判定する。 In this series of processes, first, in step S10, it is determined whether the lower arm switch SWL is in the ON state. If the affirmative determination is made in step S10, it is determined in step S12 whether or not the off command has been acquired.
ステップＳ１２で否定判定すると、判定処理を終了する。一方、ステップＳ１２で肯定判定すると、ステップＳ１４において、サージ電圧検出部４４からサージ電圧Ｖｓを取得する。続くステップＳ１６において、ステップＳ１４で取得されたサージ電圧Ｖｓが、異常判定部４９の記憶部４９ａに予め記憶された下アームスイッチＳＷＬの耐圧値Ｖｍａ以下であるかを判定する。なお、記憶部４９ａは、例えば、ＲＯＭ以外の非遷移的実体的記録媒体（例えば、ＲＯＭ以外の不揮発性メモリ）である。
If a negative determination is made in step S12, the determination process ends. On the other hand, if an affirmative determination is made in step S12, the surge voltage Vs is acquired from the surge
ステップＳ１６で否定判定すると、つまり、サージ電圧検出部４４により検出されたサージ電圧Ｖｓが耐圧値Ｖｍａよりも大きい場合に、ステップＳ３６において、切替異常が生じたと判定する。この場合、切替異常が生じたことを知らせる異常信号を制御部３０に出力し、判定処理を終了する。制御部３０は、上記信号を取得することで、切替異常が生じたスイッチを特定し、この特定したスイッチの駆動を停止させた状態で回転電機１０を制御することができる。
If a negative determination is made in step S16, that is, when the surge voltage Vs detected by the surge
一方、ステップＳ１６で肯定判定すると、ステップＳ１８において、調整部４２からゲート抵抗体４１の抵抗値Ｒｅを取得する。続くステップＳ２０において、電流検出部４６から電流値Ｉｅを取得する。
On the other hand, if an affirmative determination is made in step S16, the resistance value Re of the
続くステップＳ２２において、異常判定部４９の記憶部４９ａに予め記憶されたマップＭＰを参照することによって、基準電圧Ｖｋを設定する。ここで、マップＭＰは、基準電圧Ｖｋと、ゲート抵抗体４１の抵抗値Ｒｅや電流値Ｉｅなどの相関パラメータと、が対応付けられたマップ情報である。例えば、基準電圧Ｖｋは、正常であるスイッチを用いて検出されるサージ電圧Ｖｓの平均値であり、下アームスイッチＳＷＬの耐圧値Ｖｍａよりも小さい値に設定されている（図７参照）。なお、本実施形態において、マップ情報が「対応情報」の一例である。
In the following step S22, the reference voltage Vk is set by referring to the map MP stored in advance in the
図５に示すように、マップＭＰには、基準電圧Ｖｋは、ゲート抵抗体４１の抵抗値Ｒｅや電流値Ｉｅにより変動する変動値として記憶された記憶データが記憶されている。例えば、基準電圧Ｖｋは、ゲート抵抗体４１の抵抗値Ｒｅが小さく、または電流値Ｉｅが大きいほど、大きくなる関係を有する。マップＭＰでは、上記の記憶データが、下アームスイッチＳＷＬの温度Ｔｍや下アームスイッチＳＷＬの素子特性毎に記憶されている。そのため、ステップＳ２２では、抵抗値Ｒｅ、電流値Ｉｅ、温度Ｔｍ、及び素子特性に基づいて、基準電圧Ｖｋが設定される。
As shown in FIG. 5, the map MP stores stored data stored as a fluctuation value of the reference voltage Vk that fluctuates depending on the resistance value Re of the
一方、特定の抵抗値Ｒｅ、電流値Ｉｅ、温度Ｔｍ、及び素子特性に対応する基準電圧Ｖｋは、変動しない一定値として維持されている。つまり、本実施形態では、マップＭＰに記憶された基準電圧Ｖｋは、学習等により変更されることが禁止されている。 On the other hand, the specific resistance value Re, the current value Ie, the temperature Tm, and the reference voltage Vk corresponding to the element characteristics are maintained as constant values that do not fluctuate. That is, in the present embodiment, the reference voltage Vk stored in the map MP is prohibited from being changed by learning or the like.
ステップＳ２６において、電圧差分値ΔＶを算出する。ここで、電圧差分値ΔＶは、ステップＳ１４で取得されたサージ電圧Ｖｓから、ステップＳ２２で設定した基準電圧Ｖｋを減算した値の絶対値である。 In step S26, the voltage difference value ΔV is calculated. Here, the voltage difference value ΔV is an absolute value of the value obtained by subtracting the reference voltage Vk set in step S22 from the surge voltage Vs acquired in step S14.
ステップＳ２８において、ステップＳ２６で算出された電圧差分値ΔＶが、異常判定部４９の記憶部４９ａに予め記憶された電圧基準差分値ΔＶｋ以下であるかを判定する。例えば、電圧基準差分値ΔＶｋは、通常の使用により生じる基準電圧Ｖｋからのサージ電圧Ｖｓの変動量の最大値である。なお、本実施形態において、電圧基準差分値ΔＶｋが「所定値」に相当する。
In step S28, it is determined whether the voltage difference value ΔV calculated in step S26 is equal to or less than the voltage reference difference value ΔVk stored in advance in the
ステップＳ２８で肯定判定すると、判定処理を終了する。一方、ステップＳ２８で否定判定すると、ステップＳ３０において、ステップＳ１４で取得されたサージ電圧ＶｓがステップＳ２２で設定した基準電圧Ｖｋよりも大きいかを判定する。 If an affirmative determination is made in step S28, the determination process ends. On the other hand, if a negative determination is made in step S28, it is determined in step S30 whether the surge voltage Vs acquired in step S14 is larger than the reference voltage Vk set in step S22.
ステップＳ３０で否定肯定判定すると、つまり、サージ電圧検出部４４により検出されたサージ電圧Ｖｓが、基準電圧Ｖｋよりも電圧基準差分値ΔＶｋを超えて小さいとの過小判定がされた場合に、ステップＳ３２において、過小判定連続数Ｎｄを１増加させる。ここで、過小判定連続数Ｎｄは、連続して過小判定がされた回数である。
If a negative affirmative determination is made in step S30, that is, if the surge voltage Vs detected by the surge
ステップＳ３４において、過小判定連続数Ｎｄが、異常判定部４９の記憶部４９ａに予め記憶された過小異常判定回数Ｎｄｋよりも小さいかを判定する。ステップＳ３４で否定判定すると、つまり、過小判定が過小異常判定回数Ｎｄｋされた場合に、ステップＳ３６に進み、切替異常が生じたと判定する。一方、ステップＳ３４で肯定判定すると、切替異常が生じたと判定することなく、判定処理を終了する。なお、本実施形態において、過小異常判定回数Ｎｄｋが「第２所定回数」に相当する。
In step S34, it is determined whether the under-determination continuous number Nd is smaller than the under-abnormality determination number Ndk stored in advance in the
一方、ステップＳ３０で肯定判定すると、つまり、サージ電圧検出部４４により検出されたサージ電圧Ｖｓが、基準電圧Ｖｋよりも電圧基準差分値ΔＶｋを超えて大きいとの過大判定がされた場合に、ステップＳ３６に進み、切替異常が生じたと判定する。
On the other hand, if an affirmative determination is made in step S30, that is, if the surge voltage Vs detected by the surge
具体的には、本実施形態では、異常判定部４９の記憶部４９ａに予め記憶された過大異常判定回数Ｎｕｋが１に設定されている。そのため、ステップＳ３０で過大判定がされると、過大判定が過大異常判定回数Ｎｕｋされることとなるため、切替異常が生じたと判定する。なお、本実施形態において、過大異常判定回数Ｎｕｋが「第１所定回数」に相当する。
Specifically, in the present embodiment, the excessive abnormality determination number Nuk stored in advance in the
一方、ステップＳ１０で否定判定すると、ステップＳ３８において、容量異常判定処理を実施し、判定処理を終了する。 On the other hand, if a negative determination is made in step S10, the capacity abnormality determination process is executed in step S38, and the determination process ends.
続いて、容量異常判定処理について説明する。容量異常判定処理は、切替異常に含まれる下アーム駆動回路ＤｒＬの異常のうち、容量回路４３の異常を特定する処理である。ここで、図４は、上記処理の手順を示すフローチャートである。
Subsequently, the capacity abnormality determination process will be described. The capacity abnormality determination process is a process for identifying an abnormality in the
この一連の処理では、まずステップＳ５０において、下アームスイッチＳＷＬを含むインバータ２０が起動前であるかを判定する。例えば、制御部３０から取得される上，下アーム駆動信号ＳＧＨ，ＳＧＬにより、上，下アームスイッチＳＷＨ，ＳＷＬが駆動する前の状態であるかを判定する。
In this series of processes, first, in step S50, it is determined whether the
ステップＳ５０で否定判定すると、容量異常判定処理を終了する。一方、ステップＳ５０で肯定判定すると、ステップＳ５２において、下アームスイッチＳＷＬのドレイン・ソース間に主端子間電圧Ｖｄｓが印加されているかを判定する。例えば、制御部３０から入力される情報により、主端子間電圧Ｖｄｓが印加されているかを判定する。
If a negative determination is made in step S50, the capacity abnormality determination process ends. On the other hand, if an affirmative determination is made in step S50, it is determined in step S52 whether the voltage Vds between the main terminals is applied between the drain source of the lower arm switch SWL. For example, it is determined whether or not the voltage Vds between the main terminals is applied based on the information input from the
ステップＳ５２で否定判定すると、容量異常判定処理を終了する。一方、ステップＳ５２で肯定判定すると、ステップＳ５４において、制御部３０から主端子間電圧Ｖｄｓの電圧値を取得する。続くステップＳ５６において、ステップＳ５４で取得した主端子間電圧Ｖｄｓの電圧値から、上限閾値電圧Ｖｕｔｈと下限閾値電圧Ｖｄｔｈとを設定する。例えば、上限閾値電圧Ｖｕｔｈは、第１コンデンサ４３ａと第２コンデンサ４３ｂとの容量比及び主端子間電圧Ｖｄｓから定まる第１中間点ＰＳ１の基準中間電圧Ｖｍｋと、主端子間電圧Ｖｄｓとの間の電圧に設定されている。また、下限閾値電圧Ｖｄｔｈは、基準中間電圧Ｖｍｋと、接地電圧との間の電圧に設定されている。
If a negative determination is made in step S52, the capacity abnormality determination process ends. On the other hand, if an affirmative determination is made in step S52, the voltage value of the main terminal voltage Vds is acquired from the
続くステップＳ５８において、サージ電圧検出部４４から判定電圧Ｖｊｄを取得する。サージ電圧検出部４４は、第１中間点ＰＳ１の電圧に基づいて、インバータ２０の起動前において下アームスイッチＳＷＬをオフ状態とした場合の電圧を、判定電圧Ｖｊｄとして検出する。
In the following step S58, the determination voltage Vjd is acquired from the surge
ステップＳ６０において、判定電圧Ｖｊｄに基づいて、容量回路４３に異常が生じたことを判定する。具体的には、ステップＳ５８で取得された判定電圧Ｖｊｄが、ステップＳ５６で設定された上限閾値電圧Ｖｕｔｈ以下であり、かつ、ステップＳ５６で設定された下限閾値電圧Ｖｄｔｈ以上であるかを判定する。ステップＳ６０で否定判定すると、ステップＳ６２において、容量回路４３の異常が生じたと判定し、容量異常判定処理を終了する。一方、ステップＳ６２で肯定判定すると、容量回路４３の異常が生じたと判定することなく、容量異常判定処理を終了する。
In step S60, it is determined that an abnormality has occurred in the
続いて、図６，図７に、判定処理の一例を示す。ここで、図６，図７は、下アームスイッチＳＷＬをオフ状態に切り替える場合における第１中間点ＰＳ１の電圧の推移を示す。図６，図７において、グラフＦ１（破線）は、切替異常が生じていない場合の電圧の推移を示し、グラフＦ２（実線）は、切替異常が生じた場合の電圧の推移を示す。 Subsequently, FIGS. 6 and 7 show an example of the determination process. Here, FIGS. 6 and 7 show the transition of the voltage of the first intermediate point PS1 when the lower arm switch SWL is switched to the off state. In FIGS. 6 and 7, the graph F1 (broken line) shows the transition of the voltage when the switching abnormality does not occur, and the graph F2 (solid line) shows the transition of the voltage when the switching abnormality occurs.
また、図８は、下アームスイッチＳＷＬのスイッチング状態の切り替えに伴うサージ電圧Ｖｓの推移を示す。サージ電圧Ｖｓは、下アームスイッチＳＷＬのスイッチング状態の切り替えに伴って、繰り返し検出されている。図８（ａ）は、過大判定により切替異常が生じたと判定される場合のサージ電圧Ｖｓの推移を示し、図８（ｂ）は、過小判定により切替異常が生じたと判定される場合のサージ電圧Ｖｓの推移を示す。 Further, FIG. 8 shows the transition of the surge voltage Vs with the switching of the switching state of the lower arm switch SWL. The surge voltage Vs is repeatedly detected as the switching state of the lower arm switch SWL is switched. FIG. 8A shows the transition of the surge voltage Vs when it is determined that the switching abnormality has occurred due to the overdetermination, and FIG. 8B shows the surge voltage when it is determined that the switching abnormality has occurred due to the underdetermination. The transition of Vs is shown.
図６，図７に図示される例では、時刻ｔ１において、オフ指令が取得されることで、下アームスイッチＳＷＬがオフ状態に切り替えられる。これにより、第１中間点ＰＳ１の電圧は上昇し始める。 In the example shown in FIGS. 6 and 7, the lower arm switch SWL is switched to the off state by acquiring the off command at time t1. As a result, the voltage at the first intermediate point PS1 begins to rise.
第１中間点ＰＳ１の電圧は、オフ電圧Ｖｏｆｆを超えて上昇し、時刻ｔ２において、ピーク値に達する。時刻ｔ２における第１中間点ＰＳ１の電圧が、サージ電圧検出部４４によりサージ電圧Ｖｓとして検出される。その後、第１中間点ＰＳ１の電圧は低下し、時刻ｔ３において、オフ電圧Ｖｏｆｆに達する。
The voltage at the first midpoint PS1 rises above the off voltage Voff and reaches a peak value at time t2. The voltage of the first intermediate point PS1 at time t2 is detected as the surge voltage Vs by the surge
本実施例では、図６のグラフＦ２に示すように、サージ電圧検出部４４により検出されたサージ電圧Ｖｓが、耐圧値Ｖｍａよりも大きい場合に、切替異常が生じたと判定することができる。
In this embodiment, as shown in the graph F2 of FIG. 6, when the surge voltage Vs detected by the surge
さらに、図７のグラフＦ２に示すように、サージ電圧検出部４４により検出されたサージ電圧Ｖｓから、基準電圧Ｖｋを減算した電圧差分値ΔＶが電圧基準差分値ΔＶｋよりも大きい場合に、切替異常が生じたと判定することができる。例えば、図８（ａ）に示すように、時刻ｔ１０において、基準電圧Ｖｋに等しかったサージ電圧Ｖｓが、時刻ｔ１１において、基準電圧Ｖｋよりも大きくなり、かつ、電圧差分値ΔＶが電圧基準差分値ΔＶｋよりも大きくなった場合に、過大判定される。また例えば、図８（ｂ）に示すように、時刻ｔ１０において、基準電圧Ｖｋに等しかったサージ電圧Ｖｓが、時刻ｔ１１，ｔ１２，ｔ１３において、基準電圧Ｖｋよりも小さくなり、かつ、電圧差分値ΔＶが電圧基準差分値ΔＶｋよりも大きくなった場合に、過小判定される。
Further, as shown in the graph F2 of FIG. 7, when the voltage difference value ΔV obtained by subtracting the reference voltage Vk from the surge voltage Vs detected by the surge
本実施形態では、過大異常判定回数Ｎｕｋが１に設定されており、図８（ａ）の時刻ｔ１１に示すように、過大判定が１回された場合に、切替異常が生じたと判定される。一方、過小異常判定回数Ｎｄｋは３に設定されており、図８（ｂ）の時刻ｔ１１，ｔ１２，ｔ１３に示すように、過小判定が連続して３回された場合に、切替異常が生じたと判定される。 In the present embodiment, the number of excessive abnormality determination Nuk is set to 1, and as shown at time t11 in FIG. 8A, it is determined that a switching abnormality has occurred when the excessive abnormality determination is performed once. On the other hand, the number of under-abnormality determinations Ndk is set to 3, and as shown in time t11, t12, and t13 of FIG. It is judged.
つまり、本実施形態では、過大異常判定回数Ｎｕｋと過小異常判定回数Ｎｄｋとは、別々に設定されており、過大異常判定回数Ｎｕｋは過小異常判定回数Ｎｄｋよりも小さい回数に設定されている。そのため、過大判定がされた場合と、過小判定がされた場合と、において切替異常が生じたことを適切に判定することができる。具体的には、過大判定がされた場合には、切替異常が生じたことを早期に判定することができ、過小判定がされた場合には、切替異常の誤判定を抑制することができる。 That is, in the present embodiment, the excessive abnormality determination number Nuk and the under-abnormality determination number Ndk are set separately, and the excessive abnormality determination number Nuk is set to be smaller than the under-abnormality determination number Ndk. Therefore, it is possible to appropriately determine whether the switching abnormality has occurred in the case where the over-determination is made and the case where the under-determination is made. Specifically, when an overdetermination is made, it can be determined at an early stage that a switching abnormality has occurred, and when an underdetermination is made, an erroneous determination of a switching abnormality can be suppressed.
続いて、図９に、容量異常判定処理の一例を示す。ここで、図９は、主端子間電圧Ｖｄｓを印加状態と印加停止状態とに切り替える場合における第１中間点ＰＳ１の電圧の推移を示す。図９において、グラフＦ１（破線）は、容量回路４３の異常が生じていない場合の電圧の推移を示し、グラフＦ２、Ｆ３（実線）は、容量回路４３の異常が生じた場合の電圧の推移を示す。
Subsequently, FIG. 9 shows an example of the capacity abnormality determination process. Here, FIG. 9 shows the transition of the voltage of the first intermediate point PS1 when the voltage Vds between the main terminals is switched between the applied state and the applied stopped state. In FIG. 9, the graph F1 (broken line) shows the transition of the voltage when the abnormality of the
図９に図示される例では、時刻ｔ２１において、主端子間電圧Ｖｄｓが印加状態に切り替えられる。これにより、第１中間点ＰＳ１の電圧は上昇する。その後、時刻ｔ２２において、主端子間電圧Ｖｄｓが印加停止状態に切り替えられる。これにより、第１中間点ＰＳ１の電圧は低下する。時刻ｔ２１から時刻ｔ２２までの期間における第１中間点ＰＳ１の電圧が、サージ電圧検出部４４により判定電圧Ｖｊｄとして検出される。
In the example shown in FIG. 9, at time t21, the voltage Vds between the main terminals is switched to the applied state. As a result, the voltage at the first intermediate point PS1 rises. After that, at time t22, the voltage Vds between the main terminals is switched to the application stop state. As a result, the voltage at the first intermediate point PS1 drops. The voltage of the first intermediate point PS1 in the period from the time t21 to the time t22 is detected as the determination voltage Vjd by the surge
本実施例では、図９のグラフＦ２に示すように、サージ電圧検出部４４により検出された判定電圧Ｖｊｄが、上限閾値電圧Ｖｕｔｈよりも大きい場合に、容量回路４３の異常、例えば第１コンデンサ４３ａのショート故障が生じたと判定することができる。また、図９のグラフＦ３に示すように、サージ電圧検出部４４により検出された判定電圧Ｖｊｄが、下限閾値電圧Ｖｄｔｈよりも小さい場合に、容量回路４３の異常、例えば第２コンデンサ４３ｂのショート故障が生じたと判定することができる。
In this embodiment, as shown in the graph F2 of FIG. 9, when the determination voltage Vjd detected by the surge
以上詳述した本実施形態によれば、以下の効果が得られるようになる。 According to the present embodiment described in detail above, the following effects can be obtained.
・上，下アームスイッチＳＷＨ，ＳＷＬでは、例えばサージ電圧Ｖｓが過度に大きい場合、上，下アームスイッチＳＷＨ，ＳＷＬに切替異常が発生することがある。また、例えばサージ電圧Ｖｓが過度に小さい場合、上，下アームスイッチＳＷＨ，ＳＷＬに切替異常が発生したことによりサージ電圧Ｖｓが小さくなっていると考えられる。つまり、サージ電圧Ｖｓと上，下アームスイッチＳＷＨ，ＳＷＬの切替異常とには相関がある。本実施形態では、サージ電圧Ｖｓに基づいて切替異常が生じたことを判定するので、切替異常を好適に検出することができる。 -In the upper and lower arm switches SWH and SWL, for example, when the surge voltage Vs is excessively large, a switching abnormality may occur in the upper and lower arm switches SWH and SWL. Further, for example, when the surge voltage Vs is excessively small, it is considered that the surge voltage Vs is small due to the occurrence of switching abnormality in the upper and lower arm switches SWH and SWL. That is, there is a correlation between the surge voltage Vs and the switching abnormality of the upper / lower arm switches SWH and SWL. In the present embodiment, since it is determined that the switching abnormality has occurred based on the surge voltage Vs, the switching abnormality can be suitably detected.
・本実施形態では、上，下アームスイッチＳＷＨ，ＳＷＬの耐圧値Ｖｍａよりも大きいサージ電圧Ｖｓを検出した場合に、切替異常が生じたと判定する。そのため、サージ電圧Ｖｓによって、上，下アームスイッチＳＷＨ，ＳＷＬの異常を好適に検出することができる。 -In the present embodiment, when a surge voltage Vs larger than the withstand voltage value Vma of the upper and lower arm switches SWH and SWL is detected, it is determined that a switching abnormality has occurred. Therefore, the abnormalities of the upper and lower arm switches SWH and SWL can be suitably detected by the surge voltage Vs.
・サージ電圧Ｖｓは、上，下アームスイッチＳＷＨ，ＳＷＬのスイッチング速度が大きいほど大きくなる。つまり、サージ電圧Ｖｓと上，下アームスイッチＳＷＨ，ＳＷＬの切替異常とには相関がある。本実施形態では、上，下アームスイッチＳＷＨ，ＳＷＬのサージ電圧Ｖｓに相関する相関パラメータに基づいて基準電圧Ｖｋを設定し、サージ電圧Ｖｓと基準電圧Ｖｋとに基づいて切替異常が生じたことを判定する。これにより、上，下アームスイッチＳＷＨ，ＳＷＬのスイッチング速度を考慮して、切替異常が生じたことを好適に判定することができる。 -The surge voltage Vs increases as the switching speed of the upper and lower arm switches SWH and SWL increases. That is, there is a correlation between the surge voltage Vs and the switching abnormality of the upper / lower arm switches SWH and SWL. In the present embodiment, the reference voltage Vk is set based on the correlation parameter that correlates with the surge voltage Vs of the upper and lower arm switches SWH and SWL, and the switching abnormality occurs based on the surge voltage Vs and the reference voltage Vk. judge. As a result, it is possible to suitably determine that a switching abnormality has occurred in consideration of the switching speeds of the upper and lower arm switches SWH and SWL.
・具体的には、上，下アームスイッチＳＷＨ，ＳＷＬのスイッチング速度は、ゲート抵抗体４１の抵抗値Ｒｅ、下アームオフ電圧偏差ΔＳＬｏｆｆの算出に用いられる電流値Ｉｅ、下アームスイッチＳＷＬの温度Ｔｍ、及び下アームスイッチＳＷＬの素子特性などに相関する。そのため、これらの値に基づいて基準電圧Ｖｋを設定することで、切替異常が生じたことを好適に判定することができる。
Specifically, the switching speeds of the upper and lower arm switches SWH and SWL are the resistance value Re of the
・特に本実施形態では、異常判定部４９の記憶部４９ａに、基準電圧Ｖｋと相関パラメータとが対応付けられたマップＭＰが記憶されている。マップＭＰでは、特定の相関パラメータに対応付けられた基準電圧Ｖｋが、一定値として記憶されている。そのため、基準電圧Ｖｋを学習する必要がなく、また、一定の基準電圧Ｖｋを用いて、切替異常が生じたことを判定することができる。
-In particular, in the present embodiment, the map MP in which the reference voltage Vk and the correlation parameter are associated with each other is stored in the
・本実施形態では、検出されたサージ電圧Ｖｓと基準電圧Ｖｋとの電圧差分値ΔＶが、電圧基準差分値ΔＶｋよりも大きい場合に、切替異常が生じたことを判定する。そのため、基準電圧Ｖｋに基づいて、切替異常が生じたことを好適に判定することができる。 In the present embodiment, when the voltage difference value ΔV between the detected surge voltage Vs and the reference voltage Vk is larger than the voltage reference difference value ΔVk, it is determined that a switching abnormality has occurred. Therefore, it can be suitably determined that the switching abnormality has occurred based on the reference voltage Vk.
・電圧差分値ΔＶが電圧基準差分値ΔＶｋよりも大きい場合として、サージ電圧Ｖｓが基準電圧Ｖｋよりも大きいとの過大判定がされる場合と、サージ電圧Ｖｓが基準電圧Ｖｋよりも小さいとの過小判定がされる場合とが含まれる。本実施形態では、過大判定による切替異常を判定するための過大異常判定回数Ｎｕｋと、過小判定による切替異常を判定するための過小異常判定回数Ｎｄｋとが、別々に設定されている。そのため、過大判定による切替異常と、過小判定による切替異常とを、それぞれ適切に判定することができる。 -When the voltage difference value ΔV is larger than the voltage reference difference value ΔVk, the surge voltage Vs is over-determined to be larger than the reference voltage Vk, and the surge voltage Vs is smaller than the reference voltage Vk. The case where a judgment is made is included. In the present embodiment, the excessive abnormality determination number Nuk for determining the switching abnormality due to the excessive determination and the under-abnormality determination number Ndk for determining the switching abnormality due to the under-determination are set separately. Therefore, it is possible to appropriately determine the switching abnormality due to the overdetermination and the switching abnormality due to the underdetermination.
・例えば、過大判定がされた場合、サージ電圧Ｖｓが上，下アームスイッチＳＷＨ，ＳＷＬの耐圧値Ｖｍａよりも大きくなり、上，下アームスイッチＳＷＨ，ＳＷＬに異常が生じる。また例えば、過小判定がされた場合でも、サージ電圧Ｖｓとしてサージ電圧のピーク値が正しく検出されないことによる誤検出であることがある。本実施形態では、過大異常判定回数Ｎｕｋが過小異常判定回数Ｎｄｋよりも小さい回数に設定されている。そのため、比較的小さい回数に設定された過大異常判定回数Ｎｕｋを用いて、過大判定による切替異常を早期に判定することができる。また、比較的大きい回数に設定された過小異常判定回数Ｎｄｋを用いて、過小判定による切替異常の誤判定を好適に抑制することができる。 -For example, when an excessive determination is made, the surge voltage Vs becomes larger than the withstand voltage values Vma of the upper and lower arm switches SWH and SWL, and an abnormality occurs in the upper and lower arm switches SWH and SWL. Further, for example, even if an underdetermination is made, the peak value of the surge voltage may not be correctly detected as the surge voltage Vs, which may result in erroneous detection. In the present embodiment, the number of times of over-abnormality determination Nuk is set to be smaller than the number of times of under-abnormality determination Ndk. Therefore, it is possible to determine the switching abnormality due to the excessive determination at an early stage by using the excessive abnormality determination number Nuk set to a relatively small number of times. Further, by using the under-abnormality determination number Ndk set to a relatively large number of times, it is possible to suitably suppress the erroneous determination of the switching abnormality due to the under-determination.
・特に本実施形態では、過大異常判定回数Ｎｕｋが１に設定されている。そのため、サージ電圧Ｖｓが上，下アームスイッチＳＷＨ，ＳＷＬの耐圧値Ｖｍａよりも大きくなることを、好適に抑制することができる。 -In particular, in this embodiment, the number of times of excessive abnormality determination Nuk is set to 1. Therefore, it is possible to preferably suppress that the surge voltage Vs becomes larger than the withstand voltage values Vma of the upper and lower arm switches SWH and SWL.
・本実施形態では、上，下アームスイッチＳＷＨ，ＳＷＬの起動前において、上，下アームスイッチＳＷＨ，ＳＷＬをオフ状態とした場合の判定電圧Ｖｊｄを取得し、この判定電圧Ｖｊｄに基づいて、容量回路４３に異常が生じたことを判定する。そのため、上，下アームスイッチＳＷＨ，ＳＷＬの起動前に、容量回路４３に異常が生じたことを特定することができる。
-In the present embodiment, before starting the upper and lower arm switches SWH and SWL, the determination voltage Vjd when the upper and lower arm switches SWH and SWL are turned off is acquired, and the capacity is obtained based on the determination voltage Vjd. It is determined that an abnormality has occurred in the
＜第２実施形態＞
以下、第２実施形態について、第１の実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、異常判定部４９の記憶部４９ａに学習値ＧＴが記憶されている。ここで、学習値ＧＴは、以前の判定処理において、サージ電圧検出部４４により検出されたサージ電圧Ｖｓと、異常判定部４９により取得されたゲート抵抗体４１の抵抗値Ｒｅや電流値Ｉｅなどの相関パラメータと、が対応付けられた情報である。
<Second Embodiment>
Hereinafter, the second embodiment will be described with reference to the drawings, focusing on the differences from the first embodiment. In the present embodiment, the learning value GT is stored in the
本実施形態では、判定処理において、学習値ＧＴを用いて切替異常が生じたと判定する点で、第１実施形態と異なる。以下では、学習値ＧＴに含まれる相関パラメータのうち、ゲート抵抗体４１の抵抗値Ｒｅと電流値Ｉｅとを用いて切替異常が生じたと判定する形態を説明するが、下アームスイッチＳＷＬの温度Ｔｍや素子特性を用いて切替異常が生じたと判定してもよい。なお、図１０において、先の図３に示した処理と同一の処理については、便宜上、同一のステップ番号を付して説明を省略する。
The present embodiment is different from the first embodiment in that it is determined that a switching abnormality has occurred using the learning value GT in the determination process. Hereinafter, among the correlation parameters included in the learning value GT, a mode in which it is determined that a switching abnormality has occurred using the resistance value Re and the current value Ie of the
本実施形態では、ステップＳ１８，Ｓ２０で相関パラメータを取得すると、ステップＳ４０において、学習値ＧＴを参照することによって、閾値抵抗Ｒｔｈ及び閾値電流Ｉｔｈを設定する。ここで、閾値抵抗Ｒｔｈ及び閾値電流Ｉｔｈは、学習値ＧＴにおいて、ステップＳ１４で取得されたサージ電圧Ｖｓに最も近いサージ電圧Ｖｓに対応付けられたゲート抵抗体４１の抵抗値Ｒｅや電流値Ｉｅに設定される。
In the present embodiment, when the correlation parameters are acquired in steps S18 and S20, the threshold resistance Rth and the threshold current Is are set by referring to the learning value GT in step S40. Here, the threshold resistance Rth and the threshold current Is are the resistance value Re and the current value Ie of the
続くステップＳ４２において、ステップＳ１８，Ｓ２０で取得された相関パラメータ、閾値抵抗Ｒｔｈ及び閾値電流Ｉｔｈに基づいて、切替異常が生じたことを判定する。上述したように、閾値抵抗Ｒｔｈ及び閾値電流Ｉｔｈは、ステップＳ１４で取得されたサージ電圧Ｖｓと学習値ＧＴとにより設定されている。そのため、ステップＳ４２では、ステップＳ１８，Ｓ２０で取得された相関パラメータと、ステップＳ１４で取得されたサージ電圧Ｖｓとの組み合わせ、及び学習値ＧＴに基づいて、切替異常が生じたと判定するということができる。 In the following step S42, it is determined that the switching abnormality has occurred based on the correlation parameters, the threshold resistance Rth, and the threshold current Is acquired in steps S18 and S20. As described above, the threshold resistance Rth and the threshold current Is are set by the surge voltage Vs acquired in step S14 and the learning value GT. Therefore, in step S42, it can be determined that a switching abnormality has occurred based on the combination of the correlation parameters acquired in steps S18 and S20 and the surge voltage Vs acquired in step S14, and the learning value GT. ..
具体的には、ステップＳ１８で取得されたゲート抵抗体４１の抵抗値ＲｅとステップＳ４０で設定された閾値抵抗Ｒｔｈとの差分の絶対値が、抵抗基準差分値ΔＲｋ以下であるかを判定する。また、ステップＳ２０で取得された電流値ＩｅとステップＳ４０で設定された閾値電流Ｉｔｈとの差分の絶対値が、電流基準差分値ΔＩｋ以下であるかを判定する。ステップＳ４２で否定判定すると、ステップＳ３６に進み、切替異常が生じたと判定する。
Specifically, it is determined whether the absolute value of the difference between the resistance value Re of the
一方、ステップＳ４２で肯定判定すると、ステップＳ４４において、ステップＳ１８，Ｓ２０で取得された相関パラメータと、ステップＳ１４で取得されたサージ電圧Ｖｓとを対応つけたものを学習値ＧＴとして、異常判定部４９の記憶部４９ａに記憶し、判定処理を終了する。
On the other hand, if an affirmative determination is made in step S42, in step S44, the correspondence between the correlation parameters acquired in steps S18 and S20 and the surge voltage Vs acquired in step S14 is used as the learning value GT, and the
・以上説明した本実施形態によれば、取得されたゲート抵抗体４１の抵抗値Ｒｅと閾値抵抗Ｒｔｈとの差分の絶対値が、抵抗基準差分値ΔＲｋよりも大きいか、または、取得された電流値Ｉｅと閾値電流Ｉｔｈとの差分の絶対値が、電流基準差分値ΔＩｋよりも大きい場合に、切替異常が生じたと判定する。そのため、閾値抵抗Ｒｔｈ及び閾値電流Ｉｔｈに基づいて、切替異常が生じたことを好適に判定することができる。
-According to the present embodiment described above, the absolute value of the difference between the acquired resistance value Re and the threshold resistance Rth of the
・具体的には、ステップＳ１４で取得されたサージ電圧Ｖｓに基づいて閾値抵抗Ｒｔｈ及び閾値電流Ｉｔｈを設定し、設定された閾値抵抗Ｒｔｈ及び閾値電流Ｉｔｈと、ステップＳ１８，Ｓ２０で取得されたゲート抵抗体４１の抵抗値Ｒｅ及び電流値Ｉｅとの差分を算出し、切替異常が生じたことを判定する。
Specifically, the threshold resistance Rth and the threshold current Is are set based on the surge voltage Vs acquired in step S14, the set threshold resistance Rth and the threshold current Is, and the gate acquired in steps S18 and S20. The difference between the resistance value Re and the current value Ie of the
・例えば、切替異常が生じている場合、ゲート抵抗体４１の抵抗値Ｒｅの調整により、サージ電圧Ｖｓが過剰に大きく、又は小さくなることを抑制することが可能である。同様に、電流値Ｉｅが小さければ、サージ電圧Ｖｓが過剰に大きくなることを抑制することが可能であり、電流値Ｉｅが大きければ、サージ電圧Ｖｓが過剰に小さくなることを抑制することが可能である。この場合、サージ電圧Ｖｓは、切替異常が生じていない場合におけるサージ電圧Ｖｓと略等しくすることができる。しかし、ゲート抵抗体４１の抵抗値Ｒｅや電流値Ｉｅは、切替異常が生じていない場合におけるゲート抵抗体４１の抵抗値Ｒｅや電流値Ｉｅと異なる。そのため、ゲート抵抗体４１の抵抗値Ｒｅや電流値Ｉｅに基づいて、切替異常が生じたことを判定することができる。つまり、サージ電圧Ｖｓのみでは切替異常が生じたことを判定できない場合でも、サージ電圧Ｖｓと、ゲート抵抗体４１の抵抗値Ｒｅや電流値Ｉｅなどの相関パラメータとの組み合わせに基づいて、切替異常が生じたことを判定することができる。
-For example, when a switching abnormality occurs, it is possible to suppress the surge voltage Vs from becoming excessively large or small by adjusting the resistance value Re of the
・本実施形態では、ステップＳ１４で取得されたサージ電圧Ｖｓと、ステップＳ１８，Ｓ２０で取得された相関パラメータとの組み合わせに基づいて、切替異常が生じたことを判定する。そのため、切替異常が生じたことを好適に判定することができる。 In the present embodiment, it is determined that a switching abnormality has occurred based on the combination of the surge voltage Vs acquired in step S14 and the correlation parameters acquired in steps S18 and S20. Therefore, it can be suitably determined that a switching abnormality has occurred.
・特に本実施形態では、異常判定部４９の記憶部４９ａに、以前の判定処理において取得された相関パラメータ及びサージ電圧Ｖｓが学習値ＧＴとして記憶されている。そのため、以前の判定処理において取得されたサージ電圧Ｖｓ等との差分に基づいて、切替異常が生じたことを好適に判定することができる。
-In particular, in the present embodiment, the correlation parameter and the surge voltage Vs acquired in the previous determination process are stored as the learning value GT in the
＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１１に示すように、容量回路４３の第１中間点ＰＳ１に一定の規定電流を印加する定電流回路５０を備えている。なお、定電流回路５０が印加する規定電流の電流値Ｉｋは、異常判定部４９の記憶部４９ａに予め記憶されている。
<Third Embodiment>
Hereinafter, the third embodiment will be described with reference to the drawings, focusing on the differences from the first embodiment. In this embodiment, as shown in FIG. 11, a constant
本実施形態では、容量異常判定処理において、下アームスイッチＳＷＬに主端子間電圧Ｖｄｓを印加せず、第１中間点ＰＳ１に規定電流を印加することにより、容量回路４３の異常が生じたかを判定する点で、第１実施形態と異なる。なお、図１１において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付して説明を省略する。
In the present embodiment, in the capacitance abnormality determination process, it is determined whether or not an abnormality has occurred in the
図１２に、本実施形態に係る容量異常判定処理の手順を示す。なお、図１２において、先の図４に示した処理と同一の処理については、便宜上、同一のステップ番号を付して説明を省略する。 FIG. 12 shows a procedure for capacity abnormality determination processing according to the present embodiment. In FIG. 12, the same processing as that shown in FIG. 4 above is given the same step number for convenience, and the description thereof will be omitted.
本実施形態では、ステップＳ５２で肯定判定すると、容量異常判定処理を終了する。一方、ステップＳ５２で否定判定すると、ステップＳ７０において、定電流回路５０を用いて、容量回路４３の第１中間点ＰＳ１に規定電流を印加し、ステップＳ５８に進む。
In the present embodiment, if an affirmative determination is made in step S52, the capacity abnormality determination process is terminated. On the other hand, if a negative determination is made in step S52, in step S70, a specified current is applied to the first intermediate point PS1 of the
なお、本実施形態では、規定電流の電流値Ｉｋが、異常判定部４９の記憶部４９ａに予め記憶されているため、定電流回路５０から電流値Ｉｋを取得する処理が不要となる。また、電流値Ｉｋは一定値であるため、上限閾値電圧Ｖｕｔｈ及び下限閾値電圧Ｖｄｔｈも一定値とすることができ、上限閾値電圧Ｖｕｔｈと下限閾値電圧Ｖｄｔｈとを設定する処理が不要となる。
In this embodiment, since the current value Ik of the specified current is stored in advance in the
・以上説明した本実施形態によれば、上，下アームスイッチＳＷＨ，ＳＷＬの起動前において、上，下アームスイッチＳＷＨ，ＳＷＬをオフ状態とした場合の判定電圧Ｖｊｄを取得し、この判定電圧Ｖｊｄに基づいて、容量回路４３に異常が生じたことを判定する。そのため、上，下アームスイッチＳＷＨ，ＳＷＬの起動前に、容量回路４３に異常が生じたことを判定することができる。
-According to the present embodiment described above, before starting the upper and lower arm switches SWH and SWL, the determination voltage Vjd when the upper and lower arm switches SWH and SWL are turned off is acquired, and the determination voltage Vjd is obtained. Based on the above, it is determined that an abnormality has occurred in the
・特に本実施形態では、容量回路４３の第１中間点ＰＳ１に規定電流を印加し、この規定電流の電流値Ｉｋと判定電圧Ｖｊｄに基づいて、容量回路４３に異常が生じたことを判定する。電流値Ｉｋが一定値であるため、電流値Ｉｋを取得する処理や、上限閾値電圧Ｖｕｔｈと下限閾値電圧Ｖｄｔｈとを設定する処理が不要となり、容量異常判定処理を簡略化することができる。
-In particular, in the present embodiment, a specified current is applied to the first intermediate point PS1 of the
＜第４実施形態＞
以下、第４実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１３に示すように、容量回路４３に代えて、抵抗回路５１を備えている。抵抗回路５１は、直列に接続された第１抵抗体５１ａと第２抵抗体５１ｂとから構成されている。抵抗回路５１は、下アームスイッチＳＷＬに並列接続されている。具体的には、抵抗回路５１は、下アームスイッチＳＷＬの一対の主端子間に接続されており、第１抵抗体５１ａの一端は、下アームスイッチＳＷＬのドレインに接続され、第２抵抗体５１ｂの一端は、下アームスイッチＳＷＬのソースに接続されている。なお、図１３において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付して説明を省略する。
<Fourth Embodiment>
Hereinafter, the fourth embodiment will be described with reference to the drawings, focusing on the differences from the first embodiment. In this embodiment, as shown in FIG. 13, a
サージ電圧検出部４４は、第１抵抗体５１ａと第２抵抗体５１ｂとの間の第２中間点ＰＳ２の電圧に基づいて、下アームスイッチＳＷＬのオフ状態への切り替えに伴って発生するサージ電圧をサージ電圧Ｖｓとして検出する。また、サージ電圧検出部４４は、第２中間点ＰＳ２の電圧に基づいて、下アームスイッチＳＷＬの起動前において、下アームスイッチＳＷＬをオフ状態とした場合の電圧を判定電圧Ｖｊｄとして検出する。
The surge
本実施形態では、容量異常判定処理に代えて、抵抗異常判定処理を実施する。抵抗異常判定処理は、切替異常に含まれる下アーム駆動回路ＤｒＬの異常のうち、抵抗回路５１の異常を特定する処理である。なお、本実施形態に係る抵抗異常判定処理は、第１実施形態に係る容量異常判定処理と同一の処理であり、重複した説明を省略する。
In the present embodiment, the resistance abnormality determination process is performed instead of the capacitance abnormality determination process. The resistance abnormality determination process is a process for identifying the abnormality of the
・以上説明した本実施形態によれば、上，下アームスイッチＳＷＨ，ＳＷＬの起動前において、上，下アームスイッチＳＷＨ，ＳＷＬをオフ状態とした場合の判定電圧Ｖｊｄを取得し、この判定電圧Ｖｊｄに基づいて、抵抗回路５１に異常が生じたことを判定する。そのため、上，下アームスイッチＳＷＨ，ＳＷＬの起動前に、抵抗回路５１に異常が生じたことを判定することができる。
-According to the present embodiment described above, before starting the upper and lower arm switches SWH and SWL, the determination voltage Vjd when the upper and lower arm switches SWH and SWL are turned off is acquired, and the determination voltage Vjd is obtained. Based on the above, it is determined that an abnormality has occurred in the
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
<Other embodiments>
In addition, each of the above-mentioned embodiments may be changed and carried out as follows.
・容量回路４３は、第１コンデンサ４３ａ及び第２コンデンサ４３ｂに代えて、単一のコンデンサで構成されていてもよい。この場合、サージ電圧検出部４４は、単一のコンデンサの端子間電圧に基づいて、上，下アームスイッチＳＷＨ，ＳＷＬのオフ状態への切り替えに伴って発生するサージ電圧をサージ電圧Ｖｓとして検出すればよい。
-The
・スイッチング速度の調整方法としては、ゲート抵抗体４１の抵抗値Ｒｅを調整する方法に限らない。例えば、ゲートに電圧を供給する電源の電圧を調整することにより、スイッチング速度を調整してもよい。また、例えば、ゲートを定電流で充電したり、ゲートから定電流で放電させたりする定電流制御が実施される構成の場合、定電流の値を調整することにより、スイッチング速度を調整してもよい。
The method for adjusting the switching speed is not limited to the method for adjusting the resistance value Re of the
・上記実施形態では、相関パラメータとして、ゲート抵抗体４１の抵抗値Ｒｅや電流値Ｉｅを例示したが、これに限られず、オフ電圧検出部４７により検出されたオフ電圧Ｖｏｆｆが相関パラメータに含まれてもよい。
In the above embodiment, the resistance value Re and the current value Ie of the
・上記実施形態では、上，下アームスイッチＳＷＨ，ＳＷＬのオフ状態への切り替えに伴って発生するサージ電圧を、サージ電圧Ｖｓとして検出する例を示したが、これに限られず、下アームスイッチＳＷＬのオン状態への切り替えに伴って発生するオンサージ電圧を、サージ電圧Ｖｓとして検出してもよい。 -In the above embodiment, an example is shown in which the surge voltage generated by switching the upper and lower arm switches SWH and SWL to the off state is detected as the surge voltage Vs, but the present invention is not limited to this, and the lower arm switch SWL is not limited to this. The on-surge voltage generated by switching to the on-state may be detected as the surge voltage Vs.
・上記実施形態では、判定処理が所定周期で繰り返し実施される例を示したが、これに限られず、容量異常判定処理と同様に、インバータ２０の起動前に実施されてもよい。制御部３０は、インバータ２０の起動前に、上，下アームスイッチＳＷＨ，ＳＷＬに主端子間電圧Ｖｄｓを印加し、かつ、上，下アームスイッチＳＷＨ，ＳＷＬをオン状態とする。サージ電圧検出部４４は、中間点ＰＳ１，ＰＳ２の電圧に基づいて、インバータ２０の起動前において上，下アームスイッチＳＷＨ，ＳＷＬを、オン状態とした場合の電圧をサージ電圧Ｖｓとして検出する。
-In the above embodiment, an example in which the determination process is repeatedly performed at a predetermined cycle is shown, but the present invention is not limited to this, and the determination process may be performed before the
・インバータ２０の起動前に実施される処理は、判定処理や容量異常判定処理に限られない。例えば、制御部３０は、インバータ２０の起動前に、上，下アームスイッチＳＷＨ，ＳＷＬに主端子間電圧Ｖｄｓを印加し、かつ、上，下アームスイッチＳＷＨ，ＳＷＬをオフ状態とする。上アームスイッチＳＷＨのサージ電圧検出部４４と下アームスイッチＳＷＬのサージ電圧検出部４４とは、インバータ２０の起動前において中間点ＰＳ１，ＰＳ２の電圧を判定電圧Ｖｊｄとして検出する。上アームスイッチＳＷＨのサージ電圧検出部４４と、下アームスイッチＳＷＬのサージ電圧検出部４４との少なくとも一方は、他方から判定電圧Ｖｊｄを取得し、これらの差分に基づいて、上，下アームスイッチＳＷＨ，ＳＷＬの異常が生じたと判定することができる。
-The processing performed before starting the
・上記実施形態では、過大異常判定回数Ｎｕｋが過小異常判定回数Ｎｄｋよりも小さい回数に設定される例を示したが、これに限られない。例えば、過大異常判定回数Ｎｕｋが過小異常判定回数Ｎｄｋと同じ回数に設定されてもよければ、過大異常判定回数Ｎｕｋが過小異常判定回数Ｎｄｋよりも大きい回数に設定されてもよい。また、過大異常判定回数Ｎｕｋは、１に限られず、２以上の整数に設定されてもよい。 -In the above embodiment, an example is shown in which the number of over-abnormality determinations Nuk is set to be smaller than the number of under-abnormality determinations Ndk, but the present invention is not limited to this. For example, the number of over-abnormality determinations Nuk may be set to the same number as the number of under-abnormality determinations Ndk, or the number of over-abnormality determinations Nuk may be set to be larger than the number of under-abnormality determinations Ndk. Further, the number of times of excessive abnormality determination Nuk is not limited to 1, and may be set to an integer of 2 or more.
・上記実施形態では、上アーム駆動回路ＤｒＨ及び下アーム駆動回路ＤｒＬそれぞれが個別に設けられたがこれに限らず、上，下アーム駆動回路ＤｒＨ，ＤｒＬが一体化されていてもよい。 -In the above embodiment, the upper arm drive circuit DrH and the lower arm drive circuit DrL are provided individually, but the present invention is not limited to this, and the upper and lower arm drive circuits DrH and DrL may be integrated.
・インバータ２０が備えるスイッチとしては、ＭＯＳＦＥＴに限らず、例えばＩＧＢＴであってもよい。この場合、ＩＧＢＴにフリーホイールダイオードが逆並列に接続されていればよい。
The switch included in the
・インバータ２０としては、３相のものに限らず、相数分の上，下アームスイッチＳＷＨ，ＳＷＬの直列接続体を備える２相のインバータ、又は４相以上のインバータであってもよい。例えば、２相の場合、互いに直列接続された１組目の上，下アームスイッチＳＷＨ，ＳＷＬの接続点と、互いに直列接続された２組目の上，下アームスイッチＳＷＨ，ＳＷＬの接続点とが、誘導性負荷（例えば巻線）を介して接続されることとなる。
The
４４…サージ電圧検出部、４９…異常判定部、ＤＨ…上アームダイオード、ＤＬ…下アームダイオード、ＳＷＨ…下アームスイッチ、ＳＷＬ…下アームスイッチ、Ｖｓ…サージ電圧。 44 ... Surge voltage detection unit, 49 ... Abnormality determination unit, DH ... Upper arm diode, DL ... Lower arm diode, SWH ... Lower arm switch, SWL ... Lower arm switch, Vs ... Surge voltage.
Claims (15)
前記スイッチのスイッチング状態の切り替えに伴って発生するサージ電圧（Ｖｓ）を検出するサージ電圧検出部（４４）と、
前記サージ電圧検出部により検出されたサージ電圧に基づいて、前記スイッチのスイッチング状態の切り替えに関する異常である切替異常が生じたことを判定する判定部（４９）と、を備え、
前記判定部には、前記スイッチのサージ電圧に相関する相関パラメータと、前記サージ電圧検出部により検出されたサージ電圧とを対応付けたものが学習値（ＧＴ）として記憶されており、
前記判定部は、前記相関パラメータを取得し、取得した前記相関パラメータと、前記サージ電圧検出部により検出されたサージ電圧との組み合わせ、及び前記学習値に基づいて、前記切替異常が生じたことを判定するスイッチの駆動回路。 In the switch drive circuit (DrH, DrL) that drives the switch (SWH, SWL)
A surge voltage detection unit (44) that detects a surge voltage (Vs) generated when the switching state of the switch is switched, and a surge voltage detection unit (44).
A determination unit (49) for determining that a switching abnormality, which is an abnormality related to switching of the switching state of the switch, has occurred based on the surge voltage detected by the surge voltage detecting unit is provided .
The determination unit stores a correlation parameter that correlates with the surge voltage of the switch and the surge voltage detected by the surge voltage detection unit as a learning value (GT).
The determination unit acquires the correlation parameter, and based on the combination of the acquired correlation parameter and the surge voltage detected by the surge voltage detection unit, and the learning value, the switching abnormality has occurred. The drive circuit of the switch to judge .
基準電圧（Ｖｋ）と前記相関パラメータとが対応付けられた対応情報（ＭＰ）を記憶する記憶部（４９ａ）と、を備え、
前記判定部は、取得された前記相関パラメータと、前記記憶部に記憶された対応情報と、に基づいて、前記基準電圧を設定し、前記サージ電圧検出部により検出されたサージ電圧と設定された前記基準電圧とに基づいて、前記切替異常が生じたことを判定する請求項１または請求項２に記載のスイッチの駆動回路。 The determination unit acquires a correlation parameter that correlates with the surge voltage of the switch.
A storage unit (49a) for storing correspondence information (MP) in which the reference voltage (Vk) and the correlation parameter are associated with each other is provided.
The determination unit sets the reference voltage based on the acquired correlation parameter and the corresponding information stored in the storage unit, and is set to the surge voltage detected by the surge voltage detection unit. The drive circuit for a switch according to claim 1 or 2 , wherein it is determined that the switching abnormality has occurred based on the reference voltage.
前記スイッチのスイッチング状態の切り替えに伴って発生するサージ電圧（Ｖｓ）を検出するサージ電圧検出部（４４）と、A surge voltage detection unit (44) that detects a surge voltage (Vs) generated when the switching state of the switch is switched, and a surge voltage detection unit (44).
前記サージ電圧検出部により検出されたサージ電圧に基づいて、前記スイッチのスイッチング状態の切り替えに関する異常である切替異常が生じたことを判定する判定部（４９）と、を備え、A determination unit (49) for determining that a switching abnormality, which is an abnormality related to switching of the switching state of the switch, has occurred based on the surge voltage detected by the surge voltage detecting unit is provided.
前記判定部は、前記スイッチのサージ電圧に相関する相関パラメータを取得し、The determination unit acquires a correlation parameter that correlates with the surge voltage of the switch.
基準電圧（Ｖｋ）と前記相関パラメータとが対応付けられた対応情報（ＭＰ）を記憶する記憶部（４９ａ）を備え、A storage unit (49a) for storing correspondence information (MP) in which the reference voltage (Vk) and the correlation parameter are associated with each other is provided.
前記判定部は、取得された前記相関パラメータと、前記記憶部に記憶された対応情報と、に基づいて、前記基準電圧を設定し、前記サージ電圧検出部により検出されたサージ電圧と設定された前記基準電圧とに基づいて、前記切替異常が生じたことを判定するスイッチの駆動回路。The determination unit sets the reference voltage based on the acquired correlation parameter and the corresponding information stored in the storage unit, and is set to the surge voltage detected by the surge voltage detection unit. A switch drive circuit for determining that a switching abnormality has occurred based on the reference voltage.
前記判定部は、前記サージ電圧検出部により検出されたサージ電圧が、前記基準電圧よりも前記所定値を超えて大きいとの過大判定が第１所定回数（Ｎｕｋ）されるか、又は、前記基準電圧よりも前記所定値を超えて小さいとの過小判定が第２所定回数（Ｎｄｋ）された場合に、前記切替異常が生じたと判定する請求項６に記載のスイッチの駆動回路。 The surge voltage detection unit repeatedly detects the surge voltage generated by switching the switching state of the switch, and repeatedly detects the surge voltage.
The determination unit is subjected to the first predetermined number of times (Nuk) that the surge voltage detected by the surge voltage detection unit is larger than the reference voltage by more than the predetermined value, or the reference. The drive circuit for a switch according to claim 6 , wherein it is determined that the switching abnormality has occurred when the underdetermination that the voltage is smaller than the predetermined value by more than the predetermined value is performed a second predetermined number of times (Ndk).
前記相関パラメータは、前記ゲート抵抗体の抵抗値（Ｒｅ）を含む請求項１から請求項９までのいずれか一項に記載のスイッチの駆動回路。 A gate resistor (41) connected to the gate of the switch and capable of variably adjusting the resistance value is provided.
The switch drive circuit according to any one of claims 1 to 9 , wherein the correlation parameter includes a resistance value (Re) of the gate resistor.
前記相関パラメータは、前記電流検出部で検出された電流値（Ｉｅ）を含む請求項１から請求項１０までのいずれか一項に記載のスイッチの駆動回路。 A current detection unit (46) for detecting the current flowing through the switch is provided.
The switch drive circuit according to any one of claims 1 to 10 , wherein the correlation parameter includes a current value (Ie) detected by the current detection unit.
前記スイッチがオフ状態とされている場合のオフ電圧（Ｖｏｆｆ）を検出するオフ電圧検出部を備え、
前記相関パラメータは、前記オフ電圧検出部により検出されたオフ電圧を含む請求項１から請求項１１までのいずれか一項に記載のスイッチの駆動回路。 The surge voltage detection unit detects the surge voltage generated when the switch is switched to the off state, and detects the surge voltage.
It is provided with an off-voltage detection unit that detects an off-voltage (Voff) when the switch is turned off.
The switch drive circuit according to any one of claims 1 to 11 , wherein the correlation parameter includes an off voltage detected by the off voltage detection unit.
前記スイッチのスイッチング状態の切り替えに伴って発生するサージ電圧（Ｖｓ）を検出するサージ電圧検出部（４４）と、A surge voltage detection unit (44) that detects a surge voltage (Vs) generated when the switching state of the switch is switched, and a surge voltage detection unit (44).
前記サージ電圧検出部により検出されたサージ電圧に基づいて、前記スイッチのスイッチング状態の切り替えに関する異常である切替異常が生じたことを判定する判定部（４９）と、を備え、A determination unit (49) for determining that a switching abnormality, which is an abnormality related to switching of the switching state of the switch, has occurred based on the surge voltage detected by the surge voltage detecting unit is provided.
前記判定部は、前記スイッチのサージ電圧に相関する相関パラメータを取得し、前記相関パラメータと、前記サージ電圧検出部により検出されたサージ電圧との組み合わせに基づいて、前記切替異常が生じたことを判定し、The determination unit acquires a correlation parameter that correlates with the surge voltage of the switch, and determines that the switching abnormality has occurred based on the combination of the correlation parameter and the surge voltage detected by the surge voltage detection unit. Judgment,
前記サージ電圧検出部は、前記スイッチのオフ状態への切り替えに伴って発生するサージ電圧を検出し、The surge voltage detection unit detects the surge voltage generated when the switch is switched to the off state, and detects the surge voltage.
前記スイッチがオフ状態とされている場合のオフ電圧（Ｖｏｆｆ）を検出するオフ電圧検出部を備え、It is provided with an off-voltage detection unit that detects an off-voltage (Voff) when the switch is turned off.
前記相関パラメータは、前記オフ電圧検出部により検出されたオフ電圧を含むスイッチの駆動回路。The correlation parameter is a switch drive circuit including an off voltage detected by the off voltage detection unit.
前記サージ電圧検出部は、前記第１コンデンサと前記第２コンデンサとの間の中間点（ＰＳ１）の電圧に基づいて、前記スイッチのスイッチング状態の切り替えに伴って発生するサージ電圧を検出するとともに、前記スイッチの起動前において前記スイッチをオフ状態とした場合の電圧を判定電圧（Ｖｊｄ）として検出し、
前記判定部は、前記判定電圧に基づいて、前記切替異常のうち、前記容量回路の異常が生じたことを特定する請求項１から請求項１３までのいずれか一項に記載のスイッチの駆動回路。 It is composed of a first capacitor (43a) and a second capacitor (43b) connected in series, and includes a capacitance circuit (43) connected between a pair of main terminals of the switch.
The surge voltage detecting unit detects the surge voltage generated by switching the switching state of the switch based on the voltage at the intermediate point (PS1) between the first capacitor and the second capacitor, and also detects the surge voltage. The voltage when the switch is turned off before the switch is started is detected as a determination voltage (Vjd).
The switch drive circuit according to any one of claims 1 to 13, wherein the determination unit identifies that an abnormality has occurred in the capacitance circuit among the switching abnormalities based on the determination voltage. ..
前記サージ電圧検出部は、前記第１抵抗と前記第２抵抗との間の中間点（ＰＳ２）の電圧に基づいて、前記スイッチのスイッチング状態の切り替えに伴って発生するサージ電圧を検出するとともに、前記スイッチの起動前において前記スイッチをオフ状態とした場合の電圧を判定電圧（Ｖｊｄ）として検出し、
前記判定部は、前記判定電圧に基づいて、前記切替異常のうち、前記抵抗回路の異常が生じたことを特定する請求項１から請求項１３までのいずれか一項に記載のスイッチの駆動回路。 It is composed of a first resistance (51a) and a second resistance (51b) connected in series, and includes a resistance circuit (51) connected between a pair of main terminals of the switch.
The surge voltage detecting unit detects the surge voltage generated by switching the switching state of the switch based on the voltage at the intermediate point (PS2) between the first resistance and the second resistance, and also detects the surge voltage. The voltage when the switch is turned off before the switch is started is detected as a determination voltage (Vjd).
The switch drive circuit according to any one of claims 1 to 13, wherein the determination unit identifies that an abnormality of the resistance circuit has occurred among the switching abnormalities based on the determination voltage. ..
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018173957A JP7073999B2 (en) | 2018-09-18 | 2018-09-18 | Switch drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018173957A JP7073999B2 (en) | 2018-09-18 | 2018-09-18 | Switch drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020048294A JP2020048294A (en) | 2020-03-26 |
| JP7073999B2 true JP7073999B2 (en) | 2022-05-24 |
Family
ID=69900028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018173957A Active JP7073999B2 (en) | 2018-09-18 | 2018-09-18 | Switch drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7073999B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20240006976A1 (en) * | 2020-12-24 | 2024-01-04 | Mitsubishi Electric Corporation | Gate drive circuit and power conversion device |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008054280A (en) | 2006-07-27 | 2008-03-06 | Toyota Central R&D Labs Inc | Driving circuit for transistor |
| JP2013027217A (en) | 2011-07-25 | 2013-02-04 | Hitachi Automotive Systems Ltd | Power conversion apparatus an power conversion system |
| JP2014107662A (en) | 2012-11-27 | 2014-06-09 | Denso Corp | Semiconductor device |
| JP2016116432A (en) | 2014-11-05 | 2016-06-23 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | Converter apparatus, inverter apparatus, and ac machine driving apparatus |
| JP2017229151A (en) | 2016-06-22 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | Driver and power supply system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004236371A (en) * | 2003-01-28 | 2004-08-19 | Hitachi Ltd | Motor controller using inverter |
| JP2005012951A (en) * | 2003-06-20 | 2005-01-13 | Toshiba Mitsubishi-Electric Industrial System Corp | Semiconductor power conversion device |
| JP4586450B2 (en) * | 2004-07-30 | 2010-11-24 | 東京電力株式会社 | Power switching circuit, power converter, and driving method for power semiconductor switching element |
| GB2509987B (en) * | 2013-01-22 | 2020-01-22 | Nidec Control Techniques Ltd | A desaturation detection circuit for use between the desaturation detection input of an optocoupler and the output of a power switching device |
| JP2017034770A (en) * | 2015-07-29 | 2017-02-09 | 株式会社東芝 | Gate drive circuit and power conversion device |
-
2018
- 2018-09-18 JP JP2018173957A patent/JP7073999B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008054280A (en) | 2006-07-27 | 2008-03-06 | Toyota Central R&D Labs Inc | Driving circuit for transistor |
| JP2013027217A (en) | 2011-07-25 | 2013-02-04 | Hitachi Automotive Systems Ltd | Power conversion apparatus an power conversion system |
| JP2014107662A (en) | 2012-11-27 | 2014-06-09 | Denso Corp | Semiconductor device |
| JP2016116432A (en) | 2014-11-05 | 2016-06-23 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | Converter apparatus, inverter apparatus, and ac machine driving apparatus |
| JP2017229151A (en) | 2016-06-22 | 2017-12-28 | ルネサスエレクトロニクス株式会社 | Driver and power supply system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2020048294A (en) | 2020-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4333802B1 (en) | Inverter drive | |
| WO2020116133A1 (en) | Insulation resistance detection device | |
| JP6794877B2 (en) | Motor inverter | |
| CN108964574B (en) | Motor control system and motor control method | |
| JP7073999B2 (en) | Switch drive circuit | |
| JP7234817B2 (en) | Power converter drive circuit | |
| JP2009254199A (en) | Motor drive circuit and abnormality determining method of motor | |
| CN111183574B (en) | Switch driving circuit | |
| US7221122B2 (en) | Inverter control device | |
| JP7099199B2 (en) | Drive circuit of the switch to be driven | |
| US11233505B2 (en) | Drive circuit for switch | |
| WO2023054025A1 (en) | Power supply device | |
| JP7334674B2 (en) | switch drive circuit | |
| JP3695522B2 (en) | 3-level inverter device | |
| JP7172912B2 (en) | Drive circuit and drive device for switch | |
| WO2020250908A1 (en) | Drive circuit for switch | |
| JP2023130641A (en) | Motor controller | |
| JP7322653B2 (en) | switch drive | |
| JP7283334B2 (en) | switch drive circuit | |
| JP7110871B2 (en) | switch drive circuit | |
| JP2019140902A (en) | Driving device for switch | |
| WO2019163110A1 (en) | Motor drive device | |
| JP2001008494A (en) | Bridge power converter circuit | |
| JP7172913B2 (en) | switch drive circuit | |
| JP7488111B2 (en) | Power supplies and how to configure power supply thresholds |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220412 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220425 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7073999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |