JP7071253B2 - 印刷配線板の製造方法 - Google Patents
印刷配線板の製造方法 Download PDFInfo
- Publication number
- JP7071253B2 JP7071253B2 JP2018204665A JP2018204665A JP7071253B2 JP 7071253 B2 JP7071253 B2 JP 7071253B2 JP 2018204665 A JP2018204665 A JP 2018204665A JP 2018204665 A JP2018204665 A JP 2018204665A JP 7071253 B2 JP7071253 B2 JP 7071253B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- electrolytic
- plating
- metal plating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
この場合、被めっき素材である銅回路パターン102a,102bに電解めっき処理時の導通をとるために、図19に示すように銅回路パターン102a,102bに連続したリード線105a,105bが必要となる。
めっきレジストを形成し、電解ニッケルめっきを施し、連続して電解金めっきを施し、めっきレジストを剥離し、その後、リード線105a,105b除去用のレジストを形成し、エッチングによりリード線105a,105bを除去し、リード線105a,105b除去用のレジストを剥離して図20の構成を得る。
したがって、設計通りの構造とすることができない。残ったリード線105a,105bはスタブとなって装置として稼働時に高周波ノイズの発生源となって性能上好ましくない。銅回路パターン102a,102bの側面に析出した電解ニッケルめっき及び金めっきは隣接する配線106との間の間隙を狭めてしまい、高密度配線が実現し難くなる。
そもそも、印刷配線板に高密度配線が求められると、上記の電解めっき用のリード線105a,105bを形成する余地を確保できない場合がある。電解めっき用のリード線をプロセス上形成する必要が無ければ、そこに回路パターンを形成することができ、さらなる高密度配線を追求することができる。
本開示の印刷配線板の製造方法によれば、本開示の印刷配線板を製造することができるとともに、回路パターンの形成前に電解めっき処理を実施するので、電解めっき用のリード線の占有面積を製品に確保することなく、さらなる高密度配線を追求することができる。
本開示の一実施形態の印刷配線板1は、図1に示すようにスルーホール11が設けられた絶縁基材10と、絶縁基材10上の導体パターンとを備える。導体パターンとしては、上面に電解貴金属めっき20が施された導体パターン12,13のほか、スルーホール11に形成された層間接続導体14、配線パターン15,16等を備える。導体パターン12は、半田ボールを介したBGA(ball grid array)パッケージの接続パッド、導体パターン13は、給電配線などの接続パッドである。簡略化のため、導体パターン12,13、スルーホール11、層間接続導体14は、それぞれ一つのみを示したが、設計に応じて必要数設けられる。配線パターン15,16も設計に応じて複雑になる。
導体パターン12-16の材料には銅が適用され、導体パターン12,13の上面を被う電解貴金属めっき20には、下地金属としてニッケル(電解ニッケルめっき21)、貴金属として金(電解金めっき22)が適用されている。
ここで、導体パターンの絶縁基材10に接合する面を下面とし、その反対面を上面とする。
なお、図示する絶縁基材10の部分は、層間配線層を含んだ積層基板であってもよいが、導体パターン12,13の下面は絶縁材料により形成された面に接合する。
図2(b)及び図3(b)に示すように導体パターン12(13)は、上面(頂面)が下面(底面)より狭く、側面は傾斜している。下面と側面との成す角とそれぞれθ1(図2)、θ2(図3)とすると、θ1>θ2である。図2の構成にあっては、導体パターン12(13)の上面から電解貴金属めっき20は側方に突出せず、図3の構成にあっては、導体パターン12(13)の上面から電解貴金属めっき20は側方に突出している。特に図2の構成を実施することが好ましい。接続面を構成する電解金めっき22の支持性が良好である。
以上のように導体パターン12,13の上面全体が電解貴金属めっき20で被われている。
また本実施形態の印刷配線板1によれば、電解貴金属めっき20の導体パターン12(13)の外周面への延び出しが無い。したがって、隣接する配線との間の間隙を確保することができ、高密度配線に適する。
以上のように上面全体が電解貴金属めっき20で被われた導体パターン12(13)が基板10上に精度よく構成されており、配線の高密度化に適する。
次に、印刷配線板1の製造方法につき説明する。
図4に示すように予めドリル加工等によりスルーホール11が設けられた絶縁基材10上に、スルーホール11内も含めて導体膜31を全面的に形成する(導体膜形成工程)。
次に、導体膜31の一部領域に電解貴金属めっきを施す(電解貴金属めっき工程)。ここでの一部領域は、導体パターン12,13の上面の電解貴金属めっき20が配置される領域である。
電解貴金属めっき工程としては、まず、図5に示すように上記の導体パターン12,13の上面の電解貴金属めっき20となる領域で開口しためっきレジスト32を形成する。具体的には、ドライフィルムを全面貼設し、露光、現像によりパターン形成することによってめっきレジスト32を形成する。
次に、図6に示すように導体膜31に電解めっき処理のための電気的導通をとり、めっきレジスト32をマスクとして電解ニッケルめっき21を施し、さらに電解金めっき22を施す。
次に、図7に示すようにめっきレジスト32を剥離する(電解貴金属めっき工程終わり)。
本実施形態における回路形成工程を詳述すると以下の通りである。
次に、図9に示すようにめっきレジスト33をマスクとしてその他の導体パターン(14,15,16)の形成領域に金属レジスト34を形成する。金属レジスト34として、電解錫めっき又は電解半田めっきを適用する。
次に、図10に示すようにめっきレジスト33を剥離する。
次に、図12に示すように金属レジスト34をマスクとして導体膜31をエッチングしてその他の導体パターン(14,15,16)の形成領域に導体パターン14,15,16を形成する。それとともに、第一のエッチングレジスト41で保護して電解貴金属めっき20及びその下の導体膜を残しつつ当該導体膜周囲の導体膜31をエッチングして貴金属めっき付導体パターン(12,20)を形成する。
導体パターン12は、電解ニッケルめっき21、電解金めっき22及び第一のエッチングレジスト41による複合レジストにより保護されて形成される。
なお、導体パターン13の上面を被う電解貴金属めっき20に対しては、第一のエッチングレジスト41を形成しない。BGAを構成する導体パターン12に対して、導体パターン13は面積が大きく精細度が求められないためである。導体パターン13は、電解貴金属めっき20により保護されて形成される。これに拘わらず、導体パターン13の上面を被う電解貴金属めっき20に対しても、第一のエッチングレジスト41を形成してもよい。
次に、図13に示すように第一のエッチングレジスト41を剥離する。
次に、図15に示すように第二のエッチングレジスト42で貴金属めっき付導体パターン(12,20,13,20)を保護しつつ金属レジスト34をエッチングにより除去する。
図示を省略するが電解貴金属めっき20の表面を含むコンタクトエリアを残してソルダーレジストを形成する。ソルダーレジストは、ドライフィルムタイプ、液状タイプが使用可能である。
以上により、印刷配線板1が完成する。
このような外周縁が電解貴金属めっき20より大きく張り出したエッチングレジスト41,42を適用することによって、電解貴金属めっき20下の銅のサイドエッチングを抑制することができる。これにより、導体パターン12(13)の上面から電解貴金属めっき20が側方に突出しない図2の構成を実施することができる。
第二のエッチングレジスト42を適用しない場合は、電解貴金属めっき20をレジストに、金属レジスト34(錫又は半田)のエッチングを行う。
しかしその場合は、電解貴金属めっき20下の銅のサイドエッチングが進行しやすく、導体パターン12(13)の上面から電解貴金属めっき20が側方に突出した図3の構成を実施することとなる。銅のサイドエッチングの進行の違いにより、上述したようにθ1>θ2に形成される。
図2に示したように導体パターン12(13)の上面から電解貴金属めっき20を側方に突出させないようにするためには、第二のエッチングレジスト42を適用し、さらには第一のエッチングレジスト41を適用し、それぞれ上述したように50μm以上に電解貴金属めっき20の外周縁より外方に張り出して形成することが好ましい。
上記の回路形成工程は、一例であって他の回路形成技術に置き換えて実施してもよい。
10 絶縁基材
11 スルーホール
12 導体パターン
13 導体パターン
14 層間接続導体
15,16 配線パターン
20 電解貴金属めっき
21 電解ニッケルめっき
22 電解金めっき
31 導体膜
32 めっきレジスト
33 めっきレジスト
34 金属レジスト
41 第一のエッチングレジスト
42 第二のエッチングレジスト
Claims (7)
- 絶縁基材上に導体膜を形成する導体膜形成工程と、
前記導体膜の一部領域に電解貴金属めっきを施す電解貴金属めっき工程と、
前記一部領域及びその他の導体パターン形成領域を残して前記導体膜をエッチングし回路を形成する回路形成工程と、を以上の記載順で備え、
前記回路形成工程として、
前記その他の導体パターン形成領域で開口し、前記一部領域の前記電解貴金属めっきを被うめっきレジストを形成する工程と、
前記めっきレジストをマスクとして前記その他の導体パターン形成領域に金属レジストを形成する工程と、
前記めっきレジストを剥離する工程と、
前記金属レジストをマスクとして前記導体膜をエッチングして前記その他の導体パターン形成領域に導体パターンを形成するとともに、前記電解貴金属めっき及びその下の導体膜を残しつつ当該導体膜周囲の導体膜をエッチングして貴金属めっき付導体パターンを形成する工程と、
前記電解貴金属めっき上にエッチングレジストを形成する工程と、
前記エッチングレジストで貴金属めっき付導体パターンを保護しつつ前記金属レジストをエッチングにより除去する工程と、
前記エッチングレジストを剥離する工程と、を以上の記載順で備える印刷配線板の製造方法。 - 絶縁基材上に導体膜を形成する導体膜形成工程と、
前記導体膜の一部領域に電解貴金属めっきを施す電解貴金属めっき工程と、
前記一部領域及びその他の導体パターン形成領域を残して前記導体膜をエッチングし回路を形成する回路形成工程と、を以上の記載順で備え、
前記回路形成工程として、
前記その他の導体パターン形成領域で開口し、前記一部領域の前記電解貴金属めっきを被うめっきレジストを形成する工程と、
前記めっきレジストをマスクとして前記その他の導体パターン形成領域に金属レジストを形成する工程と、
前記めっきレジストを剥離する工程と、
前記電解貴金属めっき上に第一のエッチングレジストを形成する工程と、
前記金属レジストをマスクとして前記導体膜をエッチングして前記その他の導体パターン形成領域に導体パターンを形成するとともに、前記第一のエッチングレジストで保護して前記電解貴金属めっき及びその下の導体膜を残しつつ当該導体膜周囲の導体膜をエッチングして貴金属めっき付導体パターンを形成する工程と、
前記第一のエッチングレジストを剥離する工程と、
前記電解貴金属めっき上に第二のエッチングレジストを形成する工程と、
前記第二のエッチングレジストで貴金属めっき付導体パターンを保護しつつ前記金属レジストをエッチングにより除去する工程と、
前記第二のエッチングレジストを剥離する工程と、を以上の記載順で備える印刷配線板の製造方法。 - 前記電解貴金属めっき上に形成する前記エッチングレジストを、当該電解貴金属めっきの外周縁より外方に張り出して形成する請求項1に記載の印刷配線板の製造方法。
- 前記エッチングレジストの張り出し寸法を50μm以上とする請求項3に記載の印刷配線板の製造方法。
- 前記電解貴金属めっき上に形成する前記第一のエッチングレジストを、当該電解貴金属めっきの外周縁より外方に張り出して形成するとともに、
前記電解貴金属めっき上に形成する前記第二のエッチングレジストを、当該電解貴金属めっきの外周縁より外方に張り出して形成する請求項2に記載の印刷配線板の製造方法。 - 前記第一のエッチングレジスト及び前記第二のエッチングレジストの張り出し寸法を50μm以上とする請求項5に記載の印刷配線板の製造方法。
- 前記金属レジストとして、錫めっき又は半田めっきを適用する請求項1から請求項6のうちいずれか一に記載の印刷配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018204665A JP7071253B2 (ja) | 2018-10-31 | 2018-10-31 | 印刷配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018204665A JP7071253B2 (ja) | 2018-10-31 | 2018-10-31 | 印刷配線板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020072166A JP2020072166A (ja) | 2020-05-07 |
JP7071253B2 true JP7071253B2 (ja) | 2022-05-18 |
Family
ID=70548083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018204665A Active JP7071253B2 (ja) | 2018-10-31 | 2018-10-31 | 印刷配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7071253B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207745A (ja) | 2002-12-23 | 2004-07-22 | Samsung Electro Mech Co Ltd | ボールグリッドアレイ基板及びその作製方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0621611A (ja) * | 1992-06-30 | 1994-01-28 | Fujitsu Ltd | プリント配線板の製造方法 |
JPH08125346A (ja) * | 1994-10-26 | 1996-05-17 | Hitachi Ltd | 薄膜多層基板の製造方法 |
JPH08204312A (ja) * | 1995-01-31 | 1996-08-09 | Matsushita Electric Works Ltd | チップオンボード基板の製造方法 |
JPH0974265A (ja) * | 1995-06-28 | 1997-03-18 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
-
2018
- 2018-10-31 JP JP2018204665A patent/JP7071253B2/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004207745A (ja) | 2002-12-23 | 2004-07-22 | Samsung Electro Mech Co Ltd | ボールグリッドアレイ基板及びその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2020072166A (ja) | 2020-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1329968C (zh) | 利用无引线电镀工艺制造的封装基片及其制造方法 | |
US4289575A (en) | Method of making printed wiringboards | |
TWI484875B (zh) | 電路板及電路板製作方法 | |
TWI408775B (zh) | 用於形成與積體電路之接觸墊之連接之方法 | |
KR20070120449A (ko) | 배선 기판, 그 제조 방법 및 반도체 장치 | |
JP2007324559A (ja) | ファインピッチを有するマルチレイヤー回路板及びその製作方法 | |
US20090095508A1 (en) | Printed circuit board and method for manufacturing the same | |
JP5017872B2 (ja) | 半導体装置及びその製造方法 | |
JPH09246719A (ja) | 基板の導体層の形成方法 | |
KR20240017393A (ko) | 반도체 장치 및 이의 제조 방법 | |
JP6109078B2 (ja) | リードクラックが強化された電子素子用テープ | |
TWI661751B (zh) | 電路板及其製作方法 | |
TW201616936A (zh) | 電路板及其制法 | |
JP7071253B2 (ja) | 印刷配線板の製造方法 | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
JP7077005B2 (ja) | 配線基板及びその製造方法 | |
JP2006294670A (ja) | 半導体装置の製造方法 | |
JP6258810B2 (ja) | 配線基板の製造方法 | |
WO1997024021A1 (en) | Substrate for mounting electronic part and process for manufacturing the same | |
KR100547349B1 (ko) | 반도체 패키지 기판 및 그 제조 방법 | |
JPH11274155A (ja) | 半導体装置 | |
JP2021141173A (ja) | 配線回路基板 | |
JP2004047666A (ja) | 多層配線基板とその製造方法および樹脂封止型半導体装置の製造方法 | |
JP2002050715A (ja) | 半導体パッケージの製造方法 | |
KR20130053946A (ko) | 인쇄회로기판 및 인쇄회로기판 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7071253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |