JP7065692B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7065692B2
JP7065692B2 JP2018102439A JP2018102439A JP7065692B2 JP 7065692 B2 JP7065692 B2 JP 7065692B2 JP 2018102439 A JP2018102439 A JP 2018102439A JP 2018102439 A JP2018102439 A JP 2018102439A JP 7065692 B2 JP7065692 B2 JP 7065692B2
Authority
JP
Japan
Prior art keywords
region
partial region
electrode
semiconductor
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018102439A
Other languages
English (en)
Other versions
JP2019207942A (ja
Inventor
瑛祐 梶原
彩 新留
雅彦 蔵口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018102439A priority Critical patent/JP7065692B2/ja
Priority to US16/284,237 priority patent/US10644143B2/en
Publication of JP2019207942A publication Critical patent/JP2019207942A/ja
Application granted granted Critical
Publication of JP7065692B2 publication Critical patent/JP7065692B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明の実施形態は、半導体装置に関する。
ガリウム及び窒素を含む半導体装置がある。半導体装置について、電流コラプスの低減が求められている。
特開２０１７－１０９８９号公報
本発明の実施形態は、電流コラプスを低減できる半導体装置を提供する。
実施形態に係る半導体装置は、第１半導体層と、第２半導体層と、第１電極と、第２電極と、第３電極と、第１絶縁部と、第２絶縁部と、を含む。前記第１半導体層は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。前記第１半導体層は、第１半導体領域と、第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間の第３半導体領域と、を含む。前記第２半導体層は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。前記第２半導体層は、第１部分領域と、第２部分領域と、前記第１部分領域と前記第２部分領域との間の第３部分領域と、前記第２部分領域と前記第３部分領域との間の第４部分領域と、前記第１部分領域と前記第３部分領域との間の第５部分領域と、前記第１部分領域と前記第５部分領域との間の第６部分領域と、を含む。前記第１部分領域、前記第５部分領域、及び前記第６部分領域は、前記第１半導体領域から前記第２半導体領域への第２方向と交差する第１方向において、前記第１半導体領域と重なる。前記第２部分領域、前記第３部分領域、及び前記第４部分領域は、前記第１方向において、前記第２半導体領域と重なる。前記第１電極は、前記第１部分領域と電気的に接続される。前記第２電極は、前記第２部分領域と電気的に接続される。前記第１電極から前記第２電極への方向は、前記第２方向に沿う。前記第３電極の前記第２方向における位置は、前記第１電極の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にある。前記第１絶縁部は、前記第１方向において、前記第３半導体領域と前記第３電極との間及び前記第３部分領域と前記第３電極との間に設けられる。前記第４部分領域は、前記第１方向において前記第２絶縁部と前記第２半導体領域との間にある。前記第４部分領域は、前記第１方向において、前記第３部分領域と重ならない。
図１は、実施形態に係る半導体装置を模式的に例示する断面図である。 図２（ａ）及び図２（ｂ）は、半導体装置の特性を例示するグラフである。 図３は、半導体装置の特性を例示するグラフである。 図４は、実施形態に係る別の半導体装置を模式的に例示する断面図である。 図５（ａ）及び図５（ｂ）は、実施形態に係る別の半導体装置を模式的に例示する断面図である。 図６（ａ）及び図６（ｂ）は、実施形態に係る別の半導体装置を模式的に例示する断面図である。 図７（ａ）及び図７（ｂ）は、実施形態に係る別の半導体装置を模式的に例示する断面図である。 図８（ａ）及び図８（ｂ）は、実施形態に係る別の半導体装置を模式的に例示する断面図である。 図９（ａ）及び図９（ｂ）は、実施形態に係る別の半導体装置を模式的に例示する断面図である。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既に説明したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、実施形態に係る半導体装置を模式的に例示する断面図である。
図１に表したように、実施形態に係る半導体装置１１０は、第１半導体層１１、第２半導体層１２、第１電極２１、第２電極２２、第３電極２３、第１絶縁部３１、第２絶縁部３２、及び第３絶縁部３３を含む。
第１半導体層１１は、第１半導体領域１１ａ、第２半導体領域１１ｂ、及び第３半導体領域１１ｃを含む。第３半導体領域１１ｃは、第１半導体領域１１ａと第２半導体領域１１ｂとの間に位置する。
第１半導体領域１１ａから第２半導体領域１１ｂに向かう方向を第２方向とする。第２方向は、例えば、図１に表されるＸ軸方向に沿う。Ｘ軸方向に対して垂直な１つの方向をＹ軸方向とする。Ｘ軸方向およびＹ軸方向に対して垂直な方向をＺ軸方向とする。第２方向と交差する方向を第１方向とする。第１方向は、例えばＺ軸方向に沿う。第１方向および第２方向と交差する方向を第３方向とする。第３方向は、例えばＹ軸方向に沿う。
以下では、第１方向、第２方向、および第３方向が、それぞれ、Ｚ軸方向、Ｘ軸方向、およびＹ軸方向に沿う場合について説明する。
第２半導体層１２は、第１部分領域１２ａと、第２部分領域１２ｂと、第３部分領域１２ｃと、第４部分領域１２ｄと、第５部分領域１２ｅと、第６部分領域１２ｆと、を含む。第３部分領域１２ｃは、第１部分領域１２ａと第２部分領域１２ｂとの間にある。第４部分領域１２ｄは、第２部分領域１２ｂと第３部分領域１２ｃとの間にある。第５部分領域１２ｅは、第１部分領域１２ａと第３部分領域１２ｃとの間にある。第６部分領域１２ｆは、第１部分領域１２ａと第５部分領域１２ｅとの間にある。第１部分領域１２ａ、第５部分領域１２ｅ、及び第６部分領域１２ｆは、Ｚ軸方向において、第１半導体領域１１ａと重なる。第２部分領域１２ｂ、第３部分領域１２ｃ、及び第４部分領域１２ｄは、Ｚ軸方向において、第２半導体領域１１ｂと重なる。第１部分領域１２ａから第２部分領域１２ｂへの方向は、Ｘ軸方向に沿う。
第１電極２１は、第１部分領域１２ａと電気的に接続されている。第１部分領域１２ａは、Ｚ軸方向において、第１半導体領域１１ａと第１電極２１との間にある。
第２電極２２は、第２部分領域１２ｂと電気的に接続されている。第２部分領域１２ｂは、Ｚ軸方向において、第２半導体領域１１ｂと第２電極２２との間にある。第１電極２１から第２電極２２への方向は、Ｘ軸方向に沿う。
第３電極２３のＸ軸方向における位置は、第１電極２１のＸ軸方向における位置と、第２電極２２のＸ軸方向における位置と、の間にある。例えば、第３電極２３は、Ｘ軸方向において、第１電極２１と第２電極２２との間に設けられる。また、第３半導体領域１１ｃから第３電極２３への方向は、Ｚ軸方向に沿う。
第１絶縁部３１は、Ｚ軸方向において、第３半導体領域１１ｃと第３電極２３との間、第３部分領域１２ｃと第３電極２３との間、及び第５部分領域１２ｅと第３電極２３との間に設けられる。さらに、第１絶縁部３１は、第２絶縁部３２及び第３絶縁部３３と、Ｚ軸方向において重なっていても良い。
第４部分領域１２ｄは、Ｚ軸方向において、第２絶縁部３２と第２半導体領域１１ｂとの間にある。第２絶縁部３２は、Ｚ軸方向において、第３部分領域１２ｃと重ならない。第２絶縁部３２は、Ｚ軸方向において、第３部分領域１２ｃと第３電極２３との間に設けられない。
第６部分領域１２ｆは、Ｚ軸方向において、第３絶縁部３３と第１半導体領域１１ａとの間にある。第３絶縁部３３は、Ｚ軸方向において、第５部分領域１２ｅと重ならない。第３絶縁部３３は、Ｚ軸方向において、第５部分領域１２ｅと第３電極２３との間に設けられない。
図１に表した例では、半導体装置１１０は、第４絶縁部３４及び第１導電部４１をさらに含む。第１導電部４１は、第３電極２３と電気的に接続されている。第３電極２３は、Ｚ軸方向において、第３半導体領域１１ｃと第１導電部４１との間に位置する。
第１導電部４１は、例えば、第１導電領域４１ａ及び第２導電領域４１ｂを含む。第１導電領域４１ａは、Ｚ軸方向において、第３電極２３と第２導電領域４１ｂとの間にある。第１導電領域４１ａのＸ軸方向における長さは、第２導電領域４１ｂのＸ軸方向における長さよりも短く、第３電極２３のＸ軸方向における長さよりも短い。第２導電領域４１ｂは、第３電極２３及び第１導電領域４１ａと接続されている。第２絶縁部３２の一部から第２導電領域４１ｂの一部への方向は、Ｚ軸方向に沿う。
第４絶縁部３４の一部は、Ｘ軸方向及びＹ軸方向を含む面に沿って、第１導電領域４１ａ及び第２導電領域４１ｂの周りに設けられる。第１電極２１、第２電極２２、第３電極２３、及び第１絶縁部３１は、Ｚ軸方向において、第１半導体層１１と第４絶縁部３４との間にある。
第１半導体層１１は、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含む。第１半導体層１１は、例えば、窒化ガリウムを含む。第２半導体層１２は、Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含む。第２半導体層１２は、例えば、窒化アルミニウムガリウムを含む。
第１電極２１及び第２電極２２は、例えば、チタン及びアルミニウムからなる群より選択された少なくとも１つを含む。第３電極２３は、例えば、チタン、タングステン、及びモリブデンからなる群より選択された少なくとも１つと、窒素と、を含む。又は、第３電極２３は、ニッケル及びアルミニウムからなる群より選択された少なくとも１つを含む。第１導電部４１は、例えば、チタン、金、白金、銅、及びアルミニウムからなる群より選択された少なくとも１つを含む。
第１絶縁部３１は、例えば、酸素及び窒素からなる群より選択された少なくとも１つと、シリコン及びアルミニウムのいずれかと、を含む。第２絶縁部３２及び第３絶縁部３３は、例えば、シリコン及びアルミニウムからなる群より選択された少なくとも１つと、窒素と、を含む。第２絶縁部３２及び第３絶縁部３３はさらに酸素を含んでいても良い。第４絶縁部３４は、酸素及び窒素からなる群より選択された少なくとも１つと、シリコンと、を含む。
例えば、第１絶縁部３１に含まれる材料は、第２絶縁部３２及び第３絶縁部３３に含まれる材料と異なる。第１絶縁部３１は、例えば、酸化シリコン及び酸化アルミニウムからなる群より選択された少なくとも１つを含む。第１絶縁部３１は、酸窒化アルミニウムを含んでいても良い。
第２絶縁部３３及び第３絶縁部３３は、例えば、窒化シリコン、酸窒化シリコン、窒化アルミニウム、及び酸窒化アルミニウムからなる群より選択された少なくとも１つを含む。
例えば、第４絶縁部３４に含まれる材料は、第１絶縁部３１に含まれる材料と異なる。第４絶縁部３４に含まれる材料は、第１絶縁部３１に含まれる材料と同じでも良い。また、第４絶縁部３４は、２つ以上の異なる材料を含んでいても良い。例えば、第４絶縁部３４は、Ｚ軸方向に２つ以上の層が重ねられた積層構造であっても良い。例えば、積層構造において、それぞれの層に含まれる材料は、互いに異なる。
第１電極２１は、例えば、ソース電極として機能する。第２電極２２は、例えば、ドレイン電極として機能する。第１絶縁部３１は、ゲート絶縁層として機能する。第１絶縁部３１と接する第３電極２３は、ゲート電極として機能する。第１導電部４１は、第３電極２３近傍の電界強度を緩和するためのフィールドプレート電極として機能する。
第１半導体層１１と第２半導体層１２との界面近傍には、２次元電子ガスが発生する。第２電極２２の電位が第１電極２１の電位よりも大きな値に設定された状態で、第３電極２３の電位を閾値以上に設定する。これにより、第３半導体領域１１ｃと第１絶縁部３１との界面近傍にチャネルが形成される。第１電極２１から第２電極２２へ向けて電子がチャネルを通して流れ、半導体装置１１０がオン状態となる。
半導体装置１１０において、第２電極２２に大きな電位を印加すると、オン抵抗が増大する可能性がある。この現象は、電流コラプスと呼ばれる。電流コラプスの発生メカニズムは、例えば以下の通りである。２次元電子ガス中の電子が、高い電位により加速される。加速された電子が、第２半導体層１２の表面欠陥準位に捕獲される。第２半導体層１２の一部が負に帯電する。第２半導体層１２の前記一部の直下に位置する２次元電子ガス中の電子が空乏化され、オン抵抗が増大する。オン抵抗の増大を抑制するためには、電流コラプスが小さいことが望ましい。
図２（ａ）、図２（ｂ）、及び図３は、半導体装置の特性を例示するグラフである。
図２（ａ）及び図２（ｂ）は、参考例に係る半導体装置の実験結果を表す。本実施形態に係る半導体装置１１０では、第４部分領域１２ｄがＺ軸方向において第２絶縁部３２と重なり、第３部分領域１２ｃはＺ軸方向において第２絶縁部３２と重ならない。参考例に係る半導体装置では、第４部分領域１２ｄ及び第３部分領域１２ｃがＺ軸方向において第２絶縁部３２と重なる。すなわち、本実施形態に係る半導体装置１１０では、第３部分領域１２ｃと第３電極２３との間に第２絶縁部３２が設けられていないが、参考例に係る半導体装置では、第３部分領域１２ｃと第３電極２３との間に第２絶縁部３２が設けられる。
上記参考例に係る半導体装置を３種類（各々第１半導体装置～第３半導体装置）を用意した。第１半導体装置は、第２絶縁部３２のＺ軸方向における厚さ（Ｚ軸方向における長さ）Ｔｈが、２５ｎｍである。第２半導体装置は、厚さＴｈが、１０ｎｍである。第３半導体装置は、厚さＴｈが、５ｎｍである。
第１半導体装置～第３半導体装置のオン抵抗を測定した。具体的には、第１電極２１の電位を０Ｖ、第２電極２２に１Ｖの電位が印加された状態で、第３電極２３の電位を閾値以上に設定し、以下の条件で第１電極２１と第２電極２２との間の電気抵抗（オン抵抗）を測定した。
第１半導体装置～第３半導体装置について、まず、第２電極２２に１７５Ｖのストレス電位を印加した。この状態を、所定時間継続した。その後、第２電極２２の電位を１Ｖに設定した。この状態で、第３電極２３の電位を閾値以上に設定し、オン抵抗を測定した。
図２（ａ）において、横軸は、第２電極２２へのストレス電位の印加を終了してから経過した時間Ｔｉ（秒）を表す。縦軸は、第２電極２２へストレス電位を印加した後のオン抵抗を、ストレス電位を印加する前のオン抵抗で割った値Ｖａを表す。点線、破線、及び実線の結果は、それぞれ、第１半導体装置、第２半導体装置、及び第３半導体装置についての時間Ｔｉと値Ｖａとの関係を表す。
図２（ａ）の結果から、厚さＴｈが小さいほど、値Ｖａが小さいことが分かる。値Ｖａが小さいことは、第２電極２２へストレス電位を印加した後のオン抵抗と、ストレス電位を印加する前のオン抵抗と、の差が小さいことを示す。これは、電流コラプスが小さいことを示す。
図２（ｂ）は、図２（ａ）の実験結果に基づいて作成されたグラフである。図２（ｂ）において、横軸は、厚さＴｈ（ｎｍ）を表す。縦軸は、値Ｖａを表す。図２（ｂ）に表したグラフは、第２電極２２への電位の印加を停止してから５秒後の結果に基づく。図２（ｂ）では、値Ｖａを５回測定した平均値が示されている。図２（ｂ）の結果から、厚さＴｈが小さいほど、値Ｖａが小さいことが分かる。
実施形態に係る半導体装置１１０では、第２絶縁部３２は、Ｚ軸方向において、第３部分領域１２ｃと重ならない。第２絶縁部３２は、第２半導体層１２と第３電極２３との間に設けられない。すなわち、第２半導体層１２と第３電極２３との間において、第２絶縁部３２の厚さは０である。これにより、値Ｖａを小さくできる。すなわち、半導体装置１１０の電流コラプスを低減できる。一方、第２絶縁部３２は、第４部分領域１２ｄとＺ軸方向において重なる。これにより、第４部分領域１２ｄの表面が第２絶縁部３２により保護される。第２半導体層１２から第１絶縁部３１への不純物拡散などによる半導体装置１１０の耐圧の低下を抑制できる。
図３において、横軸は、第３部分領域１２ｃのＸ軸方向における長さ（以下、長さＬｅ１とする）を表す。縦軸は、値Ｖａを表す。値Ｖａの算出方法は、図２（ａ）に関する実験と同様である。図３において、丸のプロットは、第２電極２２の電位を１７５Ｖに設定し、その電位を所定時間印加したときの結果を表す。四角のプロットは、第２電極２２の電位を１２５Ｖに設定し、その電位を所定時間印加したときの結果を表す。なお、本結果は、第３電極２３から第２電極２２までの距離が１４μｍのときの値である。
図３の結果から、長さＬｅ１が５．０μｍ以下のときに、値Ｖａが顕著に小さいことが分かる。長さＬｅ１は、５．０μｍ以下であることが望ましい。一方、長さＬｅ１が短すぎると、半導体装置１１０の動作が不安定になる可能性がある。動作を安定させ、且つ電流コラプスを低減するためには、長さＬｅ１は、０．５μｍ以上５．０μｍ以下であることが望ましい。又は、長さＬｅ１は、第４部分領域１２ｄのＸ軸方向における長さの０．０３５倍以上０．５５倍以下であることが望ましい。
図４は、実施形態に係る別の半導体装置を模式的に例示する断面図である。
図４に表した半導体装置１１１では、第２絶縁部３２は、第１絶縁領域３２ａ及び第２絶縁領域３２ｂを含む。
第２絶縁領域３２ｂのＺ軸方向における厚さ（Ｚ軸方向における長さ）は、第１絶縁領域３２ａのＺ軸方向における厚さよりも薄い。第２絶縁領域３２ｂから第１絶縁領域３２ａへの方向は、Ｘ軸方向に沿う。第４部分領域１２ｄは、Ｚ軸方向において、第１絶縁領域３２ａと第２半導体領域１１ｂとの間にある。第２絶縁領域３２ｂは、Ｚ軸方向において、第３部分領域１２ｃと第１絶縁部３１との間にある。第３部分領域１２ｃは、Ｚ軸方向において、第２半導体領域１１ｂと第２絶縁領域３２ｂとの間にある。
第２絶縁領域３２ｂは、Ｚ軸方向において第３電極２３と重なる。第１絶縁領域３２ａは、Ｚ軸方向において、第３電極２３と重ならない。第２絶縁部３２は、第１段差Ｓｔ１を有する。第２絶縁部３２のＺ軸方向における厚さは、第１段差Ｓｔ１において変化する。
第１絶縁領域３２ａは、第１面Ｓ１及び第２面Ｓ２を有する。第１面Ｓ１及び第２面Ｓ２は、Ｚ軸方向と交差し、Ｘ軸方向及びＹ軸方向に沿う。第２面Ｓ２は、Ｚ軸方向において、第１面Ｓ１と第２半導体層１２との間に位置する。
第２絶縁領域３２ｂは、第３面Ｓ３及び第４面Ｓ４を有する。第３面Ｓ３及び第４面Ｓ４は、Ｚ軸方向と交差し、Ｘ軸方向及びＹ軸方向に沿う。第４面Ｓ４は、Ｚ軸方向において、第３面Ｓ３と第２半導体層１２との間に位置する。
第３面Ｓ３と第４面Ｓ４との間のＺ軸方向における距離は、第１面Ｓ１と第２面Ｓ２との間のＺ軸方向における距離よりも短い。第３面Ｓ３のＺ軸方向における位置は、第２面Ｓ２のＺ軸方向における位置と、第１面Ｓ１のＺ軸方向における位置と、の間にある。
第１段差Ｓｔ１は、第１面Ｓ１と第３面Ｓ３との間にある。例えば、第２面Ｓ２と第４面Ｓ４との間には、段差は無い。第２面Ｓ２のＺ軸方向における位置は、例えば、第４面Ｓ４のＺ軸方向における位置と同じである。
第３絶縁部３３は、図４に表したように、第３絶縁領域３３ｃ及び第４絶縁領域３３ｄを含んでも良い。第４絶縁領域３３ｄのＺ軸方向における厚さは、第３絶縁領域３３ｃのＺ軸方向における厚さよりも薄い。第３絶縁領域３３ｃから第４絶縁領域３３ｄへの方向は、Ｘ軸方向に沿う。
第６部分領域１２ｆは、Ｚ軸方向において、第１半導体領域１１ａと第３絶縁領域３３ｃとの間にある。第４絶縁領域３３ｄは、Ｚ軸方向において、第５部分領域１２ｅと第１絶縁部３１との間にある。第５部分領域１２ｅは、Ｚ軸方向において、第１半導体領域１１ａと第４絶縁領域３３ｄとの間にある。第４絶縁領域３３ｄは、Ｚ軸方向において第３電極２３と重なる。第３絶縁領域３３ｃは、Ｚ軸方向において、第３電極２３と重ならない。第３絶縁部３３は、第２段差Ｓｔ２を有する。第３絶縁部３３のＺ軸方向における厚さは、第２段差Ｓｔ２において変化している。
第３絶縁領域３３ｃは、第５面Ｓ５及び第６面Ｓ６を有する。第５面Ｓ５及び第６面Ｓ６は、Ｚ軸方向と交差し、Ｘ軸方向及びＹ軸方向に沿う。第６面Ｓ６は、Ｚ軸方向において、第５面Ｓ５と第２半導体層１２との間に位置する。
第４絶縁領域３３ｄは、第７面Ｓ７及び第８面Ｓ８を有する。第７面Ｓ７及び第８面Ｓ８は、Ｚ軸方向と交差し、Ｘ軸方向及びＹ軸方向に沿う。第８面Ｓ８は、Ｚ軸方向において、第７面Ｓ７と第２半導体層１２との間に位置する。
第７面Ｓ７と第８面Ｓ８との間のＺ軸方向における距離は、第５面Ｓ５と第６面Ｓ６との間のＺ軸方向における距離よりも短い。第７面Ｓ７のＺ軸方向における位置は、第６面Ｓ６のＺ軸方向における位置と、第５面Ｓ５のＺ軸方向における位置と、の間にある。
第２段差Ｓｔ２は、第５面Ｓ５と第７面Ｓ７との間にある。例えば、第６面Ｓ６と第８面Ｓ８との間には、段差は無い。第６面Ｓ６のＺ軸方向における位置は、例えば、第８面Ｓ８のＺ軸方向における位置と同じである。
発明者らは、図２（ａ）及び図２（ｂ）の結果に基づき、以下のことを見いだした。
第１絶縁領域３２ａのＺ軸方向における厚さは、第２絶縁領域３２ｂのＺ軸方向における厚さよりも薄い。第２絶縁部３２には、第１段差Ｓｔ１が設けられる。これにより、電流コラプスを低減できる。
また、第１段差Ｓｔ１に加え、第２段差Ｓｔ２があることにより、半導体装置１１１のオン抵抗を低減させることができる。
第２絶縁領域３２ｂのＺ軸方向における厚さは、第１絶縁領域３２ａのＺ軸方向における厚さの、０．０５倍以上０．５倍以下であることが望ましい。第４絶縁領域３３ｄのＺ軸方向における厚さは、第３絶縁領域３３ｃのＺ軸方向における厚さの、０．０５倍以上０．５倍以下であることが望ましい。
図５（ａ）及び図５（ｂ）は、実施形態に係る別の半導体装置を模式的に例示する断面図である。
図５（ａ）に表した半導体装置１２０では、第２絶縁部３２が、Ｘ軸方向において、第３電極２３から離れている。第２絶縁部３２は、例えば、Ｚ軸方向において、第２導電領域４１ｂと少なくとも一部が重なる。
第３電極２３は、第１端部２３ａ及び第２端部２３ｂを含む。第１端部２３ａのＸ軸方向における位置は、第２端部２３ｂのＸ軸方向における位置と、第１電極２１のＸ軸方向における位置と、の間にある。第２端部２３ｂのＸ軸方向における位置は、第１端部２３ａのＸ軸方向における位置と、第２電極２２のＸ軸方向における位置と、の間にある。第２絶縁部３２のＸ軸方向における位置は、第２端部２３ｂのＸ軸方向における位置と、第２電極２２のＸ軸方向における位置と、の間にある。
図５（ｂ）に表した半導体装置１２１では、第１段差Ｓｔ１が、Ｘ軸方向において、第３電極２３から離れている。第１段差Ｓｔ１は、例えば、Ｚ軸方向において、第２導電領域４１ｂと少なくとも一部が重なる。第１段差Ｓｔ１のＸ軸方向における位置は、第２端部２３ｂのＸ軸方向における位置と、第２電極２２のＸ軸方向における位置と、の間にある。
第２絶縁部３２と第１段差Ｓｔ１との間のＸ軸方向における距離Ｄｉ１は、０．５μｍ以上５μｍ以下であることが望ましい。第３電極２３と第２絶縁部３２との間のＸ軸方向における距離Ｄｉ２は、０．５μｍ以上５μｍ以下であることが望ましい。
図６（ａ）、図６（ｂ）、図７（ａ）、図７（ｂ）、図８（ａ）、図８（ｂ）、図９（ａ）、及び図９（ｂ）は、実施形態に係る別の半導体装置を模式的に例示する断面図である。
図６（ａ）に表した半導体装置１３０のように、第３絶縁部３３の一部は、Ｚ軸方向において、第５部分領域１２ｅと第３電極２３との間に設けられても良い。
図６（ｂ）に表した半導体装置１３１のように、第３絶縁領域３３ｃの一部は、Ｚ軸方向において、第６部分領域１２ｆと第３電極２３との間に設けられても良い。
図７（ａ）に表した半導体装置１４０は、第１層５１をさらに含む。第１層５１は、第１絶縁部３１と第１半導体層１１との間、及び第１絶縁部３１と第２半導体層１２との間に設けられる。図７（ａ）に表した例では、第１層５１は、第１絶縁部３１と第２絶縁部３２との間、及び第１絶縁部３１と第３絶縁部３３との間にさらに設けられる。
図７（ｂ）に表した半導体装置１４１では、第１層５１が、第１絶縁部３１と、第１絶縁領域３２ａ、第２絶縁領域３２ｂ、第３絶縁領域３３ｃ、及び第４絶縁領域３３ｄのそれぞれと、の間に設けられる。
第１層５１は、窒素及び酸素からなる群より選択された少なくとも１つと、アルミニウム及びシリコンからなる群より選択された少なくともいずれか１つと、を含む。第１層５１は、例えば、窒化アルミニウム、酸窒化アルミニウム、窒化アルミニウムガリウム、窒化シリコン、酸窒化シリコンからなる群より選択された少なくとも１つを含む。第１層５１を設けることで、第１層５１と第３半導体領域１１ｃとの界面準位密度を低減し、デバイスの長時間動作に伴う閾値電圧の変動を抑制できる。第１層５１の膜厚は、０．２ｎｍ以上５ｎｍ以下であることが望ましい。
図８（ａ）に表した半導体装置１５０では、第２半導体層１２は、第７部分領域１２ｇをさらに含む。第７部分領域１２ｇは、Ｘ軸方向において、第３部分領域１２ｃと第５部分領域１２ｅとの間にある。第７部分領域１２ｇは、Ｚ軸方向において、第３半導体領域１１ｃと第１絶縁部３１との間に位置する。
図８（ｂ）に表した半導体装置１５１のように、第２絶縁部３２は、第１絶縁領域３２ａ及び第２絶縁領域３２ｂを含んでも良い。第３絶縁部３３は、第３絶縁領域３３ｃ及び第４絶縁領域３３ｄを含んでも良い。
図９（ａ）に表した半導体装置１６０は、第２導電部４２をさらに含む。第２導電部４２は、フィールドプレート電極として機能する。
半導体装置１６０は、第１導電部４１を含まなくても良いし、又は含んでいても良い。第２導電部４２は、第１電極２１と電気的に接続される。第１電極２１及び第３電極２３は、Ｚ軸方向において、第１半導体層１１と第２導電部４２との間に位置する。第２導電部４２は、金、チタン、白金、銅、及びアルミニウムからなる群より選択された少なくとも１つを含む。
第２導電部４２は、例えば、第３導電領域４２ｃ及び第４導電領域４２ｄを含む。第３導電領域４２ｃは、Ｚ軸方向において、第３電極２３と第４導電領域４２ｄとの間にある。第３導電領域４２ｃのＸ軸方向における長さは、第４導電領域４２ｄのＸ軸方向における長さよりも短い。第３導電領域４２ｃは、第１電極２１及び第４導電領域４２ｄと接続されている。第２絶縁部３２の一部から第４導電領域４２ｄの一部への方向は、Ｚ軸方向に沿う。第４絶縁部３４の一部は、Ｚ軸方向において、第３電極２３と第４導電領域４２ｄとの間及び第１絶縁部３１と第４導電領域４２ｄとの間にある。
図９（ｂ）に表した半導体装置１６１のように、第２絶縁部３２は、第１絶縁領域３２ａ及び第２絶縁領域３２ｂを含んでも良い。第３絶縁部３３は、第３絶縁領域３３ｃ及び第４絶縁領域３３ｄを含んでも良い。
以上で説明した各実施形態によれば、電流コラプスを低減できる半導体装置を提供できる。
なお、本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。例えば、半導体層、絶縁部、電極、導電部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１ 第１半導体層、 １１ａ 第１半導体領域、 １１ｂ 第２半導体領域、 １１ｃ 第３半導体領域、 １２ 第２半導体層、 １２ａ 第１部分領域、 １２ｂ 第２部分領域、 １２ｃ 第３部分領域、 １２ｄ 第４部分領域、 １２ｅ 第５部分領域、 １２ｆ 第６部分領域、 １２ｇ 第７部分領域、 ２１ 第１電極、 ２２ 第２電極、 ２３ 第３電極、 ２３ａ 第１端部、 ２３ｂ 第２端部、 ３１ 第１絶縁部、 ３２ 第２絶縁部、 ３２ａ 第１絶縁領域、 ３２ｂ 第２絶縁領域、 ３３ 第３絶縁部、 ３３ｃ 第３絶縁領域、 ３３ｄ 第４絶縁領域、 ３４ 第４絶縁部、 ４１ 第１導電部、 ４１ａ 第１導電領域、 ４１ｂ 第２導電領域、 ４２ 第２導電部、 ４２ｃ 第３導電領域、 ４２ｄ 第４導電領域、 ５１ 第１層、 １１０、１１１、１２０、１２１、１３０、１３１、１４０、１４１、１５０、１５１、１６０、１６１ 半導体装置、 Ｄｉ１ 距離、 Ｌｅ１ 長さ、 Ｓ１ 第１面、 Ｓ２ 第２面、 Ｓ３ 第３面、 Ｓ４ 第４面、 Ｓ５ 第５面、 Ｓ６ 第６面、 Ｓ７ 第７面、 Ｓ８ 第８面、 Ｓｔ１ 第１段差、 Ｓｔ２ 第２段差、 Ｔｈ 厚さ、 Ｔｉ 時間、 Ｖａ 値

Claims (17)

  1. Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、第１半導体領域と、第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間の第３半導体領域と、を含む第１半導体層と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含み、第１部分領域と、第２部分領域と、前記第１部分領域と前記第２部分領域との間の第３部分領域と、前記第２部分領域と前記第３部分領域との間の第４部分領域と、前記第１部分領域と前記第３部分領域との間の第５部分領域と、前記第１部分領域と前記第５部分領域との間の第６部分領域と、を含む第２半導体層であって、前記第１部分領域、前記第５部分領域、及び前記第６部分領域は前記第１半導体領域から前記第２半導体領域への第２方向と交差する第１方向において前記第１半導体領域と重なり、前記第２部分領域、前記第３部分領域、及び前記第４部分領域は前記第１方向において前記第２半導体領域と重なる、前記第２半導体層と、
    前記第１部分領域と電気的に接続された第１電極と、
    前記第２部分領域と電気的に接続された第２電極であって、前記第１電極から前記第２電極への方向は前記第２方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第２方向における位置は、前記第１電極の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にある、前記第３電極と、
    前記第１方向において、前記第３半導体領域と前記第３電極との間及び前記第３部分領域と前記第３電極との間に設けられた第１絶縁部と、
    第２絶縁部であって、前記第４部分領域は前記第１方向において前記第２絶縁部と前記第２半導体領域との間にあり、前記第１方向において前記第３部分領域と重ならない、前記第２絶縁部と、
    を備え、
    前記第２絶縁部と前記第３電極との間の前記第２方向における距離は、０．５μｍ以上５μｍ以下である、半導体装置。
  2. Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、第１半導体領域と、第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間の第３半導体領域と、を含む第１半導体層と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含み、第１部分領域と、第２部分領域と、前記第１部分領域と前記第２部分領域との間の第３部分領域と、前記第２部分領域と前記第３部分領域との間の第４部分領域と、前記第１部分領域と前記第３部分領域との間の第５部分領域と、前記第１部分領域と前記第５部分領域との間の第６部分領域と、を含む第２半導体層であって、前記第１部分領域、前記第５部分領域、及び前記第６部分領域は前記第１半導体領域から前記第２半導体領域への第２方向と交差する第１方向において前記第１半導体領域と重なり、前記第２部分領域、前記第３部分領域、及び前記第４部分領域は前記第１方向において前記第２半導体領域と重なる、前記第２半導体層と、
    前記第１部分領域と電気的に接続された第１電極と、
    前記第２部分領域と電気的に接続された第２電極であって、前記第１電極から前記第２電極への方向は前記第２方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第２方向における位置は、前記第１電極の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にある、前記第３電極と、
    前記第１方向において、前記第３半導体領域と前記第３電極との間及び前記第３部分領域と前記第３電極との間に設けられた第１絶縁部と、
    第２絶縁部であって、前記第４部分領域は前記第１方向において前記第２絶縁部と前記第２半導体領域との間にあり、前記第１方向において前記第３部分領域と前記第３電極との間に設けられない、前記第２絶縁部と、
    を備えた半導体装置。
  3. 第３絶縁部をさらに備え、
    前記第６部分領域は、前記第１方向において、前記第３絶縁部と前記第１半導体領域との間にあり、
    前記第３絶縁部は、前記第１方向において、前記第５部分領域と前記第３電極との間に設けられない、請求項１又は２に記載の半導体装置。
  4. Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１＜１）を含み、第１半導体領域と、第２半導体領域と、前記第１半導体領域と前記第２半導体領域との間の第３半導体領域と、を含む第１半導体層と、
    Ａｌｘ２Ｇａ１－ｘ２Ｎ（０＜ｘ２＜１、ｘ１＜ｘ２）を含み、第１部分領域と、第２部分領域と、前記第１部分領域と前記第２部分領域との間の第３部分領域と、前記第３部分領域と前記第２部分領域との間の第４部分領域と、前記第１部分領域と前記第３部分領域との間の第５部分領域と、前記第１部分領域と前記第５部分領域との間の第６部分領域と、を含む第２半導体層であって、前記第１部分領域、前記第５部分領域、及び前記第６部分領域は前記第１半導体領域から前記第２半導体領域への第２方向と交差する第１方向において前記第１半導体領域と重なり、前記第２部分領域、前記第３部分領域、及び前記第４部分領域は前記第１方向において前記第２半導体領域と重なる、前記第２半導体層と、
    前記第１部分領域と電気的に接続された第１電極と、
    前記第２部分領域と電気的に接続された第２電極であって、前記第１電極から前記第２電極への方向は前記第２方向に沿う、前記第２電極と、
    第３電極であって、前記第３電極の前記第２方向における位置は、前記第１電極の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にある、前記第３電極と、
    前記第１方向において、前記第３半導体領域と前記第３電極との間及び前記第３部分領域と前記第３電極との間に設けられた第１絶縁部と、
    第１絶縁領域及び第２絶縁領域を含む第２絶縁部であって、前記第２絶縁領域の前記第１方向における厚さは前記第１絶縁領域の前記第１方向における厚さよりも薄く、前記第４部分領域は前記第１方向において前記第２半導体領域と前記第１絶縁領域の間にあり、前記第２絶縁領域は前記第１方向において前記第３部分領域と前記第１絶縁部との間にあり、前記第２絶縁部の前記第１方向における厚さは第１段差において変化する、前記第２絶縁部と、
    を備え、
    前記第３電極は、第１端部及び第２端部を含み、
    前記第１端部の前記第２方向における位置は、前記第２端部の前記第２方向における位置と、前記第１電極の前記第２方向における位置と、の間にあり、
    前記第２端部の前記第２方向における位置は、前記第１端部の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にあり、
    前記第１段差の前記第２方向における位置は、前記第２端部の前記第２方向における位置と、前記第２電極の前記第２方向における位置と、の間にある、半導体装置。
  5. 第３絶縁領域及び第４絶縁領域を含む第３絶縁部をさらに備え、
    前記第４絶縁領域の前記第１方向における厚さは、前記第３絶縁領域の前記第１方向における厚さよりも薄く、
    前記第６部分領域は、前記第１方向において、前記第１半導体領域と前記第３絶縁領域との間にあり、
    前記第４絶縁領域は、前記第１方向において、前記第５部分領域と前記第３電極との間にあり、
    前記第１絶縁部は、前記第１方向において、前記第４絶縁領域と前記第３電極との間にさらに設けられた請求項４記載の半導体装置。
  6. 前記第２絶縁領域の前記第１方向における厚さは、前記第１絶縁領域の前記第１方向における厚さの、０．０５倍以上０．５倍以下である請求項４又は５に記載の半導体装置。
  7. 前記第１絶縁部と前記第１半導体層との間及び前記第１絶縁部と前記第２半導体層との間に設けられた第１層をさらに備え、
    前記第１層は、窒素及び酸素からなる群より選択された少なくとも１つと、アルミニウム及びシリコンからなる群より選択された少なくとも１つと、を含む請求項１～６のいずれか１つに記載の半導体装置。
  8. 前記第１層は、窒化アルミニウム及び窒化アルミニウムガリウムからなる群より選択された少なくとも１つを含む、請求項７記載の半導体装置。
  9. 前記第１層の膜厚は、０．２ｎｍ以上５ｎｍ以下である、請求項７又は８に記載の半導体装置。
  10. 第１導電領域及び第２導電領域を含む第１導電部をさらに備え、
    前記第３電極は、前記第１方向において、前記第１導電部と前記第１絶縁部との間にあり、
    前記第１導電領域は、前記第１方向において、前記第３電極と前記第２導電領域との間にあり、
    前記第１導電領域は、前記第３電極及び前記第２導電領域と接続され、
    前記第１導電領域の前記第２方向における長さは、前記第２導電領域の前記第２方向における長さよりも短く、
    前記第２絶縁部の一部から前記第２導電領域の一部への方向は、前記第１方向に沿う請求項１～９のいずれか１つに記載の半導体装置。
  11. 前記第３電極は、タングステン、チタン、及びモリブデンからなる群より選択された少なくとも１つと、窒素と、を含む、又は、ニッケル及びアルミニウムからなる群より選択された少なくとも１つを含み、
    前記第１導電部は、金、チタン、白金、銅、及びアルミニウムからなる群より選択された少なくとも１つを含む請求項１０記載の半導体装置。
  12. 第３導電領域及び第４導電領域を含む第２導電部をさらに備え、
    前記第１電極及び前記第３電極は、前記第１方向において、前記第２導電部と前記第１半導体領域との間にあり、
    前記第３導電領域は、前記第１方向において、前記第１電極と前記第４導電領域との間にあり、
    前記第３導電領域は、前記第１電極及び前記第４導電領域と接続され、
    前記第３導電領域の前記第２方向における長さは、前記第４導電領域の前記第２方向における長さよりも短く、
    前記第２絶縁部の一部から前記第４導電領域の一部への方向は、前記第１方向に沿う請求項１～１１のいずれか１つに記載の半導体装置。
  13. 前記第１電極は、チタン及びアルミニウムからなる群より選択された少なくとも１つを含み、
    前記第２導電部は、金、チタン、白金、銅、及びアルミニウムからなる群より選択された少なくとも１つを含む請求項１２記載の半導体装置。
  14. 前記第３部分領域の前記第２方向における長さは、０．５μｍ以上５．０μｍ以下である請求項２記載の半導体装置。
  15. 前記第３部分領域の前記第２方向における長さは、前記第４部分領域の前記第２方向における長さの０．０３５倍以上０．５５倍以下である請求項１～１４のいずれか１つに記載の半導体装置。
  16. 前記第２半導体層は、前記第３部分領域と前記第５部分領域との間の第７部分領域をさらに含み、
    前記第７部分領域は、前記第１方向において、前記第３半導体領域と前記第３電極との間にある請求項１～１５のいずれか１つに記載の半導体装置。
  17. 前記第１絶縁部は、酸素及び窒素からなる群より選択された少なくとも１つと、シリコン及びアルミニウムのいずれかと、を含み、
    前記第２絶縁部は、シリコン及びアルミニウムからなる群より選択された少なくとも１つと、窒素と、を含む請求項１～１６のいずれか１つに記載の半導体装置。
JP2018102439A 2018-05-29 2018-05-29 半導体装置 Active JP7065692B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018102439A JP7065692B2 (ja) 2018-05-29 2018-05-29 半導体装置
US16/284,237 US10644143B2 (en) 2018-05-29 2019-02-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018102439A JP7065692B2 (ja) 2018-05-29 2018-05-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2019207942A JP2019207942A (ja) 2019-12-05
JP7065692B2 true JP7065692B2 (ja) 2022-05-12

Family

ID=68694982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018102439A Active JP7065692B2 (ja) 2018-05-29 2018-05-29 半導体装置

Country Status (2)

Country Link
US (1) US10644143B2 (ja)
JP (1) JP7065692B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11626513B2 (en) * 2018-12-13 2023-04-11 Intel Corporation Antenna gate field plate on 2DEG planar FET
US20220231155A1 (en) * 2021-01-20 2022-07-21 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
CN114127951B (zh) * 2021-09-15 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及制造其的方法
US20240072130A1 (en) * 2022-08-29 2024-02-29 Raytheon Company T-gate transistor with mini field plate and angled gate stem

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109086A (ja) 2008-10-29 2010-05-13 Toshiba Corp 窒化物半導体素子
JP2010153837A (ja) 2008-11-26 2010-07-08 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタおよびその製造方法
JP2014053489A (ja) 2012-09-07 2014-03-20 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
JP2015072962A (ja) 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
JP2016111288A (ja) 2014-12-10 2016-06-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016162879A (ja) 2015-03-02 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2016181681A1 (ja) 2015-05-12 2016-11-17 シャープ株式会社 電界効果トランジスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4751150B2 (ja) * 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2010098047A (ja) * 2008-10-15 2010-04-30 Sanken Electric Co Ltd 窒化物半導体装置
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
TWI544628B (zh) * 2011-05-16 2016-08-01 Renesas Electronics Corp Field effect transistor and semiconductor device
JP6447231B2 (ja) 2015-02-24 2019-01-09 株式会社デンソー 半導体装置およびその製造方法
JP6493005B2 (ja) 2015-06-17 2019-04-03 株式会社デンソー 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109086A (ja) 2008-10-29 2010-05-13 Toshiba Corp 窒化物半導体素子
JP2010153837A (ja) 2008-11-26 2010-07-08 Furukawa Electric Co Ltd:The ＧａＮ系電界効果トランジスタおよびその製造方法
JP2014053489A (ja) 2012-09-07 2014-03-20 Fujitsu Semiconductor Ltd 半導体装置及び半導体装置の製造方法
JP2015072962A (ja) 2013-10-02 2015-04-16 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
JP2016111288A (ja) 2014-12-10 2016-06-20 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016162879A (ja) 2015-03-02 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
WO2016181681A1 (ja) 2015-05-12 2016-11-17 シャープ株式会社 電界効果トランジスタ

Also Published As

Publication number Publication date
US10644143B2 (en) 2020-05-05
US20190371927A1 (en) 2019-12-05
JP2019207942A (ja) 2019-12-05

Similar Documents

Publication Publication Date Title
JP7065692B2 (ja) 半導体装置
US10243038B1 (en) Semiconductor device
TW201838175A (zh) 高電子遷移率電晶體
US9627504B2 (en) Semiconductor device
JP2019161001A (ja) 半導体装置
JP7446727B2 (ja) 半導体装置
JP6702556B2 (ja) 半導体装置及びその製造方法
JP2010251404A (ja) 半導体装置
JP6640762B2 (ja) 半導体装置
JP6685890B2 (ja) 半導体装置及びその製造方法
US10916646B2 (en) Semiconductor device and method for manufacturing the same
US20150262819A1 (en) Semiconductor device and method for manufacturing the same
JP2017208556A (ja) 半導体装置
US10847649B2 (en) Semiconductor device
US10896975B2 (en) Semiconductor device
US10714608B2 (en) Semiconductor device
US20150255559A1 (en) Semiconductor device and method for manufacturing the same
US20220231155A1 (en) Semiconductor device and method for manufacturing the same
JP2020017579A (ja) 半導体装置及びその製造方法
US20220393006A1 (en) Semiconductor device
JP7520778B2 (ja) 半導体装置及びその製造方法
US20220336630A1 (en) Semiconductor device and method for manufacturing the same
JP2024022842A (ja) 半導体装置
JP6544264B2 (ja) 半導体装置
JP2022187961A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220426

R150 Certificate of patent or registration of utility model

Ref document number: 7065692

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150