JP7056521B2

JP7056521B2 - 半導体装置の製造方法

Info

Publication number: JP7056521B2
Application number: JP2018211687A
Authority: JP
Inventors: 和幸山倉
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2018-11-09
Filing date: 2018-11-09
Publication date: 2022-04-19
Anticipated expiration: 2038-11-09
Also published as: JP2020077821A

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。

特許文献１は、半導体基板の上方に下側アルミニウムシリコン層と中間金属層と上側アルミニウムシリコン層が積層した表面電極が設けられている半導体装置を開示する。中間金属層は、例えば窒化チタンで構成されており、下側アルミニウムシリコン層及び上側アルミニウムシリコン層よりも引張強度が高い。また、上側アルミニウムシリコン層の引張強度が、下側アルミニウムシリコン層の引張強度よりも高い。

このような半導体装置では、表面電極と、ポリイミド等の保護膜と、はんだとの濡れ性を改善するためのニッケル膜と、が接触する３重点において、熱応力が集中することが知られている。このような半導体装置において、上記のような３つの層で構成されている表面電極が採用されていると、３重点近傍から発生するクラックが抑えられることが特許文献１で報告されている。

特開２０１８－１２１０５０号公報

半導体基板の上方には、表面電極の他に、各種の配線等が配設されている。このような各種の配線等は、半導体基板の上方の全体に広く表面電極を形成した後に、表面電極の一部をエッチングして表面電極から分割することで形成される。

中間金属層の材料として用いられる高強度な材料（例えば窒化チタン）は、比較的に硬い材料であり、ドライエッチング技術を利用して加工することが一般的である。このため、表面電極を加工して各種の配線等を形成する場合、ドライエッチング技術を利用して表面電極を構成する３つの層を全て加工する、または、ウェットエッチング技術を利用して上側アルミニウムシリコン層を加工した後に、ドライエッチング技術を利用して中間金属層と下側アルミニウムシリコン層を加工する、方法が考えられる。しかしながら、各種の配線等の膜厚が厚い場合には、ドライエッチング技術を利用して加工するときに、ドライエッチング用のレジスト膜が先に消失し、各種の配線等を所望の形状に加工できないことが懸念される。このため、表面電極を加工して各種の配線等を形成する場合、以下の方法が採用されている。

以下、図面を参照し、３つの層で構成されている表面電極が採用された半導体装置において、各種の配線等を形成する工程を説明する。なお、以下で説明する例は、分割された２つの表面電極の間の配線領域に配線を形成する場合である。

図４Ａに示されるように、配線領域では、半導体基板１１０の表面上に層間絶縁膜１１１が被膜されている。半導体基板１１０内には、例えばＭＯＳＦＥＴ等のスイッチング素子を構成する各種の半導体領域が形成されている。

次に、図４Ｂに示されるように、スパッタリング技術を利用して、層間絶縁膜１１１の表面上に下側アルミニウムシリコン層１２２と中間金属層１２４を成膜する。

次に、図４Ｃに示されるように、フォトリソグラフィー技術を利用して、中間金属層１２４の表面上にレジスト膜１３２をパターニングした後に、ドライエッチング技術を利用して、中間金属層１２４の一部を除去する。このように、ドライエッチング技術を利用して中間金属層１２４のみを予め除去することで、後工程で配線領域に配線を加工するときに、ウェットエッチング技術のみを利用して加工することができる。このドライエッチング工程では、ＣＦ_４とＯ_２の混合ガスを用いたプラズマＣＤＥ（Chemical Dry Etching）技術が利用される。このとき、露出する下側アルミニウムシリコン層１２２の表面には、酸化アルミニウム（Ａｌ_２Ｏ_３）とフッ化アルミニウム（ＡｌＦ_３）が形成される。これら酸化アルミニウム（Ａｌ_２Ｏ_３）とフッ化アルミニウム（ＡｌＦ_３）を黒丸１４２で示す。

次に、図４Ｄに示されるように、アッシング技術を利用して、レジスト膜１３２を除去する。このアッシング処理により、下側アルミニウムシリコン層１２２の表面に形成されていたフッ化アルミニウム（ＡｌＦ_３）は、空気中の水分と反応し、アルミニウム腐食物１４４である水酸化アルミニウム（Ａｌ(ＯＨ)_３）に変化する。

次に、図４Ｅに示されるように、スパッタ技術を利用して、下側アルミニウムシリコン層１２２及び中間金属層１２４の表面上に上側アルミニウムシリコン層１２６を成膜する。中間金属層１２４の表面上に成膜される上側アルミニウムシリコン層１２６の結晶粒径は小さくなる。このため、上側アルミニウムシリコン層１２６の引張強度は、下側アルミニウムシリコン層１２２の引張強度よりも高くなる。この成膜工程では、アルミニウム腐食物１４４が上側アルミニウムシリコン層１２６に拡散する。

次に、図４Ｆに示されるように、フォトリソグラフィー技術を利用して、上側アルミニウムシリコン層１２６の表面上にレジスト膜１３４をパターニングする。

次に、図４Ｇに示されるように、ウェットエッチング技術を利用して、上側アルミニウムシリコン層１２６の一部と下側アルミニウムシリコン層１２２の一部を除去し、分割された２つの表面電極１１２の間の配線領域に配線１１６を形成する。

図４Ｆ及び図４Ｇに示されるように、配線領域に配置されている上側アルミニウムシリコン層１２６及び下側アルミニウムシリコン層１２２にはアルミニウム腐食物１４４が含まれている。このようなアルミニウム腐食物１４４が含まれていると、アルミニウムシリコンの膜密度が粗くなり、エッチングレートが高速化する。このため、配線領域の上側アルミニウムシリコン層１２６及び下側アルミニウムシリコン層１２２を加工して配線１１６を形成するときに、配線１１６の一部が細くなる配線細り１１６Ａが発生してしまう。

このように、従来技術では、アルミニウム腐食物によって各種の配線等を所望の形状で加工することが難しいという問題がある。本願明細書は、半導体基板の上方に下側アルミニウムシリコン層と中間金属層と上側アルミニウムシリコン層が積層した表面電極が設けられている半導体装置において、各種の配線等を所望の形状で加工する技術を提供することを目的としている。

本明細書が開示する技術は、半導体基板の上方に下側アルミニウムシリコン層と中間金属層と上側アルミニウムシリコン層が積層した表面電極が設けられている半導体装置の製造方法に用いられる。この製造方法は、前記半導体基板の上方に前記下側アルミニウムシリコン層を成膜する工程と、前記下側アルミニウムシリコン層の一部をウェットエッチングし、前記下側アルミニウムシリコン層のうちの前記表面電極を構成するメイン部分から分割された分割部分を形成する工程と、前記メイン部分の表面上、前記分割部分の表面上、及び、前記メイン部分と前記分割部分の間の前記半導体基板の上方に前記中間金属層を成膜する工程と、前記メイン部分と前記分割部分の間の前記半導体基板の上方に成膜された前記中間金属層の少なくとも一部をドライエッチングし、前記メイン部分の表面上に成膜された前記中間金属層と前記分割部分の表面上に成膜された前記中間金属層を分離する工程と、前記メイン部分の表面上に成膜された前記中間金属層の表面上、前記分割部分の表面上に成膜された前記中間金属層の表面上、及び、前記メイン部分と前記分割部分の間の前記半導体基板の上方に前記上側アルミニウムシリコン層を成膜する工程と、前記メイン部分と前記分割部分の間の前記半導体基板の上方に成膜された前記上側アルミニウムシリコン層の少なくとも一部をウェットエッチングし、前記メイン部分の上方に成膜された前記上側アルミニウムシリコン層と前記分割部分の上方に成膜された前記上側アルミニウムシリコン層を分離する工程と、を備えることができる。前記表面電極を構成する前記下側アルミニウムシリコン層の引張強度を第１値とし、前記表面電極を構成する前記中間金属層の引張強度を第２値とし、前記表面電極を構成する前記上側アルミニウムシリコン層の引張強度を第３値とすると、前記第１値＜前記第３値＜前記第２値の関係が成立している。

この製造方法によると、前記下側アルミニウムシリコン層を前記メイン部分と前記分割部分に予め加工した後に、前記中間金属層を成膜する。このため、前記メイン部分の表面上に成膜された前記中間金属層と前記分割部分の表面上に成膜された前記中間金属層を分離する工程では、それらの間の前記中間金属層が前記下側アルミニウムシリコン層の表面上に成膜されていない。このため、前記メイン部分と前記分割部分の間の前記半導体基板の上方に成膜された前記中間金属層の少なくとも一部をドライエッチングしたとしても、アルミニウム腐食物が生成されない。これにより、前記半導体基板の上方に前記下側アルミニウムシリコン層と前記中間金属層と前記上側アルミニウムシリコン層が積層した前記表面電極が設けられている半導体装置において、各種の配線等を所望の形状で加工することができる。

本実施形態の半導体装置の平面図を模式的に示す。本実施形態の半導体装置の製造方法の主要な工程のフローチャートを示す。本実施形態の半導体装置の一製造過程の要部断面図を模式的に示す。本実施形態の半導体装置の一製造過程の要部断面図を模式的に示す。本実施形態の半導体装置の一製造過程の要部断面図を模式的に示す。本実施形態の半導体装置の一製造過程の要部断面図を模式的に示す。本実施形態の半導体装置の一製造過程の要部断面図を模式的に示す。本実施形態の半導体装置の一製造過程の要部断面図を模式的に示す。本実施形態の半導体装置の一製造過程の要部断面図を模式的に示す。本実施形態の半導体装置の一製造過程の要部断面図を模式的に示す。本実施形態の半導体装置の一製造過程の要部断面図を模式的に示す。従来の半導体装置の一製造過程の要部断面図を模式的に示す。従来の半導体装置の一製造過程の要部断面図を模式的に示す。従来の半導体装置の一製造過程の要部断面図を模式的に示す。従来の半導体装置の一製造過程の要部断面図を模式的に示す。従来の半導体装置の一製造過程の要部断面図を模式的に示す。従来の半導体装置の一製造過程の要部断面図を模式的に示す。従来の半導体装置の一製造過程の要部断面図を模式的に示す。

図１に、半導体装置１の平面図を示す。半導体装置１は、半導体基板１０を用いて形成された半導体チップである。半導体基板１０内には、例えばＭＯＳＦＥＴ、ＩＧＢＴ等のスイッチング素子を構成する各種の半導体領域が形成されている。半導体基板１０の上方にはポリイミド等の保護膜１８が被膜されており、その保護膜１８から露出するように、表面電極１２及び各種の信号電極１４が設けられている。表面電極１２は、スイッチング素子がＭＯＳＦＥＴの場合にはソース電極と称される電極であり、スイッチング素子がＩＧＢＴの場合にはエミッタ電極と称される電極である。各種の信号電極１４には、半導体基板１０内を流れる電流値を反映した電流信号を検出するための信号電極、及び、半導体基板１０内の温度を反映した温度信号を検出するための信号電極等が含まれる。表面電極１２は２つに分割されており、それら表面電極１２の間の配線領域１６Ａに各種の配線が配設されている。各種の配線には、スイッチング素子のゲート信号用の配線、及び、各種の信号電極１４に接続される配線が含まれる。

後述の製造方法でも説明するように、表面電極１２は、下側アルミニウムシリコン層と中間金属層と上側アルミニウムシリコン層が積層して構成されている。背景技術でも説明したように、表面電極１２の構造としてこのような積層電極が採用されていると、表面電極１２と保護膜１８とはんだ接合用のニッケル膜（表面電極１２の表面上から保護膜１８の表面上の一部に跨るように表面電極１２の表面上に塗布される膜であり、図１において省略されている）が接触する３重点（表面電極１２と保護膜１８の境界部分に相当）において、表面電極１２内にクラックが伸びることが抑えられる。

より詳細には、表面電極を構成する下側アルミニウムシリコン層の引張強度を第１値とし、表面電極を構成する中間金属層の引張強度を第２値とし、表面電極を構成する上側アルミニウムシリコン層の引張強度を第３値とすると、第１値＜第３値＜第２値の関係が成立している。この場合、中間金属層よりも半導体基板側に、引張強度が小さい下側アルミニウムシリコン層が配置されている。引張強度が小さい下側アルミニウムシリコン層は、応力に応じて柔軟に変形することができる。このため、表面電極と半導体基板の間で高い熱応力が生じることが抑制され、半導体基板に対するストレスが軽減される。また、中間金属層よりも表面側（保護膜及びはんだ接合用のニッケル膜側）に、上側アルミニウムシリコン層が配置されている。上側アルミニウムシリコン層の引張強度は、中間金属層より低いものの、下側アルミニウムシリコン層より高い。このため、三重点で高い熱応力が生じたとしても、上側アルミニウムシリコン層にクラックが生じ難い。

このように、３つの層で構成された表面電極が採用された半導体装置は、３重点を起点としたクラックを抑えることができる点で有用である。一方、背景技術で説明したように、各種の配線等を所望の形状で加工することが難しいという問題がある。

以下、図面を参照し、分割された２つの表面電極１２の間の配線領域１６Ａに配線を形成する製造方法を説明する。なお、上記したように、配線領域１６Ａには、複数種類の配線が配設されるが、以下の説明では、本明細書が開示する技術の理解を助けるために、配線領域１６Ａに１つの配線のみが配設されている場合を例示する。図２は、以下で説明する製造方法の主要な工程を示すフローチャートである。図３Ａ～図３Ｉは、図１のII-II線に対応した断面図である。

図３Ａに示されるように、配線領域１６Ａでは、半導体基板１０の表面上に層間絶縁膜１１が被膜されている。半導体基板１０の材料は特に限定されるものではなく、シリコン、炭化珪素、窒化ガリウム、又は、他の半導体材料が用いられる。層間絶縁膜１１は、半導体基板１０内に形成されている各種の半導体領域と半導体基板１０の上方に設けられている各種の電極及び配線を電気的に絶縁するために設けられており、その材料は、典型的には酸化シリコンである。

次に、図３Ｂに示されるように、スパッタリング技術を利用して、層間絶縁膜１１の表面上に下側アルミニウムシリコン層２２を成膜する（図２のステップＳ１１参照）。下側アルミニウムシリコン層２２は、アルミニウムとシリコンの合金である。

次に、図３Ｃに示されるように、フォトリソグラフィー技術を利用して、下側アルミニウムシリコン層２２の表面上にレジスト膜３２をパターニングする。

次に、図３Ｄに示されるように、ウェットエッチング技術を利用して、下側アルミニウムシリコン層２２の一部を除去し、下側アルミニウムシリコン層２２のメイン部分２２Ａから分割部分２２Ｂを分割する（図２のステップＳ１２参照）。後述するように、メイン部分２２Ａは表面電極１２の一部であり、分割部分２２Ｂは配線１６の一部である。下側アルミニウムシリコン層２２をメイン部分２２Ａと分割部分２２Ｂに分割した後、アッシング技術を利用して、レジスト膜３２を除去する。

次に、図３Ｅに示されるように、スパッタリング技術を利用して、下側アルミニウムシリコン層２２のメイン部分２２Ａの表面上、下側アルミニウムシリコン層２２の分割部分２２Ｂの表面上、及び、メイン部分２２Ａと分割部分２２Ｂの間の層間絶縁膜１１の表面上に中間金属層２４を成膜する（図２のステップＳ１３参照）。中間金属層２４の材料には、窒化チタンが用いられている。中間金属層２４の引張強度は、下側アルミニウムシリコン層２２よりも高い。

次に、図３Ｆに示されるように、ドライエッチング技術を利用して、メイン部分２２Ａと分割部分２２Ｂの間の層間絶縁膜１１の表面上に成膜された中間金属層２４の一部を除去し、メイン部分２２Ａの表面上に成膜された中間金属層２４と分割部分２２Ｂの表面上に成膜された中間金属層２４を分離する（図２のステップＳ１４参照）。このドライエッチング工程では、ＣＦ_４とＯ_２の混合ガスを用いたプラズマＣＤＥ（Chemical Dry Etching）技術が利用される。このドライエッチング工程で除去される中間金属層２４の一部は、層間絶縁膜１１の表面上に成膜されている。このため、図４Ｃ及び図４Ｄを参照して背景技術で説明した場合とは異なり、このドライエッチング工程で除去される中間金属層２４の下側に下側アルミニウムシリコン層２２が存在していないので、アルミニウム腐食物が生成されることがない。

次に、図３Ｇに示されるように、スパッタ技術を利用して、メイン部分２２Ａの表面上に成膜された中間金属層２４の表面上、分割部分２２Ｂの表面上に成膜された中間金属層２４の表面上、及び、メイン部分２２Ａと分割部分２２Ｂの間の層間絶縁膜１１の表面上に上側アルミニウムシリコン層２６を成膜する（図２のステップＳ１５参照）。上側アルミニウムシリコン層２６は、アルミニウムとシリコンの合金である。さらに、中間金属層２４の表面に成膜される上側アルミニウムシリコン層２６では、その結晶粒径が下側アルミニウムシリコン層２２の結晶粒径よりも小さくなることが分かっている。一般的に、結晶粒径が小さいほど、金属の高度は高くなる。このため、上側アルミニウムシリコン層２６の引張強度は、下側アルミニウムシリコン層２２の引張強度よりも高い。

次に、図３Ｈに示されるように、フォトリソグラフィー技術を利用して、上側アルミニウムシリコン層２６の表面上にレジスト膜３４をパターニングした後に、ウェットエッチング技術を利用して、メイン部分２２Ａと分割部分２２Ｂの間の上側アルミニウムシリコン層２６を除去し、メイン部分２２Ａの上方に成膜された上側アルミニウムシリコン層２６と分割部分２２Ｂの上方に成膜された上側アルミニウムシリコン層２６を分離する（図２のステップＳ１６参照）。

次に、図３Ｉに示されるように、アッシング技術を利用して、レジスト膜３４を除去する。これにより、半導体基板１０の上方には、メイン部分２２Ａを含む積層電極として表面電極１２が形成され、分割部分２２Ｂを含む積層電極として配線１６が形成される。

上記製造方法によると、下側アルミニウムシリコン層２２をメイン部分２２Ａと分割部分２２Ｂに予め加工した後に、中間金属層２４を成膜する（図３Ｅ参照）。このため、メイン部分２２Ａの表面上に成膜された中間金属層２４と分割部分２２Ｂの表面上に成膜された中間金属層２４を分離する工程（図３Ｆ参照）では、それらの間の中間金属層２４が下側アルミニウムシリコン層２２の表面上に成膜されていない。このため、メイン部分２２Ａと分割部分２２Ｂの間の層間絶縁膜１１の表面上に成膜された中間金属層２４の一部をドライエッチングしたとしても、アルミニウム腐食物が生成されない。このため、上記製造方法で形成された配線１６には、図４Ｇを参照して背景技術で説明した配線１１６において問題となっていた配線細り１１６Ａが形成されない。したがって、上記製造方法によると、配線１６を所望の形状で加工することができる。

上記製造方法では、分割された表面電極１２の間の配線領域１６Ａ（図１参照）に配設されている配線１６を加工する場合を例示した。本明細書が開示する技術は、このような配線領域１６Ａに配設されている配線に限らず、他の位置に配設されている配線にも適用可能である。さらに、本明細書が開示する技術は、配線を加工する場合に限らず、例えば信号電極１４を加工する場合にも適用可能である。

上記製造方法では、中間金属層２４の材料として窒化チタンを例示した。本明細書が開示する技術は、中間金属層２４の材料が窒化チタンに限らず、ドライエッチングで加工が必要な材料で構成された中間金属層２４を有する半導体装置にも適用可能である。中間金属層２４に用いられる材料としては、チタン、タングステン、クロム等が例示される。

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。

１０：半導体基板
１１：層間絶縁膜
２２：下側アルミニウムシリコン層
２２Ａ：メイン部分
２２Ｂ：分割部分
２４：中間金属層
２６：上側アルミニウムシリコン層

Claims

半導体基板の上方に下側アルミニウムシリコン層と中間金属層と上側アルミニウムシリコン層が積層した表面電極が設けられている半導体装置の製造方法であって、
前記半導体基板の上方に前記下側アルミニウムシリコン層を成膜する工程と、
前記下側アルミニウムシリコン層の一部をウェットエッチングし、前記下側アルミニウムシリコン層のうちの前記表面電極を構成するメイン部分から分割された分割部分を形成する工程と、
前記メイン部分の表面上、前記分割部分の表面上、及び、前記メイン部分と前記分割部分の間の前記半導体基板の上方に前記中間金属層を成膜する工程と、
前記メイン部分と前記分割部分の間の前記半導体基板の上方に成膜された前記中間金属層の少なくとも一部をドライエッチングし、前記メイン部分の表面上に成膜された前記中間金属層と前記分割部分の表面上に成膜された前記中間金属層を分離する工程と、
前記メイン部分の表面上に成膜された前記中間金属層の表面上、前記分割部分の表面上に成膜された前記中間金属層の表面上、及び、前記メイン部分と前記分割部分の間の前記半導体基板の上方に前記上側アルミニウムシリコン層を成膜する工程と、
前記メイン部分と前記分割部分の間の前記半導体基板の上方に成膜された前記上側アルミニウムシリコン層の少なくとも一部をウェットエッチングし、前記メイン部分の上方に成膜された前記上側アルミニウムシリコン層と前記分割部分の上方に成膜された前記上側アルミニウムシリコン層を分離する工程と、を備えており、
前記表面電極を構成する前記下側アルミニウムシリコン層の引張強度を第１値とし、前記表面電極を構成する前記中間金属層の引張強度を第２値とし、前記表面電極を構成する前記上側アルミニウムシリコン層の引張強度を第３値とすると、前記第１値＜前記第３値＜前記第２値の関係が成立している、半導体装置の製造方法。