JP7052929B2 - 情報処理装置及び通信切替方法 - Google Patents
情報処理装置及び通信切替方法 Download PDFInfo
- Publication number
- JP7052929B2 JP7052929B2 JP2021551368A JP2021551368A JP7052929B2 JP 7052929 B2 JP7052929 B2 JP 7052929B2 JP 2021551368 A JP2021551368 A JP 2021551368A JP 2021551368 A JP2021551368 A JP 2021551368A JP 7052929 B2 JP7052929 B2 JP 7052929B2
- Authority
- JP
- Japan
- Prior art keywords
- physical layer
- switching
- layer device
- cpu
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
- H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
- H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
- H04L69/323—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the physical layer [OSI layer 1]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Description
(2)信号処理:並列に信号処理を行うためCPU基板を二枚搭載し、上位装置と処理データの送受信を行うため、各CPUが通信路を一系統ずつ必要とする。
(a)目的に応じMACとPHY間の接続を切り替える。
(b)目的に応じMACとPHY間の接続が異なる二種類のキャリア基板を用意する。
のいずれかが必要となる。(b)に対し(a)はキャリア基板が1種類で済むことから経済的である。前述の特許文献1には、CPUと通信路の切り替えに関する技術が開示されている。
以下、実施の形態1について図1から図9を用いて説明する。実施の形態1に係る情報処理装置については図1から図7、図9を用いて説明する。実施の形態1に係る通信切替方法は、図8及び図9を用いて説明する。実施の形態1に係る情報処理装置は、CPUボード100、又は、装置制御用及び信号処理用としてCPUボード100が複数組み込まれた装置110を意味する。つまり、CPUボード100のみを指す場合は、情報処理装置100となり、装置制御用及び信号処理用としてCPUボード100(例えば、CPUボード101、CPUボード102)が複数組み込まれたものを指す場合は、情報処理装置110となる。
10 第1CPU、11 第1LANコントローラ(第1MAC)、
12 第2LANコントローラ(第2MAC)、
2 第2CPU基板、
20 第2CPU、21 第3LANコントローラ(第3MAC)、
22 第4LANコントローラ(第4MAC)、
3 キャリア基板、
30 第1物理層デバイス(第1PHY)、31 第1LANコネクタ、
32 第2物理層デバイス(第2PHY)、33 第2LANコネクタ、
34 CPU側データポート、35 物理層側データバス、
36 CPU側制御ポート、37 物理層側制御バス、
38 CPU側割り込みポート、39 物理層側割り込みバス、
4 切替部、
40 データバス切替部、41 制御バス切替部、42 割り込みバス切替部、
400 データバス用スイッチ、401 バッファ、
402 制御バス用スイッチ(バススイッチ)、
403 制御バス用スイッチ(バススイッチ)、
404 制御バス用スイッチ(バススイッチ)、405 割り込みバス用スイッチ、
5 第1データバス、6 第2データバス、7 制御バス、8 割り込みバス、
9 切替制御部、
100 CPUボード、101 CPUボード、102 CPUボード、
103 スイッチングハブ、110 信号処理装置。
Claims (11)
- 第1CPU、第1LANコントローラ、第2LANコントローラが形成された第1CPU基板と、第2CPU、第3LANコントローラが形成された第2CPU基板と、外部と通信をするための第1物理層デバイス、外部と通信をするための第2物理層デバイスが形成されたキャリア基板と、前記第1CPU基板及び前記第2CPU基板と前記第1物理層デバイス及び前記第2物理層デバイスとの接続を切り替える切替部とを備え、
前記第1物理層デバイスは、前記第1LANコントローラと第1データバスで接続され、
前記切替部は、第2データバスによる前記第2物理層デバイスとの接続先を、前記第2LANコントローラ及び前記第3LANコントローラのいずれか一方に切り替えるデータバス切替部と、前記第2物理層デバイスの前記第2データバスによる接続先に応じて、前記第1LANコントローラ及び前記第3LANコントローラのいずれか一方が前記第2物理層デバイスへアクセスするように制御バスを切り替える制御バス切替部と、前記第2物理層デバイスの前記第2データバスによる接続先に応じて、割り込みバスを切り替えて、前記第1CPUへの割り込み処理が、前記第1物理層デバイス及び前記第2物理層デバイスの両方から送られるか、前記第1物理層デバイスからのみ送られるかを前記第1CPUへ通知する割り込みバス切替部とを有し、
前記切替部は、前記第2データバス、前記制御バス、前記割り込みバスの切り替えは、同じ選択信号を受けたことをトリガとして実施することを特徴とする情報処理装置。 - 第1CPU、第1LANコントローラ、第2LANコントローラが形成された第1CPU基板と、外部と通信をするための第1物理層デバイス、外部と通信をするための第2物理層デバイスが形成されたキャリア基板と、前記第1CPU基板及び外部基板と前記第1物理層デバイス及び前記第2物理層デバイスとの接続を切り替える切替部とを備え、前記第1物理層デバイスは、前記第1LANコントローラと第1データバスで接続され、前記切替部は、データバス切替部、制御バス切替部、割り込みバス切替部を有し、
前記外部基板として、第2CPU、第3LANコントローラが形成された第2CPU基板が接続されたとき、
前記データバス切替部は、第2データバスによる前記第2物理層デバイスとの接続先を、前記第2LANコントローラ及び前記第3LANコントローラのいずれか一方に切り替え、
前記制御バス切替部は、前記第2物理層デバイスの前記第2データバスによる接続先に応じて、前記第1LANコントローラ及び前記第3LANコントローラのいずれか一方が前記第2物理層デバイスへアクセスするように制御バスを切り替え、
前記割り込みバス切替部は、前記第2物理層デバイスの前記第2データバスによる接続先に応じて、割り込みバスを切り替えて、前記第1CPUへの割り込み処理が、前記第1物理層デバイス及び前記第2物理層デバイスの両方からか、前記第1物理層デバイスからのみかを前記第1CPUへ通知し、
前記切替部は、前記第2データバス、前記制御バス、前記割り込みバスの切り替えは、同じ選択信号を受けたことをトリガとして実施することを特徴とする情報処理装置。 - 前記選択信号を生成する切替制御部をさらに備え、前記選択信号は、前記切替制御部が第1信号又は第2信号として前記切替部へ送られるものであることを特徴とする請求項1又は請求項2に記載の情報処理装置。
- 前記データバス切替部は、前記第1信号を受けたとき、データバス用スイッチを、前記第2データバスによる前記第2物理層デバイスの接続先が前記第2LANコントローラであるように切り替え、前記第2信号を受けたとき、前記データバス用スイッチを、前記第2データバスによる前記第2物理層デバイスの接続先が前記第3LANコントローラであるように切り替えることを特徴とする請求項3に記載の情報処理装置。
- 前記制御バス切替部は、前記第1信号を受けたとき、制御バス用スイッチを前記第1LANコントローラが前記第2物理層デバイスへアクセスするように切り替え、前記第2信号を受けたとき、前記制御バス用スイッチを前記第3LANコントローラが前記第2物理層デバイスへアクセスするように切り替えることを特徴とする請求項3又は請求項4に記載の情報処理装置。
- 前記割り込みバス切替部は、前記第1信号を受けたとき、割り込みバス用スイッチを制御して、前記第1CPUへの割り込み処理が、前記第1物理層デバイス及び前記第2物理層デバイスの両方からであると前記第1CPUへ通知し、前記第2信号を受けたとき、前記割り込みバス用スイッチを制御して、前記第1CPUへの割り込み処理が、前記第1物理層デバイスのみであると前記第1CPUへ通知することを特徴とする請求項3から請求項5のいずれか1項に記載の情報処理装置。
- 前記切替制御部は、前記第1CPUからの指示により前記選択信号を生成することを特徴とする請求項3から請求項6のいずれか1項に記載の情報処理装置。
- 前記切替部及び前記切替制御部の少なくとも一方は、前記キャリア基板に形成されていることを特徴とする請求項3から請求項7のいずれか1項に記載の情報処理装置。
- 第1CPU、第1LANコントローラ、第2LANコントローラが形成された第1CPU基板、及び、第2CPU、第3LANコントローラが形成された第2CPU基板と、
外部と通信をするための第1物理層デバイス、及び、外部と通信をするための第2物理層デバイスとの、
接続を切り替える通信切替方法において、
第2データバスによる前記第2物理層デバイスとの接続先を、前記第2LANコントローラ及び前記第3LANコントローラのいずれか一方に切り替えるデータバス切替ステップと、前記第2物理層デバイスの前記第2データバスによる接続先に応じて、前記第1LANコントローラ及び前記第3LANコントローラのいずれか一方が前記第2物理層デバイスへアクセスするように制御バスを切り替える制御バス切替ステップと、前記第2物理層デバイスの前記第2データバスによる接続先に応じて、割り込みバスを切り替えて、前記第1CPUへの割り込み処理が、前記第1物理層デバイス及び前記第2物理層デバイスの両方から送られるか、前記第1物理層デバイスからのみ送られるかを前記第1CPUへ通知する割り込みバス切替ステップとを備え、
前記データバス切替ステップ、前記制御バス切替ステップ、前記割り込みバス切替ステップは、同じトリガで実施することを特徴とする通信切替方法。 - 前記データバス切替ステップ、前記制御バス切替ステップ、前記割り込みバス切替ステップの実施よりも前のタイミングで、前記データバス切替ステップにおける接続先を決定する前記トリガである第1信号及び第2信号を生成する切替制御ステップをさらに備え、
前記切替制御ステップは、前記第2データバスが前記第2物理層デバイスと前記第2LANコントローラとを接続状態にする指示である前記第1信号、又は、前記第2データバスが前記第2物理層デバイスと前記第3LANコントローラとを接続状態にする指示である前記第2信号を生成することを特徴とする請求項9に記載の通信切替方法。 - 前記切替制御ステップの実施よりも前のタイミングで、前記第2CPU基板の実装の有無を確認する実装確認ステップをさらに備え、前記切替制御ステップは、前記実装確認ステップで前記第2CPU基板が実装されていないと確認できた場合、前記第1信号のみを生成することを特徴とする請求項10に記載の通信切替方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019181850 | 2019-10-02 | ||
JP2019181850 | 2019-10-02 | ||
PCT/JP2020/037125 WO2021066001A1 (ja) | 2019-10-02 | 2020-09-30 | 情報処理装置及び通信切替方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2021066001A1 JPWO2021066001A1 (ja) | 2021-04-08 |
JP7052929B2 true JP7052929B2 (ja) | 2022-04-12 |
Family
ID=75336992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021551368A Active JP7052929B2 (ja) | 2019-10-02 | 2020-09-30 | 情報処理装置及び通信切替方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP7052929B2 (ja) |
WO (1) | WO2021066001A1 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011086990A (ja) | 2009-10-13 | 2011-04-28 | Fuji Xerox Co Ltd | 情報処理装置及び画像形成装置 |
JP2013503385A (ja) | 2009-08-28 | 2013-01-31 | アドヴァンスド グリーン コンピューティング マシーンズ ‐ アイピー リミテッド | 統合された共有リソースを有する高密度マルチノードコンピュータ |
-
2020
- 2020-09-30 JP JP2021551368A patent/JP7052929B2/ja active Active
- 2020-09-30 WO PCT/JP2020/037125 patent/WO2021066001A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013503385A (ja) | 2009-08-28 | 2013-01-31 | アドヴァンスド グリーン コンピューティング マシーンズ ‐ アイピー リミテッド | 統合された共有リソースを有する高密度マルチノードコンピュータ |
JP2011086990A (ja) | 2009-10-13 | 2011-04-28 | Fuji Xerox Co Ltd | 情報処理装置及び画像形成装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2021066001A1 (ja) | 2021-04-08 |
JPWO2021066001A1 (ja) | 2021-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11681643B2 (en) | Flexible mobile device connectivity to automotive systems with USB hubs | |
US20070239919A1 (en) | Communication control semiconductor device and interface system | |
JP3992100B2 (ja) | 伝送リンク層コア速度を高くするためのネットワーク | |
WO2010021844A2 (en) | Unified multi-transport medium connector architecture | |
US10007625B2 (en) | Resource allocation by virtual channel management and bus multiplexing | |
JPH0583016B2 (ja) | ||
KR100257712B1 (ko) | 인터넷을 이용한 프로세스 간의 정보교환 장치 | |
EP1536343A2 (en) | Universal controller for peripheral devices in a computing system | |
US20040019704A1 (en) | Multiple processor integrated circuit having configurable packet-based interfaces | |
JP3989376B2 (ja) | 通信システム | |
US7843966B2 (en) | Communication system for flexible use in different application scenarios in automation technology | |
JP7052929B2 (ja) | 情報処理装置及び通信切替方法 | |
CN112148663A (zh) | 一种数据交换芯片及服务器 | |
JP5842491B2 (ja) | 中継装置および通信システム | |
US5737528A (en) | Network connecting apparatus with separate data and control signal lines | |
CN114138354A (zh) | 一种支持multihost的板载OCP网卡***及服务器 | |
US20080294818A1 (en) | Semiconductor chip | |
JP4346539B2 (ja) | 制御装置 | |
US20210303496A1 (en) | Actuation of data transmission lanes between states | |
GB2378621A (en) | Method and apparatus for improving performance of a loop network by selectively bypassing redundant ports and also bypassing faulty ports | |
TWI616754B (zh) | 快捷外設互聯標準(PCIe)資料交換裝置及傳輸系統 | |
CN113949745A (zh) | 可配置多路接口的串口/can转以太网服务器及其实现方法 | |
CN117176832A (zh) | 一种交换芯片及控制方法 | |
CN116827888A (zh) | 一种基于交换架构的外设接口调度方法及*** | |
JP2000267776A (ja) | 集中バス通信装置および集中バス通信方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210915 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210915 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220314 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7052929 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |