JP7046993B2 - 誤り率測定システム及び誤り率測定方法 - Google Patents

誤り率測定システム及び誤り率測定方法 Download PDF

Info

Publication number
JP7046993B2
JP7046993B2 JP2020000414A JP2020000414A JP7046993B2 JP 7046993 B2 JP7046993 B2 JP 7046993B2 JP 2020000414 A JP2020000414 A JP 2020000414A JP 2020000414 A JP2020000414 A JP 2020000414A JP 7046993 B2 JP7046993 B2 JP 7046993B2
Authority
JP
Japan
Prior art keywords
pattern
setting screen
error rate
pattern setting
check box
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020000414A
Other languages
English (en)
Other versions
JP2021111807A (ja
Inventor
諒 砂山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2020000414A priority Critical patent/JP7046993B2/ja
Publication of JP2021111807A publication Critical patent/JP2021111807A/ja
Application granted granted Critical
Publication of JP7046993B2 publication Critical patent/JP7046993B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)

Description

本発明は、被測定物の測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定システム及び誤り率測定方法に関する。
従来、所望のディジタル通信装置を被測定物とし、この被測定物におけるビット誤り率を測定する場合には、例えば下記特許文献1に開示される誤り率測定装置が用いられる。この種の誤り率測定装置では、被測定物が電気的なストレスをどの程度許容できるかを測定するため、パターン発生器から既知パターンの電気的ストレス信号をテスト信号として被測定物に印可し、このテスト信号を被測定物内部又は外部でループバックして受信し、受信した信号とテスト信号との比較により、テスト信号の印可量に対してエラーの有無を測定するジッタ耐力測定を行っている。
ここで、上述した被測定物の誤り率を測定する場合には、被測定物に送信されるパターンや被測定物からループバックにより受信した信号と比較するための基準となるパターンは、主に2進数、16進数のどちらかを選択して入力設定するのが一般的であった。具体的に、2進数を選択した場合は0,1で入力し、16進数を選択した場合は0~Fで入力して設定を行っていた。
特開2007-274474号公報
しかしながら、PCIe、USB等のシリアル通信の規格において使用されるシリアルデータエンコード方式である8b10b、128b130b、128b132bエンコードで変換したパターンを送信したい場合には専用のパターン編集画面が必要となる。
同じデータを繰り返し送信すると、特定の周波数にエネルギー成分が集中し、EMI(電磁妨害:Electro Magnetic Interference )上デメリットになる。また、パターンが0か1に片寄ると、直流成分が大きくなり、そのパターンを被測定物が受けにくくなるという問題がある。
ところで、PCIeやUSBでは、パターンの一部にスクランブルをかけることが仕様により定められている。しかしながら、従来の誤り率測定装置の場合、例えば128b130bにおいては、1ブロック128bit全体をスクランブル対象とする、またはスクランブル対象としないという設定しかできなかった。その他、1ブロックのうち、規格で定められた一部の区間だけをスクランブル対象にしていた。すなわち、従来は、スクランブル対象範囲が限定されていた。
そして、上述した誤り率測定装置では、異常系の検証を行ったり、ユーザの独自のプロトコルに従って色々なパターンで測定したいという要望もあり、ユーザがスクランブル対象範囲を柔軟かつ任意に設定できることが望まれていた。
そこで、本発明は上記問題点に鑑みてなされたものであって、スクランブル対象範囲を柔軟かつ任意に設定することができる誤り率測定システム及び誤り率測定方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項1に記載された誤り率測定システムは、被測定物Wの測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定システム1において、
前記パターンを設定するためのパターン設定画面12と該パターン設定画面上のScrambleEnableのチェックボックス13を表示する表示部6と、
前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別する判別手段7aと、
前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定する操作部4と
前記操作部にて設定された前記ビット範囲をスクランブル対象範囲Hとして前記パターン設定画面に識別表示する表示制御手段7bとを備え、
前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とすることを特徴とする。
本発明の請求項2に記載された誤り率測定システムは、請求項1の誤り率測定システムにおいて、
前記表示制御手段は、規格で定められる所定ビットのパターンを1ブロックとし、前記パターンをブロック毎に区切って前記パターン設定画面に表示することを特徴とする。
本発明の請求項3に記載された誤り率測定方法は、被測定物Wの測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定方法において、
前記パターンを設定するためのパターン設定画面12と該パターン設定画面上のScrambleEnableのチェックボックス13を表示するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定するステップと
前記設定された前記ビット範囲をスクランブル対象範囲Hとして前記パターン設定画面に識別表示するステップと、
前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とするステップとを含むことを特徴とする。
本発明の請求項4に記載された誤り率測定方法は、請求項1の誤り率測定方法において、
規格で定められる所定ビットのパターンを1ブロックとし、前記パターンをブロック毎に区切って前記パターン設定画面に表示するステップを含むことを特徴とする。
本発明によれば、ユーザがスクランブル対象範囲を柔軟かつ任意に設定することができる。これにより、異常系の検証を行ったり、ユーザの独自のプロトコルに従って色々なパターンで測定を行うことができる。
本発明に係る誤り率測定システムの概略構成を示すブロック図である。 128b130b、128b132bエンコード専用のパターン設定画面の一例を示す図である。 本発明に係る誤り率測定システムにおいて所望のビット範囲にスクランブルをかけたパターン信号を発生するパターン設定方法のフローチャートである。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
図1に示すように、本実施の形態の誤り率測定システム1は、被測定物Wを信号パターン折り返しのステートに遷移させた状態で既知パターンの例えばパルス振幅変調(PAM:Pulse-Amplitude Modulation)による多値信号をテスト信号として被測定物Wを送信し、このテスト信号の送信に伴って被測定物Wから折り返して受信する入力データのビット誤り率を測定するものである。
誤り率測定システム1は、被測定物Wの測定時にシリアルデータエンコード方式(8b10b、128b130b、128b132bエンコード)にて変換したパターンにスクランブルをかける機能を有し、パターン発生器2、誤り検出器3、操作部4、記憶部5、表示部6、制御部7を備えて構成される。なお、本実施の形態では、操作部4、記憶部5、表示部6、制御部7がパターン設定装置の機能を兼ね備える。
パターン発生器2は、被測定部Wに入力するパターン信号または誤り検出器3に入力する基準のパターン信号として、所望のシンボル列の既知データからなる多値信号(例えば0、1、2、3のシンボル値からなるシンボルの列によるPAM4信号)をパターン信号として発生する。また、パターン発生器2は、被測定部Wに入力するパターン信号または誤り検出器3に入力する基準のパターン信号として、既知データからなる多値信号(例えばPAM4信号)に対し、例えば図2のパターン設定画面12にて設定されたスクランブル対象範囲Hにスクランブルをかけたパターン信号を発生する。なお、パターン信号はNRZ信号であってもよい。
誤り検出器3は、パターン発生器2が発生する既知のパターン信号がテスト信号として被測定物Wに入力されたときに、このテスト信号の入力に伴う被測定物Wからの信号と、パターン発生器2が発生する基準のパターン信号との比較により被測定物Wの誤り率などを測定する。
操作部4は、後述するパターン設定方法に用いられるマウス11を備えており、図1の誤り率測定システム1が装備する例えばロータリエンコーダ、各種キー、スイッチ、ボタンや表示部6の表示画面上のソフトキーなどのユーザインタフェースを含む。
記憶部5は、パターン発生器2からテスト信号として被測定物Wに入力するパターン信号のシンボル列(例えば0、1、2、3のシンボル値からなるPAM4信号のシンボルの列)や誤り検出器3に入力して被測定物Wからの入力データと比較される基準のパターン信号のシンボル列(例えば0、1、2、3のシンボル値からなるPAM4信号のシンボルの列)を記憶する。
また、記憶部5は、被測定物Wの測定に必要な情報として、後述するパターン設定方法にて設定されたスクランブル対象範囲(スクランブルをかけるビット範囲)Hの情報、設定タイミング、ボーレート、シンボル列の発生条件、波形イメージ表示開始条件、波形イメージ表示停止条件などの情報を記憶する。これらの情報は、操作部4によりユーザインタフェースを介して適宜選択設定することができる。
表示部6は、図1の誤り率測定システム1に備える例えば液晶表示器などで構成され、図2のパターン設定画面12、各コンプライアンステスト(被測定物Wが通信規格に適合するか否かの試験)やビット誤り率の測定画面などを表示する。また、表示部6は、表示画面上のカーソルキーやソフトキーなどの操作部4の操作機能を兼ね備えている。
ここで、図2は表示部6に表示される128b130b、128b132bエンコード専用のパターン設定画面12の一例を示している。図2のパターン設定画面12は、パターン信号にスクランブルをかけるにあたって、スクランブルをかける対象のビットを選択して設定する際に制御部7の制御により表示部6に表示される。
図2のパターン設定画面12では、PCIeやUSBの規格で定められている128ビットのパターンを1ブロックとし、ブロック毎に区切って表示される。また、各ブロックはシンボルによって構成され、1シンボルが8ビットで定義される。さらに、シンボルが16個連なってブロックが構成される。各ブロックは、先頭2ビットのSync HeaderによりOrdered Set BlockとData Blockに分けられる。
図2のパターン設定画面12の右側には、操作部4の操作により、スクランブルをかける対象を任意に選択するモードに切り替えるためのScrambler Enableのチェックボックス13が表示される。例えば操作部4のマウス12の左ボタンのクリック操作により、Scrambler Enableのチェックボックス13にチェックを入れると、スクランブルをかける対象を任意に選択するモードに切り替えられる。
なお、Scrambler Enableのチェックボックス13にチェックが入っていいない状態では、パターン設定画面12上で選択したビットの0/1を切り替えることができる。
制御部7は、例えば中央処理装置(CPU)、ROM、RAMなどの記憶素子から構成され、パターン発生器2、誤り検出器3、操作部4、記憶部5、表示部6を統括制御するもので、判別手段7a、表示制御手段7bを備える。
判別手段7aは、表示部6に図2のパターン設定画面12が表示された状態でScrambler Enableのチェックボックス13にチェックが入っているか否かを判別する。制御部7は、判別手段7aにてScrambler Enableのチェックボックス13にチェックが入っていると判別すると、スクランブルをかける対象を任意に選択するモード(スクランブル選択モード)に切り替える。
判別手段7aは、スクランブル選択モード時に、図2のパターン設定画面12において、スクランブルをかけるビット範囲(例えば図2の斜線で囲まれた範囲)が操作部4のマウス11の操作にて選択指定して設定されると、この設定されたビット範囲をスクランブル対象範囲Hとして判別する。
表示制御手段7bは、図2のパターン設定画面12を含め、各コンプライアンステスト(被測定物Wが通信規格に適合するか否かの試験)やビット誤り率の測定画面などを表示するべく表示部7の表示を制御する。
表示制御手段7bは、スクランブル選択モード時に、操作部4のマウス11の操作にて選択指定して設定されたビット範囲(例えば図2の斜線で囲まれた範囲)をスクランブル対象範囲Hとして判別手段7aが判別すると、このスクランブル対象範囲Hを例えば半透過の赤色で識別表示するように表示部7を制御する。
次に、上記のように構成される誤り率測定システム1を用いたパターン設定方法として、所望のビット範囲にスクランブルをかけたパターン信号を発生する方法について図3を参照しながら説明する。
まず、制御部7の表示制御手段7bの制御により、図2のパターン設定画面12を表示部6に表示する(ST1)。
次に、操作部4のマウス11の操作により、図2のパターン設定画面12のScrambler Enableのチェックボックス13にチェックを入れる(ST2)。これにより、スクランブル選択モードに切り替わる。
そして、スクランブル選択モードに切り替わった状態で、操作部4のマウス11の操作により、図2のパターン設定画面12においてスクランブルをかけるビット範囲(例えば図2の斜線で囲まれた範囲)を選択指定して設定する(ST3)。
制御部7の判別手段7aは、操作部4のマウス11の操作により、スクランブルをかけるビット範囲を選択指定して設定されると、設定されたビット範囲をスクランブル対象範囲Hとして判別し、制御部7の表示制御手段7bがスクランブル対象範囲Hを識別表示する(ST4)。
そして、パターン発生器2は、パターン設定画面12にて設定されたスクランブル対象範囲Hにスクランブルをかけたパターン信号を発生する(ST5)。
ところで、上述した実施の形態では、図1に示すように、誤り率測定システム1にパターン発生器2、誤り検出器3、操作部4、記憶部5、表示部6、制御部7が含まれる構成としたが、この構成に限定されるものではない。例えば、パターン発生器2と誤り検出器3をそれぞれ別々にモジュール化または個別筐体とし、操作部4、表示部6を外部に接続したパーソナルコンピュータなどの外部装置で構成することもできる。
また、上述した実施の形態では、128b130b、128b132bエンコード専用のパターン設定画面12を例にとって説明したが、8b10bエンコードの場合でも同様の構成・手法によりスクランブルをかけるビット範囲を選択指定してスクランブル対象範囲を任意に設定することができる。
このように、本実施の形態によれば、図2に示すように、パターン設定画面12において、ユーザがスクランブル対象範囲Hを柔軟かつ任意に設定することができる。これにより、異常系の検証を行ったり、ユーザの独自のプロトコルに従って色々なパターンで測定を行うことができる。
以上、本発明に係る誤り率測定システム及び誤り率測定方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。
1 誤り率測定システム
2 パターン発生器
3 誤り検出器
4 操作部
5 記憶部
6 表示部
7 制御部
7a 判別手段
7b 表示制御手段
11 マウス
12 パターン設定画面
13 チェックボックス
H スクランブル対象範囲
W 被測定物

Claims (4)

  1. 被測定物(W)の測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定システム(1)において、
    前記パターンを設定するためのパターン設定画面(12)と該パターン設定画面上のScrambleEnableのチェックボックス(13)を表示する表示部(6)と、
    前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別する判別手段(7a)と、
    前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定する操作部(4)と
    前記操作部にて設定された前記ビット範囲をスクランブル対象範囲(H)として前記パターン設定画面に識別表示する表示制御手段(7b)とを備え、
    前記判別手段にて前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とすることを特徴とする誤り率測定システム。
  2. 前記表示制御手段は、規格で定められる所定ビットのパターンを1ブロックとし、前記パターンをブロック毎に区切って前記パターン設定画面に表示することを特徴とする請求項1に記載の誤り率測定システム。
  3. 被測定物(W)の測定時にシリアルデータエンコード方式にて変換したパターンにスクランブルをかける誤り率測定方法において、
    前記パターンを設定するためのパターン設定画面(12)と該パターン設定画面上のScrambleEnableのチェックボックス(13)を表示するステップと、
    前記ScrambleEnableのチェックボックスにチェックが入っているか否かを判別するステップと、
    前記ScrambleEnableのチェックボックスにチェックが入っていると判別したときに前記スクランブルをかける対象を選択するモードに切り替え、前記パターン設定画面において前記スクランブルをかけるビット範囲を選択指定して設定するステップと
    前記設定された前記ビット範囲をスクランブル対象範囲(H)として前記パターン設定画面に識別表示するステップと、
    前記ScrambleEnableのチェックボックスにチェックが入っていないと判別したときに前記パターン設定画面上で選択したビットの0/1の切り替えを可能とするステップとを含むことを特徴とする誤り率測定方法。
  4. 規格で定められる所定ビットのパターンを1ブロックとし、前記パターンをブロック毎に区切って前記パターン設定画面に表示するステップを含むことを特徴とする請求項3に記載の誤り率測定方法。
JP2020000414A 2020-01-06 2020-01-06 誤り率測定システム及び誤り率測定方法 Active JP7046993B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020000414A JP7046993B2 (ja) 2020-01-06 2020-01-06 誤り率測定システム及び誤り率測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020000414A JP7046993B2 (ja) 2020-01-06 2020-01-06 誤り率測定システム及び誤り率測定方法

Publications (2)

Publication Number Publication Date
JP2021111807A JP2021111807A (ja) 2021-08-02
JP7046993B2 true JP7046993B2 (ja) 2022-04-04

Family

ID=77060268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020000414A Active JP7046993B2 (ja) 2020-01-06 2020-01-06 誤り率測定システム及び誤り率測定方法

Country Status (1)

Country Link
JP (1) JP7046993B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108711A (ja) 2000-09-29 2002-04-12 Tamura Electric Works Ltd データ処理装置及びデータ処理方法
JP2008177772A (ja) 2007-01-17 2008-07-31 Nippon Telegr & Teleph Corp <Ntt> デジタル伝送システム、およびデジタル伝送方法
JP2011015144A (ja) 2009-07-01 2011-01-20 Tektronix Internatl Sales Gmbh パケットとシリアル・データの対応関係確認方法
JP2011019188A (ja) 2009-07-10 2011-01-27 Ricoh Co Ltd シリアル通信装置、通信制御方法、通信制御プログラム
JP2011158473A (ja) 2010-02-02 2011-08-18 Tektronix Inc 信号発生装置及び方法
JP2015149646A (ja) 2014-02-07 2015-08-20 株式会社日立製作所 伝送装置および伝送品質測定方法
US20150280895A1 (en) 2014-04-01 2015-10-01 Apple Inc. Apparatus and methods for flexible provision of control data in large data structures
JP2016146535A (ja) 2015-02-06 2016-08-12 アンリツ株式会社 誤り率測定装置及び誤り率測定方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108711A (ja) 2000-09-29 2002-04-12 Tamura Electric Works Ltd データ処理装置及びデータ処理方法
JP2008177772A (ja) 2007-01-17 2008-07-31 Nippon Telegr & Teleph Corp <Ntt> デジタル伝送システム、およびデジタル伝送方法
JP2011015144A (ja) 2009-07-01 2011-01-20 Tektronix Internatl Sales Gmbh パケットとシリアル・データの対応関係確認方法
JP2011019188A (ja) 2009-07-10 2011-01-27 Ricoh Co Ltd シリアル通信装置、通信制御方法、通信制御プログラム
JP2011158473A (ja) 2010-02-02 2011-08-18 Tektronix Inc 信号発生装置及び方法
JP2015149646A (ja) 2014-02-07 2015-08-20 株式会社日立製作所 伝送装置および伝送品質測定方法
US20150280895A1 (en) 2014-04-01 2015-10-01 Apple Inc. Apparatus and methods for flexible provision of control data in large data structures
JP2016146535A (ja) 2015-02-06 2016-08-12 アンリツ株式会社 誤り率測定装置及び誤り率測定方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kai Lennert Bober,Text update for PM-PHY,IEEE 802.15-19/0415r2 ,インターネット<URL:https://mentor.ieee.org/802.15/dcn/19/15-19-0415-02-0013-text-update-for-pm-phy.docx>,2019年09月19日
柴田 誠一郎,デジタル移動無線を利用したデータ伝送システムの開発について,映像情報メディア学会技術報告,2002年09月20日,第26巻,第61号,pp.25~30

Also Published As

Publication number Publication date
JP2021111807A (ja) 2021-08-02

Similar Documents

Publication Publication Date Title
US7558326B1 (en) Method and apparatus for sending auxiliary data on a TMDS-like link
US7295578B1 (en) Method and apparatus for synchronizing auxiliary data and video data transmitted over a TMDS-like link
US7131004B1 (en) Method and apparatus for encrypting data transmitted over a serial link
US9083525B2 (en) Method and apparatus for generating jitter test patterns on a high performance serial bus
EP1924020B1 (en) Interface test circuitry and methods
JP5945812B2 (ja) 「lvds」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム
US8588328B2 (en) Information transmission system, information transmission device, information transmission method, and computer readable medium storing a program for information transmission
JP7308808B2 (ja) 誤り率測定装置及びエラー数表示方法
JP7046993B2 (ja) 誤り率測定システム及び誤り率測定方法
JP6818064B2 (ja) 誤り率測定装置及び誤り率測定方法
JP2007067531A (ja) 光伝送装置
JP6263163B2 (ja) シーケンス発生装置、それを用いた誤り率測定装置、及びシーケンス発生方法
US8325867B2 (en) Waveform signal generator with jitter or noise on a desired bit
JP6827484B2 (ja) 誤り率測定装置および誤り率測定方法
JP2020120147A (ja) 誤り率測定装置及び誤り率測定方法
JPS5890849A (ja) 暗号試験装置
JP6818056B2 (ja) 誤り率測定装置及び誤り率測定方法
JP6890625B2 (ja) 誤り測定器及びそれを用いた応答時間の測定方法
US7991096B1 (en) Data sampling method and apparatus using through-transition counts to reject worst sampling position
JP7046882B2 (ja) 誤り率測定器及びエラー検索方法
JP7184839B2 (ja) 誤り率測定装置及びエラーカウント方法
JP2005079984A (ja) 映像信号伝送方法
JP7046881B2 (ja) 誤り率測定装置及び誤り率測定方法
JP7200273B2 (ja) 誤り検出装置および誤り検出方法
JP2004328369A (ja) 半導体集積回路のテスト回路及びデータ伝送テストシステム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220323

R150 Certificate of patent or registration of utility model

Ref document number: 7046993

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150