JP7040162B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP7040162B2 JP7040162B2 JP2018048743A JP2018048743A JP7040162B2 JP 7040162 B2 JP7040162 B2 JP 7040162B2 JP 2018048743 A JP2018048743 A JP 2018048743A JP 2018048743 A JP2018048743 A JP 2018048743A JP 7040162 B2 JP7040162 B2 JP 7040162B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- semiconductor device
- groove
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明の半導体装置は、表面側において面内方向で電位差が発生し電流が前記面内方向を流れるように半導体素子が形成された半導体基板が用いられる半導体装置であって、第1の導電型をもち内部において前記電流が前記面内方向を流れる第1の半導体層が前記半導体基板の表面側に設けられ、前記第1の半導体層において、前記第1の半導体層を貫通せずに表面側から前記第1の半導体層が掘下げられた溝が、前記電位差が発生する方向に沿って複数形成され、前記電位差が発生する方向に沿って、前記溝の幅は3~10μmの範囲、前記溝の間隔は0.3~0.8μmの範囲とされ、前記溝が絶縁層で埋め込まれ、隣接する前記溝の間の前記表面において、前記第1の導電型と逆の第2の導電型をもつ表面導電層が形成されたことを特徴とする。
本発明の半導体装置は、前記第1の半導体層の表面に前記第1の導電型と逆の第2の導電型をもつ第2の半導体層が局所的に形成され、かつ前記第1の半導体層の表面における前記第2の半導体層と離間した箇所に主電極が接続され、平面視において、前記複数の溝は、前記主電極と前記第2の半導体層の間に形成されたことを特徴とする。
本発明の半導体装置において、前記半導体素子はMOSFETであり、前記主電極は前記MOSFETにおけるドレイン電極とされたことを特徴とする。
本発明の半導体装置は、前記表面導電層に電極が接続されたことを特徴とする。
本発明の半導体装置の製造方法は、前記半導体装置の製造方法であって、前記第1の半導体層に前記溝を形成する溝形成工程と、前記溝を埋め込むように前記半導体基板の前記
表面に前記絶縁層を形成する絶縁層形成工程と、前記溝の内部以外における前記表面の前記絶縁層を除去する絶縁層除去工程と、を具備することを特徴とする。
本発明の半導体装置は、前記絶縁層形成工程において、初めに熱酸化を行うことによって熱酸化膜を前記溝の内面に形成した後に、CVD法によって前記絶縁層を形成することを特徴とする。
10、80 半導体基板
11、81 n型層(第1の半導体層)
12、82 p型層(第2の半導体層)
13、83 p+層
14、15、84、85 n+層
16 p+層(表面導電層)
20、90 ゲート酸化膜
21、91 ソース電極(主電極)
22、92 ゲート電極
23、93 ドレイン電極(主電極)
25 埋め込み酸化層((埋め込み絶縁層))
31 熱酸化膜
32 CVD酸化膜
94 フィールド酸化膜
T 溝
Claims (6)
- 表面側において面内方向で電位差が発生し電流が前記面内方向を流れるように半導体素子が形成された半導体基板が用いられる半導体装置であって、
第1の導電型をもち内部において前記電流が前記面内方向を流れる第1の半導体層が前記半導体基板の表面側に設けられ、
前記第1の半導体層において、
前記第1の半導体層を貫通せずに表面側から前記第1の半導体層が掘下げられた溝が、前記電位差が発生する方向に沿って複数形成され、
前記電位差が発生する方向に沿って、前記溝の幅は3~10μmの範囲、前記溝の間隔は0.3~0.8μmの範囲とされ、
前記溝が絶縁層で埋め込まれ、
隣接する前記溝の間の前記表面において、前記第1の導電型と逆の第2の導電型をもつ表面導電層が形成されたことを特徴とする半導体装置。 - 前記第1の半導体層の表面に前記第1の導電型と逆の第2の導電型をもつ第2の半導体層が局所的に形成され、かつ前記第1の半導体層の表面における前記第2の半導体層と離間した箇所に主電極が接続され、
平面視において、前記複数の溝は、前記主電極と前記第2の半導体層の間に形成されたことを特徴とする請求項1に記載の半導体装置。 - 前記半導体素子はMOSFETであり、前記主電極は前記MOSFETにおけるドレイン電極とされたことを特徴とする請求項2に記載の半導体装置。
- 前記表面導電層に電極が接続されたことを特徴とする請求項1から請求項3までのいずれか1項に記載の半導体装置。
- 請求項1から請求項4までのいずれか1項に記載の半導体装置の製造方法であって、
前記第1の半導体層に前記溝を形成する溝形成工程と、
前記溝を埋め込むように前記半導体基板の前記表面に前記絶縁層を形成する絶縁層形成工程と、
前記溝の内部以外における前記表面の前記絶縁層を除去する絶縁層除去工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記絶縁層形成工程において、
初めに熱酸化を行うことによって熱酸化膜を前記溝の内面に形成した後に、CVD法によって前記絶縁層を形成することを特徴とする請求項5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018048743A JP7040162B2 (ja) | 2018-03-16 | 2018-03-16 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018048743A JP7040162B2 (ja) | 2018-03-16 | 2018-03-16 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019161132A JP2019161132A (ja) | 2019-09-19 |
JP7040162B2 true JP7040162B2 (ja) | 2022-03-23 |
Family
ID=67997188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018048743A Active JP7040162B2 (ja) | 2018-03-16 | 2018-03-16 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7040162B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033648A (ja) | 2010-07-29 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
US20120104492A1 (en) | 2010-10-29 | 2012-05-03 | Macronix International Co., Ltd. | Low on-resistance resurf mos transistor |
JP2017028116A (ja) | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2017045884A (ja) | 2015-08-27 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
-
2018
- 2018-03-16 JP JP2018048743A patent/JP7040162B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012033648A (ja) | 2010-07-29 | 2012-02-16 | Renesas Electronics Corp | 半導体装置 |
US20120104492A1 (en) | 2010-10-29 | 2012-05-03 | Macronix International Co., Ltd. | Low on-resistance resurf mos transistor |
JP2017028116A (ja) | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2017045884A (ja) | 2015-08-27 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2019161132A (ja) | 2019-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100974697B1 (ko) | Ldmos 소자 및 ldmos 소자의 제조 방법 | |
JP6367760B2 (ja) | 絶縁ゲート型スイッチング装置とその製造方法 | |
JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
TWI616982B (zh) | 半導體裝置與其形成方法 | |
TWI388059B (zh) | The structure of gold-oxygen semiconductor and its manufacturing method | |
JP7099369B2 (ja) | 半導体装置およびその製造方法 | |
US7973333B2 (en) | Lateral DMOS transistor and method for the production thereof | |
TW201515070A (zh) | 半導體元件及其製造方法 | |
US9660020B2 (en) | Integrated circuits with laterally diffused metal oxide semiconductor structures and methods for fabricating the same | |
JP2019526932A (ja) | 高電圧隔離のためのデュアルディープトレンチ | |
US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
US20160149029A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US7883971B2 (en) | Gate structure in a trench region of a semiconductor device and method for manufacturing the same | |
TW201320306A (zh) | 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術 | |
JP5558243B2 (ja) | 半導体装置 | |
JP2014078689A (ja) | 電力用半導体装置、および、電力用半導体装置の製造方法 | |
JP5201169B2 (ja) | 誘電体分離型半導体装置の製造方法 | |
JP2011018764A (ja) | 半導体装置 | |
JP2014212203A (ja) | 半導体装置 | |
JP7040162B2 (ja) | 半導体装置及びその製造方法 | |
TW201730971A (zh) | 高壓半導體裝置及其製造方法 | |
KR100937658B1 (ko) | 고전압 소자의 제조 방법 | |
US20110204423A1 (en) | Semiconductor device and manufacturing method thereof | |
US10381435B2 (en) | Semiconductor device and manufacturing method therefor | |
US20160240663A1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201006 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220221 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7040162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |