JP7038394B2 - 反応性スパッタリングの膜厚制御方法および装置 - Google Patents

反応性スパッタリングの膜厚制御方法および装置 Download PDF

Info

Publication number
JP7038394B2
JP7038394B2 JP2017143255A JP2017143255A JP7038394B2 JP 7038394 B2 JP7038394 B2 JP 7038394B2 JP 2017143255 A JP2017143255 A JP 2017143255A JP 2017143255 A JP2017143255 A JP 2017143255A JP 7038394 B2 JP7038394 B2 JP 7038394B2
Authority
JP
Japan
Prior art keywords
film
film thickness
film formation
discharge voltage
control method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017143255A
Other languages
English (en)
Other versions
JP2019023335A (ja
Inventor
俊明 荒川
恭介 小寺
遼 岡田
Original Assignee
株式会社昭和真空
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社昭和真空 filed Critical 株式会社昭和真空
Priority to JP2017143255A priority Critical patent/JP7038394B2/ja
Priority to TW107125367A priority patent/TWI758514B/zh
Publication of JP2019023335A publication Critical patent/JP2019023335A/ja
Application granted granted Critical
Publication of JP7038394B2 publication Critical patent/JP7038394B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Description

本発明は、反応性スパッタリングの膜厚制御方法および装置に関する。
光学部品や電子部品、半導体デバイスなどの製造工程において、化合物薄膜を形成させる方法として、反応性スパッタリング装置が広く用いられている。反応性スパッタリング装置は、導電性ターゲットを配置した反応槽内に反応性ガスを供給する手段を備え、導電性ターゲットのスパッタ粒子と反応性ガスとの反応で生じる化合物を、基板上に堆積させるように構成される。
量産工程においては、生産性向上の観点から特許文献1に開示されるようなカルーセル型スパッタリング装置が採用されることが多い。カルーセル型スパッタリング装置は、周囲にスパッタリングターゲットが配置された回転ドラムに成膜対象である基板を複数搭載し、ドラムを回転させながらスパッタリング成膜を行うため、一度に複数の基板を処理することができる。多くのスパッタリング装置において膜厚の制御は、事前に測定した成膜速度を元に計算した成膜時間の管理のみによって行われている。
特許第3064301号
反応性スパッタリング装置において、反応性ガスにより導電性ターゲット表面に化合物が形成されると、成膜速度が低下し、膜厚を精度よく制御できないことがある。例えば、複数種の金属ターゲットを用いて複数種の材料を積層することのできるカルーセル型スパッタリング装置(特許文献1参照)を用いて酸化膜を成膜する場合、処理槽内に酸素ガスを導入してプラズマを生成することから、ある材料を成膜している間に、他の材料のターゲットの表面が酸化してしまう。成膜開始直後は、ターゲット表面が酸化された状態で、金属単体の状態よりは酸化した状態の方がスパッタ率が小さくなることが多いため、成膜速度が遅く、成膜時間の管理だけでは膜厚制御が困難となる。また、成膜対象の基板が樹脂の場合、樹脂が水分を吸収し、その水分が成膜中に基板からガスとして放出されてプラズマ中で解離し、それもターゲット表面の酸化の原因となる。以前はそれほど膜厚精度が要求されていなかったが、例えば光学レンズの反射防止膜などで高い膜厚精度が要求されるようになり、わずかなずれが最終製品の特性に影響するようになってきている。
膜厚精度を高めるため、ターゲットと基板との間にシャッターを設置し、放電状態が安定するまでは成膜できないようにすることも考えられる。しかし、ターゲットと基板との間は近接しており、スペース等の問題で、シャッターおよびそれを動かす機構の設置が困難な場合が多い。また、シャッター自身が放電状態に影響を与えるため、無くて済むならばそのほうが良い。さらに、反応性スパッタリング装置によっては、シャッター機構を設置できないような構造のものもあり、そのような構造では対応できない。
本発明は、このような課題を解決し、ターゲットの初期状態に影響されずに成膜を精度よく制御することのできる反応性スパッタリングの膜厚制御方法および装置を提供することを目的とする。
本発明の第1の側面は反応性スパッタリングの膜厚制御方法であり、反応性スパッタリングに用いるターゲットに関して、定電力放電による成膜時の放電電圧と成膜速度との関係をあらかじめ取得しておく第1の工程と、ターゲットを用いた反応性スパッタリングによる成膜中の少なくとも一部の期間に関して、放電電圧の測定値に対応する成膜速度から、成膜された膜厚を計算により求める第2の工程とを含むことを特徴とする。
第1の工程では、ターゲットの表面の状態により成膜時の放電電圧および成膜速度が変動し、定電力放電における放電電圧と成膜速度とが相関することを利用し、反応性スパッタリングを行う反応槽内への反応性ガス導入量を変えて、放電電圧が一定の値となる状態で実際の成膜条件より長い時間をかけて成膜して膜厚を測定し、この測定を放電電圧の値を変えて繰り返すことが望ましい。この第1の工程において、反応性ガスに加えて、成膜対象となる材料に応じた量の水HOを導入することもできる。
第2の工程では、第2の工程で求めた、成膜中の少なくとも一部の期間に成膜された膜厚と、成膜中の少なくとも一部の期間に予定していた膜厚との差を補うように、成膜時間を延長または短縮することが望ましい。反応性スパッタリングの放電開始から放電電圧が安定するまでの期間に、成膜された膜厚を計算により求め、成膜を継続しながら、求めた膜厚と安定するまでの期間に予定していた膜厚との差を補うように、成膜時間を延長または短縮することもできる。
成膜の開始初期における放電電圧が安定するまでの間、反応性ガス導入量を、放電電圧が安定した後に導入すべき量より減らすこともできる。また、成膜時の放電電圧があらかじめ指定された値となるまで、反応性ガス導入量をフィードバック制御することもできる。
第1の工程を、成膜対象の基板が回転ドラムに装着されてスパッタリング領域とプラズマ領域とを順次通過する構造の反応性スパッタリング装置の、スパッタリング領域で用いられるターゲットに対して実行し、そのターゲットを用いた成膜時に、第2の工程を実行することが望ましい。この場合、反応性スパッタリング装置には、異なる材料を積層成膜する複数のスパッタリング領域を有し、この複数のスパッタリング領域で各々用いられる異なる材料のターゲットのうち少なくとも1つのターゲットに対して、第1の工程を実行し、第1の工程を実行したターゲットを用いた成膜時に、第2の工程を実行することができる。
成膜対象の基板としては、樹脂製のものを用いることができる。
本発明の第2の側面は、反応性スパッタリング装置の動作を制御する制御装置に設けられ、反応性スパッタリング装置により成膜される膜の膜厚を制御する膜厚制御装置であり、反応性スパッタリング装置で用いられるターゲットに関して、あらかじめ取得された定電力放電による成膜時の放電電圧と成膜速度との関係を記憶する手段と、成膜時の放電電圧の測定値を取り込む手段と、ターゲットを用いた反応性スパッタリングによる成膜中の少なくとも一部の期間に関して、取り込む手段により取り込んだ放電電圧の測定値に基づいて記憶する手段にアクセスし、対応する成膜速度から、成膜された膜厚を計算により求める計算手段と、を備えることを特徴とする。
本発明によると、反応性スパッタリング装置による成膜時に、ターゲットの初期状態に影響されずに成膜を精度よく制御することができる。
本発明の反応性スパッタリングの膜厚制御方法を実施する装置の一例を簡略化して示す斜視図である。 図1に示す装置の一部を上から見た図である。 Tiターゲットを用いた定電力放電による成膜時の、放電電圧の時間変化の一例を示す図である。 水分を多く含む樹脂基板にTiOを成膜した時の、放電電圧の時間変化の一例を示す図である。 放電電圧と成膜速度との関係を取得する方法(第1の工程)を説明するフローチャートである。 成膜速度と放電電圧との関係の一例を示す図である。 図1に示す反応性スパッタリング装置による成膜プロセスを説明するフローチャートである。 樹脂レンズにTiOとSiOとの多層反射防止膜を形成したときの反射防止特性の測定例を示す図であり、(A)は、TiO膜の成膜時に時間補正を行わなかったときの測定例、(B)は、時間補正を行ったときの測定例である。 図7に示す成膜プロセスの変形例を示すフローチャートである。 図9に示す成膜プロセスのさらなる変形例を示すフローチャートである。 図7に示す成膜プロセスの変形例を示すフローチャートである。 図1に示す制御装置の一例を示すブロック構成図である。
図1は、本発明の反応性スパッタリングの膜厚制御方法を実施する装置の一例を簡略化して示す斜視図であり、図2は、この装置を上から見た図である。ここでは、特許文献1に示されるカルーセル型の反応性スパッタリング装置で本発明を実施する場合を例に示す。
この反応性スパッタリング装置(スパッタリングシステム)10は、反応槽(ハウジング)11内にケージ型のドラム14を有し、このドラム14に、成膜対象の基板15が取り付けられる。基板15を加熱する図示しない基板加熱機構を備えても良い。ドラム14は、シャフト16の周囲に回転可能に設置される。反応槽11内にはまた、ドラム14の外周面に沿って、スパッタリング領域(スパッタリングステーション)26,27およびプラズマ領域(反応ステーション)28が配置される。スパッタリング領域26,27にはそれぞれスパッタリング電極が設けられ、プラズマ領域28には、反応性ガスが導入され、スパッタリングプラズマとは別のプラズマを発生させて基板15上の膜と反応させるためのプラズマ源が設けられる。実施例ではコイルアンテナを高周波電源に接続し、誘導結合プラズマを生成するものとするが、マイクロ波プラズマや直流放電プラズマなど他の手段を用いてもよい。プラズマ生成のためのガス導入機構については図示を省略する。
図1にはまた、スパッタリング領域26,27およびプラズマ領域28にそれぞれ放電のための電力を供給する電源31,32,33と、電源31,32の出力電圧値を測定する電圧計34,35と、これらを制御する制御装置36とを示す。
ここで、基板15が樹脂レンズであり、この樹脂レンズに二酸化チタンTiOと二酸化ケイ素SiOとの多層膜による反射防止膜を形成する場合を例に説明する。この場合、スパッタリング領域26,27では、それぞれチタンTi,シリコンSiをターゲットとしてスパッタリングを行い、プラズマ領域28では、酸素プラズマによる酸化を行うことになる。すなわち、ドラム14の回転に伴って、スパッタリング領域26に面する基板15にTiを堆積させ、プラズマ領域28で、堆積したTiを酸化させる。このとき、スパッタリング領域27では何もしない。次に、スパッタリング領域26における処理を停止させ、スパッタリング領域27に面する基板15にSiを堆積させ、プラズマ領域28で、堆積したSiを酸化させる。これを繰り返すことにより、基板15上に、TiOとSiOとの多層膜が形成される。実施例ではプラズマ領域28に反応性ガスとして酸素Oを導入するが、オゾンOや水HO、二酸化炭素COを導入してもよい。
ここで問題となるのは、スパッタリング領域26,27を交互に動作させるため、停止中のステーションでは、ターゲットの表面が、反応性ガスやその他の分子と反応して化合物膜が形成されてしまうことである。例えば基板15にSiO膜を形成する工程においては、プラズマ領域28で導入した酸素や発生した酸素プラズマが、処理停止中のスパッタリング領域26に到達し、Tiターゲットの表面を酸化してしまう。また、基板15の樹脂が水分を吸収しており、その水分が成膜中にガスとして放出され、それがターゲット表面を酸化してしまう。このようなターゲットの表面状態の変化が、成膜時の膜厚制御に影響する。
図3は、Tiターゲットを用いた定電力放電による成膜時の、放電電圧の時間変化の一例を示す図である。この図から、放電開始後の50秒程度は、放電状態が安定しないことがわかる。これは、ターゲットの表面状態が変化(酸化)していることによる。
図4は、水分を多く含む樹脂基板にTiOを成膜した時の、放電電圧の時間変化の一例を示す図である。成膜開始直後はターゲット表面の酸化膜が除去され放電電圧が低下しているが、20秒以降は樹脂基板から放出された水の影響で、ターゲットが酸化され放電電圧が上昇していることが分かる。ターゲット表面が酸化されていると、成膜速度が遅くなる。通常、膜厚の制御は成膜時間を管理することにより行われるため、酸化状態により成膜速度が変化すると、成膜時間の管理だけでは、膜厚を精度よく制御できないことになる。
膜厚を精度よく制御する方法として、成膜時に膜厚を測定することも考えられ、蒸着装置では普通に用いられている。すなわち、蒸着装置の場合は、基板が装着されるドームの中心(回転中心)に膜厚センサを配置して、成膜中に膜厚を測定することができる。これに対して反応性スパッタリング装置では、スパッタリング領域とプラズマ領域との間を移動する必要があり、膜厚センサによる測定には困難を伴う。このため、反応性スパッタリングにおける膜厚制御は、成膜時間の管理で行われている。
ターゲットの表面状態による成膜速度の変化を補償するため、ここでは、以下の方法を実施する。すなわち、反応性スパッタリングに用いるターゲットに関して、定電力放電による成膜時の放電電圧と成膜速度との関係をあらかじめ取得しておく(第1の工程)。そして、そのターゲット(同一のターゲットに限定されず、同じ仕様のターゲットを含む)を用いた反応性スパッタリングによる成膜中の少なくとも一部の期間に関して、放電電圧の測定値に対応する成膜速度から、成膜された膜厚を計算により求める(第2の工程)。
図5は、放電電圧と成膜速度との関係を取得する方法(第1の工程)を説明するフローチャートである。ここでは、スパッタリング領域26に装着されるTiターゲットを例に、反応ガスとしてOを用いるものとして説明する。
この方法は、ターゲットの表面の酸化状態により成膜時の放電電圧および成膜速度が変動し、定電力放電における放電電圧と成膜速度とが相関することを利用する。まず、制御装置36は、スパッタリング領域26において、放電電圧が一定の値となる状態で基板15にTiをスパッタリング堆積させ、プラズマ領域28でTiを酸化させる(ステップS11)。これを、実際の成膜条件より長い時間をかけて行う。得られた膜厚を測定し、その測定値と成膜時間とから、成膜速度が得られる(ステップS12)。これを、異なる放電電圧となる条件で繰り返す(S13)。得られた放電電圧と成膜速度との関係を、制御装置36内に、テーブルとして記録・保存する(S14)。記録・保存されるデータは、実測値ではなく、ノイズの影響を除去するため、多項式で近似することが望ましい。成膜速度と放電電圧との関係の一例を図6に示す。
反応槽11内へ導入される反応性ガスとしてのOは、プラズマ領域28で利用するためのものであるが、実際には、反応槽11内へ拡散し、スパッタリング領域26のTiターゲット表面を酸化させてしまう。O導入量を調整することで、スパッタリング領域26におけるターゲット表面の酸化条件が変化する。このとき、成膜開始時は放電電圧が安定しないが、長時間の成膜を行うことで、放電電圧がO導入量に対応する一定の値となり、成膜開始直後のレート変動の影響を誤差の範囲に収めることができる。また、O導入量を変えることで、放電電圧を別の一定値にすることができる。
また、基板15として樹脂などの水が放出されるものを用いることを想定している場合には、反応槽内に、Oに加え、ベースとしてHOを導入する。HOを導入する理由は、ターゲットの酸化への影響が、酸素と水とでは異なると考えられるからである。製品(特に樹脂)の種類が変われば、水の放出量も大きく変わる。そこで、HOの導入量は、製品種ごとに、その材料を考慮して最適な固定値を選択する。この選択された固定値のHOを導入した状態で、O導入量を変えて放電電圧をコントロールし、データを取得する。例えば、
製品A:HO:10[sccm]、O導入量を変えて電圧を制御しデータ取得
製品B:HO:20[sccm]、同上
製品C:HO:30[sccm]、同上
とする。このようなデータをあらかじめ取得しておくことで、実際の成膜時の膜厚制御精度を向上させることができる。また、水の放出量は基板温度に依存するため、基板加熱機構の設定温度に基づいてHO導入量の固定値を調整してもよい。製品種と反応槽内温度を考慮して最適なHO導入量を選定し、データを取得すればよい。例えば樹脂基板から水を放出させる目的で基板加熱機構により基板を積極的に加熱する場合、第1の工程において基板加熱機構の設定温度に基づいたHOを導入することで、HO雰囲気下での放電電圧と成膜速度の相関データを精度よく取得することできる。
図7は、図1に示す反応性スパッタリング装置10による成膜プロセスを説明するフローチャートであり、制御装置36による制御の流れを示す。この成膜プロセスは、既に成膜速度と放電電圧との関係のテーブルが作成され、それが制御装置36内にテーブルとして保存された後に行われるものである。
制御装置36は、最初にレシピ(処理手順)を取り込み(ステップS21)、そのレシピに従って各層(レシピの膜層数をnとし、各層は第i層(1≦i≦n)で示す。)の最終目標膜厚dと成膜に要する時間tを設定し、成膜プロセスを実行する。まず、i=1とし(ステップS22)、第i(i=1)層の最終目標膜厚dを設定し(ステップS23)、成膜に要する時間tをタイマに設定する(ステップS24)。次に、反応性スパッタリング装置10の各部を制御して、成膜を開始する(ステップS25)。このとき、上記の第2の工程を実施する。
例えばスパッタリング領域26において処理が行われている場合、制御装置36は、電圧計34により計測される電源31の出力電圧値を取り込み(ステップS26)、電圧値が所定値で安定しているかどうか、すなわち放電電圧が安定しているどうか、を確認する(ステップS27)。電圧値が安定していない(ステップS27でNo)場合には、第1の工程で得られたテーブルを参照して、その電圧値に相当する成膜速度から、堆積したと推定される膜厚を計算する(ステップS28)。さらに、計算された膜厚から、累積膜厚dを計算する(ステップS29)。その累積膜厚dがそのタイマ値における目標値d(t)に達していない場合(ステップS30でNo)には、不足する膜厚に応じて、成膜を継続しながら、求めた膜厚と安定するまでの期間に予定していた膜厚との差を補うようにタイマを補正し(ステップS31)、成膜時間を延長する。具体的には、累積膜厚dとそのタイマ値における膜厚の目標値d(t)とを比較し、不足膜厚成膜分のタイマ時間を延長する。累積膜厚dがそのタイマ値における目標値に対するまで、タイマ計時を一時的に停止してもよい。
ステップS29で計算された累積膜厚dが、そのタイマ値における膜厚の目標値d(t)に達している場合(ステップS30でYes)には、その累積膜厚dがステップS23で設定した第i層の最終目標膜厚値diに達しているか否かを判断する(ステップS32)。累積膜厚dがdiに達している場合(ステップS32でYes)、第i層の成膜を終了し(ステップS33)、ステップS35に進む。累積膜厚dがdiに達していない場合(ステップS32でNo)は、ステップS26に戻り、そのまま成膜処理を継続する。
ステップS26において電圧値が所定値で安定している場合、すなわち放電電圧が安定している場合には、タイマ計時終了まで成膜を継続する(ステップS34)。ステップS23からステップS34の処理を、ステップS21で取り込んだレシピで指定された全ての層の成膜が終了するまで、すなわちiをインクリメントしながらi=nの処理が終了するまで、繰り返す(ステップS35,S36)。
以上のフローでは、累積膜厚dが目標値d(t)より小さい場合のみタイマ時間を補正するものとしたが、累積膜厚dが目標値d(t)より大きい場合に、超過膜厚を調整するようにタイマ時間を短縮するフローとすることもできる。すなわち、ステップS30でYesで、ステップS32がNoのとき、d-d(t)に相当する時間、タイマを補正するフローとしてもよい。
図7のフローチャートでは、積層するすべての層に対して、第2の工程、すなわちステップS26からステップS31の処理を実行するものとした。しかし、それほど酸化による成膜レートの変化がないターゲットを用いる場合には、放電電圧と成膜速度との関係をあらかじめ取得しておく(第1の工程)必要も、それに基づいて成膜された膜厚を計算により求める(第2の工程)必要もない。その場合には、ステップS25から直接ステップS34を実行することができる。また、図7のフローチャートでは、ステップS27にて放電電圧が安定した場合に時間制御による成膜に移行するが(ステップS34)、ステップS34を省略し、ステップS23で設定した最終目標膜厚値dに達するまで放電電圧の測定と累積膜厚dの計算を繰り返してもよい(ステップS26からステップS33の繰り返し処理)。
図8は、樹脂レンズにTiOとSiOとの多層反射防止膜を形成したときの反射防止特性の測定例を示す。(A)は、TiO膜の成膜時に時間補正を行わなかったときの測定例であり、(B)は、時間補正を行ったときの測定例である。いずれも、10バッチ連続して処理したときの結果である。グラフの横軸は波長、縦軸は反射率[%]である。図8(A)においてはターゲットの酸化、基板温度上昇による基板その他からのガス放出、仕込室(図1,2では省略)からのガス持込などの要因により、分光特性の再現性が悪い。一方、成膜時の時間補正を行った場合は、図8(B)に示されるように、連続バッチでも、再現性よく、所望の光学特性が得ることができていることが分かる。Tiターゲットを用いたTiOの成膜は、Siターゲットを用いたSiOの成膜に比較するとターゲット表面酸化による成膜レート変動の幅が著しく大きいため、本発明はTiOの成膜時に実施することで、特に大きな効果を得ることができる。
図9は、図7に示す成膜プロセスの変形例を示すフローチャートである。この変形例では、成膜開始(ステップS25)に先立って、酸素導入量を成膜に要する所定量より少なく設定する(ステップS41)。そして、電源出力電圧値が所定値になったとき、酸素導入量を所定量に設定する(ステップS42)。ここでは、説明を簡単にするため、酸素導入量を所定値に設定する時点を、放電電圧が安定したときとしている。現実には、放電電圧が安定した状態では既に十分な酸素量が必要になるので、その少し前の段階で、酸素導入量を所定量にすることが望ましい。例えば、電圧値取り込みのループとは独立にあらかじめ設定した一定時間経過後に、酸素導入量を所定量にすることが望ましい。成膜初期に酸素導入量を減らすことで、放電電圧が安定するまでは必要以上の酸素ガスが反応槽内に導入されることがなく、放電電圧を速やかに安定させることができる。また、放電電圧が安定しない状態で得られる膜と放電電圧が安定した状態で得られる膜とで違いがある可能性があるが、放電電圧を速やかに安定させることで、得られる膜の均一性を高めることができる。
図10は、図9に示す成膜プロセスのさらなる変形例を示すフローチャートである。この変形例では、電源出力電圧値が所定値になるまで(ステップS27でNoのとき)、すなわち成膜の開始初期における放電電圧が安定していないとき、酸素導入量を電源出力電圧値によりフィードバック制御する(ステップS51)。基板15の樹脂から放出される水分は、反応槽内の条件で変動し、成膜開始後の熱により時間と共に徐々に増加する。フィードバック制御することにより、この影響も除去することができる。
図9に示す成膜プロセスにおいて、成膜する層によって、それほど酸化による成膜レートの変化がないターゲットを用いる場合には、ステップS41,S42は必ずしも必要ではない。また、図10に示す成膜プロセスにおいても同様に、ステップS42およびステップS51は、成膜する層によっては、必ずしも必要ではない。
図11は、図7に示す成膜プロセスの変形例を示すフローチャートである。この変形例は、タイマの補正を、電源出力電圧の取り込み毎に行うのではなく、電圧値が所定値で安定してから行うことが、図7に示す成膜プロセスと異なる。すなわち、放電電圧が安定するまで(ステップS65、図7のステップS27に相当、でYesとなるまで)、電源31の出力電圧値の取り込み(ステップS61、図7のステップS26に相当)、第1の工程で得られたテーブルに基づく堆積膜厚の計算(ステップS62、図7のステップS28に相当)、および累積膜厚dの計算(ステップS63、図7のステップS29に相当)を繰り返す。この繰り返しにおいて、累積膜厚dが最終目標膜厚dに達したとき(ステップS64、図7のステップS32に相当、でYes)には、第i層の成膜を終了する(ステップS68、図7のステップS33に相当)。放電電圧が安定した時点(ステップS65でYes)で、累積膜厚dとそのタイマ値における膜厚の目標値とを比較し、不足膜厚を補うようにタイマを補正し(ステップS66、図7のステップS31に相当)、時間を延長して、タイマ計時終了まで成膜を継続する(ステップS67)する。ステップS66において、累積膜厚dがそのタイマ値における膜厚の目標値より大きい場合は、超過膜厚を調整するようにタイマ時間を短縮する。以上の処理を、全ての層の成膜が終了するまで繰り返す(ステップS35,S36)。
図12は、図1に示す制御装置36の一例を示すブロック構成図であり、コンピュータシステムを用いて構成した例を示す。
すなわち、制御装置36は、演算処理部41と、この演算処理部41に接続される読出専用メモリ(ROM)42、ランダムアクセスメモリ(RAM)43、データ蓄積部44、入力インタフェース45および出力インタフェース46とを備える。ここでは各部が演算処理部41と直接接続されるような記載としたが、一般にはこれらはバス接続される。読出専用メモリ42は、この演算処理装置36を動作させるプログラムや、そのプログラムを実行するための固定的なパラメータ等のデータを記憶する。ランダムアクセスメモリ43は、処理中のデータ等の一時的なデータを記憶する。データ蓄積部44は、成膜プロセスのレシピや、プロセスデータ、放電電圧と成膜速度との関係を示すデータ等が蓄えられる。入力インタフェース45には、電圧計34,35の出力値や、各種センサの出力が入力される。演算処理部41は、読出専用メモリ42、ランダムアクセスメモリ43およびデータ蓄積部44の記録内容に基づき、入力インタフェース45からの入力に応じて、真空系機器、電源、ガス導入機器など、反応性スパッタリング装置10の各部に制御信号を出力する。
この制御装置36は、反応性スパッタリング装置10の動作を制御するものであるが、その一部として、反応性スパッタリング装置10により成膜される膜の膜厚を制御する膜厚制御装置を実現する。すなわち、データ蓄積部44は、反応性スパッタリング装置10で用いられるターゲットに関して、あらかじめ取得された定電力放電による成膜時の放電電圧と成膜速度との関係を記憶する手段として動作し、入力インタフェース45は、成膜時の放電電圧の測定値を取り込む手段として動作し、演算処理部41は、ターゲットを用いた反応性スパッタリングによる成膜中の少なくとも一部の期間に関して、入力インタフェース45により取り込んだ放電電圧の測定値に基づいてデータ蓄積部44にアクセスし、対応する成膜速度から、成膜された膜厚を計算により求める計算手段として動作する。
以上の説明では、ターゲットとしてTiを用いる場合を例に説明したが、他の材料をターゲットとして用いる場合にも、同様に本発明を実施できる。また、ターゲットとしてSiを用いる場合、成膜開始時の放電電圧の変動は少ないが、膜厚のさらなる精度が求められる場合、あるいは成膜時間が短く成膜開始時の放電電圧の変動による影響が無視できなくなる場合等には、本発明を同様に実施することができる。さらに、酸化物以外の膜を成膜する場合、すなわちプラズマ領域28に酸素ガス以外のガスを導入して処理させる場合にも、同様に本発明を実施できる。例えばターゲットにTi、反応性ガスとして窒素ガスを用いてTiN膜を形成する場合であっても、放電電圧を監視することで、ターゲット表面に形成された窒化物による成膜速度の変動を検出し、膜厚を精度良く制御することができる。ターゲット表面の窒化物は、酸化物よりもスパッタ率が小さくなるため、窒化物の影響による成膜速度の変動が大きく、本発明による制御の効果が大きい。TiN膜に限らず、SiNx膜、TiOxNy膜、TaOx膜、TiSiOxNy膜、AlOx膜、ZrOx膜等ターゲット材と反応性ガスの組み合わせは適宜選択すればよい。本発明は化合物薄膜を形成するいずれの反応性スパッタリング装置においても有効である。
10 反応性スパッタリング装置
11 反応槽
14 ドラム
15 基板
16 シャフト
26,27 スパッタリング領域
28 プラズマ領域
31,32,33 電源
34,35 電圧計
36 制御装置
41 演算処理部
42 読出専用メモリ
43 ランダムアクセスメモリ
44 データ蓄積部
45 入力インタフェース
46 出力インタフェース

Claims (10)

  1. 反応性スパッタリングに用いるターゲットに関して、定電力放電による成膜時の放電電圧と成膜速度との関係をあらかじめ取得しておく第1の工程と、
    前記ターゲットを用いた反応性スパッタリングによる成膜中の少なくとも一部の期間に関して、放電電圧の測定値に対応する成膜速度から、成膜された膜厚を計算により求める第2の工程と
    を含み
    前記第1の工程では、
    前記ターゲットの表面の状態により成膜時の放電電圧および成膜速度が変動し、定電力放電における放電電圧と成膜速度とが相関することを利用し、
    反応性スパッタリングを行う反応槽内への反応性ガス導入量を変えて、放電電圧が一定の値となる状態で実際の成膜条件より長い時間をかけて成膜して膜厚を測定し、この測定を放電電圧の値を変えて繰り返す
    ことを特徴とする反応性スパッタリングの膜厚制御方法。
  2. 請求項に記載の膜厚制御方法において、
    前記第1の工程では、反応性ガスに加えて、成膜対象となる材料に応じた量の水HOを導入する
    ことを特徴とする膜厚制御方法。
  3. 請求項1またはに記載の膜厚制御方法において、
    前記第2の工程では、反応性スパッタリングの放電開始から放電電圧が安定するまでの期間に、成膜された膜厚を計算により求め、
    成膜を継続しながら、前記第2の工程で求めた膜厚と前記安定するまでの期間に予定していた膜厚との差を補うように、成膜時間を延長または短縮する
    ことを特徴とする膜厚制御方法。
  4. 請求項1または3に記載の膜厚制御方法において、
    前記第2の工程で求めた、成膜中の少なくとも一部の期間に成膜された膜厚と、前期成膜中の少なくとも一部の期間に予定していた膜厚との差を補うように、成膜時間を延長または短縮する
    ことを特徴とする膜厚制御方法。
  5. 請求項1から4のいずれか1項に記載の膜厚制御方法において、
    成膜の開始初期における放電電圧が安定するまでの間、反応性ガス導入量を、放電電圧が安定した後に導入すべき量より減らす
    ことを特徴すとる膜厚制御方法。
  6. 請求項1から5のいずれか1項に記載の膜厚制御方法において、
    成膜時の放電電圧があらかじめ指定された値となるまで、反応性ガス導入量をフィードバック制御する
    ことを特徴とする膜厚制御方法。
  7. 請求項1から6のいずれか1項に記載の膜厚制御方法において、
    前記第1の工程を、成膜対象の基板が回転ドラムに装着されてスパッタリング領域とプラズマ領域とを順次通過する構造の反応性スパッタリング装置の、前記スパッタリング領域で用いられるターゲットに対して実行し、そのターゲットを用いた成膜時に、前記第2の工程を実行する
    ことを特徴とする膜厚制御方法。
  8. 請求項7に記載の膜厚制御方法において、
    前記反応性スパッタリング装置には異なる材料を積層成膜する複数のスパッタリング領域を有し、この複数のスパッタリング領域で各々用いられる異なる材料のターゲットのうち少なくとも1つのターゲットに対して、前記第1の工程を実行し、前記第1の工程を実行したターゲットを用いた成膜時に、前記第2の工程を実行する
    ことを特徴とする膜厚制御方法。
  9. 請求項1から8のいずれか1項に記載の膜厚制御方法において、
    成膜対象の基板が樹脂製である
    ことを特徴とする膜厚制御方法。
  10. 反応性スパッタリング装置の動作を制御する制御装置に設けられ、前記反応性スパッタリング装置により成膜される膜の膜厚を制御する膜厚制御装置において、
    前記反応性スパッタリング装置で用いられるターゲットに関して、あらかじめ取得された定電力放電による成膜時の放電電圧と成膜速度との関係を記憶する手段と、
    成膜時の放電電圧の測定値を取り込む手段と、
    前記ターゲットを用いた反応性スパッタリングによる成膜中の少なくとも一部の期間に関して、前記取り込む手段により取り込んだ放電電圧の測定値に基づいて前記記憶する手段にアクセスし、対応する成膜速度から、成膜された膜厚を計算により求める計算手段と、
    を備え
    前記計算手段は、
    前記ターゲットの表面の状態により成膜時の放電電圧および成膜速度が変動し、定電力放電における放電電圧と成膜速度とが相関することを利用し、
    反応性スパッタリングを行う反応槽内への反応性ガス導入量を変えて、放電電圧が一定の値となる状態で実際の成膜条件より長い時間をかけて成膜して膜厚を測定し、この測定を放電電圧の値を変えて繰り返す
    ことを特徴とする反応性スパッタリングの膜厚制御装置。
JP2017143255A 2017-07-25 2017-07-25 反応性スパッタリングの膜厚制御方法および装置 Active JP7038394B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017143255A JP7038394B2 (ja) 2017-07-25 2017-07-25 反応性スパッタリングの膜厚制御方法および装置
TW107125367A TWI758514B (zh) 2017-07-25 2018-07-23 反應濺射的膜厚控制方法及裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017143255A JP7038394B2 (ja) 2017-07-25 2017-07-25 反応性スパッタリングの膜厚制御方法および装置

Publications (2)

Publication Number Publication Date
JP2019023335A JP2019023335A (ja) 2019-02-14
JP7038394B2 true JP7038394B2 (ja) 2022-03-18

Family

ID=65368872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017143255A Active JP7038394B2 (ja) 2017-07-25 2017-07-25 反応性スパッタリングの膜厚制御方法および装置

Country Status (2)

Country Link
JP (1) JP7038394B2 (ja)
TW (1) TWI758514B (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007224322A (ja) 2006-02-21 2007-09-06 Sony Corp 反応性スパッタリング装置及び成膜方法
JP2008223141A (ja) 2007-03-13 2008-09-25 Jds Uniphase Corp 層を堆積させるための方法および制御システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0409451A1 (en) * 1989-07-18 1991-01-23 Optical Coating Laboratory, Inc. Process for depositing optical thin films on both planar and non-planar substrates
JPH1030178A (ja) * 1996-07-19 1998-02-03 Matsushita Electric Ind Co Ltd スパッタリング方法及び装置
JP2018076558A (ja) * 2016-11-09 2018-05-17 キヤノン株式会社 スパッタリング装置及び膜の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007224322A (ja) 2006-02-21 2007-09-06 Sony Corp 反応性スパッタリング装置及び成膜方法
JP2008223141A (ja) 2007-03-13 2008-09-25 Jds Uniphase Corp 層を堆積させるための方法および制御システム

Also Published As

Publication number Publication date
TW201908502A (zh) 2019-03-01
TWI758514B (zh) 2022-03-21
JP2019023335A (ja) 2019-02-14

Similar Documents

Publication Publication Date Title
KR102593566B1 (ko) Rf 밸런싱을 사용하는 멀티스테이션 플라즈마 반응기
US6217720B1 (en) Multi-layer reactive sputtering method with reduced stabilization time
US5911856A (en) Method for forming thin film
JP5274213B2 (ja) 基板処理装置および半導体装置の製造方法、温度制御方法
TWI581301B (zh) 電漿處理裝置、電漿處理方法及記憶媒體
JP4728143B2 (ja) 薄膜形成装置
JP2016072625A (ja) プラズマ援用原子層堆積におけるrf補償のための方法及び装置
JP7326344B2 (ja) 空間分解ウエハ温度制御のための仮想センサ
JP2007123643A (ja) 成膜装置、成膜方法、成膜装置のモニタリングプログラムおよびその記録媒体
US10971384B2 (en) Auto-calibrated process independent feedforward control for processing substrates
US7232506B2 (en) System and method for feedforward control in thin film coating processes
JP6672204B2 (ja) 反応性スパッタリングの成膜装置、および成膜方法
TWI537414B (zh) A nitride film manufacturing apparatus, a manufacturing method thereof, and a manufacturing method thereof
JP7038394B2 (ja) 反応性スパッタリングの膜厚制御方法および装置
JP6504770B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP2002212720A (ja) スパッタリング方法およびスパッタリング装置
JP2004072030A (ja) 半導体製造装置
JP2020122194A (ja) 気相成長装置の温度制御方法
JP2003257873A (ja) 半導体製造方法および半導体製造装置
US7075094B2 (en) System, method, and apparatus for ion beam etching process stability using a reference for time scaling subsequent steps
TWI485277B (zh) 多靶反應性濺鍍製程穩定控制方法
JP2018083972A (ja) スパッタリング装置及び膜の製造方法
JP6777098B2 (ja) 成膜装置および成膜方法
Emami-Naeini et al. Model-based control for semiconductor and advanced materials processing: An overview
WO2005008755A1 (ja) 温度制御方法、基板処理装置及び半導体製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220301

R150 Certificate of patent or registration of utility model

Ref document number: 7038394

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150