JP7037801B2 - 電界効果トランジスタ及びその製造方法 - Google Patents

電界効果トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP7037801B2
JP7037801B2 JP2017209449A JP2017209449A JP7037801B2 JP 7037801 B2 JP7037801 B2 JP 7037801B2 JP 2017209449 A JP2017209449 A JP 2017209449A JP 2017209449 A JP2017209449 A JP 2017209449A JP 7037801 B2 JP7037801 B2 JP 7037801B2
Authority
JP
Japan
Prior art keywords
polar
layer
effect transistor
field effect
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017209449A
Other languages
English (en)
Other versions
JP2019083255A (ja
Inventor
成仁 岡田
一行 只友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NATIONAL UNIVERSITY CORPORATION YAMAGUCHI UNIVERSITY
Original Assignee
NATIONAL UNIVERSITY CORPORATION YAMAGUCHI UNIVERSITY
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NATIONAL UNIVERSITY CORPORATION YAMAGUCHI UNIVERSITY filed Critical NATIONAL UNIVERSITY CORPORATION YAMAGUCHI UNIVERSITY
Priority to JP2017209449A priority Critical patent/JP7037801B2/ja
Publication of JP2019083255A publication Critical patent/JP2019083255A/ja
Application granted granted Critical
Publication of JP7037801B2 publication Critical patent/JP7037801B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、電界効果トランジスタ及びその製造方法に関する。
高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)は、半導体ヘテロ接合に誘起された二次元電子ガスをチャネルとした電界効果トランジスタである。かかる電界効果トランジスタとして、例えば、特許文献1には、AlInGaNのバリア層とn型GaNのチャネル層とのヘテロ接合構造を有するものが開示されている。
米国特許第7728355号明細書
本発明の課題は、高濃度の二次元電子ガスの層を有する電界効果トランジスタを提供することである。
本発明は、N極性半導体層とN極性GaN層とのヘテロ接合構造を含み、前記N極性GaN層に二次元電子ガスの層を有する電界効果トランジスタであって、前記N極性半導体層を構成するN極性半導体がN極性AlNであり、且つ前記N極性半導体層の表面が、-c面からa軸又はm軸を中心として2°傾斜した面である。
N極性半導体層上にN極性GaNの結晶をエピタキシャル成長させてN極性GaN層を形成するステップを含む電界効果トランジスタの製造方法であって、前記N極性半導体層を構成するN極性半導体がN極性AlNであり、且つ前記N極性GaNが結晶成長する前記N極性半導体層の表面が、-c面からa軸又はm軸を中心として2°傾斜した面である。
本発明によれば、N極性半導体層とN極性GaN層とのヘテロ接合構造を有することにより、それらの接合面において大きなバンドオフセットが生じ、その結果、チャネル層を構成するN極性GaN層に高濃度の二次元電子ガスの層を形成させることができる。
実施形態1に係る電界効果トランジスタの断面図である。 N極性半導体基板の変形例の断面図である。 実施形態1に係る電界効果トランジスタの製造方法の基板準備ステップを示す図である。 実施形態1に係る電界効果トランジスタの製造方法の半導体層形成ステップを示す図である。 実施形態1に係る電界効果トランジスタの製造方法の電極形成ステップを示す図である。 実施形態2に係る電界効果トランジスタの断面図である。
以下、実施形態について詳細に説明する。
(実施形態1)
図1は、実施形態に係る電界効果トランジスタ10を示す。この実施形態に係る電界効果トランジスタ10は、いわゆる高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)である。
実施形態1に係る電界効果トランジスタ10は、N極性半導体基板11と、そのN極性半導体基板11上に設けられたN極性GaN層12と、そのN極性GaN層12上に設けられたゲート電極13、ソース電極14、及びドレイン電極15とを備える。
ここで、本出願における「N極性」とは、各層の厚さ方向に直交する結晶成長する側の面が、N極性面(GaNでは-c面)、又は、N極性面から傾斜し且つN極性面を主体として含む半極性面であることをいう。
N極性半導体基板11は、構成元素として窒素を含有するN極性半導体で形成されており、これがN極性半導体層を構成する。N極性半導体基板11を形成するN極性半導体としては、例えば、N極性AlN、N極性AlGaN等が挙げられる。耐圧性が高いことからバッファリークの低減を図れるとともに、高温動作適用性が高く、且つ優れた放熱性を有する観点から、これらのうちのN極性AlNが好ましい。N極性半導体基板11の表面は、N極性面、又は、N極性面から傾斜し且つN極性面を主体として含む半極性面である。
結晶成長の起点となるN極性半導体基板11の表面は、その上に高濃度の二次元電子ガスの層を有するN極性GaN層12を形成する観点から、-c面であるN極性面であることが最も好ましい。それに加えて、結晶品質のよいN極性GaN層12を形成する観点からは、N極性半導体基板11の表面は、-c面であるN極性面から微傾斜している面であることが好ましい。その傾斜角度は、a軸又はm軸を中心として、0°より大きい範囲内で微傾斜していることが良く、最も好ましくは2°である。これらのことから、N極性半導体基板11は、N極性AlN基板であることが好ましく、表面が-c面であるN極性面又はそこから微傾斜したN極性AlN基板であることがより好ましい。
なお、N極性半導体基板11は、図2に示すように、単一材基板11aと、その単一材基板11aを被覆するように設けられたN極性半導体層を構成するN極性半導体膜11bとを有するテンプレートであってもよい。単一材基板11aとしては、例えば、サファイア基板、Si基板、SiC基板、GaAs基板等が挙げられる。N極性半導体膜11bとしては、例えば、構成元素として窒素を含有するN極性半導体で形成されたN極性AlN膜やN極性AlGaN膜等が挙げられる。耐圧性が高いことからバッファリークの低減を図れるとともに、高温動作適用性が高く、且つ優れた放熱性を有する観点から、これらのうちのN極性AlN膜が好ましい。N極性半導体膜11bは、最も好ましくは-c面N極性AlN膜である。N極性半導体膜11bは、アンドープであってもよく、また、ドーパントがドープされていてもよい。
N極性GaN層12は、N極性半導体基板11の表面からGaNの結晶がエピタキシャル成長して形成されている。N極性半導体層12を形成するN極性半導体としては、例えば、N極性GaN、N極性AlGaN、N極性AlGaInN等が挙げられる。これらのうち最も好ましいのはN極性GaNである。N極性GaN層12は、極力不純物の低いアンドープであることが望ましいが、ドーパントがドープされていてもよい。N極性GaN層12の表面も、N極性面、又は、N極性面から傾斜し且つN極性面を主体として含む半極性面であるが、高濃度の二次元電子ガスの層を有するとともに結晶品質のよいN極性GaN層12を得る観点から、-c面であるN極性面から微傾斜していることが好ましい。その傾斜角度は、a軸又はm軸を中心として、0°より大きい範囲内で微傾斜していることが良く、最も好ましくは0.8°である。なお、N極性半導体基板11の表面がN極性AlNであり、その表面のN極性面に対するa軸を中心とする傾斜角度が2°のとき、その上にGaNが結晶成長して形成されるN極性GaN層12の表面のN極性面に対するa軸を中心とする傾斜角度が0.8°となる。N極性GaN層12の厚さは、例えば1nm以上50nm以下であることが好ましいが、それ以上であってもよい。
実施形態1に係る電界効果トランジスタ10は、これらのN極性半導体基板11とN極性GaN層12とのヘテロ接合構造を含み、N極性GaN層12におけるN極性半導体基板11との接合面近傍に、このヘテロ接合構造に誘起された二次元電子ガス(2DEG)の層が形成される。したがって、N極性GaN層12がチャネル層を構成する。実施形態1に係る電界効果トランジスタ10によれば、このようにN極性半導体基板11とN極性GaN層12とのヘテロ接合構造を有することにより、それらの接合面において大きなバンドオフセットが生じ、その結果、チャネル層を構成するN極性GaN層12に高濃度の二次元電子ガス(2DEG)の層を形成させることができる。そして、これにより、二次元電子ガス(2DEG)の層において、大電流及び高電子移動度を得ることができる。N極性半導体基板11とN極性GaN層12とのヘテロ接合構造の接合面におけるバンドオフセットは、0.5eVよりも大きいことが好ましい。N極性GaN層12における二次元電子ガス(2DEG)の濃度は1.0×1013/cmよりも高いことが好ましい。N極性GaN層12における電子移動度は2000cm/Vsよりも大きいことが好ましい。
ゲート電極13は、N極性GaN層12の表面上に設けられている。ゲート電極13は、例えば、Ni膜及びAu膜の積層膜で構成されている。N極性GaN層12には、一対の凹部12aが、ゲート電極13を挟むように配置されるとともに、それぞれが二次元電子ガス(2DEG)の層まで達するように形成されている。ソース電極14及びドレイン電極15は、N極性GaN層12に形成されたそれらの一対の凹部12aをそれぞれ埋めてN極性GaN層12の表面から突出するように設けられている。ソース電極14及びドレイン電極15は、N極性GaN層12の二次元電子ガス(2DEG)の層に接触するが、二次元電子ガス(2DEG)が高濃度であり且つN極性GaN層12に接触していることにより、それらの間における非常に低い接触抵抗を得ることができる。ソース電極14及びドレイン電極15は、例えばTi膜及びAl膜の積層膜で構成されている。
以上の構成の実施形態1に係る電界効果トランジスタ10は、大電流及び高電子移動度を得ることができるので、電子デバイスの小型化及び大出力化が可能であり、そのため適用の幅は広範であり、例えば、スイッチングデバイスとして使用されるパワーデバイス、無線基地局などで使用される高周波デバイス等に好適に適用することができる。ここで、ヘテロ接合構造がN極性AlNとN極性GaNとで構成される二元混晶の場合には、合金散乱の影響を小さく抑えることができるので、非常に高い電子移動度を得ることができる。また、N極性AlNにより、耐圧性が高いことによるバッファリークの低減、高い高温動作適用性、及び優れた放熱性を得ることができる。さらに、N極性AlNとN極性GaNとで構成されるヘテロ接合構造に発生するのは圧縮歪みであるので、そのヘテロ接合構造を起点としたクラックの発生を抑制することができる。加えて、ソース電極14及びドレイン電極15と二次元電子ガス(2DEG)との低接触抵抗を得ることができる。これらの特性は、いずれもパワーデバイスに要求されるものであることから、この場合、パワーデバイスに特に好適に適用することができる。
次に、実施形態1に係る電界効果トランジスタ10の製造方法について説明する。実施形態1に係る電界効果トランジスタ10の製造方法は、基板準備ステップ、半導体層形成ステップ、及び電極形成ステップ含む。
<基板準備ステップ>
基板準備ステップでは、図3Aに示すように、N極性半導体で形成されたN極性半導体基板11を準備する。
<半導体層形成ステップ>
半導体層形成ステップでは、まず、N極性半導体基板11の表面に高温のガスを接触させてアニール処理を行うことが好ましい。ガスとしては、例えばH、N、NH等が挙げられる。アニール処理温度は、次のN極性GaN層12の形成時における結晶成長温度と同一乃至その付近であることが好ましく、例えば1000℃以上1500℃以下である。アニール処理圧力は、例えば10kPa以上150kPa以下である。アニール処理時間は、例えば5秒以上600秒以下である。
その後、結晶成長条件を調整して、図3Bに示すように、N極性半導体基板11上にN極性GaNの結晶をエピタキシャル成長させてN極性GaN層12を形成する。
N極性GaN層12の形成方法としては、例えば、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)、プラズマ気相成長法(PECVD)、分子線結晶成長法(MBE)、熱気相成長法などの化学的気相法(CVD);スパッタリグ法、蒸着法などの物理的気相法(PVD)等が挙げられる。膜厚制御性が高く、不純物濃度の低いN極性GaN層12を形成することができるという観点から、これらのうちの有機金属気相成長法(MOVPE)が好ましい。
例えば、N極性GaN層12を有機金属気相成長法(MOVPE)で形成する場合、N極性半導体基板11の表面にGa源ガス及びN源ガスを接触させる。Ga源としては、例えばTMG、TEG等が挙げられる。N源としては、例えばNH等が挙げられる。Ga源ガス及びN源ガスは、HやN等のキャリアガスと混合してN極性半導体基板11の表面に接触させることが好ましい。
このとき、N極性GaN層12の形成時におけるGa源ガス流量に対するN源ガス流量の比(V/III)は、例えば100以上50000以下である。N極性GaN層12の形成時における結晶成長温度は、例えば900℃以上1300℃以下である。N極性GaN層12の形成時における結晶成長圧力は、例えば10kPa以上150kPa以下である。N極性GaN層12の形成時における結晶成長時間は、例えば10秒以上900秒以下である。
<電極形成ステップ>
電極形成ステップでは、フォトリソグラフィ法を用い、図3Cに示すように、エッチングによりN極性GaN層12に凹部12aを形成した後、ゲート電極13、ソース電極14、及びドレイン電極15を成膜して形成する。
(実施形態2)
図4は、実施形態2に係る電界効果トランジスタ10を示す。なお、実施形態1と同一名称の部分は、実施形態1と同一符号で示す。
実施形態2に係る電界効果トランジスタ10は、N極性半導体基板11と、そのN極性半導体基板11上に設けられたN極性半導体層16と、そのN極性半導体層16上に設けられたN極性GaN層12と、N極性GaN層12上に設けられたゲート電極13、ソース電極14、及びドレイン電極15とを備える。
つまり、実施形態2に係る電界効果トランジスタ10では、N極性半導体層16が、N極性半導体基板11の表面から、構成元素として窒素を含有するN極性半導体の結晶がエピタキシャル成長して形成されているとともに、N極性GaN層12が、N極性半導体層16の表面からGaNの結晶がエピタキシャル成長して形成されており、N極性半導体基板11とN極性GaN層12との間に、N極性半導体層16が介設されている。
N極性半導体層16を形成するN極性半導体としては、例えば、N極性AlN、N極性AlGaN等が挙げられる。耐圧性が高いことからバッファリークの低減を図れるとともに、高温動作適用性が高く、且つ優れた放熱性を有する観点から、これらのうちのN極性AlNが好ましい。N極性半導体層16は、アンドープであってもよく、また、ドーパントがドープされていてもよい。N極性半導体層16の表面は、N極性面、又は、N極性面から傾斜し且つN極性面を主体として含む半極性面であるが、この上に高濃度の二次元電子ガス(2DEG)の層を有するとともに結晶品質のよいN極性GaN層12を形成する観点から、N極性面から傾斜した半極性面であることが好ましい。その傾斜角度は、a軸又はm軸を中心として、0°より大きい範囲内で微傾斜していることが良く、最も好ましくは2°である。N極性半導体層16の厚さは、例えば2μm以下である。
実施形態2に係る電界効果トランジスタ10の製造方法では、半導体形成ステップにおいて、まず、N極性半導体基板11の表面に高温のガスを接触させてアニール処理を行うことが好ましい。ガスとしては、例えばH、N、NH等が挙げられる。アニール処理温度は、次のN極性半導体層16の形成時における結晶成長温度と同一乃至その付近であることが好ましく、例えば1000℃以上1500℃以下である。アニール処理圧力は、例えば10kPa以上150kPa以下である。アニール処理時間は、例えば5秒以上600秒以下である。
その後、結晶成長条件を調整して、N極性半導体基板11上にN極性半導体の結晶をエピタキシャル成長させてN極性半導体層16を形成する。
N極性半導体層16の形成方法としては、例えば、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)、プラズマ気相成長法(PECVD)、分子線結晶成長法(MBE)、熱気相成長法などの化学的気相法(CVD);スパッタリグ法、蒸着法などの物理的気相法(PVD)等が挙げられる。高い組成均一性、膜厚制御性、及び不純物濃度の低いAlGaIn1-x-yN(0<x+y<1)のN極性半導体層16を形成することができるという観点から、これらのうちの有機金属気相成長法(MOVPE)が好ましい。
例えば、N極性半導体層16を有機金属気相成長法(MOVPE)やハイドライド気相成長法(HVPE)で形成する場合、N極性半導体層16がAlN層のとき、N極性半導体基板11の表面にAl源ガス及びN源ガスを接触させる。Al源としては、有機金属気相成長法(MOVPE)では、例えばTMA、TEA等、ハイドライド気相成長法(HVPE)では、例えばAl原料及びHClの混合材料等がそれぞれ挙げられる。N源としては、例えばNH等が挙げられる。Al源ガス及びN源ガスは、HやN等のキャリアガスと混合してN極性半導体基板11の表面に接触させることが好ましい。
このとき、N極性半導体層16の形成時におけるAl源ガス流量に対するN源ガス流量の比(V/III)は、例えば5以上30000以下である。N極性半導体層16の形成時における結晶成長温度は、例えば1200℃以上1600℃以下である。N極性半導体層16の形成時における結晶成長圧力は、例えば10kPa以上30kPa以下である。N極性半導体層16の形成時における結晶成長時間は、例えば0.5時間以上1.5時間以下である。
続いて、結晶成長条件を調整して、N極性半導体層16上にN極性GaNの結晶をエピタキシャル成長させてN極性GaN層12を形成する。
N極性GaN層12の形成方法としては、例えば、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)、プラズマ気相成長法(PECVD)、分子線結晶成長法(MBE)、熱気相成長法などの化学的気相法(CVD);スパッタリグ法、蒸着法などの物理的気相法(PVD)等が挙げられる。速い結晶成長速度で厚いN極性GaN層12を形成することができるという観点から、これらのうちの有機金属気相成長法(MOVPE)が好ましい。
例えば、N極性GaN層12を有機金属気相成長法(MOVPE)で形成する場合、N極性半導体層16の表面にGa源ガス及びN源ガスを接触させる。Ga源としては、例えば、TMG、TEG等が挙げられる。N源としては、例えばNH等が挙げられる。Ga源ガス及びN源ガスは、HやN等のキャリアガスと混合してN極性半導体層16の表面に接触させることが好ましい。
このとき、N極性GaN層12の形成時におけるGa源ガス流量に対するN源ガス流量の比(V/III)は、例えば100以上50000以下である。N極性GaN層12の形成時における結晶成長温度は、例えば900℃以上1300℃以下である。N極性GaN層12の形成時における結晶成長圧力は、例えば10kPa以上150kPa以下である。N極性GaN層12の形成時における結晶成長時間は、例えば10秒以上900秒以下である。
その他の構成及び作用効果は、実施形態1と同一である。
本発明は、電界効果トランジスタ及びその製造方法の技術分野について有用である。
10 電界効果トランジスタ
11 N極性半導体基板(N極性半導体層)
11a 単一材基板
11b N極性半導体膜(N極性半導体層)
12 N極性GaN層
12a 凹部
13 ゲート電極
14 ソース電極
15 ドレイン電極
16 N極性半導体層

Claims (4)

  1. N極性半導体層とN極性GaN層とのヘテロ接合構造を含み、前記N極性GaN層に二次元電子ガスの層を有する電界効果トランジスタであって、
    前記N極性半導体層を構成するN極性半導体がN極性AlNであり、且つ前記N極性半導体層の表面が、-c面からa軸又はm軸を中心として2°傾斜した面である電界効果トランジスタ。
  2. 請求項1に記載された電界効果トランジスタにおいて、
    前記N極性半導体層がN極性半導体基板で構成されている電界効果トランジスタ。
  3. 請求項1又は2に記載された電界効果トランジスタにおいて、
    前記N極性GaN層における電子移動度が2000cm/Vsよりも大きい電界効果トランジスタ。
  4. N極性半導体層上にN極性GaNの結晶をエピタキシャル成長させてN極性GaN層を形成するステップを含む電界効果トランジスタの製造方法であって、
    前記N極性半導体層を構成するN極性半導体がN極性AlNであり、且つ前記N極性GaNが結晶成長する前記N極性半導体層の表面が、-c面からa軸又はm軸を中心として2°傾斜した面である電界効果トランジスタの製造方法。
JP2017209449A 2017-10-30 2017-10-30 電界効果トランジスタ及びその製造方法 Active JP7037801B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017209449A JP7037801B2 (ja) 2017-10-30 2017-10-30 電界効果トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017209449A JP7037801B2 (ja) 2017-10-30 2017-10-30 電界効果トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2019083255A JP2019083255A (ja) 2019-05-30
JP7037801B2 true JP7037801B2 (ja) 2022-03-17

Family

ID=66669811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017209449A Active JP7037801B2 (ja) 2017-10-30 2017-10-30 電界効果トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP7037801B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017419A (ja) 2001-07-04 2003-01-17 Sharp Corp 窒化物系iii−v族化合物半導体装置
JP2006261179A (ja) 2005-03-15 2006-09-28 Hitachi Cable Ltd 半導体ウェハー及びその製造方法
JP2006310644A (ja) 2005-04-28 2006-11-09 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびエピタキシャル基板
JP2014524661A (ja) 2011-07-29 2014-09-22 ノースロップ グラマン システムズ コーポレーション AlNバッファN極GaNHEMTプロファイル
JP2016187025A (ja) 2015-03-27 2016-10-27 富士通株式会社 半導体装置
US20170229569A1 (en) 2014-05-21 2017-08-10 Arizonaa Board Of Regents On Behalf Of Arizona State University Iii-nitride based n polar vertical tunnel transistor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017419A (ja) 2001-07-04 2003-01-17 Sharp Corp 窒化物系iii−v族化合物半導体装置
JP2006261179A (ja) 2005-03-15 2006-09-28 Hitachi Cable Ltd 半導体ウェハー及びその製造方法
JP2006310644A (ja) 2005-04-28 2006-11-09 Sumitomo Electric Ind Ltd 電界効果トランジスタおよびエピタキシャル基板
JP2014524661A (ja) 2011-07-29 2014-09-22 ノースロップ グラマン システムズ コーポレーション AlNバッファN極GaNHEMTプロファイル
US20170229569A1 (en) 2014-05-21 2017-08-10 Arizonaa Board Of Regents On Behalf Of Arizona State University Iii-nitride based n polar vertical tunnel transistor
JP2016187025A (ja) 2015-03-27 2016-10-27 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
JP2019083255A (ja) 2019-05-30

Similar Documents

Publication Publication Date Title
US9123534B2 (en) Semiconductor device and method of manufacturing the same
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
JP4990496B2 (ja) 窒化物ベースのトランジスタ及びその製造方法
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
US9847401B2 (en) Semiconductor device and method of forming the same
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP6035721B2 (ja) 半導体装置の製造方法
KR20140013247A (ko) 질화물계 반도체 소자 및 그의 제조 방법
JPWO2005015642A1 (ja) 半導体装置及びその製造方法
JP2003059948A (ja) 半導体装置及びその製造方法
JP2017059671A (ja) 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
JP2012015304A (ja) 半導体装置
CN103828030A (zh) 半导体元件、hemt元件、以及半导体元件的制造方法
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2015527749A (ja) Inganチャネルのn極のganhemt特性
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
KR101205872B1 (ko) 질화갈륨계 반도체 소자 및 그 제조 방법
JP5776344B2 (ja) 半導体装置
JP7037801B2 (ja) 電界効果トランジスタ及びその製造方法
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法
JP2006196557A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
TWI798728B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220228

R150 Certificate of patent or registration of utility model

Ref document number: 7037801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150