JP7036087B2 - モジュール - Google Patents

モジュール Download PDF

Info

Publication number
JP7036087B2
JP7036087B2 JP2019090885A JP2019090885A JP7036087B2 JP 7036087 B2 JP7036087 B2 JP 7036087B2 JP 2019090885 A JP2019090885 A JP 2019090885A JP 2019090885 A JP2019090885 A JP 2019090885A JP 7036087 B2 JP7036087 B2 JP 7036087B2
Authority
JP
Japan
Prior art keywords
component
wires
module
main surface
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019090885A
Other languages
English (en)
Other versions
JP2020025075A (ja
Inventor
喜人 大坪
元彦 楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to US16/524,444 priority Critical patent/US20200043864A1/en
Priority to KR1020190093625A priority patent/KR20200015408A/ko
Priority to CN201910707286.XA priority patent/CN110797314A/zh
Publication of JP2020025075A publication Critical patent/JP2020025075A/ja
Priority to KR1020210069747A priority patent/KR102279978B1/ko
Application granted granted Critical
Publication of JP7036087B2 publication Critical patent/JP7036087B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、モジュールに関するものである。
モールド化合物(封止樹脂)の中にダイ(電子部品)が封じ込められた電子モジュールにおいて、電磁波を遮蔽するシールドとしてワイヤボンドばねを用いる構造が、特許第5276169号(特許文献1)に記載されている。
特許第5276169号
特許文献1に記載された構成では、ワイヤボンドばねは樹脂封止されたモジュールの外周部に形成されているのみであり、シールド性能が十分ではない、という問題がある。
そこで、本発明は、シールド性能を向上させたモジュールを提供することを目的とする。
上記目的を達成するため、本発明に基づくモジュールは、主面を有する基板と、上記主面に実装された第1部品と、上記第1部品をまたぐように上記主面にボンディングされた2以上のワイヤとを備え、上記2以上のワイヤの各々は、第1端と第2端とを有し、上記2以上のワイヤのうち互いに隣り合う2本のワイヤに注目したとき、上記2本のワイヤの上記第1端同士の間の距離は、上記2本のワイヤの上記第2端同士の間の距離よりも短い。
本発明によれば、2以上のワイヤが第1部品をまたぐよう主面にボンディングされているので、第1部品をシールドすることができる。特に、第1端が並んでいる箇所ではワイヤの配列が密になっており、特に重点的にシールドすることができる。したがって、シールド性能を向上させたモジュールとすることができる。
本発明に基づく実施の形態1におけるモジュールの第1の斜視図である。 本発明に基づく実施の形態1におけるモジュールの第2の斜視図である。 本発明に基づく実施の形態1におけるモジュールの透視平面図である。 図3におけるIV-IV線に関する矢視断面図である。 本発明に基づく実施の形態1におけるモジュールの、領域を明示した透視平面図である。 本発明に基づく実施の形態2におけるモジュールの透視平面図である。 本発明に基づく実施の形態2におけるモジュールの第1の変形例の透視平面図である。 本発明に基づく実施の形態2におけるモジュールの第2の変形例の透視平面図である。 本発明に基づく実施の形態3におけるモジュールの透視平面図である。 本発明に基づく実施の形態3におけるモジュールの、領域を明示した透視平面図である。 本発明に基づく実施の形態3におけるモジュールの変形例の透視平面図である。 本発明に基づく実施の形態4におけるモジュールの透視平面図である。 本発明に基づく実施の形態4におけるモジュールの、領域を明示した透視平面図である。 本発明に基づく実施の形態5におけるモジュールの透視平面図である。 本発明に基づく実施の形態5におけるモジュールの、領域を明示した透視平面図である。 本発明に基づく実施の形態5におけるモジュールの変形例の透視平面図である。 本発明に基づく実施の形態6におけるモジュールの透視平面図である。 本発明に基づく実施の形態6におけるモジュールの、領域を明示した透視平面図である。 本発明に基づく実施の形態6におけるモジュールの変形例の透視平面図である。
図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
(実施の形態1)
(構成)
図1~図4を参照して、本発明に基づく実施の形態1におけるモジュールについて説明する。ここでいうモジュールは、部品内蔵モジュールまたは部品実装モジュールであってよい。
本実施の形態におけるモジュール101の外観を図1に示す。モジュール101の上面および側面はシールド膜6に覆われている。図1における斜め下からモジュール101を見たところを図2に示す。モジュール101の下面はシールド膜6に覆われておらず、基板1が露出している。基板1の下面には、1以上の外部接続電極11が設けられている。図2で示した外部接続電極11の数、大きさ、配列はあくまで一例である。基板1は、表面または内部に配線を備えていてよい。基板1は樹脂基板であってもよくセラミック基板であってもよい。基板1は多層基板であってもよい。モジュール101の透視平面図を図3に示す。図3は、モジュール101のシールド膜6の上面を取り去って封止樹脂3を取り去った状態を上から見ているところに相当する。第1部品41が基板1の主面1uに実装されている。第1部品41は、たとえばIC(Integrated Circuit)であってよい。より具体的には、第1部品41は、たとえばLNA(Low Noise Amplifier)であってよい。主面1uには複数のパッド電極7が配置されている。図3におけるIV-IV線に関する矢視断面図を図4に示す。
本実施の形態におけるモジュール101は、主面1uを有する基板1と、主面1uに実装された第1部品41と、第1部品41をまたぐように主面1uにボンディングされた2以上のワイヤ5とを備える。前記2以上のワイヤ5の各々は、第1端51と第2端52とを有する。第1端51および第2端52はいずれかのパッド電極7にそれぞれ接続されている。ここで、「第1端」は、ボンディングの始点であり、「第2端」はボンディングの終点である。前記2以上のワイヤ5のうち互いに隣り合う2本のワイヤに注目したとき、前記2本のワイヤの第1端51同士の間の距離Aは、前記2本のワイヤの第2端52同士の間の距離Bよりも短い。これは、前述の通り、始点側を第1端とし、終点側を第2端とすることで、実現できる。すなわち、第1端はボンディングの始点であるので、第1端をパッド電極7に接続した際、ワイヤ5を主面1uに対して垂直に引き上げることができる。したがって、この時点では、ワイヤ5と第1部品41との接触のおそれはほぼない。よって、第1端に関しては、ワイヤ5と第1部品41とを近接して配置することができる。一方、第2端はボンディングの終点であり、ワイヤ5を垂直に主面1uに向けて形成することが難しいので、第1端側に比べてワイヤ5と第1部品41とを離す必要がある。図4において、第1端51は第1部品41に近い位置にあるのに対して、第2端52は第1部品41から遠ざけられているのは、このような事情による。本実施の形態においては、シールドの必要性がより高い方の箇所をボンディングの第1端としている。
図4に示すように、基板1の下面に設けられた外部接続電極11に対して、導体ビア12が電気的に接続されている。基板1の内部には、内部導体パターン13が配置されている。導体ビア12は、絶縁層2を貫通するようにして、外部接続電極11と内部導体パターン13とを電気的に接続している。ここで示した外部接続電極11、導体ビア12および内部導体パターン13の位置、大きさ、配列は、あくまで一例として示したものであり、これに限らない。
図3および図4に示した例では、主面1uには、第1部品41の他に、第2部品42、チップ部品49が実装されている。第2部品42はたとえばICであってよい。ここではチップ部品49はコンデンサであるものとするが、チップ部品の種類はこれに限らない。チップ部品は、たとえばフィルタであっても抵抗であってもよい。主面1uに実装された各種部品の位置、大きさ、配列は、あくまで一例として示したものであり、これに限らない。
(作用・効果)
本実施の形態では、第1部品41をまたぐように主面1uにボンディングされた2以上のワイヤ5を備えるので、これらのワイヤ5によって、第1部品41をシールドすることができる。
さらに本実施の形態では、前記2以上のワイヤ5のうち互いに隣り合う2本のワイヤに注目したとき、前記2本のワイヤの第1端51同士の間の距離Aは、前記2本のワイヤの第2端52同士の間の距離Bよりも短いので、第1端51が並んでいる箇所は、ワイヤ5の配列が密になっており、特に重点的にシールドすることができる。したがって、シールド性能を向上させたモジュールを実現することができる。
本実施の形態で示したように、モジュール101は、主面1uから離隔して、第1部品41および前記2以上のワイヤ5を覆い隠すように配置されたシールド膜6を備えることが好ましい。図4には、シールド膜6が主面1uから離隔して配置されている様子が示されている。この構成を採用することにより、シールド膜6によるシールド効果も得ることができる。図4に示すように、シールド膜6の内側の空間には封止樹脂3が満たされていることが好ましい。言い換えれば、モジュール101は、第1部品41および前記2以上のワイヤ5を覆うように配置された封止樹脂3を備えることが好ましい。本実施の形態で示したように、モジュール101が第2部品42も備える場合には、モジュール101は、第1部品41、第2部品42および前記2以上のワイヤ5を覆うように配置された封止樹脂3を備えることが好ましい。
図4に示したように、前記2以上のワイヤ5のうち少なくとも1つが、シールド膜6に接触していることが好ましい。この構成を採用することにより、シールド膜6がワイヤ5によって基板のグランドに接続されることになるので、シールド膜6に囲まれた空間内を効率良くシールドすることができる。
本実施の形態で示したモジュール101においては、ワイヤ5の端の並びを、図5に示すように第1領域61および第2領域62に分けて考えることができる。複数のワイヤ5の第1端51は、第1領域61において主面1uに接続されている。複数のワイヤ5の第2端52は、第2領域62において主面1uに接続されている。
ここで示す例では、第1領域61は第1部品41の一方の辺に沿って直線状に配置されている。第2領域62は第1部品41の2つの辺に沿ってL字状に配置されている。第1領域61は、第1部品41と第2部品42との間に配置されている。
たとえば、第1部品41と第2部品42との間の相互の電磁干渉を抑制したいものとする。本実施の形態で示したように、モジュール101は、主面1uに実装された第2部品42を備え、主面1uは、前記2以上のワイヤ5の第1端51と主面1uとが接続されている第1領域61を有し、第1領域61の少なくとも一部は、第1部品41と第2部品42との間に位置することが好ましい。この構成を採用することにより、第1部品41と第2部品42との間に第1領域61が配置され、第1領域61には第1端51が密に配列されているので、第1部品41と第2部品42との間を、重点的にシールドすることができ、第1部品41と第2部品42との間で生じうる電磁的影響を軽減することができる。
なお、前記2以上のワイヤ5の第1端51は、同じ側に並んでいることが好ましい。本実施の形態で示した例では、前記2以上のワイヤ5の集合に注目したとき、第1端51同士が一方の側で並び、第2端52同士が他方の側で並んでいる。第1端51同士の配列は、第2端52同士の配列に比べて密となっている。
なお、第1部品41がLNAである場合には、受信感度を改善することができる。第1部品41がLNAである場合には、第1部品41としてのLNAの他に、LNAの入力整合用のインダクタも配置されうるが、LNAの入力整合用のインダクタについても、同様にシールドすることが好ましい。
(実施の形態2)
(構成)
図6を参照して、本発明に基づく実施の形態2におけるモジュールについて説明する。本実施の形態におけるモジュール102を平面的に透視して見たところを図6に示す。本実施の形態におけるモジュール102は、実施の形態1で説明したモジュール101に比べて、基本的な構成は同じであるが、以下の点で異なる。
モジュール102は、パッド電極7の他にパッド電極7aを備える。パッド電極7には、1つの第1端51または1つの第2端52が接続される。パッド電極7aには、複数の第1端51が接続される。
本実施の形態では、第1領域61には、2以上の前記第1端51が一括して接続される一体的なパッド電極7aが配置されている。
(作用・効果)
本実施の形態では、2以上の前記第1端51が一括して接続される一体的なパッド電極7aを備えるので、一体的なパッド電極7aを用いる部分に関しては、基板1のグランド電極にひとつのビアで接続することができる。すなわち、パッド電極が別々の場合は、別々のパッド電極のそれぞれについて、基板1のグランド電極と接続するビアが必要となるが、一体的なパッド電極を用いることで、ビアの数を減らすことが可能となる。本実施の形態では、複数のワイヤ5に一括して同じ電位を効率良く与えることができる。
図6に示した例では、第1領域61が1つのパッド電極7aと複数のパッド電極7とを含む構成となっていたが、これに限らず他の組合せも考えられる。たとえば図7に示すモジュール103のようなものであってもよい。モジュール103においては、第1領域61が複数のパッド電極7bを含んでいて、各パッド電極7bに複数の第1端51が接続されている。
さらに、図8に示すモジュール104のようなものであってもよい。モジュール104においては、第1領域61が1つのパッド電極7cを含んでいて、第1領域61において主面1uに接続される第1端51は全てこの1つのパッド電極7cに接続されている。このようにすれば、基板1のグランド電極に対して1つのビアを以て接続することができる。さらに部品点数を少なくすることができる。また、このように共通するパッド電極7cが配置されていれば、パッド電極7cを通じて、全ての第1端51について、容易に均等にグランド電位とすることができる。
(実施の形態3)
(構成)
図9~図10を参照して、本発明に基づく実施の形態3におけるモジュールについて説明する。本実施の形態におけるモジュール105を平面的に透視して見たところを図9に示す。領域を明示したものを図10に示す。本実施の形態におけるモジュール105は、実施の形態1で説明したモジュール101に比べて、基本的な構成は同じであるが、以下の点で異なる。
モジュール105においては、第1部品41は、前記2以上のワイヤ5の第1端51および第2端52の集合体のうちの少なくとも一部によって取り囲まれている。すなわち、2以上のワイヤ5は、第1部品41の全周に渡って、第1部品41を跨ぐように配置されている。図10に示すように、第1端51が配列された第1領域61はL字形状となっていてもよい。図10に示した例では、第2端52が配列された第2領域62もL字形状となっている。全てのワイヤ5が同じ長さとは限らない。ここで示した例では、2以上のワイヤ5は、シールド膜6から遠い側の第1端側で、密に配列されている。これにより、シールド膜6から遠い側においても、シールド性を向上させることができる。
(作用・効果)
本実施の形態では、第1部品41は、ワイヤの端によって取り囲まれているので、第1部品41を十分にシールドすることができ、さらに第1領域61に関しては特に重点的にシールドすることができる。
(変形例)
図11を参照して、本実施の形態におけるモジュールの変形例について、説明する。変形例としてのモジュール105aを平面的に透視して見たところを、図11に示す。モジュール105aにおいては、第1部品41はLNAであり、第2部品42はRxフィルタである。基板1の主面1uには第1部品41および第2部品42の他に、部品48a,48b,48c,48dが配置されている。部品48aはANTSW(アンテナスイッチ)である。部品48bはTxフィルタである。部品48cはPA(Power Amplifier)である。部品48dはPAのコントローラである。LNAである第1部品41は、前記2以上のワイヤ5の第1端51および第2端52の集合体のうちの少なくとも一部によって取り囲まれている。すなわち、2以上のワイヤ5は、LNAの全周に渡って、LNAを跨ぐように配置されている。第1端51が配列された第1領域61は、LNAである第1部品41の2つの辺に沿うようにL字形状となっている。第2端52が配列された第2領域62も、LNAである第1部品41の他の2つの辺に沿うようにL字形状となっている。第1領域61の少なくとも一部は、LNAである第1部品41とRxフィルタである第2部品42とを隔てるように配置されている。2以上のワイヤ5は、第1端51側で、密に配列されている。すなわち、LNAをまたぐ複数のワイヤ5にあって、第2部品42および部品48a,48b,48c,48dの側である第1端51側が密に配列されている。LNAをまたぐ複数のワイヤ5にあって、特に、送信に係る部品であるPAすなわち部品48cが配置されている側である第1端51側が密に配列されている。このため、モジュール105aにおいては、受信感度の改善効果が高い。
(実施の形態4)
(構成)
図12~図13を参照して、本発明に基づく実施の形態4におけるモジュールについて説明する。本実施の形態におけるモジュール106を平面的に透視して見たところを図12に示す。領域を明示したものを図13に示す。
モジュール106は、主面1uを有する基板1と、主面1uに実装された複数の部品とを備える。ここでは、複数の部品の一例として、第1部品41および第2部品42が示されている。前記複数の部品の各々に対して、当該部品をまたぐように主面1uにボンディングされた2以上のワイヤ5が配置されている。すなわち、第1部品41をまたぐように第1群の2以上のワイヤ5が配置されており、第2部品42をまたぐように第2群の2以上のワイヤ5が配置されている。図12に示すように、前記2以上のワイヤ5の各々は、第1端51と第2端52とを有する。図13に示すように、主面1uは、前記複数の部品に関する前記2以上のワイヤ5の第1端51が集中して主面1uに接続されている共通の第1領域61を有する。第1領域61において互いに隣り合う2つの第1端51同士の間の距離は、第1領域61以外において互いに隣り合う第2端52同士の間の距離よりも短い。ここで示す例では、第2端52は、2つの第2領域62a,62bのいずれかにおいて主面1uに接続されている。第2領域62aは、第1部品41の2辺に沿うようにL字形状に配置されている。第2領域62bは、第2部品42の2辺に沿うようにL字形状に配置されている。第1領域6にはパッド電極7が1列に直線状に配列されている。第1領域61においては、第1部品41をまたぐワイヤ5の第1端51と、第2部品42をまたぐワイヤ5の第1端51とが交互に並んでいる。
(作用・効果)
本実施の形態では、複数の部品に対してそれぞれ2以上のワイヤ5でまたぐ構造となっているので、複数の部品に対して個別にシールドを形成することができる。共通の第1領域61が設けられているので、第1領域61には多くの数の第1端51が集中する形となり、より確実にシールドすることができる。
ここで示した例では、第1部品41と第2部品42との合計2個の部品に対してワイヤ5がまたぐ構造を例示したが、3個以上の部品に対しても同様の構成が考えられる。また、基板1の主面1uに、これらの複数の部品の他に、ワイヤ5にまたがれない部品が実装されていてもよい。図12においても、たとえば図中左側にいずれのワイヤ5によってもまたがれない部品が実装されている。さらに図12では、チップ部品49も実装されている。チップ部品49は例として示したものであり、必須のものではない。
(実施の形態5)
(構成)
図14~図15を参照して、本発明に基づく実施の形態5におけるモジュールについて説明する。本実施の形態におけるモジュール107を平面的に透視して見たところを図14に示す。領域を明示したものを図15に示す。
モジュール107では、基板1の主面1uに4つの部品が実装されている。すなわち、第1部品41、第2部品42、第3部品43、第4部品44が主面1uに実装されている。これらの部品に関するワイヤ5の第1端51が集中して主面1uに接続されている共通の第1領域61が設けられ、4つの部品はこの第1領域61に対してそれぞれ角部を接するように配置されている。第1領域61は、4つの部品の角部に取り囲まれた箇所に位置すると同時に、2つの部品の間の隙間にも延在している。第1領域61は、たとえば第1部品41と第2部品42との間に延在している。第1領域61は、たとえば第1部品41と第4部品44との間に延在している。第2領域62a,62b,62c,62dは、各部品の辺に沿って配置されている。第2領域62a,62b,62c,62dは、第1部品41、第2部品42、第3部品43、第4部品44にそれぞれ対応する。
(作用・効果)
本実施の形態では、ワイヤ5が適切に配置されていることにより、複数の部品に対してそれぞれシールドをすることができる。特に、複数の部品の角部が集中する部位では、第1領域61が設けられてワイヤ5が密に配置されているので、このような部位において生じうる電磁波の影響を重点的に低減することができる。
なお、図16に示すモジュール108のような構成を採用してもよい。モジュール108では、第1領域61には個別のパッド電極を配列するのではなく一体化されたパッド電極7dが配置されている。複数のワイヤ5の第1端51は、パッド電極7dに接続されている。
(実施の形態6)
(構成)
図17~図18を参照して、本発明に基づく実施の形態6におけるモジュールについて説明する。本実施の形態におけるモジュール109を平面的に透視して見たところを図17に示す。領域を明示したものを図18に示す。
モジュール109では、基板1の主面1uに4つの部品が実装されている。すなわち、第1部品41、第2部品42、第3部品43、第4部品44が主面1uに実装されている。これらの部品に関するワイヤ5の第1端51が集中して主面1uに接続されている共通の第1領域61が設けられ、4つの部品はこの第1領域61に対してそれぞれ角部を接するように配置されている。第2領域62a,62b,62c,62dは、各部品の辺に沿って配置されている。第2領域62a,62b,62c,62dは、第1部品41、第2部品42、第3部品43、第4部品44にそれぞれ対応する。
(作用・効果)
本実施の形態においても、実施の形態5と同様の効果を得ることができる。
なお、図19に示すモジュール110のような構成を採用してもよい。モジュール110では、第1領域61には個別のパッド電極を配列するのではなく一体化されたパッド電極7eが配置されている。複数のワイヤ5の第1端51は、パッド電極7eに接続されている。
なお、上記各実施の形態では、部品が長方形である例を示したが、部品の形状は長方形とは限らず、他の形状であってもよい。
なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
1 基板、1u 主面、2 絶縁層、3 封止樹脂、5 ワイヤ、6 シールド膜、7,7a,7b,7c,7d パッド電極、11 外部接続電極、12 導体ビア、13 内部導体パターン、41 第1部品、42 第2部品、43 第3部品、44 第4部品、48a,48b,48c,48d 部品、49 チップ部品、51 第1端、52 第2端、61 第1領域、62,62a,62b,62c,62d 第2領域、101,102,103,104,105,105a,106,107,108,109,110 モジュール。

Claims (11)

  1. 主面を有する基板と、
    前記主面に実装された第1部品と、
    前記第1部品をまたぐように前記主面にボンディングされた以上のワイヤとを備え、
    前記以上のワイヤの各々は、第1端と第2端とを有し、
    前記3以上のワイヤの前記第1端は等間隔で配置されており、
    前記3以上のワイヤは、前記第1部品にワイヤボンディングによって接続された信号線をまたぐことなく前記第1部品をまたいでおり、
    前記以上のワイヤのうち互いに隣り合う2本のワイヤに注目したとき、前記2本のワイヤの前記第1端同士の間の距離は、前記2本のワイヤの前記第2端同士の間の距離よりも短い、モジュール。
  2. 前記以上のワイヤの前記第1端は、同じ側に並んでいる、請求項1に記載のモジュール。
  3. 前記主面に実装された第2部品を備え、
    前記主面は、前記以上のワイヤの前記第1端と前記主面とが接続されている第1領域を有し、
    前記第1領域の少なくとも一部は、前記第1部品と前記第2部品との間に位置する、請求項1または2に記載のモジュール。
  4. 前記第1領域には、以上の前記第1端が一括して接続される一体的なパッド電極が配置されている、請求項3に記載のモジュール。
  5. 前記第1部品および前記以上のワイヤを覆うように配置された封止樹脂を備える、請求項1から4のいずれか1項に記載のモジュール。
  6. 前記主面から離隔して、前記第1部品および前記以上のワイヤを覆い隠すように配置されたシールド膜を備える、請求項1から5のいずれか1項に記載のモジュール。
  7. 前記以上のワイヤのうち少なくとも1つが、前記シールド膜に接触している、請求項6に記載のモジュール。
  8. 前記第1部品は、前記以上のワイヤの前記第1端および前記第2端の集合体のうちの少なくとも一部によって取り囲まれている、請求項1から7のいずれか1項に記載のモジュール。
  9. 前記第1部品、前記第2部品および前記以上のワイヤを覆うように配置された封止樹脂を備える、請求項3に記載のモジュール。
  10. 前記第1部品は、LNAである、請求項1から9のいずれか1項に記載のモジュール。
  11. 主面を有する基板と、
    前記主面に実装された複数の部品とを備え、
    前記複数の部品の各々に対して、当該部品をまたぐように前記主面にボンディングされた以上のワイヤが配置されており、
    前記以上のワイヤの各々は、第1端と第2端とを有し、
    前記3以上のワイヤの前記第1端は等間隔で配置されており、
    前記3以上のワイヤは、前記部品にワイヤボンディングによって接続された信号線をまたぐことなく前記部品をまたいでおり、
    前記主面は、前記複数の部品に関する前記以上のワイヤの前記第1端が集中して前記主面に接続されている共通の第1領域を有し、
    前記第1領域において互いに隣り合う2つの前記第1端同士の中心間距離は、前記第1領域以外において互いに隣り合う前記第2端同士の中心間距離よりも短い、モジュール。
JP2019090885A 2018-08-03 2019-05-13 モジュール Active JP7036087B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/524,444 US20200043864A1 (en) 2018-08-03 2019-07-29 Module
KR1020190093625A KR20200015408A (ko) 2018-08-03 2019-08-01 모듈
CN201910707286.XA CN110797314A (zh) 2018-08-03 2019-08-01 组件
KR1020210069747A KR102279978B1 (ko) 2018-08-03 2021-05-31 모듈

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018146858 2018-08-03
JP2018146858 2018-08-03

Publications (2)

Publication Number Publication Date
JP2020025075A JP2020025075A (ja) 2020-02-13
JP7036087B2 true JP7036087B2 (ja) 2022-03-15

Family

ID=69619520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019090885A Active JP7036087B2 (ja) 2018-08-03 2019-05-13 モジュール

Country Status (1)

Country Link
JP (1) JP7036087B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN220233160U (zh) * 2020-10-02 2023-12-22 株式会社村田制作所 电路模块

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040501A1 (en) 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
JP2007214316A (ja) 2006-02-09 2007-08-23 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US20070241440A1 (en) 2004-03-04 2007-10-18 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
JP2008010636A (ja) 2006-06-29 2008-01-17 Rohm Co Ltd 受光モジュール
US20100171211A1 (en) 2009-01-07 2010-07-08 Che-Yuan Jao Semiconductor device
US20170118841A1 (en) 2015-10-26 2017-04-27 Murata Manufacturing Co., Ltd. High-frequency modules
US20180166363A1 (en) 2016-04-01 2018-06-14 Intel Corporation Semiconductor package with electromagnetic interference shielding structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050040501A1 (en) 2003-08-20 2005-02-24 Hagen Deborah A. Wirebonded assemblage method and apparatus
US20070241440A1 (en) 2004-03-04 2007-10-18 Skyworks Solutions, Inc. Overmolded semiconductor package with a wirebond cage for EMI shielding
JP2007214316A (ja) 2006-02-09 2007-08-23 Seiko Epson Corp 半導体装置および半導体装置の製造方法
US20070278646A1 (en) 2006-02-09 2007-12-06 Seiko Epson Corporation Semiconductor device and method for manufacturing semiconductor device
JP2008010636A (ja) 2006-06-29 2008-01-17 Rohm Co Ltd 受光モジュール
US20100171211A1 (en) 2009-01-07 2010-07-08 Che-Yuan Jao Semiconductor device
US20170118841A1 (en) 2015-10-26 2017-04-27 Murata Manufacturing Co., Ltd. High-frequency modules
JP2017084898A (ja) 2015-10-26 2017-05-18 株式会社村田製作所 高周波モジュール
US20180166363A1 (en) 2016-04-01 2018-06-14 Intel Corporation Semiconductor package with electromagnetic interference shielding structures

Also Published As

Publication number Publication date
JP2020025075A (ja) 2020-02-13

Similar Documents

Publication Publication Date Title
JP5229276B2 (ja) 回路モジュール
US20120104570A1 (en) Semiconductor package module
JP5750528B1 (ja) 部品内蔵回路基板
KR102279978B1 (ko) 모듈
JP5884922B2 (ja) 積層型電子装置およびその製造方法
KR101756500B1 (ko) 적층형 반도체 디바이스 및 인쇄 회로 기판
US11961830B2 (en) Module
JP7103301B2 (ja) モジュール
JP7036087B2 (ja) モジュール
JPWO2020071493A1 (ja) モジュール
JP6102770B2 (ja) 高周波モジュール
JP7010372B2 (ja) 高周波モジュール
KR101070799B1 (ko) 반도체패키지 및 그 제조방법
KR102279979B1 (ko) 모듈
WO2021251219A1 (ja) モジュール
US7009296B1 (en) Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
WO2021054332A1 (ja) モジュール
JP6089557B2 (ja) 電子部品モジュール
TWI423405B (zh) 具載板之封裝結構
JP6256575B2 (ja) 高周波モジュール
WO2021020331A1 (ja) モジュール
WO2012153835A1 (ja) プリント配線基板
WO2023053762A1 (ja) モジュール
US20220159825A1 (en) Module
JP7131624B2 (ja) モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220214

R150 Certificate of patent or registration of utility model

Ref document number: 7036087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150