JP7031678B2 - セラミック基板の製造方法、セラミック基板、及び、モジュール - Google Patents
セラミック基板の製造方法、セラミック基板、及び、モジュール Download PDFInfo
- Publication number
- JP7031678B2 JP7031678B2 JP2019543556A JP2019543556A JP7031678B2 JP 7031678 B2 JP7031678 B2 JP 7031678B2 JP 2019543556 A JP2019543556 A JP 2019543556A JP 2019543556 A JP2019543556 A JP 2019543556A JP 7031678 B2 JP7031678 B2 JP 7031678B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- sintering
- ceramic substrate
- conductive metal
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 287
- 239000000758 substrate Substances 0.000 title claims description 200
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 239000010410 layer Substances 0.000 claims description 98
- 229910052751 metal Inorganic materials 0.000 claims description 96
- 239000002184 metal Substances 0.000 claims description 96
- 239000011347 resin Substances 0.000 claims description 75
- 229920005989 resin Polymers 0.000 claims description 75
- 238000005245 sintering Methods 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 56
- 239000002131 composite material Substances 0.000 claims description 46
- 239000000843 powder Substances 0.000 claims description 36
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 35
- 239000002245 particle Substances 0.000 claims description 35
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 34
- 230000002401 inhibitory effect Effects 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 25
- 239000010949 copper Substances 0.000 claims description 25
- 238000010304 firing Methods 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 22
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 239000004332 silver Substances 0.000 claims description 15
- 239000011247 coating layer Substances 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 238000011049 filling Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- 238000011156 evaluation Methods 0.000 description 23
- 239000004020 conductor Substances 0.000 description 14
- 229910010293 ceramic material Inorganic materials 0.000 description 12
- 239000011521 glass Substances 0.000 description 9
- 239000011230 binding agent Substances 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 239000002002 slurry Substances 0.000 description 8
- 230000007847 structural defect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000002923 metal particle Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000001629 suppression Effects 0.000 description 6
- 239000000945 filler Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- -1 alumina Chemical class 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000007606 doctor blade method Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000004014 plasticizer Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005422 blasting Methods 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を2つ以上組み合わせたものもまた本発明である。
まず、本発明のセラミック基板について説明する。
図1は、本発明のセラミック基板の一例を模式的に示す断面図である。
図1に示すセラミック基板1は、基板本体10と、基板本体10の一方主面に設けられた柱状の突起電極20と、を備える。図1に示すセラミック基板1では、基板本体10は、積層された複数のセラミック層11を有している。
図2に示すように、基板本体10の一方主面に設けられた突起電極20は、多数の空孔20aを有するポーラスな構造を有している。具体的には、ネッキングした導電性金属31の界面間にポーラスな部分(空孔20a)が発生している。なお、図2では、焼結抑制セラミックは省略している。
「突起電極の全体がポーラスな構造を有している」とは、図2に示すような突起電極の断面観察において、突起電極の断面を基板本体の表面に平行な線で3等分してできる3つの領域における空隙率を求めたとき、3つの領域における空隙率がほぼ同じ(好ましくは最大値と最小値の比が2以下)であることを意味する。なお、突起電極が緻密層を有する場合には、緻密層を除いた部分の空隙率を求め、3つの領域における空隙率が上記の関係にあればよい。
突起電極に蛍光液を含浸し、蛍光液を硬化させた後、突起電極の断面を蛍光顕微鏡により観察する。このとき、蛍光液が含浸した部分(空隙部)の面積と、蛍光液が含浸していない部分(胴体部)の面積の比を空隙率とする。
しかしながら、突起電極の全体がポーラスな構造を有している場合には、突起電極がポーラスな構造を有していない場合や突起電極の一部がポーラスな構造を有している場合に比べて、圧力が軽減されるため、はんだ爆ぜの不良が少なくなる。
この場合、電極形成用シートに形成する貫通孔の大きさや間隔を調整することによって、所望の突起電極を形成することができる。
後述する方法により突起電極を形成する場合、拘束シートを除去する際に突起電極の表面に衝撃が加わる。そのため、突起電極の表面や内部に緻密層が設けられていると、突起電極に生じるクラック等を抑制することができる。
本発明のセラミック基板は、好ましくは、以下のように製造される。このようなセラミック基板の製造方法もまた、本発明の1つである。
セラミックグリーンシートは、未焼結のセラミック材料として、アルミナとホウケイ酸系ガラスとを混合したガラスセラミックや、焼成中にガラス成分を生成するBa-Al-Si-O系セラミックの原料となる粉末と、有機バインダと溶剤とを含有するセラミックスラリーを、ドクターブレード法等によってシート状に成形したものである。セラミックスラリーには、分散剤、可塑剤等の種々の添加剤が含有されていてもよい。
図3Aに示す第1導電性粉末30のように、導電性金属31の粒子の表面に焼結抑制セラミック32が被覆されていると、焼成過程において、導電性金属31の粒子のネッキングが抑制される。ただし、焼成過程では、図3Bに示すように、焼結抑制セラミック32が導電性金属31の粒子の表面で凝集して導電性金属31が露出し、導電性金属31が露出した部分から、導電性金属31の粒子のネッキングが開始し、焼結すると考えられる。一方、焼結抑制セラミック32が被覆された部分では、導電性金属31の粒子が焼結しないため、結果として、導電性金属31の界面間にポーラスな部分が発生すると考えられる。
本発明のセラミック基板は、ICチップ等の電子部品を基板本体の一方主面に実装し、さらに、樹脂層により封止することによって、モジュールとすることができる。このようなモジュールもまた、本発明の1つである。
突起電極の側面にめっき膜が被覆されていると、外部接続端子と樹脂層との密着性が高くなるため、例えばモジュールが加熱された場合でも、外部接続端子と樹脂層との界面における剥離の発生が抑制される。
突起電極の上面に被覆層が被覆されていると、はんだバンプ等の接続部材と外部接続端子との接続界面に働く応力が緩和されるため、マザー基板等の電子機器との接続信頼性が高くなる。
本発明のモジュールの製造方法は、本発明のセラミック基板の製造方法によりセラミック基板を作製する工程と、上記セラミック基板を構成する基板本体の一方主面に電子部品を実装する工程と、上記基板本体の上記一方主面に樹脂層を設ける工程と、を備える。上記電子部品は、上記基板本体の上記一方主面のうち、突起電極が設けられていない領域に実装される。上記基板本体の上記一方主面には、上記突起電極を含む外部接続端子が設けられる。上記樹脂層を設ける工程において、上記電子部品が上記樹脂層内に配置されるとともに、上記外部接続端子の先端が上記樹脂層の表面から露出するように上記外部接続端子が上記樹脂層内に配置される。
セラミック基板1は、[セラミック基板]において説明した方法によって作製される。図9Aでは、セラミック基板1を作製した後、突起電極20の外表面を被覆するめっき膜21が形成されている。めっき膜21は、無電解めっき法等により形成することができる。電子部品40は、基板本体10の一方主面のうち、めっき膜21が被覆された突起電極20が設けられていない領域に実装される。
例えば、樹脂層50を形成する樹脂材料を基板本体10の一方主面に塗工する方法等によって、電子部品40、及び、めっき膜21が被覆された突起電極20を樹脂層50により包埋することができる。
その際、電子部品40の厚みが基板本体10に実装される前の状態から減少し、かつ、電子部品40の研磨断面と、樹脂層50の研磨断面と、めっき膜21が被覆された突起電極20の研磨断面とが面一となるようにすることが好ましい。研磨加工は、例えば、ラップ研磨等の方法によって行うことができる。
[セラミック基板の作製]
(1)セラミックグリーンシートの作製
Ba、Al及びSiを主たる成分とするセラミック材料を用意した。各材料を所定の組成になるよう調合し、800~1000℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで12時間粉砕し、セラミック粉末を得た。
このセラミック粉末に、トルエン及びエキネンを含む有機溶剤を加え、これらを混合した後、さらに、有機バインダ及び可塑剤を加え、再びこれらを混合することにより、スラリーを得た。
得られたスラリーをドクターブレード法により成形し、厚さ50μmのセラミックグリーンシートを作製した。
粒径0.5μm~5.0μmのアルミナ粉末とアクリル系有機バインダを混合することにより、スラリーを得た。得られたスラリーをドクターブレード法により成形し、厚さ100μmの拘束シートを作製した。
表1に示す割合となるように、各種導電性粉末、有機バインダ、及び、必要に応じて添加物を混合し、3本ロールで分散させることにより、突起電極用の導電性ペーストL1~L25を作製した。
それぞれの導電性ペーストに対して、上記拘束シートに、レーザー加工により直径200μmの貫通孔を形成した後、各導電性ペーストを貫通孔に充填した。
上記セラミックグリーンシートを積層し、さらに、一方主面に、各導電性ペーストが充填された拘束シートを2枚積層させるとともに、他方主面に、導電性ペーストが充填されていない拘束シートを2枚積層させて圧着することにより、図4Aに示すような複合積層体を得た。
得られた複合積層体を、980~1000℃の範囲にある適当な最高温度で焼成することにより、図4Bに示すような焼成体を得た。
焼成にあたっては、銅が酸化しない酸素濃度となるように、焼成炉の雰囲気を、N2/H2/H2Oを用いて制御を行った。
アルミナ砥粒と水から構成された洗浄液を用いて、上記焼成体を洗浄することにより、拘束シートを除去した。
以上より、図4Cに示すような突起電極が形成されたセラミック基板を得た。
得られたセラミック基板について、クラック発生評価を行った。また、突起電極を形成するための導電性ペーストについて、比抵抗評価を行った。
各セラミック基板をエポキシ樹脂に埋め、硬化させた。硬化後、研磨によって、突起電極の断面を露出させて観察し、クラックの有無を確認した。表2の「クラック発生」に、クラックの有無を示す。表2中、「可能性あり」とは、アルミナコート銅のアルミナ含有量が非常に少ない場合、例えば0.2重量%以下の場合、クラック発生の可能性があることを意味する。
図10は、比抵抗評価に用いる測定試料を模式的に示す斜視図である。
図10に示すように、突起電極を形成するための導電性ペースト124をアルミナ基板125に印刷した。導電性ペーストが印刷されたアルミナ基板を、980~1000℃の範囲にある適当な最高温度で焼成した。焼成後のアルミナ基板上の焼成膜の膜厚と抵抗値を測定し、比抵抗を計算した。
表2中、クラックの発生がなく、かつ比抵抗評価で「○」のものを、良好な突起電極と判定し、総合評価欄に「○」と表記し、また、クラックの発生がなく、かつ比抵抗評価で「◎」のものを、より良好な突起電極を判定し、総合評価欄に「◎」と表記した。一方、クラックの発生があるか、又は比抵抗評価で「×」のいずれか1つを満たすものを、不良な突起電極と判定し、総合評価欄に「×」と表記した。また、クラック発生の可能性があるか、又は比抵抗評価で「△」のいずれか1つを満たすものについては、総合評価欄に「△」と表記した。
[セラミック基板の作製]
(1)セラミックグリーンシートの作製
上記と同様の方法により、厚さ30μmのセラミックグリーンシートを作製した。
上記と同様の方法により、厚さ100μmの拘束シートを作製した。
表3に示す割合となるように、各種導電性粉末、及び、有機バインダを混合し、3本ロールで分散させることにより、突起電極用の導電性ペーストS1~S3を作製した。表3に示す導電性粉末の平均粒径(D50)は、いずれも3μmである。
それぞれの導電性ペーストに対して、上記拘束シートに、レーザー加工により直径200μmの貫通孔を形成した。その後、表4に示すように、各導電性ペーストを貫通孔に充填した。一部の実施例では、導電性ペーストが充填された貫通孔の表面に各導電性ペーストを印刷した。
上記セラミックグリーンシートを積層し、さらに、一方主面に、各導電性ペーストが充填された拘束シートを2枚積層させるとともに、他方主面に、導電性ペーストが充填されていない拘束シートを2枚積層させて圧着することにより、図4A(実施例21及び22)、図5A(実施例23~25及び実施例27~29)又は図6A(実施例26)に示すような複合積層体を得た。
得られた複合積層体を、980~1000℃の範囲にある適当な最高温度で焼成することにより、図4B、図5B又は図6Bに示すような焼成体を得た。
焼成にあたっては、銅が酸化しない酸素濃度となるように、焼成炉の雰囲気を、N2/H2/H2Oを用いて制御を行った。
アルミナ砥粒と水から構成された洗浄液を用いて、上記焼成体に湿式でブラスト照射することにより、拘束シートを除去した。ブラスト圧力を表4に示す。
以上より、図4C、図5C又は図6Cに示すような突起電極が形成されたセラミック基板を得た。
得られたセラミック基板について、拘束シートの残渣評価、及び、突起電極のクラック発生評価を行った。また、突起電極を形成するための導電性ペーストについて、比抵抗評価を行った。
拘束シートの残渣、及び、突起電極のクラックの有無について、10倍の実体顕微鏡を用いて確認した。表4では、有りの場合を×、無しの場合を○とした。
比抵抗の評価方法は、上記と同様である。
表4の「比抵抗」では、比抵抗が7μΩ・cm未満のものを○(良)、比抵抗が7μΩ・cm以上のものを×(不良)と判定した。
表4中、全ての項目で「○」のものを総合評価欄に「○」と表記し、「×」の項目が1つのものを総合評価欄に「△」と表記した。なお、「×」の項目が2つ以上のものは総合評価を「×」とした。
10 基板本体
11 セラミック層
20,20A,20B 突起電極
20a 空孔
21 めっき膜
22 被覆層
23 緻密層
25 外部接続端子
30 第1導電性粉末
31 導電性金属
32 焼結抑制セラミック
40 電子部品
50 樹脂層
100 モジュール
111 セラミックグリーンシート
120 第1導電性ペースト
121 拘束シート
122 樹脂シート
123 第2導電性ペースト
124 導電性ペースト
125 アルミナ基板
200,200A,200B,210 複合積層体
R40 電子部品を実装するための領域
Claims (24)
- セラミック層を有する基板本体と、前記基板本体の一方主面に設けられた柱状の突起電極と、を備えるセラミック基板の製造方法であって、
前記セラミック層となるべきセラミックグリーンシートを準備する工程と、
前記突起電極を形成するための電極形成用シートを準備する工程と、
前記電極形成用シートに貫通孔を形成し、第1導電性粉末を含有する第1導電性ペーストを前記貫通孔に充填する工程と、
前記セラミックグリーンシートを積層するとともに、前記セラミックグリーンシートの積層体の一方主面に、前記第1導電性ペーストが前記貫通孔に充填された前記電極形成用シートを積層することにより、複合積層体を作製する工程と、
前記セラミックグリーンシートが焼結する温度で、前記複合積層体を焼成する工程と、を備え、
前記第1導電性粉末は、導電性金属と、前記導電性金属の粒子の焼結を抑制する焼結抑制セラミックと、を含み、かつ、前記導電性金属の粒子の表面の少なくとも一部に前記焼結抑制セラミックが被覆されていることを特徴とするセラミック基板の製造方法。 - 前記電極形成用シートは、前記セラミックグリーンシートが焼結する温度では実質的に焼結しない拘束シートであり、
前記セラミックグリーンシートが焼結し、前記拘束シートが焼結しない温度で、前記複合積層体を焼成した後、残存する前記拘束シートを除去する請求項1に記載のセラミック基板の製造方法。 - 前記電極形成用シートは、前記セラミックグリーンシートが焼結する温度以下で焼失する樹脂シートであり、
前記複合積層体を焼成する工程において、前記樹脂シートを焼失させる請求項1に記載のセラミック基板の製造方法。 - 前記焼結抑制セラミックは、アルミナ、ジルコニア及びシリカからなる群より選ばれる少なくとも1種を含む請求項1~3のいずれか1項に記載のセラミック基板の製造方法。
- 前記導電性金属は、銅、銀及びニッケルからなる群より選ばれる少なくとも1種を含む請求項1~4のいずれか1項に記載のセラミック基板の製造方法。
- 前記第1導電性ペースト中の前記焼結抑制セラミックの含有量は、前記第1導電性ペースト中の前記導電性金属及び前記焼結抑制セラミックの合計重量に対して10重量%以下である請求項1~5のいずれか1項に記載のセラミック基板の製造方法。
- 前記第1導電性ペースト中の前記焼結抑制セラミックの含有量は、前記第1導電性ペースト中の前記導電性金属及び前記焼結抑制セラミックの合計重量に対して0.3重量%以上である請求項6に記載のセラミック基板の製造方法。
- 前記第1導電性ペーストを前記貫通孔に充填する工程の後、第2導電性粉末を含有する第2導電性ペーストを、前記貫通孔に充填された前記第1導電性ペーストの表面に印刷する工程をさらに備え、
前記第2導電性粉末は、前記導電性金属と、前記焼結抑制セラミックと、を含み、かつ、前記導電性金属の粒子の表面の少なくとも一部に前記焼結抑制セラミックが被覆されており、
前記複合積層体を作製する工程では、前記貫通孔に充填された前記第1導電性ペーストの表面に前記第2導電性ペーストが印刷された前記電極形成用シートを表面に積層する請求項1~7のいずれか1項に記載のセラミック基板の製造方法。 - 前記複合積層体を作製する工程では、前記貫通孔に充填された前記第1導電性ペーストの表面に前記第2導電性ペーストが印刷された前記電極形成用シートを内部にも積層する請求項8に記載のセラミック基板の製造方法。
- 前記第2導電性ペースト中の前記焼結抑制セラミックの含有量は、前記第2導電性ペースト中の前記導電性金属及び前記焼結抑制セラミックの合計重量に対して10重量%以下である請求項8又は9に記載のセラミック基板の製造方法。
- 前記第2導電性ペースト中の前記焼結抑制セラミックの含有量は、前記第2導電性ペースト中の前記導電性金属及び前記焼結抑制セラミックの合計重量に対して0.5重量%以上である請求項10に記載のセラミック基板の製造方法。
- セラミック層を有する基板本体と、前記基板本体の一方主面に設けられた柱状の突起電極と、を備えるセラミック基板であって、
前記基板本体の前記一方主面は、前記突起電極が設けられていない領域に、電子部品を実装するための領域を有し、
前記突起電極は、導電性金属と、前記導電性金属の粒子の焼結を抑制する焼結抑制セラミックと、を含み、かつ、前記導電性金属の粒子がネッキングしたポーラスな構造を有し、
前記導電性金属の粒子の表面の少なくとも一部に前記焼結抑制セラミックが被覆されていることを特徴とするセラミック基板。 - 前記焼結抑制セラミックは、アルミナ、ジルコニア及びシリカからなる群より選ばれる少なくとも1種を含む請求項12に記載のセラミック基板。
- 前記導電性金属は、銅、銀及びニッケルからなる群より選ばれる少なくとも1種を含む請求項12又は13に記載のセラミック基板。
- 前記突起電極中の前記焼結抑制セラミックの含有量は、前記導電性金属及び前記焼結抑制セラミックの合計重量に対して10重量%以下である請求項12~14のいずれか1項に記載のセラミック基板。
- 前記突起電極中の前記焼結抑制セラミックの含有量は、前記導電性金属及び前記焼結抑制セラミックの合計重量に対して0.3重量%以上である請求項15に記載のセラミック基板。
- 前記突起電極は、他の部分よりも空隙率の低い緻密層を表面に有する請求項12~16のいずれか1項に記載のセラミック基板。
- セラミック層を有する基板本体と、前記基板本体の一方主面に設けられた柱状の突起電極と、を備えるセラミック基板であって、
前記基板本体の前記一方主面は、前記突起電極が設けられていない領域に、電子部品を実装するための領域を有し、
前記突起電極は、導電性金属と、前記導電性金属の粒子の焼結を抑制する焼結抑制セラミックと、を含み、かつ、前記導電性金属の粒子がネッキングしたポーラスな構造を有し、
前記突起電極は、他の部分よりも空隙率の低い緻密層を表面に有することを特徴とするセラミック基板。 - 前記突起電極は、前記緻密層を内部にも有する請求項17又は18に記載のセラミック基板。
- 前記突起電極の緻密層は、緻密層以外の部分よりも幅が広い請求項17~19のいずれか1項に記載のセラミック基板。
- 請求項12~20のいずれか1項に記載のセラミック基板と、
前記セラミック基板を構成する基板本体の一方主面に実装された電子部品と、
前記基板本体の前記一方主面に設けられた樹脂層と、を備え、
前記電子部品は、前記基板本体の前記一方主面のうち、突起電極が設けられていない領域に実装されるように前記樹脂層内に配置され、
前記基板本体の前記一方主面には、前記突起電極を含む外部接続端子が設けられ、
前記外部接続端子は、先端が前記樹脂層の表面から露出するように前記樹脂層内に配置されていることを特徴とするモジュール。 - 前記電子部品の表面の少なくとも一部が、前記樹脂層の表面から露出している請求項21に記載のモジュール。
- 前記外部接続端子は、前記突起電極の側面の少なくとも一部を被覆するめっき膜をさらに含む請求項21又は22に記載のモジュール。
- 前記外部接続端子は、前記突起電極の上面の少なくとも一部を被覆する被覆層をさらに含む請求項21~23のいずれか1項に記載のモジュール。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017180249 | 2017-09-20 | ||
JP2017180249 | 2017-09-20 | ||
JP2018023074 | 2018-02-13 | ||
JP2018023074 | 2018-02-13 | ||
PCT/JP2018/033380 WO2019059017A1 (ja) | 2017-09-20 | 2018-09-10 | セラミック基板の製造方法、セラミック基板、及び、モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2019059017A1 JPWO2019059017A1 (ja) | 2020-10-01 |
JP7031678B2 true JP7031678B2 (ja) | 2022-03-08 |
Family
ID=65810739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019543556A Active JP7031678B2 (ja) | 2017-09-20 | 2018-09-10 | セラミック基板の製造方法、セラミック基板、及び、モジュール |
Country Status (4)
Country | Link |
---|---|
US (1) | US10854385B2 (ja) |
JP (1) | JP7031678B2 (ja) |
CN (1) | CN111096090B (ja) |
WO (1) | WO2019059017A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN220341049U (zh) * | 2020-12-25 | 2024-01-12 | 株式会社村田制作所 | 电子部件和电路模块 |
CN113225941B (zh) * | 2021-05-12 | 2023-02-07 | 四川锐宏电子科技有限公司 | 盲孔多层高密度电路板制备工艺 |
CN118339930A (zh) * | 2021-12-01 | 2024-07-12 | 株式会社村田制作所 | 电路模块 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002343904A (ja) | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
WO2007049458A1 (ja) | 2005-10-26 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 積層型電子部品、電子装置および積層型電子部品の製造方法 |
JP2012049187A (ja) | 2010-08-24 | 2012-03-08 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
WO2014188760A1 (ja) | 2013-05-21 | 2014-11-27 | 株式会社村田製作所 | モジュール |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3772748A (en) * | 1971-04-16 | 1973-11-20 | Nl Industries Inc | Method for forming electrodes and conductors |
DE69531980T2 (de) * | 1994-08-23 | 2004-07-29 | At & T Corp. | Metallisierung von keramischen Materialien durch Auftrag einer haftenden reduzierbaren Schicht |
JPH0864029A (ja) * | 1994-08-25 | 1996-03-08 | Tokin Corp | 端子電極用ペースト |
JPH0888470A (ja) * | 1994-09-16 | 1996-04-02 | Taiyo Yuden Co Ltd | 電子部品実装用セラミック多層基板及びその製造方法 |
JP3889856B2 (ja) * | 1997-06-30 | 2007-03-07 | 松下電器産業株式会社 | 突起電極付きプリント配線基板の製造方法 |
JP4038611B2 (ja) | 2002-06-04 | 2008-01-30 | 株式会社村田製作所 | セラミックス基板 |
JP4044552B2 (ja) * | 2003-12-08 | 2008-02-06 | 松下電器産業株式会社 | セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール |
US7378049B2 (en) | 2003-12-08 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Method for producing ceramic substrate and electronic component module using ceramic substrate |
JP4416551B2 (ja) * | 2004-03-29 | 2010-02-17 | 日本碍子株式会社 | 多孔質電極及びそれを用いてなる電気化学的セル並びにNOxセンサ素子 |
JP2007123448A (ja) * | 2005-10-26 | 2007-05-17 | Murata Mfg Co Ltd | セラミック基板の製造方法 |
CN1968569A (zh) * | 2005-11-14 | 2007-05-23 | Tdk株式会社 | 复合配线基板及其制造方法 |
TW200920215A (en) * | 2007-10-17 | 2009-05-01 | Murata Manufacturing Co | Multilayer ceramic substrate and process for producing the multilayer ceramic |
US20110250122A1 (en) * | 2008-11-07 | 2011-10-13 | The Regents Of The University Of California | Core-Shell Nanocatalyst For High Temperature Reactions |
US20110222209A1 (en) * | 2008-11-19 | 2011-09-15 | Sanyo Electric Co., Ltd. | Capacitor electrode body, capacitor, capacitor electrode body producing method, and capacitor producing method |
JP5527048B2 (ja) | 2010-06-29 | 2014-06-18 | 株式会社村田製作所 | セラミック多層基板 |
JP4834170B1 (ja) * | 2010-07-12 | 2011-12-14 | 田中貴金属工業株式会社 | 電極形成用の導電微粒子及び金属ペースト並びに電極 |
WO2013129270A1 (ja) * | 2012-02-29 | 2013-09-06 | 株式会社村田製作所 | Esd保護デバイスおよびその製造方法 |
EP3659971B1 (en) * | 2012-10-29 | 2024-07-03 | Alpha Assembly Solutions Inc. | Sintering powder |
CN105164875B (zh) | 2013-05-08 | 2017-07-18 | 株式会社村田制作所 | Esd保护装置 |
JP6491602B2 (ja) * | 2013-10-30 | 2019-03-27 | 株式会社カネカ | 太陽電池の製造方法、および太陽電池モジュールの製造方法 |
CN110024498B (zh) * | 2016-12-08 | 2021-12-31 | 株式会社村田制作所 | 多层陶瓷基板以及电子装置 |
-
2018
- 2018-09-10 CN CN201880060686.XA patent/CN111096090B/zh active Active
- 2018-09-10 JP JP2019543556A patent/JP7031678B2/ja active Active
- 2018-09-10 WO PCT/JP2018/033380 patent/WO2019059017A1/ja active Application Filing
-
2020
- 2020-03-17 US US16/821,232 patent/US10854385B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002343904A (ja) | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
WO2007049458A1 (ja) | 2005-10-26 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 積層型電子部品、電子装置および積層型電子部品の製造方法 |
JP2012049187A (ja) | 2010-08-24 | 2012-03-08 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
WO2014188760A1 (ja) | 2013-05-21 | 2014-11-27 | 株式会社村田製作所 | モジュール |
Also Published As
Publication number | Publication date |
---|---|
JPWO2019059017A1 (ja) | 2020-10-01 |
CN111096090A (zh) | 2020-05-01 |
WO2019059017A1 (ja) | 2019-03-28 |
CN111096090B (zh) | 2023-04-21 |
US10854385B2 (en) | 2020-12-01 |
US20200219652A1 (en) | 2020-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4507012B2 (ja) | 多層セラミック基板 | |
CN100511507C (zh) | 陶瓷电子零件及其制造方法 | |
JP7031678B2 (ja) | セラミック基板の製造方法、セラミック基板、及び、モジュール | |
KR20180116746A (ko) | 외부전극용 도전성 페이스트 및 그 외부전극용 도전성 페이스트를 이용하여 제조하는 전자부품의 제조 방법 | |
WO2010087221A1 (ja) | 積層型電子部品 | |
JP2021176202A (ja) | セラミック基板及び電子部品内蔵モジュール | |
JP5293605B2 (ja) | セラミック多層基板及びその製造方法 | |
CN103093959A (zh) | 多层陶瓷电子元件的制造方法 | |
CN114255987A (zh) | 陶瓷电子部件 | |
CN109076709B (zh) | 多层陶瓷基板 | |
CN114255992A (zh) | 陶瓷电子部件的制造方法 | |
JP5582069B2 (ja) | セラミック多層基板 | |
US8231961B2 (en) | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate | |
JP2008204980A (ja) | 多層セラミック基板とその製造方法 | |
JP5780035B2 (ja) | セラミック電子部品 | |
JP4844317B2 (ja) | セラミック電子部品およびその製造方法 | |
JP4782397B2 (ja) | 導体ペーストおよびそれを用いた配線基板の製造方法 | |
JP3630372B2 (ja) | 多層セラミック基板およびその製造方法 | |
US8241449B2 (en) | Method for producing ceramic body | |
JP2007221115A (ja) | 導体ペースト及び多層セラミック基板の製造方法 | |
JP5648682B2 (ja) | 金属ベース基板 | |
JP2007142223A (ja) | セラミック基板の製造方法 | |
JP5122935B2 (ja) | 電子部品検査治具用多層セラミック基板の製造方法 | |
JP5184924B2 (ja) | 多層セラミック基板及びその製造方法 | |
JP7073996B2 (ja) | 多層セラミック基板の製造方法、及び、多層セラミック基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211215 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20211215 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20211222 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7031678 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |