JP7031678B2 - セラミック基板の製造方法、セラミック基板、及び、モジュール - Google Patents
セラミック基板の製造方法、セラミック基板、及び、モジュール Download PDFInfo
- Publication number
- JP7031678B2 JP7031678B2 JP2019543556A JP2019543556A JP7031678B2 JP 7031678 B2 JP7031678 B2 JP 7031678B2 JP 2019543556 A JP2019543556 A JP 2019543556A JP 2019543556 A JP2019543556 A JP 2019543556A JP 7031678 B2 JP7031678 B2 JP 7031678B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- sintering
- ceramic substrate
- conductive metal
- conductive paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 287
- 239000000758 substrate Substances 0.000 title claims description 200
- 238000004519 manufacturing process Methods 0.000 title claims description 51
- 239000010410 layer Substances 0.000 claims description 98
- 229910052751 metal Inorganic materials 0.000 claims description 96
- 239000002184 metal Substances 0.000 claims description 96
- 239000011347 resin Substances 0.000 claims description 75
- 229920005989 resin Polymers 0.000 claims description 75
- 238000005245 sintering Methods 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 56
- 239000002131 composite material Substances 0.000 claims description 46
- 239000000843 powder Substances 0.000 claims description 36
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 35
- 239000002245 particle Substances 0.000 claims description 35
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 34
- 230000002401 inhibitory effect Effects 0.000 claims description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 31
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 30
- 229910052802 copper Inorganic materials 0.000 claims description 25
- 239000010949 copper Substances 0.000 claims description 25
- 238000010304 firing Methods 0.000 claims description 25
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 24
- 238000007747 plating Methods 0.000 claims description 22
- 229910052759 nickel Inorganic materials 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 229910052709 silver Inorganic materials 0.000 claims description 15
- 239000004332 silver Substances 0.000 claims description 15
- 239000011247 coating layer Substances 0.000 claims description 12
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 11
- 238000011049 filling Methods 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- 238000011156 evaluation Methods 0.000 description 23
- 239000004020 conductor Substances 0.000 description 14
- 229910010293 ceramic material Inorganic materials 0.000 description 12
- 239000011521 glass Substances 0.000 description 9
- 239000011230 binding agent Substances 0.000 description 8
- 238000002360 preparation method Methods 0.000 description 8
- 239000002002 slurry Substances 0.000 description 8
- 230000007847 structural defect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000002923 metal particle Substances 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000001629 suppression Effects 0.000 description 6
- 239000000945 filler Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- -1 alumina Chemical class 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 238000007606 doctor blade method Methods 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 239000011148 porous material Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000004014 plasticizer Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 241000209094 Oryza Species 0.000 description 2
- 235000007164 Oryza sativa Nutrition 0.000 description 2
- 239000006061 abrasive grain Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005422 blasting Methods 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000004880 explosion Methods 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000000452 restraining effect Effects 0.000 description 2
- 235000009566 rice Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000001680 brushing effect Effects 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000003112 inhibitor Substances 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/10—Metal-oxide dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、セラミック基板の製造方法、セラミック基板、及び、モジュールに関する。
従来、セラミック基板等の基板と、上記基板の一方主面に設けられた樹脂層と、上記基板の一方主面に実装された電子部品と、先端が上記樹脂層の表面から露出する外部接続端子と、を備えるモジュールが知られている。
外部接続端子は柱状の突起電極を含んでおり、例えば、導電性金属からなる金属ピンや、導電性金属の粒子の焼結体等が突起電極として用いられている。
突起電極ではなく、積層セラミックコンデンサ等の電子部品の端子電極を形成する技術として、特許文献１には、低抵抗金属とガラス成分等が分散した端子電極用ペースト中に、ジルコニア、マグネシア及びアルミナのうちの少なくとも一種類を添加することが開示されている。特許文献１によれば、ジルコニア、マグネシア、アルミナ等の無機材料は低抵抗金属との反応性が低く、低抵抗金属の急激な焼結反応を抑えることができるため、焼結時の収縮が緩和され、緻密な端子電極が得られるとされている。
特許文献１に記載の端子電極用ペーストを用いて突起電極を形成しようとした場合、端子電極と異なり、一定の高さを有する柱状の電極を形成する必要があるため、焼結時の収縮を抑制するためにアルミナ等の添加量を増加せざるを得ない。しかし、アルミナ等の添加量が多くなるほど、突起電極の比抵抗が高くなってしまう。一方、突起電極の比抵抗を低くするためにアルミナ等の添加量を少なくすると、焼結時の収縮を充分に抑制することができないため、クラック等の構造欠陥が突起電極に発生してしまう。
本発明は上記の問題を解決するためになされたものであり、クラック等の構造欠陥の発生が防止され、かつ、比抵抗が低い突起電極を有するセラミック基板の製造方法、及び、セラミック基板を提供することを目的とする。本発明はまた、上記セラミック基板を備えるモジュールを提供することを目的とする。
本発明のセラミック基板の製造方法は、セラミック層を有する基板本体と、上記基板本体の一方主面に設けられた柱状の突起電極と、を備えるセラミック基板の製造方法であって、上記セラミック層となるべきセラミックグリーンシートを準備する工程と、上記突起電極を形成するための電極形成用シートを準備する工程と、上記電極形成用シートに貫通孔を形成し、第１導電性粉末を含有する第１導電性ペーストを上記貫通孔に充填する工程と、上記セラミックグリーンシートを積層するとともに、上記セラミックグリーンシートの積層体の一方主面に、上記第１導電性ペーストが上記貫通孔に充填された上記電極形成用シートを積層することにより、複合積層体を作製する工程と、上記セラミックグリーンシートが焼結する温度で、上記複合積層体を焼成する工程と、を備え、上記第１導電性粉末は、導電性金属と、上記導電性金属の粒子の焼結を抑制する焼結抑制セラミックと、を含み、かつ、上記導電性金属の粒子の表面の少なくとも一部に上記焼結抑制セラミックが被覆されていることを特徴とする。
本発明のセラミック基板の製造方法の一実施形態において、上記電極形成用シートは、上記セラミックグリーンシートが焼結する温度では実質的に焼結しない拘束シートである。この場合、上記セラミックグリーンシートが焼結し、上記拘束シートが焼結しない温度で、上記複合積層体を焼成した後、残存する上記拘束シートを除去する。
本発明のセラミック基板の製造方法の一実施形態において、上記電極形成用シートは、上記セラミックグリーンシートが焼結する温度以下で焼失する樹脂シートである。この場合、上記複合積層体を焼成する工程において、上記樹脂シートを焼失させる。
本発明のセラミック基板の製造方法において、上記焼結抑制セラミックは、アルミナ、ジルコニア及びシリカからなる群より選ばれる少なくとも１種を含むことが好ましい。
本発明のセラミック基板の製造方法において、上記導電性金属は、銅、銀及びニッケルからなる群より選ばれる少なくとも１種を含むことが好ましい。
本発明のセラミック基板の製造方法において、上記第１導電性ペースト中の上記焼結抑制セラミックの含有量は、上記第１導電性ペースト中の上記導電性金属及び上記焼結抑制セラミックの合計重量に対して１０重量％以下であることが好ましい。また、上記第１導電性ペースト中の上記焼結抑制セラミックの含有量は、上記第１導電性ペースト中の上記導電性金属及び上記焼結抑制セラミックの合計重量に対して０．３重量％以上であることが好ましい。
本発明のセラミック基板の製造方法は、上記第１導電性ペーストを上記貫通孔に充填する工程の後、第２導電性粉末を含有する第２導電性ペーストを、上記貫通孔に充填された上記第１導電性ペーストの表面に印刷する工程をさらに備え、上記第２導電性粉末は、上記導電性金属と、上記焼結抑制セラミックと、を含み、かつ、上記導電性金属の粒子の表面の少なくとも一部に上記焼結抑制セラミックが被覆されており、上記複合積層体を作製する工程では、上記貫通孔に充填された上記第１導電性ペーストの表面に上記第２導電性ペーストが印刷された上記電極形成用シートを表面に積層することが好ましい。
上記複合積層体を作製する工程では、上記貫通孔に充填された上記第１導電性ペーストの表面に上記第２導電性ペーストが印刷された上記電極形成用シートを内部にも積層することが好ましい。
上記第２導電性ペースト中の上記焼結抑制セラミックの含有量は、上記第２導電性ペースト中の上記導電性金属及び上記焼結抑制セラミックの合計重量に対して１０重量％以下であることが好ましい。また、上記第２導電性ペースト中の上記焼結抑制セラミックの含有量は、上記第２導電性ペースト中の上記導電性金属及び上記焼結抑制セラミックの合計重量に対して０．５重量％以上であることが好ましい。
本発明のセラミック基板は、セラミック層を有する基板本体と、上記基板本体の一方主面に設けられた柱状の突起電極と、を備えるセラミック基板であって、上記基板本体の上記一方主面は、上記突起電極が設けられていない領域に、電子部品を実装するための領域を有し、上記突起電極は、導電性金属と、上記導電性金属の粒子の焼結を抑制する焼結抑制セラミックと、を含み、かつ、上記導電性金属の粒子がネッキングしたポーラスな構造を有することを特徴とする。
本発明のセラミック基板において、上記焼結抑制セラミックは、アルミナ、ジルコニア及びシリカからなる群より選ばれる少なくとも１種を含むことが好ましい。
本発明のセラミック基板において、上記導電性金属は、銅、銀及びニッケルからなる群より選ばれる少なくとも１種を含むことが好ましい。
本発明のセラミック基板において、上記突起電極中の上記焼結抑制セラミックの含有量は、上記導電性金属及び上記焼結抑制セラミックの合計重量に対して１０重量％以下であることが好ましい。また、上記突起電極中の上記焼結抑制セラミックの含有量は、上記導電性金属及び上記焼結抑制セラミックの合計重量に対して０．３重量％以上であることが好ましい。
本発明のセラミック基板においては、上記導電性金属の粒子の表面の少なくとも一部に上記焼結抑制セラミックが被覆されていてもよい。
本発明のセラミック基板において、上記突起電極は、他の部分よりも空隙率の低い緻密層を表面に有することが好ましい。
上記突起電極は、上記緻密層を内部にも有することが好ましい。
上記突起電極の緻密層は、緻密層以外の部分よりも幅が広いことが好ましい。
本発明のモジュールは、本発明のセラミック基板と、上記セラミック基板を構成する基板本体の一方主面に実装された電子部品と、上記基板本体の上記一方主面に設けられた樹脂層と、を備え、上記電子部品は、上記基板本体の上記一方主面のうち、突起電極が設けられていない領域に実装されるように上記樹脂層内に配置され、上記基板本体の上記一方主面には、上記突起電極を含む外部接続端子が設けられ、上記外部接続端子は、先端が上記樹脂層の表面から露出するように上記樹脂層内に配置されていることを特徴とする。
本発明のモジュールにおいては、上記電子部品の表面の少なくとも一部が、上記樹脂層の表面から露出していることが好ましい。
本発明のモジュールにおいて、上記外部接続端子は、上記突起電極の側面の少なくとも一部を被覆するめっき膜をさらに含むことが好ましい。また、上記外部接続端子は、上記突起電極の上面の少なくとも一部を被覆する被覆層をさらに含むことが好ましい。
本発明によれば、クラック等の構造欠陥の発生が防止され、かつ、比抵抗が低い突起電極を有するセラミック基板を提供することができる。
以下、本発明のセラミック基板の製造方法、セラミック基板、及び、モジュールについて説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
［セラミック基板］
まず、本発明のセラミック基板について説明する。
図１は、本発明のセラミック基板の一例を模式的に示す断面図である。
図１に示すセラミック基板１は、基板本体１０と、基板本体１０の一方主面に設けられた柱状の突起電極２０と、を備える。図１に示すセラミック基板１では、基板本体１０は、積層された複数のセラミック層１１を有している。
まず、本発明のセラミック基板について説明する。
図１は、本発明のセラミック基板の一例を模式的に示す断面図である。
図１に示すセラミック基板１は、基板本体１０と、基板本体１０の一方主面に設けられた柱状の突起電極２０と、を備える。図１に示すセラミック基板１では、基板本体１０は、積層された複数のセラミック層１１を有している。
突起電極２０は、基板本体１０の配線導体（図示せず）と電気的に接続されている。図１には示されていないが、基板本体１０は、セラミック層１１間に設けられた内部導体、基板本体１０の一方主面及び他方主面に設けられた外部導体、セラミック層１１を厚み方向に貫通するビア導体等の配線導体を有しており、特定の配線導体が突起電極２０と電気的に接続されている。例えば、突起電極２０は、基板本体１０の表面に設けられた外部導体と接続されていてもよいし、基板本体１０の表面に露出するビア導体と接続されていてもよい。
図１に示すセラミック基板１を用いることにより、後述する図８（ａ）に示すモジュール１００を作製することができる。そのため、基板本体１０の一方主面は、突起電極２０が設けられていない領域に、電子部品を実装するための領域Ｒ４０を有している。
本発明のセラミック基板において、基板本体を構成するセラミック層は、低温焼結セラミック材料を含有することが好ましい。低温焼結セラミック材料とは、セラミック材料のうち、１０００℃以下の焼成温度で焼結可能であり、銅や銀等との同時焼成が可能である材料を意味する。
セラミック層に含有される低温焼結セラミック材料としては、例えば、クオーツやアルミナ、フォルステライト等のセラミック材料にホウ珪酸ガラスを混合してなるガラス複合系低温焼結セラミック材料、ＺｎＯ－ＭｇＯ－Ａｌ２Ｏ３－ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系低温焼結セラミック材料、ＢａＯ－Ａｌ２Ｏ３－ＳｉＯ２系セラミック材料やＡｌ２Ｏ３－ＣａＯ－ＳｉＯ２－ＭｇＯ－Ｂ２Ｏ３系セラミック材料等を用いた非ガラス系低温焼結セラミック材料等が挙げられる。
本発明のセラミック基板において、突起電極は、モジュールとした際の外部接続端子として機能するものである。
本発明のセラミック基板においては、突起電極が、導電性金属と、上記導電性金属の焼結を抑制する焼結抑制セラミックと、を含み、かつ、上記導電性金属の粒子がネッキングしたポーラスな構造を有することを特徴としている。
本明細書において、ポーラスな構造（ｐｏｒｏｕｓ ｓｔｒｕｃｔｕｒｅ）とは、多数の空孔（ｐｏｒｅ）を有する構造を意味する。なお、ここでいう空孔（ｐｏｒｅ）は、クラックのような大きな空洞（ｖｏｉｄ）とは区別される。
突起電極の空隙率は特に限定されないが、空隙率が高すぎると、突起電極自体の物理的強度が劣化しやすくなる。そのため、突起電極の空隙率は、５０％以下であることが好ましい。
図２は、突起電極の一例を模式的に示す断面図である。
図２に示すように、基板本体１０の一方主面に設けられた突起電極２０は、多数の空孔２０ａを有するポーラスな構造を有している。具体的には、ネッキングした導電性金属３１の界面間にポーラスな部分（空孔２０ａ）が発生している。なお、図２では、焼結抑制セラミックは省略している。
図２に示すように、基板本体１０の一方主面に設けられた突起電極２０は、多数の空孔２０ａを有するポーラスな構造を有している。具体的には、ネッキングした導電性金属３１の界面間にポーラスな部分（空孔２０ａ）が発生している。なお、図２では、焼結抑制セラミックは省略している。
本発明のセラミック基板においては、図２に示すように、突起電極の全体がポーラスな構造を有している。
「突起電極の全体がポーラスな構造を有している」とは、図２に示すような突起電極の断面観察において、突起電極の断面を基板本体の表面に平行な線で３等分してできる３つの領域における空隙率を求めたとき、３つの領域における空隙率がほぼ同じ（好ましくは最大値と最小値の比が２以下）であることを意味する。なお、突起電極が緻密層を有する場合には、緻密層を除いた部分の空隙率を求め、３つの領域における空隙率が上記の関係にあればよい。
「突起電極の全体がポーラスな構造を有している」とは、図２に示すような突起電極の断面観察において、突起電極の断面を基板本体の表面に平行な線で３等分してできる３つの領域における空隙率を求めたとき、３つの領域における空隙率がほぼ同じ（好ましくは最大値と最小値の比が２以下）であることを意味する。なお、突起電極が緻密層を有する場合には、緻密層を除いた部分の空隙率を求め、３つの領域における空隙率が上記の関係にあればよい。
突起電極の空隙率は、以下の方法により求められる。
突起電極に蛍光液を含浸し、蛍光液を硬化させた後、突起電極の断面を蛍光顕微鏡により観察する。このとき、蛍光液が含浸した部分（空隙部）の面積と、蛍光液が含浸していない部分（胴体部）の面積の比を空隙率とする。
突起電極に蛍光液を含浸し、蛍光液を硬化させた後、突起電極の断面を蛍光顕微鏡により観察する。このとき、蛍光液が含浸した部分（空隙部）の面積と、蛍光液が含浸していない部分（胴体部）の面積の比を空隙率とする。
後述の図９に示すような方法でモジュールを製造する場合、めっきリフロー後に突起電極の内部に一部めっき液が残存することがある。かかる場合、はんだリフロー時に気化しためっき液が、突起電極からはんだ層に出る際の圧力で、はんだ爆ぜの不良が発生する。
しかしながら、突起電極の全体がポーラスな構造を有している場合には、突起電極がポーラスな構造を有していない場合や突起電極の一部がポーラスな構造を有している場合に比べて、圧力が軽減されるため、はんだ爆ぜの不良が少なくなる。
しかしながら、突起電極の全体がポーラスな構造を有している場合には、突起電極がポーラスな構造を有していない場合や突起電極の一部がポーラスな構造を有している場合に比べて、圧力が軽減されるため、はんだ爆ぜの不良が少なくなる。
本発明のセラミック基板において、突起電極は、導電性金属の粒子の表面に焼結抑制セラミックが被覆された第１導電性粉末を含有する第１導電性ペーストを用いて形成されることが好ましい。この場合、後述するように、導電性金属の粒子が焼結する際、収縮が抑制された状態で導電性金属の粒子がネッキングする。その結果、得られる突起電極は、形状を維持することができる程度の強度を有するポーラスな構造となるため、クラック等の構造欠陥の発生が防止される。
本発明のセラミック基板において、突起電極は、基板本体との同時焼成によって形成されることが好ましい。例えば、後述するように、第１導電性ペーストが貫通孔に充填された電極形成用シートをセラミックグリーンシートの積層体の主面に積層した複合積層体を焼成し、電極形成用シートを除去することにより、突起電極を形成することが好ましい。
この場合、電極形成用シートに形成する貫通孔の大きさや間隔を調整することによって、所望の突起電極を形成することができる。
この場合、電極形成用シートに形成する貫通孔の大きさや間隔を調整することによって、所望の突起電極を形成することができる。
突起電極に含まれる導電性金属の種類は特に限定されないが、例えば、銅、銀、ニッケル、パラジウム及びこれらの合金等の金属が挙げられる。導電性金属は、銅、銀及びニッケルからなる群より選ばれる少なくとも１種を含むことが好ましく、銅、銀及びニッケルからなる群より選ばれるいずれか１種を含むことがより好ましく、銅、銀及びニッケルからなる群より選ばれるいずれか１種であることがさらに好ましい。
導電性金属の粒子の焼結を抑制することができる限り、突起電極に含まれる焼結抑制セラミックの種類は特に限定されないが、例えば、アルミナ、ジルコニア、シリカ等の金属酸化物が挙げられる。焼結抑制セラミックは、アルミナ、ジルコニア及びシリカからなる群より選ばれる少なくとも１種を含むことが好ましく、アルミナ、ジルコニア及びシリカからなる群より選ばれるいずれか１種を含むことがより好ましく、アルミナ、ジルコニア及びシリカからなる群より選ばれるいずれか１種であることがさらに好ましい。
突起電極中の焼結抑制セラミックの含有量は特に限定されないが、突起電極の比抵抗を低くする観点から、導電性金属及び焼結抑制セラミックの合計重量に対して１０重量％以下であることが好ましい。また、構造欠陥の発生を防止する観点から、導電性金属及び焼結抑制セラミックの合計重量に対して０．３重量％以上であることが好ましい。
なお、突起電極が導電性金属及び焼結抑制セラミックを含むことは、突起電極の元素分析によって確認することができる。例えば、突起電極が導電性金属として銅、焼結抑制セラミックとしてアルミナを含む場合、Ｃｕ、Ａｌ及びＯの各元素が検出される。
本発明のセラミック基板を構成する突起電極においては、導電性金属の粒子の表面の一部に焼結抑制セラミックが被覆されていてもよいが、焼結抑制セラミックが被覆されていなくてもよい。
本発明のセラミック基板において、突起電極は、導電性金属及び焼結抑制セラミック以外の成分を含んでもよいが、突起電極が緻密な構造となることを防止する観点からは、ガラス成分を実質的に含まないことが好ましい。
本発明のセラミック基板において、突起電極の高さは特に限定されないが、本発明の製造方法により上記セラミック基板を製造する場合、少なくとも２００μｍ程度の突起電極の高さを形成することが可能である。
本発明のセラミック基板において、突起電極は、他の部分よりも空隙率の低い緻密層を表面に有することが好ましい。突起電極は、上記緻密層を内部にも有することが好ましい。
後述する方法により突起電極を形成する場合、拘束シートを除去する際に突起電極の表面に衝撃が加わる。そのため、突起電極の表面や内部に緻密層が設けられていると、突起電極に生じるクラック等を抑制することができる。
後述する方法により突起電極を形成する場合、拘束シートを除去する際に突起電極の表面に衝撃が加わる。そのため、突起電極の表面や内部に緻密層が設けられていると、突起電極に生じるクラック等を抑制することができる。
本発明のセラミック基板において、突起電極の緻密層は、緻密層以外の部分と同じ幅であってもよいし、緻密層以外の部分よりも幅が狭くてもよいが、緻密層以外の部分よりも幅が広いことが好ましい。
［セラミック基板の製造方法］
本発明のセラミック基板は、好ましくは、以下のように製造される。このようなセラミック基板の製造方法もまた、本発明の１つである。
本発明のセラミック基板は、好ましくは、以下のように製造される。このようなセラミック基板の製造方法もまた、本発明の１つである。
まず、基板本体を構成するセラミック層となるべきセラミックグリーンシートを準備する。
セラミックグリーンシートは、未焼結のセラミック材料として、アルミナとホウケイ酸系ガラスとを混合したガラスセラミックや、焼成中にガラス成分を生成するＢａ－Ａｌ－Ｓｉ－Ｏ系セラミックの原料となる粉末と、有機バインダと溶剤とを含有するセラミックスラリーを、ドクターブレード法等によってシート状に成形したものである。セラミックスラリーには、分散剤、可塑剤等の種々の添加剤が含有されていてもよい。
セラミックグリーンシートは、未焼結のセラミック材料として、アルミナとホウケイ酸系ガラスとを混合したガラスセラミックや、焼成中にガラス成分を生成するＢａ－Ａｌ－Ｓｉ－Ｏ系セラミックの原料となる粉末と、有機バインダと溶剤とを含有するセラミックスラリーを、ドクターブレード法等によってシート状に成形したものである。セラミックスラリーには、分散剤、可塑剤等の種々の添加剤が含有されていてもよい。
必要に応じて、特定のセラミックグリーンシート上に、例えば銀又は銅を含有する配線導体用ペーストを用いたスクリーン印刷等により、内部導体又は外部導体となるべきペースト膜を形成する。また、特定のセラミックグリーンシートに、レーザーやメカパンチにより貫通孔を形成し、該貫通孔に上記ペーストを充填することにより、ビア導体となるべきペースト体を形成する。
別途、突起電極を形成するための電極形成用シートを準備する。電極形成用シートについては後述する。
電極形成用シートに貫通孔を形成し、第１導電性粉末を含有する第１導電性ペーストを該貫通孔に充填する。これにより、突起電極となるべきペースト体を形成する。貫通孔は、例えば、レーザーやメカパンチにより形成することができる。また、第１導電性ペーストには、溶剤、有機バインダ等が含まれることが好ましい。
なお、第１導電性ペーストを電極形成用シートの貫通孔に充填した後、第２導電性粉末を含有する第２導電性ペーストを、該貫通孔に充填された第１導電性ペーストの表面に印刷することが好ましい。これにより、突起電極の表面や内部に緻密層となるべきペースト膜を形成することができる。第２導電性ペーストには、溶剤、有機バインダ等が含まれることが好ましい。
続いて、セラミックグリーンシートを積層するとともに、上記セラミックグリーンシートの積層体の一方主面に、第１導電性ペーストが貫通孔に充填された電極形成用シートを積層することにより、複合積層体を作製する。この際、焼成後に得られる突起電極が基板本体の特定の配線導体と電気的に接続されるように各シートを積層する。
電極形成用シートの貫通孔に充填された第１導電性ペーストの表面に第２導電性ペーストを印刷する場合、該貫通孔に充填された第１導電性ペーストの表面に第２導電性ペーストが印刷された電極形成用シートを表面に積層することが好ましく、内部にも積層することがより好ましい。
セラミックグリーンシート及び電極形成用シートを積層する順序は特に限定されず、例えば、セラミックグリーンシートを積層することによりセラミックグリーンシートの積層体を作製した後に電極形成用シートを積層してもよいし、電極形成用シート及びセラミックグリーンシートを順次積層してもよい。
その後、セラミックグリーンシートが焼結する温度で、複合積層体を焼成する。複合積層体を焼成した後、又は、複合積層体を焼成する工程、あるいは両方の工程において、電極形成用シートを除去することにより、突起電極を有するセラミック基板を取り出すことができる。
本発明のセラミック基板の製造方法においては、突起電極を形成するための第１導電性ペーストに含有される第１導電性粉末が、導電性金属と、上記導電性金属の粒子の焼結を抑制する焼結抑制セラミックと、を含み、かつ、上記導電性金属の粒子の表面の少なくとも一部に上記焼結抑制セラミックが被覆されていることを特徴としている。
本発明のセラミック基板の製造方法においては、導電性金属と、上記導電性金属の焼結を抑制する焼結抑制セラミックと、を含み、かつ、上記導電性金属の粒子がネッキングしたポーラスな構造を有する突起電極を形成することができる。上記突起電極の全体がポーラスな構造を有している。
図３Ａ及び図３Ｂは、導電性金属の粒子が焼結する様子を説明する模式図である。
図３Ａに示す第１導電性粉末３０のように、導電性金属３１の粒子の表面に焼結抑制セラミック３２が被覆されていると、焼成過程において、導電性金属３１の粒子のネッキングが抑制される。ただし、焼成過程では、図３Ｂに示すように、焼結抑制セラミック３２が導電性金属３１の粒子の表面で凝集して導電性金属３１が露出し、導電性金属３１が露出した部分から、導電性金属３１の粒子のネッキングが開始し、焼結すると考えられる。一方、焼結抑制セラミック３２が被覆された部分では、導電性金属３１の粒子が焼結しないため、結果として、導電性金属３１の界面間にポーラスな部分が発生すると考えられる。
図３Ａに示す第１導電性粉末３０のように、導電性金属３１の粒子の表面に焼結抑制セラミック３２が被覆されていると、焼成過程において、導電性金属３１の粒子のネッキングが抑制される。ただし、焼成過程では、図３Ｂに示すように、焼結抑制セラミック３２が導電性金属３１の粒子の表面で凝集して導電性金属３１が露出し、導電性金属３１が露出した部分から、導電性金属３１の粒子のネッキングが開始し、焼結すると考えられる。一方、焼結抑制セラミック３２が被覆された部分では、導電性金属３１の粒子が焼結しないため、結果として、導電性金属３１の界面間にポーラスな部分が発生すると考えられる。
このように、本発明のセラミック基板の製造方法においては、焼結時の収縮が抑制されながら、導電性金属の粒子がネッキングしたポーラスな構造を有し、クラック等の構造欠陥の発生が防止された突起電極を形成することができる。
また、導電性金属の粒子の表面に焼結抑制セラミックが被覆された第１導電性粉末を含有する第１導電性ペーストを用いる場合、導電性金属の粉末に焼結抑制セラミックの粉末が添加された導電性粉末を含有する従来の導電性ペーストを用いた場合と比べて、焼結抑制セラミックの量を少なくすることができる。そのため、比抵抗を高くすることなく、クラック等の構造欠陥の発生が防止された突起電極を形成することができる。
本発明のセラミック基板の製造方法において、第１導電性ペーストに含まれる導電性金属の種類は特に限定されないが、例えば、銅、銀、ニッケル、パラジウム及びこれらの合金等の金属が挙げられる。導電性金属は、銅、銀及びニッケルからなる群より選ばれる少なくとも１種を含むことが好ましく、銅、銀及びニッケルからなる群より選ばれるいずれか１種を含むことがより好ましく、銅、銀及びニッケルからなる群より選ばれるいずれか１種であることがさらに好ましい。
導電性金属の粒子の焼結を抑制することができる限り、第１導電性ペーストに含まれる焼結抑制セラミックの種類は特に限定されないが、例えば、アルミナ、ジルコニア、シリカ等の金属酸化物が挙げられる。焼結抑制セラミックは、アルミナ、ジルコニア及びシリカからなる群より選ばれる少なくとも１種を含むことが好ましく、アルミナ、ジルコニア及びシリカからなる群より選ばれるいずれか１種を含むことがより好ましく、アルミナ、ジルコニア及びシリカからなる群より選ばれるいずれか１種であることがさらに好ましい。
第１導電性ペースト中の焼結抑制セラミックの含有量は特に限定されないが、突起電極の比抵抗を低くする観点から、第１導電性ペースト中の導電性金属及び焼結抑制セラミックの合計重量に対して１０重量％以下であることが好ましい。また、構造欠陥の発生を防止する観点から、第１導電性ペースト中の導電性金属及び焼結抑制セラミックの合計重量に対して０．３重量％以上であることが好ましい。
緻密層を形成するための第２導電性ペーストを、電極形成用シートの貫通孔に充填された第１導電性ペーストの表面に印刷する場合、第２導電性ペーストに含有される第２導電性粉末は、第１導電性粉末と同様、導電性金属と焼結抑制セラミックとを含み、かつ、導電性金属の粒子の表面の少なくとも一部に焼結抑制セラミックが被覆されていることが好ましい。
第２導電性ペーストに含まれる導電性金属の種類は特に限定されないが、例えば、銅、銀、ニッケル、パラジウム及びこれらの合金等の金属が挙げられる。第２導電性ペーストに含まれる導電性金属は、第１導電性ペーストに含まれる導電性金属と異なっていてもよいが、第１導電性ペーストに含まれる導電性金属と同じであることが好ましい。
第２導電性ペーストに含まれる焼結抑制セラミックの種類は特に限定されないが、例えば、アルミナ、ジルコニア、シリカ等の金属酸化物が挙げられる。第２導電性ペーストに含まれる焼結抑制セラミックは、第１導電性ペーストに含まれる焼結抑制セラミックと異なっていてもよいが、第１導電性ペーストに含まれる焼結抑制セラミックと同じであることが好ましい。
第２導電性ペースト中の焼結抑制セラミックの含有量は特に限定されないが、突起電極に緻密な層が形成されるよう、第２導電性ペースト中の導電性金属及び焼結抑制セラミックの合計重量に対して１０重量％以下であることが好ましく、また、第２導電性ペースト中の導電性金属及び焼結抑制セラミックの合計重量に対して０．５重量％以上であることが好ましい。
以下、電極形成用シートの具体例について説明する。
電極形成用シートの一例として、セラミックグリーンシートが焼結する温度では実質的に焼結しない拘束シートが挙げられる。この場合、複合積層体を焼成した後、残存する拘束シートを除去することによって、突起電極を有するセラミック基板を取り出すことができる。
拘束シートは、セラミックグリーンシートが焼結する温度では実質的に焼結しない無機材料を含む。具体的には、拘束シートは、上記無機材料として、例えばアルミナ粉末と、有機バインダと溶剤とを含有するスラリーを、ドクターブレード法等によってシート状に成形したものである。上記スラリーには、分散剤、可塑剤等の種々の添加剤が含有されていてもよい。
図４Ａ、図４Ｂ及び図４Ｃは、拘束シートを用いたセラミック基板の製造方法の一例を模式的に示す断面図である。
図４Ａに示すように、セラミックグリーンシート１１１の積層体の一方主面に、第１導電性ペースト１２０が貫通孔に充填された拘束シート１２１が積層された複合積層体２００を作製する。
図４Ａに示す複合積層体２００では、セラミックグリーンシート１１１の積層体の他方主面にも拘束シート１２１が積層されているが、他方主面には拘束シート１２１が積層されていなくてもよい。
セラミックグリーンシート１１１が焼結し、拘束シート１２１が焼結しない温度で、複合積層体２００を焼成する。これにより、図４Ｂに示すように、セラミックグリーンシート１１１はセラミック層１１となり、第１導電性ペースト１２０の充填体は突起電極２０となる。
一方、拘束シート１２１は、焼成時において実質的に焼結しないので収縮が生じず、セラミックグリーンシート１１１の積層体に対して主面方向での収縮を抑制するように作用する。その結果、セラミック基板の寸法精度を高めることができる。
複合積層体２００を焼成した後、残存する拘束シート１２１を除去する。拘束シートを除去する方法としては、例えば、ウェットブラスト、サンドブラスト、ブラッシング等の方法を用いることができる。
その結果、図４Ｃに示すように、セラミック層１１を有する基板本体１０と、基板本体１０の一方主面に設けられた突起電極２０と、を備えるセラミック基板１が得られる。
図５Ａ、図５Ｂ及び図５Ｃは、拘束シートを用いたセラミック基板の製造方法の別の一例を模式的に示す断面図である。
図５Ａでは、第２導電性ペースト１２３が貫通孔の表面に印刷された拘束シート１２１が表面に積層された複合積層体２００Ａを作製する。その他は、図４Ａに示す複合積層体２００と同様である。
セラミックグリーンシート１１１が焼結し、拘束シート１２１が焼結しない温度で、複合積層体２００Ａを焼成する。これにより、図５Ｂに示すように、セラミックグリーンシート１１１はセラミック層１１となり、第１導電性ペースト１２０の充填体及び第２導電性ペースト１２３の膜は突起電極２０Ａとなる。第２導電性ペースト１２３が印刷されていた部分は、第１導電性ペースト１２０が充填されていた部分よりも空隙率の低い緻密層２３となる。
複合積層体２００Ａを焼成した後、残存する拘束シート１２１を除去する。その結果、図５Ｃに示すように、セラミック層１１を有する基板本体１０と、基板本体１０の一方主面に設けられた突起電極２０Ａと、を備えるセラミック基板１Ａが得られる。
図６Ａ、図６Ｂ及び図６Ｃは、拘束シートを用いたセラミック基板の製造方法のさらに別の一例を模式的に示す断面図である。
図６Ａでは、第２導電性ペースト１２３が貫通孔の表面に印刷された拘束シート１２１が表面及び内部に積層された複合積層体２００Ｂを作製する。その他は、図５Ａに示す複合積層体２００Ａと同様である。
セラミックグリーンシート１１１が焼結し、拘束シート１２１が焼結しない温度で、複合積層体２００Ｂを焼成する。これにより、図６Ｂに示すように、セラミックグリーンシート１１１はセラミック層１１となり、第１導電性ペースト１２０の充填体及び第２導電性ペースト１２３は突起電極２０Ｂとなる。図５Ｂと同様、第２導電性ペースト１２３が印刷されていた部分は、第１導電性ペースト１２０が充填されていた部分よりも空隙率の低い緻密層２３となる。
複合積層体２００Ｂを焼成した後、残存する拘束シート１２１を除去する。その結果、図６Ｃに示すように、セラミック層１１を有する基板本体１０と、基板本体１０の一方主面に設けられた突起電極２０Ｂと、を備えるセラミック基板１Ｂが得られる。
例えばブラスト法により拘束シートを除去する場合、ブラストの圧力が低いと、突起電極にクラックは生じないものの、拘束シートの残渣が残るおそれがある。一方、ブラストの圧力が高いと、拘束シートの残渣は残らないものの、突起電極の表面にクラックが生じやすくなる。そこで、突起電極の表面や内部に緻密層を形成することにより、拘束シートの残渣をなくすためにブラストの圧力を高くした場合であっても、突起電極に生じるクラック等を抑制することができる。
電極形成用シートの別の一例として、セラミックグリーンシートが焼結する温度以下で焼失する樹脂シートが挙げられる。この場合、複合積層体を焼成する工程において、樹脂シートを焼失させることによって、突起電極を有するセラミック基板を取り出すことができる。
樹脂シートは、セラミックグリーンシートが焼結する温度以下で焼失する樹脂材料を含む。樹脂シートを構成する樹脂材料としては、例えば、アクリル樹脂、ポリプロピレン樹脂等が挙げられる。
図７Ａ及び図７Ｂは、樹脂シートを用いたセラミック基板の製造方法の一例を模式的に示す断面図である。
図７Ａに示すように、セラミックグリーンシート１１１の積層体の一方主面に、第１導電性ペースト１２０が貫通孔に充填された樹脂シート１２２が積層された複合積層体２１０を作製する。
図７Ａに示す複合積層体２１０では、セラミックグリーンシート１１１の積層体の他方主面にも樹脂シート１２２が積層されているが、他方主面には樹脂シート１２２が積層されていなくてもよい。セラミックグリーンシート１１１の積層体の他方主面には、樹脂シート１２２の代わりに拘束シート１２１が積層されていてもよい。また、セラミックグリーンシート１１１の積層体の一方主面又は他方主面において、樹脂シート１２２の外側に、さらに拘束シート１２１が積層されていてもよい。
セラミックグリーンシート１１１が焼結する温度で、複合積層体２１０を焼成する。これにより、図７Ｂに示すように、セラミックグリーンシート１１１はセラミック層１１となり、第１導電性ペースト１２０の充填体は突起電極２０となる。
一方、樹脂シート１２２は焼失する。その結果、セラミック層１１を有する基板本体１０と、基板本体１０の一方主面に設けられた突起電極２０と、を備えるセラミック基板１が得られる。
電極形成用シートとして樹脂シートを用いる場合においても、拘束シートを用いる場合と同様、第２導電性ペーストが貫通孔の表面に印刷された樹脂シートが表面に積層された複合積層体を作製してもよいし、第２導電性ペーストが貫通孔の表面に印刷された樹脂シートが表面及び内部に積層された複合積層体を作製してもよい。
［モジュール］
本発明のセラミック基板は、ＩＣチップ等の電子部品を基板本体の一方主面に実装し、さらに、樹脂層により封止することによって、モジュールとすることができる。このようなモジュールもまた、本発明の１つである。
本発明のセラミック基板は、ＩＣチップ等の電子部品を基板本体の一方主面に実装し、さらに、樹脂層により封止することによって、モジュールとすることができる。このようなモジュールもまた、本発明の１つである。
図８（ａ）は、本発明のモジュールの一例を模式的に示す断面図であり、図８（ｂ）は、図８（ａ）に示すモジュールの平面図である。なお、図８（ａ）は、図８（ｂ）に示すモジュールのＡ－Ａ線断面図である。
図８（ａ）に示すモジュール１００は、セラミック基板１と、セラミック基板１を構成する基板本体１０の一方主面に実装された電子部品４０と、基板本体１０の一方主面に設けられた樹脂層５０と、を備える。セラミック基板１は、図１に示したように、基板本体１０と、基板本体１０の一方主面に設けられた柱状の突起電極２０と、を備える。
電子部品４０は、基板本体１０の一方主面のうち、突起電極２０が設けられていない領域に実装されるように樹脂層５０内に配置されている。
基板本体１０の一方主面には、突起電極２０を含む外部接続端子２５が設けられ、外部接続端子２５は、先端が樹脂層５０の表面から露出するように樹脂層５０内に配置されている。外部接続端子２５は、モジュール１００を外部のマザー基板等に接続するためのものであり、外部接続端子２５の先端には、はんだバンプ等の接続部材（図示せず）が設けられる。
図８（ａ）に示すモジュール１００では、外部接続端子２５は、突起電極２０に加えて、突起電極２０の側面を被覆するめっき膜２１と、突起電極２０の上面を被覆する被覆層２２と、を含む。また、図８（ｂ）に示すように、電子部品４０を囲むように、複数の外部接続端子２５が設けられている。
本発明のモジュールは、上述した本発明のセラミック基板を備える。すなわち、本発明のモジュールにおいて、セラミック基板は、セラミック層を有する基板本体と、上記基板本体の一方主面に設けられた柱状の突起電極と、を備え、上記突起電極が、導電性金属と、上記導電性金属の粒子の焼結を抑制する焼結抑制セラミックと、を含み、かつ、上記導電性金属の粒子がネッキングしたポーラスな構造を有することを特徴としている。突起電極を含むセラミック基板の具体的な構成については、［セラミック基板］において説明したとおりである。
本発明のモジュールにおいて、基板本体の一方主面には、突起電極を含む外部接続端子が設けられ、外部接続端子は、先端が樹脂層の表面から露出するように樹脂層内に配置されている。外部接続端子の先端は、樹脂層の表面から突出していることが好ましい。
本発明のモジュールにおいて、外部接続端子は、突起電極の側面の少なくとも一部を被覆するめっき膜をさらに含むことが好ましい。この場合、めっき膜の一端が、突起電極の一端と同一平面上にあることがより好ましい。
突起電極の側面にめっき膜が被覆されていると、外部接続端子と樹脂層との密着性が高くなるため、例えばモジュールが加熱された場合でも、外部接続端子と樹脂層との界面における剥離の発生が抑制される。
突起電極の側面にめっき膜が被覆されていると、外部接続端子と樹脂層との密着性が高くなるため、例えばモジュールが加熱された場合でも、外部接続端子と樹脂層との界面における剥離の発生が抑制される。
本発明のモジュールにおいて、外部接続端子は、突起電極の上面の少なくとも一部を被覆する被覆層をさらに含むことが好ましい。この場合、突起電極が樹脂層の表面よりも窪んでおり、被覆層が樹脂層の表面から突出していることがより好ましい。被覆層は、例えば、めっき、スパッタ、蒸着等によって形成される。
突起電極の上面に被覆層が被覆されていると、はんだバンプ等の接続部材と外部接続端子との接続界面に働く応力が緩和されるため、マザー基板等の電子機器との接続信頼性が高くなる。
突起電極の上面に被覆層が被覆されていると、はんだバンプ等の接続部材と外部接続端子との接続界面に働く応力が緩和されるため、マザー基板等の電子機器との接続信頼性が高くなる。
なお、突起電極の表面のうち、基板本体と対向する表面を「突起電極の底面」、突起電極の底面と反対側の表面を「突起電極の上面」という。
本発明のモジュールにおいて、電子部品は、セラミック基板を構成する基板本体の一方主面のうち、突起電極が設けられていない領域に実装されるように樹脂層内に配置されている。電子部品としては、例えば、各種ＩＣ、及び、本発明のモジュールよりも小型の回路モジュールのような電子部品が挙げられる。
本発明のモジュールにおいては、電子部品の表面の少なくとも一部が、樹脂層の表面から露出していることが好ましい。特に、電子部品の表面が、樹脂層の表面と面一であることが好ましい。
本発明のモジュールにおいて、電子部品は、好ましくは、全体が樹脂層により包埋された後に、基板本体側の表面と反対の表面側から研磨加工される。このようにすることで、例えば電子部品がＩＣである場合、取り扱いの難しい薄いＩＣを用いることなく、モジュールの低背化が図られる。
本発明のモジュールにおいて、樹脂層は、例えば、ガラス材料やシリカ等のフィラーを分散させた樹脂材料を用いて形成される。ただし、樹脂層は、樹脂材料単体で形成されてもよい。
本発明のモジュールは、好ましくは、以下のように製造される。
本発明のモジュールの製造方法は、本発明のセラミック基板の製造方法によりセラミック基板を作製する工程と、上記セラミック基板を構成する基板本体の一方主面に電子部品を実装する工程と、上記基板本体の上記一方主面に樹脂層を設ける工程と、を備える。上記電子部品は、上記基板本体の上記一方主面のうち、突起電極が設けられていない領域に実装される。上記基板本体の上記一方主面には、上記突起電極を含む外部接続端子が設けられる。上記樹脂層を設ける工程において、上記電子部品が上記樹脂層内に配置されるとともに、上記外部接続端子の先端が上記樹脂層の表面から露出するように上記外部接続端子が上記樹脂層内に配置される。
本発明のモジュールの製造方法は、本発明のセラミック基板の製造方法によりセラミック基板を作製する工程と、上記セラミック基板を構成する基板本体の一方主面に電子部品を実装する工程と、上記基板本体の上記一方主面に樹脂層を設ける工程と、を備える。上記電子部品は、上記基板本体の上記一方主面のうち、突起電極が設けられていない領域に実装される。上記基板本体の上記一方主面には、上記突起電極を含む外部接続端子が設けられる。上記樹脂層を設ける工程において、上記電子部品が上記樹脂層内に配置されるとともに、上記外部接続端子の先端が上記樹脂層の表面から露出するように上記外部接続端子が上記樹脂層内に配置される。
本発明のモジュールの製造方法では、上記突起電極の側面の少なくとも一部を被覆するめっき膜を形成した後、上記樹脂層を設けることが好ましい。この場合、上記突起電極の側面及び上面を被覆するめっき膜を形成した後、上記樹脂層を設けることがより好ましい。
本発明のモジュールの製造方法では、上記樹脂層の表面から露出した上記突起電極の上面の少なくとも一部を被覆する被覆層を形成することが好ましい。この場合、上記樹脂層の表面よりも窪んだ上記突起電極の上面の少なくとも一部を被覆する被覆層を形成することがより好ましい。
本発明のモジュールの製造方法では、上記電子部品の全体が包埋されるように上記樹脂層を設けた後、上記電子部品及び上記樹脂層を、上記基板本体側の表面と反対の表面側から研磨加工することにより、上記電子部品の表面の少なくとも一部を、上記樹脂層の表面から露出させることが好ましい。
図９Ａ、図９Ｂ、図９Ｃ、図９Ｄ及び図９Ｅは、図８（ａ）に示すモジュールの製造方法の一例を模式的に示す断面図である。
図９Ａでは、セラミック基板１を構成する基板本体１０の一方主面に電子部品４０を実装する。
セラミック基板１は、［セラミック基板］において説明した方法によって作製される。図９Ａでは、セラミック基板１を作製した後、突起電極２０の外表面を被覆するめっき膜２１が形成されている。めっき膜２１は、無電解めっき法等により形成することができる。電子部品４０は、基板本体１０の一方主面のうち、めっき膜２１が被覆された突起電極２０が設けられていない領域に実装される。
セラミック基板１は、［セラミック基板］において説明した方法によって作製される。図９Ａでは、セラミック基板１を作製した後、突起電極２０の外表面を被覆するめっき膜２１が形成されている。めっき膜２１は、無電解めっき法等により形成することができる。電子部品４０は、基板本体１０の一方主面のうち、めっき膜２１が被覆された突起電極２０が設けられていない領域に実装される。
図９Ｂでは、電子部品４０、及び、めっき膜２１が被覆された突起電極２０の全体が包埋されるように、樹脂層５０を基板本体１０の一方主面に設ける。
例えば、樹脂層５０を形成する樹脂材料を基板本体１０の一方主面に塗工する方法等によって、電子部品４０、及び、めっき膜２１が被覆された突起電極２０を樹脂層５０により包埋することができる。
例えば、樹脂層５０を形成する樹脂材料を基板本体１０の一方主面に塗工する方法等によって、電子部品４０、及び、めっき膜２１が被覆された突起電極２０を樹脂層５０により包埋することができる。
図９Ｃでは、電子部品４０及び樹脂層５０を、基板本体１０側の表面と反対の表面側から研磨加工する。
その際、電子部品４０の厚みが基板本体１０に実装される前の状態から減少し、かつ、電子部品４０の研磨断面と、樹脂層５０の研磨断面と、めっき膜２１が被覆された突起電極２０の研磨断面とが面一となるようにすることが好ましい。研磨加工は、例えば、ラップ研磨等の方法によって行うことができる。
その際、電子部品４０の厚みが基板本体１０に実装される前の状態から減少し、かつ、電子部品４０の研磨断面と、樹脂層５０の研磨断面と、めっき膜２１が被覆された突起電極２０の研磨断面とが面一となるようにすることが好ましい。研磨加工は、例えば、ラップ研磨等の方法によって行うことができる。
図９Ｄでは、めっき膜２１が被覆された突起電極２０の露出した上面が樹脂層５０の表面よりも窪むように、研磨断面をエッチングする。
図９Ｅでは、めっき膜２１が被覆された突起電極２０の上面を被覆する被覆層２２を形成する。これにより、外部接続端子２５が形成される。被覆層２２は、無電解めっき法等により形成することができる。
以上により、図８（ａ）に示すモジュール１００が得られる。
本発明のセラミック基板、及び、モジュールは、上記実施形態に限定されるものではなく、例えば、セラミック基板の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。
以下、本発明のセラミック基板の製造方法をより具体的に開示した実施例を示す。なお、本発明は、これらの実施例のみに限定されるものではない。
（実施例１～２０及び比較例１～５）
［セラミック基板の作製］
（１）セラミックグリーンシートの作製
Ｂａ、Ａｌ及びＳｉを主たる成分とするセラミック材料を用意した。各材料を所定の組成になるよう調合し、８００～１０００℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミック粉末を得た。
このセラミック粉末に、トルエン及びエキネンを含む有機溶剤を加え、これらを混合した後、さらに、有機バインダ及び可塑剤を加え、再びこれらを混合することにより、スラリーを得た。
得られたスラリーをドクターブレード法により成形し、厚さ５０μｍのセラミックグリーンシートを作製した。
［セラミック基板の作製］
（１）セラミックグリーンシートの作製
Ｂａ、Ａｌ及びＳｉを主たる成分とするセラミック材料を用意した。各材料を所定の組成になるよう調合し、８００～１０００℃で仮焼した。得られた仮焼粉末をジルコニアボールミルで１２時間粉砕し、セラミック粉末を得た。
このセラミック粉末に、トルエン及びエキネンを含む有機溶剤を加え、これらを混合した後、さらに、有機バインダ及び可塑剤を加え、再びこれらを混合することにより、スラリーを得た。
得られたスラリーをドクターブレード法により成形し、厚さ５０μｍのセラミックグリーンシートを作製した。
（２）拘束シートの作製
粒径０．５μｍ～５．０μｍのアルミナ粉末とアクリル系有機バインダを混合することにより、スラリーを得た。得られたスラリーをドクターブレード法により成形し、厚さ１００μｍの拘束シートを作製した。
粒径０．５μｍ～５．０μｍのアルミナ粉末とアクリル系有機バインダを混合することにより、スラリーを得た。得られたスラリーをドクターブレード法により成形し、厚さ１００μｍの拘束シートを作製した。
（３）突起電極用の導電性ペーストの作製
表１に示す割合となるように、各種導電性粉末、有機バインダ、及び、必要に応じて添加物を混合し、３本ロールで分散させることにより、突起電極用の導電性ペーストＬ１～Ｌ２５を作製した。
表１に示す割合となるように、各種導電性粉末、有機バインダ、及び、必要に応じて添加物を混合し、３本ロールで分散させることにより、突起電極用の導電性ペーストＬ１～Ｌ２５を作製した。
表１に示す導電性粉末の平均粒径（Ｄ５０）は、いずれも３μｍである。また、表１において、例えば「０．２ｗｔ％アルミナコート銅」とは、銅の粒子の表面にアルミナが被覆されており、銅及びアルミナの合計重量に対するアルミナの含有量が０．２重量％である導電性粉末を意味する。
表１において、導電性ペーストＬ２１～Ｌ２５は、本発明の範囲外のものである。
（４）貫通孔の形成と導電性ペーストの充填
それぞれの導電性ペーストに対して、上記拘束シートに、レーザー加工により直径２００μｍの貫通孔を形成した後、各導電性ペーストを貫通孔に充填した。
それぞれの導電性ペーストに対して、上記拘束シートに、レーザー加工により直径２００μｍの貫通孔を形成した後、各導電性ペーストを貫通孔に充填した。
（５）複合積層体の作製
上記セラミックグリーンシートを積層し、さらに、一方主面に、各導電性ペーストが充填された拘束シートを２枚積層させるとともに、他方主面に、導電性ペーストが充填されていない拘束シートを２枚積層させて圧着することにより、図４Ａに示すような複合積層体を得た。
上記セラミックグリーンシートを積層し、さらに、一方主面に、各導電性ペーストが充填された拘束シートを２枚積層させるとともに、他方主面に、導電性ペーストが充填されていない拘束シートを２枚積層させて圧着することにより、図４Ａに示すような複合積層体を得た。
（６）複合積層体の焼成
得られた複合積層体を、９８０～１０００℃の範囲にある適当な最高温度で焼成することにより、図４Ｂに示すような焼成体を得た。
焼成にあたっては、銅が酸化しない酸素濃度となるように、焼成炉の雰囲気を、Ｎ２／Ｈ２／Ｈ２Ｏを用いて制御を行った。
得られた複合積層体を、９８０～１０００℃の範囲にある適当な最高温度で焼成することにより、図４Ｂに示すような焼成体を得た。
焼成にあたっては、銅が酸化しない酸素濃度となるように、焼成炉の雰囲気を、Ｎ２／Ｈ２／Ｈ２Ｏを用いて制御を行った。
（７）拘束シートの除去
アルミナ砥粒と水から構成された洗浄液を用いて、上記焼成体を洗浄することにより、拘束シートを除去した。
以上より、図４Ｃに示すような突起電極が形成されたセラミック基板を得た。
アルミナ砥粒と水から構成された洗浄液を用いて、上記焼成体を洗浄することにより、拘束シートを除去した。
以上より、図４Ｃに示すような突起電極が形成されたセラミック基板を得た。
［特性評価］
得られたセラミック基板について、クラック発生評価を行った。また、突起電極を形成するための導電性ペーストについて、比抵抗評価を行った。
得られたセラミック基板について、クラック発生評価を行った。また、突起電極を形成するための導電性ペーストについて、比抵抗評価を行った。
（１）クラック発生評価
各セラミック基板をエポキシ樹脂に埋め、硬化させた。硬化後、研磨によって、突起電極の断面を露出させて観察し、クラックの有無を確認した。表２の「クラック発生」に、クラックの有無を示す。表２中、「可能性あり」とは、アルミナコート銅のアルミナ含有量が非常に少ない場合、例えば０．２重量％以下の場合、クラック発生の可能性があることを意味する。
各セラミック基板をエポキシ樹脂に埋め、硬化させた。硬化後、研磨によって、突起電極の断面を露出させて観察し、クラックの有無を確認した。表２の「クラック発生」に、クラックの有無を示す。表２中、「可能性あり」とは、アルミナコート銅のアルミナ含有量が非常に少ない場合、例えば０．２重量％以下の場合、クラック発生の可能性があることを意味する。
（２）比抵抗評価
図１０は、比抵抗評価に用いる測定試料を模式的に示す斜視図である。
図１０に示すように、突起電極を形成するための導電性ペースト１２４をアルミナ基板１２５に印刷した。導電性ペーストが印刷されたアルミナ基板を、９８０～１０００℃の範囲にある適当な最高温度で焼成した。焼成後のアルミナ基板上の焼成膜の膜厚と抵抗値を測定し、比抵抗を計算した。
図１０は、比抵抗評価に用いる測定試料を模式的に示す斜視図である。
図１０に示すように、突起電極を形成するための導電性ペースト１２４をアルミナ基板１２５に印刷した。導電性ペーストが印刷されたアルミナ基板を、９８０～１０００℃の範囲にある適当な最高温度で焼成した。焼成後のアルミナ基板上の焼成膜の膜厚と抵抗値を測定し、比抵抗を計算した。
表２の「比抵抗」では、比抵抗が３μΩ・ｃｍ未満のものを◎（優）、比抵抗が３μΩ・ｃｍ以上５μΩ・ｃｍ未満のものを○（良）、比抵抗が５μΩ・ｃｍ以上７μΩ・ｃｍ未満のものを△（可）、比抵抗が７μΩ・ｃｍ以上のものを×（不良）と判定した。
（３）総合評価
表２中、クラックの発生がなく、かつ比抵抗評価で「○」のものを、良好な突起電極と判定し、総合評価欄に「○」と表記し、また、クラックの発生がなく、かつ比抵抗評価で「◎」のものを、より良好な突起電極を判定し、総合評価欄に「◎」と表記した。一方、クラックの発生があるか、又は比抵抗評価で「×」のいずれか１つを満たすものを、不良な突起電極と判定し、総合評価欄に「×」と表記した。また、クラック発生の可能性があるか、又は比抵抗評価で「△」のいずれか１つを満たすものについては、総合評価欄に「△」と表記した。
表２中、クラックの発生がなく、かつ比抵抗評価で「○」のものを、良好な突起電極と判定し、総合評価欄に「○」と表記し、また、クラックの発生がなく、かつ比抵抗評価で「◎」のものを、より良好な突起電極を判定し、総合評価欄に「◎」と表記した。一方、クラックの発生があるか、又は比抵抗評価で「×」のいずれか１つを満たすものを、不良な突起電極と判定し、総合評価欄に「×」と表記した。また、クラック発生の可能性があるか、又は比抵抗評価で「△」のいずれか１つを満たすものについては、総合評価欄に「△」と表記した。
表１及び表２より、導電性金属である銅の粒子の表面に焼結抑制セラミックであるアルミナ、ジルコニア又はシリカが被覆された導電性粉末を含有する導電性ペーストＬ１～Ｌ２０を用いた実施例１～２０では、突起電極に発生するクラックが防止されており、また、突起電極の比抵抗が低かった。
特に、実施例１～１３及び１５～２０の結果より、突起電極の比抵抗を低くする観点からは、導電性ペースト中の焼結抑制セラミックの含有量が、導電性金属及び焼結抑制セラミックの合計重量に対して１０重量％以下であることが好ましいと考えられる。また、実施例４～２０の結果より、クラックの発生を防止する観点からは、導電性ペースト中の焼結抑制セラミックの含有量が、導電性金属及び焼結抑制セラミックの合計重量に対して０．３重量％以上であることが好ましいと考えられる。
これに対し、導電性金属である銅の粉末に焼結抑制セラミックであるアルミナの粉末が添加された導電性粉末を含有する導電性ペーストＬ２１～Ｌ２５を用いた比較例１～５のうち、導電性ペースト中の焼結抑制セラミックの含有量が少ない比較例１及び２では突起電極にクラックが発生し、導電性ペースト中の焼結抑制セラミックの含有量が多い比較例３～５では突起電極の比抵抗が高かった。
（実施例２１～２９）
［セラミック基板の作製］
（１）セラミックグリーンシートの作製
上記と同様の方法により、厚さ３０μｍのセラミックグリーンシートを作製した。
［セラミック基板の作製］
（１）セラミックグリーンシートの作製
上記と同様の方法により、厚さ３０μｍのセラミックグリーンシートを作製した。
（２）拘束シートの作製
上記と同様の方法により、厚さ１００μｍの拘束シートを作製した。
上記と同様の方法により、厚さ１００μｍの拘束シートを作製した。
（３）突起電極用の導電性ペーストの作製
表３に示す割合となるように、各種導電性粉末、及び、有機バインダを混合し、３本ロールで分散させることにより、突起電極用の導電性ペーストＳ１～Ｓ３を作製した。表３に示す導電性粉末の平均粒径（Ｄ５０）は、いずれも３μｍである。
表３に示す割合となるように、各種導電性粉末、及び、有機バインダを混合し、３本ロールで分散させることにより、突起電極用の導電性ペーストＳ１～Ｓ３を作製した。表３に示す導電性粉末の平均粒径（Ｄ５０）は、いずれも３μｍである。
（４）貫通孔の形成と導電性ペーストの充填及び印刷
それぞれの導電性ペーストに対して、上記拘束シートに、レーザー加工により直径２００μｍの貫通孔を形成した。その後、表４に示すように、各導電性ペーストを貫通孔に充填した。一部の実施例では、導電性ペーストが充填された貫通孔の表面に各導電性ペーストを印刷した。
それぞれの導電性ペーストに対して、上記拘束シートに、レーザー加工により直径２００μｍの貫通孔を形成した。その後、表４に示すように、各導電性ペーストを貫通孔に充填した。一部の実施例では、導電性ペーストが充填された貫通孔の表面に各導電性ペーストを印刷した。
（５）複合積層体の作製
上記セラミックグリーンシートを積層し、さらに、一方主面に、各導電性ペーストが充填された拘束シートを２枚積層させるとともに、他方主面に、導電性ペーストが充填されていない拘束シートを２枚積層させて圧着することにより、図４Ａ（実施例２１及び２２）、図５Ａ（実施例２３～２５及び実施例２７～２９）又は図６Ａ（実施例２６）に示すような複合積層体を得た。
上記セラミックグリーンシートを積層し、さらに、一方主面に、各導電性ペーストが充填された拘束シートを２枚積層させるとともに、他方主面に、導電性ペーストが充填されていない拘束シートを２枚積層させて圧着することにより、図４Ａ（実施例２１及び２２）、図５Ａ（実施例２３～２５及び実施例２７～２９）又は図６Ａ（実施例２６）に示すような複合積層体を得た。
（６）複合積層体の焼成
得られた複合積層体を、９８０～１０００℃の範囲にある適当な最高温度で焼成することにより、図４Ｂ、図５Ｂ又は図６Ｂに示すような焼成体を得た。
焼成にあたっては、銅が酸化しない酸素濃度となるように、焼成炉の雰囲気を、Ｎ２／Ｈ２／Ｈ２Ｏを用いて制御を行った。
得られた複合積層体を、９８０～１０００℃の範囲にある適当な最高温度で焼成することにより、図４Ｂ、図５Ｂ又は図６Ｂに示すような焼成体を得た。
焼成にあたっては、銅が酸化しない酸素濃度となるように、焼成炉の雰囲気を、Ｎ２／Ｈ２／Ｈ２Ｏを用いて制御を行った。
（７）拘束シートの除去
アルミナ砥粒と水から構成された洗浄液を用いて、上記焼成体に湿式でブラスト照射することにより、拘束シートを除去した。ブラスト圧力を表４に示す。
以上より、図４Ｃ、図５Ｃ又は図６Ｃに示すような突起電極が形成されたセラミック基板を得た。
アルミナ砥粒と水から構成された洗浄液を用いて、上記焼成体に湿式でブラスト照射することにより、拘束シートを除去した。ブラスト圧力を表４に示す。
以上より、図４Ｃ、図５Ｃ又は図６Ｃに示すような突起電極が形成されたセラミック基板を得た。
［特性評価］
得られたセラミック基板について、拘束シートの残渣評価、及び、突起電極のクラック発生評価を行った。また、突起電極を形成するための導電性ペーストについて、比抵抗評価を行った。
得られたセラミック基板について、拘束シートの残渣評価、及び、突起電極のクラック発生評価を行った。また、突起電極を形成するための導電性ペーストについて、比抵抗評価を行った。
（１）拘束シートの残渣評価、及び、突起電極のクラック発生評価
拘束シートの残渣、及び、突起電極のクラックの有無について、１０倍の実体顕微鏡を用いて確認した。表４では、有りの場合を×、無しの場合を○とした。
拘束シートの残渣、及び、突起電極のクラックの有無について、１０倍の実体顕微鏡を用いて確認した。表４では、有りの場合を×、無しの場合を○とした。
（２）比抵抗評価
比抵抗の評価方法は、上記と同様である。
表４の「比抵抗」では、比抵抗が７μΩ・ｃｍ未満のものを○（良）、比抵抗が７μΩ・ｃｍ以上のものを×（不良）と判定した。
比抵抗の評価方法は、上記と同様である。
表４の「比抵抗」では、比抵抗が７μΩ・ｃｍ未満のものを○（良）、比抵抗が７μΩ・ｃｍ以上のものを×（不良）と判定した。
（３）総合評価
表４中、全ての項目で「○」のものを総合評価欄に「○」と表記し、「×」の項目が１つのものを総合評価欄に「△」と表記した。なお、「×」の項目が２つ以上のものは総合評価を「×」とした。
表４中、全ての項目で「○」のものを総合評価欄に「○」と表記し、「×」の項目が１つのものを総合評価欄に「△」と表記した。なお、「×」の項目が２つ以上のものは総合評価を「×」とした。
実施例２１においては、突起電極にクラックは発生していないものの、ブラスト吐出圧力が低いため、拘束シートの残渣が基板上に残っていた。拘束シートの残渣は、めっき後の電極強度低下を招くおそれがある。
実施例２２においては、ブラスト吐出圧力が高いため、拘束シートの残渣は無いものの、突起電極にクラックが発生した。
一方、実施例２３～２９においては、拘束シートは残らず除去され、緻密層の耐ブラスト性により突起電極にクラックが発生せず、かつ、比抵抗も低かった。
１，１Ａ，１Ｂ セラミック基板
１０ 基板本体
１１ セラミック層
２０，２０Ａ，２０Ｂ 突起電極
２０ａ 空孔
２１ めっき膜
２２ 被覆層
２３ 緻密層
２５ 外部接続端子
３０ 第１導電性粉末
３１ 導電性金属
３２ 焼結抑制セラミック
４０ 電子部品
５０ 樹脂層
１００ モジュール
１１１ セラミックグリーンシート
１２０ 第１導電性ペースト
１２１ 拘束シート
１２２ 樹脂シート
１２３ 第２導電性ペースト
１２４ 導電性ペースト
１２５ アルミナ基板
２００，２００Ａ，２００Ｂ，２１０ 複合積層体
Ｒ４０ 電子部品を実装するための領域
１０ 基板本体
１１ セラミック層
２０，２０Ａ，２０Ｂ 突起電極
２０ａ 空孔
２１ めっき膜
２２ 被覆層
２３ 緻密層
２５ 外部接続端子
３０ 第１導電性粉末
３１ 導電性金属
３２ 焼結抑制セラミック
４０ 電子部品
５０ 樹脂層
１００ モジュール
１１１ セラミックグリーンシート
１２０ 第１導電性ペースト
１２１ 拘束シート
１２２ 樹脂シート
１２３ 第２導電性ペースト
１２４ 導電性ペースト
１２５ アルミナ基板
２００，２００Ａ，２００Ｂ，２１０ 複合積層体
Ｒ４０ 電子部品を実装するための領域
Claims (24)
- セラミック層を有する基板本体と、前記基板本体の一方主面に設けられた柱状の突起電極と、を備えるセラミック基板の製造方法であって、
前記セラミック層となるべきセラミックグリーンシートを準備する工程と、
前記突起電極を形成するための電極形成用シートを準備する工程と、
前記電極形成用シートに貫通孔を形成し、第１導電性粉末を含有する第１導電性ペーストを前記貫通孔に充填する工程と、
前記セラミックグリーンシートを積層するとともに、前記セラミックグリーンシートの積層体の一方主面に、前記第１導電性ペーストが前記貫通孔に充填された前記電極形成用シートを積層することにより、複合積層体を作製する工程と、
前記セラミックグリーンシートが焼結する温度で、前記複合積層体を焼成する工程と、を備え、
前記第１導電性粉末は、導電性金属と、前記導電性金属の粒子の焼結を抑制する焼結抑制セラミックと、を含み、かつ、前記導電性金属の粒子の表面の少なくとも一部に前記焼結抑制セラミックが被覆されていることを特徴とするセラミック基板の製造方法。 - 前記電極形成用シートは、前記セラミックグリーンシートが焼結する温度では実質的に焼結しない拘束シートであり、
前記セラミックグリーンシートが焼結し、前記拘束シートが焼結しない温度で、前記複合積層体を焼成した後、残存する前記拘束シートを除去する請求項１に記載のセラミック基板の製造方法。 - 前記電極形成用シートは、前記セラミックグリーンシートが焼結する温度以下で焼失する樹脂シートであり、
前記複合積層体を焼成する工程において、前記樹脂シートを焼失させる請求項１に記載のセラミック基板の製造方法。 - 前記焼結抑制セラミックは、アルミナ、ジルコニア及びシリカからなる群より選ばれる少なくとも１種を含む請求項１～３のいずれか１項に記載のセラミック基板の製造方法。
- 前記導電性金属は、銅、銀及びニッケルからなる群より選ばれる少なくとも１種を含む請求項１～４のいずれか１項に記載のセラミック基板の製造方法。
- 前記第１導電性ペースト中の前記焼結抑制セラミックの含有量は、前記第１導電性ペースト中の前記導電性金属及び前記焼結抑制セラミックの合計重量に対して１０重量％以下である請求項１～５のいずれか１項に記載のセラミック基板の製造方法。
- 前記第１導電性ペースト中の前記焼結抑制セラミックの含有量は、前記第１導電性ペースト中の前記導電性金属及び前記焼結抑制セラミックの合計重量に対して０．３重量％以上である請求項６に記載のセラミック基板の製造方法。
- 前記第１導電性ペーストを前記貫通孔に充填する工程の後、第２導電性粉末を含有する第２導電性ペーストを、前記貫通孔に充填された前記第１導電性ペーストの表面に印刷する工程をさらに備え、
前記第２導電性粉末は、前記導電性金属と、前記焼結抑制セラミックと、を含み、かつ、前記導電性金属の粒子の表面の少なくとも一部に前記焼結抑制セラミックが被覆されており、
前記複合積層体を作製する工程では、前記貫通孔に充填された前記第１導電性ペーストの表面に前記第２導電性ペーストが印刷された前記電極形成用シートを表面に積層する請求項１～７のいずれか１項に記載のセラミック基板の製造方法。 - 前記複合積層体を作製する工程では、前記貫通孔に充填された前記第１導電性ペーストの表面に前記第２導電性ペーストが印刷された前記電極形成用シートを内部にも積層する請求項８に記載のセラミック基板の製造方法。
- 前記第２導電性ペースト中の前記焼結抑制セラミックの含有量は、前記第２導電性ペースト中の前記導電性金属及び前記焼結抑制セラミックの合計重量に対して１０重量％以下である請求項８又は９に記載のセラミック基板の製造方法。
- 前記第２導電性ペースト中の前記焼結抑制セラミックの含有量は、前記第２導電性ペースト中の前記導電性金属及び前記焼結抑制セラミックの合計重量に対して０．５重量％以上である請求項１０に記載のセラミック基板の製造方法。
- セラミック層を有する基板本体と、前記基板本体の一方主面に設けられた柱状の突起電極と、を備えるセラミック基板であって、
前記基板本体の前記一方主面は、前記突起電極が設けられていない領域に、電子部品を実装するための領域を有し、
前記突起電極は、導電性金属と、前記導電性金属の粒子の焼結を抑制する焼結抑制セラミックと、を含み、かつ、前記導電性金属の粒子がネッキングしたポーラスな構造を有し、
前記導電性金属の粒子の表面の少なくとも一部に前記焼結抑制セラミックが被覆されていることを特徴とするセラミック基板。 - 前記焼結抑制セラミックは、アルミナ、ジルコニア及びシリカからなる群より選ばれる少なくとも１種を含む請求項１２に記載のセラミック基板。
- 前記導電性金属は、銅、銀及びニッケルからなる群より選ばれる少なくとも１種を含む請求項１２又は１３に記載のセラミック基板。
- 前記突起電極中の前記焼結抑制セラミックの含有量は、前記導電性金属及び前記焼結抑制セラミックの合計重量に対して１０重量％以下である請求項１２～１４のいずれか１項に記載のセラミック基板。
- 前記突起電極中の前記焼結抑制セラミックの含有量は、前記導電性金属及び前記焼結抑制セラミックの合計重量に対して０．３重量％以上である請求項１５に記載のセラミック基板。
- 前記突起電極は、他の部分よりも空隙率の低い緻密層を表面に有する請求項１２～１６のいずれか１項に記載のセラミック基板。
- セラミック層を有する基板本体と、前記基板本体の一方主面に設けられた柱状の突起電極と、を備えるセラミック基板であって、
前記基板本体の前記一方主面は、前記突起電極が設けられていない領域に、電子部品を実装するための領域を有し、
前記突起電極は、導電性金属と、前記導電性金属の粒子の焼結を抑制する焼結抑制セラミックと、を含み、かつ、前記導電性金属の粒子がネッキングしたポーラスな構造を有し、
前記突起電極は、他の部分よりも空隙率の低い緻密層を表面に有することを特徴とするセラミック基板。 - 前記突起電極は、前記緻密層を内部にも有する請求項１７又は１８に記載のセラミック基板。
- 前記突起電極の緻密層は、緻密層以外の部分よりも幅が広い請求項１７～１９のいずれか１項に記載のセラミック基板。
- 請求項１２～２０のいずれか１項に記載のセラミック基板と、
前記セラミック基板を構成する基板本体の一方主面に実装された電子部品と、
前記基板本体の前記一方主面に設けられた樹脂層と、を備え、
前記電子部品は、前記基板本体の前記一方主面のうち、突起電極が設けられていない領域に実装されるように前記樹脂層内に配置され、
前記基板本体の前記一方主面には、前記突起電極を含む外部接続端子が設けられ、
前記外部接続端子は、先端が前記樹脂層の表面から露出するように前記樹脂層内に配置されていることを特徴とするモジュール。 - 前記電子部品の表面の少なくとも一部が、前記樹脂層の表面から露出している請求項２１に記載のモジュール。
- 前記外部接続端子は、前記突起電極の側面の少なくとも一部を被覆するめっき膜をさらに含む請求項２１又は２２に記載のモジュール。
- 前記外部接続端子は、前記突起電極の上面の少なくとも一部を被覆する被覆層をさらに含む請求項２１～２３のいずれか１項に記載のモジュール。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017180249 | 2017-09-20 | ||
| JP2017180249 | 2017-09-20 | ||
| JP2018023074 | 2018-02-13 | ||
| JP2018023074 | 2018-02-13 | ||
| PCT/JP2018/033380 WO2019059017A1 (ja) | 2017-09-20 | 2018-09-10 | セラミック基板の製造方法、セラミック基板、及び、モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019059017A1 JPWO2019059017A1 (ja) | 2020-10-01 |
| JP7031678B2 true JP7031678B2 (ja) | 2022-03-08 |
Family
ID=65810739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019543556A Active JP7031678B2 (ja) | 2017-09-20 | 2018-09-10 | セラミック基板の製造方法、セラミック基板、及び、モジュール |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10854385B2 (ja) |
| JP (1) | JP7031678B2 (ja) |
| CN (1) | CN111096090B (ja) |
| WO (1) | WO2019059017A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN220341049U (zh) * | 2020-12-25 | 2024-01-12 | 株式会社村田制作所 | 电子部件和电路模块 |
| CN113225941B (zh) * | 2021-05-12 | 2023-02-07 | 四川锐宏电子科技有限公司 | 盲孔多层高密度电路板制备工艺 |
| CN118339930A (zh) * | 2021-12-01 | 2024-07-12 | 株式会社村田制作所 | 电路模块 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343904A (ja) | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2007049458A1 (ja) | 2005-10-26 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 積層型電子部品、電子装置および積層型電子部品の製造方法 |
| JP2012049187A (ja) | 2010-08-24 | 2012-03-08 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
| WO2014188760A1 (ja) | 2013-05-21 | 2014-11-27 | 株式会社村田製作所 | モジュール |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3772748A (en) * | 1971-04-16 | 1973-11-20 | Nl Industries Inc | Method for forming electrodes and conductors |
| DE69531980T2 (de) * | 1994-08-23 | 2004-07-29 | At & T Corp. | Metallisierung von keramischen Materialien durch Auftrag einer haftenden reduzierbaren Schicht |
| JPH0864029A (ja) * | 1994-08-25 | 1996-03-08 | Tokin Corp | 端子電極用ペースト |
| JPH0888470A (ja) * | 1994-09-16 | 1996-04-02 | Taiyo Yuden Co Ltd | 電子部品実装用セラミック多層基板及びその製造方法 |
| JP3889856B2 (ja) * | 1997-06-30 | 2007-03-07 | 松下電器産業株式会社 | 突起電極付きプリント配線基板の製造方法 |
| JP4038611B2 (ja) | 2002-06-04 | 2008-01-30 | 株式会社村田製作所 | セラミックス基板 |
| JP4044552B2 (ja) * | 2003-12-08 | 2008-02-06 | 松下電器産業株式会社 | セラミック基板の製造方法及びセラミック基板を用いた電子部品モジュール |
| US7378049B2 (en) | 2003-12-08 | 2008-05-27 | Matsushita Electric Industrial Co., Ltd. | Method for producing ceramic substrate and electronic component module using ceramic substrate |
| JP4416551B2 (ja) * | 2004-03-29 | 2010-02-17 | 日本碍子株式会社 | 多孔質電極及びそれを用いてなる電気化学的セル並びにＮＯｘセンサ素子 |
| JP2007123448A (ja) * | 2005-10-26 | 2007-05-17 | Murata Mfg Co Ltd | セラミック基板の製造方法 |
| CN1968569A (zh) * | 2005-11-14 | 2007-05-23 | Tdk株式会社 | 复合配线基板及其制造方法 |
| TW200920215A (en) * | 2007-10-17 | 2009-05-01 | Murata Manufacturing Co | Multilayer ceramic substrate and process for producing the multilayer ceramic |
| US20110250122A1 (en) * | 2008-11-07 | 2011-10-13 | The Regents Of The University Of California | Core-Shell Nanocatalyst For High Temperature Reactions |
| US20110222209A1 (en) * | 2008-11-19 | 2011-09-15 | Sanyo Electric Co., Ltd. | Capacitor electrode body, capacitor, capacitor electrode body producing method, and capacitor producing method |
| JP5527048B2 (ja) | 2010-06-29 | 2014-06-18 | 株式会社村田製作所 | セラミック多層基板 |
| JP4834170B1 (ja) * | 2010-07-12 | 2011-12-14 | 田中貴金属工業株式会社 | 電極形成用の導電微粒子及び金属ペースト並びに電極 |
| WO2013129270A1 (ja) * | 2012-02-29 | 2013-09-06 | 株式会社村田製作所 | Ｅｓｄ保護デバイスおよびその製造方法 |
| EP3659971B1 (en) * | 2012-10-29 | 2024-07-03 | Alpha Assembly Solutions Inc. | Sintering powder |
| CN105164875B (zh) | 2013-05-08 | 2017-07-18 | 株式会社村田制作所 | Esd保护装置 |
| JP6491602B2 (ja) * | 2013-10-30 | 2019-03-27 | 株式会社カネカ | 太陽電池の製造方法、および太陽電池モジュールの製造方法 |
| CN110024498B (zh) * | 2016-12-08 | 2021-12-31 | 株式会社村田制作所 | 多层陶瓷基板以及电子装置 |
-
2018
- 2018-09-10 CN CN201880060686.XA patent/CN111096090B/zh active Active
- 2018-09-10 JP JP2019543556A patent/JP7031678B2/ja active Active
- 2018-09-10 WO PCT/JP2018/033380 patent/WO2019059017A1/ja active Application Filing
-
2020
- 2020-03-17 US US16/821,232 patent/US10854385B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002343904A (ja) | 2001-05-21 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| WO2007049458A1 (ja) | 2005-10-26 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 積層型電子部品、電子装置および積層型電子部品の製造方法 |
| JP2012049187A (ja) | 2010-08-24 | 2012-03-08 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
| WO2014188760A1 (ja) | 2013-05-21 | 2014-11-27 | 株式会社村田製作所 | モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2019059017A1 (ja) | 2020-10-01 |
| CN111096090A (zh) | 2020-05-01 |
| WO2019059017A1 (ja) | 2019-03-28 |
| CN111096090B (zh) | 2023-04-21 |
| US10854385B2 (en) | 2020-12-01 |
| US20200219652A1 (en) | 2020-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4507012B2 (ja) | 多層セラミック基板 | |
| CN100511507C (zh) | 陶瓷电子零件及其制造方法 | |
| JP7031678B2 (ja) | セラミック基板の製造方法、セラミック基板、及び、モジュール | |
| KR20180116746A (ko) | 외부전극용 도전성 페이스트 및 그 외부전극용 도전성 페이스트를 이용하여 제조하는 전자부품의 제조 방법 | |
| WO2010087221A1 (ja) | 積層型電子部品 | |
| JP2021176202A (ja) | セラミック基板及び電子部品内蔵モジュール | |
| JP5293605B2 (ja) | セラミック多層基板及びその製造方法 | |
| CN103093959A (zh) | 多层陶瓷电子元件的制造方法 | |
| CN114255987A (zh) | 陶瓷电子部件 | |
| CN109076709B (zh) | 多层陶瓷基板 | |
| CN114255992A (zh) | 陶瓷电子部件的制造方法 | |
| JP5582069B2 (ja) | セラミック多層基板 | |
| US8231961B2 (en) | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate | |
| JP2008204980A (ja) | 多層セラミック基板とその製造方法 | |
| JP5780035B2 (ja) | セラミック電子部品 | |
| JP4844317B2 (ja) | セラミック電子部品およびその製造方法 | |
| JP4782397B2 (ja) | 導体ペーストおよびそれを用いた配線基板の製造方法 | |
| JP3630372B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US8241449B2 (en) | Method for producing ceramic body | |
| JP2007221115A (ja) | 導体ペースト及び多層セラミック基板の製造方法 | |
| JP5648682B2 (ja) | 金属ベース基板 | |
| JP2007142223A (ja) | セラミック基板の製造方法 | |
| JP5122935B2 (ja) | 電子部品検査治具用多層セラミック基板の製造方法 | |
| JP5184924B2 (ja) | 多層セラミック基板及びその製造方法 | |
| JP7073996B2 (ja) | 多層セラミック基板の製造方法、及び、多層セラミック基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211102 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211215 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20211215 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20211222 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7031678 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |