JP7031282B2 - 半導体装置及びその製造方法、高周波増幅器 - Google Patents

半導体装置及びその製造方法、高周波増幅器 Download PDF

Info

Publication number
JP7031282B2
JP7031282B2 JP2017243625A JP2017243625A JP7031282B2 JP 7031282 B2 JP7031282 B2 JP 7031282B2 JP 2017243625 A JP2017243625 A JP 2017243625A JP 2017243625 A JP2017243625 A JP 2017243625A JP 7031282 B2 JP7031282 B2 JP 7031282B2
Authority
JP
Japan
Prior art keywords
cap layer
gan
layer
semiconductor device
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017243625A
Other languages
English (en)
Other versions
JP2019110256A (ja
Inventor
剛三 牧山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2017243625A priority Critical patent/JP7031282B2/ja
Priority to US16/174,596 priority patent/US10727305B2/en
Publication of JP2019110256A publication Critical patent/JP2019110256A/ja
Application granted granted Critical
Publication of JP7031282B2 publication Critical patent/JP7031282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41766Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及びその製造方法、高周波増幅器に関する。
例えば窒化物半導体を用いた窒化物半導体積層構造を備える半導体装置として、例えばGaNをチャネル層(電子走行層)に用いた高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT;GaN HEMT)がある。
このようなGaN HEMTには、例えば、障壁層(電子供給層)に例えばAlGaN、InAlN、InAlGaNなどを用いたものがある。
また、窒化物半導体積層構造の最表面に、例えばAlGaN、GaNなどを用いたキャップ層を備えるものもある。
特開2008-227501号公報 特開2014-138110号公報
しかしながら、窒化物半導体積層構造の表面を酸化から保護するためにキャップ層を設ける場合、キャップ層は、酸化しやすいAlを含まないものとするのが好ましい。
例えば、キャップ層にGaNを用いることが考えられるが、障壁層に例えばInAlN、InAlGaNなどのInを含む材料を用いる場合、高品質のGaNキャップ層を形成するのは難しい。
そして、品質の良くないGaNキャップ層では、N空孔等によってドナー等が形成され、過剰な正電荷が生じ、例えば閾値電圧やピンチオフ特性等の電気特性に影響を与えることがわかった。
本発明は、障壁層にInを含む材料を用い、GaNを含み、かつ、Alを含まないキャップ層を設ける場合に、例えば閾値電圧やピンチオフ特性等の電気特性に影響を与えないようにすることを目的とする。
1つの態様では、半導体装置は、GaNを含むチャネル層と、Inを含む障壁層とを含み、さらに最表面に、GaNを含み、かつ、Alを含まないキャップ層を含む窒化物半導体積層構造を備え、キャップ層は、Ga/N比が厚さ方向に沿って変化し、N組成が表面側で高く、表面側の反対側で低い
1つの態様では、高周波増幅器は、入力信号を増幅するアンプを備え、アンプは、トランジスタを含み、トランジスタは、GaNを含むチャネル層と、Inを含む障壁層とを含み、さらに最表面に、GaNを含み、かつ、Alを含まないキャップ層を含む窒化物半導体積層構造を備え、キャップ層は、Ga/N比が厚さ方向に沿って変化し、N組成が表面側で高く、表面側の反対側で低い
1つの態様では、半導体装置の製造方法は、GaNを含むチャネル層と、Inを含む障壁層とを含み、さらに最表面に、GaNを含み、かつ、Alを含まないキャップ層を含む窒化物半導体積層構造を形成する工程と、キャップ層のGa/N比を厚さ方向に沿って変化させ、N組成を表面側で高く、表面側の反対側で低くする工程とを含む。
1つの側面として、障壁層にInを含む材料を用い、GaNを含み、かつ、Alを含まないキャップ層を設ける場合に、例えば閾値電圧やピンチオフ特性等の電気特性に影響を与えないようにすることができるという効果を有する。
第1実施形態にかかる半導体装置の構成を示す模式的断面図である。 (A)は、第1実施形態にかかる半導体装置に備えられるGaNキャップ層におけるGa組成の変化を示す図であり、(B)は、第1実施形態にかかる半導体装置に備えられるGaNキャップ層におけるN組成の変化を示す図である。 (A)~(C)は、第1実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 (A)~(E)は、第1実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 (A)~(C)は、第1実施形態にかかる半導体装置の製造方法を説明するための模式的断面図である。 (A)は、GaNキャップ層を備えていないInAlGaN/GaN HEMTの特性(Ids-Vgs特性)を示す図であり、(B)は、品質の良くないGaNキャップ層を備えるInAlGaN/GaN HEMTの特性(Ids-Vgs特性)を示す図である。 第1実施形態にかかる半導体装置であるGaNキャップ層を備えるInAlGaN/GaN HEMTの特性(Ids-Vgs特性)を示す図である。 (A)、(B)は、本発明の課題を説明するための図であって、(A)は、高品質のGaNキャップ層を形成することができた場合のGaNキャップ層、InAlGaN障壁層及びGaN電子走行層における伝導帯エネルギを示すバンド図であり、(B)は、低品質のGaNキャップ層、InAlGaN障壁層及びGaN電子走行層における伝導帯エネルギを示すバンド図である。 第2実施形態の高周波増幅器の構成を示す模式図である。
以下、図面により、本発明の実施の形態にかかる半導体装置及びその製造方法、高周波増幅器について説明する。
[第1実施形態]
まず、第1実施形態にかかる半導体装置及びその製造方法について、図1~図8を参照しながら説明する。
本実施形態にかかる半導体装置は、例えば窒化物半導体を用いた窒化物半導体積層構造を備える半導体装置である。
ここでは、窒化物半導体を用いた電界効果トランジスタ(FET;Field Effect Transistor;FET)、具体的には、例えば高出力デバイスや高周波デバイスに用いられ、GaNを電子走行層(チャネル層)に用い、高濃度の2次元電子ガスを誘起することが可能なIn系窒化物半導体であるInAlGaNを電子供給層(障壁層)に用いた窒化物半導体積層構造(HEMT構造)を備えるInAlGaN/GaN HEMTを例に挙げて説明する。
本実施形態にかかる半導体装置は、例えば図1に示すように、半導体基板1上に積層された複数の半導体層からなる窒化物半導体積層構造2と、窒化物半導体積層構造2の上方に設けられたゲート電極3、ソース電極4及びドレイン電極5と、窒化物半導体積層構造2の表面を覆う絶縁膜6とを備える。
ここでは、窒化物半導体積層構造2は、例えば、半絶縁性のSiC基板1上に、核形成層7、バッファ層8、GaN電子走行層9、AlN中間層10、InAlGaN障壁層(電子供給層)11、GaNキャップ層(表面層)12を順に積層させた構造になっており、GaNキャップ層12が窒化物半導体積層構造2の最表面を構成している。つまり、ここでは、InAlGaN/GaN HEMT上にGaNキャップ層12を積層して窒化物半導体積層構造2を構成している。
なお、このような窒化物半導体積層構造2を有するHEMTをGaN/InAlGaN/AlN/GaN HEMTともいう。また、電子走行層9と障壁層11との間の中間層10は必要に応じて挿入すれば良い。また、核形成層7やバッファ層8も必要に応じて設ければ良い。
そして、GaNキャップ層12上にゲート電極3が形成されており、ゲート電極3を挟んで両側に、InAlGaN障壁層11上に、一対のオーミック電極としてのソース電極4及びドレイン電極5が形成されている。
また、絶縁膜6は、窒化物半導体積層構造2の最表面のGaNキャップ層12の表面、ソース電極4の表面及びドレイン電極5の表面を覆うように形成されている。ここで、絶縁膜6は、例えば窒化珪素膜(SiN膜)などである。
なお、絶縁膜6は、少なくとも窒化物半導体積層構造2の表面を覆っていれば良い。つまり、絶縁膜6は、ソース電極4とゲート電極3との間及びゲート電極3とドレイン電極5との間の半導体表面露出領域を覆っていれば良い。
特に、本実施形態では、GaNキャップ層12は、Ga/N比が厚さ方向に沿って変化している[例えば図2(A)、図2(B)参照]。
ここでは、GaNキャップ層12は、例えば図2(A)に示すように、Ga組成が表面側で低くなっており、表面側の反対側(障壁層側)で高くなっている。また、GaNキャップ層12は、例えば図2(B)に示すように、N組成が表面側で高くなっており、表面側の反対側(障壁層側)で低くなっている。なお、図2(A)は、図1のA-B線に沿う断面におけるGa組成の変化を示しており、図2(B)は、図1のA-B線に沿う断面におけるN組成の変化を示している。
このような構成によって、GaNキャップ層12において、表面側に形成されたGa空孔によるアクセプタによって、N空孔によって形成されるドナーによる過剰な正電荷の影響が抑制されるようにしている(表面ドナーの補償効果)。
また、GaNキャップ層12において、表面側から拡散したNをN空孔に結合させ、N空孔によって形成されるドナーを低減させ、N空孔によって形成されるドナーによる過剰な正電荷の影響が抑制されるようにしている(表面ドナーの低減効果)。
これにより、In系窒化物半導体であるInAlGaN障壁層11上にGaNキャップ層12を設ける場合に、過剰な正電荷の影響が解消され、例えば閾値電圧やピンチオフ特性等の電気特性に影響を与えないようにしている。
また、ここでは、GaNキャップ層12は、Siが1%以上含まれている。つまり、後述するように、Siを含む犠牲膜13を用いて熱処理を行なうことで[例えば図3(B)参照]、上述のように組成が変化しているGaNキャップ層12としているため、GaNキャップ層12は、Siを1%以上含むものとなっている。
なお、ここでは、電子走行層9をGaN電子走行層としているが、GaNを含む電子走行層(チャネル層)であれば良い。
また、ここでは、障壁層11をInAlGaN障壁層としているが、Inを含む障壁層であれば良い。つまり、GaNキャップ層12の下方に配置された障壁層11は、Inを含む材料から構成されているものとすれば良い。
また、ここでは、キャップ層12をGaNキャップ層としているが、GaNを含み、かつ、Alを含まないキャップ層であれば良い。例えば、キャップ層12は、さらにInを含むものであっても良い。つまり、キャップ層12は、InGaNを含み、かつ、Alを含まないキャップ層であっても良い。例えば、キャップ層12をInGaNキャップ層としても良い。この場合も、キャップ層12をGaNキャップ層とする場合と同様の作用、効果が得られる。
また、ここでは、GaNキャップ層12は、Ga組成が表面側で低くなっており、表面側の反対側(障壁層側)で高くなっており、かつ、N組成が表面側で高くなっており、表面側の反対側(障壁層側)で低くなっているが、これに限られるものではない。
例えば、GaNキャップ層12は、Ga組成が表面側で低くなっており、表面側の反対側(障壁層側)で高くなっているだけでも良い。
これにより、GaNキャップ層12において、表面側に形成されたGa空孔によるアクセプタによって、N空孔によって形成されるドナーによる過剰な正電荷の影響を抑制することができる(表面ドナーの補償効果)。
この結果、In系窒化物半導体であるInAlGaN障壁層11上にGaNキャップ層12を設ける場合に、過剰な正電荷の影響が解消され、例えば閾値電圧やピンチオフ特性等の電気特性に影響を与えないようにすることができる。
また、例えば、GaNキャップ層12は、N組成が表面側で高くなっており、表面側の反対側(障壁層側)で低くなっているだけでも良い。
これにより、GaNキャップ層12において、表面側から拡散したNをN空孔に結合させ、N空孔によって形成されるドナーを低減させ、N空孔によって形成されるドナーによる過剰な正電荷の影響を抑制することができる(表面ドナーの低減効果)。
この結果、In系窒化物半導体であるInAlGaN障壁層11上にGaNキャップ層12を設ける場合に、過剰な正電荷の影響が解消され、例えば閾値電圧やピンチオフ特性等の電気特性に影響を与えないようにすることができる。
次に、本実施形態にかかる半導体装置の製造方法について、図3~図5を参照しながら説明する。
まず、図3(A)に示すように、半絶縁性のSiC基板1(半導体基板)上に、例えば有機金属気相成長(MOVPE:metal organic vapor phase epitaxy)法によって、核形成層7、バッファ層8、GaN電子走行層(チャネル層)9、AlN中間層10、InAlGaN電子供給層(障壁層)11及びGaNキャップ層12をこの順でエピタキシャル成長させ、複数の半導体層7~12を積層してなる窒化物半導体積層構造2を形成する。
この場合、SiC基板1上に形成された、核形成層7、バッファ層8、電子走行層9、中間層10、障壁層11及びキャップ層12が窒化物半導体積層構造2(窒化物半導体領域;化合物半導体領域)を構成する。なお、電子走行層9と障壁層11との間の中間層10は必要に応じて挿入すれば良い。
この工程は、GaNを含むチャネル層9と、Inを含む障壁層11とを含み、さらに最表面に、GaNを含み、かつ、Alを含まないキャップ層12を含む窒化物半導体積層構造2を形成する工程である。
次に、図3(B)に示すように、GaNキャップ層12のGa/N比を厚さ方向に沿って変化させる。なお、これ以降は、中間層10は図示を省略している。
つまり、まず、窒化物半導体積層構造2の最表面に備えられるGaNキャップ層12上に、犠牲膜13として例えば窒化珪素膜(SiN膜;絶縁膜)を形成する。
ここでは、例えばプラズマCVD(PCVD)法を用いて、窒化物半導体積層構造2の最表面に備えられるGaNキャップ層12の表面上に、例えばSiH及びNHを原料(原料ガス)として、SiNを例えば厚さ約100nm堆積させて、SiN膜13を形成する。
このようにして形成されたSiN膜13の屈折率(波長633nmの光に対する屈折率)は2.0又はその近傍となり、ストイキオメトリ、即ち、N/Si比が4/3になって化学的量性比の正しい膜となった。なお、屈折率は、エリプソメトリ法を用いて計測した。
そして、約750℃、N雰囲気中で、約30分間の熱処理を行なう。
このように、GaNキャップ層12上にSiN膜13を形成し、熱処理を施すことで、GaNキャップ層12中のGaがSiN膜13中へ拡散し、SiN膜13中のNがGaNキャップ層12中へ拡散し、GaNキャップ層12は、Ga/N比が厚さ方向に沿って変化しているものとなる[例えば図2(A)、図2(B)参照]。
具体的には、GaNキャップ層12は、例えば図2(A)に示すように、Ga組成が表面側で低くなっており、表面側の反対側(障壁層側)で高くなっているものとなる。また、GaNキャップ層12は、例えば図2(B)に示すように、N組成が表面側で高くなっており、表面側の反対側(障壁層側)で低くなっているものとなる。また、GaNキャップ層12は、Siが1%以上含まれているものとなる。
つまり、上述のような工程を行なうことで、GaNキャップ層12において、表面側からGaが離脱し、このGa離脱に起因するGa空孔によってアクセプタが形成され、N空孔によって形成されるドナーによる過剰な正電荷の影響を抑制することができる(表面ドナーの補償効果)。
また、GaNキャップ層12において、表面側からNを拡散させ、N空孔にNを結合させ、ドナーを低減させることで、N空孔によって形成されるドナーによる過剰な正電荷の影響を抑制することができる(表面ドナーの低減効果)。
この結果、In系窒化物半導体であるInAlGaN障壁層11上にGaNキャップ層12を設ける場合に、過剰な正電荷の影響が解消され、例えば閾値電圧やピンチオフ特性等の電気特性に影響を与えないようにすることができる。
なお、熱処理は、約600℃以上、好適には約700℃以上で行なえば良い。つまり、熱処理における熱印加温度は、約600℃以上、好適には約700℃以上とすれば良い。また、熱処理は、真空中又は不活性ガス中で行なえば良い。また、熱処理は、約10分以上、好適には約30分以上行なえば良い。つまり、熱処理における熱印加時間は、約10分以上、好適には約30分以上とすれば良い。
また、上述のようにして形成したSiN膜13は、ストイキオメトリ膜となったため、GaNキャップ層12中のGaが拡散しうる犠牲膜として機能するとともに、GaNキャップ層12中にNを拡散させうる犠牲膜としても機能する[例えば図2(A)、図2(B)参照]。
なお、犠牲膜13は、GaNキャップ層12中のGaが拡散しうる犠牲膜又はGaNキャップ層12中にNを拡散させうる犠牲膜であれば良い。
例えば、犠牲膜13としてのSiN膜を、例えばSi-HやN-Hが多いHリッチの非ストイキオメトリ膜とすることで、GaNキャップ層12からSiN犠牲膜13へのGaの拡散度合を高くすることができる。
ここで、Hリッチの非ストイキオメトリ膜は、例えば水素結合基濃度が約1×1022/cm-3以上であれば良い。例えば、Si-Hが多いHリッチの非ストイキオメトリ膜の場合には、Si-H濃度が約1×1022/cm-3以上であれば良い。また、例えば、N-Hが多いHリッチの非ストイキオメトリ膜の場合には、N-H濃度が約1×1022/cm-3以上であれば良い。
一方、例えば、犠牲膜13としてのSiN膜を、Nリッチの非ストイキオメトリ膜とすることで、SiN犠牲膜13からGaNキャップ層12へのNの拡散度合を高くすることができる。
そして、いずれか一方の拡散度合を高めていくことで、GaNキャップ層12中のGaが拡散しうる犠牲膜13又はGaNキャップ層12中にNを拡散させうる犠牲膜13を実現することが可能である。
ここで、犠牲膜13を、GaNキャップ層12中のGaが拡散しうる犠牲膜とした場合には、GaNキャップ層12において、表面側からGaが離脱し、このGa離脱に起因するGa空孔によってアクセプタが形成され、N空孔によって形成されるドナーによる過剰な正電荷の影響を抑制することができる(表面ドナーの補償効果)。
この結果、In系窒化物半導体であるInAlGaN障壁層11上にGaNキャップ層12を設ける場合に、過剰な正電荷の影響が解消され、例えば閾値電圧やピンチオフ特性等の電気特性に影響を与えないようにすることができる。
また、犠牲膜13を、GaNキャップ層12中にNを拡散させうる犠牲膜とした場合には、GaNキャップ層12において、表面側からNを拡散させ、N空孔にNを結合させ、ドナーを低減させることで、N空孔によって形成されるドナーによる過剰な正電荷の影響を抑制することができる(表面ドナーの低減効果)。
この結果、In系窒化物半導体であるInAlGaN障壁層11上にGaNキャップ層12を設ける場合に、過剰な正電荷の影響が解消され、例えば閾値電圧やピンチオフ特性等の電気特性に影響を与えないようにすることができる。
このように、GaNキャップ層12上にGaNキャップ層12中のGaが拡散しうる犠牲膜13又はGaNキャップ層12中にNを拡散させうる犠牲膜13を形成し、600℃以上(好適には約700℃以上)の熱処理を施すことによって、GaNキャップ層のGa/N比を厚さ方向に沿って変化させれば良い。
なお、GaNキャップ層12中のGaが拡散しうる犠牲膜13を形成した場合には、このような処理を施すことによって、犠牲膜13はGaを含むものとなる。
また、SiN膜13は、Siを含む犠牲膜である。ここで、Siを含む犠牲膜は、SiN膜に限られるものではなく、例えば、SiON膜、SiO膜、ポリシリコン膜などであっても良い。このように、犠牲膜13としてSiを含む犠牲膜を形成することで、上述のようにしてGaNキャップ層12のGa/N比を厚さ方向に沿って変化させた後に除去される犠牲膜13を、後述するようにして、容易に除去することが可能となる。
次に、図3(C)に示すように、例えばHFを用いたウェットエッチングを行なって、窒化物半導体積層構造2上に形成されたSiN膜13を除去する。
次に、図3(C)に示すように、窒化物半導体積層構造2及びSiC基板1の表層部に、選択的に例えばArをイオン注入することで、素子間分離を行なって、活性領域を画定する素子分離領域14を形成する。
なお、イオン注入の深さは一例であり、素子間分離ができれば、これに限られるものではない。
この工程は、窒化物半導体積層構造2にイオン注入によって素子分離領域14を形成する工程である。そして、上述のGaNキャップ層12のGa/N比を厚さ方向に沿って変化させるための熱処理は、この素子分離領域14を形成する工程の前に行なうのが好ましい。
これにより、上述のGaNキャップ層12のGa/N比を厚さ方向に沿って変化させるための熱処理によって素子分離領域14にキャリアが復活するなどして素子分離領域14の機能が低下してしまうのを防止することができる。
次に、図4(A)に示すように、例えばフォトリソグラフィによって、窒化物半導体積層構造2上に、ソース電極形成予定領域及びドレイン電極形成予定領域に開口部を有するレジストパターン(リセス部形成用レジストパターン)15を形成する。
次に、レジストパターン15をマスクとして用いて、例えば不活性ガス及びClガス等の塩素系ガスを用いたドライエッチングによって、ソース電極形成予定領域及びドレイン電極形成予定領域のGaNキャップ層12及びInAlGaN障壁層11の一部を除去する。
なお、半導体部分のエッチング深さは例えば8nmとすれば良い。また、ここでは、InAlGaN障壁層11の一部まで除去するようにしているが、これに限られるものではなく、GaNキャップ層12の全部又は一部のみを除去するようにしても良い。
このようにしてリセス部16を形成した後、レジストパターン15を例えば加温した有機溶剤によって除去する。
その後、図4(B)に示すように、もう一度、例えばフォトリソグラフィによって、窒化物半導体積層構造2上に、ソース電極形成予定領域及びドレイン電極形成予定領域に開口部を有するレジストパターン(金属電極形成用レジストパターン)17を形成する。
そして、図4(C)に示すように、GaNキャップ層12及びInAlGaN障壁層11の一部のソース電極形成予定領域及びドレイン電極形成予定領域に形成されたリセス部16内に、それぞれ、ソース電極4、ドレイン電極5を形成する。
ここでは、例えば蒸着法(ここでは高真空蒸着法)によって、Ti(例えば厚さ約20nm)、Al(例えば厚さ約200nm)を順に蒸着させた後、リフトオフして、即ち、開口部を有するレジストパターン17を除去して、InAlGaN障壁層11上に、一対のオーミンク電極としてのソース電極4及びドレイン電極5を形成する。
その後、例えば約590℃程度での熱処理(合金化処理)を行なうことによって、オーミック電極としてのソース電極4及びドレイン電極5と半導体(ここではInAlGaN障壁層11)との間のオーミックコンタクトを確立する。
この工程は、窒化物半導体積層構造2上にオーミック電極(ソース電極4及びドレイン電極5)を形成する工程である。そして、上述のGaNキャップ層12のGa/N比を厚さ方向に沿って変化させるための熱処理は、このオーミック電極を形成する工程の前に行なうのが好ましい。
これにより、上述のGaNキャップ層12のGa/N比を厚さ方向に沿って変化させるための熱処理、即ち、オーミックコンタクトを確立するための熱処理よりも高い温度で行なわれる熱処理によって、オーミック電極(ソース電極4及びドレイン電極5)の特性が低下してしまうのを防止することができる。
次に、図4(D)に示すように、窒化物半導体積層構造2の表面を覆うようにパッシベーション絶縁膜6としての窒化珪素膜(SiN膜)を形成する。
ここでは、例えばプラズマCVD(PCVD)法を用いて、オーミック電極としてのソース電極4及びドレイン電極5が形成された窒化物半導体積層構造2の表面上に、例えばシラン、アンモニアを原料として、窒化珪素(SiN)を例えば約50nm堆積させて、窒化珪素膜(SiN膜)6を成膜する。
このようにして形成された窒化珪素膜6の屈折率(波長633nmの光に対する屈折率)は2.0又はその近傍となり、ストイキオメトリ、即ち、N/Si比が4/3になって化学的量性比の正しい膜となった。なお、屈折率は、エリプソメトリ法を用いて計測した。
なお、このようなパッシベーション絶縁膜6としてのSiN膜を形成した後に、上述のGaNキャップ層12のGa/N比を厚さ方向に沿って変化させるための熱処理を行なうと、パッシベーション絶縁膜6としての機能が低下してしまうので好ましくない。
次に、図4(E)に示すように、ゲート開口形成用電子線レジストを塗布し、ゲート開口形成領域に例えば電流方向約0.1μm程度の長さで電子線を入射し、感光させ、現像することによって、ゲート開口形成領域に開口部を有するゲート開口形成用レジストパターン18を形成する。
ここでは、ゲート開口形成用電子線レジストは、例えば、単層からなり、PMMA(米国マイクロケム社製)で構成される。このゲート開口形成用電子線レジストは、例えばスピンコート法及びプリベークによって形成される。
そして、ゲート開口形成用レジストパターン18をマスクとして、例えばSFをエッチングガスとして用いたドライエッチングによって、パッシベーション絶縁膜6としての窒化珪素膜(SiN膜)にゲート開口(開口幅約0.1μm;ゲート電極用SiN開口)を形成する。その後、ゲート開口形成用レジストパターン18を除去する。
次に、図5(A)に示すように、ゲート電極形成用電子線レジスト19を塗布する。
ここでは、ゲート電極形成用電子線レジスト19は、例えば、3層からなり、下層レジスト19CがPMMA(米国マイクロケム社製)で構成され、中間層レジスト19BがPMGI(米国マイクロケム社製)で構成され、上層レジスト19AがZEP520(日本ゼオン社製)で構成される。
この3層構造のゲート電極形成用電子線レジスト19は、例えばスピンコート法及びプリベークによって形成される。
このようにして3層構造のゲート電極形成用電子線レジスト19を形成した後、ゲート電極形成領域の上層レジスト19Aに例えば電流方向約0.8μm程度の長さで電子線を入射し、感光させた後(電子線描画後)、例えば現像液ZEP-SD(日本ゼオン社製)を用いて現像して、上層レジスト19Aに約0.8μm程度の長さの開口を形成する。
さらに、例えば現像液NMD-W(東京応化社製)を用いて現像して、上層レジスト19Aの開口端からオーミック電極方向に約0.5μmセットバックさせた領域の中間層レジスト19Bを除去する。
次に、上層レジスト19A及び中間層レジスト19Bに形成した開口の中央部に、上述のゲート電極用SiN開口を内包するように、例えば電流方向約0.1μm程度以上の長さで電子線を入射し、感光させた後(電子線描画後)、例えば現像液ZMD-B(日本ゼオン社製)を用いて現像して、下層レジスト19Cに約0.1μm程度以上の長さの開口を形成する。
このようにして、ゲート電極形成用開口を形成した後、図5(B)に示すように、例えば蒸着法(ここでは高真空蒸着法)によって、ゲート電極3を構成するNi層(例えば厚さ約10nm程度)、Au層(例えば厚さ約300nm程度)を順に蒸着させる。なお、図5(B)では、レジスト19A上に被着する金属(ゲートメタル)については図示を省略している。
次いで、図5(C)に示すように、例えば加温した有機溶剤を用いてリフトオフを行なって、3層構造のゲート電極形成用電子線レジスト19及び不要な金属(ゲートメタル)を除去して、GaNキャップ層12上にゲート電極3を形成する。
その後、図示していないが、層間絶縁膜やコンタクト孔、各種配線等の形成工程を経て、本半導体装置を完成させる。
なお、上述の実施形態では、ショットキー構造の場合を例に挙げて説明しているが、これに限られるものではなく、MIS(Metal-Insulator-Semiconductor)構造であっても良い。
この場合、上述の実施形態の半導体装置において、絶縁膜6をゲート絶縁膜として好適なSiN膜、AlO膜(Al膜)などにし、ゲート開口を設けずに、絶縁膜6上にゲート電極3を形成すれば良い。
また、上述の半導体装置の製造方法において、図4(D)を参照しながら説明している工程において、パッシベーション絶縁膜6としての窒化珪素膜(SiN膜)に代えて、ゲート絶縁膜として好適なSiN膜、AlO膜(Al膜)など形成し、図4(E)を参照しながら説明している工程を省略すれば良い。
したがって、本実施形態にかかる半導体装置及びその製造方法によれば、障壁層11にInを含む材料を用い、GaNを含み、かつ、Alを含まないキャップ層12を設ける場合に、例えば閾値電圧やピンチオフ特性等の電気特性に影響を与えないようにすることができるという効果を有する。
ここで、図6(A)は、GaNキャップ層を備えていないInAlGaN/GaN HEMTの特性(Ids-Vgs特性)を示しており、図6(B)は、品質の良くないGaNキャップ層を備えるInAlGaN/GaN HEMTの特性(Ids-Vgs特性)を示している。
図6(A)に示すように、GaNキャップ層を備えていないInAlGaN/GaN-HEMTでは、理論値に近い電気特性を示している。
しかしながら、GaNキャップ層を備えておらず、InやAlを含むInAlGaN障壁層が表面に露出していると、例えば酸化の影響等によって電気特性が変動してしまうなど、信頼性を確保するのが難しい。
一方、図6(B)に示すように、品質の良くないGaNキャップ層を備えるInAlGaN/GaN HEMTでは、閾値電圧の異常な深化が見られる。つまり、品質の良くないGaNキャップ層を備えるInAlGaN/GaN HEMTでは、理論的閾値(理論値)から-1V以上の負側シフト(マイナスシフト)が見られる。また、ピンチオフ不良(閾値のVds依存)も認められる。これは、品質の良くないGaNキャップ層では、N空孔によってドナーが形成され、過剰な正電荷が生じてしまうからである。
これに対し、上述の実施形態の半導体装置及びその製造方法によれば、このような課題を解決し、電気的特性に影響を与えないGaNキャップ層を備えるInAlGaN/GaN HEMTを実現することができる。
ここで、図7は、上述の実施形態のように構成されるGaNキャップ層12を備えるInAlGaN/GaN HEMTの特性(3端子特性;Ids-Vgs特性)を示している。
上述の実施形態のように構成されるGaNキャップ12を備えるInAlGaN/GaN HEMTでは、過剰な正電荷の影響が解消しているため、図7に示すように、理論値に近い電気特性、即ち、理論値に近い閾値電圧及び良好なピンチオフ特性を示しており、電気特性が改善されていることがわかる。
これらの性質によって、例えば高出力・高周波増幅器に適用する場合に、増幅器の高出力化・高効率化を実現することが可能となる。
つまり、GaNキャップを有する窒化物半導体積層構造を備えるHEMTの電気特性を改善し、高出力・高周波増幅器向け等のデバイスを実現することが可能となる。
ところで、上述の実施形態のような構成及び製造方法を採用しているのは、以下の理由による。
化合物半導体、特にGaN HEMTを用いた高周波・高出力用デバイスでは、デバイスの高出力化を実現するために、従来のAlGaN電子供給層(障壁層)の代わりに、高い自発分極やGaNチャネル層に対する高いピエゾ分極を有するInAlNやInAlGaNなどのIn系窒化物半導体を電子供給層に用いることが検討されている。
特に、高い自発分極を有するIn系窒化物半導体を用いた電子供給層は、薄層化しても高濃度の2次元電子ガス(2DEG)を誘起できるため、高出力性と高周波性を併せ持つ材料として注目される。
しかしながら、In系窒化物半導体を電子供給層に用い、これが表面に露出していると、例えば酸化の影響等によって電気特性が変動してしまうことになる。
一方、AlGaN/GaN HEMTでは、酸化しやすいAlを含むAlGaN電子供給層を保護し、表面の化学的安定化や電流コラプスを抑制するために、GaNキャップ層が採用されている。
この点、例えばInAlNやInAlGaNなどのIn系窒化物半導体を電子供給層に用い、高周波・高出力化合物半導体HEMTデバイスを実現しようとする場合にも、電子供給層にAlが含まれているとき(特に高Al組成電子供給層を用いるとき)は、表面を酸化から保護し、表面の化学的安定化や電流コラプスを抑制する目的で、酸化しやすいAlを含まないGaNキャップ層で表面を被覆するのが好ましい。
そこで、In系窒化物半導体を電子供給層に用いる場合にも、GaNキャップ層を設けることが考えられるが、In系窒化物半導体を電子供給層に用いる場合には、高品質のGaNキャップ層を形成するのが難しい。
つまり、In系窒化物半導体の適正成長温度がGaNの適正成長温度よりも数百度程度低い。
このため、GaNキャップ層をGaNの適正成長温度で成長させることができず、例えばIn系窒化物半導体の適正成長温度、即ち、GaNの適正成長温度よりも数百度程度低い温度で成長させることになり、In系窒化物半導体上に高品質のGaNキャップ層を成膜することは難しい。
この結果、In系窒化物半導体を電子供給層に用いる場合に、GaNキャップ層を設けると、品質の良くない低品質のGaNキャップ層となってしまう。
ここで、図8(A)は、高品質のGaNキャップ層を形成することができた場合のGaNキャップ層、InAlGaN障壁層及びGaN電子走行層における伝導帯エネルギを示すバンド図であり、図8(B)は、低品質のGaNキャップ層、InAlGaN障壁層及びGaN電子走行層における伝導帯エネルギを示すバンド図である。
高品質のGaNキャップ層を形成することができた場合には、図8(A)に示すようなバンド構造になるが、上述のように、In系窒化物半導体上に高品質のGaNキャップ層を成膜することは難しい。
これに対し、低品質のGaNキャップ層では、図8(B)に示すように、N空孔によってドナーが形成され、過剰な正電荷が生じてしまうことになる。また、キャップ層/障壁層界面及びその近傍に残留キャリア(正電荷)が生じたり、何らかのトラップが生じたりすることもある。この結果、バンドが下がり、フェルミレベルに対して実効的に障壁が下がってしまい、トンネル電流が増大してしまうことになる。つまり、ゲート電極に対するバリア性が低下してしまい、リーク電流が増大してしまうことになる。そして、これらの影響によって、閾値が理論的閾値から-1V以上負側へシフトしてしまうという閾値電圧の異常な深化、ピンチオフ不良等の特性障害が起こってしまう。
そこで、低品質のGaNキャップ層に起因する電気特性上の課題を解決すべく、上述の実施形態のような構成及び製造方法を採用している。
[第2実施形態]
次に、第2実施形態にかかる高周波増幅器について、図9を参照しながら説明する。
本実施形態にかかる高周波増幅器は、上述の第1実施形態及び変形例の半導体装置(HEMT;トランジスタ)を備える高周波増幅器(高出力増幅器)である。
本高周波増幅器は、図9に示すように、ディジタル・プレディストーション回路20と、ミキサー21a,21bと、パワーアンプ22とを備えて構成される。なお、パワーアンプを、単にアンプともいう。
ディジタル・プレディストーション回路20は、入力信号の非線形歪みを補償するものである。
ミキサー21a,21bは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。
パワーアンプ22は、交流信号とミキシングされた入力信号を増幅するものであり、上述の第1実施形態及び変形例の半導体装置(HEMT;トランジスタ)を備える。
なお、図9では、例えばスイッチの切り替えによって、出力側の信号をミキサー21bで交流信号とミキシングしてディジタル・プレディストーション回路20に送出できる構成となっている。
したがって、本実施形態にかかる高周波増幅器によれば、上述の第1実施形態及び変形例にかかる半導体装置(HEMT;トランジスタ)を、パワーアンプ22に適用しているため、信頼性の高い高周波増幅器を実現することができるという利点がある。
[その他]
なお、本発明は、上述した各実施形態及び変形例に記載した構成に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々変形することが可能である。
以下、上述の各実施形態及び変形例に関し、更に、付記を開示する。
(付記1)
GaNを含むチャネル層と、Inを含む障壁層とを含み、さらに最表面に、GaNを含み、かつ、Alを含まないキャップ層を含む窒化物半導体積層構造を備え、
前記キャップ層は、Ga/N比が厚さ方向に沿って変化していることを特徴とする半導体装置。
(付記2)
前記キャップ層は、Ga組成が表面側で低く、前記表面側の反対側で高いことを特徴とする、付記1に記載の半導体装置。
(付記3)
前記キャップ層は、N組成が表面側で高く、前記表面側の反対側で低いことを特徴とする、付記1又は2に記載の半導体装置。
(付記4)
前記キャップ層は、Siが1%以上含まれていることを特徴とする、付記1~3のいずれか1項に記載の半導体装置。
(付記5)
前記キャップ層は、さらにInを含むことを特徴とする、付記1~4のいずれか1項に記載の半導体装置。
(付記6)
入力信号を増幅するアンプを備え、
前記アンプは、トランジスタを含み、
前記トランジスタは、
GaNを含むチャネル層と、Inを含む障壁層とを含み、さらに最表面に、GaNを含み、かつ、Alを含まないキャップ層を含む窒化物半導体積層構造を備え、
前記キャップ層は、Ga/N比が厚さ方向に沿って変化していることを特徴とする高周波増幅器。
(付記7)
GaNを含むチャネル層と、Inを含む障壁層とを含み、さらに最表面に、GaNを含み、かつ、Alを含まないキャップ層を含む窒化物半導体積層構造を形成する工程と、
前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程とを含むことを特徴とする半導体装置の製造方法。
(付記8)
前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程において、前記キャップ層上に前記キャップ層中のGaが拡散しうる犠牲膜又は前記キャップ層中にNを拡散させうる犠牲膜を形成し、600℃以上の熱処理を施すことによって、前記キャップ層のGa/N比を厚さ方向に沿って変化させることを特徴とする、付記7に記載の半導体装置の製造方法。
(付記9)
前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程において、前記犠牲膜としてSiを含む犠牲膜を形成することを特徴とする、付記8に記載の半導体装置の製造方法。
(付記10)
前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程において、前記熱処理を真空中又は不活性ガス中で10分以上行なうことを特徴とする、付記8又は9に記載の半導体装置の製造方法。
(付記11)
さらに前記窒化物半導体積層構造にイオン注入によって素子分離領域を形成する工程を含み、
前記熱処理は、前記素子分離領域を形成する工程の前に行なうことを特徴とする、付記8~10のいずれか1項に記載の半導体装置の製造方法。
(付記12)
さらに前記窒化物半導体積層構造上にオーミック電極を形成する工程を含み、
前記熱処理は、前記オーミック電極を形成する工程の前に行なうことを特徴とする、付記8~11のいずれか1項に記載の半導体装置の製造方法。
(付記13)
前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程において、前記犠牲膜としてSi-H濃度が1×1022/cm-3以上の犠牲膜を形成することを特徴とする、付記8~12のいずれか1項に記載の半導体装置の製造方法。
(付記14)
前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程において、前記犠牲膜としてN-H濃度が1×1022/cm-3以上の犠牲膜を形成することを特徴とする、付記8~13のいずれか1項に記載の半導体装置の製造方法。
(付記15)
前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程において、前記犠牲膜はGaを含むことを特徴とする、付記8~14のいずれか1項に記載の半導体装置の製造方法。
(付記16)
前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程において、前記熱処理を700℃以上で行なうことを特徴とする、付記8~15のいずれか1項に記載の半導体装置の製造方法。
(付記17)
前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程において、前記熱処理を30分以上行なうことを特徴とする、付記8~16のいずれか1項に記載の半導体装置の製造方法。
1 半導体基板(半絶縁性SiC基板)
2 窒化物半導体積層構造
3 ゲート電極
4 ソース電極
5 ドレイン電極
6 絶縁膜(SiN膜;パッシベーション絶縁膜)
7 核形成層
8 バッファ層
9 GaN電子走行層(チャネル層)
10 AlN中間層
11 InAlGaN障壁層(電子供給層)
12 GaNキャップ層
13 犠牲膜(SiN膜;絶縁膜)
14 素子分離領域
15 レジストパターン(リセス部形成用レジストパターン)
16 リセス部
17 レジストパターン(金属電極形成用レジストパターン)
18 ゲート開口形成用レジストパターン
19 ゲート電極形成用電子線レジスト
19A 上層レジスト
19B 中間層レジスト
19C 下層レジスト
20 ディジタル・プレディストーション回路
21a,21b ミキサー
22 パワーアンプ

Claims (10)

  1. GaNを含むチャネル層と、Inを含む障壁層とを含み、さらに最表面に、GaNを含み、かつ、Alを含まないキャップ層を含む窒化物半導体積層構造を備え、
    前記キャップ層は、Ga/N比が厚さ方向に沿って変化し、N組成が表面側で高く、前記表面側の反対側で低いことを特徴とする半導体装置。
  2. 前記キャップ層は、Ga組成が表面側で低く、前記表面側の反対側で高いことを特徴とする、請求項1に記載の半導体装置。
  3. 前記キャップ層は、Siが1%以上含まれていることを特徴とする、請求項1又は2に記載の半導体装置。
  4. 前記キャップ層は、さらにInを含むことを特徴とする、請求項1~のいずれか1項に記載の半導体装置。
  5. 入力信号を増幅するアンプを備え、
    前記アンプは、トランジスタを含み、
    前記トランジスタは、
    GaNを含むチャネル層と、Inを含む障壁層とを含み、さらに最表面に、GaNを含み、かつ、Alを含まないキャップ層を含む窒化物半導体積層構造を備え、
    前記キャップ層は、Ga/N比が厚さ方向に沿って変化し、N組成が表面側で高く、前記表面側の反対側で低いことを特徴とする高周波増幅器。
  6. GaNを含むチャネル層と、Inを含む障壁層とを含み、さらに最表面に、GaNを含み、かつ、Alを含まないキャップ層を含む窒化物半導体積層構造を形成する工程と、
    前記キャップ層のGa/N比を厚さ方向に沿って変化させ、N組成を表面側で高く、前記表面側の反対側で低くする工程とを含むことを特徴とする半導体装置の製造方法。
  7. 前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程において、前記キャップ層上に前記キャップ層中のGaが拡散しうる犠牲膜又は前記キャップ層中にNを拡散させうる犠牲膜を形成し、600℃以上の熱処理を施すことによって、前記キャップ層のGa/N比を厚さ方向に沿って変化させることを特徴とする、請求項に記載の半導体装置の製造方法。
  8. 前記キャップ層のGa/N比を厚さ方向に沿って変化させる工程において、前記犠牲膜としてSiを含む犠牲膜を形成することを特徴とする、請求項に記載の半導体装置の製造方法。
  9. さらに前記窒化物半導体積層構造にイオン注入によって素子分離領域を形成する工程を含み、
    前記熱処理は、前記素子分離領域を形成する工程の前に行なうことを特徴とする、請求項又はに記載の半導体装置の製造方法。
  10. さらに前記窒化物半導体積層構造上にオーミック電極を形成する工程を含み、
    前記熱処理は、前記オーミック電極を形成する工程の前に行なうことを特徴とする、請求項のいずれか1項に記載の半導体装置の製造方法。
    製造方法。
JP2017243625A 2017-12-20 2017-12-20 半導体装置及びその製造方法、高周波増幅器 Active JP7031282B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017243625A JP7031282B2 (ja) 2017-12-20 2017-12-20 半導体装置及びその製造方法、高周波増幅器
US16/174,596 US10727305B2 (en) 2017-12-20 2018-10-30 Semiconductor device and fabrication method therefor, and high-frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017243625A JP7031282B2 (ja) 2017-12-20 2017-12-20 半導体装置及びその製造方法、高周波増幅器

Publications (2)

Publication Number Publication Date
JP2019110256A JP2019110256A (ja) 2019-07-04
JP7031282B2 true JP7031282B2 (ja) 2022-03-08

Family

ID=66814729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017243625A Active JP7031282B2 (ja) 2017-12-20 2017-12-20 半導体装置及びその製造方法、高周波増幅器

Country Status (2)

Country Link
US (1) US10727305B2 (ja)
JP (1) JP7031282B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610971B2 (en) * 2018-12-17 2023-03-21 Intel Corporation Cap layer on a polarization layer to preserve channel sheet resistance
JP7458199B2 (ja) * 2019-09-02 2024-03-29 株式会社東芝 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136001A (ja) 2003-10-28 2005-05-26 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2009200306A (ja) 2008-02-22 2009-09-03 Eudyna Devices Inc 半導体装置の製造方法
JP2014072387A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
US20150087118A1 (en) 2012-08-09 2015-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a high electron mobility transistor
JP2014123667A5 (ja) 2012-12-21 2016-02-18

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
JP6106908B2 (ja) * 2012-12-21 2017-04-05 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP6339762B2 (ja) 2013-01-17 2018-06-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6627408B2 (ja) * 2015-10-21 2020-01-08 住友電気工業株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136001A (ja) 2003-10-28 2005-05-26 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2009200306A (ja) 2008-02-22 2009-09-03 Eudyna Devices Inc 半導体装置の製造方法
US20150087118A1 (en) 2012-08-09 2015-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a high electron mobility transistor
JP2014072387A (ja) 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014123667A5 (ja) 2012-12-21 2016-02-18

Also Published As

Publication number Publication date
US10727305B2 (en) 2020-07-28
JP2019110256A (ja) 2019-07-04
US20190189757A1 (en) 2019-06-20

Similar Documents

Publication Publication Date Title
KR101357477B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP4224737B2 (ja) 半導体素子
TWI450342B (zh) 化合物半導體裝置及其製造方法
US9514930B2 (en) Method for manufacturing semiconductor HEMT device with stoichiometric silicon nitride layer
JP5724339B2 (ja) 化合物半導体装置及びその製造方法
JP5825017B2 (ja) 化合物半導体装置及びその製造方法
US20120217543A1 (en) Compound semiconductor device and method of manufacturing the same
JP2012124438A (ja) 化合物半導体装置及びその製造方法
US11024730B2 (en) Nitride semiconductor device and manufacturing method for the same
US20140197889A1 (en) Semiconductor device, method for manufacturing the same, power supply device, and high-frequency amplifier
TW201320334A (zh) 化合物半導體裝置及其製造方法
JP2014072225A (ja) 化合物半導体装置及びその製造方法
JP7031282B2 (ja) 半導体装置及びその製造方法、高周波増幅器
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP5101143B2 (ja) 電界効果トランジスタ及びその製造方法
JP6905197B2 (ja) 化合物半導体装置及びその製造方法
JP2010153748A (ja) 電界効果半導体装置の製造方法
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP6350599B2 (ja) 化合物半導体装置及びその製造方法
JP6711233B2 (ja) 化合物半導体装置、及び化合物半導体装置の製造方法
JP6331800B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190607

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220207

R150 Certificate of patent or registration of utility model

Ref document number: 7031282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150