JP7026259B2 - チップパッケージの位置決め固定構造 - Google Patents

チップパッケージの位置決め固定構造 Download PDF

Info

Publication number
JP7026259B2
JP7026259B2 JP2020556659A JP2020556659A JP7026259B2 JP 7026259 B2 JP7026259 B2 JP 7026259B2 JP 2020556659 A JP2020556659 A JP 2020556659A JP 2020556659 A JP2020556659 A JP 2020556659A JP 7026259 B2 JP7026259 B2 JP 7026259B2
Authority
JP
Japan
Prior art keywords
chip package
circuit board
package
positioning
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020556659A
Other languages
English (en)
Other versions
JPWO2020095548A1 (ja
Inventor
ファハナー ビンティ ハリダン ファティン
孝之 余語
博幸 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Astemo Ltd
Original Assignee
Hitachi Astemo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Astemo Ltd filed Critical Hitachi Astemo Ltd
Publication of JPWO2020095548A1 publication Critical patent/JPWO2020095548A1/ja
Application granted granted Critical
Publication of JP7026259B2 publication Critical patent/JP7026259B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F5/00—Measuring a proportion of the volume flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F1/00—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow
    • G01F1/68—Measuring the volume flow or mass flow of fluid or fluent solid material wherein the fluid passes through a meter in a continuous flow by using thermal effects
    • G01F1/684—Structural arrangements; Mounting of elements, e.g. in relation to fluid flow
    • G01F1/6845—Micromachined devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01F—MEASURING VOLUME, VOLUME FLOW, MASS FLOW OR LIQUID LEVEL; METERING BY VOLUME
    • G01F15/00—Details of, or accessories for, apparatus of groups G01F1/00 - G01F13/00 insofar as such details or appliances are not adapted to particular types of such apparatus
    • G01F15/02—Compensating or correcting for variations in pressure, density or temperature
    • G01F15/04—Compensating or correcting for variations in pressure, density or temperature of gases to be measured
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0165—Holder for holding a Printed Circuit Board [PCB] during processing, e.g. during screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Fluid Mechanics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Measuring Volume Flow (AREA)
  • Measuring Fluid Pressure (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、チップパッケージの位置決め固定構造に関する。
特許文献１には、「表面実装型の電子部品２がパッド３に塗布したクリーム半田４で仮止めされたプリント配線板１を、搬送コンベヤによりリフロー炉内に搬送して、プリント配線板１に電子部品２を半田付けするリフロー半田付け行程における電子部品の位置決め構造において、電子部品２における絶縁樹脂製のパッケージ７に、プリント配線板１における電子部品２の取り付け箇所に形成した被係合部５に係合してプリント配線板１に対する電子部品２の変位を阻止する係合部９を装備してある。」と記載されている。
特開２００５－４５１１０号公報
例えば検出素子を有するチップパッケージを回路基板に片持ち支持する構造の場合、はんだリフロー中に、回路基板に対するチップパッケージの傾きや位置ずれが発生するおそれがあり、検出素子の特性ばらつきの要因となる。
本発明は、上記の点に鑑みてなされたものであり、その目的とするところは、回路基板に対するチップパッケージの傾き及び位置を制御し、実装ばらつきを低減できるチップパッケージの位置決め固定構造を提供することである。
上記課題を解決する本発明のチップパッケージの位置決め固定構造は、検出部が少なくとも露出するように流量検出素子を樹脂で封止したチップパッケージを回路基板に位置決め固定する位置決め固定構造であって、前記チップパッケージは、前記回路基板にはんだ固定されるはんだ固定部と、前記回路基板に対する位置決めを行うための位置決め部とを備え、前記位置決め部は、前記はんだ固定部よりも前記流量検出素子側に設けられることを特徴とする。
本発明によれば、回路基板に対するチップパッケージの傾きを制御し、実装ばらつきを低減できる。
本発明に関連する更なる特徴は、本明細書の記述、添付図面から明らかになるものである。また、上記した以外の、課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
物理量検出装置の正面図。 ハウジングの背面図。 物理量検出装置の右側面図。 図１のＩＶ－ＩＶ線断面図。 ハウジングを透視化して示す物理量検出装置の正面図。 カバー組立体の構成を説明する図。 チップパッケージと回路部品が実装された回路基板の正面図。 図７ＡのＶＩＩＢ－ＶＩＩＢ線断面図。 図７ＡのＶＩＩＣ－ＶＩＩＣ線断面図。 基板シートの正面図。 基板シートの下面図。 チップパッケージの組み込み工程図。 第２の実施例における回路基板の正面図。 図１０ＡのＸＢ－ＸＢ線断面図。 第３の実施例における回路基板の正面図。 図１１ＡのＸＩＢ－ＸＩＢ線断面図。 第４の実施例における回路基板の正面図。 図１２ＡのＸＩＩＢ－ＸＩＩＢ線断面図。 第５の実施例における回路基板の正面図。 図１３ＡのＸＩＩＩＢ－ＸＩＩＩＢ線断面図。 図１３ＡのＸＩＩＩＣ－ＸＩＩＩＣ線断面図。 図１３Ｂに示す回路基板の変形例を示す断面図。 図１３Ｂに示す回路基板の変形例を示す断面図。 第６の実施例を説明する斜視図。 第６の実施例を説明する斜視図。 第７の実施例における回路基板の正面図。 図１６Ａに示す回路基板の下面図。 図１６Ａに示す回路基板の右側面図。
以下に説明する、発明を実施するための形態（以下、実施例）は、実際の製品として要望されている種々の課題を解決しており、特に車両の吸入空気の物理量を検出する検出装置として使用するために望ましい色々な課題を解決し、種々の効果を奏している。下記実施例が解決している色々な課題の内の一つが、上述した発明が解決しようとする課題の欄に記載した内容であり、また下記実施例が奏する種々の効果のうちの一つが、発明の効果の欄に記載された効果である。下記実施例が解決している色々な課題について、さらに下記実施例により奏される種々の効果について、下記実施例の説明の中で述べる。従って、下記実施例の中で述べる、実施例が解決している課題や効果は、発明が解決しようとする課題の欄や発明の効果の欄の内容以外の内容についても記載されている。
以下の各実施例で、同一の参照符号は、図番が異なっていても同一の構成を示しており、同じ作用効果を成す。既に説明済みの構成について、図に参照符号のみを付し、説明を省略する場合がある。
＜第１の実施例＞
図１から図３は、物理量検出装置の外観を示す図であり、図１は、物理量検出装置の正面図、図２は、ハウジングの背面図、図３は、物理量検出装置の右側面図である。
本実施例の物理量検出装置１は、自動車の内燃機関に吸入される吸入空気の物理量を検出するためのものであり、内燃機関の吸気管に装着される。
物理量検出装置１は、吸気管の通路壁に設けられた取り付け孔から吸気管の内部に挿入されて利用される。物理量検出装置１は、ハウジング２と、ハウジング２に取り付けられるカバー３とを備えている。ハウジング２は、合成樹脂製材料を射出成形することによって構成されており、カバー３は、例えばアルミニウム合金などの導電性材料からなる板状部材によって構成されている。カバー３は、薄い板状に形成されて、広い平坦な冷却面を有している。
ハウジング２は、物理量検出装置１を吸気管に固定するためのフランジ２１と、フランジ２１から突出して外部機器との電気的な接続を行うために吸気ボディから外部に露出するコネクタ２３と、フランジ２１から延びる計測部２２を有している。
計測部２２は、フランジ２１からまっすぐ延びる薄くて長い形状を成し、幅広な正面２２１と背面２２２、及び幅狭な一対の側面２２３、２２４を有している。計測部２２は、物理量検出装置１を吸気管に取り付けた状態で、吸気管の内壁から吸気管の通路中心に向かって突出する。そして、正面２２１と背面２２２が吸気管の中心軸に沿って平行に配置され、計測部２２の幅狭な側面２２３、２２４のうち計測部２２の短手方向一方側の側面２２３が吸気管の上流側に対向配置され、計測部２２の短手方向他方側の側面２２４が吸気管の下流側に対向配置される。物理量検出装置１を吸気管に取り付けた状態で、計測部２２の先端部を下面２２５とする。
物理量検出装置１は、フランジ２１から吸気管の中央に向かって延びる薄くて長い計測部２２の先端部に副通路入口２０１が設けられているので、内壁面近傍の流速低下に関係する計測誤差を低減できる。また、物理量検出装置１は、フランジ２１から吸気管の中央に向かって伸びる計測部２２の先端部に副通路入口２０１が設けられているだけでなく、副通路の第１出口２０２及び第２出口２０３も計測部２２の先端部に設けられているので、さらに計測誤差を低減することができる。
物理量検出装置１は、計測部２２が吸気管の外壁から中央に向かう軸に沿って長く伸びる形状を成しているが、側面２２３、２２４の幅は、図３に示すように、狭い形状を成している。これにより、物理量検出装置１は、被計測気体に対して流体抵抗を小さい値に抑えることができる。
物理量検出装置１の計測部２２は、吸気管に設けられた取り付け孔から内部に挿入され、物理量検出装置１のフランジ２１が吸気管に当接され、ねじで吸気管に固定される。フランジ２１は、所定の板厚からなる平面視略矩形状を有している。
コネクタ２３は、図４及び図５に示すように、その内部に外部端子２３１が設けられている。外部端子２３１は、物理量検出装置１の計測結果である流量や温度などの物理量を出力するための端子および物理量検出装置１が動作するための直流電力を供給するための電源端子である。
ハウジング２には、副通路を形成するための副通路溝２１０と、回路基板４を収容するための回路室２１３が設けられている。回路室２１３と副通路溝２１０は、計測部２２の背面２２２に凹設されている。回路室２１３は、吸気管において被計測気体の流れ方向上流側の位置となる短手方向一方側（側面２２３側）の領域に設けられている。そして、副通路溝２１０は、回路室２１３よりも計測部２２の長手方向先端側（下面２２５側）の領域と、回路室２１３よりも吸気管における被計測気体の流れ方向下流側の位置となる短手方向他方側（側面２２４側）の領域に亘って設けられている。
副通路溝２１０は、カバー３との協働により副通路を形成する。副通路は、計測部２２の突出方向（長手方向）に沿って延在して設けられている。副通路を形成する副通路溝２１０は、第１副通路溝２１１と、第１副通路溝２１１の途中で分岐する第２副通路溝２１２とを有している。第１副通路溝２１１は、計測部２２の一方側の側面２２３に開口する副通路入口２０１と、計測部２２の他方側の側面２２４に開口する第１出口２０２との間に亘って、計測部２２の短手方向に沿って延在するように形成されている。第１副通路溝２１１は、吸気管内を流れる被計測気体を副通路入口２０１から取り込み、その取り込んだ被計測気体を第１出口２０２から吸気管に戻す第１副通路を構成する。第１副通路は、副通路入口２０１から吸気管内における被計測気体の流れ方向に沿って延在し、第１出口２０２までつながる。
第２副通路溝２１２は、第１副通路溝２１１の途中位置で分岐して計測部２２の基端部側（フランジ側）に向かって折曲され、計測部２２の長手方向に沿って延在する。そして、計測部２２の基端部で計測部２２の短手方向他方側（側面２２４側）に向かって折れ曲がり、計測部２２の先端部に向かってＵターンし、再び計測部２２の長手方向に沿って延在する。そして、第１出口２０２の手前で計測部２２の短手方向他方側に向かって折曲され、計測部２２の他方側の側面２２４に開口する第２出口２０３に連続するように設けられている。第２出口２０３は、吸気管における被計測気体の流れ方向下流側に向かって対向配置される。第２出口２０３は、第１出口２０２とほぼ同等若しくは若干大きい開口面積を有しており、第１出口２０２よりも計測部２２の長手方向基端部側に隣接した位置に形成されている。
第２副通路溝２１２は、第１副通路から分岐されて流れ込んだ被計測気体を通過させて第２出口２０３から吸気管に戻す第２副通路を構成する。第２副通路は、計測部２２の長手方向に沿って往復する経路を有する。つまり、第２副通路は、第１副通路の途中で分岐して、計測部２２の基端部側に向かって延在し、計測部２２の基端部側で折り返されて計測部２２の先端部側に向かって延在し、副通路入口２０１よりも吸気管内における被計測気体の流れ方向下流側で被計測気体の流れ方向下流側に向かって対向配置される第２出口２０３につながる経路を有する。第２副通路溝２１２は、その途中位置に流量検出素子５３が配置されている。第２副通路溝２１２は、第２副通路の通路長さをより長く確保することができ、吸気管内に脈動が生じた場合に、流量検出素子５３への影響を小さくすることができる。
上記構成によれば、計測部２２の延びる方向に沿って副通路を形成することができ、副通路の長さを十分に長く確保できる。これにより、物理量検出装置１は、十分な長さの副通路を備えることができる。したがって、物理量検出装置１は、流体抵抗を小さい値に抑えられると共に高い精度で被計測気体の物理量を計測することが可能である。
第１副通路溝２１１は、副通路入口２０１から第１出口２０２まで計測部２２の短手方向に沿って延在して設けられているので、副通路入口２０１から第１副通路内に侵入した塵埃などの異物をそのまま第１出口２０２から排出させることができる。したがって、異物が第２副通路に侵入するのを防ぎ、第２副通路内の流量検出素子５３に影響を与えるのを防ぐことができる。
第１副通路溝２１１の副通路入口２０１と第１出口２０２は、副通路入口２０１の方が第１出口２０２よりも大きな開口面積を有している。副通路入口２０１の開口面積を第１出口２０２よりも大きくすることによって、第１副通路に流入した被計測気体を、第１副通路の途中で分岐している第２副通路にも確実に導くことができる。
図６は、カバー組立体の構成を説明する図である。
カバー組立体は、カバー３と、チップパッケージ５を実装する回路基板４によって構成されている。カバー３は、例えばアルミニウム合金やステンレス合金などの金属製の導電性材料によって構成されている。カバー３は、計測部２２の背面２２２を覆う大きさを有する平板部材からなり、接着剤によって計測部２２に固定される。カバー３は、計測部２２の回路室２１３を覆い、また、計測部２２の第１副通路溝２１１および第２副通路溝２１２との協働により副通路を構成する。カバー３は、所定のコネクタターミナルとの間に導電性の中間部材を介在させることによってグランドに電気的に接続されており、除電機能を有している。
カバー３の裏面には、チップパッケージ５を実装する回路基板４が固定されている。回路基板４は、例えばプリント基板からなる基板本体４１を有している。基板本体４１は、計測部２２の長手方向に沿って延在する長方形状を有している。チップパッケージ５は、回路基板４の長手方向中央位置で回路基板４の短手方向に沿って端部から側方に突出した状態で、回路基板４に固定されている。チップパッケージ５のパッケージ本体５１は、回路基板４の収容部４１２に厚さ方向の少なくとも一部が収容される基端部５１２と、回路基板４の短手方向に沿って回路基板４の端部から側方に突出する先端部５１１を有している。
カバー組立体は、カバー３をハウジング２の背面２２２に取り付けることによって、回路基板４を回路室２１３に収容し、かつ、チップパッケージ５を副通路と回路室２１３との間に亘って延在させてパッケージ本体５１の先端部５１１を副通路内に配置することができる。パッケージ本体５１の先端部５１１には、流量検出素子５３が設けられており、流量検出部の検出部が第２副通路溝２１２内に露出して配置されるようになっている。
図７Ａは、チップパッケージと回路部品が実装された回路基板の正面図、図７Ｂは、図７ＡのＶＩＩＢ－ＶＩＩＢ線断面図、図７Ｃは、図７ＡのＶＩＩＣ－ＶＩＩＣ線断面図である。
回路基板４には、チップパッケージ５の一部を収容するための収容部４１２が設けられている。収容部４１２は、図７Ａに示すように、基板本体４１の長手方向中央でかつ短手方向一方側に偏倚した箇所を部分的に切り欠くことによって構成されており（切り欠き部）、基板本体４１は平面視略Ｕ字形状を有している。
チップパッケージ５は、図７Ａ、図７Ｂ及び図７Ｃに示すように、パッケージ本体５１の厚さ方向の少なくとも一部が回路基板４の収容部４１２に入り込んで収容されている。
具体的には、パッケージ本体５１の基端部５１２でかつパッケージ本体５１の流量検出素子５３が設けられる面側であるパッケージ表面部が回路基板４の収容部４１２に入り込んだ状態で収容されている。
本実施例では、パッケージ本体５１の厚さ方向の一部が回路基板４の収容部４１２に収容されるため、チップパッケージ５の厚みと端子の高さとを含めた全体の実装高さを抑制することができる。これにより、例えば、回路基板４にチップパッケージ５と混載された小型の圧力センサと同じ実装高さまで低減することができる。また、チップパッケージ５を回路基板４の上に重ねて実装した場合と比較して、実装部品の実装高さをより低く抑えることができる。したがって、計測部２２の低背化を図ることができ、物理量検出装置１を薄型化することができ、吸気管内の主通路における流量抵抗を低減させることができる。
なお、本実施例では、パッケージ本体５１の厚さ方向の一部が回路基板４の収容部４１２に収容される構成の場合を例に説明したが、パッケージ本体５１の厚さ方向の全体が収容される構成としてもよい。かかる構成とすることにより、計測部２２の低背化をさらに促進させることができ、物理量検出装置１の薄型化を図ることができる。
図７Ａに示すように、回路基板４の正面には、チップパッケージ５と、圧力センサ４２等の電子部品が実装されている。チップパッケージ５は、パッケージ本体５１の基端部５１２に複数本の接続端子５２が突出して設けられており、これらの接続端子５２を回路基板４のパッド４３にはんだで接続することにより回路基板４に一体に固定されている。チップパッケージ５には、流量検出素子５３と、流量検出素子５３を駆動する電子部品であるＬＳＩとが実装されている。
チップパッケージ５の基端部５１２には、パッケージ本体５１の短手方向に沿って互いに離間する方向に突出する複数の接続端子５２が設けられている。回路基板４の基板本体４１の実装面４１１には、収容部４１２を間に介して対向する箇所である回路基板４の長手方向一方側と他方側に複数のパッド４３が分かれて設けられており、各パッド４３にチップパッケージ５の複数の接続端子５２がそれぞれはんだ付けされるようになっている。
複数の接続端子５２は、チップパッケージ５を回路基板４にはんだ固定するはんだ固定部を構成する。
チップパッケージ５は、ＬＳＩ５４と流量検出素子５３をリードフレーム５２１の上に搭載し、熱硬化性樹脂で封止することによって構成されている。チップパッケージ５は、略平板形状に樹脂成形されたパッケージ本体５１を有している。パッケージ本体５１は、長方形を有しており、計測部２２の短手方向に沿って延在し、パッケージ本体５１の長手方向一方側の基端部５１２が回路基板４の収容室４１２に収容され、パッケージ本体５１の長手方向他方側の先端部５１１が回路基板４から突出して配置されるようになっている。
チップパッケージ５の流量検出素子５３は、パッケージ本体５１の表面に凹設された通路溝５１３内に検出部が露出するように設けられている。通路溝５１３は、第２副通路溝２１２内で第２副通路溝２１２に沿って延在するように、パッケージ本体５１の短手方向一方側の端部から短手方向他方側の端部までの全幅に亘って形成されている。流量検出素子５３は、ダイヤフラム構造を有している。チップパッケージ５を樹脂で成型する際に、流量検出素子５３の表面（検出部）に樹脂が流れ込まないように入駒を当てて樹脂成型が行われる。チップパッケージ５は、流量検出素子５３の表面が露出するように流量検出素子５３を樹脂で封止している。
チップパッケージ５の接続端子５２は、パッケージ本体５１の厚さ方向中央からパッケージ本体５１の短手方向に突出して設けられている。接続端子５２は、回路基板４のパッド４３に対向する対向面を有しており、その対向面の位置は、リードフレーム５２１の実装面と同じ高さに設定されている。
チップパッケージ５は、パッケージ本体５１の基端部５１２に設けられている複数の接続端子５２を回路基板４の複数のパッド４３にそれぞれはんだ付けすることにより電気的に導通されかつ回路基板４に一体的に固定される。チップパッケージ５は、回路基板４に基端部５１２が固定され、先端部５１１が回路基板４から突出しており、回路基板４に対していわゆる片持ち支持されている。
次に、回路基板４にチップパッケージ５を実装し、チップパッケージ５が実装された回路基板４をハウジングに取り付ける方法について説明する。
図８Ａは、基板シートの正面図、図８Ｂは、基板シートの下面図である。
チップパッケージ５は、はんだリフローによって回路基板４に実装される。チップパッケージ５は、図８Ａ及び図８Ｂに示すように、基板シート１０にセットされた状態でリフロー炉に搬送され、リフロー炉内ではんだリフローが実行される。
基板シート１０は、図８Ａに示すように、平面状に並べて配置された複数の回路基板４と、これら複数の回路基板４を支持する捨て基板１１とを有している。捨て基板１１は、各回路基板４との間に隙間１３を有しており、ゲート１２を介して各回路基板４を支持している。捨て基板１１には、各回路基板４に応じて切り欠き部１４が設けられており、基板シート１０にチップパッケージ５をセットした際に、チップパッケージ５の先端部５１１が収容されるようになっている。
図９は、チップパッケージの組み込み工程図である。
チップパッケージ５は、チップパッケージ５のパッケージ表面部とパッケージ裏面部とが下側と上側に位置する姿勢状態で、基板シート１０の上から載せられて、所定位置にセットされる。チップパッケージ５は、基板シート１０にセットされることにより、基端部５１２が回路基板４の収容部４１２に収容され、かつ、先端部５１１が捨て基板１１の切り欠き部１４に収容される。
そして、回路基板４の実装面４１１に設けられている各パッド４３の上にチップパッケージ５の各接続端子５２が載せられて、パッケージ本体５１の基端部５１２が回路基板４に支持される。チップパッケージ５は、回路基板４からパッケージ本体５１の先端部５１１が突出するように配置されるので、重心が基端部５１２よりも先端部５１１側に位置している。したがって、パッケージ本体５１の接続端子５２を回路基板４のパッド４３の上に載せて支持しただけではバランスが悪く、パッケージ本体２７１の先端部５１１が下がるようにチップパッケージ５が傾くおそれがある。
本実施例では、回路基板４に対してチップパッケージ５を位置決めするための位置決め部を有している。位置決め部は、チップパッケージ５の接続端子５２よりも流量検出素子５３側の位置に設けられている。位置決め部は、パッケージ本体５１の先端部５１１の端縁中央に突出して形成された凸部５１４を有する。凸部５１４は、モールド樹脂により構成されており、パッケージ本体５１をモールド成形する際に、一体に形成される。
凸部５１４は、捨て基板１１の上に載せられる載置面を有している。凸部５１４の載置面は、接続端子５２の対向面と同じ高さとなっており、チップパッケージ５を回路基板４に載せた場合に、回路基板４の実装面４１１を含む仮想平面Ｐｖａ上に位置するようになっている。
凸部５１４は、図９（２）に示すように、捨て基板１１の上に載せられて、パッケージ本体５１の先端部５１１を回路基板４に支持する。これにより、チップパッケージ５は、パッケージ本体５１の基端部５１２が回路基板４に支持されるとともに、先端部５１１が捨て基板１１に支持される。したがって、基板シート１０に対してパッケージ本体５１の先端部５１１が下がるようにチップパッケージ５が傾くのを防ぐことができる。
そして、チップパッケージ５は、基板シート１０にセットされた状態でリフロー炉に搬送され、リフロー炉内ではんだリフローが実行され、回路基板４にはんだ固定される。はんだリフローによりチップパッケージ５が回路基板４にはんだ固定されると、ゲート１２が切断され、図９（３）に示すように、回路基板４が捨て基板１１から切り離される。そして、カバー３に取り付けられてカバー組立体とされ、図９（４）に示すように、ハウジング２に取り付けられる。
チップパッケージ５が実装された回路基板４をカバー３に取り付ける際、カバー３の突起部３２と凸部５１４との間に接着剤６が塗布される。これにより、パッケージ本体５１の先端部５１１をカバー３に固定することができ、チップパッケージ５をカバー３に安定して支持することができる。したがって、チップパッケージ５の位置ずれや振動によって副通路の流量検出素子５３側の断面積Ｄ１とパッケージ裏面部側の断面積Ｄ２との比率が変化するのを防ぎ、良好な実装精度を得ることができる。
本実施例によれば、パッケージ本体５１の先端部５１１の端縁中央に凸部５１４が設けられており、基板シート１０にチップパッケージ５をセットした際に、捨て基板１１の上に載せられるようになっている。したがって、回路基板４に対してチップパッケージ５を確実に位置決めし、予め設定された姿勢状態に安定して支持することができる。したがって、はんだリフローの途中でチップパッケージ５の位置や姿勢が変化するのを防ぐことができ、回路基板４に対して予め設定された位置および姿勢にはんだ固定することができ、チップパッケージ５の実装ばらつきを低減することができる。したがって、回路基板４に片持ち支持されるチップパッケージ５の傾きを制御し、はんだリフローの際の良好な実装精度、はんだ厚みばらつきを含む実装精度を簡単に確保することができる。
物理量検出装置１の流量特性は、副通路のパッケージ表面部側の断面積Ｄ１とパッケージ裏面部側の断面積Ｄ２の関係に依存する。本実施例では、回路基板４の実装面４１１と流量検出素子５３との平面度が成立する場所、つまり、接続端子５２側よりも流量検出素子５３側に凸部５１４を設けている。特に、凸部５１４は、捨て基板１１の上に載置される載置面が接続端子５２の対向面と同じ高さとなっており、チップパッケージ５を回路基板４に載せた場合に、回路基板４の実装面４１１を含む仮想平面Ｐｖａ上に位置するようになっている。したがって、基板シート１０の上にチップパッケージ５を単に載せるだけで、回路基板４に対してチップパッケージ５を簡単に平行に配置することができる。したがって、物理量検出装置１において流量検出素子５３が露出する側の副通路断面積を一定のものとし、流量の検出精度を安定化させることができる。
＜第２の実施例＞
図１０Ａは、第２の実施例における回路基板の正面図、図１０Ｂは、図１０ＡのＸＢ－ＸＢ線断面図である。
本実施例において特徴的なことは、リードフレーム５２１の一部を延長してチップパッケージ５のパッケージ本体５１から突出させた凸部５２２により位置決め部を構成したことである。チップパッケージ５は、図１０Ａに示すように、パッケージ本体５１内にリードフレーム５２１を有している。リードフレーム５２１は、パッケージ本体５１の基端部５１２と先端部５１１の間に亘って設けられており、基端部５１２からは接続端子５２が突出し、先端部５１１からは位置決め部となる凸部５２２が突出している。凸部５２２は、パッケージ本体５１の先端部５１１の端縁から突出するリードフレーム５２１のタイバーにより構成されている。
凸部５２２は、実施例１の図９（２）で説明したように、チップパッケージ５を基板シート１０にセットした際に、捨て基板１１の上に載せられて、パッケージ本体５１の先端部５１１を基板シート１０に支持することができる。したがって、第１の実施例と同様に、回路基板４に対してチップパッケージ５を確実に位置決めし、予め設定された姿勢状態に安定して支持することができる。したがって、はんだリフローの途中でチップパッケージ５の位置や姿勢が変化するのを防ぐことができ、回路基板４に対して予め設定された位置および姿勢にはんだ固定することができ、チップパッケージ５の実装ばらつきを低減することができる。
凸部５２２の載置面は、接続端子５２の対向面と同じ高さとなっており、チップパッケージ５を回路基板４に載せた場合に、回路基板４の実装面４１１を含む仮想平面Ｐｖａ上に位置するようになっている。したがって、基板シート１０の上にチップパッケージ５を単に載せるだけで、回路基板４に対してチップパッケージ５を簡単に平行に配置することができる。したがって、流量検出素子５３が露出する側の副通路断面積を一定のものとし、検出精度を安定化させることができる。
本実施例によれば、チップパッケージ５のパッケージ本体５１からリードフレーム５２１の一部を突出させることにより凸部５２２を設けているので、チップパッケージ５に位置決め部を簡単に設けることができ、容易に実施することができる。
＜第３の実施例＞
図１１Ａは、第３の実施例における回路基板の正面図、図１１Ｂは、図１１ＡのＸＩＢ－ＸＩＢ線断面図である。
本実施例では、第２の実施例と同様に、リードフレーム５２１の一部を突出させた凸部５２３により位置決め部を構成している。凸部５２３は、先端が折り曲げられており、チップパッケージ５を基板シート１０にセットした際に、捨て基板１１に予め設けられている挿入穴１５に挿入されるようになっている。
凸部５２３は、チップパッケージ５のパッケージ本体５１から突出し、先端で折曲されて接続端子５２の対向面が対向する側に突出するＬ字状に形成されている。捨て基板１１には、チップパッケージ５を基板シート１０にセットした際に、凸部５２３の先端が挿入される挿入穴１５が設けられている。
本実施例によれば、チップパッケージ５を基板シート１０にセットした際に、凸部５２３が捨て基板１１の上に載せられるとともに、凸部５２３の先端が挿入穴１５に挿入される。したがって、チップパッケージ５が回路基板４の実装面４１１と平行に配置されるとともに、回路基板４の実装面４１１に沿った方向のチップパッケージ５の移動が規制される。したがって、回路基板４に対してチップパッケージ５を確実に位置決めし、予め設定された姿勢状態に安定して支持することができる。したがって、はんだリフローの途中でチップパッケージ５の位置や姿勢が変化するのを防ぐことができ、回路基板４に対して予め設定された位置および姿勢にはんだ固定することができ、チップパッケージ５の実装ばらつきを低減することができる。したがって、回路基板４に片持ち支持されるチップパッケージ５の傾きを制御し、はんだリフローの際の良好な実装精度、はんだ厚みのばらつきを含む実装精度を簡単に確保することができる。
＜第４の実施例＞
図１２Ａは、第４の実施例における回路基板の正面図、図１２Ｂは、図１２ＡのＸＩＩＢ－ＸＩＩＢ線断面図である。
本実施例では、上記第１の実施例の凸部５１４の代わりに、パッケージ本体５１の先端部５１１の端縁に沿って延在する凸部５１５が設けられている。凸部５１５は、モールド樹脂により構成されており、パッケージ本体５１をモールド成形する際に、一体に形成される。
凸部５１５は、図１２Ｂに示すように、パッケージ表面部側よりもパッケージ裏面部側を突出させて、パッケージ表面部とパッケージ裏面部との間に段差を設けることによって形成されている。凸部５１５は、凸部５１５の載置面が接続端子５２の対向面と同じ高さとなっており、チップパッケージ５を回路基板４に載せた場合に、回路基板４の実装面４１１を含む仮想平面Ｐｖａ上に位置するようになっている。
凸部５１５は、上述の各実施例と同様に、はんだリフローの際には、捨て基板１１の上に載せられて、回路基板２０７に対するチップパッケージ５の位置決めを行うことができる。したがって、基板シート１０の上にチップパッケージ５を単に載せるだけで、回路基板４に対してチップパッケージ５を簡単に平行に配置することができる。したがって、物理量検出装置１において流量検出素子５３が露出する側の副通路断面積を一定のものとし、流量の検出精度を安定化させることができる。
そして、第１の実施例の図９（４）で示すのと同様に、カバー３の突起部３２との間に接着剤６が塗布され、カバー３に固定される。接着剤６は、パッケージ本体５１の先端部５１１の端縁に沿って塗布されるので、第１の実施例における凸部５１４よりも長い距離に亘って接着することができる。したがって、パッケージ本体５１の先端部５１１をカバー３の突起部３２に確実に固定することができ、副通路をパッケージ表面部側とパッケージ裏面部側とに完全に分けるようにシールすることができる。
また、本実施例によれば、パッケージ表面部側よりもパッケージ裏面部側を突出させて、パッケージ表面部とパッケージ裏面部との間に段差を設ける構成を有しているので、パッケージ本体５１の先端部５１１におけるパッケージ表面部側の端縁の位置をパッケージ裏面部側の端縁の位置よりも流量検出素子５３側に配置することができ、第２副通路の幅が狭い場合であっても、通路溝５１３を十分に広く確保することができる。
＜第５の実施例＞
図１３Ａは、第５の実施例における回路基板の正面図、図１３Ｂは、図１３ＡのＸＩＩＩＢ－ＸＩＩＩＢ線断面図、図１３Ｃは、図１３ＡのＸＩＩＩＣ－ＸＩＩＩＣ線断面図である。
本実施例では、回路基板４に対してチップパッケージ５の向きが、上述の各実施例とは反対向きになっている。具体的には、チップパッケージ５は、流量検出素子５３の露出面と接続端子５２の対向面とが互いに離間する向きに配置されている。
凸部５１６は、パッケージ本体５１の先端部５１１の端縁中央に設けられている。凸部５１６は、モールド樹脂により構成されており、パッケージ本体５１をモールド成形する際に、一体に形成される。凸部５１６は、基板シート１０にチップパッケージ５をセットした際に、捨て基板１１の上に載せられる載置面を有している。
凸部５１６の載置面は、接続端子５２の対向面と同じ高さとなっており、チップパッケージ５を回路基板４に載せた場合に、回路基板４の実装面４１１を含む仮想平面Ｐｖｂ上に位置するようになっている。したがって、基板シート１０の上にチップパッケージ５を単に載せるだけで、回路基板４に対してチップパッケージ５を簡単に平行に配置することができる。したがって、物理量検出装置１において流量検出素子５３が露出する側の副通路断面積を一定のものとし、流量の検出精度を安定化させることができる。
図１４Ａ及び図１４Ｂは、図１３Ｂに示す回路基板の変形例を示す断面図である。
図１４Ａに示す変形例は、凸部５１６の代わりに、第２の実施例において図１０Ａ及び図１０Ｂに示して説明した構成を適用し、チップパッケージ５のパッケージ本体５１からリードフレーム５２１の一部を突出させた凸部５２４を設けたものである。そして、図１４Ｂに示す変形例は、凸部５１６の代わりに、第３の実施例において図１１Ａ及び図１１Ｂに示して説明した構成を適用し、先端が折り曲げられた凸部５２５を設けたものである。先端が折り曲げられた凸部５２５は、チップパッケージ５を基板シート１０にセットした際に、捨て基板１１に予め設けられている挿入穴１５に先端が挿入されるようになっている。図１４Ａ及び図１４Ｂに示す各変形例は、第２の実施例及び第３の実施例と同様の作用効果を得ることができる。
＜第６の実施例＞
図１５Ａ及び図１５Ｂは、第６の実施例を説明する斜視図である。
本実施例の位置決め部は、チップパッケージ５に形成されたパッケージ凹部５１７又はパッケージ凸部５１８と、回路基板４に形成されてパッケージ凹部５１７に嵌合する基板凸部４１３又はパッケージ凸部５１８に嵌合する基板凹部４１４と、を有する。
図１５Ａに示す実施例の場合、パッケージ凹部５１７は、パッケージ本体５１のパッケージ表面部に凹設されている。パッケージ凹部５１７は、パッケージ本体５１の基端部５１２と先端部５１１との間の位置でかつパッケージ本体５１の短手方向一方側と他方側に離間する位置に対をなして設けられている。一方、基板凸部４１３は、基板本体４１の収容部４１２の入口部分において互いに接近する方向に向かって突出して形成されており、チップパッケージ５を回路基板４の上から載せることにより、パッケージ凹部５１７に圧入されるようになっている。
チップパッケージ５は、パッケージ凹部５１７に基板凸部４１３が圧入されることにより、回路基板４に対して位置決め固定され、チップパッケージ５の接続端子５２が回路基板４のパッド４３に当接した状態とされる。したがって、そのままの状態でリフロー炉に搬送することによって、チップパッケージ５の接続端子５２を回路基板４のパッド４３にはんだ付けし、チップパッケージ５を回路基板４にはんだ固定できる。
図１５Ｂに示す実施例の場合、パッケージ凸部５１８は、パッケージ本体５１のパッケージ表面部に凸設されている。パッケージ凸部５１８は、パッケージ本体５１の基端部５１２と先端部５１１との間の位置でかつパッケージ本体５１の短手方向一方側と他方側に離間する位置に対をなして設けられている。一方、基板凹部４１４は、基板本体４１の収容部４１２の入口部分において互いに離間する方向に凹状に形成されており、チップパッケージ５を回路基板４の上から載せることにより、パッケージ凸部５１８が圧入されるようになっている。
チップパッケージ５は、パッケージ凸部５１８が基板凹部４１４に圧入されることにより、回路基板４に対して位置決め固定され、チップパッケージ５の接続端子５２が回路基板４のパッド４３に当接した状態とされる。したがって、そのままの状態でリフロー炉に搬送することによって、チップパッケージ５の接続端子５２を回路基板４のパッド４３にはんだ付けし、チップパッケージ５を回路基板４にはんだ固定できる。
図１５Ａ及び図１５Ｂに示す実施例によれば、チップパッケージ５にパッケージ凹部５１７又はパッケージ凸部５１８が設けられ、回路基板４に基板凸部４１３又は基板凹部４１４が設けられており、回路基板４にチップパッケージ５を組み付けた場合に、パッケージ凹部５１７に基板凸部４１３が圧入され、あるいは、パッケージ凸部５１８が基板凹部４１４に圧入されるようになっている。
したがって、回路基板４に対してチップパッケージ５を確実に位置決めし、予め設定された姿勢状態に安定して支持することができる。したがって、はんだリフローの途中でチップパッケージ５の位置や姿勢が変化するのを防ぐことができ、回路基板４に対して予め設定された位置および姿勢にはんだ固定することができ、チップパッケージ５の実装ばらつきを低減することができる。したがって、回路基板４に片持ち支持されるチップパッケージ５の傾きを制御し、はんだリフローの際の良好な実装精度、はんだ厚みばらつきを含む実装精度を簡単に確保することができる。
また、本実施例によれば、回路基板４にチップパッケージ５を組み付けるだけでチップパッケージ５を位置決めできるので、上述の各実施例の捨て基板１１を省略することもできる。
＜第７の実施例＞
図１６Ａは、第７の実施例における回路基板の正面図、図１６Ｂは、図１６Ａに示す回路基板の下面図、図１６Ｃは、図１６Ａに示す回路基板の右側面図である。
本実施例において特徴的なことは、チップパッケージ５が基板本体４１の実装面４１１の上に配置される構成としたことである。
回路基板４は、他の実施例とは異なり、基板本体４１において収容部４１２が省略されており、略長方形の形状を有している。チップパッケージ５は、チップパッケージ５のパッケージ裏面部が回路基板４の実装面４１１と対向する姿勢状態で回路基板４の実装面４１１の上に配置される。
チップパッケージ５の接続端子５２は、図１６Ｂに示すように、パッケージ裏面部よりもパッケージ本体５１の厚さ方向に突出した位置に対向面が配置されている。チップパッケージ５のパッケージ裏面部には、チップパッケージ５を位置決め固定するための位置決め部が設けられている。位置決め部は、図１６Ｂに示すように、チップパッケージ５の基端部５１２よりも先端部５１１側の位置に設けられており、凸部５１９、５２０を有している。凸部５１９、５２０は、モールド樹脂により構成されており、パッケージ本体５１をモールド成形する際に、一体に形成される。
凸部５１９、５２０は、図１６Ａに示すように、パッケージ本体５１の短手方向中央位置に１個ずつ設けられている。凸部５１９は、回路基板４の実装面４１１と対向する位置に配置され、凸部５２０は、捨て基板１１（図８を参照）と対向する位置に配置されている。凸部５１９、５２０は、接続端子５２の対向面と同じ高さとなっており、チップパッケージ５を回路基板４に載せた場合に、回路基板５の実装面４１１を含む仮想平面Ｐｖａ上に位置するようになっている。
したがって、基板シート１０の上にチップパッケージ５を単に載せるだけで、回路基板４に対してチップパッケージ５を簡単に平行に配置することができる。したがって、物理量検出装置１において流量検出素子５３が露出する側の副通路断面積を一定のものとし、流量の検出精度を安定化させることができる。
本実施例によれば、パッケージ本体５１の先端部５１１のパッケージ裏面部に凸部５１９、５２０が設けられており、基板シート１０にチップパッケージ５をセットした際に、回路基板４及び捨て基板１１の上に支持されるようになっている。したがって、回路基板４に対してチップパッケージ５を確実に位置決めし、予め設定された姿勢状態に安定して支持することができる。したがって、はんだリフローの途中でチップパッケージ５の位置や姿勢が変化するのを防ぐことができ、回路基板４に対して予め設定された位置および姿勢にはんだ固定することができ、チップパッケージ５の実装ばらつきを低減することができる。したがって、回路基板４に片持ち支持されるチップパッケージ５の傾きを制御し、はんだリフローの際の良好な実装精度、はんだ厚みばらつきを含む実装精度を簡単に確保することができる。
以上、本発明の実施形態について詳述したが、本発明は、前記の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の精神を逸脱しない範囲で、種々の設計変更を行うことができるものである。例えば、前記した実施の形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることが可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。さらに、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
１ 物理量検出装置
４ 回路基板
５ チップパッケージ
４３ パッド
５１ パッケージ本体
５２ 接続端子（はんだ固定部）
５３ 流量検出素子
４１３ 基板凸部
４１４ 基板凹部
５１４、５１５、５１６、５２２、５２３、５２４、５２５ 凸部（位置決め部）
５１７ パッケージ凹部（位置決め部）
５１８ パッケージ凸部（位置決め部）

Claims (8)

  1. 検出部が少なくとも露出するように流量検出素子を樹脂で封止したチップパッケージを回路基板に位置決め固定する位置決め固定構造であって、
    前記チップパッケージは、前記回路基板に沿って配置され、基端部が前記回路基板に固定され、先端部が前記回路基板から側方に突出するパッケージ本体を有し、
    前記パッケージ本体の基端部には、前記回路基板にはんだ固定されるはんだ固定部が設けられ、
    前記パッケージ本体の先端部には、前記流量検出素子の検出部と、前記回路基板に対する位置決めを行うための位置決め部とが設けられていることを特徴とするチップパッケージの位置決め固定構造。
  2. 前記位置決め部は、前記パッケージ本体の先端部に形成された凸部を有し、
    前記はんだ固定部は、前記パッケージ本体の基端部から突出する接続端子を有し、
    前記凸部と前記接続端子は、前記回路基板の実装面を含む仮想平面上に位置することを特徴とする請求項１に記載のチップパッケージの位置決め固定構造。
  3. 前記凸部は、前記回路基板を支持する捨て基板に当接されることを特徴とする請求項２に記載のチップパッケージの位置決め固定構造。
  4. 前記凸部は、前記樹脂により構成されていることを特徴とする請求項２に記載のチップパッケージの位置決め固定構造。
  5. 前記チップパッケージは、前記流量検出素子を搭載するリードフレームを有し、
    前記凸部は、前記リードフレームの一部を前記パッケージ本体から突出させることにより構成されていることを特徴とする請求項３に記載のチップパッケージの位置決め固定構造。
  6. 前記凸部は、前記リードフレームのフレーム面に沿って前記パッケージ本体から突出し、先端で折曲されて前記接続端子の接続面側に突出するＬ字形状を有し、
    前記捨て基板には、前記凸部の先端が挿入される挿入穴が設けられていることを特徴とする請求項５に記載のチップパッケージの位置決め固定構造。
  7. 前記凸部は、物理量検出装置のハウジングに前記回路基板を取り付けた場合に、前記ハウジングに接着されることを特徴とする請求項２に記載のチップパッケージの位置決め固定構造。
  8. 回路基板と該回路基板を切り離し可能に支持する捨て基板とを有する基板シートに、流量検出部を有するチップパッケージを配置する配置工程と、
    前記チップパッケージが配置された基板シートをリフロー炉に搬送してはんだリフローを行う工程と、
    前記基板シートから前記回路基板を切り離す工程と、を含み、
    前記配置工程では、前記基板シートに対して前記流量検出部が前記回路基板から突出するように前記チップパッケージを配置して、前記チップパッケージの基端部に設けられているはんだ固定部を前記回路基板に当接させ、かつ、前記チップパッケージの先端部に設
    けられている位置決め部を前記捨て基板に当接させて、前記チップパッケージを支持することを特徴とする物理量検出装置の製造方法。
JP2020556659A 2018-11-05 2019-09-20 チップパッケージの位置決め固定構造 Active JP7026259B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018208459 2018-11-05
JP2018208459 2018-11-05
PCT/JP2019/036909 WO2020095548A1 (ja) 2018-11-05 2019-09-20 チップパッケージの位置決め固定構造

Publications (2)

Publication Number Publication Date
JPWO2020095548A1 JPWO2020095548A1 (ja) 2021-10-21
JP7026259B2 true JP7026259B2 (ja) 2022-02-25

Family

ID=70612429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020556659A Active JP7026259B2 (ja) 2018-11-05 2019-09-20 チップパッケージの位置決め固定構造

Country Status (5)

Country Link
US (1) US20210398886A1 (ja)
JP (1) JP7026259B2 (ja)
CN (1) CN112912699B (ja)
DE (1) DE112019004779T5 (ja)
WO (1) WO2020095548A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116013803B (zh) * 2023-03-30 2023-06-20 深圳新控半导体技术有限公司 一种芯片粘贴用温感式检测装置及其检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011122984A (ja) 2009-12-11 2011-06-23 Hitachi Automotive Systems Ltd 流量センサとその製造方法、及び流量センサモジュール
JP2012242298A (ja) 2011-05-20 2012-12-10 Denso Corp 流量検出装置
JP2015017857A (ja) 2013-07-10 2015-01-29 株式会社デンソー 流量センサ
US20160276566A1 (en) 2013-10-31 2016-09-22 Robert Bosch Gmbh Electrical Circuit and Method for Producing an Electrical Circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326911A (ja) * 1992-05-18 1993-12-10 Sony Corp リニアセンサ
AU2003902836A0 (en) * 2003-06-06 2003-06-26 M.B.T.L. Limited Environmental sensor
JP2005045110A (ja) 2003-07-24 2005-02-17 Kubota Corp リフロー半田付け行程における電子部品の位置決め構造
WO2012049742A1 (ja) * 2010-10-13 2012-04-19 日立オートモティブシステムズ株式会社 流量センサおよびその製造方法並びに流量センサモジュールおよびその製造方法
JP5662382B2 (ja) * 2012-06-15 2015-01-28 日立オートモティブシステムズ株式会社 熱式流量計
JP6154966B2 (ja) * 2014-12-08 2017-06-28 日立オートモティブシステムズ株式会社 物理量検出装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011122984A (ja) 2009-12-11 2011-06-23 Hitachi Automotive Systems Ltd 流量センサとその製造方法、及び流量センサモジュール
JP2012242298A (ja) 2011-05-20 2012-12-10 Denso Corp 流量検出装置
JP2015017857A (ja) 2013-07-10 2015-01-29 株式会社デンソー 流量センサ
US20160276566A1 (en) 2013-10-31 2016-09-22 Robert Bosch Gmbh Electrical Circuit and Method for Producing an Electrical Circuit

Also Published As

Publication number Publication date
US20210398886A1 (en) 2021-12-23
JPWO2020095548A1 (ja) 2021-10-21
DE112019004779T5 (de) 2021-09-09
WO2020095548A1 (ja) 2020-05-14
CN112912699A (zh) 2021-06-04
CN112912699B (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
US11143535B2 (en) Thermal-type flowmeter
JP2010151795A (ja) 熱式空気流量センサ
JP6771111B2 (ja) 物理量検出装置
WO2014203556A1 (ja) 熱式流量計の製造方法
JP5971221B2 (ja) 空気流量測定装置
JP7026259B2 (ja) チップパッケージの位置決め固定構造
JP6915160B2 (ja) 物理量検出装置
US11268920B2 (en) Physical quantity detection device
WO2021095454A1 (ja) 流量測定装置
JP2002318146A (ja) 空気流量測定装置およびその製造方法
JP2019066329A (ja) 物理量検出装置
JP2020034508A (ja) 物理量検出装置
US20200209034A1 (en) Physical quantity detection device
JP2020094933A (ja) 熱式流量計
JP7225062B2 (ja) センサ装置
JP6744501B2 (ja) 物理量検出装置
JP7062135B2 (ja) 物理量検出装置
US11307072B2 (en) Physical quantity detection device
WO2020179249A1 (ja) 流量測定装置
JP2019207173A (ja) 回路パッケージおよび流量測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220214

R150 Certificate of patent or registration of utility model

Ref document number: 7026259

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150