JP7022541B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP7022541B2
JP7022541B2 JP2017173998A JP2017173998A JP7022541B2 JP 7022541 B2 JP7022541 B2 JP 7022541B2 JP 2017173998 A JP2017173998 A JP 2017173998A JP 2017173998 A JP2017173998 A JP 2017173998A JP 7022541 B2 JP7022541 B2 JP 7022541B2
Authority
JP
Japan
Prior art keywords
semiconductor device
layer
support
resin
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017173998A
Other languages
Japanese (ja)
Other versions
JP2019050297A (en
Inventor
守 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2017173998A priority Critical patent/JP7022541B2/en
Publication of JP2019050297A publication Critical patent/JP2019050297A/en
Application granted granted Critical
Publication of JP7022541B2 publication Critical patent/JP7022541B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

本発明は、いわゆるＦａｎ－Ｏｕｔ型のパッケージ形式である半導体装置に関する。 The present invention relates to a semiconductor device which is a so-called Fan-Out type package type.

近年における電子機器の小型化に伴い、当該電子機器に適用される半導体装置の小型化が進められている。こうした動向を受け、いわゆるＦａｎ－Ｏｕｔ型のパッケージ形式である半導体装置が存在する。Ｆａｎ－Ｏｕｔ型は、導電支持体と、導電支持体に搭載された半導体素子と、導電支持体の所定の部位に積層された外部端子とを備えるパッケージ形式である。Ｆａｎ－Ｏｕｔ型では、導電支持体の厚さ方向視において、外部端子の周縁は、半導体素子の周縁よりも外側に位置する部分を含むことが特徴的である。このような構成をとることによって、半導体装置の小型化を図りつつ、外部端子の配置形態を電子機器の配線基板に柔軟に対応させることや、外部端子を半導体素子の電極よりも多く設定できる。このため、Ｆａｎ－Ｏｕｔ型では、半導体素子を配線基板に直接実装する場合（いわゆるＦａｎ－Ｉｎ型）よりも、配線基板に対する実装性を向上させることができる。 With the miniaturization of electronic devices in recent years, the miniaturization of semiconductor devices applied to the electronic devices has been promoted. In response to these trends, there are semiconductor devices in the so-called Fan-Out type package format. The Fan-Out type is a package type including a conductive support, a semiconductor element mounted on the conductive support, and an external terminal laminated at a predetermined portion of the conductive support. The Fan-Out type is characterized in that the peripheral edge of the external terminal includes a portion located outside the peripheral edge of the semiconductor element in the thickness direction of the conductive support. By adopting such a configuration, it is possible to flexibly correspond to the wiring board of the electronic device in the arrangement form of the external terminal while reducing the size of the semiconductor device, and to set more external terminals than the electrodes of the semiconductor element. Therefore, in the Fan-Out type, the mountability on the wiring board can be improved as compared with the case where the semiconductor element is directly mounted on the wiring board (so-called Fan-In type).

特許文献１には、Ｆａｎ－Ｏｕｔ型のパッケージ形式である半導体装置の一例が開示されている。当該半導体装置は、配線パターンが形成されたテープ基板（導電支持体に相当）と、テープ基板に支持された半導体チップと、テープ基板に形成された配線パターンの所定の位置に配置されたバンプ電極（外部端子に相当）とを備える（特許文献１の図２参照）。バンプ電極は、半田ボールから構成される。 Patent Document 1 discloses an example of a semiconductor device in a Fan-Out type package format. The semiconductor device includes a tape substrate (corresponding to a conductive support) on which a wiring pattern is formed, a semiconductor chip supported by the tape substrate, and bump electrodes arranged at predetermined positions of the wiring pattern formed on the tape substrate. (Corresponding to an external terminal) (see FIG. 2 of Patent Document 1). The bump electrode is composed of solder balls.

特許文献１に開示されている半導体装置は、外部端子が半田ボールから構成されているため、電子機器の配線基板に当該半導体装置を実装する際、半田が不要という利点を有する。ただし、リフローにおいて当該半田ボールが溶融し、テープ基板に形成された配線パターンに対する半田の濡れ性が良好でない場合、配線パターンに十分な半田が付着されず、実装性が低下するというおそれがある。また、溶融した半田の表面張力によって、配線基板に対して当該半導体装置の位置ずれが発生することが懸念される。 Since the external terminal of the semiconductor device disclosed in Patent Document 1 is composed of solder balls, there is an advantage that solder is not required when mounting the semiconductor device on a wiring board of an electronic device. However, if the solder balls are melted in the reflow and the wettability of the solder to the wiring pattern formed on the tape substrate is not good, sufficient solder may not be adhered to the wiring pattern and the mountability may be deteriorated. In addition, there is a concern that the surface tension of the molten solder may cause the semiconductor device to be displaced with respect to the wiring board.

特開２００１－８５５６５号公報Japanese Unexamined Patent Publication No. 2001-85565

本発明は上述の事情に鑑み、小型化を図りつつ、配線基板に対する実装性の低下を回避させることが可能な半導体装置を提供することをその課題とする。 In view of the above circumstances, it is an object of the present invention to provide a semiconductor device capable of avoiding deterioration of mountability on a wiring board while reducing the size.

本発明によれば、厚さ方向において互いに反対側を向く支持面および端子面を有する導電支持体と、前記支持面に対向する素子裏面と、前記素子裏面に形成された電極と、を有し、かつ前記電極が前記支持面に接続された半導体素子と、前記端子面と同方向を向く樹脂裏面と、前記樹脂裏面に交差する樹脂側面と、を有し、かつ前記導電支持体の少なくとも一部および前記半導体素子を覆う封止樹脂と、前記端子面に積層され、かつ前記樹脂裏面から露出する外部端子と、を備える半導体装置であって、前記支持面に交差し、かつ外側を向く前記導電支持体の端面は、前記樹脂側面と面一であり、前記外部端子は、Ｐを含有するＮｉ層と、Ａｕ層と、を含み、前記導電支持体の厚さ方向視において、前記外部端子の周縁は、前記半導体素子の周縁よりも外側に位置する部分を含むことを特徴とする半導体装置が提供される。 According to the present invention, it has a conductive support having support surfaces and terminal surfaces facing opposite to each other in the thickness direction, an element back surface facing the support surface, and an electrode formed on the element back surface. It also has a semiconductor element in which the electrode is connected to the support surface, a resin back surface facing the same direction as the terminal surface, and a resin side surface intersecting the resin back surface, and at least one of the conductive supports. A semiconductor device comprising a sealing resin covering a portion and the semiconductor element, and an external terminal laminated on the terminal surface and exposed from the back surface of the resin, wherein the semiconductor device intersects the support surface and faces outward. The end face of the conductive support is flush with the resin side surface, and the external terminal includes a Ni layer containing P and an Au layer, and the external terminal includes the external terminal in the thickness direction of the conductive support. Provided is a semiconductor device characterized in that the peripheral edge of the semiconductor device includes a portion located outside the peripheral edge of the semiconductor element.

本発明の実施において好ましくは、前記外部端子は、前記端子面に接する前記Ｎｉ層と、前記Ｎｉ層に接する前記Ａｕ層から構成される。 In the practice of the present invention, the external terminal is preferably composed of the Ni layer in contact with the terminal surface and the Au layer in contact with the Ni layer.

本発明の実施において好ましくは、前記外部端子は、前記端子面に接する前記Ｎｉ層と、前記Ｎｉ層に接するＰｄ層と、前記Ｐｄ層に接する前記Ａｕ層から構成される。 In the practice of the present invention, the external terminal is preferably composed of the Ni layer in contact with the terminal surface, the Pd layer in contact with the Ni layer, and the Au layer in contact with the Pd layer.

本発明の実施において好ましくは、前記導電支持体は、リードフレームから構成される。 In the practice of the present invention, the conductive support is preferably composed of a lead frame.

本発明の実施において好ましくは、前記導電支持体は、Ｃｕを含む。 In the practice of the present invention, the conductive support preferably contains Cu.

本発明の実施において好ましくは、前記導電支持体は、その厚さ方向において前記支持面と前記端子面との間に位置する中間面をさらに有し、前記導電支持体には、前記中間面から前記樹脂裏面に向けて突出する突出部が形成され、前記端子面は、前記突出部の先端に位置する。 In carrying out the present invention, preferably, the conductive support further has an intermediate surface located between the support surface and the terminal surface in the thickness direction thereof, and the conductive support has the intermediate surface from the intermediate surface. A protruding portion is formed so as to project toward the back surface of the resin, and the terminal surface is located at the tip of the protruding portion.

本発明の実施において好ましくは、前記導電支持体の厚さ方向視において、前記突出部は、前記電極に対して外側に離間している。 In the practice of the present invention, the protrusion is preferably spaced outward from the electrode in the thickness direction of the conductive support.

本発明の実施において好ましくは、前記導電支持体の厚さ方向視において、前記突出部は、前記半導体素子よりも外側に位置する。 In the practice of the present invention, the protrusion is preferably located outside the semiconductor element in the thickness direction of the conductive support.

本発明の実施において好ましくは、前記突出部は、前記樹脂側面から露出する領域を含み、当該領域は、前記導電支持体の前記端面につながっている。 In the practice of the present invention, the projecting portion preferably includes a region exposed from the side surface of the resin, and the region is connected to the end face of the conductive support.

本発明の実施において好ましくは、前記外部端子は、前記樹脂側面から露出する前記突出部の前記領域に積層されている。 In the practice of the present invention, the external terminal is preferably laminated in the region of the protrusion exposed from the side surface of the resin.

本発明の実施において好ましくは、前記端子面は、前記樹脂裏面と面一である。 In carrying out the present invention, the terminal surface is preferably flush with the resin back surface.

本発明の実施において好ましくは、前記素子裏面に対向し、かつ前記樹脂裏面から露出する放熱体をさらに備える。 In carrying out the present invention, it is preferable to further include a radiator that faces the back surface of the element and is exposed from the back surface of the resin.

本発明の実施において好ましくは、前記放熱体は、前記素子裏面に対向する基層と、前記基層に接し、かつ前記樹脂裏面から露出する表層と、を有し、前記基層を構成する材料は、前記導電支持体を構成する材料と同一であり、前記表層を構成する材料は、前記外部端子を構成する材料と同一である。 In the practice of the present invention, the heat radiating body preferably has a base layer facing the back surface of the element and a surface layer in contact with the base layer and exposed from the back surface of the resin, and the material constituting the base layer is the above. It is the same as the material constituting the conductive support, and the material constituting the surface layer is the same as the material constituting the external terminal.

本発明の実施において好ましくは、前記導電支持体の厚さ方向において、前記放熱体における前記基層と前記表層との境界の位置が、前記樹脂裏面の位置に等しい。 In carrying out the present invention, preferably, the position of the boundary between the base layer and the surface layer in the heat radiating body is equal to the position of the back surface of the resin in the thickness direction of the conductive support.

本発明の実施において好ましくは、前記樹脂裏面に接して設けられた絶縁膜をさらに備え、前記外部端子は、前記絶縁膜から露出している。 In carrying out the present invention, it is preferable to further include an insulating film provided in contact with the back surface of the resin, and the external terminal is exposed from the insulating film.

本発明の実施において好ましくは、前記樹脂裏面に接して設けられた絶縁膜をさらに備え、前記外部端子および前記放熱体は、ともに前記絶縁膜から露出している。 In carrying out the present invention, it is preferable to further include an insulating film provided in contact with the back surface of the resin, and both the external terminal and the radiator are exposed from the insulating film.

本発明の実施において好ましくは、前記支持面と前記電極との間に介在する接合層をさらに備え、前記接合層は、Ｓｎを含有する合金を含む。 In carrying out the present invention, it is preferable to further include a bonding layer interposed between the support surface and the electrode, and the bonding layer contains an alloy containing Sn.

本発明の実施において好ましくは、前記半導体素子は、前記素子裏面に接して設けられた素子絶縁膜をさらに有し、前記電極は、前記素子絶縁膜から露出する表面導電層を有し、前記表面導電層は、Ｓｎを含有する合金から構成される。 In carrying out the present invention, preferably, the semiconductor device further has an element insulating film provided in contact with the back surface of the device, and the electrode has a surface conductive layer exposed from the element insulating film, and the surface thereof. The conductive layer is composed of an alloy containing Sn.

本発明にかかる半導体装置は、導電支持体の厚さ方向視において、外部端子の周縁は、半導体素子の周縁よりも外側に位置している。このため、当該半導体装置は、小型化と、実装性の向上とを図ったＦａｎ－Ｏｕｔ型のパッケージ形式を構成する。あわせて、外部端子が無電解めっきにより形成されたＮｉ層（Ｐを含有）と、Ａｕ層とを含むため、外部端子に対する半田の濡れ性が改善され、配線基板に対する当該半導体装置の実装性の低下を回避させることができる。したがって、本発明にかかる半導体装置によれば、小型化を図りつつ、配線基板に対する実装性の低下を回避させることが可能となる。 In the semiconductor device according to the present invention, the peripheral edge of the external terminal is located outside the peripheral edge of the semiconductor element in the thickness direction of the conductive support. Therefore, the semiconductor device constitutes a Fan-Out type package format with the aim of reducing the size and improving the mountability. At the same time, since the external terminals include a Ni layer (containing P) formed by electroless plating and an Au layer, the wettability of the solder to the external terminals is improved, and the mountability of the semiconductor device on the wiring board is improved. The decrease can be avoided. Therefore, according to the semiconductor device according to the present invention, it is possible to avoid deterioration of mountability on a wiring board while reducing the size.

本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。 Other features and advantages of the present invention will be more apparent by the detailed description given below based on the accompanying drawings.

本発明の第１実施形態にかかる半導体装置の斜視図（封止樹脂および絶縁膜を透過）である。It is a perspective view (permeating a sealing resin and an insulating film) of the semiconductor device which concerns on 1st Embodiment of this invention. 図１に示す半導体装置の平面図（封止樹脂を透過）である。It is a top view (permeating the sealing resin) of the semiconductor device shown in FIG. 図１に示す半導体装置の平面図（半導体素子および封止樹脂を除く）である。It is a top view (excluding a semiconductor element and a sealing resin) of the semiconductor device shown in FIG. 図１の示す半導体装置の底面図である。It is a bottom view of the semiconductor device shown in FIG. 1. 図１に示す半導体装置の正面図である。It is a front view of the semiconductor device shown in FIG. 1. 図１に示す半導体装置の右側面図である。It is a right side view of the semiconductor device shown in FIG. 1. 図２のＶＩＩ－ＶＩＩ線に沿う断面図である。FIG. 2 is a cross-sectional view taken along the line VII-VII of FIG. 図２のＶＩＩＩ－ＶＩＩＩ線に沿う断面図である。FIG. 2 is a cross-sectional view taken along the line VIII-VIII of FIG. 図７の部分拡大図である。FIG. 7 is a partially enlarged view of FIG. 7. 図１に示す半導体装置において、接合層を省略したときの状態を示す部分拡大断面図である。FIG. 3 is a partially enlarged cross-sectional view showing a state when the bonding layer is omitted in the semiconductor device shown in FIG. 1. 本発明の第２実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。It is a top view (permeating the sealing resin) of the semiconductor device which concerns on 2nd Embodiment of this invention. 図１１に示す半導体装置の底面図である。It is a bottom view of the semiconductor device shown in FIG. 図１１に示す半導体装置の正面図である。It is a front view of the semiconductor device shown in FIG. 図１１に示す半導体装置の右側面図である。FIG. 11 is a right side view of the semiconductor device shown in FIG. 図１１のＸＶ－ＸＶ線に沿う断面図である。It is sectional drawing which follows the XV-XV line of FIG. 図１１のＸＶＩ－ＸＶＩ線に沿う断面図である。11 is a cross-sectional view taken along the line XVI-XVI of FIG. 本発明の第２実施形態の変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on the modification of 2nd Embodiment of this invention. 本発明の第２実施形態の変形例にかかる半導体装置の断面図である。It is sectional drawing of the semiconductor device which concerns on the modification of 2nd Embodiment of this invention. 本発明の第３実施形態にかかる半導体装置の平面図（封止樹脂を透過）である。It is a top view (permeating the sealing resin) of the semiconductor device which concerns on 3rd Embodiment of this invention. 図１９に示す半導体装置の平面図（半導体素子および封止樹脂を除く）である。FIG. 19 is a plan view of the semiconductor device shown in FIG. 19 (excluding semiconductor elements and sealing resin). 図１９に示す半導体装置の底面図である。It is a bottom view of the semiconductor device shown in FIG. 図１９のＸＸＩＩ－ＸＸＩＩ線に沿う断面図である。19 is a cross-sectional view taken along the line XXII-XXII of FIG. 図１９のＸＸＩＩＩ－ＸＸＩＩＩ線に沿う断面図である。19 is a cross-sectional view taken along the line XXIII-XXIII of FIG. 図２２の部分拡大図である。FIG. 22 is a partially enlarged view.

本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。 An embodiment for carrying out the present invention (hereinafter referred to as “embodiment”) will be described with reference to the accompanying drawings.

〔第１実施形態〕
図１～図１０に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、導電支持体１０、半導体素子２０、接合層２９、封止樹脂３０、外部端子４０および絶縁膜５０を備える。ここで、図１は、理解の便宜上、封止樹脂３０および絶縁膜５０を透過している。図２は、理解の便宜上、封止樹脂３０を透過している。図８は、図２のＶＩＩＩ－ＶＩＩＩ線（図２に示す一点鎖線）に沿う断面図である。図１０の図示範囲は、図９の図示範囲と同一である。なお、図１において透過した封止樹脂３０および絶縁膜５０の外形を想像線（二点鎖線）で示している。 [First Embodiment]
The semiconductor device A10 according to the first embodiment of the present invention will be described with reference to FIGS. 1 to 10. The semiconductor device A10 includes a conductive support 10, a semiconductor element 20, a bonding layer 29, a sealing resin 30, an external terminal 40, and an insulating film 50. Here, FIG. 1 permeates the sealing resin 30 and the insulating film 50 for convenience of understanding. FIG. 2 is transparent to the sealing resin 30 for convenience of understanding. FIG. 8 is a cross-sectional view taken along the line VIII-VIII of FIG. 2 (dotted line shown in FIG. 2). The illustrated range of FIG. 10 is the same as the illustrated range of FIG. In FIG. 1, the outer shapes of the transparent sealing resin 30 and the insulating film 50 are shown by an imaginary line (dashed-dotted line).

これらの図に示す半導体装置Ａ１０は、様々な電子機器の配線基板に表面実装される樹脂パッケージである。図２に示すように、導電支持体１０の厚さ方向ｚ視（以下「平面視」という。）において、外部端子４０の周縁は、半導体素子２０の周縁よりも外側に位置する部分を含む。このようなパッケージ形式は、Ｆａｎ－Ｏｕｔ型と呼ばれる。図１および図２に示すように、平面視における半導体装置Ａ１０は、矩形状である。ここで、説明の便宜上、導電支持体１０の厚さ方向ｚに対して直交する半導体装置Ａ１０の長手方向を第１方向ｘと呼ぶ。また、導電支持体１０の厚さ方向ｚおよび第１方向ｘの双方に対して直交する半導体装置Ａ１０の短手方向を第２方向ｙと呼ぶ。なお、以下の説明では、導電支持体１０の厚さ方向ｚは、単に「厚さ方向ｚ」と呼ぶ。 The semiconductor device A10 shown in these figures is a resin package surface-mounted on wiring boards of various electronic devices. As shown in FIG. 2, in the thickness direction z-view (hereinafter referred to as “planar view”) of the conductive support 10, the peripheral edge of the external terminal 40 includes a portion located outside the peripheral edge of the semiconductor element 20. Such a package format is called a Fan-Out type. As shown in FIGS. 1 and 2, the semiconductor device A10 in a plan view has a rectangular shape. Here, for convenience of explanation, the longitudinal direction of the semiconductor device A10 orthogonal to the thickness direction z of the conductive support 10 is referred to as a first direction x. Further, the lateral direction of the semiconductor device A10 orthogonal to both the thickness direction z and the first direction x of the conductive support 10 is referred to as a second direction y. In the following description, the thickness direction z of the conductive support 10 is simply referred to as "thickness direction z".

導電支持体１０は、リードフレームから構成される導電部材である。導電支持体１０は、Ｃｕ（銅）を含む。図１～図８に示すように、導電支持体１０は、支持面１１、端子面１２、中間面１３および端面１４を有する。支持面１１は、厚さ方向ｚを向く。支持面１１には、半導体素子２０が接続されている。端子面１２は、厚さ方向ｚを向き、かつ支持面１１とは反対側を向く。図４に示すように、端子面１２は、平面視において互いに離間した複数の領域（本実施形態では１０個の領域）を有する。本実施形態では、端子面１２の各々の当該領域は、矩形状である。端子面１２には、外部端子４０が積層されている。端子面１２は、封止樹脂３０の樹脂裏面３２（詳細は後述）と面一である。 The conductive support 10 is a conductive member composed of a lead frame. The conductive support 10 contains Cu (copper). As shown in FIGS. 1 to 8, the conductive support 10 has a support surface 11, a terminal surface 12, an intermediate surface 13, and an end surface 14. The support surface 11 faces the thickness direction z. A semiconductor element 20 is connected to the support surface 11. The terminal surface 12 faces the thickness direction z and faces the side opposite to the support surface 11. As shown in FIG. 4, the terminal surface 12 has a plurality of regions (10 regions in the present embodiment) separated from each other in a plan view. In this embodiment, each region of the terminal surface 12 has a rectangular shape. External terminals 40 are laminated on the terminal surface 12. The terminal surface 12 is flush with the resin back surface 32 (details will be described later) of the sealing resin 30.

図７および図８に示すように、中間面１３は、厚さ方向ｚにおいて支持面１１と端子面１２との間に位置する。導電支持体１０には、中間面１３から封止樹脂３０の樹脂裏面３２に向けて突出する突出部１５が複数形成されている。端子面１２は、突出部１５の先端に位置する。図１、図３および図５～図８に示すように、端面１４は、支持面１１に交差し、かつ半導体装置Ａ１０の外側を向く。端面１４は、封止樹脂３０の樹脂側面３３（詳細は後述）と面一である。端面１４は、第１方向ｘおよび第２方向ｙのいずれかを向く複数の領域（本実施形態では１０個の領域）を有する。本実施形態では、端面１４の各々の当該領域は、矩形状である。図７および図８に示すように、支持面１１および中間面１３は、封止樹脂３０に覆われている。端子面１２および端面１４は、封止樹脂３０から露出している。このため、封止樹脂３０は、導電支持体１０の少なくとも一部を覆っている。 As shown in FIGS. 7 and 8, the intermediate surface 13 is located between the support surface 11 and the terminal surface 12 in the thickness direction z. The conductive support 10 is formed with a plurality of protruding portions 15 projecting from the intermediate surface 13 toward the resin back surface 32 of the sealing resin 30. The terminal surface 12 is located at the tip of the protrusion 15. As shown in FIGS. 1, 3 and 5 to 8, the end face 14 intersects the support surface 11 and faces the outside of the semiconductor device A10. The end face 14 is flush with the resin side surface 33 (details will be described later) of the sealing resin 30. The end face 14 has a plurality of regions (10 regions in the present embodiment) facing either the first direction x or the second direction y. In this embodiment, each region of the end face 14 has a rectangular shape. As shown in FIGS. 7 and 8, the support surface 11 and the intermediate surface 13 are covered with the sealing resin 30. The terminal surface 12 and the end surface 14 are exposed from the sealing resin 30. Therefore, the sealing resin 30 covers at least a part of the conductive support 10.

半導体素子２０は、半導体装置Ａ１０の機能中枢となる素子である。半導体素子２０は、たとえばＬＳＩ（Large Scale Integration）などの集積回路（ＩＣ）である。また、半導体素子２０は、ＬＤＯ（Low Drop Out）などの電圧制御用素子や、オペアンプなどの増幅用素子であってもよい。図７および図８に示すように、半導体素子２０は、素子主面２１、素子裏面２２および素子絶縁膜２３を有する。素子主面２１は、厚さ方向ｚを向き、かつ導電支持体１０の支持面１１と同方向を向く。素子裏面２２は、厚さ方向ｚを向き、かつ素子主面２１とは反対側を向く。素子裏面２２は、支持面１１に対向する。素子絶縁膜２３は、素子裏面２２に接して設けられている。素子絶縁膜２３は、たとえば互いに積層されたＳｉ3Ｎ4（窒化膜）とポリイミドから構成される。図２、図７および図８に示すように、電極２４は、素子裏面２２に複数形成されている。図９に示すように、各々の電極２４は、素子絶縁膜２３に形成された開口２３１から露出している。このため、開口２３１の位置は、電極２４の位置に対応している。電極２４は、たとえばＡｌ（アルミニウム）から構成される。半導体素子２０においては、フリップチップボンディングにより電極２４が支持面１１に接続されている。 The semiconductor element 20 is an element that is a functional center of the semiconductor device A10. The semiconductor element 20 is an integrated circuit (IC) such as an LSI (Large Scale Integration). Further, the semiconductor element 20 may be a voltage control element such as an LDO (Low Drop Out) or an amplification element such as an operational amplifier. As shown in FIGS. 7 and 8, the semiconductor element 20 has an element main surface 21, an element back surface 22, and an element insulating film 23. The element main surface 21 faces the thickness direction z and faces the same direction as the support surface 11 of the conductive support 10. The element back surface 22 faces the thickness direction z and faces the side opposite to the element main surface 21. The element back surface 22 faces the support surface 11. The element insulating film 23 is provided in contact with the back surface 22 of the element. The element insulating film 23 is composed of, for example, Si 3 N 4 (nitriding film) and polyimide laminated on each other. As shown in FIGS. 2, 7, and 8, a plurality of electrodes 24 are formed on the back surface 22 of the element. As shown in FIG. 9, each electrode 24 is exposed from the opening 231 formed in the element insulating film 23. Therefore, the position of the opening 231 corresponds to the position of the electrode 24. The electrode 24 is made of, for example, Al (aluminum). In the semiconductor element 20, the electrode 24 is connected to the support surface 11 by flip-chip bonding.

接合層２９は、図３および図７～図９に示すように、導電支持体１０の支持面１１と、半導体素子２０の電極２４との間に介在する導電部材である。本実施形態では、電極２４は、接合層２９を介して支持面１１に接続されている。接合層２９は、Ｎｉ（ニッケル）と、Ｓｎ（錫）を含有する合金とを含む。接合層２９は、たとえば電解めっきにより支持面１１に接して形成することができる。半導体素子２０は、接合層２９により導電支持体１０に固着されている。 As shown in FIGS. 3 and 7 to 9, the bonding layer 29 is a conductive member interposed between the support surface 11 of the conductive support 10 and the electrode 24 of the semiconductor element 20. In this embodiment, the electrode 24 is connected to the support surface 11 via the bonding layer 29. The bonding layer 29 contains Ni (nickel) and an alloy containing Sn (tin). The bonding layer 29 can be formed in contact with the support surface 11 by, for example, electrolytic plating. The semiconductor element 20 is fixed to the conductive support 10 by the bonding layer 29.

また、図１０に示すように、半導体素子２０の電極２４は、互いに積層された基部導電層２４１および表面導電層２４２を有する構成をとってもよい。この場合では、接合層２９を省略することができる。したがって、電極２４は、支持面１１に直接的に接続されている。基部導電層２４１は、Ａｌ、Ｔｉ（チタン）およびＮｉを含む。表面導電層２４２は、基部導電層２４１に接し、かつＳｎを含有する合金から構成される。表面導電層２４２は、素子絶縁膜２３に形成された開口２３１から露出している。この場合では、半導体素子２０は、基部導電層２４１により導電支持体１０に固着されている。 Further, as shown in FIG. 10, the electrode 24 of the semiconductor element 20 may have a configuration having a base conductive layer 241 and a surface conductive layer 242 laminated on each other. In this case, the bonding layer 29 can be omitted. Therefore, the electrode 24 is directly connected to the support surface 11. The base conductive layer 241 contains Al, Ti (titanium) and Ni. The surface conductive layer 242 is made of an alloy that is in contact with the base conductive layer 241 and contains Sn. The surface conductive layer 242 is exposed from the opening 231 formed in the element insulating film 23. In this case, the semiconductor element 20 is fixed to the conductive support 10 by the base conductive layer 241.

図２に示すように、平面視において、導電支持体１０に形成された突出部１５は、半導体素子２０の電極２４に対して外側に離間している。また、平面視において、突出部１５は、半導体素子２０よりも外側に位置している。このため、本実施形態では、平面視において、外部端子４０の周縁の全部が、半導体素子２０の周縁よりも外側に位置する。 As shown in FIG. 2, in a plan view, the protruding portion 15 formed on the conductive support 10 is separated outward from the electrode 24 of the semiconductor element 20. Further, in a plan view, the protruding portion 15 is located outside the semiconductor element 20. Therefore, in the present embodiment, in the plan view, the entire peripheral edge of the external terminal 40 is located outside the peripheral edge of the semiconductor element 20.

封止樹脂３０は、図１、図７および図８に示すように、導電支持体１０の少なくとも一部および半導体素子２０を覆う電気絶縁部材である。封止樹脂３０は、たとえば黒色のエポキシ樹脂から構成される。封止樹脂３０は、たとえばコンプレッション成形により形成することができる。図５～図８に示すように、封止樹脂３０は、樹脂主面３１、樹脂裏面３２および樹脂側面３３を有する。樹脂主面３１は、厚さ方向ｚを向き、かつ導電支持体１０の支持面１１と同方向を向く。樹脂裏面３２は、厚さ方向ｚを向き、かつ樹脂主面３１とは反対側を向く。半導体装置Ａ１０を配線基板に実装したとき、樹脂裏面３２は、当該配線基板に対向する。樹脂側面３３は、樹脂主面３１および樹脂裏面３２の双方に交差する。本実施形態では、樹脂側面３３は、第１方向ｘにおいて互いに離間する一対の第１領域３３１と、第２方向ｙにおいて互いに離間する一対の第２領域３３２とを有する。図６に示すように、各々の第１領域３３１から、第１方向ｘかつ半導体装置Ａ１０の外側を向く導電支持体１０の端面１４の領域（本実施形態では１個の領域）が露出している。また、図５に示すように、各々の第２領域３３２から、第２方向ｙかつ半導体装置Ａ１０の外側を向く端面１４の領域（本実施形態では４個の領域）が露出している。 As shown in FIGS. 1, 7, and 8, the sealing resin 30 is an electrically insulating member that covers at least a part of the conductive support 10 and the semiconductor element 20. The sealing resin 30 is composed of, for example, a black epoxy resin. The sealing resin 30 can be formed, for example, by compression molding. As shown in FIGS. 5 to 8, the sealing resin 30 has a resin main surface 31, a resin back surface 32, and a resin side surface 33. The resin main surface 31 faces the thickness direction z and faces the same direction as the support surface 11 of the conductive support 10. The resin back surface 32 faces the thickness direction z and faces the side opposite to the resin main surface 31. When the semiconductor device A10 is mounted on the wiring board, the resin back surface 32 faces the wiring board. The resin side surface 33 intersects both the resin main surface 31 and the resin back surface 32. In the present embodiment, the resin side surface 33 has a pair of first regions 331 that are separated from each other in the first direction x, and a pair of second regions 332 that are separated from each other in the second direction y. As shown in FIG. 6, a region (one region in this embodiment) of the end face 14 of the conductive support 10 facing the first direction x and the outside of the semiconductor device A10 is exposed from each first region 331. There is. Further, as shown in FIG. 5, regions (four regions in the present embodiment) of the end faces 14 facing the outside of the semiconductor device A10 in the second direction y are exposed from each second region 332.

外部端子４０は、図１、図４および図７～図９に示すように、導電支持体１０の端子面１２に積層され、かつ封止樹脂３０の樹脂裏面３２から露出する導電部材である。半導体装置Ａ１０を配線基板に実装する際、外部端子４０に半田が付着する。なお、端子面１２は、樹脂裏面３２から露出しているものの、外部端子４０に覆われているため、半導体装置Ａ１０の外部から視認されない。外部端子４０は、Ｎｉ層およびＡｕ（金）層を含む。外部端子４０は、無電解めっきにより形成される。このため、当該Ｎｉ層は、Ｐ（リン）を含有する。外部端子４０は、端子面１２に接するＮｉ層と、当該Ｎｉ層に接するＡｕ層から構成される。また、外部端子４０は、端子面１２に接するＮｉ層と、当該Ｎｉ層に接するＰｄ（パラジウム）層と、当該Ｐｄ層に接するＡｕ層から構成されてもよい。本実施形態では、外部端子４０は、端子面１２の複数の領域にそれぞれ積層されている。 As shown in FIGS. 1, 4 and 7 to 9, the external terminal 40 is a conductive member laminated on the terminal surface 12 of the conductive support 10 and exposed from the resin back surface 32 of the sealing resin 30. When the semiconductor device A10 is mounted on the wiring board, solder adheres to the external terminal 40. Although the terminal surface 12 is exposed from the resin back surface 32, it is not visible from the outside of the semiconductor device A10 because it is covered with the external terminal 40. The external terminal 40 includes a Ni layer and an Au (gold) layer. The external terminal 40 is formed by electroless plating. Therefore, the Ni layer contains P (phosphorus). The external terminal 40 is composed of a Ni layer in contact with the terminal surface 12 and an Au layer in contact with the Ni layer. Further, the external terminal 40 may be composed of a Ni layer in contact with the terminal surface 12, a Pd (palladium) layer in contact with the Ni layer, and an Au layer in contact with the Pd layer. In the present embodiment, the external terminals 40 are laminated on a plurality of regions of the terminal surface 12, respectively.

絶縁膜５０は、図５～図９に示すように、封止樹脂３０の樹脂裏面３２に接して設けられている。絶縁膜５０は、電気絶縁性を有し、たとえばポリイミドから構成される。絶縁膜５０には、複数の開口５１が形成されている。各々の開口５１から外部端子４０の各領域が露出している。このため、各々の開口５１の位置は、外部端子４０の各領域に対応している。なお、絶縁膜５０は、省略してもよい。 As shown in FIGS. 5 to 9, the insulating film 50 is provided in contact with the resin back surface 32 of the sealing resin 30. The insulating film 50 has electrical insulating properties and is made of, for example, polyimide. A plurality of openings 51 are formed in the insulating film 50. Each area of the external terminal 40 is exposed from each opening 51. Therefore, the position of each opening 51 corresponds to each region of the external terminal 40. The insulating film 50 may be omitted.

次に、半導体装置Ａ１０の作用効果について説明する。 Next, the operation and effect of the semiconductor device A10 will be described.

半導体装置Ａ１０は、支持面１１および端子面１２を有する導電支持体１０と、支持面１１に接続された半導体素子２０と、端子面１２に積層され、かつ封止樹脂３０の樹脂裏面３２から露出する外部端子４０とを備える。導電支持体１０の端面１４は、封止樹脂３０の樹脂側面３３と面一である。また、平面視において、外部端子４０の周縁は、半導体素子２０の周縁よりも外側に位置している。このような構成をとることによって、半導体装置Ａ１０は、小型化と、実装性の向上とを図ったＦａｎ－Ｏｕｔ型のパッケージ形式をとる。あわせて、外部端子４０が無電解めっきにより形成されたＮｉ層（Ｐを含有）と、Ａｕ層とを含むため、外部端子４０に対する半田の濡れ性が改善され、配線基板に対する半導体装置Ａ１０の実装性の低下を回避させることができる。したがって、半導体装置Ａ１０によれば、小型化を図りつつ、配線基板に対する実装性の低下を回避させることが可能となる。 The semiconductor device A10 is laminated on the conductive support 10 having the support surface 11 and the terminal surface 12, the semiconductor element 20 connected to the support surface 11, and the terminal surface 12, and is exposed from the resin back surface 32 of the sealing resin 30. The external terminal 40 is provided. The end surface 14 of the conductive support 10 is flush with the resin side surface 33 of the sealing resin 30. Further, in a plan view, the peripheral edge of the external terminal 40 is located outside the peripheral edge of the semiconductor element 20. By adopting such a configuration, the semiconductor device A10 takes a Fan-Out type package format aiming at miniaturization and improvement of mountability. At the same time, since the external terminal 40 includes a Ni layer (containing P) formed by electroless plating and an Au layer, the wettability of the solder to the external terminal 40 is improved, and the semiconductor device A10 is mounted on the wiring board. It is possible to avoid deterioration of sex. Therefore, according to the semiconductor device A10, it is possible to avoid deterioration of mountability on the wiring board while reducing the size.

外部端子４０に含まれるＮｉ層およびＡｕ層は、ともに無電解めっきにより形成されている。このため、Ｎｉ層およびＡｕ層が電解めっきにより形成される場合よりも、各層の厚さ（厚さ方向ｚの長さ）を極力薄くすることができる。このことは、半導体装置Ａ１０のさらなる小型化（低背化）に寄与する。 Both the Ni layer and the Au layer included in the external terminal 40 are formed by electroless plating. Therefore, the thickness of each layer (length in the thickness direction z) can be made as thin as possible as compared with the case where the Ni layer and the Au layer are formed by electrolytic plating. This contributes to further miniaturization (lower profile) of the semiconductor device A10.

外部端子４０の構成を、導電支持体１０の端子面１２に接するＮｉ層と、表面に露出するＡｕ層との間に、Ｐｄ層を介在させた場合、外部端子４０に対する半田の濡れ性がさらに改善される。したがって、配線基板に対する半導体装置Ａ１０の実装性の低下を回避し、かつ実装性をさらに向上させることができる。 When the Pd layer is interposed between the Ni layer in contact with the terminal surface 12 of the conductive support 10 and the Au layer exposed on the surface of the external terminal 40, the wettability of the solder to the external terminal 40 is further increased. It will be improved. Therefore, it is possible to avoid deterioration of the mountability of the semiconductor device A10 on the wiring board and further improve the mountability.

半導体装置Ａ１０において、導電支持体１０の端面１４は、封止樹脂３０の樹脂側面３３と面一であることは、導電支持体１０がリードフレームから構成されていることに起因している。電解めっきにより導電支持体１０を形成する場合と比較して、リードフレームから構成された導電支持体１０を適用することによって、製造工程を省力化させ、かつ製造効率の向上を図るとともに、半導体装置Ａ１０の製造コストの縮減を図ることができる。 In the semiconductor device A10, the end face 14 of the conductive support 10 is flush with the resin side surface 33 of the sealing resin 30 because the conductive support 10 is composed of a lead frame. Compared with the case where the conductive support 10 is formed by electroplating, by applying the conductive support 10 composed of a lead frame, the manufacturing process can be saved, the manufacturing efficiency can be improved, and the semiconductor device can be used. The manufacturing cost of A10 can be reduced.

導電支持体１０は、厚さ方向ｚにおいて支持面１１と端子面１２との間に位置する中間面１３を有する。また、導電支持体１０には、中間面１３から封止樹脂３０の樹脂裏面３２に向けて突出する突出部１５が形成されている。この場合において、端子面１２は、突出部１５の先端に位置する。このような構成をとることによって、支持面１１および中間面１３を含む導電支持体１０の部位が、厚さ方向ｚにおける両側から封止樹脂３０に挟まれる形態をとり得る。当該形態をとると、封止樹脂３０から導電支持体１０が脱落することを防止できる。 The conductive support 10 has an intermediate surface 13 located between the support surface 11 and the terminal surface 12 in the thickness direction z. Further, the conductive support 10 is formed with a protruding portion 15 projecting from the intermediate surface 13 toward the resin back surface 32 of the sealing resin 30. In this case, the terminal surface 12 is located at the tip of the protrusion 15. By adopting such a configuration, the portion of the conductive support 10 including the support surface 11 and the intermediate surface 13 can be sandwiched between the sealing resin 30 from both sides in the thickness direction z. In this form, it is possible to prevent the conductive support 10 from falling off from the sealing resin 30.

半導体装置Ａ１０は、封止樹脂３０の樹脂裏面３２に接して設けられた絶縁膜５０を備えることによって、半導体装置Ａ１０を実装する際、外部端子４０に付着する半田に起因したショートの発生を回避することができる。また、半導体装置Ａ１０の使用時に、半導体素子２０からリーク電流が漏えいすることを防止できる。 By providing the insulating film 50 provided in contact with the resin back surface 32 of the sealing resin 30, the semiconductor device A10 avoids the occurrence of a short circuit due to solder adhering to the external terminal 40 when the semiconductor device A10 is mounted. can do. Further, when the semiconductor device A10 is used, it is possible to prevent the leakage current from leaking from the semiconductor element 20.

半導体装置Ａ１０は、導電支持体１０の支持面１１と、半導体素子２０の電極２４との間に介在する接合層２９を備える。接合層２９は、Ｓｎを含有する合金を含む。このような構成をとることによって、フリップチップボンディングにより電極２４を支持面１１に接続させる際、電極２４に半田を別途付着させる必要はなく、かつ精度よく電極２４を支持面１１に接続させることができる。 The semiconductor device A10 includes a bonding layer 29 interposed between the support surface 11 of the conductive support 10 and the electrode 24 of the semiconductor element 20. The bonding layer 29 contains an alloy containing Sn. By adopting such a configuration, when the electrode 24 is connected to the support surface 11 by flip chip bonding, it is not necessary to separately attach solder to the electrode 24, and the electrode 24 can be connected to the support surface 11 with high accuracy. can.

また、半導体素子２０は、素子裏面２２に接して設けられた素子絶縁膜２３を有する。電極２４は、素子絶縁膜２３の開口２３１から露出している。この場合において、半導体装置Ａ１０は、接合層２９を省略することができる。あわせて、半導体装置Ａ１０の半導体素子２０は、開口２３１から露出する表面導電層２４２を有する電極２４をとることができる。表面導電層２４２は、Ｓｎを含有する合金から構成される。このような構成をとることによって、半導体装置Ａ１０が接合層２９を備える場合と同様の作用効果を奏する。 Further, the semiconductor element 20 has an element insulating film 23 provided in contact with the back surface 22 of the element. The electrode 24 is exposed from the opening 231 of the element insulating film 23. In this case, the semiconductor device A10 can omit the bonding layer 29. At the same time, the semiconductor element 20 of the semiconductor device A10 can take an electrode 24 having a surface conductive layer 242 exposed from the opening 231. The surface conductive layer 242 is composed of an alloy containing Sn. By adopting such a configuration, the same function and effect as in the case where the semiconductor device A10 includes the bonding layer 29 can be obtained.

〔第２実施形態〕
図１１～図１６に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１１は、理解の便宜上、封止樹脂３０を透過している。図１６は、図１１のＸＶＩ－ＸＶＩ線（図１１に示す一点鎖線）に沿う断面図である。 [Second Embodiment]
The semiconductor device A20 according to the second embodiment of the present invention will be described with reference to FIGS. 11 to 16. In these figures, the same or similar elements as the above-mentioned semiconductor device A10 are designated by the same reference numerals, and duplicate description will be omitted. Here, FIG. 11 is transparent to the sealing resin 30 for convenience of understanding. FIG. 16 is a cross-sectional view taken along the line XVI-XVI of FIG. 11 (dashed-dotted line shown in FIG. 11).

半導体装置Ａ２０は、導電支持体１０の構成が、先述した半導体装置Ａ１０と異なる。なお、図１１に示すように、平面視における半導体装置Ａ２０は、矩形状である。 The semiconductor device A20 has a different configuration of the conductive support 10 from the above-mentioned semiconductor device A10. As shown in FIG. 11, the semiconductor device A20 in a plan view has a rectangular shape.

図１１～図１６に示すように、導電支持体１０に形成された突出部１５は、封止樹脂３０の樹脂側面３３から露出する領域を含む。当該領域は、導電支持体１０の端面１４につながるとともに、樹脂側面３３と面一である。また、図１３および図１４に示すように、樹脂側面３３から露出する端面１４の領域には、半導体装置Ａ１０と異なり、第１方向ｘおよび第２方向ｙに延びる帯状の部分が現れている。 As shown in FIGS. 11 to 16, the protruding portion 15 formed on the conductive support 10 includes a region exposed from the resin side surface 33 of the sealing resin 30. The region is connected to the end surface 14 of the conductive support 10 and is flush with the resin side surface 33. Further, as shown in FIGS. 13 and 14, in the region of the end face 14 exposed from the resin side surface 33, unlike the semiconductor device A10, a band-shaped portion extending in the first direction x and the second direction y appears.

〔第２実施形態の変形例〕
図１７および図１８に基づき、半導体装置Ａ２０の変形例である半導体装置Ａ２１について説明する。図１７の断面位置は、図１５と同一である。図１８の断面位置は、図１６と同一である。 [Modified example of the second embodiment]
A semiconductor device A21 which is a modification of the semiconductor device A20 will be described with reference to FIGS. 17 and 18. The cross-sectional position of FIG. 17 is the same as that of FIG. The cross-sectional position of FIG. 18 is the same as that of FIG.

図１６および図１７に示すように、本変形例では、外部端子４０が、導電支持体１０の端子面１２のみならず、樹脂側面３３（第１領域３３１および第２領域３３２）から露出する突出部１５の領域にも積層されている。外部端子４０は、樹脂裏面３２のみならず、樹脂側面３３からも露出している。このような導電支持体１０および外部端子４０の構成は、外部端子４０を形成する前に導電支持体１０の端子面１２から凹む溝をハーフスクライブで形成することによって得ることができる。 As shown in FIGS. 16 and 17, in this modification, the external terminal 40 is exposed not only from the terminal surface 12 of the conductive support 10 but also from the resin side surface 33 (first region 331 and second region 332). It is also laminated in the region of the portion 15. The external terminal 40 is exposed not only from the resin back surface 32 but also from the resin side surface 33. Such a configuration of the conductive support 10 and the external terminal 40 can be obtained by forming a groove recessed from the terminal surface 12 of the conductive support 10 by half scribe before forming the external terminal 40.

次に、半導体装置Ａ２０の作用効果について説明する。 Next, the operation and effect of the semiconductor device A20 will be described.

半導体装置Ａ２０は、先述した半導体装置Ａ１０と同じく、Ｆａｎ－Ｏｕｔ型のパッケージ形式をとる。あわせて、半導体装置Ａ２０は、無電解めっきにより形成されたＮｉ層と、Ａｕ層とを含む外部端子４０を備える。したがって、半導体装置Ａ２０によっても、小型化を図りつつ、配線基板に対する実装性の低下を回避させることが可能となる。 The semiconductor device A20 takes a Fan-Out type package format like the semiconductor device A10 described above. In addition, the semiconductor device A20 includes an external terminal 40 including a Ni layer formed by electroless plating and an Au layer. Therefore, even with the semiconductor device A20, it is possible to avoid deterioration of mountability on the wiring board while reducing the size.

導電支持体１０に形成された突出部１５は、封止樹脂３０の樹脂側面３３から露出する領域を含み、当該領域は、導電支持体１０の端面１４につながっている。このような構成をとることによって、半田が外部端子４０以外に当該領域にも付着し得るため、半導体装置Ａ２０における半田の付着面積が増加する。したがって、配線基板に対する半導体装置Ａ２０の実装強度をより向上させることができる。 The protruding portion 15 formed on the conductive support 10 includes a region exposed from the resin side surface 33 of the sealing resin 30, and the region is connected to the end surface 14 of the conductive support 10. With such a configuration, the solder can adhere to the region other than the external terminal 40, so that the solder adhesion area in the semiconductor device A20 increases. Therefore, the mounting strength of the semiconductor device A20 on the wiring board can be further improved.

半導体装置Ａ２１では、導電支持体１０の端子面１２のみならず、外部端子４０が樹脂側面３３から露出する突出部１５の領域にも積層されている。このような構成をとることによって、半導体装置Ａ２１を配線基板に実装したとき、突出部１５の当該領域に積層された外部端子４０の表面に半田フィレットの形成が促進される。したがって、配線基板に対する半導体装置Ａ２１の実装強度を、半導体装置Ａ２０よりもさらに向上させることができる。 In the semiconductor device A21, not only the terminal surface 12 of the conductive support 10 but also the external terminal 40 is laminated on the region of the protruding portion 15 exposed from the resin side surface 33. By adopting such a configuration, when the semiconductor device A21 is mounted on the wiring board, the formation of a solder fillet is promoted on the surface of the external terminal 40 laminated in the region of the protrusion 15. Therefore, the mounting strength of the semiconductor device A21 on the wiring board can be further improved as compared with the semiconductor device A20.

〔第３実施形態〕
図１９～図２４に基づき、本発明の第３実施形態にかかる半導体装置Ａ３０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。ここで、図１９は、理解の便宜上、封止樹脂３０を透過している。図２３は、図１９のＸＸＩＩＩ－ＸＸＩＩＩ線（図１９に示す一点鎖線）に沿う断面図である。 [Third Embodiment]
The semiconductor device A30 according to the third embodiment of the present invention will be described with reference to FIGS. 19 to 24. In these figures, the same or similar elements as the above-mentioned semiconductor device A10 are designated by the same reference numerals, and duplicate description will be omitted. Here, FIG. 19 is transparent to the sealing resin 30 for convenience of understanding. FIG. 23 is a cross-sectional view taken along the line XXIII-XXIII of FIG. 19 (the alternate long and short dash line shown in FIG. 19).

半導体装置Ａ３０は、放熱体６０をさらに備える点が、先述した半導体装置Ａ１０と異なる。なお、図１９に示すように、平面視における半導体装置Ａ３０は、矩形状である。 The semiconductor device A30 is different from the above-mentioned semiconductor device A10 in that the heat radiator 60 is further provided. As shown in FIG. 19, the semiconductor device A30 in a plan view has a rectangular shape.

図１９～図２４に示すように、放熱体６０は、半導体素子２０の素子裏面２２に対向し、かつ封止樹脂３０の樹脂裏面３２から露出している。平面視において、放熱体６０は、外部端子４０の複数の領域によって取り囲まれている。放熱体６０は、基層６１および表層６２を有する。基層６１は、素子裏面２２に対向している。基層６１を構成する材料は、導電支持体１０を構成する材料と同一である。すなわち、基層６１は、Ｃｕを含むリードフレームから構成される。基層６１の厚さ（厚さ方向ｚにおける長さ）は、導電支持体１０の支持面１１から端子面１２までの距離に等しい。基層６１は、支持面１１と同方向を向く頂面６１１を有する。厚さ方向ｚにおいて、頂面６１１の位置は、支持面１１の位置に等しい。図２４に示すように、本実施形態では、頂面６１１と半導体素子２０の素子絶縁膜２３との間に、接着層６３が介在している。接着層６３は、たとえばポリイミドから構成される。なお、接着層６３を省略し、頂面６１１と素子絶縁膜２３との間に封止樹脂３０が介在する場合をとってもよい。また、図２４に示すように、本実施形態では、半導体素子２０の電極２４は、互いに積層された基部導電層２４１および表面導電層２４２を有する構成をとっている。このため、図２０～図２４（図２１を除く）に示すように、本実施形態では、接合層２９が省略されている。 As shown in FIGS. 19 to 24, the heat radiating body 60 faces the element back surface 22 of the semiconductor element 20 and is exposed from the resin back surface 32 of the sealing resin 30. In plan view, the radiator 60 is surrounded by a plurality of regions of the external terminals 40. The heat radiating body 60 has a base layer 61 and a surface layer 62. The base layer 61 faces the back surface 22 of the element. The material constituting the base layer 61 is the same as the material constituting the conductive support 10. That is, the base layer 61 is composed of a lead frame containing Cu. The thickness (length in the thickness direction z) of the base layer 61 is equal to the distance from the support surface 11 of the conductive support 10 to the terminal surface 12. The base layer 61 has a top surface 611 facing in the same direction as the support surface 11. In the thickness direction z, the position of the top surface 611 is equal to the position of the support surface 11. As shown in FIG. 24, in the present embodiment, the adhesive layer 63 is interposed between the top surface 611 and the element insulating film 23 of the semiconductor element 20. The adhesive layer 63 is made of, for example, polyimide. The adhesive layer 63 may be omitted, and the sealing resin 30 may be interposed between the top surface 611 and the element insulating film 23. Further, as shown in FIG. 24, in the present embodiment, the electrode 24 of the semiconductor element 20 has a structure having a base conductive layer 241 and a surface conductive layer 242 laminated on each other. Therefore, as shown in FIGS. 20 to 24 (excluding FIG. 21), the bonding layer 29 is omitted in the present embodiment.

図２１～図２４に示すように、表層６２は、基層６１に接し、かつ封止樹脂３０の樹脂裏面３２から露出している。表層６２を構成する材料は、外部端子４０を構成する材料と同一である。すなわち、表層６２は、Ｐを含有するＮｉ層と、Ａｕ層とを含む。あわせて、表層６２は、その構成が外部端子４０の構成に対応し、その厚さ（厚さ方向ｚにおける長さ）が外部端子４０の厚さに等しい。また、図２４に示すように、厚さ方向ｚにおいて、放熱体６０における基層６１および表層６２の境界の位置は、樹脂裏面３２の位置に等しい。 As shown in FIGS. 21 to 24, the surface layer 62 is in contact with the base layer 61 and is exposed from the resin back surface 32 of the sealing resin 30. The material constituting the surface layer 62 is the same as the material constituting the external terminal 40. That is, the surface layer 62 includes a Ni layer containing P and an Au layer. At the same time, the structure of the surface layer 62 corresponds to the structure of the external terminal 40, and its thickness (length in the thickness direction z) is equal to the thickness of the external terminal 40. Further, as shown in FIG. 24, the position of the boundary between the base layer 61 and the surface layer 62 in the heat radiating body 60 is equal to the position of the resin back surface 32 in the thickness direction z.

図２１～図２４に示すように、半導体装置Ａ３０では、絶縁膜５０が封止樹脂３０の樹脂裏面３２に接して設けられている。絶縁膜５０を構成する材料は、半導体装置Ａ１０の絶縁膜５０を構成する材料と同一である。絶縁膜５０には、複数の開口５１が形成されている。各々の開口５１から外部端子４０の各領域に加え、表層６２が露出している。したがって、半導体装置Ａ３０では、外部端子４０および放熱体６０は、ともに絶縁膜５０から露出する構成となっている。なお、絶縁膜５０は、省略してもよい。 As shown in FIGS. 21 to 24, in the semiconductor device A30, the insulating film 50 is provided in contact with the resin back surface 32 of the sealing resin 30. The material constituting the insulating film 50 is the same as the material constituting the insulating film 50 of the semiconductor device A10. A plurality of openings 51 are formed in the insulating film 50. In addition to each region of the external terminal 40, the surface layer 62 is exposed from each opening 51. Therefore, in the semiconductor device A30, both the external terminal 40 and the radiator 60 are configured to be exposed from the insulating film 50. The insulating film 50 may be omitted.

次に、半導体装置Ａ３０の作用効果について説明する。 Next, the operation and effect of the semiconductor device A30 will be described.

半導体装置Ａ３０は、先述した半導体装置Ａ１０と同じく、Ｆａｎ－Ｏｕｔ型のパッケージ形式をとる。あわせて、半導体装置Ａ３０は、無電解めっきにより形成されたＮｉ層と、Ａｕ層とを含む外部端子４０を備える。したがって、半導体装置Ａ３０によっても、小型化を図りつつ、配線基板に対する実装性の低下を回避させることが可能となる。 The semiconductor device A30 takes a Fan-Out type package format like the semiconductor device A10 described above. In addition, the semiconductor device A30 includes an external terminal 40 including a Ni layer formed by electroless plating and an Au layer. Therefore, even with the semiconductor device A30, it is possible to avoid deterioration of mountability on the wiring board while reducing the size.

半導体装置Ａ３０は、半導体素子２０の素子裏面２２に対向し、かつ封止樹脂３０の樹脂裏面３２から露出する放熱体６０をさらに備える。このような構成をとることによって、半導体装置Ａ３０の使用の際に半導体素子２０から発生する熱を、効率よく半導体装置Ａ３０の外部に放出することができる。また、放熱体６０は、基層６１および表層６２を有する。基層６１は、導電支持体１０と同じくリードフレームから構成されるため、導電支持体１０と同時に形成される。表層６２は、外部端子４０の構成に対応しているため、外部端子４０と同時に無電解めっきにより形成される。したがって、半導体装置Ａ３０の製造において、放熱体６０は、導電支持体１０および外部端子４０の形成過程において効率よく形成することができる。 The semiconductor device A30 further includes a radiator 60 that faces the element back surface 22 of the semiconductor element 20 and is exposed from the resin back surface 32 of the sealing resin 30. With such a configuration, the heat generated from the semiconductor element 20 when the semiconductor device A30 is used can be efficiently discharged to the outside of the semiconductor device A30. Further, the heat radiating body 60 has a base layer 61 and a surface layer 62. Since the base layer 61 is composed of a lead frame like the conductive support 10, it is formed at the same time as the conductive support 10. Since the surface layer 62 corresponds to the configuration of the external terminal 40, it is formed by electroless plating at the same time as the external terminal 40. Therefore, in the manufacture of the semiconductor device A30, the heat radiating body 60 can be efficiently formed in the process of forming the conductive support 10 and the external terminal 40.

本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。 The present invention is not limited to the above-described embodiment. The specific configuration of each part of the present invention can be freely redesigned.

Ａ１０，Ａ２０，Ａ２１，Ａ３０：半導体装置
１０：導電支持体
１１：支持面
１２：端子面
１３：中間面
１４：端面
１５：突出部
２０：半導体素子
２１：素子主面
２２：素子裏面
２３：素子絶縁膜
２３１：開口
２４：電極
２４１：基部導電層
２４２：表面導電層
２９：接合層
３０：封止樹脂
３１：樹脂主面
３２：樹脂裏面
３３：樹脂側面
３３１：第１領域
３３２：第２領域
４０：外部端子
５０：絶縁膜
５１：開口
６０：放熱体
６１：基層
６１１：頂面
６２：表層
６３：接着層
ｘ：第１方向
ｙ：第２方向
ｚ：厚さ方向 A10, A20, A21, A30: Semiconductor device 10: Conductive support 11: Support surface 12: Terminal surface 13: Intermediate surface 14: End surface 15: Protruding part 20: Semiconductor element 21: Element main surface 22: Element back surface 23: Element Insulation film 231: Opening 24: Electrode 241: Base conductive layer 242: Surface conductive layer 29: Bonding layer 30: Encapsulating resin 31: Resin main surface 32: Resin back surface 33: Resin side surface 331: First region 332: Second region 40: External terminal 50: Insulation film 51: Opening 60: Radiator 61: Base layer 611: Top surface 62: Surface layer 63: Adhesive layer x: First direction y: Second direction z: Thickness direction

Claims (18)

厚さ方向において互いに反対側を向く支持面および端子面を有する導電支持体と、
前記支持面に対向する素子裏面と、前記素子裏面に形成された電極と、を有し、かつ前記電極が前記支持面に接続された半導体素子と、
前記端子面と同方向を向く樹脂裏面と、前記樹脂裏面に交差する樹脂側面と、を有し、かつ前記導電支持体の少なくとも一部および前記半導体素子を覆う封止樹脂と、
前記端子面に積層され、かつ前記樹脂裏面から露出する外部端子と、を備え、
前記支持面に交差し、かつ外側を向く前記導電支持体の端面は、前記樹脂側面と面一であり、
前記外部端子は、Ｐを含有するＮｉ層と、Ａｕ層と、を含み、
前記厚さ方向に沿って視て、前記外部端子の周縁は、前記半導体素子の周縁よりも外側に位置する部分を含み、
前記導電支持体は、前記厚さ方向に対して直交する第１方向に延びる第１支持体と、前記第１支持体から前記厚さ方向および前記第１方向に対して直交する第２方向に延びる第２支持体と、を含み、
前記電極は、前記第１支持体の前記支持面に接続されており、
前記端子面は、前記第２支持体の一部をなしており、
前記第２支持体の前記第１方向の寸法が、前記第１支持体の前記第２方向の寸法よりも大きい、半導体装置。 A conductive support having a support surface and a terminal surface facing opposite to each other in the thickness direction,
A semiconductor device having an element back surface facing the support surface and an electrode formed on the element back surface, and the electrode connected to the support surface.
A sealing resin having a resin back surface facing in the same direction as the terminal surface and a resin side surface intersecting the resin back surface, and covering at least a part of the conductive support and the semiconductor element.
An external terminal laminated on the terminal surface and exposed from the back surface of the resin is provided .
The end surface of the conductive support that intersects the support surface and faces outward is flush with the resin side surface.
The external terminal includes a Ni layer containing P and an Au layer.
When viewed along the thickness direction, the peripheral edge of the external terminal includes a portion located outside the peripheral edge of the semiconductor element.
The conductive support has a first support extending in a first direction orthogonal to the thickness direction and a second direction orthogonal to the thickness direction and the first direction from the first support. Including a second support that extends,
The electrode is connected to the support surface of the first support, and is connected to the support surface.
The terminal surface forms a part of the second support.
A semiconductor device in which the dimension of the second support in the first direction is larger than the dimension of the first support in the second direction . 前記外部端子は、前記端子面に接する前記Ｎｉ層と、前記Ｎｉ層に接する前記Ａｕ層から構成される、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the external terminal is composed of the Ni layer in contact with the terminal surface and the Au layer in contact with the Ni layer. 前記外部端子は、前記端子面に接する前記Ｎｉ層と、前記Ｎｉ層に接するＰｄ層と、前記Ｐｄ層に接する前記Ａｕ層から構成される、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the external terminal is composed of the Ni layer in contact with the terminal surface, the Pd layer in contact with the Ni layer, and the Au layer in contact with the Pd layer. 前記導電支持体は、リードフレームから構成される、請求項１ないし３のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 3, wherein the conductive support is composed of a lead frame. 前記導電支持体は、Ｃｕを含む、請求項４に記載の半導体装置。 The semiconductor device according to claim 4, wherein the conductive support contains Cu. 前記導電支持体は、前記厚さ方向において前記支持面と前記端子面との間に位置する中間面をさらに有し、
前記第２支持体には、前記中間面から前記樹脂裏面に向けて突出する突出部が形成され、
前記端子面は、前記突出部の先端に位置する、請求項１ないし５のいずれかに記載の半導体装置。 The conductive support further has an intermediate surface located between the support surface and the terminal surface in the thickness direction.
The second support is formed with a protrusion protruding from the intermediate surface toward the back surface of the resin.
The semiconductor device according to any one of claims 1 to 5, wherein the terminal surface is located at the tip of the protrusion. 前記厚さ方向に沿って視て、前記突出部は、前記電極に対して外側に離間している、請求項６に記載の半導体装置。 The semiconductor device according to claim 6, wherein the protrusion is outwardly separated from the electrode when viewed along the thickness direction. 前記厚さ方向に沿って視て、前記突出部は、前記半導体素子よりも外側に位置する、請求項７に記載の半導体装置。 The semiconductor device according to claim 7, wherein the protruding portion is located outside the semiconductor element when viewed along the thickness direction. 前記突出部は、前記樹脂側面から露出する領域を含み、
前記領域は、前記端面につながっている、請求項７または８に記載の半導体装置。 The protrusion includes a region exposed from the side surface of the resin.
The semiconductor device according to claim 7 or 8, wherein the region is connected to the end face. 前記外部端子は、前記樹脂側面から露出する前記突出部の前記領域に積層されている、請求項９に記載の半導体装置。 The semiconductor device according to claim 9, wherein the external terminal is laminated in the region of the protruding portion exposed from the side surface of the resin. 前記端子面は、前記樹脂裏面と面一である、請求項１ないし１０のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 10, wherein the terminal surface is flush with the resin back surface. 前記素子裏面に対向し、かつ前記樹脂裏面から露出する放熱体をさらに備える、請求項１ないし１１のいずれかに記載の半導体装置。 The semiconductor device according to any one of claims 1 to 11, further comprising a radiator that faces the back surface of the element and is exposed from the back surface of the resin. 前記放熱体は、前記素子裏面に対向する基層と、前記基層に接し、かつ前記樹脂裏面から露出する表層と、を有し、
前記基層を構成する材料は、前記導電支持体を構成する材料と同一であり、
前記表層を構成する材料は、前記外部端子を構成する材料と同一である、請求項１２に記載の半導体装置。 The heat radiating body has a base layer facing the back surface of the element and a surface layer in contact with the base layer and exposed from the back surface of the resin.
The material constituting the base layer is the same as the material constituting the conductive support.
The semiconductor device according to claim 12, wherein the material constituting the surface layer is the same as the material constituting the external terminal. 前記厚さ方向において、前記放熱体における前記基層と前記表層との境界の位置が、前記樹脂裏面の位置に等しい、請求項１３に記載の半導体装置。 13. The semiconductor device according to claim 13, wherein the position of the boundary between the base layer and the surface layer in the heat radiator is equal to the position of the back surface of the resin in the thickness direction. 前記樹脂裏面に接して設けられた絶縁膜をさらに備え、
前記外部端子は、前記絶縁膜から露出している、請求項１ないし１１のいずれかに記載の半導体装置。 Further provided with an insulating film provided in contact with the back surface of the resin,
The semiconductor device according to any one of claims 1 to 11, wherein the external terminal is exposed from the insulating film. 前記樹脂裏面に接して設けられた絶縁膜をさらに備え、
前記外部端子および前記放熱体は、ともに前記絶縁膜から露出している、請求項１２ないし１４のいずれかに記載の半導体装置。 Further provided with an insulating film provided in contact with the back surface of the resin,
The semiconductor device according to any one of claims 12 to 14, wherein both the external terminal and the radiator are exposed from the insulating film. 前記支持面と前記電極との間に介在する接合層をさらに備え、
前記接合層は、Ｓｎを含有する合金を含む、請求項１ないし１６のいずれかに記載の半導体装置。 Further provided with a bonding layer interposed between the support surface and the electrode,
The semiconductor device according to any one of claims 1 to 16, wherein the bonding layer contains an alloy containing Sn. 前記半導体素子は、前記素子裏面に接して設けられた素子絶縁膜をさらに有し、
前記電極は、前記素子絶縁膜から露出する表面導電層を有し、
前記表面導電層は、Ｓｎを含有する合金から構成される、請求項１ないし１６のいずれかに記載の半導体装置。 The semiconductor element further has an element insulating film provided in contact with the back surface of the element.
The electrode has a surface conductive layer exposed from the element insulating film and has a surface conductive layer.
The semiconductor device according to any one of claims 1 to 16, wherein the surface conductive layer is made of an alloy containing Sn.
JP2017173998A 2017-09-11 2017-09-11 Semiconductor device Active JP7022541B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017173998A JP7022541B2 (en) 2017-09-11 2017-09-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017173998A JP7022541B2 (en) 2017-09-11 2017-09-11 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2019050297A JP2019050297A (en) 2019-03-28
JP7022541B2 true JP7022541B2 (en) 2022-02-18

Family

ID=65905136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017173998A Active JP7022541B2 (en) 2017-09-11 2017-09-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JP7022541B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7346221B2 (en) 2019-10-09 2023-09-19 ローム株式会社 Semiconductor device and semiconductor device manufacturing method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192294A1 (en) 2004-11-15 2006-08-31 Chippac, Inc Chip scale package having flip chip interconnect on die paddle
JP2012046792A (en) 2010-08-27 2012-03-08 Electroplating Eng Of Japan Co Gold displacement plating solution, and method for forming joint part
JP2016136613A (en) 2015-01-16 2016-07-28 ローム株式会社 Semiconductor device manufacturing method and semiconductor device
JP2017028200A (en) 2015-07-27 2017-02-02 新光電気工業株式会社 Semiconductor device and manufacturing method therefor
JP2017147272A (en) 2016-02-15 2017-08-24 ローム株式会社 Semiconductor device and manufacturing method thereof, and lead frame intermediate body used to manufacture semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192294A1 (en) 2004-11-15 2006-08-31 Chippac, Inc Chip scale package having flip chip interconnect on die paddle
JP2012046792A (en) 2010-08-27 2012-03-08 Electroplating Eng Of Japan Co Gold displacement plating solution, and method for forming joint part
JP2016136613A (en) 2015-01-16 2016-07-28 ローム株式会社 Semiconductor device manufacturing method and semiconductor device
JP2017028200A (en) 2015-07-27 2017-02-02 新光電気工業株式会社 Semiconductor device and manufacturing method therefor
JP2017147272A (en) 2016-02-15 2017-08-24 ローム株式会社 Semiconductor device and manufacturing method thereof, and lead frame intermediate body used to manufacture semiconductor device

Also Published As

Publication number Publication date
JP2019050297A (en) 2019-03-28

Similar Documents

Publication Publication Date Title
JP5141076B2 (en) Semiconductor device
JP4828164B2 (en) Interposer and semiconductor device
JP7441287B2 (en) semiconductor equipment
KR20080083533A (en) Power module with stacked flip-chip and method of fabricating the same power module
JP2001015679A (en) Semiconductor device and manufacture thereof
US20040136123A1 (en) Circuit devices and method for manufacturing the same
JP2011040602A (en) Electronic device and manufacturing method therefor
US20090261465A1 (en) Semiconductor device and its manufacturing method
JP2005317998A5 (en)
JP2005064479A (en) Circuit module
JP7012489B2 (en) Semiconductor device
JP4494249B2 (en) Semiconductor device
US20090102029A1 (en) Semiconductor Device
JP7022541B2 (en) Semiconductor device
KR101394647B1 (en) Semiconductor package and method for fabricating the same
US10178768B2 (en) Mounting substrate, method for manufacturing a mounting substrate, and mounted structure including an electronic component
US20190259687A1 (en) Semiconductor device
JP2006032871A (en) Semiconductor device
US11862544B2 (en) Electronic assembly
WO2021020456A1 (en) Semiconductor package and semiconductor device
JP7430988B2 (en) electronic equipment
JP2006080350A (en) Semiconductor device, and mounting structure thereof
JP7382167B2 (en) Electronic device and method for manufacturing electronic device
KR20140030903A (en) Printed circuit board, pcb for semiconductor chip package, semiconductor chip pakage and method for manufacturing semiconductor chip pakage using pcb there of
US6215169B1 (en) Semiconductor device with adhesive tape not overlapping an opening in the uppermost surface of the semiconductor element surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220207

R150 Certificate of patent or registration of utility model

Ref document number: 7022541

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150