JP7016559B1 - 正規化浮動小数点数に対する誤差不偏近似乗算器及びその実現方法 - Google Patents
正規化浮動小数点数に対する誤差不偏近似乗算器及びその実現方法 Download PDFInfo
- Publication number
- JP7016559B1 JP7016559B1 JP2021065061A JP2021065061A JP7016559B1 JP 7016559 B1 JP7016559 B1 JP 7016559B1 JP 2021065061 A JP2021065061 A JP 2021065061A JP 2021065061 A JP2021065061 A JP 2021065061A JP 7016559 B1 JP7016559 B1 JP 7016559B1
- Authority
- JP
- Japan
- Prior art keywords
- module
- output
- result
- exponential
- approximation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4876—Multiplying
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Complex Calculations (AREA)
Abstract
Description
符号と指数桁モジュールは、入力された正規化浮動小数点数の符号桁に対して排他的論理和処理をし、指数桁に対して加法操作をし且つ2n-1のオフセット量を差し引き、ここでnは指数桁の桁数であり、
仮数近似モジュールは0級近似モジュールとマルチレベル誤差補正モジュールを含み、0級近似モジュールとマルチレベル誤差補正モジュールはいずれも浮動小数点数の仮数を入力とし、ここで各誤差補正モジュールはさらに許可信号を必要とし、0級近似モジュールは基礎的な近似仮数乗法結果を生成し、即ちα0=1.5×(X+Y)-2.25であり、誤差補正モジュールは許可時に漸進的な誤差補正を出力し、該誤差補正は入力仮数のシフトと1つの定数に対して求和を行い、即ち
正規化モジュールは近似の仮数積結果を調整してそれを正規化して、その範囲を[1,2)にするとともに、符号と指数桁モジュールの出力に対して対応した調整を行って、出力される予定の指数結果を得、最後に出力される予定の指数結果に対してオーバーフロー判断を行い、指数桁が上方へオーバーフローすると、結果にIEEE754標準下の無限大の値を与え、指数桁が下方へオーバーフローすると、結果にIEEE754標準下のゼロの値を与え、オーバーフローが発生しないと、現在の符号桁、出力される予定の指数結果、及び近似の仮数積結果を出力として、両正規化浮動小数点数近似乗法の最終の結果を得る。
(付記1)
誤差不偏近似乗算器は、符号と指数桁モジュール、仮数近似モジュール、及び正規化モジュールを備え、
前記符号と指数桁モジュールは、入力された正規化浮動小数点数の符号桁に対して排他的論理和処理をし、指数桁に対して加法操作をし且つ2n-1のオフセット量を差し引き、ここでnは指数桁の桁数であり、
前記仮数近似モジュールは0級近似モジュールとマルチレベル誤差補正モジュールを含み、前記0級近似モジュールとマルチレベル誤差補正モジュールはいずれも浮動小数点数の仮数を入力とし、ここで各誤差補正モジュールはさらに許可信号を必要とし、0級近似モジュールは基礎的な近似仮数乗法結果を生成し、即ちα0=1.5×(X+Y)-2.25であり、誤差補正モジュールは許可時に漸進的な誤差補正を出力し、該誤差補正は入力仮数のシフトと1つの定数に対して求和を行い、即ち
前記正規化モジュールは近似の仮数積結果を調整してそれを正規化して、その範囲を[1,2)にするとともに、符号と指数桁モジュールの出力に対して対応した調整を行って、出力される予定の指数結果を得、最後に出力される予定の指数結果に対してオーバーフロー判断を行い、指数桁が上方へオーバーフローすると、結果にIEEE754標準下の無限大の値を与え、指数桁が下方へオーバーフローすると、結果にIEEE754標準下のゼロの値を与え、オーバーフローが発生しないと、現在の符号桁、出力される予定の指数結果、及び近似の仮数積結果を出力として、両正規化浮動小数点数近似乗法の最終の結果を得ることを特徴とする、
正規化浮動小数点数に対する誤差不偏近似乗算器。
指数桁に対して2n-1のオフセット量を差し引くことについて、具体的に、IEEE754標準下の32ビットの浮動小数点数に対して、n=8であり、64ビット浮動小数点数に対して、n=11であることを特徴とする、
付記1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。
誤差不偏近似乗算器は、異なった数量の誤差補正モジュールを許可することによって、計算中に近似精度をリアルタイムで調整することを特徴とする、
付記1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。
符号と指数桁モジュールの指数桁出力結果は、入力された正規化浮動小数点数の指数桁に対して求和を行い、オフセット値2n-1を差し引き、指数桁が上位へ2桁拡張して、上方と下方へのオーバーフローを判断することであり、上方へのオーバーフローが発生する時、最上の2桁は01であり、この場合Ze-(2n-1)>(2n-1)になり、符号と指数桁モジュールの指数桁出力結果は大きすぎて表示できない数、即ち正負無限大であり、ここでZeは出力される予定の指数結果を表し、下方へのオーバーフローが発生する時、最上の2桁は11であり、この場合Ze-(2n-1)<0になり、符号と指数桁モジュールの指数桁出力結果は小さすぎて表示できない数、即ち正負ゼロであり、オーバーフローが発生しない時、最上の2桁は00であることを特徴とする、
付記1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。
前記仮数近似モジュールにおいてデフォルトで入力浮動小数点数は正規化浮動小数点数であり、仮数の前に1を追加して、[1,2)の範囲の仮数実際値を得、且つ最上位に桁拡張をして、即ち0を追加して、仮数の表示範囲を[0,4)にし、0級近似モジュールは基礎的な近似仮数乗法結果を生成し、誤差補正モジュールは、仮数に対して線形処理を行う方法を採用し、誤差補正モジュール内の符号、シフト桁数及びオフセット値は、モジュールレベル、入力仮数の所属範囲によって決定されることを特徴とする、
付記1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。
誤差補正モジュールは両入力浮動小数点数の仮数区間に対して方形区分を行い、第k級の誤差補正モジュールは仮数の範囲[1,2)を2k個の等しい区間に区分し、仮数の最初のk桁で仮数の所属区間を判断する必要があり、両入力仮数の所属区間の区分は互いに独立しており、即ちモジュールは[1,2)×[1,2)の入力区間を4k個の同じ方形に区分するとともに、異なったレベルの誤差補正モジュールは互いに独立していることを特徴とする、
付記1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。
誤差補正モジュールの線形化近似法は、線形代数の極小化問題原理に基づいて、方形区分の場合における最低の平均二乗誤差結果及び不偏の誤差分布を得ることを特徴とする、
付記6に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。
正規化モジュールは、仮数近似モジュールの出力結果及び符号と指数桁モジュールの出力結果に対して処理を行い、具体的に、仮数近似モジュールの出力結果に2を乗ずるか、それを2で除するか又はそれをそのままにすることによって、その数値を[1,2)の範囲にし、仮数近似モジュールの出力結果が2以上の場合、仮数近似モジュールの出力結果を右シフトさせ、符号と指数桁モジュールが出力した指数結果部分から1を差し引き、仮数近似モジュールの出力結果が1未満の場合、仮数近似モジュールの出力結果を左シフトさせ、符号と指数桁モジュールが出力した指数部分に1を追加し、仮数近似モジュールの出力結果が[1,2)の範囲にある場合、仮数近似モジュール及び符号と指数桁モジュールの出力結果をそのままにし、正規化モジュールは、仮数近似モジュールの出力結果及び符号と指数桁モジュールの出力結果に対して処理を行った後、処理後の仮数近似モジュールの出力結果を出力される予定の仮数結果とし、処理後の符号と指数桁モジュールの指数部分を出力される予定の指数結果とすることを特徴とする、
付記1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。
正規化モジュールは出力される予定の指数結果に対してオーバーフロー判断をし、出力される予定の指数結果の上2桁が01の場合は、上方へのオーバーフローが発生することを表し、結果にIEEE754標準に該当する無限大の値を与え、即ち指数桁はすべて1であり、仮数桁はすべて0であり、出力される予定の指数結果の上2桁が11の場合は、下方へのオーバーフローが発生することを表し、結果にIEEE754標準のゼロの値を与え、即ち指数桁と仮数桁はすべて0であり、出力される予定の指数結果の上2桁が00の場合、オーバーフローが発生することはなく、符号と指数桁モジュール出力内の符号桁を出力符号桁とし、出力される予定の指数結果の上2桁を削除したものを出力される指数桁とし、出力される予定の仮数結果の上2桁を削除したものを出力される仮数桁とすることを特徴とする、
付記1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。
(1)符号と指数桁モジュールは、入力された正規化浮動小数点数内の乗数と被乗数の符号桁に対して排他的論理和処理をし、指数桁に対して上位へ2桁拡張して、乗数と被乗数の指数桁に対して求和を行い、2n-1のオフセット量を差し引いて、符号と指数桁モジュールの指数桁結果を得るステップと、
(2)仮数近似モジュール内の0級近似モジュールとマルチレベル誤差補正モジュールはいずれも浮動小数点数の仮数を入力とし、各誤差補正モジュールはさらに1つの許可信号を必要とし、0級近似モジュールの出力はα0=1.5×(X+Y)-2.25であり、第i級の誤差補正モジュールの出力は
(3)正規化モジュールは符号と指数桁モジュール、仮数近似モジュールの出力を入力とし、仮数近似モジュールの出力結果に2を乗ずるか、それを2で除するか又はそれをそのままにすることによって、その数値を[1,2)の範囲にし、仮数近似モジュールの出力を2で除する場合、符号と指数桁モジュール出力内の指数部分に1を追加し、仮数近似モジュールの出力に2を乗ずる場合、符号と指数桁モジュール出力内の指数部分から1を差し引き、仮数近似モジュールの出力をそのままにする場合、符号と指数桁モジュール出力内の指数部分もそのままにし、正規化モジュールは、出力される予定の仮数結果と出力される予定の指数結果を得るステップと、
(4)出力される予定の指数結果の上2桁に対してオーバーフロー判断をし、上2桁が01の場合、上方へオーバーフローし、結果にIEEE754標準下の無限大の値を与え、上2桁が11の場合、下方へオーバーフローし、結果にIEEE754標準下のゼロの値を与え、上2桁が00の場合、結果にはオーバーフローが発生することはなく、符号と指数桁モジュール出力内の符号桁を出力符号桁とし、出力される予定の指数結果の上2桁を削除したものを出力される指数桁とし、出力される予定の仮数結果の上2桁を削除したものを出力される仮数桁とするステップとによって実現されることを特徴とする、
付記1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器に基づく実現方法。
Claims (10)
- 誤差不偏近似乗算器は、符号と指数桁モジュール、仮数近似モジュール、及び正規化モジュールを備え、
前記符号と指数桁モジュールは、入力された正規化浮動小数点数の符号桁に対して排他的論理和処理をし、指数桁に対して加法操作をし且つ2n-1のオフセット量を差し引き、ここでnは指数桁の桁数であり、
前記仮数近似モジュールは0級近似モジュールとマルチレベルの誤差補正モジュールを含み、前記0級近似モジュールとマルチレベルの誤差補正モジュールはいずれも浮動小数点数の仮数を入力とし、ここで各誤差補正モジュールはさらに許可信号を必要とし、0級近似モジュールは基礎的な近似仮数乗法結果を生成し、即ちα0=1.5×(X+Y)-2.25であり、誤差補正モジュールは許可時に漸進的な誤差補正を出力し、該誤差補正は入力仮数のシフトと1つの定数に対して求和を行い、即ち
前記正規化モジュールは近似の仮数積結果を調整してそれを正規化して、その範囲を[1,2)にするとともに、符号と指数桁モジュールの出力に対して対応した調整を行って、出力される予定の指数結果を得、最後に出力される予定の指数結果に対してオーバーフロー判断を行い、指数桁が上方へオーバーフローすると、結果にIEEE754標準下の無限大の値を与え、指数桁が下方へオーバーフローすると、結果にIEEE754標準下のゼロの値を与え、オーバーフローが発生しないと、現在の符号桁、出力される予定の指数結果、及び近似の仮数積結果を出力として、2つの正規化浮動小数点数の近似乗法の最終の結果を得ることを特徴とする、
正規化浮動小数点数に対する誤差不偏近似乗算器。 - 指数桁に対して2n-1のオフセット量を差し引くことについて、具体的に、IEEE754標準下の32ビットの浮動小数点数に対して、n=8であり、64ビット浮動小数点数に対して、n=11であることを特徴とする、
請求項1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。 - 誤差不偏近似乗算器は、異なった数量の誤差補正モジュールを許可することによって、計算中に近似精度をリアルタイムで調整することを特徴とする、
請求項1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。 - 符号と指数桁モジュールの指数桁出力結果は、入力された正規化浮動小数点数の指数桁に対して求和を行い、オフセット値2n-1を差し引き、指数桁が上位へ2桁拡張して、上方と下方へのオーバーフローを判断することであり、上方へのオーバーフローが発生する時、最上の2桁は01であり、この場合Ze-(2n-1)>(2n-1)になり、符号と指数桁モジュールの指数桁出力結果は大きすぎて表示できない数、即ち正負無限大であり、ここでZeは出力される予定の指数結果を表し、下方へのオーバーフローが発生する時、最上の2桁は11であり、この場合Ze-(2n-1)<0になり、符号と指数桁モジュールの指数桁出力結果は小さすぎて表示できない数、即ち正負ゼロであり、オーバーフローが発生しない時、最上の2桁は00であることを特徴とする、
請求項1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。 - 前記仮数近似モジュールにおいてデフォルトで入力浮動小数点数は正規化浮動小数点数であり、仮数の前に1を追加して、[1,2)の範囲の仮数実際値を得、且つ最上位に桁拡張をして、即ち0を追加して、仮数の表示範囲を[0,4)にし、0級近似モジュールは基礎的な近似仮数乗法結果を生成し、誤差補正モジュールは、仮数に対して線形処理を行う方法を採用し、誤差補正モジュール内の符号、シフト桁数及びオフセット値は、モジュールレベル、入力仮数の所属範囲によって決定されることを特徴とする、
請求項1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。 - 誤差補正モジュールは両入力浮動小数点数の仮数区間に対して方形区分を行い、第k級の誤差補正モジュールは仮数の範囲[1,2)を2k個の等しい区間に区分し、仮数の最初のk桁で仮数の所属区間を判断する必要があり、両入力仮数の所属区間の区分は互いに独立しており、即ちモジュールは[1,2)X[1,2)の入力区間を4k個の同じ方形に区分するとともに、異なったレベルの誤差補正モジュールは互いに独立していることを特徴とする、
請求項1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。 - 誤差補正モジュールの線形化近似法は、線形代数の極小化問題原理に基づいて、方形区分の場合における最低の平均二乗誤差結果及び不偏の誤差分布を得ることを特徴とする、
請求項6に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。 - 正規化モジュールは、仮数近似モジュールの出力結果及び符号と指数桁モジュールの出力結果に対して処理を行い、具体的に、仮数近似モジュールの出力結果に2を乗ずるか、それを2で除するか又はそれをそのままにすることによって、その数値を[1,2)の範囲にし、仮数近似モジュールの出力結果が2以上の場合、仮数近似モジュールの出力結果を右シフトさせ、符号と指数桁モジュールが出力した指数結果部分から1を差し引き、仮数近似モジュールの出力結果が1未満の場合、仮数近似モジュールの出力結果を左シフトさせ、符号と指数桁モジュールが出力した指数部分に1を追加し、仮数近似モジュールの出力結果が[1,2)の範囲にある場合、仮数近似モジュール及び符号と指数桁モジュールの出力結果をそのままにし、正規化モジュールは、仮数近似モジュールの出力結果及び符号と指数桁モジュールの出力結果に対して処理を行った後、処理後の仮数近似モジュールの出力結果を出力される予定の仮数結果とし、処理後の符号と指数桁モジュールの指数部分を出力される予定の指数結果とすることを特徴とする、
請求項1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。 - 正規化モジュールは出力される予定の指数結果に対してオーバーフロー判断をし、出力される予定の指数結果の上2桁が01の場合は、上方へのオーバーフローが発生することを表し、結果にIEEE754標準に該当する無限大の値を与え、即ち指数桁はすべて1であり、仮数桁はすべて0であり、出力される予定の指数結果の上2桁が11の場合は、下方へのオーバーフローが発生することを表し、結果にIEEE754標準のゼロの値を与え、即ち指数桁と仮数桁はすべて0であり、出力される予定の指数結果の上2桁が00の場合、オーバーフローが発生することはなく、符号と指数桁モジュール出力内の符号桁を出力符号桁とし、出力される予定の指数結果の上2桁を削除したものを出力される指数桁とし、出力される予定の仮数結果の上2桁を削除したものを出力される仮数桁とすることを特徴とする、
請求項1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器。 - (1)符号と指数桁モジュールは、入力された正規化浮動小数点数内の乗数と被乗数の符号桁に対して排他的論理和処理をし、指数桁に対して上位へ2桁拡張して、乗数と被乗数の指数桁に対して求和を行い、2n-1のオフセット量を差し引いて、符号と指数桁モジュールの指数桁結果を得るステップと、
(2)仮数近似モジュール内の0級近似モジュールとマルチレベルの誤差補正モジュールはいずれも浮動小数点数の仮数を入力とし、各誤差補正モジュールはさらに1つの許可信号を必要とし、0級近似モジュールの出力はα0=1.5×(X+Y)-2.25であり、第i級の誤差補正モジュールの出力は
(3)正規化モジュールは符号と指数桁モジュール、仮数近似モジュールの出力を入力とし、仮数近似モジュールの出力結果に2を乗ずるか、それを2で除するか又はそれをそのままにすることによって、その数値を[1,2)の範囲にし、仮数近似モジュールの出力を2で除する場合、符号と指数桁モジュール出力内の指数部分に1を追加し、仮数近似モジュールの出力に2を乗ずる場合、符号と指数桁モジュール出力内の指数部分から1を差し引き、仮数近似モジュールの出力をそのままにする場合、符号と指数桁モジュール出力内の指数部分もそのままにし、正規化モジュールは、出力される予定の仮数結果と出力される予定の指数結果を得るステップと、
(4)出力される予定の指数結果の上2桁に対してオーバーフロー判断をし、上2桁が01の場合、上方へオーバーフローし、結果にIEEE754標準下の無限大の値を与え、上2桁が11の場合、下方へオーバーフローし、結果にIEEE754標準下のゼロの値を与え、上2桁が00の場合、結果にはオーバーフローが発生することはなく、符号と指数桁モジュール出力内の符号桁を出力符号桁とし、出力される予定の指数結果の上2桁を削除したものを出力される指数桁とし、出力される予定の仮数結果の上2桁を削除したものを出力される仮数桁とするステップとによって実現されることを特徴とする、
請求項1に記載の正規化浮動小数点数に対する誤差不偏近似乗算器に基づく実現方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010969041.7 | 2020-09-15 | ||
CN202010969041.7A CN111930342B (zh) | 2020-09-15 | 2020-09-15 | 一种针对规格化浮点数的误差无偏近似乘法器及其实现方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP7016559B1 true JP7016559B1 (ja) | 2022-02-07 |
JP2022048965A JP2022048965A (ja) | 2022-03-28 |
Family
ID=73333525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021065061A Active JP7016559B1 (ja) | 2020-09-15 | 2021-04-07 | 正規化浮動小数点数に対する誤差不偏近似乗算器及びその実現方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11429347B2 (ja) |
JP (1) | JP7016559B1 (ja) |
CN (1) | CN111930342B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114860190B (zh) * | 2022-04-28 | 2023-03-24 | 中国人民解放军战略支援部队信息工程大学 | 一种针对高性能计算函数库中浮点算术表达式在指定区间内误差较大子区间划分方法及*** |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019121398A (ja) | 2018-01-09 | 2019-07-22 | 三星電子株式会社Samsung Electronics Co.,Ltd. | ルックアップテーブルを利用して加速化されたコンピューティングの方法及びシステム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63259720A (ja) * | 1988-03-25 | 1988-10-26 | Hitachi Ltd | 浮動小数点乗算回路 |
JP3201097B2 (ja) * | 1993-09-02 | 2001-08-20 | 理化学研究所 | 乗算器における乗算処方方法 |
CN104011706B (zh) * | 2011-12-31 | 2018-04-10 | 英特尔公司 | 包括对数和反对数单元的图形照明引擎 |
US10042607B2 (en) * | 2016-08-22 | 2018-08-07 | Altera Corporation | Variable precision floating-point multiplier |
CN107153522B (zh) * | 2017-04-21 | 2020-10-02 | 东南大学 | 一种面向人工神经网络计算的动态精度可配近似乘法器 |
US10474458B2 (en) * | 2017-04-28 | 2019-11-12 | Intel Corporation | Instructions and logic to perform floating-point and integer operations for machine learning |
CN109901814A (zh) * | 2019-02-14 | 2019-06-18 | 上海交通大学 | 自定义浮点数及其计算方法和硬件结构 |
-
2020
- 2020-09-15 CN CN202010969041.7A patent/CN111930342B/zh active Active
-
2021
- 2021-03-03 US US17/190,417 patent/US11429347B2/en active Active
- 2021-04-07 JP JP2021065061A patent/JP7016559B1/ja active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019121398A (ja) | 2018-01-09 | 2019-07-22 | 三星電子株式会社Samsung Electronics Co.,Ltd. | ルックアップテーブルを利用して加速化されたコンピューティングの方法及びシステム |
Also Published As
Publication number | Publication date |
---|---|
US20220083313A1 (en) | 2022-03-17 |
JP2022048965A (ja) | 2022-03-28 |
CN111930342B (zh) | 2021-01-19 |
US11429347B2 (en) | 2022-08-30 |
CN111930342A (zh) | 2020-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105468331B (zh) | 独立的浮点转换单元 | |
CN111768002A (zh) | 一种基于弹性有效位的深度神经网络量化方法 | |
CN111984227B (zh) | 一种针对复数平方根的近似计算装置及方法 | |
CN112051980B (zh) | 一种基于牛顿迭代法的非线性激活函数计算装置 | |
Qin et al. | A novel approximation methodology and its efficient vlsi implementation for the sigmoid function | |
CN110852434A (zh) | 基于低精度浮点数的cnn量化方法、前向计算方法及装置 | |
CN108196822A (zh) | 一种双精度浮点开方运算的方法及*** | |
JP7016559B1 (ja) | 正規化浮動小数点数に対する誤差不偏近似乗算器及びその実現方法 | |
CN109165006B (zh) | Softmax函数的设计优化及硬件实现方法及*** | |
De Caro et al. | Accurate fixed-point logarithmic converter | |
Chen et al. | A cordic-based architecture with adjustable precision and flexible scalability to implement sigmoid and tanh functions | |
CN117032625A (zh) | 一种低延时的浮点平方根函数硬件实现方法 | |
JPH09325955A (ja) | 二乗和の平方根演算回路 | |
Chandra | A novel method for scalable VLSI implementation of hyperbolic tangent function | |
CN110879697B (zh) | 一种近似计算tanh函数的装置 | |
CN110837624A (zh) | 一种针对sigmoid函数的近似计算装置 | |
CN115936076A (zh) | 一种适配深度学习硬件加速器的可重构激活函数硬件装置 | |
Chen et al. | Stochastic computing using amplitude and frequency encoding | |
CN115526131A (zh) | 多级编码近似计算Tanh函数的方法及装置 | |
WO2023004799A1 (zh) | 电子设备及神经网络量化方法 | |
Vani et al. | VLSI design of a novel area efficient fir filter design using roba multiplier | |
CN117372296B (zh) | 一种经济型gamma校正方法及装置 | |
Yuan | Resource-saving Design Scheme Based on Look-Up Table for Activation Functions | |
CN113515259B (zh) | 一种适用于浮点格式的复数的近似取模实现电路及方法 | |
Mahima et al. | Reconfigurable Rounding based Approximate Multiplier for Floating Point Numbers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210616 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7016559 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |