JP7013225B2

JP7013225B2 - 固体撮像素子、撮像装置及び撮像方法

Info

Publication number: JP7013225B2
Application number: JP2017241197A
Authority: JP
Inventors: 槙子齋藤; 久敬広瀬
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2017-12-15
Filing date: 2017-12-15
Publication date: 2022-01-31
Anticipated expiration: 2037-12-15
Also published as: JP2019110409A

Description

本発明は、固体撮像素子、撮像装置及び撮像方法に関する。

半導体を用いたイメージセンサとして、ＣＣＤイメージセンサ及びＣＭＯＳイメージセンサが広く知られている。ＣＣＤイメージセンサ及びＣＭＯＳイメージセンサは、露光期間中に画素に入射される光をフォトダイオードによって電荷に変換し、電荷に応じた信号を出力する。

近年では、露光期間中にフォトダイオードに入射する光子（フォトン）の数をカウントし、フォトンのカウント値を信号値として出力するフォトンカウンティング方式のイメージセンサが提案されている。例えば、特許文献１には、アバランシェフォトダイオードと、カウンタとが用いられた固体撮像装置が開示されている。アバランシェフォトダイオードに、降伏電圧より大きい逆バイアス電圧を印加すると、単一フォトンの入射によって生成されるキャリアがアバランシェ増倍を生じさせ、大きな電流が当該アバランシェフォトダイオードに流れる。単一フォトンの入射に応じたパルス信号を、カウンタによってカウントすることによって、単一フォトンの数に応じた信号を得ることができる。フォトンカウンティング方式のイメージセンサは、フォトダイオードに入射したフォトンの数をそのまま信号値として用いるため、ＣＣＤイメージセンサ及びＣＭＯＳイメージセンサと比較して、ノイズの影響を受けにくい。このため、フォトンカウンティング方式のイメージセンサは、微弱な光環境においても良好な画像を得ることが可能である。

特開昭６１－１５２１７６号公報

しかしながら、提案されている技術では、必ずしも階調の良好な画像が得られないことが懸念される。

本発明の目的は、階調の良好な画像を取得し得る固体撮像素子、撮像装置及び撮像方法を提供することにある。

実施形態の一観点によれば、負荷抵抗を介してバイアス電圧に接続されたアバランシェフォトダイオードと、前記アバランシェフォトダイオードと負荷抵抗との接続部が接続された波形整形回路とを備え、前記アバランシェフォトダイオードに入射する光子の受光頻度に応じた頻度で所定のパルス幅のパルスを発する光センサ部と、前記光センサ部から発せられるパルスの数をカウントするカウンタと、前記カウンタのカウント上限値と前記所定のパルス幅との積以下の周期で、前記カウンタからのカウント値の読み出しが行われるように制御を行い得る制御部とを備え、前記カウンタのビット幅はＮであり、前記カウンタは、ビット幅がＮより小さいＬである上位ビット部と、ビット幅が（Ｎ－Ｌ）である下位ビット部とを含み、前記カウンタによってパルスの数がカウントされる期間内において、前記下位ビット部により得られたカウント値を読み出すことなく、前記上位ビット部により得られたカウント値を読み出すとともに、前記上位ビット部に対してリセットを行う第１の読み出し処理が繰り返され、前記カウンタによってパルスの数がカウントされる期間が終了した後において、前記カウンタによって得られたＮビットのカウント値を読み出す第２の読み出し処理が行われることを特徴とする固体撮像素子が提供される。

本発明によれば、階調の良好な画像を取得し得る固体撮像素子、撮像装置及び撮像方法を提供することができる。

第１実施形態による固体撮像素子の動作を示すタイミングチャートである。第１実施形態による撮像装置を示すブロック図である。第１実施形態による固体撮像素子のレイアウトを示す図である。第１実施形態による固体撮像素子を示す図である。光センサ部の動作を示す図である。カウンタのカウント値の遷移を示す図である。カウンタのカウント値とフレームメモリに記憶される画素信号との遷移を示す図である。第１実施形態の変形例による固体撮像素子の動作を示すタイミングチャートである。第２実施形態による固体撮像素子を示す図である。第２実施形態による固体撮像素子の駆動を示す駆動タイミングチャートカウンタのカウント値の遷移を示す図である。第３実施形態による固体撮像素子を示す図である。第３実施形態による固体撮像素子の動作を示すタイミングチャートである。

以下に、本発明の好ましい実施の形態を、添付の図面に基づいて詳細に説明する。
［第１実施形態］
第１実施形態による固体撮像素子、撮像装置及び撮像方法を図１乃至図７を用いて説明する。
図２は、本実施形態による撮像装置を示すブロック図である。図２に示すように、本実施形態による撮像装置２００は、固体撮像素子１と、信号処理部２と、レンズ駆動部６と、制御部３と、表示部４と、記録部５とを備えている。また、撮像装置２００には、撮影レンズ（撮像光学系、レンズユニット）７が備えられる。撮影レンズ７は、撮像装置２００のボディ（本体）から着脱可能であってもよいし着脱不能であってもよい。

固体撮像素子１は、撮影レンズ７によって形成される被写体の光学像を光電変換することによって撮像信号を生成し、生成した撮像信号を出力する。固体撮像素子１に備えられた画素セル（単位画素）１０（図４参照）には、フォトダイオード１０１（図４参照）とカウンタ（パルスカウンタ）１１１（図４参照）とが備えられており、入射したフォトンの数をカウントして信号値として出力し得る。

撮影レンズ７は、被写体の光学像を固体撮像素子１の撮像面に結像させる。レンズ駆動部６は、撮影レンズ７を駆動するものであり、ズーム制御、フォーカス制御、絞り制御等を行う。撮影レンズ７は、被写体の光学像を形成し、形成した光学像を固体撮像素子１の撮像面に入射させる。

信号処理部２は、固体撮像素子１から出力される撮像信号（画像データ）に対して補正処理等の所定の信号処理（画像処理）等を行う。

制御部（全体制御・演算部、制御手段）３は、撮像装置２００全体の制御を司るとともに、所定の演算処理等を行う。制御部３は、撮像装置２００の各機能ブロックを駆動するための制御信号や、固体撮像素子１を制御するための制御データ等を出力する。制御部３は、信号処理部２によって信号処理等が施された撮像信号に対して、現像や圧縮等の所定の信号処理（画像処理）等を行う。

表示部４は、制御部３よって信号処理等が施された撮像信号や、撮像装置２００の各種設定情報等を表示する。

記録部（記録制御部）５には、不図示の記録媒体が備えられる。かかる記録媒体は、記録部５から着脱可能であってもよいし着脱不能であってもよい。記録部５は、制御部３によって信号処理等が施された撮像信号等を記録媒体に記録する。かかる記録媒体としては、例えばフラッシュメモリ等の半導体メモリ等が挙げられる。

図３は、本実施形態による固体撮像素子１のレイアウトを示す図である。固体撮像素子１は、複数の光センサ部１００が行列状に配された光センサ部基板３０と、複数の計数部１１０が行列状に配された計数部基板３１と、フレームメモリ１３が配されたフレームメモリ基板３２とを積層させた構成となっている。

光センサ部基板３０は、複数の光センサ部（センサ部）１００がＪ行×Ｋ列で行列状に配された画素アレイ（撮像領域）３００を備える。なお、光センサ部１００の詳細な構成については後述する。

計数部基板３１は、複数の計数部（計数手段）１１０がＪ行×Ｋ列で行列状に配された計数領域３１０を備える。計数領域３１０に配された複数の計数部１１０は、画素アレイ３００に配された複数の光センサ部１００にそれぞれ対応している。

光センサ部基板３０に備えられた電極（図示せず）と計数部基板３１に備えられた電極（図示せず）とが、互いに電気的に接続されている。また、計数部基板３１に備えられた電極（図示せず）とフレームメモリ基板３２に備えられた電極（図示せず）とが、互いに電気的に接続されている。こうして、光センサ部基板３０に備えられた光センサ部１００から出力されるパルス信号Ｐｏｕｔが、計数部基板３１に備えられた計数部１１０に入力されるようになっている。

１つの光センサ部１００と１つの計数部１１０とによって、１つの画素セル１０が構成される。なお、計数部１１０の詳細な構成については後述する。

計数部基板３１は、駆動制御部３１１と、一時記憶部３１２とを備える。駆動制御部３１１は、計数領域３１０の駆動を制御する。一時記憶部３１２は、後述する読み出しメモリ１１が備えられた一時記憶部３１２を備える。読み出しメモリ１１は、計数部１１０から読み出されるカウント値を一時的に記憶する。

フレームメモリ基板３２は、加算回路１２と、フレームメモリ１３とを備える。フレームメモリ１３は、各々の計数部１１０から読み出されるカウント値を、各々の画素の画素信号として記憶する。加算回路１２は、読み出しメモリ１１を介して順次読み出される各々の画素セル１０からのカウント値を、フレームメモリ１３に記憶された画素信号に順次加算する。フレームメモリ１３には、計数部１１０から読み出されたカウント値の積算値が記憶される。フレームメモリ基板３２は、メモリ制御部３２１と、出力部３２２とを更に有する。メモリ制御部３２１は、フレームメモリ１３へのデータ（信号値）の書き込みや読み出しを制御する。出力部３２２は、フレームメモリ１３に保持された画素信号（画像信号、撮像信号）を固体撮像素子１の外部に出力する。

光センサ部１００と計数部１１０とが別個の基板に備えられているため、光センサ部１００の面積を広く確保することができる。また、フレームメモリ基板３２を光センサ部基板３０及び計数部基板３１よりも微細なプロセスで製造すれば、フレームメモリ１３には十分に大きなビット幅のデータを記録し得る。なお、固体撮像素子１の構成は、上記のような構成に限定されるものではない。例えば、同一の基板に光センサ部１００と計数部１１０とを備えるようにしてもよい。

図４は、本実施形態による固体撮像素子１の構成を示す図である。
画素セル１０は、光センサ部１００と、計数部１１０とを備える。光センサ部１００は、フォトダイオード（アバランシェフォトダイオード）１０１と、負荷抵抗１０２と、波形整形回路１０３とを備える。フォトダイオード１０１のアノードは、接地されている。フォトダイオード１０１のカソードは、負荷抵抗１０２を介してバイアス電圧Ｖｂｉａｓに接続されている。フォトダイオード１０１のカソードと負荷抵抗１０２との接続部は、波形整形回路１０３に接続されている。

計数部１１０は、カウンタ１１１と、選択スイッチ１２１とを備える。カウンタ１１１には、波形整形回路１０３から出力されるパルス信号Ｐｏｕｔが入力される。カウンタ１１１は、パルス信号Ｐｏｕｔがローレベルからハイレベルに転じる回数をカウントする。カウンタ１１１は、パルス信号Ｐｏｕｔを（２^Ｎ－１）回カウント可能である。カウンタ１１１は、Ｎビット分のパルス数をカウントし得るとともにカウント値を記憶し得るＮビットカウンタである。Ｎビットカウンタは、例えばＮ個のフリップフロップを連結することによって構成されている。カウンタ１１１には、カウンタ１１１をイネーブル状態にするためのカウントイネーブル信号ＰＥＮが駆動制御部３１１から供給される。カウントイネーブル信号ＰＥＮがハイレベルの際、カウンタ１１１はカウント動作を行い得る。カウントイネーブル信号ＰＥＮがローレベルの際、カウンタ１１１はカウント動作を停止し、カウント動作が停止する直前のカウント値を保持する。カウンタ１１１には、カウント値をリセットするためのリセット信号ＰＲＥＳが駆動制御部３１１から供給される。リセット信号ＰＲＥＳがローレベルの際、カウンタ１１１は、カウントイネーブル信号ＰＥＮに従ってカウント動作又はカウント値を保持する動作を行う。リセット信号ＰＲＥＳがハイレベルになると、カウンタ１１１のカウント値がリセットされる。

カウンタ１１１から出力されるビット幅がＮのカウント値は、Ｎ本の配線が備えられたバスライン１２２を介して、読み出しメモリ１１にパラレル伝送される。駆動制御部３１１からハイレベルの画素選択信号ＰＳＥＬが選択スイッチ１２１に供給されると、バスライン１２２に備えられた選択スイッチ１２１がオン状態となる。駆動制御部３１１から読み出しメモリ１１にハイレベルのメモリ選択信号ＰＭＥＭが供給されると、カウンタ１１１から出力されたビット幅がＮのカウント値が読み出しメモリ１１に供給される。なお、ここでは、同一の列に配されたＪ個の画素セル１０のカウンタ１１１から順次出力されるカウント値が、Ｎビット分の共通のバスライン１２２を介して読み出しメモリ１１に入力される場合を例に説明する。駆動制御部３１１からハイレベルの読み出し信号ＰＲＤが読み出しメモリ１１に供給されると、読み出しメモリ１１に保持されたカウント値が加算回路１２に出力される。加算回路１２は、読み出しメモリ１１を介して画素セル１０から順次読み出されるカウント値を、フレームメモリ１３に記憶された画素信号に順次加算する。より具体的には、加算回路１２は、ある画素セル１０から出力されるカウント値を読み出しメモリ１１を介して取得する。また、加算回路１２は、当該画素セル１０に対応する画素信号をフレームメモリ１３から読み出す。そして、加算回路１２は、読み出しメモリ１１を介して取得した当該画素セル１０のカウント値と、フレームメモリ１３から読み出した当該画素セル１０の画素信号とを加算する。そして、加算回路１２は、このような加算処理によって得られた画素信号を、当該画素セル１０の画素信号としてフレームメモリ１３に記憶する。こうして、画素信号の積算処理が行われる。加算回路１２は、画素アレイ３００に備えられた複数の画素セル１０の各々によって取得されたカウント値に対して、このような処理を順次行う。フレームメモリ１３は、１画素あたりＭビット（Ｍ＞Ｎ）の画素信号を記憶し得る。

次に、本実施形態による固体撮像素子１の動作について説明する。
本実施形態では、カウンタ１１１によって光子がカウントされるカウント期間において、カウンタ１１１のカウント値が飽和するのに要する期間よりも短い読み出し周期でカウント値の読み出しが繰り返される。カウンタ１１１からカウント値が読み出されると、当該カウンタ１１１はリセットされる。この後も、カウンタ１１１は光子のカウントを継続する。本実施形態では、１回の読み出し周期のうちに、カウンタ１１１のカウント値が飽和することがない。このため、カウント期間中にカウンタ１１１のカウント上限値を超える数のパルス信号Ｐｏｕｔが入力された場合でも、カウンタ１１１によって取得されたカウント値を漏れなく画素信号に反映させることが可能である。カウンタ１１１から読み出されたカウント値は、画素単位で積算される。このため、カウンタ１１１のビット幅Ｎを超えるビット幅のＭビットの画素信号を得ることが可能となる。従って、カウンタ１１１のカウント上限値を超える数の光子に対応する画素信号を得ることが可能となる。

ここで、光センサ部１００の動作について図５を用いて説明する。図５は、光センサ部１００の動作を示す図である。図５には、フォトダイオード１０１に光子が入射した際のカソード端子電圧Ｖｏｕｔの時間変化と、波形整形回路１０３から出力されるパルス信号Ｐｏｕｔの時間変化とが示されている。図５の横軸は時刻Ｔを示している。

ブレークダウン電圧Ｖｂｒを超える逆バイアス電圧Ｖｂｉａｓが、フォトダイオード１０１のカソード端子に印加される。このため、フォトダイオード１０１はガイガーモードで動作し得る。この状態において、フォトダイオード１０１に光子が入射すると、フォトダイオード１０１において生成されたキャリアがアバランシェ増倍現像を引き起こし、アバランシェ電流が生ずる。このアバランシェ電流によって、負荷抵抗１０２に接続されたフォトダイオード１０１のカソード端子電圧Ｖｏｕｔが低下し始める。

フォトダイオード１０１のカソード端子電圧Ｖｏｕｔは、閾値電圧Ｖｔｈまで低下し、この後、フォトダイオード１０１のカソード端子電圧Ｖｏｕｔは更に低下し続ける。フォトダイオード１０１のカソード端子電圧Ｖｏｕｔが閾値電圧Ｖｔｈまで低下するタイミングにおいて、波形整形回路１０３から出力されるパルス信号Ｐｏｕｔはローレベルからハイレベルに遷移する。

フォトダイオード１０１のカソード端子電圧Ｖｏｕｔは、ブレークダウン電圧Ｖｂｒまで低下する。フォトダイオード１０１のカソード端子電圧Ｖｏｕｔがブレークダウン電圧Ｖｂｒまで低下すると、アバランシェ増倍現像が停止する。そうすると、バイアス電圧Ｖｂｉａｓを供給している電源から負荷抵抗１０２を介して再充電が行われるようになるため、フォトダイオード１０１のカソード端子電圧Ｖｏｕｔは上昇し始める。
この後、フォトダイオード１０１のカソード端子電圧Ｖｏｕｔは、閾値電圧Ｖｔｈまで上昇する。フォトダイオード１０１のカソード端子電圧Ｖｏｕｔが閾値電圧Ｖｔｈに達するタイミングにおいて、波形整形回路１０３から出力されるパルス信号Ｐｏｕｔはハイレベルからローレベルに遷移する。

この後、再充電が完了する。再充電が完了した段階では、フォトダイオード１０１のカソード端子電圧Ｖｏｕｔは、逆バイアス電圧Ｖｂｉａｓに戻っている。なお、再充電に要する時間は、負荷抵抗１０２の抵抗値と寄生容量とに依存する。このように、１回の光子の入射によって、パルス幅ΔＴｐの１つのパルス信号Ｐｏｕｔが光センサ部１００から出力される。このように、光センサ部１００からは、光子の受光頻度に応じた頻度でパルス信号Ｐｏｕｔが発せられる。

このように、光センサ部１００から出力されるパルス信号Ｐｏｕｔは、定常状態ではローレベルとなる。一方、フォトダイオード１０１のカソード端子電圧Ｖｏｕｔが閾値電圧Ｖｔｈを下回っている間は、光センサ部１００から出力されるパルス信号Ｐｏｕｔはハイレベルとなる。つまり、光センサ部１００から出力されるパルス信号Ｐｏｕｔは、フォトダイオード１０１に光子が入射する度にローレベルからハイレベルに転じ、一定期間が経過した後、ローレベルに戻る。従って、光センサ部１００から出力されるパルス信号Ｐｏｕｔをカウントすることによって、フォトダイオード１０１に入射した光子の数を検出することができる。パルス信号Ｐｏｕｔのパルス幅ΔＴｐは、１回の光子の入射によってパルス信号Ｐｏｕｔがハイレベルに転じてからローレベルに戻るまでの期間に相当する。

図６は、カウンタ１１１のカウント値Ｃの遷移を示す図である。カウンタ１１１のビット幅がＮであるため、カウンタ１１１がカウント可能な最大値であるカウント上限値は（２^Ｎ－１）である。図６は、カウンタ１１１のカウント値Ｃが最短時間ΔＴｓａｔでカウント上限値に達する場合の例を示している。

カウンタ１１１のカウント値Ｃは、パルス信号Ｐｏｕｔがハイレベルに遷移するたびにインクリメントされる。カウント値Ｃがインクリメントされる間隔は、パルス信号Ｐｏｕｔのパルス幅ΔＴｐを下回ることはない。このため、カウンタ１１１のカウント値Ｃが０からカウント上限値に達するまでに要する最短時間ΔＴｓａｔは、以下のような式（１）によって表される。
ΔＴｓａｔ＝ ΔＴｐ×（２^Ｎ－１）・・・（１）

従って、上述した最短時間ΔＴｓａｔ以下の周期でカウンタ１１１からのカウント値の読み出しとカウンタ１１１のリセットとを繰り返すようにすれば、カウンタ１１１が飽和するのを防止しつつ、パルス信号Ｐｏｕｔをカウントすることができる。

図１は、本実施形態による固体撮像素子１の動作の例を示すタイミングチャートである。図１には、カウント期間ΔＴａｃｃ中にカウントされる光子の総数が画素毎に取得され、１フレーム分の画像信号が生成される動作が示されている。

タイミングＴ１００において、駆動制御部３１１がパルス状のリセット信号ＰＲＥＳを、全ての画素セル１０にそれぞれ備えられたカウンタ１１１に供給する。これにより、全ての画素セル１０のカウンタ１１１がリセットされ、１フレーム分の撮影動作が開始される。カウンタ１１１からカウント値の読み出しが開始されるタイミングよりも前のタイミングで、フレームメモリ１３がリセットされる。ここでは、タイミングＴ１００において、フレームメモリ１３がリセットされる場合を例に説明する。

タイミングＴ１０１において、駆動制御部３１１が、ハイレベルのカウントイネーブル信号ＰＥＮを、全ての画素セル１０にそれぞれ備えられたカウンタ１１１に供給する。これにより、光センサ部１００から出力されるパルス信号Ｐｏｕｔのカウンタ１１１によるカウントが、全ての画素セル１０において開始される。

タイミングＴ１０２において、第１回目のカウント値の読み出しが開始される。駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する複数の画素セル１０にハイレベルの画素選択信号ＰＳＥＬを供給する。これにより、画素アレイ３００の第１番目の行に位置する複数の画素セル１０が選択される。読み出しメモリ１１を共有しているＪ個の画素セル１０のうち、第１番目の行に位置する画素セル１０が選択される。また、駆動制御部３１１は、ハイレベルのメモリ選択信号ＰＭＥＭを読み出しメモリ１１に供給する。これにより、画素セル１０のカウンタ１１１から出力されるカウント値が読み出しメモリ１１に記憶される。この後、駆動制御部３１１は、第１番目の行に位置する画素セル１０にハイレベルのリセット信号ＰＲＥＳを供給する。これにより、第１番目の行に位置する画素セル１０に備えられたカウンタ１１１がリセットされる。リセットが行われた後、当該カウンタ１１１は、パルス信号Ｐｏｕｔのカウントを継続する。駆動制御部３１１は、この後、読み出しメモリ１１に読み出し信号ＰＲＤを供給する。これにより、読み出しメモリ１１に記憶されたカウント値が、加算回路１２を介してフレームメモリ１３に入力される。各々の画素セル１０を用いて取得される画素信号が、このようにしてフレームメモリ１３に順次記憶される。カウントが開始されるタイミングＴ１０１から第Ｊ番目の行に位置するカウンタ１１１がリセットされるタイミングＴ１０３までの期間ΔＴｒｅａｄは、上述した最短時間ΔＴｓａｔ以下に設定される。期間ΔＴｒｅａｄが最短時間ΔＴｓａｔ以下に設定されるため、全ての画素セル１０のカウンタ１１１がカウント上限値に達する前に、カウント値の読み出しが完了される。このように、本実施形態では、カウンタ１１１のカウント上限値とパルス信号Ｐｏｕｔのパルス幅ΔＴｐとの積以下の周期で、カウンタ１１１からのカウント値の読み出しとカウンタ１１１に対するリセットとが行われる。

第１番目の行に位置する画素セル１０に備えられたカウンタ１１１から第１回目のカウント値の読み出しが行われてから期間ΔＴｒｅａｄが経過したタイミングＴ１０４において、第２回目のカウント値の読み出しが開始される。第２回目のカウント値の読み出しにおいても、第１回目のカウント値の読み出しと同様に、画素セル１０からカウント値が順次読み出される。加算回路１２は、読み出しメモリ１１を介して順次読み出されるカウント値を、フレームメモリ１３に記憶された画素信号に順次加算する。第１番目の行に位置するある画素セル１０のカウント値は、第１回目のカウント値の読み出しの際には例えばＣ１である。カウント値Ｃ１は、当該画素セル１０の画素信号としてフレームメモリ１３に保持されている。当該一の画素セル１０のカウント値は、第２回目のカウント値の読み出しの際には例えばＣ２である。加算回路１２は、カウント値Ｃ１とカウント値Ｃ２とを加算することによって加算値（Ｃ１＋Ｃ２）を取得する。加算回路１２によってこうして得られる加算値（Ｃ１＋Ｃ２）が、当該画素セル１０の画素信号としてフレームメモリ１３に記憶される。タイミングＴ１０３は、上述したように、第１回目のカウント値の読み出しにおいて第Ｊ番目の行に位置するカウンタ１１１がリセットされるタイミングである。タイミングＴ１０５は、上述したように、第２回目のカウント値の読み出しにおいて第Ｊ番目の行に位置するカウンタ１１１がリセットされるタイミングである。タイミングＴ１０３からＴ１０５までの期間ΔＴｒｅａｄも、上述した最短時間ΔＴｓａｔ以下に設定される。

第３回目以降のカウント値の読み出しも、第２回目のカウント値の読み出しと同様に行われる。タイミングＴ１０６以降においても、カウントイネーブル信号ＰＥＮがローレベルに遷移するまでの間、上記と同様の動作が繰り返される。

カウントが開始されるタイミングＴ１０１からカウント期間ΔＴａｃｃが経過したタイミングＴ１０７において、駆動制御部３１１が、カウントイネーブル信号ＰＥＮをローレベルに遷移させる。これにより、光センサ部１００から出力されるパルス信号Ｐｏｕｔに対するカウントが、全ての画素セル１０のカウンタ１１１において停止される。画素アレイ３００に備えられた複数の画素セル１０の各々に備えられたカウンタ１１１は、カウント値をそれぞれ保持する。この後、上記と同様にして、各々の画素セル１０からカウント値が読み出される。加算回路１２は、各々の画素セル１０から順次読み出されるカウント値を、フレームメモリ１３に保持された画素信号に順次加算する。

タイミングＴ１０８からタイミングＴ１０９においては、フレームメモリ１３に記憶された各々の画素の信号値が固体撮像素子１の外部に出力される。こうして、１つのフレームの撮影動作が終了する。

図７は、カウンタ１１１のカウント値とフレームメモリ１３に記憶される画素信号との遷移を示す図である。図７は、画素アレイ３００に備えられた複数の画素セル１０のうちの１つの画素セル１０に着目したものである。図７には、カウンタ１１１のカウント値とフレームメモリ１３に記憶される画素信号とが示されている。

カウント期間ΔＴａｃｃが開始されるタイミングにおいて、カウンタ１１１とフレームメモリ１３とがリセットされる。カウンタ１１１は、パルス信号のカウントを開始する。この後、パルス信号Ｐｏｕｔが出力される毎に、カウンタ１１１のカウント値が当該画素セル１０においてインクリメントされる。

上述した最短時間ΔＴｓａｔよりも短い期間ΔＴ１が経過したタイミングにおいて、カウンタ１１１からカウント値が読み出され、当該カウンタ１１１のカウント値がリセットされる。カウンタ１１１は、リセットされた後も、パルス信号Ｐｏｕｔのカウントを継続する。カウンタ１１１から読み出されたカウント値は、フレームメモリ１３に保持されたリセット値０に積算され、画素信号としてフレームメモリ１３に記憶させる。

この後、上述した最短時間ΔＴｓａｔよりも短い上述した期間ΔＴｒｅａｄが経過したタイミングにおいて、カウンタ１１１からカウント値が読み出され、当該カウンタ１１１のカウント値がリセットされる。カウンタ１１１は、リセットされた後も、パルス信号Ｐｏｕｔのカウントを継続する。カウンタ１１１から読み出されたカウント値は、フレームメモリ１３に保持されている画素信号に積算され、積算により得られた画素信号がフレームメモリ１３に記憶される。この後も、上記と同様の動作がΔＴｒｅａｄの周期で繰り返される。

カウント期間ΔＴａｃｃが経過したタイミングにおいて、カウンタ１１１は、パルス信号のカウントを停止する。そして、当該カウンタ１１１からカウント値が読み出される。当該カウンタ１１１から読み出されたカウント値は、フレームメモリ１３に保持されている画素信号に積算され、積算により得られた画素信号がフレームメモリ１３に記憶される。こうしてフレームメモリ１３に記憶される画素信号は、カウント期間ΔＴａｃｃ内に各々の画素セル１０でカウントされたパルス信号Ｐｏｕｔの数に相当する。

このように、本実施形態によれば、カウンタ１１１のカウント値がカウント上限値に達するまでに要する最短時間ΔＴｓａｔよりも短い期間内にカウントされるカウント値が読み出され、当該カウンタ１１１に対してリセットが行われる。カウンタ１１１から読み出されるカウント値は、カウンタ１１１のビット幅より大きいビット幅の画像信号を保持し得るフレームメモリ１３に、順次積算されて保持される。このため、本実施形態によれば、カウンタ１１１のカウント値が露光期間中に飽和するのを防止することができ、階調の良好な画像を得ることができる。

（変形例１）
次に、本実施形態の変形例による固体撮像素子１について説明する。
本変形例による固体撮像素子１の、画素セル１０に備えられたカウンタ１１１は、カウント値が飽和した場合、次のカウントで０にリセットされ、以降もカウント動作を繰り返すカウント動作を行う。加算回路１２は、カウンタ１１１からi番目に読み出されたカウント値Ｃiから、カウント値Ｃiより１回前に同一のカウンタ１１１から読み出されたカウント値Ｃi-1を減算する。カウント値Ｃi-1は、カウント値Ｃi-1を読み出した際にフレームメモリ１３に送られ記憶されており、カウント値Ｃiの読み出しの際に加算回路１２へ送られ減算処理に用いられる。このとき得られる減算値は、２進数で表されたＮビットのカウント値Ｃi、Ｃi-1に対し、カウント値Ｃi-1の補数に１を加え、カウント値Ｃiに加算することで得られるＮビットの値である。加算回路１２は、さらに、露光開始からi-1番目のカウント値読み出しまでに得られた減算値の積算値に、カウント値Ｃiからのカウント値Ｃi-1の減算値を加算する。フレームメモリ１３は、露光開始からの減算値の、カウンタ１１１ごとの積算値とカウント値Ｃiとを記憶する。フレームメモリに記憶されたカウント値Ｃiは、カウント値の読み出しのたびに、カウンタ１１１ごとの最新のカウント値に更新される。
この構成においては、露光期間中のカウンタ１１１のリセットが不要となり、カウンタ１１１の駆動制御が簡略化される。
本実施形態によれば、カウンタ１１１のカウント値を露光期間中にリセットすることなく、階調の良好な画像を得ることができる。

（変形例２）
次に、本実施形態の別の変形例による固体撮像素子１について図８を用いて説明する。
本変形例による固体撮像素子１は、画素セル１０に備えられたカウンタ１１１からカウント値が読み出される周期を被写体の輝度に応じて設定し得るものである。

図８は、本変形例による固体撮像素子の動作を示すタイミングチャートである。図８は、読み出し動作の例を示している。ここでは、カウント期間ΔＴａｃｃにおいては、カウント値の読み出しが行われず、カウント期間ΔＴａｃｃが終了した後に、カウント値の読み出しが行われる場合を例に説明する。本変形例では、カウント期間ΔＴａｃｃ中においてカウント値の読み出しが行われないため、カウンタ１１１の後段に位置する構成要素が駆動される頻度が低くなり、ひいては、消費電力が低減される。

タイミングＴ８００、Ｔ８０１における動作は、図１を用いて上述したタイミングＴ１００、Ｔ１０１における動作と同様である。

カウント期間ΔＴａｃｃにおいては、カウンタ１１１からのカウント値の読み出しは行われることはなく、カウンタ１１１によってパルス信号Ｐｏｕｔのカウントが行われる。

カウント開始のタイミングＴ８０１からカウント期間ΔＴａｃｃが経過したタイミングＴ８０２において、駆動制御部３１１がカウントイネーブル信号ＰＥＮをローレベルにする。これにより、画素アレイ３００に備えられた複数の画素セル１０の全てにおいて、光センサ部１００から出力されるパルス信号Ｐｏｕｔのカウンタ１１１によるカウントが停止される。カウントが停止された時点で各々の画素セル１０のカウンタ１１１において得られているカウント値は、各々の画素セル１０のカウンタ１１１によってそれぞれ保持される。この後、各々の画素セル１０のカウンタ１１１からカウント値がそれぞれ読み出され、読み出された各々の画素信号がフレームメモリ１３に記憶される。

タイミングＴ８０３からＴ８０４においては、フレームメモリ１３に記憶された各画素の画素信号が、固体撮像素子１の外部に出力される。こうして、１つのフレームに対応する画像の撮影が終了する。

本変形例による撮像装置には、不図示の測光手段が備えられている。測光手段は、被写体の輝度を判定し得る。測光手段としては、例えば測光センサ等を用い得るが、これに限定されるものではない。例えば、固体撮像素子１により取得される画素信号に基づいて、被写体の輝度を判定するようにしてもよい。

カウント期間ΔＴａｃｃが終了するタイミングでカウンタ１１１のカウント値がカウント上限値に達するような被写体の輝度に基づいて閾値が設定される。被写体の輝度が閾値未満である場合には、カウンタ１１１のカウント値がカウント期間ΔＴａｃｃ中にカウント上限値に達する可能性は低い。そこで、本変形例では、被写体の輝度が閾値以上である場合には、固体撮像素子１を第１の動作モードで動作させる。第１の動作モードは、図１乃至図７を用いて上述したような動作モードである。

一方、被写体の輝度が閾値以上である場合には、カウンタ１１１のカウント値がカウント期間ΔＴａｃｃ中にカウント上限値に達する可能性が高い。そこで、本変形例では、被写体の輝度が閾値未満である場合には、固体撮像素子１を第２の動作モードで動作させる。第２の動作モードは、図８を用いて上述したような動作モードである。

なお、上記においては、カウント期間ΔＴａｃｃにおいては、カウント値の読み出しが行われず、カウント期間ΔＴａｃｃが終了した後に、カウント値の読み出しが行われる場合を例に説明したが、これに限定されるものではない。例えば、画素セル１０に備えられたカウンタ１１１からカウント値が読み出される周期を、被写体の輝度に応じて設定するようにしてもよい。例えば、被写体の輝度が低くなるに従って、画素セル１０に備えられたカウンタ１１１からカウント値が読み出される周期が長くなるようにしてもよい。

本実施形態によれば、画素セル１０に備えられたカウンタ１１１からカウント値が読み出される周期を、被写体の輝度に応じて設定する。このため、本実施形態によれば、被写体の輝度が低い場合には、カウンタ１１１の後段に位置する構成要素が駆動される頻度が低くなり、消費電力の低減を図ることが可能である。

［第２実施形態］
第２実施形態による固体撮像素子、撮像装置及び撮像方法を図９及び図１０を用いて説明する。図１乃至図８に示す第１実施形態による固体撮像素子、撮像装置及び撮像方法と同一の構成要素には、同一の符号を付して説明を省略又は簡潔にする。

本実施形態による固体撮像素子は、カウンタ１１１ａのビット幅よりも小さい数の配線が備えられたバスライン１２２ａを介して、カウンタ１１１ａによって取得されるカウント値が読み出されるものである。

図９は、本実施形態による固体撮像素子１ａを示す図である。
画素アレイ３００には、複数の画素セル１０ａが行列状に配されている。画素セル１０ａに備えられた計数部１１０ａには、ビット幅がＮのカウンタ１１１ａが備えられている。カウンタ１１１ａは、上位ビット部１１２と、下位ビット部１１３と、桁上がりメモリ１１４とを備えている。上位ビット部１１２のビット幅は、Ｌである。ここでは、ＬがＮ／２である場合を例に説明するが、これに限定されるものではない。下位ビット部１１３のビット幅は、（Ｎ－Ｌ）である。ここでは、ＬがＮ／２である場合を例に説明するため、（Ｎ－Ｌ）もＮ／２である。桁上がりメモリ１１４は、下位ビット部１１３の桁上がりを示す情報を取得するとともに保持する。桁上がりメモリ１１４のビット幅は、例えば１である。

下位ビット部１１３には、駆動制御部３１１からカウントイネーブル信号ＰＥＮが供給される。カウントイネーブル信号ＰＥＮがハイレベルの際、下位ビット部１１３はカウント動作を行い得る。カウントイネーブル信号ＰＥＮがローレベルの際、下位ビット部１１３はカウント動作を停止し、カウント動作が停止する直前のカウント値を保持する。

上位ビット部１１２には、駆動制御部３１１から上位ビットイネーブル信号ＰＥＮ１が供給される。上位ビットイネーブル信号ＰＥＮ１がハイレベルの際、上位ビット部１１２はカウント動作を行い得る。上位ビットイネーブル信号ＰＥＮ１がローレベルの際、上位ビット部１１２はカウント動作を停止し、カウント動作が停止する直前のカウント値を保持する。

桁上がりメモリ１１４には、上位ビットイネーブル信号ＰＥＮ１の反転信号が入力される。なお、図面においては、バーが付されたＰＥＮ１という符号を用いて、上位ビットイネーブル信号ＰＥＮ１の反転信号が示されており、明細書においては、／ＰＥＮ１という符号を用いて上位ビットイネーブル信号ＰＥＮ１の反転信号が示されている。

桁上がりメモリ１１４は、上位ビットイネーブル信号ＰＥＮ１がローレベルの際、即ち、上位ビット部１１２のカウント動作が停止している際、上位ビット部１１２の最下位ビットと同様のカウント動作を行う。下位ビット部１１３のカウント値が下位ビット部１１３のカウント上限値を超えていない場合には、桁上がりメモリ１１４には桁上がり情報が記憶されていない。即ち、かかる場合には、桁上がりメモリ１１４に例えばローレベルの桁上がり信号が記憶されている。一方、下位ビット部１１３のカウント値が下位ビット部１１３のカウント上限値を超えた場合には、桁上がりメモリ１１４に桁上がり情報が記憶される。即ち、かかる場合には、桁上がりメモリ１１４に例えばハイレベルの桁上がり信号が記憶される。下位ビット部１１３のカウント値がカウント上限値である（２^Ｎ－Ｌ－１）からカウント下限値である０に戻ると、桁上がりメモリ１１４にはハイレベルの桁上がり信号が記憶される。このように、桁上がりメモリ１１４は、上位ビット部１１２のカウント動作が停止している間に、上位ビット部１１２のカウント値がカウント上限値を超えたか否かを示す。このため、上位ビット部１１２のカウント動作が停止している間に、下位ビット部１１３のカウント値が下位ビット部１１３のカウント上限値を超えた場合であっても、桁上がりメモリ１１４に記憶された情報を用いてカウント値を補い得る。このため、本実施形態によれば、カウント値に関する情報の欠落を防止することができる。

上位ビット部１１２には、駆動制御部３１１からリセット信号ＰＲＥＳ１が供給される。リセット信号ＰＲＥＳ１がハイレベルになると、上位ビット部１１２のカウント値がリセットされる。下位ビット部１１３には、駆動制御部３１１からリセット信号ＰＲＥＳ２が供給される。リセット信号ＰＲＥＳ２がハイレベルになると、下位ビット部１１３のカウント値がリセットされる。下位ビット部１１３には、駆動制御部３１１からデータシフト信号ＰＤＳが供給される。データシフト信号ＰＤＳがハイレベルになると、下位ビット部１１３のカウント値が上位ビット部１１２に書き込まれる。桁上がりメモリ１１４には、駆動制御部３１１からリセット信号ＰＲＥＳ３が供給される。リセット信号ＰＲＥＳ３がハイレベルになると、桁上がりメモリ１１４に保持された桁上がり情報がリセットされる。

バスライン１２２ａには、上位ビット部１１２のビット幅に対応するＬ本の配線が備えられている。上位ビット部１１２の最下位ビットの信号は、選択スイッチ１２３及び選択スイッチ１２１ａを介して、バスライン１２２ａの最下位ビットの配線に出力される。上位ビット部１１２の最下位ビットを除くビットの信号は、選択スイッチ１２１ａを介して、バスライン１２２ａの最下位ビットを除くビットの配線にそれぞれ出力される。バスライン１２２ａに備えられたＬ本の配線のうち、上位ビット部１１２の最下位ビットからの信号が供給される配線には、桁上がりメモリ１１４からの信号が選択スイッチ１２３を介して供給される。上位ビット部１１２の最下位ビットからの信号と、桁上がりメモリ１１４からの信号とのうちのいずれかが、選択スイッチ１２３によって選択的にバスライン１２２ａの最下位ビットの配線に供給される。選択スイッチ１２３には、駆動制御部３１１から画素選択信号ＰＳＥＬ２が供給される。選択スイッチ１２１ａには、駆動制御部３１１から画素選択信号ＰＳＥＬ１が供給される。

読み出しメモリ１１ａのビット幅は、Ｎ＋１である。読み出しメモリ１１ａに備えられたＮ＋１ビットのメモリ領域のうちのＮビットのメモリ領域１１８には、カウンタ１１１ａによって取得されるカウント値が格納される。読み出しメモリ１１ａに備えられたＮ＋１ビットのメモリ領域のうちの１ビットのメモリ領域１１７には、桁上がりメモリ１１４によって取得される情報が格納される。メモリ領域１１８は、上位ビット部１１５と、下位ビット部１１６とが備えられている。上位ビット部１１５のビット幅は、Ｌである。下位ビット部１１６のビット幅は、（Ｎ－Ｌ）である。読み出しメモリ１１ａの上位ビット部１１５には、カウンタ１１１ａによって取得されるカウント値の上位ビットのデータがバスライン１２２ａを介して入力される。読み出しメモリ１１ａの下位ビット部１１６には、カウンタ１１１ａによって取得されるカウント値の下位ビットのデータがバスライン１２２ａを介して入力される。バスライン１２２ａの最下位ビットの配線は、読み出しメモリ１１ａの下位ビット部１１６の最下位ビットのみならず、メモリ領域１１７にも接続されている。

読み出しメモリ１１ａの上位ビット部１１５には、駆動制御部３１１からメモリ選択信号ＰＭＥＭ１が供給される。メモリ選択信号ＰＭＥＭ１がハイレベルになると、カウンタ１１１ａからバスライン１２２ａに供給されている信号が、読み出しメモリ１１ａの上位ビット部１１５に書き込まれる。読み出しメモリ１１ａの下位ビット部１１６には、駆動制御部３１１からメモリ選択信号ＰＭＥＭ２が供給される。メモリ選択信号ＰＭＥＭ２がハイレベルになると、カウンタ１１１ａからバスライン１２２ａに供給されている信号が、読み出しメモリ１１の下位ビット部１１６に書き込まれる。読み出しメモリ１１ａのメモリ領域１１７には、駆動制御部３１１からメモリ選択信号ＰＭＥＭ３が供給される。メモリ選択信号ＰＭＥＭ３がハイレベルになると、桁上がりメモリ１１４からバスライン１２２ａに供給されている信号が、メモリ領域１１７に書き込まれる。読み出しメモリ１１ａには、駆動制御部３１１から読み出し信号ＰＲＤが供給される。読み出し信号ＰＲＤがハイレベルになると、読み出しメモリ１１ａのメモリ領域１１８に保持されたカウント値と、読み出しメモリ１１ａのメモリ領域１１７に保持された桁上がり信号とが、加算回路１２に送信される。読み出しメモリ１１ａから読み出されたカウント値と桁上がり信号とは、加算回路１２に入力され、画素信号の算出に用いられる。

本実施形態による固体撮像素子１に備えられた構成要素のうちの上記以外の構成要素は、第１実施形態による固体撮像素子１の構成要素と同様である。

次に、本実施形態による固体撮像素子の動作について図１０を用いて説明する。図１０は、カウンタ１１１ａのカウント値の遷移を示す図である。カウンタ１１１ａのビット幅がＮであるため、カウンタ１１１ａがカウント可能な最大値であるカウント上限値は（２^Ｎ－１）である。本実施形態においても、第１実施形態と同様に、カウンタ１１１ａのカウント値がカウント上限値に達するのに要する最短時間はΔＴｓａｔである。

但し、本実施形態では、後述するように、カウンタ１１１ａの下位ビット部１１３のカウント値の読み出しがカウント期間中に行われず、また、カウンタ１１１ａの下位ビット部１１３のリセットもカウント期間中に行われない。カウンタ１１１ａのカウント値が（２^{（Ｎ－Ｌ）}－１）からカウント上限値（２^Ｎ－１）に達するまでに要する最短時間ΔＴｓａｔ１は、以下のような式（２）によって表される。
ΔＴｓａｔ１＝ ΔＴｐ×（２^Ｎ－２^{（Ｎ－Ｌ）}）・・・（２）

なお、２^{（Ｎ－Ｌ）}－１は、上位ビット部１１２のカウント値が０であり、且つ、下位ビット部１１３のカウント値がカウント上限値である際のカウンタ１１１ａのカウント値である。また、（２^Ｎ－１）は、上位ビット部１１２がカウント上限値であり、且つ、下位ビット部１１３のカウント値がカウント上限値である際のカウンタ１１１ａのカウント値である。カウンタ１１１ａの上位ビット部１１２に対する読み出しとリセットとを、最短時間ΔＴｓａｔ１以下の周期で行うようにすれば、カウンタ１１１ａが飽和するのを防止しつつ、パルス信号Ｐｏｕｔをカウントし得る。

また、本実施形態では、カウンタ１１１ａの上位ビット部１１２に対して読み出しとリセットとを行っている際、下位ビット部１１３の最上位ビットからの桁上がりを示す桁上がり信号を、桁上がりメモリ１１４によって保持する。桁上がりメモリ１１４に保持された桁上がり信号は、上位ビット部１１２のカウント動作が再開された後に読み出され、カウント値に基づく画素信号を算出する際に用いられる。

図１０は、本実施形態による固体撮像素子の動作を示すタイミングチャートである。図１０（Ａ）には、カウント期間ΔＴａｃｃ中にカウントされる光子の総数が画素毎に取得され、１フレーム分の画像信号が生成される動作が示されている。

タイミングＴ１０００において、駆動制御部３１１が、パルス状のリセット信号ＰＲＥＳ１、ＰＲＥＳ２、ＰＲＥＳ３を、全ての画素セル１０ａにそれぞれ備えられたカウンタ１１１ａに供給する。これにより、全ての画素セル１０ａのカウンタ１１１ａがリセットされ、１フレーム分の撮影動作が開始される。カウンタ１１１ａからカウント値の読み出しが開始されるタイミングよりも前のタイミングで、フレームメモリ１３がリセットされる。ここでは、タイミングＴ１０００において、フレームメモリ１３がリセットされる場合を例に説明する。

タイミングＴ１００１における動作は、図１を用いて上述した第１実施形態による固体撮像素子１のタイミングＴ１０１における動作と同様である。即ち、タイミングＴ１００１において、駆動制御部３１１が、ハイレベルのカウントイネーブル信号ＰＥＮを、全ての画素セル１０にそれぞれ備えられたカウンタ１１１に供給する。これにより、光センサ部１００から出力されるパルス信号Ｐｏｕｔのカウンタ１１１によるカウントが、全ての画素セル１０ａにおいて開始される。

タイミングＴ１００２において、第１回目のカウント値の読み出しが開始される。ここでは、カウンタ１１１ａの上位ビット部１１２からカウント値が読み出され、また、桁上がりメモリ１１４から桁上がり信号が読み出される。

ここで、タイミングＴ１００２からＴ１０１０までの動作を、図１０（Ｂ）を用いて説明する。

タイミングＴ１００２において、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する画素セル１０ａに供給する上位ビットイネーブル信号ＰＥＮ１をローレベルにする。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ａの上位ビット部１１２のカウント動作が停止する。画素アレイ３００の第１番目の行に位置する画素セル１０ａの桁上がりメモリ１１４には、上位ビットイネーブル信号ＰＥＮ１の反転信号／ＰＥＮ１が入力される。これにより、下位ビット部１１３の最上位ビットからの桁上がりを桁上がりメモリ１１４によって検出することが可能となる。また、駆動制御部３１１が、画素アレイ３００の第１番目の行に位置する画素セル１０ａに備えられた選択スイッチ１２１ａに供給する画素選択信号ＰＳＥＬ１をハイレベルにする。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ａが選択され、カウンタ１１１ａの上位ビット部１１２のカウント値がバスライン１２２ａを介して出力される。

タイミングＴ１００３において、駆動制御部３１１は、パルス状のメモリ選択信号ＰＭＥＭ１を読み出しメモリ１１ａに供給する。これにより、画素セル１０ａのカウンタ１１１ａの上位ビット部１１２から出力されたカウント値は、読み出しメモリ１１ａの上位ビット部１１５に記憶される。

タイミングＴ１００４において、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する画素セル１０ａのカウンタ１１１ａの上位ビット部１１２にパルス状のリセット信号ＰＲＥＳ１を供給する。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ａのカウンタ１１１ａの上位ビット部１１２がリセットされる。即ち、カウント値の出力が完了した画素セル１０ａのカウンタ１１１ａの上位ビット部１１２がリセットされる。

タイミングＴ１００５において、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する画素セル１０ａのカウンタ１１１ａに供給する上位ビットイネーブル信号ＰＥＮ１をハイレベルにする。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ａのカウンタ１１１ａの上位ビット部１１２のカウント動作が再開される。即ち、リセットされたカウンタ１１１ａの上位ビット部１１２のカウント動作が再開される。また、画素アレイ３００の第１番目の行に位置する画素セル１０ａの桁上がりメモリ１１４には、上位ビットイネーブル信号ＰＥＮ１の反転信号／ＰＥＮ１が入力される。このため、画素アレイ３００の第１番目の行に位置する画素セル１０ａの桁上がりメモリ１１４は、下位ビット部１１３の最上位ビットからの桁上がりの検出を停止する。また、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する画素セル１０ａの選択スイッチ１２３に供給する画素選択信号ＰＳＥＬ２をハイレベルにする。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ａの桁上がりメモリ１１４によって取得された桁上がり信号が、バスライン１２２ａを介して出力される。

タイミングＴ１００６において、駆動制御部３１１は、パルス状のメモリ選択信号ＰＭＥＭ３を読み出しメモリ１１ａに供給する。これにより、画素セル１０ａの桁上がりメモリ１１４から出力された桁上がり信号は、読み出しメモリ１１ａのメモリ領域１１７に記憶される。

タイミングＴ１００７において、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する画素セル１０ａの選択スイッチ１２１ａに供給する画素選択信号ＰＳＥＬ１をローレベルにする。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ａのカウンタ１１１ａに備えられた上位ビット部１１２及び桁上がりメモリ１１４がバスライン１２２ａに接続されない状態となる。また、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する画素セル１０ａにパルス状のリセット信号ＰＲＥＳ３を供給する。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ａの桁上がりメモリ１１４がリセットされる。即ち、桁上がり信号の出力が完了した桁上がりメモリ１１４がリセットされる。また、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する画素セル１０ａの選択スイッチ１２３に供給される画素選択信号ＰＳＥＬ２をローレベルにする。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ａのカウンタ１１１ａの上位ビット部１１２の最下位ビットの出力端子が、選択スイッチ１２３を介して選択スイッチ１２１ａに接続された状態となる。

タイミングＴ１００７からＴ１００８までにおいて、駆動制御部３１１は、画素アレイ３００の複数の列の各々に対応する複数の読み出しメモリ１１ａに読み出し信号ＰＲＤを順次供給する。これにより、複数の読み出しメモリ１１ａにそれぞれ保持されたカウント値及び桁上がり信号が、加算回路１２に順次出力される。加算回路１２は、メモリ領域１１７からの桁上がり信号が例えばハイレベルの場合には、上位ビット部１１５からのカウント値に対して１を加える。一方、加算回路１２は、メモリ領域１１７からの桁上がり信号が例えばローレベルの場合には、上位ビット部１１５からのカウント値に対して例えば０を加える。こうして、加算回路１２によって加算処理が順次行われる。加算回路１２による加算処理によって得られた各々のカウント値は、下位の（Ｎ－Ｌ）ビットのデータがすべて０であるＮビットの画素信号として、フレームメモリ１３に順次記憶される。

この後、タイミングＴ１００２からＴ１００８までの動作と同様の動作が、画素アレイ３００の第２番目の行から第Ｊ番目の行まで順次行われる。タイミングＴ１０１０において、第Ｊ番目の行に対する読み出しの処理が完了する。

タイミングＴ１００１は、画素アレイ３００に備えられた全ての画素セル１０ａにおいてカウント動作が開始されるタイミングである。タイミングＴ１００９は、第Ｊ番目の行に位置する画素セル１０ａのカウンタ１１１ａの上位ビット部１１２のカウント動作が停止されるタイミングである。タイミングＴ１００１からタイミングＴ１００９までの期間ΔＴｒｅａｄ１は、最短時間ΔＴｓａｔ１以下に設定される。このようにΔＴｒｅａｄを設定することにより、画素アレイ３００に備えられた全ての画素セル１０ａのカウンタ１１１ａがカウント上限値に達する前に、カウント値の読み出しを完了することができる。

上述したように、タイミングＴ１００２においては、第１回目のカウント値の読み出しが開始される。タイミングＴ１００２から期間ΔＴｒｅａｄ１が経過したタイミングＴ１０１１において、第２回目のカウント値の読み出しが開始される。第２回目のカウント値の読み出しにおいても、第１回目のカウント値の読み出しと同様に、画素セル１０ａのカウンタ１１１ａの上位ビット部１１２からカウント値が読み出され、また、桁上がりメモリ１１４から桁上がり信号が読み出される。加算回路１２は、タイミングＴ１００７からＴ１００８において加算回路１２によって行われた加算処理と同様の加算処理を行い、加算処理によって得られるカウント値を、フレームメモリ１３に記憶された画素信号に順次加算する。加算回路１２による加算処理によって得られる画素信号は、フレームメモリ１３に記憶される。タイミングＴ１０１２において、画素アレイ３００の第Ｊ番目の行に位置する画素セル１０ａのカウンタ１１１ａの上位ビット部１１２のカウンタ動作が停止される。上述したように、タイミングＴ１００９は、第２回目のカウント値の読み出しにおいて第Ｊ番目の行に位置するカウンタ１１１ａが停止されるタイミングである。タイミングＴ１０１２は、第２回目のカウント値の読み出しにおいて第Ｊ番目の行に位置するカウンタ１１１ａが停止されるタイミングである。タイミングＴ１００９からタイミングＴ１０１２までの期間ΔＴｒｅａｄ１も、上述した最短時間ΔＴｓａｔ１以下に設定される。こうして、第２回目のカウント値の読み出しが行われる。

上述したように、タイミングＴ１０１１においては、第２回目のカウント値の読み出しが開始される。タイミングＴ１０１１から期間ΔＴｒｅａｄ１が経過したタイミングＴ１０１３において、第３回目のカウント値の読み出しが開始される。タイミングＴ１０１３以降においても、カウントイネーブル信号ＰＥＮがローレベルに遷移するまでの間、タイミングＴ１０１１からＴ１０１３までと同様の動作が繰り返される。

カウントが開始されるタイミングＴ１００１からカウント期間ΔＴａｃｃが経過したタイミングＴ１０１４において、駆動制御部３１１が、カウントイネーブル信号ＰＥＮをローレベルに遷移させる。これにより、光センサ部１００から出力されるパルス信号Ｐｏｕｔに対するカウントが、全ての画素セル１０ａのカウンタ１１１ａにおいて停止される。画素アレイ３００に備えられた複数の画素セル１０ａの各々に備えられたカウンタ１１１ａは、カウント値をそれぞれ保持する。この後、各々の画素セル１０ａのカウンタ１１１ａから、上位ビット部１１２のカウント値及び下位ビット部１１３のカウント値を読み出す。即ち、Ｎビット分のカウント値が各々の画素セル１０ａのカウンタ１１１ａから読み出される。加算回路１２は、こうして読み出されるカウント値を、フレームメモリ１３から読み出される画素信号に加算する。加算回路１２による加算処理によって得られる画素信号は、フレームメモリ１３に記憶される。

ここで、タイミングＴ１０１４からＴ１０２０までの動作について図１０（Ｃ）を用いて説明する。

タイミングＴ１０１４において、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する複数の画素セル１０ａの各々に供給する画素選択信号ＰＳＥＬ１をハイレベルに遷移させる。これにより、画素アレイ３００の第１番目の行に位置する複数の画素セル１０ａが選択される。

タイミングＴ１０１５において、駆動制御部３１１は、読み出しメモリ１１ａの上位ビット部１１５にパルス状のメモリ選択信号ＰＭＥＭ１を供給する。これにより、画素アレイ３００の第１番目の行に位置する複数の画素セル１０ａのカウンタ１１１ａの上位ビット部１１２のカウント値が、読み出しメモリ１１ａの上位ビット部１１５に保持される。

タイミングＴ１０１６において、駆動制御部３１１は、パルス状のデータシフト信号ＰＤＳをカウンタ１１１ａの下位ビット部１１３に供給する。これにより、カウンタ１１１ａの下位ビット部１１３のカウント値が、当該カウンタ１１１ａの上位ビット部１１２に書き込まれる。当該カウンタ１１１ａの上位ビット部１１２は、書き込まれたカウント値と保持する。

タイミングＴ１０１７において、駆動制御部３１１は、読み出しメモリ１１ａの下位ビット部１１６にパルス状のメモリ選択信号ＰＭＥＭ２を供給する。これにより、画素アレイ３００の第１番目の行に位置する複数の画素セル１０ａのカウンタ１１１ａの下位ビット部１１３によって取得されたカウント値が、読み出しメモリ１１ａの下位ビット部１１６に保持される。このように、画素アレイ３００の第１番目の行に位置する画素セル１０ａのカウンタ１１１ａの下位ビット部１１３によって取得されたカウント値は、当該カウンタ１１１ａの上位ビット部１１２を介して読み出しメモリ１１ａの下位ビット部１１６に格納される。

タイミングＴ１０１８からＴ１０１９までの間、駆動制御部３１１は、画素アレイ３００の複数の列の各々に対応する複数の読み出しメモリ１１ａに読み出し信号ＰＲＤを順次供給する。これにより、複数の読み出しメモリ１１ａにそれぞれ保持されたカウント値が、加算回路１２に順次出力される。加算回路１２は、こうして読み出されるカウント値を、フレームメモリ１３から読み出される画素信号に加算する。加算回路１２による加算処理によって得られる画素信号は、フレームメモリ１３に記憶される。なお、この際には、桁上がり信号の加算処理は加算回路１２によって行われない。この後、タイミングＴ１０２０までの間、タイミングＴ１０１４からＴ１０１９までの動作と同様の動作が、画素アレイ３００の第２番目の行から第Ｊ番目の行まで順次行われる。タイミングＴ１０２０において、第Ｊ番目の行に対する読み出しの処理が完了する。

この後、図１０（Ａ）に示すように、タイミングＴ１０２０からＴ１０２１において、フレームメモリ１３に記憶された各画素の画素信号が固体撮像素子１ａから出力される。こうして、１フレームの撮影動作が終了する。

図１１は、カウンタ１１１ａのカウント値とフレームメモリ１３に記憶される画素信号との遷移を示す図である。図１１は、画素アレイ３００に備えられた複数の画素セル１０ａのうちの１つの画素セル１０ａに着目したものである。図１１には、カウンタ１１１ａの上位ビット部１１２のカウント値と、カウンタ１１１ａの下位ビット部１１３のカウント値と、桁上がり信号と、フレームメモリ１３に記憶される画素信号とが示されている。

カウント期間ΔＴａｃｃが開始されるタイミングにおいて、カウンタ１１１ａとフレームメモリ１３とがリセットされる。カウンタ１１１ａは、パルス信号のカウントを開始する。この後、パルス信号Ｐｏｕｔが出力される毎に、カウンタ１１１ａのカウント値が当該画素セル１０ａにおいてインクリメントされる。

上述した最短時間ΔＴｓａｔ１よりも短い期間ΔＴ１が経過したタイミングにおいて、カウンタ１１１ａの上位ビット部１１２によって取得されたカウント値が読み出され、当該カウンタ１１１ａの上位ビット部１１２のカウント値がリセットされる。カウンタ１１１ａは、リセットされた後も、パルス信号Ｐｏｕｔのカウントを継続する。この後、当該カウンタ１１１ａの上位ビット部１１２に対して読み出し及びリセットを行っている間に得られた桁上がり信号が、桁上がりメモリ１１４から読み出される。当該カウンタ１１１ａの上位ビット部１１２から読み出されたカウント値には、当該カウンタ１１１ａの桁上がりメモリ１１４から読み出された１ビットの桁上がり信号が加算される。こうして得られたカウント値を用いて、下位（Ｎ－Ｌ）ビットを０としたＮビットのカウント値が生成される。こうして生成されたカウント値は、フレームメモリ１３に保持されたリセット値０に積算され、画素信号としてフレームメモリ１３に記憶される。

この後、上述した最短時間ΔＴｓａｔ１よりも短い期間ΔＴｒｅａｄ１が経過したタイミングにおいて、カウンタ１１１ａの上位ビット部１１２からカウント値が読み出され、当該カウンタ１１１ａの上位ビット部１１２のカウント値がリセットされる。当該カウンタ１１１ａの桁上がりメモリ１１４からは、第１回目の読み出しと同様に、桁上がり信号が読み出される。当該カウンタ１１１ａの上位ビット部１１２から読み出されたカウント値には、当該カウンタ１１１ａの桁上がりメモリ１１４から読み出された１ビットの桁上がり信号が加算される。こうして得られたカウント値を用いて、下位（Ｎ－Ｌ）ビットを０としたＮビットのカウント値が生成される。こうして生成されたカウント値は、フレームメモリ１３に保持されている画素信号に積算され、積算により得られた画素信号がフレームメモリ１３に記憶される。この後も、上記と同様の動作がΔＴｒｅａｄ１の周期で繰り返される。

カウント期間ΔＴａｃｃが経過したタイミングにおいて、カウンタ１１１ａは、パルス信号のカウントを停止する。そして、当該カウンタ１１１ａの上位ビット部１１２からカウント値が読み出される。当該カウンタ１１１ａの上位ビット部１１２から読み出されたカウント値は、フレームメモリ１３に保持されている画素信号に積算され、積算により得られた画素信号がフレームメモリ１３に記憶される。なお、この際には、桁上がり信号の読み出し処理は行われず、桁上がり信号の加算処理も行われない。この後、当該カウンタ１１１ａの下位ビット部１１３のカウント値が当該カウンタ１１１ａの上位ビット部１１２に書き込まれる。この後、当該カウンタ１１１ａの上位ビット部１１２からカウント値が読み出される。当該カウンタ１１１ａの上位ビット部１１２から読み出されるカウント値は、フレームメモリ１３に保持されている画素信号の下位（Ｎ－Ｌ）ビットのデータとして用いられる。こうして、当該カウンタ１１１ａの下位ビット部１１３によって取得されたカウント値が、フレームメモリ１３に保持されている画素信号の下位（Ｎ－Ｌ）ビットのデータとして用いられる。

なお、ここでは、カウンタ１１１ａの上位ビット部１１２のビット幅とカウンタ１１１ａの下位ビット部１１３のビット幅とが等しい場合を例に説明したが、これに限定されるものではない。カウンタ１１１ａの上位ビット部１１２のビット幅より、カウンタ１１１ａの下位ビット部１１３のビット幅が大きい場合には、下位ビット部１１３により得られたカウント値は複数回に分けて上位ビット部１１２を介して読み出される。

こうしてフレームメモリ１３に記憶される画素信号は、カウント期間ΔＴａｃｃ内に各々の画素セル１０でカウントされたパルス信号ｏｕｔの数に相当する。

このように、本実施形態によっても、カウンタ１１１ａのカウント値がカウント上限値に達するまでに要する最短時間ΔＴｓａｔ１よりも短い時間内にカウントされるカウント値が読み出され、当該カウンタ１１１ａに対してリセットが行われる。カウンタ１１１から読み出されるカウント値は、カウンタ１１１のビット幅より大きいビット幅の画像信号を保持し得るフレームメモリ１３に、順次積算されて保持される。このため、本実施形態によれば、カウンタ１１１のカウント値が露光期間中に飽和するのを防止することができ、階調の良好な画像を得ることができる。しかも、カウンタ１１１ａの上位ビット部１１２により取得されるカウント値はΔＴｒｅａｄの周期で読み出される一方、カウンタ１１１ａの下位ビット部１１３により取得されるカウント値が読み出されるのはカウント期間ΔＴａｃｃ内において１回のみである。このため、本実施形態によれば、バスライン１２２に備える配線の本数を削減することができ、配線レイアウトの容易化を実現することが可能となる。

［第３実施形態］
第３実施形態による固体撮像素子、撮像装置及び撮像方法について図１２及び図１３を用いて説明する。
本実施形態による固体撮像素子は、画素セル１０ｂのカウンタ１１１ｂのビット幅と等しい数の配線を備えたバスラインを介して、複数の画素セル１０ｂのカウンタ１１１ｂの上位ビット部１１２からそれぞれ出力されるカウント値を同時に読み出すものである。

図１２は、本実施形態による固体撮像素子１ｂを示す図である。
画素アレイ３００には、複数の画素セル１０ｂが行列状に配されている。画素セル１０ｂに備えられた計数部１１０ｂには、ビット幅がＮのカウンタ１１１ｂが備えられている。カウンタ１１１ｂは、図９を用いて上述したカウンタ１１１ａと同様に、上位ビット部１１２と、下位ビット部１１３と、桁上がりメモリ１１４とを備えている。但し、カウンタ１１１ｂには、データシフト信号ＰＤＳ（図９参照）が供給されない。

バスライン１２２ｂには、カウンタ１１１ｂのビット幅に対応するＬ本の配線が備えられている。上位ビット部１１２の最下位ビットの信号は、選択スイッチ１２３及び選択スイッチ１２１ｂを介して、バスライン１２２ｂの最下位ビットの配線に出力され得る。上位ビット部１１２の最下位ビットを除くビットの信号は、選択スイッチ１２１ｂを介して、バスライン１２２ｂの最下位ビットを除くビットの配線にそれぞれ出力され得る。バスライン１２２ｂに備えられたＬ本の配線のうち、上位ビット部１１２の最下位ビットからの信号が供給される配線には、桁上がりメモリ１１４からの信号が選択スイッチ１２３及び選択スイッチ１２１ｂを介して供給され得る。バスライン１２６には、（Ｎ－Ｌ）本の配線が備えられている。上位ビット部１１２の最下位ビットの信号は、選択スイッチ１２３及び選択スイッチ１２４を介して、バスライン１２６の最下位ビットの配線に出力され得る。上位ビット部１１２の最下位ビットを除くビットの信号は、選択スイッチ１２４を介して、バスライン１２６の最下位ビットを除くビットの配線にそれぞれ出力され得る。バスライン１２６に備えられたＬ本の配線のうち、上位ビット部１１２の最下位ビットからの信号が供給される配線には、桁上がりメモリ１１４からの信号が選択スイッチ１２３及び選択スイッチ１２４を介して供給され得る。下位ビット部１１３の各々のビットの信号は、選択スイッチ１２５を介して、バスライン１２６の配線にそれぞれ出力され得る。選択スイッチ１２１ｂには、駆動制御部３１１から画素選択信号ＰＳＥＬ１が供給される。選択スイッチ１２４には、駆動制御部３１１から画素選択信号ＰＳＥＬ３が供給される。選択スイッチ１２５には、駆動制御部３１１から画素選択信号ＰＳＥＬ４が供給される。

読み出しメモリ１１ｂのビット数は、Ｎ＋２である。読み出しメモリ１１ｂには、Ｎ／２ビットの第１のメモリ領域１２０１と、Ｎ／２ビットの第２のメモリ領域１２０２と、１ビットの第３のメモリ領域１２０３と、１ビットの第４のメモリ領域１２０４とが備えられている。第１のメモリ領域１２０１には、画素アレイ３００の第Ｐ番目の行に位置する画素セル１０ｂのカウンタ１１１ｂの上位ビット部１１２によって取得されるカウント値が、バスライン１２２ｂを介して入力される。第２のメモリ領域１２０２には、画素アレイ３００の第Ｐ＋１番目の行に位置する画素セル１０ｂのカウンタ１１１ｂの上位ビット部１１２によって取得されるカウント値が、バスライン１２６を介して入力される。第３のメモリ領域１２０３には、画素アレイ３００の第Ｐ番目の行に位置する画素セル１０ｂの桁上がりメモリ１１４から出力される桁上がり情報がバスライン１２２ｂを介して入力される。第４のメモリ領域１２０４には、画素アレイ３００の第Ｐ＋１番目の行に位置する画素セル１０ｂの桁上がりメモリ１１４から出力される桁上がり情報がバスライン１２６を介して入力される。

読み出しメモリ１１ｂの第１のメモリ領域１２０１及び第２のメモリ領域１２０２には、駆動制御部３１１からメモリ選択信号ＰＭＥＭが供給される。メモリ選択信号ＰＭＥＭがハイレベルになると、第Ｐ番目の行に位置する画素セル１０ｂのカウンタ１１１ｂからバスライン１２２ｂに供給されている信号が、読み出しメモリ１１ｂの第１のメモリ領域１２０１に書き込まれる。また、メモリ選択信号ＰＭＥＭがハイレベルになると、第Ｐ＋１番目の行に位置する画素セル１０ｂのカウンタ１１１ｂからバスライン１２６に供給されている信号が、読み出しメモリ１１ｂの第２のメモリ領域１２０２に書き込まれる。

読み出しメモリ１１ｂの第３のメモリ領域１２０３及び第４のメモリ領域１２０４には、駆動制御部３１１からメモリ選択信号ＰＭＥＭ３が供給される。メモリ選択信号ＰＭＥＭ３がハイレベルになると、第Ｐ番目の行に位置する画素セル１０ｂの桁上がりメモリ１１４からバスライン１２２ｂに供給されている桁上がり信号が、読み出しメモリ１１ｂの第３のメモリ領域１２０３に書き込まれる。また、メモリ選択信号ＰＭＥＭがハイレベルになると、第Ｐ＋１番目の行に位置する画素セル１０ｂの桁上がりメモリ１１４からバスライン１２６に供給されている桁上がり信号が、読み出しメモリ１１ｂの第４のメモリ領域１２０４に書き込まれる。読み出しメモリ１１ｂには、駆動制御部３１１から読み出し信号ＰＲＤが供給される。読み出し信号ＰＲＤがハイレベルになると、読み出しメモリ１１ｂに保持されたカウント値と桁上がり信号とが、ビットシフト回路１４に送信される。読み出しメモリ１１ｂから読み出された桁上がり信号は、カウント値とともにビットシフト回路１４を経て加算回路１２に入力され、信号値の算出に用いられる。

ビットシフト回路１４には、駆動制御部３１１からビットシフト信号ＰＢＳが供給される。ビットシフト信号ＰＢＳがハイレベルの際、ビットシフト回路１４は、以下のように動作する。即ち、ビットシフト回路１４は、読み出しメモリ１１ｂの第１のメモリ領域１２０１から出力されるカウント値に対して（Ｎ－Ｌ）ビット分のビットシフトを行い、下位（Ｎ－Ｌ）ビットに０を付すことによって、Ｎビットのカウント値を生成する。また、ビットシフト信号ＰＢＳがハイレベルの際、ビットシフト回路１４は、以下のように動作する。即ち、ビットシフト回路１４は、読み出しメモリ１１ｂの第２のメモリ領域１２０２から出力されるカウント値に対して（Ｎ－Ｌ）ビット分のビットシフトを行い、下位（Ｎ－Ｌ）ビットに０を付すことによって、Ｎビットのカウント値を生成する。また、ビットシフト回路１４は、読み出しメモリ１１ｂの第３のメモリ領域１２０３から出力されるカウント値に対してはビットシフトを行わない。また、ビットシフト回路１４は、読み出しメモリ１１ｂの第４のメモリ領域１２０４から出力されるカウント値に対してはビットシフトを行わない。ビットシフト回路１４は、ビットシフトを施したカウント値及びビットシフトを施していない桁上がり信号を、加算回路１２に出力する。なお、ここでは、桁上がり信号に対してビットシフトを行わない場合を例に説明したが、桁上がり信号に対してビットシフトを行うようにしてもよい。

ビットシフト信号ＰＢＳがローレベルの際、ビットシフト回路１４は、読み出しメモリ１１ｂの第１のメモリ領域１２０１から出力されたカウント値の下位に、読み出しメモリ１１ｂの第２のメモリ領域１２０２から出力されたカウント値を付加する。ビットシフト回路１４は、こうして生成したＮビットのカウント値を、加算回路１２に出力する。

なお、このような処理によって読み出し速度が律速されないことが好ましいため、ビットシフト回路１４及び加算回路１２を以下のように構成することが好ましい。即ち、ある読み出しメモリ１１ｂからカウント値及び桁上がり信号が読み出されている間に、他の読み出しメモリ１１ｂから読み出されたカウント値及び桁上がり信号に対する所定の演算処理が完了するように、ビットシフト回路１４及び加算回路１２を構成する。

次に、本実施形態による固体撮像素子の動作について図１３を用いて説明する。図１３は、本実施形態による固体撮像素子の動作を示すタイミングチャートである。本実施形態においても、カウント値の読み出し周期に対応する期間ΔＴｒｅａｄ１は、第２実施形態と同様にして決定される。図１３（Ａ）には、カウント期間ΔＴａｃｃ中にカウントされる光子の総数が画素毎に取得され、１フレーム分の画像信号が生成される動作が示されている。

タイミングＴ１３００における動作は、第２実施形態による固体撮像素子によって行われるタイミングＴ１０００における動作と同様である。

タイミングＴ１３０１において、駆動制御部３１１は、ビットシフト信号ＰＢＳをハイレベルにする。タイミングＴ１３０１におけるその他の動作は、第２実施形態による固体撮像素子において行われるタイミングＴ１００１における動作と同様である。

タイミングＴ１３０２からＴ１３１０において、第１回目のカウント値の読み出しが行われる。ここでは、カウンタ１１１ｂの上位ビット部１１２からカウント値が読み出され、桁上がりメモリ１１４から桁上がり信号が読み出される。この際、ある行に位置する画素セル１０ｂからの信号と、当該画素セル１０ｂが位置する行とは異なる行に位置する画素セル１０ｂからの信号とが、同じ読み出しメモリ１１ｂに入力される。

ここで、タイミングＴ１３０２からＴ１３１０までの動作を、図１３（Ｂ）を用いて説明する。

タイミングＴ１３０２において、駆動制御部３１１は、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂに供給する上位ビットイネーブル信号ＰＥＮ１をローレベルにする。これにより、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂの上位ビット部１１２のカウント動作が停止する。画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂの桁上がりメモリ１１４には、上位ビットイネーブル信号ＰＥＮ１の反転信号／ＰＥＮ１が入力される。これにより、下位ビット部１１３の最上位ビットからの桁上がりを桁上がりメモリ１１４によって検出することが可能となる。駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する画素セル１０ｂに備えられた選択スイッチ１２１ｂに供給する画素選択信号ＰＳＥＬ１をハイレベルにする。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ｂが選択され、カウンタ１１１ｂの上位ビット部１１２のカウント値がバスライン１２２ｂを介して出力される。また、駆動制御部３１１は、画素アレイ３００の第２番目の行に位置する画素セル１０ｂに備えられた選択スイッチ１２５に供給する画素選択信号ＰＳＥＬ３をハイレベルにする。これにより、画素アレイ３００の第２番目の行に位置する画素セル１０ｂが選択され、カウンタ１１１ｂの上位ビット部１１２のカウント値がバスライン１２６を介して出力される。

タイミングＴ１３０３において、駆動制御部３１１は、パルス状のメモリ選択信号ＰＭＥＭを読み出しメモリ１１ｂに供給する。これにより、第１番目の行の画素セル１０ｂのカウンタ１１１ｂの上位ビット部１１２から出力されたカウント値は、読み出しメモリ１１ｂの第１のメモリ領域１２０１に記憶される。また、第２番目の行の画素セル１０ｂのカウンタ１１１ｂの上位ビット部１１２から出力されたカウント値は、読み出しメモリ１１ｂの第２のメモリ領域１２０２に記憶される。

タイミングＴ１３０４において、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する画素セル１０ｂの上位ビット部１１２と第２番目の行に位置する画素セル１０ｂの上位ビット部１１２とにパルス状のリセット信号ＰＲＥＳ１を供給する。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ｂのカウンタ１１１ｂの上位ビット部１１２がリセットされる。即ち、カウント値の出力が完了した画素セル１０ａのカウンタ１１１ｂの上位ビット部１１２がリセットされる。

タイミングＴ１３０５において、駆動制御部３１１は、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂに供給する上位ビットイネーブル信号ＰＥＮ１をハイレベルにする。これにより、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂのカウンタ１１１ｂの上位ビット部１１２のカウント動作が停止する。即ち、リセットされたカウンタ１１１ｂの上位ビット部１１２のカウント動作が停止する。また、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂの桁上がりメモリ１１４には、上位ビットイネーブル信号ＰＥＮ１の反転信号／ＰＥＮ１が入力される。このため、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂの桁上がりメモリ１１４は、下位ビット部１１３の最上位ビットからの桁上がりの検出を停止する。また、駆動制御部３１１は、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂの選択スイッチ１２３に供給する画素選択信号ＰＳＥＬ２をハイレベルにする。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ｂの桁上がりメモリ１１４によって取得された桁上がり信号が、バスライン１２２ｂに備えられた複数の配線のうち１つの配線を介して出力される。また、画素アレイ３００の第２番目の行に位置する画素セル１０ｂの桁上がりメモリ１１４によって取得された桁上がり信号が、バスライン１２６に備えられた複数の配線のうちの１つの配線を介して出力される。

タイミングＴ１３０６において、駆動制御部３１１は、パルス状のメモリ選択信号ＰＭＥＭ３を読み出しメモリ１１ｂに供給する。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ｂの桁上がりメモリ１１４から出力された桁上がり信号は、読み出しメモリ１１ｂの第３のメモリ領域１２０３に記憶される。また、画素アレイ３００の第２番目の行に位置する画素セル１０ｂの桁上がりメモリ１１４から出力された桁上がり信号は、読み出しメモリ１１ｂの第４のメモリ領域１２０４に記憶される。

タイミングＴ１３０７において、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する画素セル１０ｂの選択スイッチ１２１ｂに供給する画素選択信号ＰＳＥＬ１をローレベルにする。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ｂのカウンタ１１１ｂに備えられた上位ビット部１１２及び桁上がりメモリ１１４がバスライン１２２ｂに接続されない状態となる。また、駆動制御部３１１は、画素アレイ３００の第２番目の行に位置する画素セル１０ｂの選択スイッチ１２４に供給する画素選択信号ＰＳＥＬ３をローレベルにする。これにより、画素アレイ３００の第２番目の行に位置する画素セル１０ｂのカウンタ１１１ｂに備えられた上位ビット部１１２及び桁上がりメモリ１１４がバスライン１２６に接続されない状態となる。また、駆動制御部３１１は、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂにパルス状のリセット信号ＰＲＥＳ３を供給する。これにより、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂの桁上がりメモリ１１４がリセットされる。即ち、桁上がり信号の出力が完了した桁上がりメモリ１１４がリセットされる。また、駆動制御部３１１は、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ｂの選択スイッチ１２３に供給される画素選択信号ＰＳＥＬ２をローレベルにする。これにより、画素アレイ３００の第１番目の行と第２番目の行とにそれぞれ位置する画素セル１０ａのカウンタ１１１ｂの上位ビット部１１２の最下位ビットの出力端子が、選択スイッチ１２３を介して選択スイッチ１２１ｂに接続された状態となる。

タイミングＴ１３０７からＴ１３０８までにおいて、駆動制御部３１１は、画素アレイ３００の複数の列の各々に対応する複数の読み出しメモリ１１ｂに読み出し信号ＰＲＤを順次供給する。これにより、複数の読み出しメモリ１１ｂにそれぞれ保持されたカウント値及び桁上がり信号が、ビットシフト回路１４に順次出力される。ビットシフト信号ＰＢＳがハイレベルとなっているため、読み出しメモリ１１の第１のメモリ領域１２０１から出力されたカウント値は、ビットシフト回路１４によって（Ｎ－Ｌ）ビット分だけ桁上げされる。ビットシフト回路１４は、桁上げを行うことにより生成されたＮビットの画素信号を加算回路１２に出力する。ビットシフト回路１４は、読み出しメモリ１１ｂの第３のメモリ領域１２０３から出力される桁上がり信号に対して桁上げを行うことなく、当該桁上がり信号を加算回路１２に出力する。ビットシフト回路１４は、読み出しメモリ１１ｂの第４のメモリ領域１２０４から出力される桁上がり信号に対して桁上げを行うことなく、当該桁上がり信号を加算回路１２に出力する。加算回路１２は、第３のメモリ領域１２０３からの桁上がり信号が例えばハイレベルの場合には、第１のメモリ領域１２０１からのカウント値に対して例えば１を加える。一方、加算回路１２は、第３のメモリ領域１２０３からの桁上がり信号がローレベルの場合には、第１のメモリ領域１２０１からのカウント値に対して例えば０を加える。また、加算回路１２は、第４のメモリ領域１２０４からの桁上がり信号が例えばハイレベルの場合には、第２のメモリ領域１２０２からのカウント値に対して例えば１を加える。一方、加算回路１２は、第４のメモリ領域１２０４からの桁上がり信号がローレベルの場合には、第２のメモリ領域１２０２からのカウント値に対して例えば０を加える。こうして、加算回路１２によって加算処理が順次行われる。加算回路１２による加算処理によって得られた各々のカウント値は、下位の（Ｎ－Ｌ）ビットのデータがすべて０であるＮビットの画素信号として、フレームメモリ１３に順次記憶される。

この後、タイミングＴ１３０２からＴ１３０８までの動作と同様の動作が、画素アレイ３００の第３番目の行から第Ｊ番目の行まで２行ずつ順次行われる。タイミングＴ１３１０において、第Ｊ番目の行に対する読み出しの処理が完了する。

本実施形態によれば、読み出しが２行ずつ行われるため、第２実施形態と比較して、読み出しに要する時間を全体としてほぼ半減することが可能である。

タイミングＴ１３０１は、画素アレイ３００に備えられた全ての画素セル１０ｂにおいてカウント動作が開始されるタイミングである。タイミングＴ１３０９は、第Ｊ－１番目の行と第Ｊ番目の行とにそれぞれ位置する画素セル１０ａのカウンタ１１１ａの上位ビット部１１２のカウント動作が停止されるタイミングである。タイミングＴ１３０１からタイミングＴ１３０９までの期間ΔＴｒｅａｄ１は、最短時間ΔＴｓａｔ１以下に設定される。このようにΔＴｒｅａｄを設定することにより、画素アレイ３００に備えられた全ての画素セル１０ｂのカウンタ１１１ｂがカウント上限値に達する前に、カウント値の読み出しを完了することができる。

上述したように、タイミングＴ１３０２においては、第１回目のカウント値の読み出しが開始される。タイミングＴ１３０２から期間ΔＴｒｅａｄ１が経過したタイミングＴ１３１１において、第２回目のカウント値の読み出しが開始される。第２回目のカウント値の読み出しにおいて行われる処理も、第１回目のカウント値の読み出しにおいて行われる処理と同様である。

上述したように、タイミングＴ１３０９は、第２回目のカウント値の読み出しにおいて第Ｊ－１番目の行と第Ｊ番目の行とにそれぞれ位置するカウンタ１１１ｂが停止されるタイミングである。タイミングＴ１３１２は、第２回目のカウント値の読み出しにおいて第Ｊ－１番目の行と第Ｊ番目の行とにそれぞれ位置するカウンタ１１１ｂが停止されるタイミングである。タイミングＴ１３０９からタイミングＴ１３１２までの期間ΔＴｒｅａｄ１も、上述した最短時間ΔＴｓａｔ１以下に設定される。こうして、第２回目のカウント値の読み出しが行われる。

上述したように、タイミングＴ１３１１においては、第２回目のカウント値の読み出しが開始される。タイミングＴ１３１１から期間ΔＴｒｅａｄ１が経過したタイミングＴ１３１３において、第３回目のカウント値の読み出しが開始される。タイミングＴ１３１３以降においても、カウントイネーブル信号ＰＥＮがローレベルに遷移するまでの間、タイミングＴ１３１１からＴ１３１３までと同様の動作が繰り返される。

カウントが開始されるタイミングＴ１３０１からカウント期間ΔＴａｃｃが経過したタイミングＴ１３１４において、駆動制御部３１１が、カウントイネーブル信号ＰＥＮをローレベルに遷移させる。これにより、光センサ部１００から出力されるパルス信号Ｐｏｕｔに対するカウントが、全ての画素セル１０ｂのカウンタ１１１ｂにおいて停止される。画素アレイ３００に備えられた複数の画素セル１０ｂの各々に備えられたカウンタ１１１ｂは、カウント値をそれぞれ保持する。また、駆動制御部３１１は、ビットシフト回路１４に供給するビットシフト信号ＰＢＳをローレベルにする。各々の画素セル１０ｂのカウンタ１１１ｂから、下位（Ｎ－Ｌ）ビットのデータを含むＮビットのカウント値の読み出しが開始される。

ここで、タイミングＴ１３１４からＴ１３２０までの動作について図１３（Ｃ）を用いて説明する。

タイミングＴ１３１４において、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する複数の画素セル１０ｂの各々に供給する画素選択信号ＰＳＥＬ１、ＰＳＥＬ４をハイレベルにする。これにより、画素アレイ３００の第１番目の行に位置する複数の画素セル１０ｂのカウンタ１１１ｂの上位ビット部１１２がバスライン１２２ｂにそれぞれ接続される。また、画素アレイ３００の第１番目の行に位置する複数の画素セル１０ｂのカウンタ１１１ｂの下位ビット部１１３がバスライン１２６にそれぞれ接続される。

タイミングＴ１３１５において、駆動制御部３１１は、読み出しメモリ１１ａにパルス状のメモリ選択信号ＰＭＥＭを供給する。これにより、画素アレイ３００の第１番目の行に位置する画素セル１０ｂの上位ビット部１１２のカウント値が、読み出しメモリ１１ｂの第１のメモリ領域１２０１に記憶される。また、画素アレイ３００の第１番目の行に位置する画素セル１０ｂの下位ビット部１１３のカウント値が、読み出しメモリ１１ｂの第２のメモリ領域１２０２に記憶される。

タイミングＴ１３１６において、駆動制御部３１１は、画素アレイ３００の第１番目の行に位置する複数の画素セル１０ｂの各々に供給する画素選択信号ＰＳＥＬ１、ＰＳＥＬ４をローレベルにする。これにより、画素アレイ３００の第１番目の行に位置する複数の画素セル１０ｂの各々の上位ビット部１１２がバスライン１２２ｂに接続されない状態になる。また、画素アレイ３００の第１番目の行に位置する複数の画素セル１０ｂの各々の下位ビット部１１３がバスライン１２６に接続されない状態となる。

タイミングＴ１３１６からＴ１３１７までの間、駆動制御部３１１は、画素アレイ３００の複数の列の各々に対応する複数の読み出しメモリ１１ｂに読み出し信号ＰＲＤを順次供給する。これにより、複数の読み出しメモリ１１ｂにそれぞれ保持されたカウント値が、ビットシフト回路１４に順次出力させる。ビットシフト信号ＰＢＳはローレベルになっている。このため、ビットシフト回路１４は、読み出しメモリ１１ｂの第１のメモリ領域１２０１から読み出したＬビットのデータの下位に、読み出しメモリ１１ｂの第２のメモリ領域１２０２から読み出した（Ｎ－Ｌ）ビットのデータを付加する。これにより、Ｎビットのカウント値が生成される。各々の画素セル１０ｂにそれぞれ対応するＮビットのカウント値は、加算回路１２に順次出力される。加算回路１２は、こうして読み出されるカウント値を、フレームメモリ１３から読み出される画素信号に加算する。加算回路１２による加算処理によって得られる画素信号は、フレームメモリ１３に記憶される。なお、この際には、桁上がり信号の加算処理は加算回路１２によって行われない。この後、タイミングＴ１３２０までの間、タイミングＴ１３１４からＴ１３１７までの動作と同様の動作が、画素アレイ３００の第２番目の行から第Ｊ番目の行まで順次行われる。タイミングＴ１３２０において、第Ｊ番目の行に対する読み出しの処理が完了する。タイミングＴ１３１４からタイミングＴ１３２０までは、１行ずつ読み出しが行われるため、２行ずつ読み出しを行う場合と比較して、読み出しに長時間を要する。しかし、カウンタ１１１ｂのカウント動作が既に停止されているため、読み出しに要する時間が上述したΔＴｓａｔ１を超えたとしても特段の問題は生じない。

この後、図１３（Ａ）に示すように、タイミングＴ１３２０からＴ１３２１において、フレームメモリ１３に記憶された各画素の画素信号が固体撮像素子１ｂから出力される。こうして、１フレームの撮影動作が終了する。

このように、本実施形態によっても、カウンタ１１１ｂのカウント値がカウント上限値に達するまでに要する最短時間ΔＴｓａｔ１よりも短い時間内にカウントされるカウント値が読み出され、当該カウンタ１１１ａに対してリセットが行われる。カウンタ１１１ｂから読み出されるカウント値は、カウンタ１１１ｂのビット幅より大きいビット幅の画像信号を保持し得るフレームメモリ１３に、順次積算されて保持される。このため、本実施形態によれば、カウンタ１１１ｂのカウント値が露光期間中に飽和するのを防止することができ、階調の良好な画像を得ることができる。しかも、カウンタ１１１ｂの上位ビット部１１２により取得されるカウント値はΔＴｒｅａｄの周期で読み出される一方、カウンタ１１１ｂの下位ビット部１１３により取得されるカウント値が読み出されるのはカウント期間ΔＴａｃｃ内において１回のみである。このため、本実施形態によれば、複数の行にそれぞれ位置する画素セル１０ｂのカウンタ１１１ｂの上位ビット部１１２からそれぞれ出力されるカウント値をバスライン１２２ｂ、１２６を介してまとめて読み出すことが可能である。このため、本実施形態によれば、読み出しに要する時間を短縮することができ、ひいては、高画素化等に寄与することができる。

以上、本発明の好ましい実施形態について説明したが、本発明はこれらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。

本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記録媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

第２実施形態では、画素セル１０ａによって取得されたカウント値を複数の配線が備えられたバスライン１２２ａを介して伝送する場合を例に説明したが、これに限定されるものではない。例えば、画素セル１０ａによって取得された複数ビットのカウント値をシリアル伝送するようにしてもよい。この場合には、画素セル１０ａによって取得されたカウント値を読み出すための配線を１本にすることも可能である。

１００…受光手段
１１０、１１０ａ、１１０ｂ…カウント手段
３００…画素アレイ
ＰＲＥＳ、ＰＲＥＳ１…リセット信号
１１、１１ａ、１１ｂ…読み出しメモリ
１３…フレームメモリ

Claims

負荷抵抗を介してバイアス電圧に接続されたアバランシェフォトダイオードと、前記アバランシェフォトダイオードと負荷抵抗との接続部が接続された波形整形回路とを備え、前記アバランシェフォトダイオードに入射する光子の受光頻度に応じた頻度で所定のパルス幅のパルスを発する光センサ部と、
前記光センサ部から発せられるパルスの数をカウントするカウンタと、
前記カウンタのカウント上限値と前記所定のパルス幅との積以下の周期で、前記カウンタからのカウント値の読み出しが行われるように制御を行い得る制御部と
を備え、
前記カウンタのビット幅はＮであり、
前記カウンタは、ビット幅がＮより小さいＬである上位ビット部と、ビット幅が（Ｎ－Ｌ）である下位ビット部とを含み、
前記カウンタによってパルスの数がカウントされる期間内において、前記下位ビット部により得られたカウント値を読み出すことなく、前記上位ビット部により得られたカウント値を読み出すとともに、前記上位ビット部に対してリセットを行う第１の読み出し処理が繰り返され、
前記カウンタによってパルスの数がカウントされる期間が終了した後において、前記カウンタによって得られたＮビットのカウント値を読み出す第２の読み出し処理が行われることを特徴とする固体撮像素子。
前記カウンタから読み出されたカウント値の積算値を保持するメモリを更に備える
ことを特徴とする請求項１に記載の固体撮像素子。
前記カウンタからのカウント値の読み出しの後、前記カウンタに対するリセットが行われることを特徴とする請求項１又は２に記載の固体撮像素子。
前記カウンタのうちの前記上位ビット部により得られたカウント値が前記第１の読み出し処理において前記上位ビット部から読み出されている際に、前記カウンタのうちの前記下位ビット部の最上位ビットからの桁上がりを検出する検出手段を更に備える
ことを特徴とする請求項１に記載の固体撮像素子。
前記上位ビット部により得られたカウント値は、Ｎより小さい数の配線を備えるバスラインを介して伝送され、
前記下位ビット部により得られたカウント値も、前記バスラインを介して伝送される
ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像素子。
前記バスラインに備えられた前記配線の数は、Ｌである
ことを特徴とする請求項５に記載の固体撮像素子。
前記光センサ部が備えられた複数の画素が行列状に配された画素アレイを備え、
前記画素アレイのうちの第１の行に位置する画素に備えられた前記カウンタの前記上位ビット部によって得られるカウント値は、第１のバスラインを介して伝送され、
前記画素アレイのうちの前記第１の行とは異なる第２の行に位置する画素に備えられた前記カウンタの前記上位ビット部によって得られるカウント値は、第２のバスラインを介して伝送される
ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像素子。
前記第１のバスラインに備えられた配線の数は、Ｌであり、
前記第２のバスラインに備えられた配線の数は、Ｌである
ことを特徴とする請求項７に記載の固体撮像素子。
前記カウンタによってパルスの数がカウントされる期間内において、前記第１の読み出し処理が繰り返され、前記カウンタによってパルスの数がカウントされる期間が終了した後において、前記第２の読み出し処理が行われる第１の動作モードと、
前記カウンタによってパルスの数がカウントされる期間内において、前記第１の読み出し処理が行われず、前記カウンタによってパルスの数がカウントされる期間が終了した後において、前記第２の読み出し処理が行われる第２の動作モードとで動作し得る
ことを特徴とする請求項１に記載の固体撮像素子。
負荷抵抗を介してバイアス電圧に接続されたアバランシェフォトダイオードと、前記アバランシェフォトダイオードと負荷抵抗との接続部が接続された波形整形回路とを備え、前記アバランシェフォトダイオードに入射する光子の受光頻度に応じた頻度で所定のパルス幅のパルスを発する光センサ部と、前記光センサ部から発せられるパルスの数をカウントするカウンタと、前記カウンタのカウント上限値と前記所定のパルス幅との積以下の周期で、前記カウンタからのカウント値の読み出しが行われるように制御を行い得る制御部とを備える固体撮像素子と、
前記固体撮像素子から出力される信号に対して所定の処理を行う処理部と
を有し、
前記カウンタのビット幅はＮであり、
前記カウンタは、ビット幅がＮより小さいＬである上位ビット部と、ビット幅が（Ｎ－Ｌ）である下位ビット部とを含み、
前記カウンタによってパルスの数がカウントされる期間内において、前記下位ビット部により得られたカウント値を読み出すことなく、前記上位ビット部により得られたカウント値を読み出すとともに、前記上位ビット部に対してリセットを行う第１の読み出し処理が繰り返され、
前記カウンタによってパルスの数がカウントされる期間が終了した後において、前記カウンタによって得られたＮビットのカウント値を読み出す第２の読み出し処理が行われることを特徴とする撮像装置。
負荷抵抗を介してバイアス電圧に接続されたアバランシェフォトダイオードと、前記アバランシェフォトダイオードと負荷抵抗との接続部が接続された波形整形回路とを備え、前記アバランシェフォトダイオードに入射する光子の受光頻度に応じた頻度で光センサ部から発せられる所定のパルス幅のパルスをカウンタによりカウントするステップと、
前記カウンタのカウント上限値と前記所定のパルス幅との積以下の周期で、前記カウンタからのカウント値の読み出しを行うステップと、
前記カウンタから読み出されたカウント値を積算するステップと
を有し、
前記カウンタのビット幅はＮであり、
前記カウンタは、ビット幅がＮより小さいＬである上位ビット部と、ビット幅が（Ｎ－Ｌ）である下位ビット部とを含み、
前記カウンタによってパルスの数がカウントされる期間内において、前記下位ビット部により得られたカウント値を読み出すことなく、前記上位ビット部により得られたカウント値を読み出すとともに、前記上位ビット部に対してリセットを行う第１の読み出し処理を繰り返すステップと、
前記カウンタによってパルスの数がカウントされる期間が終了した後において、前記カウンタによって得られたＮビットのカウント値を読み出す第２の読み出し処理を行うステップと、
を更に有することを特徴とする撮像方法。