JP7011988B2 - 発熱体を含むチップ構造体及びその動作方法 - Google Patents

発熱体を含むチップ構造体及びその動作方法 Download PDF

Info

Publication number
JP7011988B2
JP7011988B2 JP2018152407A JP2018152407A JP7011988B2 JP 7011988 B2 JP7011988 B2 JP 7011988B2 JP 2018152407 A JP2018152407 A JP 2018152407A JP 2018152407 A JP2018152407 A JP 2018152407A JP 7011988 B2 JP7011988 B2 JP 7011988B2
Authority
JP
Japan
Prior art keywords
chip structure
heating element
wiring
region
pixel array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018152407A
Other languages
English (en)
Other versions
JP2019036728A (ja
Inventor
佑 ヒョン 朴
載 春 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2019036728A publication Critical patent/JP2019036728A/ja
Application granted granted Critical
Publication of JP7011988B2 publication Critical patent/JP7011988B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/345—Arrangements for heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、チップ構造体に関し、より詳しくは、イメージセンサーのピクセルアレイ領域を加熱する発熱体を含むチップ構造体及びその動作方法に関する。
画像を撮影して電気信号に変換するイメージセンサーは、デジタルカメラ、携帯電話用カメラ、及び携帯用カムコーダーなどのような一般消費者用の電子機器だけでなく、自動車、保安装置、及びロボットなどに装着されるカメラにも用いられている。このようなイメージセンサーには小型化及び高解像度化が求められているため、イメージセンサーの小型化及び高解像度化の要求を満たすための様々な研究が行われている。
特開２０１５－１２６０４３号公報
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、小型化が可能となるように複数のチップを含むチップ構造体を提供することにある。また、発熱体を含むチップ構造体を提供することにある。
上記目的を達成するためになされた本発明の一態様によるチップ構造体は、第１下部チップ構造体と、前記第１下部チップ構造体上に配置されてピクセルアレイ領域を有する上部チップ構造体と、を備えるチップ構造体であって、前記第１下部チップ構造体は、互いに対向する第１面（ｆｉｒｓｔ ｓｉｄｅ）及び第２面（ｓｅｃｏｎｄ ｓｉｄｅ）を有する第１下部半導体基板と、前記第１下部半導体基板の前記第１面上に配置された第１部分と、前記第１下部半導体基板の前記第２面上に配置された第２部分と、を含み、前記第１下部チップ構造体の前記第１部分はゲート配線を含み、前記第１下部チップ構造体の前記第２部分は第２面配線及び発熱体（ｈｅａｔｉｎｇ ｅｌｅｍｅｎｔ）を含み、前記発熱体は、前記第２面配線と同一の平面上に配置されて前記第２面配線に比べて長い長さを有し、前記ピクセルアレイ領域内で相対的に温度が高い高温領域に対向する領域に配置される前記発熱体の配置密度に比べて、前記ピクセルアレイ領域内で相対的に温度が低い低温領域に対向する領域に配置される前記発熱体の配置密度を増加させることを特徴とする。
上記目的を達成するためになされた本発明の他の態様によるチップ構造体は、第１下部チップ構造体と、前記第１下部チップ構造体上に配置されてピクセルアレイ領域を有する上部チップ構造体と、を備えるチップ構造体であって、前記第１下部チップ構造体は、互いに対向する第１面及び第２面を有する下部半導体基板と、前記下部半導体基板の前記第１面上に配置されてゲート配線を備える第１部分と、前記下部半導体基板の前記第２面上に配置されて第２面配線及び発熱体を備える第２部分と、を含み、前記発熱体は、前記第２面配線と同一の平面上に配置されて、前記第２面配線に比べて長い長さを有し、前記第１部分は、第１配線領域及び第２配線領域を含み、前記第２配線領域は、前記第１配線領域に比べて前記ゲート配線の配置密度が高い領域であり、前記第２部分は、前記第１配線領域に対向する第１発熱領域、及び前記第２配線領域に対向する第２発熱領域を含み、前記第２発熱領域は、前記第１発熱領域に比べて前記発熱体の配置密度が低い領域であることを特徴とする。
上記目的を達成するためになされた本発明のさらに他の態様によるチップ構造体は、配線、及び前記配線と同一の平面上に配置されて前記配線に比べて長い長さを有する発熱体を有する下部チップ構造体と、前記下部チップ構造体上に配置されてピクセルアレイ領域を有する上部チップ構造体と、を備えるチップ構造体であって、前記発熱体は前記ピクセルアレイ領域の一部と重なり、前記発熱体の配置密度及び前記配線の配置密度は、前記ピクセルアレイ領域のそれぞれ異なる領域間における温度偏差を減少させるように構成されることを特徴とする。
上記目的を達成するためになされた本発明の一態様によるチップ構造体の動作方法は、温度センサー、発熱体、及びピクセルアレイ領域を含むチップ構造体を動作させる段階と、前記温度センサーを用いて前記ピクセルアレイ領域内の温度を検知し、前記ピクセルアレイ領域内の高温領域及び低温領域を設定する段階と、前記発熱体を用いて前記ピクセルアレイ領域内の前記低温領域を加熱する段階と、を有し、前記ピクセルアレイ領域内で相対的に温度が高い高温領域に対向する領域に配置される前記発熱体の配置密度に比べて、前記ピクセルアレイ領域内で相対的に温度が低い低温領域に対向する領域に配置される前記発熱体の配置密度を増加させることを特徴とする。
本発明によれば、ピクセルアレイ領域内における温度偏差を最小化することができる発熱体を含むチップ構造体を提供することができる。そして、本発明の発熱体を含むチップ構造体は、イメージセンサーを含む製品に求められる高解像度を満たすことができる。
また、本発明によれば、複数のチップで構成されて、デジタルカメラ、携帯電話用カメラ、及び携帯用カムコーダーなどのような電子製品に対する小型化の要求を満たすチップ構造体を提供することができる。
本発明の第１実施形態によるチップ構造体を概念的に示す斜視図である。 本発明の第１実施形態によるチップ構造体の一例を概念的に示す斜視図である。 本発明の第１実施形態によるチップ構造体の一例を示す縦断面図である。 本発明の第１実施形態によるチップ構造体の一例を説明するためにチップ構造体の一部の断面領域を概念的に示すブロック図である。 本発明の第１実施形態によるチップ構造体の一例を説明するための平面図である。 図５に示すチップ構造体の一部領域を拡大した平面図である。 図６に示すチップ構造体の一部領域を拡大した断面図である。 本発明の第２実施形態によるチップ構造体を概念的に示す斜視図である。 本発明の第２実施形態によるチップ構造体の一例を概念的に示す斜視図である。 本発明の第２実施形態によるチップ構造体の一例を示す縦断面図である。 本発明の第２実施形態によるチップ構造体一例を説明するためにチップ構造体の一部の断面領域を概念的に示すブロック図である。 本発明の第２実施形態によるチップ構造体の一例を説明するための平面図である。 図１２に示すチップ構造体の一部領域を拡大した平面図である。 図１２に示すチップ構造体の動作方法の一例を説明するためのフローチャートである。 本発明の第２実施形態によるチップ構造体の他の例を概念的に示す斜視図である。 図１５に示すチップ構造体の一例を示す縦断面図である。 本発明の第１実施形態によるチップ構造体の他の例を概念的に示す斜視図である。 本発明の第２実施形態によるチップ構造体のさらに他の例を概念的に示す斜視図である。 本発明の第１実施形態によるチップ構造体のさらに他の例を概念的に示す斜視図である。 図１９に示すチップ構造体の一例を示す縦断面図である。 本発明の第２実施形態によるチップ構造体のその他の例を概念的に示す斜視図である。 本発明の第３実施形態によるチップ構造体を概念的に示す斜視図である。 本発明の第４実施形態によるチップ構造体の一例を示す縦断面図である。 本発明の第５実施形態によるチップ構造体の一例を示す縦断面図である。 本発明の第６実施形態によるチップ構造体の一例を示す縦断面図である。
以下、本発明の実施形態を、図面を参照しながら詳細に説明する。しかし、本発明は様々な他の形態に変更実施されることができ、本発明の技術範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で通常の知識を有する者に本発明が完全に理解されるために提供されるものである。したがって、図面に示す要素の形状及びサイズ等はより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）される。
１つの構成要素（ｅｌｅｍｅｎｔ）が他の構成要素に「接続された（ｃｏｎｎｅｃｔｅｄ）」または「結合された（ｃｏｕｐｌｅｄ）」と称する場合、これは、他の構成要素に直接接続または結合された場合、またはその間に他の構成要素が介在した場合をともに含む。これに対し、１つの構成要素が他の構成要素に「直接接続された（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ）」または「直接結合された（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」と称する場合には、その間に他の構成要素が介在しない。構成要素（ｅｌｅｍｅｎｔ）または層（ｌａｙｅｒ）の間の関係を説明するために用いられる他の用語は、上記と同じ方式（例えば、「間（ｂｅｔｗｅｅｎ）」対「直接的な間（ｄｉｒｅｃｔｌｙ ｂｅｔｗｅｅｎ）」、「隣接する（ａｄｊａｃｅｎｔ）」対「直接的に隣接する（ｄｉｒｅｃｔｌｙ ａｄｊａｃｅｎｔ）」、「上に（ｏｎ）」対「直接的に上に（ｄｉｒｅｃｔｌｙ ｏｎ）」）で称される。
光電素子（例えば、フォトダイオード）を含むイメージセンサーは、電子素子内または電子素子上に実装される。例えば、イメージセンサーは、ロジックチップ（ｌｏｇｉｃ ｃｈｉｐ）とともに形成される２－スタックＣＭＯＳイメージセンサーパッケージ（２－ｓｔａｃｋ ＣＭＯＳ ｉｍａｇｅ ｓｅｎｓｏｒ ｐａｃｋａｇｅ）として電子素子に取り付けられる。または、イメージセンサーは、ロジックチップ及びＤＲＡＭチップとともに形成される３－スタックＣＭＯＳイメージセンサーパッケージとして電子素子に取り付けられる。ところが、イメージセンサーは、ロジックチップなどのような、隣接するチップで発生する熱からの影響を受ける。隣接するチップによって発生する熱はピクセルアレイ全体に均一に伝達されないため、ピクセルアレイのうちの一部領域は高温領域となり、その他の一部領域は低温領域となる。
入射される光に応じて光電素子で生成される電荷（ｃｈａｒｇｅ）は、温度に依存する。結果として、ピクセルアレイにおける温度差は、画像歪みをもたらす虞がある。本発明のいくつかの実施形態において、ピクセルアレイに隣接するチップ構造物は配線及び発熱体を含み、それぞれの配線及び発熱体の配置密度は、ピクセルアレイ領域における温度偏差を減少させるように構成される。ピクセルアレイの温度変化（または温度偏差）を減少させることで、画像歪み及びエラーを低減することができる。
図１を参照して本発明の一実施形態によるチップ構造体について説明する。図１は、本発明の第１実施形態によるチップ構造体を概念的に示す斜視図である。
図１を参照すると、チップ構造体１は、発熱体を含む下部チップ構造体５０と、下部チップ構造体５０上の上部チップ構造体１０と、を含む。上部チップ構造体１０は、ピクセルアレイ領域を含むイメージセンサーである。
下部チップ構造体５０の例示的な構成例について図２を参照して説明する。図２は、本発明の第１実施形態によるチップ構造体の一例を概念的に示す斜視図である。
図１及び図２を参照すると、下部チップ構造体５０は、第２下部チップ構造体３０と、第２下部チップ構造体３０上の第１下部チップ構造体２０と、を含む。第１下部チップ構造体２０は、上部チップ構造体１０と第２下部チップ構造体３０との間に介在する。
第１下部チップ構造体２０は、第１部分２０Ｆ、第２部分２０Ｂ、及び第１部分２０Ｆと第２部分２０Ｂとの間の第１下部基板部２０Ｓを含む。第１部分２０Ｆは、第２部分２０Ｂに比べて上部チップ構造体１０の近くに配置される。第１部分２０Ｆは第１面配線を含む。第２部分２０Ｂは第２面配線及び発熱体を含む。
上部チップ構造体１０及び下部チップ構造体５０を含むチップ構造体１の具体的な構成例について図３を参照して説明する。図３は、本発明の第１実施形態によるチップ構造体の一例を示す縦断面図である。
図１及び図２とともに、図３を参照すると、上部チップ構造体１０は、第１部分１０Ｆ、第２部分１０Ｂ、及び第１部分１０Ｆと第２部分１０Ｂとの間の上部基板部１０Ｓを含む。
上部基板部１０Ｓは、互いに対向する第１面１０５ｆ及び第２面１０５ｂを有する上部半導体基板１０５と、上部半導体基板１０５内の光電素子１１５と、を含む。
本明細書において、半導体基板の互いに対向する第１面及び第２面について、「第１面」は「前面（ｆｒｏｎｔ ｓｉｄｅ）」と表現され、「第２面」は「後面（ｂａｃｋ ｓｉｄｅ）」と表現される。
光電素子１１５は、シリコンフォトダイオードまたはシリコン光電変換素子である。光電素子１１５は、行方向及び列方向に配列される。本明細書において、光電素子１１５が配列される領域を「ピクセルアレイ領域ＰＸ」と定義する。したがって、ピクセルアレイ領域ＰＸは、光電素子１１５を含む領域と理解される。
第１部分１０Ｆは、上部半導体基板１０５の第１面１０５ｆ上に配置される。第１部分１０Ｆは、上部半導体基板１０５の第１面１０５ｆ上の第１側絶縁層１３０と、第１側絶縁層１３０内の第１面配線１３５と、を含む。第１面配線１３５は多層構造からなる。第１面配線１３５のうち、上部半導体基板１０５の第１面１０５ｆに近い配線は、上部ゲート配線１３５ｇである。上部半導体基板１０５の第１面１０５ｆには、浅いトレンチ素子分離領域１１０が配置される。
第２部分１０Ｂは、上部半導体基板１０５の第２面１０５ｂ上に配置される。第２部分１０Ｂは、上部半導体基板１０５の第２面１０５ｂ上の第２側下部絶縁層１５２と、第２側下部絶縁層１５２上の第２側上部絶縁層１５４と、第２側上部絶縁層１５４内のカラーフィルター１６０と、カラーフィルター１６０上のマイクロレンズ１６５と、を含む。光電素子１１５、カラーフィルター１６０、及びマイクロレンズ１６５は、互いに重なっている。
第１下部チップ構造体２０は、第１部分２０Ｆ、第２部分２０Ｂ、及び第１部分２０Ｆと第２部分２０Ｂとの間の第１下部基板部２０Ｓを含む。
第１下部基板部２０Ｓは、互いに対向する第１面２０５ｆ及び第２面２０５ｂを有する第１下部半導体基板２０５を含む。
第１部分２０Ｆは、第１下部半導体基板２０５の第１面２０５ｆ上に配置される。第１部分２０Ｆは、第１下部半導体基板２０５の第１面２０５ｆ上に配置される第１側絶縁層２３０と、第１側絶縁層２３０内の第１面配線２３５と、を含む。第１面配線２３５は多層構造からなる。第１面配線２３５のうち、第１下部半導体基板２０５の第１面２０５ｆに近い配線は下部ゲート配線２３５ｇである。第１下部半導体基板２０５の第１面２０５ｆには、浅いトレンチ素子分離領域２１０が配置される。
第２部分２０Ｂは、第１下部半導体基板２０５の第２面２０５ｂ上に配置される。第２部分２０Ｂは、第１下部半導体基板２０５の第２面２０５ｂ上に配置される第２側下部絶縁層２５２と、第２側下部絶縁層２５２上の第２面配線２６０及び発熱体４５０と、第２面配線２６０及び発熱体４５０を覆う第２側上部絶縁層２５４と、を含む。
一例として、第２面配線２６０及び発熱体４５０は同一平面上に配置される。第２面配線２６０及び発熱体４５０は、互いに同一の導電性物質（例えば、Ｔｉ、ＴｉＮ、及び／またはＣｕなど）で形成される。
第１下部チップ構造体２０は、後面パッド２７０を含む。後面パッド２７０は、第２側上部絶縁層２５４を貫通して第２面配線２６０に電気的に連結され、発熱体４５０から離隔している。
第２下部チップ構造体３０は、互いに対向する第１面３０５ｆ及び第２面３０５ｂを有する第２下部半導体基板３０５と、第２下部半導体基板３０５の第１面３０５ｆ上に配置される第１側絶縁層３３０と、第１側絶縁層３３０内の第１面配線３３５と、第１側絶縁層３３０上の前面パッド３６０と、を含む。
第２下部半導体基板３０５の第１面３０５ｆには、浅いトレンチ素子分離領域３１０が配置される。第２下部半導体基板３０５の第１面３０５ｆに隣接する第２下部半導体基板３０５内に埋め込みゲート３１５が配置される。
一例として、第２下部チップ構造体３０は、第１側絶縁層３３０内に情報記憶要素３４０を含む。例えば、情報記憶要素３４０は、ＤＲＡＭのメモリセルキャパシタであるが、本発明はこれに限定されない。情報記憶要素３４０は、抵抗の変化を用いて情報を記憶できる物質、例えば、相変化物質で形成されてもよい。
一例として、チップ構造体１は、第２下部チップ構造体３０の両隣に位置して、第１下部チップ構造体２０と向かい合うモールディング層３８０を含む。
一例として、チップ構造体１は、第１下部チップ構造体２０の後面パッド２７０と第２下部チップ構造体３０の前面パッド３６０との間に配置されて、後面パッド２７０と前面パッド３６０とを電気的に連結する導電性の連結体４３５を含む。これにより、第１下部チップ構造体２０と第２下部チップ構造体３０とが電気的に連結される。連結体４３５の側面は絶縁性物質４３０によって囲まれる。
一例として、第１下部チップ構造体２０は、第１下部半導体基板２０５を貫通する下部貫通電極４２５を含む。下部貫通電極４２５は、第１部分２０Ｆ内の第１面配線２３５と第２部分２０Ｂ内の第２面配線２６０とを電気的に連結する。第１下部チップ構造体２０は、下部貫通電極４２５と第１下部半導体基板２０５との間に介在されて、下部貫通電極４２５と第１下部半導体基板２０５とを絶縁する下部絶縁性スペーサー４２０を含む。下部貫通電極４２５のうちの一部は、発熱体４５０に電気的に連結される。
一例として、上部チップ構造体１０は、第２部分１０Ｂ及び上部半導体基板１０５を貫通して第１部分１０Ｆ内の第１面配線１３５に電気的に連結される上部貫通電極４１５を含む。上部貫通電極４１５は、ピクセルアレイ領域ＰＸと重ならない第２部分１０Ｂを貫通して露出する。上部貫通電極４１５の露出した領域は、チップ構造体１のパッド領域４１５Ｐと定義される。
上部貫通電極４１５と上部半導体基板１０５との間に、上部貫通電極４１５と上部半導体基板１０５とを電気的に絶縁させる上部絶縁性スペーサー４１０が配置される。
一例として、上部貫通電極４１５は、第１下部チップ構造体２０の第１部分２０Ｆ内に延び、第１下部チップ構造体２０の第１部分２０Ｆ内の第１面配線２３５に電気的に連結される。これにより、上部チップ構造体１０、第１下部チップ構造体２０、及び第２下部チップ構造体３０が互いに電気的に連結される。
一例として、第１下部チップ構造体２０の第１部分２０Ｆの領域において、下部ゲート配線２３５ｇの配置密度が高い第１部分２０Ｆの領域では、下部ゲート配線２３５ｇの配置密度が低い第１部分２０Ｆの領域に比べてより多くの熱が発生する。本実施形態において、下部ゲート配線２３５ｇの配置密度は、トランジスタの配置密度に対応する。したがって、下部ゲート配線２３５ｇの配置密度が高い領域は、トランジスタの配置密度が高い領域と理解される。
第１下部チップ構造体２０の第２部分２０Ｂにおいて、発熱体４５０の配置密度が高い第２部分２０Ｂの領域では、発熱体４５０の配置密度が低い第２部分２０Ｂの領域に比べてより多くの熱が発生する。
発熱体４５０がない場合、下部ゲート配線（図３の２３５ｇ）の配置密度に応じて発生する熱量が変わるため、下部ゲート配線（図３の２３５ｇ）の配置密度に応じて発生する熱量の差により、ピクセルアレイ領域ＰＸ内に高温領域と低温領域が発生する。ピクセルアレイ領域ＰＸ内の高温領域と低温領域との温度差が大きいと、ピクセルアレイ領域ＰＸを有するチップ構造体１を含む電子製品に不良が発生する虞がある。例えば、ピクセルアレイ領域ＰＸ内に入射した光をイメージ化してディスプレイに表示する際に、画像歪み（ｉｍａｇｅ ｅｒｒｏｒ）が発生する虞がある。
このような画像歪みを防止または低減するために、ピクセルアレイ領域ＰＸ内で相対的に温度が高い高温領域に対向する領域に配置される発熱体４５０の配置密度に比べて、ピクセルアレイ領域ＰＸ内で相対的に温度が低い低温領域に対向する領域に配置される発熱体４５０の配置密度を増加させる。一例として、画像歪みを防止するために、発熱体４５０を、ピクセルアレイ領域ＰＸ内で相対的に温度が高い高温領域に対向する領域には配置せず、ピクセルアレイ領域ＰＸ内で相対的に温度が低い低温領域に対向する領域に配置して、ピクセルアレイ領域ＰＸの低温領域の温度を増加させることで、ピクセルアレイ領域ＰＸ内における温度偏差を最小化する。
したがって、本発明の実施形態によれば、発熱体４５０が、ピクセルアレイ領域ＰＸ内における温度偏差を最小化するため、画像歪みを防止することができる。
このような発熱体４５０の配置例について図４を参照しながら説明する。図４は、本発明の第１実施形態によるチップ構造体の一例を説明するためにチップ構造体の一部の断面領域を概念的に示すブロック図であり、第１下部チップ構造体２０及び上部チップ構造体１０の断面の領域を示している。
図３及び図４を参照すると、第１下部チップ構造体２０の第１部分２０Ｆは、それぞれ異なる配線密度を有する複数の配線領域を含み、第１下部チップ構造体２０の第２部分２０Ｂは、それぞれ異なる発熱体密度を有する複数の発熱領域を含む。複数の配線領域の配線密度は、下部ゲート配線２３５ｇの配置密度であり、複数の発熱領域の発熱体密度は、発熱体４５０の配置密度である。
一例として、第１下部チップ構造体２０の第１部分２０Ｆの複数の配線領域は、第１配線領域、第２配線領域、及び第３配線領域を含み、第１下部チップ構造体２０の複数の発熱領域は、第１配線領域に対向する第１発熱領域、第２配線領域に対向する第２発熱領域、及び第３配線領域に対向する第３発熱領域を含む。
第２配線領域は、第１及び第３配線領域に比べて下部ゲート配線２３５ｇの配置密度が高く、第２配線領域に対向する第２発熱領域は、第１及び第３発熱領域に比べて発熱体４５０の配置密度が低い。第１配線領域は、第３配線領域に比べて下部ゲート配線２３５ｇの配置密度が低く、第１配線領域に対向する第１発熱領域は、第３発熱領域に比べて発熱体４５０の配置密度が高い。
第２配線領域は高密度の配線領域であり、第２配線領域に対向する第２発熱領域は低密度の発熱体領域であり、第１配線領域は低密度の配線領域であり、第１配線領域に対向する第１発熱領域は高密度の発熱体領域であり、第３配線領域は中間密度の配線領域であり、第３配線領域に対向する第３発熱領域は中間密度の発熱体領域である。
したがって、それぞれ異なる配線密度を有する複数の配線領域は、ピクセルアレイ領域ＰＸ内における温度偏差を増加させるが、上述のように配置されるそれぞれ異なる発熱体密度の複数の発熱領域は、ピクセルアレイ領域ＰＸ内における温度偏差を低減させる。これにより、ピクセルアレイ領域ＰＸ内における温度偏差が最小化されるため、画像歪みを防止することができる。
発熱体４５０が配置される発熱領域の一例について、図５～図７を参照しながら説明する。図５は、本発明の第１実施形態によるチップ構造体の一例を説明するための平面図であり、チップ構造体１、ピクセルアレイ領域ＰＸ、及び発熱体（図３の４５０）が形成される発熱領域を概念的に示す。図６は、図５に示すチップ構造体の一部領域を拡大した平面図であり、発熱領域の一例を示す。図７は、図６に示すチップ構造体の一部領域を拡大した断面図であり、発熱体及び第２面配線の一例を示す。
図５～図７を参照すると、発熱体（図３の４５０）が形成される発熱領域ＨＡは、ピクセルアレイ領域ＰＸの少なくとも一部と重なる。発熱領域ＨＡ内には発熱体４５０が配置される。一例として、発熱領域ＨＡ内には第２面配線２６０が配置される。
第２面配線２６０は、互いに対向する第１表面２６０ｓ＿１及び第２表面２６０ｓ＿２を有する。第１表面２６０ｓ＿１は第１配線コンタクト領域２６０ｃ＿１を有し、第２表面２６０ｓ＿２は第２配線コンタクト領域２６０ｃ＿２を有する。
発熱体４５０は、第１発熱体コンタクト領域４５０ｃ＿１及び第２発熱体コンタクト領域４５０ｃ＿２を有する第１発熱体面４５０ｓ＿１と、第１発熱体面４５０ｓ＿１に対向する第２発熱体面４５０ｓ＿２と、を含む。第１発熱体面４５０ｓ＿１は第１表面２６０ｓ＿１と共面（即ち、同一平面）を成す。
一例として、第２面配線２６０は、第１下部チップ構造体２０、第２下部チップ構造体３０、及び上部チップ構造体１０の動作に関連する再配線である。したがって、チップ構造体１の動作速度を向上させるためには、第２面配線２６０での信号送信速度を速くすべきであるため、第２面配線２６０の長さをできるだけ短く設計（ｄｅｓｉｇｎ）しなければならない。これにより、第２面配線２６０で発生する熱が最小化される。
一例として、発熱体４５０は、上述のようにピクセルアレイ領域ＰＸの低温領域に熱を提供しなければならないため、信号送信速度にかかわらずピクセルアレイ領域ＰＸの少なくとも一部を加熱できるように設計しなければならない。したがって、発熱体４５０は、第１及び第２発熱体コンタクト領域（４５０ｃ＿１、４５０ｃ＿２）を介して提供される電気エネルギーを熱エネルギーに変換させてピクセルアレイ領域ＰＸの少なくとも一部を加熱可能な熱量を発生させる長さを有するように設計する。したがって、発熱体４５０は、第２面配線２６０の長さに比べて長い長さを有する。例えば、第１発熱体コンタクト領域４５０ｃ＿１と第２発熱体コンタクト領域４５０ｃ＿２との間の発熱体４５０の長さは、第１配線コンタクト領域２６０ｃ＿１と第２配線コンタクト領域２６０ｃ＿２との間の第２面配線２６０の長さに比べて長い。
発熱体４５０の第１発熱体コンタクト領域４５０ｃ＿１に電気的に連結される第１発熱体電極４２５ｈ＿１、発熱体４５０の第２発熱体コンタクト領域４５０ｃ＿２に電気的に連結される第２発熱体電極４２５ｈ＿２、第２面配線２６０の第１配線コンタクト領域２６０ｃ＿１に電気的に連結される第１配線電極４２５ｉ＿１、及び第２面配線２６０の第２配線コンタクト領域２６０ｃ＿２に電気的に連結される第２配線電極２７０が配置される。第２配線電極２７０は、図３を参照して説明した後面パッド２７０である。
第１及び第２発熱体電極（４２５ｈ＿１、４２５ｈ＿２）及び第１配線電極４２５ｉ＿１は、図３を参照して説明した下部貫通電極４２５である。したがって、第１及び第２発熱体電極（４２５ｈ＿１、４２５ｈ＿２）及び第１配線電極４２５ｉ＿１は同一平面上に配置される。
一方、第２配線電極２７０は、第１及び第２発熱体電極（４２５ｈ＿１、４２５ｈ＿２）及び第１配線電極４２５ｉ＿１とは異なる平面上に配置される。
図７に示す絶縁性スペーサー４２０、第１下部半導体基板２０５、第２側下部絶縁層２５２、及び第２側上部絶縁層２５４は、図３を参照して説明したとおりであるため、ここで詳細な説明は省略する。
一例として、図１を参照して上述したように、チップ構造体１の下部チップ構造体５０は発熱体４５０を含むが、本発明はこれに限定されない。例えば、図８は、本発明の第２実施形態によるチップ構造体を概念的に示す斜視図であり、チップ構造体１の下部チップ構造体５０は温度センサーをさらに含む。したがって、図８に示すように、下部チップ構造体５０を含むチップ構造体１は、発熱体４５０とともに温度センサーを含む。
一例として、図２及び図３を参照して上述したように、下部チップ構造体５０の第２部分２０Ｂは第２面配線２６０及び発熱体４５０を含むが、本発明はこれに限定されない。例えば、図９は、本発明の第２実施形態によるチップ構造体の一例を概念的に示す斜視図であり、図１０は、本発明の第２実施形態によるチップ構造体の一例を示す縦断面図である。図９及び図１０を参照すると、下部チップ構造体５０の第２部分２０Ｂは温度センサー４７０をさらに含む。したがって、下部チップ構造体５０の第２部分２０Ｂは、第２面配線２６０及び発熱体４５０とともに温度センサー４７０を含む。一例として、温度センサー４７０は、発熱体４５０及び第２面配線２６０と同一平面上に配置される。また、温度センサー４７０は、発熱体４５０及び第２面配線２６０と同一の物質で形成される。
発熱体４５０及び温度センサー４７０の配置例について、図１０～図１２を参照して説明する。図１１は、本発明の第２実施形態によるチップ構造体の一例を説明するためにチップ構造体の一部の断面領域を概念的に示すブロック図であり、第１下部チップ構造体２０及び上部チップ構造体１０の断面領域を示している。図１２は、本発明の第２実施形態によるチップ構造体の一例を説明するための平面図であり、発熱体４５０及び温度センサー４７０が形成される発熱領域とともに、チップ構造体１及びピクセルアレイ領域ＰＸを概念的に示す。
図１０～図１２を参照すると、第１下部チップ構造体２０は複数の発熱領域（ＨＡ１～ＨＡ９）を含む。第１下部チップ構造体２０の複数の発熱領域（ＨＡ１～ＨＡ９）は、発熱体４５０及び温度センサー４７０を含む。複数の発熱領域（ＨＡ１～ＨＡ９）はピクセルアレイ領域ＰＸと重なる。
複数の発熱領域（ＨＡ１～ＨＡ９）のうち、発熱体４５０及び温度センサー４７０を含む何れか１つの発熱領域ＨＡの一例について、図１３を参照して説明する。図１３は、図１２に示すチップ構造体の一部領域を拡大した平面図であり、発熱領域の一例を示す。
図１０～図１２とともに、図１３を参照すると、複数の発熱領域（ＨＡ１～ＨＡ９）のうち、発熱体４５０及び温度センサー４７０を含む何れか１つの発熱領域ＨＡは、図６及び図７で説明したものと実質的に同一の断面構造及び類似の平面レイアウトを有する第２面配線２６０及び発熱体４５０を含む。
発熱領域ＨＡ内の温度センサー４７０は、温度の変化に応じて抵抗が変わる原理を用いる抵抗温度センサーである。発熱領域ＨＡは、温度センサー４７０に電気的に連結された第１～第４センサー配線ライン（４７０ｉ＿１、４７０ｉ＿２、４７０ｉ＿３、４７０ｉ＿４）を含む。第１～第４センサー配線ライン（４７０ｉ＿１、４７０ｉ＿２、４７０ｉ＿３、４７０ｉ＿４）の先端には、貫通電極（図１０の４２５）に電気的に連結されるセンサーコンタクト領域（４７０ｃ＿１、４７０ｃ＿２、４７０ｃ＿３、４７０ｃ＿４）が形成される。センサーコンタクト領域（４７０ｃ＿１、４７０ｃ＿２、４７０ｃ＿３、４７０ｃ＿４）は、図７を参照して説明したような第１及び第２発熱体コンタクト領域（図７の４５０ｃ＿１、４５０ｃ＿２）と同一の平面上に配置される。第１～第４センサー配線ライン（４７０ｉ＿１、４７０ｉ＿２、４７０ｉ＿３、４７０ｉ＿４）のうち、第１及び第４センサー配線ライン（４７０ｉ＿１、４７０ｉ＿４）は、互いに離隔して温度センサー４７０の他の部分に連結される電圧ラインであり、第２及び第３センサー配線ライン（４７０ｉ＿２、４７０ｉ＿３）は、互いに離隔して温度センサー４７０の他の部分に連結される電流ラインである。
図１０～図１３を参照して説明したように、複数の発熱領域（ＨＡ１～ＨＡ９）は発熱体４５０及び温度センサー４７０を含む。このような複数の発熱領域（ＨＡ１～ＨＡ９）を含むチップ構造体１の動作方法について、図１４を参照して説明する。図１４は、図１２に示すチップ構造体の動作方法の一例を説明するためのフローチャートであり、複数の発熱領域（ＨＡ１～ＨＡ９）を含むチップ構造体１の動作方法を示す。
図１０～図１３とともに、図１４を参照すると、上述のように、チップ構造体１は、温度センサー４７０、発熱体４５０、及びピクセルアレイ領域ＰＸを含む。先ず、チップ構造体１を動作させる（Ｓ１０）。次に、チップ構造体１の温度センサー４７０を用いてチップ構造体１のピクセルアレイ領域ＰＸ内の温度を検知する（Ｓ２０）。次に、温度センサー４７０によって検知された温度の温度偏差が設定値以内であるか否かを判別する（Ｓ３０）。一例として、第１下部チップ構造体２０の第１部分２０Ｆ内の内部回路を用いて、温度センサー４７０によって検知された温度の温度偏差が設定値以内であるか否かを判別する。温度偏差が設定値以内である場合には、チップ構造体１の発熱体４５０はターンオフ状態を維持する（Ｓ４０）。これに対し、温度偏差が設定値以内ではない場合には、ピクセルアレイ領域ＰＸ内の高温領域及び低温領域を設定する（Ｓ５０）。このようなピクセルアレイ領域ＰＸ内の高温領域及び低温領域は、複数の発熱領域（ＨＡ１～ＨＡ９）に対向するピクセルアレイ領域ＰＸに対して設定する。したがって、温度センサー４７０のうち、高温を検知した温度センサーが位置する発熱領域に対応する領域に位置するピクセルアレイ領域ＰＸを高温領域に設定し、温度センサー４７０のうち、低温を検知した温度センサーが位置する発熱領域に対応する領域に位置するピクセルアレイ領域ＰＸを低温領域に設定する。
次に、チップ構造体１の発熱体４５０を用いて、ピクセルアレイ領域ＰＸ内の低温領域を加熱する（Ｓ６０）。このように、ピクセルアレイ領域ＰＸ内の低温領域を加熱することは、発熱体４５０のうち、温度センサー４７０のうちの低温を検知した温度センサーが位置する発熱領域に位置する発熱体を用いて加熱することを含む。次に、ピクセルアレイ領域の温度を検知する段階を繰り返して行う。
これにより、温度センサー４７０及び発熱体４５０を用いてピクセルアレイ領域ＰＸの低温領域の温度を増加させることで、ピクセルアレイ領域ＰＸ内における温度偏差を最小化する。したがって、本実施形態によれば、ピクセルアレイ領域ＰＸ内における温度偏差が最小化されるため、画像歪みを防止することができる。
一例として、図９及び図１０を参照して説明したように、温度センサー４７０及び発熱体４５０は、ともに第１下部チップ構造体２０の第２部分２０Ｂ内で互いに同一平面上に配置されるが、本発明はこれに限定されない。例えば、図１５は、本発明の第２実施形態によるチップ構造体の他の例を概念的に示す斜視図であり、図１６は、図１５に示すチップ構造体の一例を示す縦断面図である。図１５に示すように、温度センサーは第１下部チップ構造体２０の第１部分２０Ｆ内に配置され、発熱体は第１下部チップ構造体２０の第２部分２０Ｂ内に配置される。図１５は、図８に対応する概念的な斜視図である。一例として、図１６に示すように、温度センサー４７０は、第１下部チップ構造体２０の第１下部半導体基板２０５の第１面２０５ｆ及び／または第１部分２０Ｆに亘って形成されたトランジスタ及び／またはダイオードを用いて温度の変化を検知可能なセンサーである。
一例として、図２及び図３を参照して説明したように、発熱体４５０は第１下部チップ構造体２０の第２部分２０Ｂに配置されるが、本発明はこれに限定されない。例えば、図１７は、本発明の第１実施形態によるチップ構造体の他の例を概念的に示す斜視図である。図１７に示すように、発熱体は、第１下部チップ構造体２０の第１部分２０Ｆに配置される。図１７は、図１に対応する概念的な斜視図である。
一例として、図９及び図１０を参照して説明したように、温度センサー４７０及び発熱体４５０がともに第１下部チップ構造体２０の第２部分２０Ｂ内に配置されるが、本発明はこれに限定されない。例えば、図１８は、本発明の第２実施形態によるチップ構造体のさらに他の例を概念的に示す斜視図である。図１８に示すように、温度センサー及び発熱体は、第１下部チップ構造体２０の第１部分２０Ｆ内に配置されてもよい。図１８は、図８に対応する概念的な斜視図である。
一例として、図２及び図３を参照して説明したように、第１下部チップ構造体２０の第１部分２０Ｆは、第１下部チップ構造体２０の第２部分２０Ｂに比べて上部チップ構造体１０に近く配置されるが、本発明はこれに限定されない。例えば、図１９は、本発明の第１実施形態によるチップ構造体のさらに他の例を概念的に示す斜視図であり、図２０は、図１９に示すチップ構造体の一例を示す縦断面図である。図１９及び図２０に示すように、第１下部チップ構造体２０の第２部分２０Ｂが、第１下部チップ構造体２０の第１部分２０Ｆに比べて上部チップ構造体１０に近く配置され、第１下部チップ構造体２０の第２部分２０Ｂ内に発熱体４５０が配置される。図１９及び図２０をさらに参照すると、上部チップ構造体１０内の上部貫通電極４１５は、第１下部チップ構造体２０の第２部分２０Ｂ内に延びて、発熱体４５０及び第２面配線２６０に電気的に連結される。
第２下部チップ構造体３０は、第１下部チップ構造体２０と同一の幅を有するように形成される。第２下部チップ構造体３０は、第２下部半導体基板３０５と、第２下部半導体基板３０５の前面である第１面３０５ｆ上に配置される第１側絶縁層（以下、前面絶縁層という）３３０と、前面絶縁層３３０内の第１面配線３３５及び情報記憶要素３４０と、を含む。第１下部チップ構造体２０の第１部分２０Ｆは、第２下部チップ構造体３０の前面絶縁層３３０に結合される。一例として、第１下部チップ構造体２０の第１部分２０Ｆの前面パッド２４０と、第２下部チップ構造体３０の前面絶縁層３３０の前面パッド３６０とが互いに接触することで電気的に連結される。
図１９及び図２０を参照して説明したように、上部チップ構造体１０に近い第１下部チップ構造体２０の第２部分２０Ｂは発熱体を含むが、本発明はこれに限定されない。例えば、図２１は、本発明の第２実施形態によるチップ構造体のその他の例を概念的に示す斜視図である。図２１に示すように、上部チップ構造体１０に近い第１下部チップ構造体２０の第２部分２０Ｂは、発熱体とともに温度センサーを含む。
図１で説明したように、発熱体は下部チップ構造体内に含まれるが、本発明はこれに限定されない。例えば、図２２は、本発明の第３実施形態によるチップ構造体を概念的に示す斜視図である。図２２に示すように、発熱体は上部チップ構造体内に含まれる。例えば、図３での上部チップ構造体１０の第１部分１０Ｆ内に発熱体が配置される。
図３を参照して説明したような第２下部チップ構造体３０は、１つの半導体チップで構成されるが、本発明はこれに限定されず、第２下部チップ構造体３０は、１つの半導体チップとともに、他のチップをさらに含んでもよい。このような例について、図２３～図２５をそれぞれ参照して説明する。図２３～図２５は、本発明の第４～第６実施形態によるチップ構造体の一例を示す縦断面図である。
先ず、図２３を参照すると、第２下部チップ構造体３０は、図３で説明したような第２下部半導体基板３０５、前面絶縁層３３０、情報記憶要素３４０、及び前面パッド３６０を含む第１半導体チップ３００ａを含む。また、第２下部チップ構造体３０は、第１半導体チップ３００ａよりも小さいサイズの周辺部品３００ｂを含む。周辺部品３００ｂは、チップ構造体１の機能（ｆｕｎｃｔｉｏｎａｌｉｔｙ）を向上させるための部品、例えば、バッファチップ、ドライバチップ、パワーマネージメントチップ（ｐｏｗｅｒ ｍａｎａｇｅｍｅｎｔ ＩＣｓ）、アナログ素子、通信素子、コントローラチップ（ｃｏｎｔｒｏｌｌｅｒ ｃｈｉｐ）、及び／または受動素子を含む。通信素子は無線通信チップである。受動素子は、キャパシタなどのような受動素子である。
周辺部品３００ｂは、周辺部品３００ｂの端子５１０と第１下部チップ構造体２０の後面パッド２７０との間に配置される導電性の連結体５３５によって第１下部チップ構造体２０に電気的に連結される。周辺部品３００ｂの側面及び下部面はモールディング層３８０によって囲まれる。周辺部品３００ｂと第１下部チップ構造体２０との間には絶縁層５３０が配置される。
次に、図２４を参照すると、第２下部チップ構造体３０は、図２３で説明したような第１半導体チップ３００ａを含む。また、第２下部チップ構造体３０は、第１半導体チップ３００ａから離隔して配置され、第１下部チップ構造体２０に電気的に連結される第２半導体チップ３００ｃを含む。第２半導体チップ３００ｃは、第３半導体基板３０５’と、第３半導体基板３０５’上の前面絶縁層３３０’と、前面絶縁層３３０’内の内部配線３３５’と、を含む。第２半導体チップ３００ｃは、メモリ素子またはロジック素子などのような半導体素子である。第２半導体チップ３００ｃの前面パッド３６０と第１下部チップ構造体２０の後面パッド２７０との間の導電性の連結体４３５によって、第２半導体チップ３００ｃが第１下部チップ構造体２０に電気的に連結される。第１及び第２半導体チップ（３００ａ、３００ｃ）の側面はモールディング層３８０によって覆われる。
次に、図２５を参照すると、第２下部チップ構造体３０は、図２３で説明したような第１半導体チップ３００ａとともに、ダミーチップ７００を含む。ダミーチップ７００と第１下部チップ構造体２０との間に絶縁層７３０が配置される。第１半導体チップ３００ａ及びダミーチップ７００の側面はモールディング層３８０によって覆われる。ダミーチップ７００はダミー半導体基板で形成される。
上述のようなチップ構造体１は、イメージセンサーチップを含む複数のチップで構成される。例えば、チップ構造体１において、上部チップ構造体１０はイメージセンサーチップであり、第１下部チップ構造体２０はプロセッサチップであり、第２下部チップ構造体３０はメモリチップである。このように、１つのチップ構造体１内に複数のチップを含めることができるため、チップ構造体１を含むデジタルカメラ、携帯電話用カメラ、及び携帯用カムコーダーなどのような一般消費者用の電子製品の小型化に有利である。
上述のようなチップ構造体１は、上部チップ構造体１０のピクセルアレイ領域ＰＸ内における温度偏差を最小化する発熱体４５０を含む。このような発熱体４５０は、イメージセンサーを含む製品で発生する画像歪み（ｉｍａｇｅ ｅｒｒｏｒ）を防止することができる。したがって、発熱体４５０を含むチップ構造体１は、デジタルカメラ、携帯電話用カメラ、及び携帯用カムコーダーなどのような一般消費者用の電子製品だけでなく、自動車、保安装置、及びロボットなどに装着されるカメラに搭載され、高解像度の要求を満たすことができる。
以上、図面を参照しながら本発明の実施形態について説明したが、本発明が属する技術分野において通常の知識を有する者は、本発明の技術範囲を逸脱しない範囲内において、必須の特徴を変更せずに他の具体的な形態で実施可能である。したがって、以上で記述した実施形態は、全ての点で例示的なものであり、本発明を限定するものではない。
１ チップ構造体
１０ 上部チップ構造体
１０Ｂ、２０Ｂ 第２部分
１０Ｆ、２０Ｆ 第１部分
１０Ｓ 上部基板部
２０ 第１下部チップ構造体
２０Ｓ 第１下部基板部
３０ 第２下部チップ構造体
５０ 下部チップ構造体
１０５ 上部半導体基板
１０５ｂ、２０５ｂ、３０５ｂ 第２面
１０５ｆ、２０５ｆ、３０５ｆ 第１面
１１０、２１０，３１０ 浅いトレンチ素子分離領域
１１５ 光電素子
１３０、２３０ 第１側絶縁層
１３５、２３５、３３５ 第１面配線
１３５ｇ 上部ゲート配線
１５２、２５２ 第２側下部絶縁層
１５４、２５４ 第２側上部絶縁層
１６０ カラーフィルター
１６５ マイクロレンズ
２０５ 第１下部半導体基板
２３５ｇ 下部ゲート配線
２４０、３６０ 前面パッド
２６０ 第２面配線
２６０ｃ＿１ 第１配線コンタクト領域
２６０ｃ＿２ 第２配線コンタクト領域
２６０ｓ＿１ 第１表面
２６０ｓ＿２ 第２表面
２７０ 後面パッド（第２配線電極）
３００ａ 第１半導体チップ
３００ｂ 周辺部品
３００ｃ 第２半導体チップ
３０５ 第２下部半導体基板
３０５’ 第３半導体基板
３１５ 埋め込みゲート
３３０、３３０’ 第１側絶縁層（前面絶縁層）
３３５’ 内部配線
３４０ 情報記憶要素
３８０ モールディング層
４１０ 上部絶縁性スペーサー
４１５ 上部貫通電極
４１５Ｐ パッド領域
４２０ （下部）絶縁性スペーサー
４２５ 下部貫通電極
４２５ｈ＿１ 第１発熱体電極
４２５ｈ＿２ 第２発熱体電極
４２５ｉ＿１ 第１配線電極
４３０ 絶縁性物質
４３５、５３５ 連結体
４５０ 発熱体
４５０ｃ＿１ 第１発熱体コンタクト領域
４５０ｃ＿２ 第２発熱体コンタクト領域
４５０ｓ＿１ 第１発熱体面
４５０ｓ＿２ 第２発熱体面
４７０ 温度センサー
４７０ｃ＿１、４７０ｃ＿２、４７０ｃ＿３、４７０ｃ＿４ センサーコンタクト領域
４７０ｉ＿１ 第１センサー配線ライン
４７０ｉ＿２ 第２センサー配線ライン
４７０ｉ＿３ 第３センサー配線ライン
４７０ｉ＿４ 第４センサー配線ライン
５１０ 端子
７００ ダミーチップ
ＨＡ、ＨＡ１～ＨＡ９ 発熱領域

Claims (24)

  1. 第１下部チップ構造体と、
    前記第１下部チップ構造体上に配置されてピクセルアレイ領域を有する上部チップ構造体と、を備えるチップ構造体であって、
    前記第１下部チップ構造体は、
    互いに対向する第１面及び第２面を有する第１下部半導体基板と、
    前記第１下部半導体基板の前記第１面上に配置された第１部分と、
    前記第１下部半導体基板の前記第２面上に配置された第２部分と、を含み、
    前記第１下部チップ構造体の前記第１部分は、ゲート配線を含み、
    前記第１下部チップ構造体の前記第２部分は、第２面配線及び発熱体（ｈｅａｔｉｎｇ ｅｌｅｍｅｎｔ）を含み、
    前記発熱体は、前記第２面配線と同一の平面上に配置されて前記第２面配線に比べて長い長さを有し、
    前記ピクセルアレイ領域内で相対的に温度が高い高温領域に対向する領域に配置される前記発熱体の配置密度に比べて、前記ピクセルアレイ領域内で相対的に温度が低い低温領域に対向する領域に配置される前記発熱体の配置密度を増加させることを特徴とするチップ構造体。
  2. 前記第１下部チップ構造体は、前記第１下部半導体基板を貫通して前記第２面配線及び前記発熱体に電気的に連結される下部貫通電極を含むことを特徴とする請求項１に記載のチップ構造体。
  3. 前記第２面配線は、第１配線コンタクト領域を有する第１表面と、第２配線コンタクト領域を有して前記第１表面に対向する第２表面と、を含み、
    前記発熱体は、第１発熱体コンタクト領域及び第２発熱体コンタクト領域を有する第１発熱体面と、前記第１発熱体面に対向する第２発熱体面と、を含むことを特徴とする請求項１に記載のチップ構造体。
  4. 前記第１発熱体コンタクト領域に電気的に連結される第１発熱体電極と、
    前記第２発熱体コンタクト領域に電気的に連結される第２発熱体電極と、
    前記第１配線コンタクト領域に電気的に連結される第１配線電極と、
    前記第２配線コンタクト領域に電気的に連結される第２配線電極と、を含むことを特徴とする請求項３に記載のチップ構造体。
  5. 前記第１発熱体電極、前記第２発熱体電極、及び前記第１配線電極は、前記第１下部半導体基板を貫通する貫通電極であることを特徴とする請求項４に記載のチップ構造体。
  6. 前記第１発熱体コンタクト領域と前記第２発熱体コンタクト領域との間の長さは、前記第１配線コンタクト領域と前記第２配線コンタクト領域との間の長よりも長いことを特徴とする請求項３に記載のチップ構造体。
  7. 前記第１表面と前記第１発熱体面とは、同一平面を成すことを特徴とする請求項３に記載のチップ構造体。
  8. 前記第１下部チップ構造体は、温度センサーをさらに含むことを特徴とする請求項１に記載のチップ構造体。
  9. 前記温度センサーは、前記第２面配線及び前記発熱体と同一平面上に配置されることを特徴とする請求項８に記載のチップ構造体。
  10. 第２下部チップ構造体をさらに含み、
    前記第１下部チップ構造体は、前記上部チップ構造体と前記第２下部チップ構造体との間に配置され、
    前記第２下部チップ構造体、前記第１下部チップ構造体、及び前記上部チップ構造体は電気的に連結され、
    前記第２面配線は前記第２下部チップ構造体に電気的に連結され、
    前記発熱体は前記第２下部チップ構造体から絶縁されることを特徴とする請求項１に記載のチップ構造体。
  11. 第１下部チップ構造体と、
    前記第１下部チップ構造体上に配置されてピクセルアレイ領域を有する上部チップ構造体と、を備えるチップ構造体であって、
    前記第１下部チップ構造体は、
    互いに対向する第１面及び第２面を有する下部半導体基板と、
    前記下部半導体基板の前記第１面上に配置されてゲート配線を備える第１部分と、
    前記下部半導体基板の前記第２面上に配置されて第２面配線及び発熱体を備える第２部分と、を含み、
    前記発熱体は、前記第２面配線と同一の平面上に配置されて、前記第２面配線に比べて長い長さを有し、
    前記第１部分は、第１配線領域及び第２配線領域を含み、
    前記第２配線領域は、前記第１配線領域に比べて前記ゲート配線の配置密度が高い領域であり、
    前記第２部分は、前記第１配線領域に対向する第１発熱領域、及び前記第２配線領域に対向する第２発熱領域を含み、
    前記第２発熱領域は、前記第１発熱領域に比べて前記発熱体の配置密度が低い領域であることを特徴とするチップ構造体。
  12. 前記下部半導体基板、前記第１部分、及び前記第２部分を含む下部チップ構造体と、
    前記下部チップ構造体上の上部チップ構造体と、をさらに備え、
    前記上部チップ構造体は、光電素子、カラーフィルター、及びマイクロレンズを含むことを特徴とする請求項１１に記載のチップ構造体。
  13. 前記第１部分は、前記第２部分に比べて前記上部チップ構造体に近く配置されることを特徴とする請求項１２に記載のチップ構造体。
  14. 前記上部チップ構造体を貫通して前記下部チップ構造体の前記第１部分内に延びる上部貫通電極をさらに含むことを特徴とする請求項１２に記載のチップ構造体。
  15. 前記第２面配線の第１表面の第１配線コンタクト領域に連結される第１配線電極と、
    前記第２面配線の第２表面の第２配線コンタクト領域に連結される第２配線電極と、
    前記発熱体の第１発熱体面の第１発熱体コンタクト領域に連結される第１発熱体電極と、
    前記発熱体の前記第１発熱体面の第２発熱体コンタクト領域に連結される第２発熱体電極と、をさらに含み、
    前記第２表面は、前記第１表面に対向し、
    前記第１表面は、前記第１発熱体面と同一平面を成し、
    前記第１配線電極、前記第１発熱体電極、及び前記第２発熱体電極は、前記下部半導体基板を貫通することを特徴とする請求項１１に記載のチップ構造体。
  16. 配線、及び前記配線と同一の平面上に配置されて前記配線に比べて長い長さを有する発熱体を有する下部チップ構造体と、
    前記下部チップ構造体上に配置されてピクセルアレイ領域を有する上部チップ構造体と、を備えるチップ構造体であって、
    前記発熱体は、前記ピクセルアレイ領域の一部と重なり、
    前記発熱体の配置密度及び前記配線の配置密度は、前記ピクセルアレイ領域のそれぞれ異なる領域間における温度偏差を減少させるように構成されることを特徴とするチップ構造体。
  17. 前記発熱体は、前記ピクセルアレイ領域の一部を加熱する熱量を有する長さに形成されることを特徴とする請求項１６に記載のチップ構造体。
  18. 前記配線の第１配線コンタクト領域に連結される第１配線電極と、
    前記配線の第２配線コンタクト領域に連結される第２配線電極と、
    前記発熱体の第１発熱体コンタクト領域に連結される第１発熱体電極と、
    前記発熱体の第２発熱体コンタクト領域に連結される第２発熱体電極と、をさらに含み、
    前記第２配線電極は、第２表面上に配置され、
    前記第１配線電極は、前記第２表面と異なる第１表面上に配置され、前記第１配線電極、前記第１発熱体電極、及び前記第２発熱体電極は、前記第１表面上に配置されることを特徴とする請求項１６に記載のチップ構造体。
  19. 前記下部チップ構造体は、温度センサーをさらに含むことを特徴とする請求項１６に記載のチップ構造体。
  20. 温度センサー、発熱体、及びピクセルアレイ領域を含むチップ構造体を動作させる段階と、
    前記温度センサーを用いて前記ピクセルアレイ領域内の温度を検知し、前記ピクセルアレイ領域内の高温領域及び低温領域を設定する段階と、
    前記発熱体を用いて前記ピクセルアレイ領域内の前記低温領域を加熱する段階と、を有し、
    前記ピクセルアレイ領域内で相対的に温度が高い高温領域に対向する領域に配置される前記発熱体の配置密度に比べて、前記ピクセルアレイ領域内で相対的に温度が低い低温領域に対向する領域に配置される前記発熱体の配置密度を増加させることを特徴とするチップ構造体の動作方法。
  21. 前記チップ構造体は、下部チップ構造体と、前記下部チップ構造体上の上部チップ構造体と、を備え、
    前記下部チップ構造体は、前記温度センサー及び前記発熱体を含み、
    前記上部チップ構造体は、前記ピクセルアレイ領域を含むことを特徴とする請求項２０に記載のチップ構造体の動作方法。
  22. 前記下部チップ構造体は、
    互いに対向する第１面及び第２面を有する下部半導体基板と、
    前記下部半導体基板の前記第１面上に配置された第１部分と、
    前記下部半導体基板の前記第２面上に配置された第２部分と、を含み、
    前記第１部分は、ゲート配線を含み、
    前記第２部分は、前記発熱体を含むことを特徴とする請求項２１に記載のチップ構造体の動作方法。
  23. 前記第２部分は、前記温度センサーを含むことを特徴とする請求項２２に記載のチップ構造体の動作方法。
  24. 前記第１部分は、前記第２部分に比べて前記上部チップ構造体に近く配置されることを特徴とする請求項２２に記載のチップ構造体の動作方法。
JP2018152407A 2017-08-16 2018-08-13 発熱体を含むチップ構造体及びその動作方法 Active JP7011988B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170103828A KR102380823B1 (ko) 2017-08-16 2017-08-16 발열체를 포함하는 칩 구조체
KR10-2017-0103828 2017-08-16

Publications (2)

Publication Number Publication Date
JP2019036728A JP2019036728A (ja) 2019-03-07
JP7011988B2 true JP7011988B2 (ja) 2022-01-27

Family

ID=65234881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018152407A Active JP7011988B2 (ja) 2017-08-16 2018-08-13 発熱体を含むチップ構造体及びその動作方法

Country Status (6)

Country Link
US (2) US10553513B2 (ja)
JP (1) JP7011988B2 (ja)
KR (1) KR102380823B1 (ja)
CN (1) CN109411489B (ja)
DE (1) DE102018119609B4 (ja)
SG (1) SG10201804909VA (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535643B2 (en) * 2017-08-04 2020-01-14 Samsung Electronics Co., Ltd. Connection system of semiconductor packages using a printed circuit board
TWI788430B (zh) * 2017-10-30 2023-01-01 日商索尼半導體解決方案公司 背面照射型之固體攝像裝置、背面照射型之固體攝像裝置之製造方法、攝像裝置及電子機器
JP2019165312A (ja) * 2018-03-19 2019-09-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置および電子機器
US20230139176A1 (en) * 2020-03-31 2023-05-04 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101057A (ja) 1998-09-18 2000-04-07 Canon Inc センサーパネル装置
JP2008236158A (ja) 2007-03-19 2008-10-02 Olympus Imaging Corp 撮像モジュール
US20120051392A1 (en) 2010-08-31 2012-03-01 Globalfoundries Inc. Applying Thermal Mechanical Characteristics of Complex Semiconductor Devices by Integrated Heating Systems
US20120275128A1 (en) 2011-03-16 2012-11-01 Fujitsu Limited Electronic component and electronic component assembly apparatus
JP2013182923A (ja) 2012-02-29 2013-09-12 Canon Inc 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2013232599A (ja) 2012-05-01 2013-11-14 Nikon Corp 撮像素子および撮像装置
JP2015012211A (ja) 2013-07-01 2015-01-19 株式会社ニコン 撮像ユニット及び撮像装置
JP2015216226A (ja) 2014-05-09 2015-12-03 キヤノン株式会社 収納部材、電子部品、撮像装置及び結露を除去する方法
JP2017517893A (ja) 2014-05-28 2017-06-29 アーエムエス アクチエンゲゼルシャフトａｍｓ ＡＧ 一体化ピクセル加熱機構を有する半導体画像センサおよび半導体画像センサを作動させる方法
JP2018152407A (ja) 2017-03-10 2018-09-27 ルネサスエレクトロニクス株式会社 電子装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63311758A (ja) * 1987-06-15 1988-12-20 Fuji Xerox Co Ltd 画像読取センサ
JPH05206423A (ja) 1992-01-27 1993-08-13 Sony Corp 固体撮像装置
KR100781494B1 (ko) 2001-12-29 2007-11-30 매그나칩 반도체 유한회사 이미지센서칩
US7480006B1 (en) 2004-04-13 2009-01-20 Pixim, Inc. Optical package for image sensor with integrated heater
JP2007081094A (ja) * 2005-09-14 2007-03-29 Seiko Epson Corp 発光装置及び電子機器
JP4160083B2 (ja) 2006-04-11 2008-10-01 シャープ株式会社 光学装置用モジュール及び光学装置用モジュールの製造方法
US7361989B1 (en) 2006-09-26 2008-04-22 International Business Machines Corporation Stacked imager package
US20080173792A1 (en) 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
TWI332790B (en) * 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
CN102024782B (zh) 2010-10-12 2012-07-25 北京大学 三维垂直互联结构及其制作方法
US20120194719A1 (en) * 2011-02-01 2012-08-02 Scott Churchwell Image sensor units with stacked image sensors and image processors
CN102859680A (zh) 2011-02-21 2013-01-02 松下电器产业株式会社 集成电路
JP5794002B2 (ja) 2011-07-07 2015-10-14 ソニー株式会社 固体撮像装置、電子機器
JP2013070249A (ja) 2011-09-22 2013-04-18 Kyocera Corp イメージセンサ
KR101439191B1 (ko) 2013-06-10 2014-09-12 한국과학기술원 인터포저 및 이의 제조 방법, 3차원 집적 회로 및 3차원 집적 회로 칩 패키지
JP6314477B2 (ja) 2013-12-26 2018-04-25 ソニー株式会社 電子デバイス
JP6424610B2 (ja) 2014-04-23 2018-11-21 ソニー株式会社 半導体装置、および製造方法
KR102472566B1 (ko) * 2015-12-01 2022-12-01 삼성전자주식회사 반도체 패키지
KR102473664B1 (ko) 2016-01-19 2022-12-02 삼성전자주식회사 Tsv 구조체를 가진 다중 적층 소자

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000101057A (ja) 1998-09-18 2000-04-07 Canon Inc センサーパネル装置
JP2008236158A (ja) 2007-03-19 2008-10-02 Olympus Imaging Corp 撮像モジュール
US20120051392A1 (en) 2010-08-31 2012-03-01 Globalfoundries Inc. Applying Thermal Mechanical Characteristics of Complex Semiconductor Devices by Integrated Heating Systems
US20120275128A1 (en) 2011-03-16 2012-11-01 Fujitsu Limited Electronic component and electronic component assembly apparatus
JP2013182923A (ja) 2012-02-29 2013-09-12 Canon Inc 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP2013232599A (ja) 2012-05-01 2013-11-14 Nikon Corp 撮像素子および撮像装置
JP2015012211A (ja) 2013-07-01 2015-01-19 株式会社ニコン 撮像ユニット及び撮像装置
JP2015216226A (ja) 2014-05-09 2015-12-03 キヤノン株式会社 収納部材、電子部品、撮像装置及び結露を除去する方法
JP2017517893A (ja) 2014-05-28 2017-06-29 アーエムエス アクチエンゲゼルシャフトａｍｓ ＡＧ 一体化ピクセル加熱機構を有する半導体画像センサおよび半導体画像センサを作動させる方法
JP2018152407A (ja) 2017-03-10 2018-09-27 ルネサスエレクトロニクス株式会社 電子装置

Also Published As

Publication number Publication date
KR20190019256A (ko) 2019-02-27
US20190057918A1 (en) 2019-02-21
KR102380823B1 (ko) 2022-04-01
SG10201804909VA (en) 2019-03-28
US11004760B2 (en) 2021-05-11
CN109411489B (zh) 2023-10-10
JP2019036728A (ja) 2019-03-07
US10553513B2 (en) 2020-02-04
CN109411489A (zh) 2019-03-01
US20200161201A1 (en) 2020-05-21
DE102018119609B4 (de) 2023-09-14
DE102018119609A1 (de) 2019-02-21

Similar Documents

Publication Publication Date Title
JP7011988B2 (ja) 発熱体を含むチップ構造体及びその動作方法
JP6779825B2 (ja) 半導体装置および機器
US9508770B2 (en) Solid-state imaging device and electronic apparatus
KR101396671B1 (ko) 고체 촬상 장치
JP4852675B2 (ja) イメージセンサデバイス用の電子アセンブリおよびその製造方法
WO2015016140A1 (ja) 撮像素子、電子機器、および撮像素子の製造方法
EP3410485B1 (en) Backside illuminated image sensor
JP6016434B2 (ja) 固体撮像装置、その製造方法、及びカメラ
CN103681703A (zh) 3d堆叠背照式图像传感器及其制造方法
US9634046B2 (en) Semiconductor packages including electrical insulation features
JP5656611B2 (ja) 半導体装置及び固体撮像装置
CN100544011C (zh) 图像传感装置及其制造方法
CN111276500B (zh) 半导体装置
US20140159185A1 (en) Image sensor package
US8508014B2 (en) Solid-state image sensor and imaging device having connection portions in circumference region
JP2011198862A (ja) 固体撮像装置
US20190013347A1 (en) Semiconductor device and method of manufacturing semiconductor device
KR20170071713A (ko) 반도체 장치 및 그 제조 방법
US9406860B2 (en) Wafer level package structure for temperature sensing elements
CN105074925B (zh) 半导体光检测装置
JP2007194441A (ja) イメージセンサ用半導体装置およびその製造方法
US12035060B2 (en) Stacked image sensor
US8956909B2 (en) Method of fabricating an electronic device comprising photodiode
WO2023105993A1 (ja) 固体撮像装置及び電子機器
US8835992B2 (en) Electronic device comprising electrical contact pads

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220117

R150 Certificate of patent or registration of utility model

Ref document number: 7011988

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150