JP7009075B2 - Semiconductor devices and methods for manufacturing semiconductor devices - Google Patents
Semiconductor devices and methods for manufacturing semiconductor devices Download PDFInfo
- Publication number
- JP7009075B2 JP7009075B2 JP2017082948A JP2017082948A JP7009075B2 JP 7009075 B2 JP7009075 B2 JP 7009075B2 JP 2017082948 A JP2017082948 A JP 2017082948A JP 2017082948 A JP2017082948 A JP 2017082948A JP 7009075 B2 JP7009075 B2 JP 7009075B2
- Authority
- JP
- Japan
- Prior art keywords
- electroless
- plating
- plating film
- film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置、及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
半導体パッケージング技術の小型化、高集積化に伴ない、ＬＳＩやＩＣなどのチップの接合方法としてワイヤボンディング法からフリップチップ法への移行が広がっており、フリップチップ法においては金属パッドと半田の接合を目的としたＵＢＭ（Under Bump Metallurgy アンダー・バンプ・メタラジー）の形成が必須とされている。 With the miniaturization and high integration of semiconductor packaging technology, the shift from the wire bonding method to the flip chip method as a method for joining chips such as LSIs and ICs is spreading. In the flip chip method, metal pads and solder are used. The formation of UBM (Under Bump Metallurgy) for the purpose of joining is indispensable.
ＵＢＭの形成方法としては、低コストが期待される無電解めっき法により形成することが増えてきている。無電解めっきによりＵＢＭを形成する方法としては、半導体ウェハ上の被めっき部分（パッドや配線）をまず清浄化するために、脱脂処理やソフトエッチング処理を行う。次に触媒付与工程を行う。アルミニウム系金属表面にはジンケート処理、銅系金属表面には、パラジウム処理が触媒付与工程となる。その後、無電解ニッケル（Ｎｉ）めっきと置換型無電解金（Ａｕ）めっきによりＮｉ／Ａｕ皮膜のＵＢＭを形成する方法が一般的である。めっきしたウェハが高温または高湿下に晒される場合には、ＮｉがＡｕ皮膜中に拡散し、表面に析出してＮｉ酸化物が形成されるため、半田濡れ性やワイヤボンディング性に悪影響を及ぼす。この場合には、Ｎｉ拡散のバリア層である無電解パラジウム（Ｐｄ）めっきを無電解ニッケルめっきと置換型無電解金めっきの間に行い、Ｎｉ／Ｐｄ／Ａｕ皮膜とすることが一般的である。尚、本発明において、「／」の記号は、各めっき処理工程によって形成された複数のめっき膜の構造を意味し、基板側からのめっきの順番によって各めっき膜の表記順位となる。 As a method for forming UBM, it is increasing to be formed by an electroless plating method, which is expected to be low cost. As a method of forming UBM by electroless plating, degreasing treatment or soft etching treatment is performed in order to first clean the plated portion (pad or wiring) on the semiconductor wafer. Next, a catalyst applying step is performed. Ginsating treatment is performed on the surface of the aluminum-based metal, and palladium treatment is performed on the surface of the copper-based metal. After that, a method of forming a UBM of a Ni / Au film by electroless nickel (Ni) plating and substitutional electroless gold (Au) plating is common. When the plated wafer is exposed to high temperature or high humidity, Ni diffuses into the Au film and precipitates on the surface to form Ni oxide, which adversely affects the solder wettability and wire bonding property. .. In this case, it is common to perform electroless palladium (Pd) plating, which is a barrier layer for Ni diffusion, between electroless nickel plating and replacement type electroless gold plating to form a Ni / Pd / Au film. .. In the present invention, the symbol "/" means the structure of a plurality of plating films formed by each plating treatment step, and the order of notation of each plating film is determined by the order of plating from the substrate side.
ＵＢＭ形成手法の１つである無電解めっき法が、コスト・短処理時間の観点から注目されている。しかしながら電気めっき法では問題にならない量の被めっき面の汚染・前工程残渣でも、無電解めっきではめっき不良やめっき皮膜の表面粗れが発生する。このめっき不良やめっき皮膜の表面粗れは、半田ボール、ワイヤーなどとの濡れ性が悪くなる原因の１つである。 The electroless plating method, which is one of the UBM forming methods, is attracting attention from the viewpoint of cost and short processing time. However, even if the amount of contamination of the surface to be plated and the residue in the previous process is not a problem in the electroplating method, poor plating and surface roughness of the plating film occur in electroless plating. This plating defect and the surface roughness of the plating film are one of the causes of poor wettability with solder balls, wires and the like.
電極表面の汚染・前工程残渣を除去する工程において、電極表面を清浄化する方法としては、プラズマクリーニング法が用いられている。
例えば、特許文献１には、めっきを行う前に電極部の表面を清浄化するプラズマクリーニング法として、アルゴンのみを用いたクリーニングでは不十分であるとし、アルゴン＋フォーミングガス（例えば、窒素＋２％水素）等の水素を含む不活性なガスを用いてプラズマクリーニングする方法が開示されている。
特許文献２及び特許文献３には、電極の表面を、アルゴン及び酸素ガスによってプラズマクリーニングすることが開示されている。
しかし、上記特許文献１～３においては、プラズマクリーニングする際の具体的な電力、時間等の条件については開示されていない。
また、特許文献４には、電極をプラズマクリーニングする条件として、酸素ガス（１００ｃｃ／ｍｉｎ）、８００Ｗ、２～５分、真空度１０Ｐａで行うことが開示されている。
また、特許文献５においては、アルゴンを用いたプラズマクリーニング処理、脱脂処理、酸洗い処理、ジンケート処理、無電解ニッケルめっき処理および無電解金めっき処理が順次実行されるだけでは、アルミニウム系電極膜とニッケル膜との界面において、空隙が形成されることがあり、空隙が形成されると、半導体装置の電気的な信頼性が低下し、素子の動作に支障をきたすとして、アルミニウム系電極膜の表面を人工的に酸化することで酸化膜を形成し、形成した酸化膜の表面にニッケル膜を形成している。プラズマクリーニングは、酸化膜を形成する前または後に、アルゴンを用いて、１００ｃｃ／ｍｉｎ、８００Ｗ、２分、真空度１０Ｐａで行っている。
A plasma cleaning method is used as a method for cleaning the electrode surface in the step of removing the contamination / pre-process residue on the electrode surface.
For example,
However,
Further, Patent Document 4 discloses that the electrode is plasma-cleaned with oxygen gas (100 cc / min), 800 W, 2 to 5 minutes, and a vacuum degree of 10 Pa.
Further, in Patent Document 5, if the plasma cleaning treatment using argon, the degreasing treatment, the pickling treatment, the zincate treatment, the electroless nickel plating treatment and the electroless gold plating treatment are sequentially executed, the aluminum electrode film is formed. Voids may be formed at the interface with the nickel film, and if voids are formed, the electrical reliability of the semiconductor device will decrease and the operation of the device will be hindered. An oxide film is formed by artificially oxidizing the oxide film, and a nickel film is formed on the surface of the formed oxide film. Plasma cleaning is performed with argon at 100 cc / min, 800 W, 2 minutes, and a vacuum degree of 10 Pa before or after forming the oxide film.
電極表面上の汚染・前工程残渣に除去しにくいものがあったり、量が多いと、除去工程で十分に除去することができず、その後の無電解めっき工程において、めっき抜け・表面粗れ等のめっき形成不良が発生すると言う問題があった。
本発明は、無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜からなるＵＢＭを有する半導体装置における、無電解めっき工程におけるめっき抜け・表面粗れを改善した半導体装置を提供することを目的とする。
Contamination on the electrode surface ・ If there is a residue in the previous process that is difficult to remove, or if the amount is large, it cannot be sufficiently removed in the removal process, and in the subsequent electroless plating process, plating omission, surface roughness, etc. There was a problem that poor plating formation occurred.
The present invention is an electroless plating process in an electroless plating process in an electroless Ni plating film / electroless Au plating film or an electroless Ni plating film / electroless Pd plating film / electroless Au plating film. -It is an object of the present invention to provide a semiconductor device having improved surface roughness.
上記課題は、次の（１）の発明によって解決される。
（１） 半導体基板上に形成された電極膜と、
前記電極膜上に形成された無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜からなるＵＢＭと、
を有する半導体装置であって、
前記無電解Ａｕめっき皮膜表面の表面粗さＲａが０．０５０μｍ以下であり、前記無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜による電極膜の被覆率が９９％以上であり、
前記電極膜は、アルミニウム系、銅系、または金系である、
半導体装置。
The above problem is solved by the invention of the following (1).
(1) An electrode film formed on a semiconductor substrate and
An electroless Ni plating film / electroless Au plating film or an electroless Ni plating film / electroless Pd plating film / electroless Au plating film formed on the electrode film,
It is a semiconductor device having
The surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, and the electroless Ni plating film / electroless Au plating film or the electroless Ni plating film / electroless Pd plating film / electroless Au plating The coverage of the electrode film by the film is 99% or more ,
The electrode film is aluminum-based, copper-based, or gold-based.
Semiconductor device.
本発明により、無電解めっき工程におけるめっき抜け・表面粗れを改善した半導体装置を提供することができる。 INDUSTRIAL APPLICABILITY According to the present invention, it is possible to provide a semiconductor device having improved plating omission and surface roughness in an electroless plating process.
以下、上記本発明（１）について詳しく説明するが、その実施の形態には次の（２）～（５）も含まれるので、これらについても併せて説明する。
（２） 前記無電解Ａｕめっき皮膜が、下記式から求めた半田ボールの濡れ広がり量が１．９０以上である前記（１）に記載の半導体装置。
濡れ広がり量＝加熱後半田径÷半田ボール初期径
加熱条件：２４５℃、６０秒
（３） 半導体基板に形成された電極膜の表面をプラズマクリーニングする工程と、無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜を形成する工程とを有する半導体装置の製造方法であって、
前記プラズマクリーニングする工程は、クリーニングガスとしてアルゴンを用い、電力４００Ｗ以上、かつ処理時間６００秒以上、で行う半導体装置の製造方法。
（４） 前記プラズマクリーニングする工程におけるガス圧力が１Ｐａ～３０Ｐａである前記（３）に記載の半導体装置の製造方法。
（５） 前記電極膜が、アルミニウム系、銅系、または金系である前記（３）または（４）に記載の半導体装置の製造方法。
Hereinafter, the present invention (1) will be described in detail, but the following embodiments (2) to (5) are also included in the embodiments thereof, and these will also be described.
(2) The semiconductor device according to (1) above, wherein the electroless Au plating film has a wetting and spreading amount of solder balls obtained from the following formula of 1.90 or more.
Wet spread amount = Solder diameter after heating ÷ Initial diameter of solder ball Heating conditions: 245 ° C, 60 seconds (3) Electroless Ni plating film / electroless Au plating in the process of plasma cleaning the surface of the electrode film formed on the semiconductor substrate. A method for manufacturing a semiconductor device including a step of forming an electroless Ni plating film, an electroless Pd plating film, or an electroless Au plating film.
The plasma cleaning step is a method for manufacturing a semiconductor device, which uses argon as a cleaning gas, has a power of 400 W or more, and has a processing time of 600 seconds or more.
(4) The method for manufacturing a semiconductor device according to (3) above, wherein the gas pressure in the plasma cleaning step is 1 Pa to 30 Pa.
(5) The method for manufacturing a semiconductor device according to (3) or (4) above, wherein the electrode film is aluminum-based, copper-based, or gold-based.
本発明の半導体装置は、
半導体基板上に形成された電極膜と、
前記電極膜上に形成された無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜からなるＵＢＭと、
を有する半導体装置であって、
前記無電解Ａｕめっき皮膜表面の表面粗さＲａが０．０５０μｍ以下であり、前記無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜による電極膜の被覆率が９９％以上である。
The semiconductor device of the present invention is
The electrode film formed on the semiconductor substrate and
An electroless Ni plating film / electroless Au plating film or an electroless Ni plating film / electroless Pd plating film / electroless Au plating film formed on the electrode film,
It is a semiconductor device having
The surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, and the electroless Ni plating film / electroless Au plating film or the electroless Ni plating film / electroless Pd plating film / electroless Au plating The coverage of the electrode film by the film is 99% or more.
前記無電解Ａｕめっき皮膜表面の表面粗さＲａが０．０５０μｍ以下であることにより、めっき抜け・表面粗れ等のめっき形成不良がなく、光沢を有するＡｕめっき皮膜が形成されていることがわかる。また、前記無電解Ａｕめっき皮膜表面の表面粗さＲａが０．０５０μｍ以下であることにより、半田濡れ性が良好となる。 When the surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, it can be seen that a glossy Au plating film is formed without plating defects such as plating omission and surface roughness. .. Further, when the surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, the solder wettability is improved.
前記表面粗さＲａは、「算術平均粗さ」と呼ばれる高さ方向のパラメータであり、粗さ計で測定した粗さ曲線の一部を基準長さで抜き出し、その区間の凹凸状態を平均値で表したものであり、ＪＩＳＢ０６０１－２００１に準拠して測定した。
具体的には、レーザー顕微鏡（キーエンス社ＶＫ－９７００）等を用いて測定することができる。
The surface roughness Ra is a parameter in the height direction called "arithmetic mean roughness", and a part of the roughness curve measured by the roughness meter is extracted with a reference length, and the uneven state of the section is averaged. It is represented by the above, and was measured according to JISB0601-2001.
Specifically, it can be measured using a laser microscope (Keyence VK-9700) or the like.
また、本発明の半導体装置は、前記無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜による電極膜の被覆率が９９％以上であり、１００％であることが好ましい。前記被覆率が９９％以上であると、めっき抜けがほとんどなく、製品として用いることができる。
前記被覆率は、高さプロファイルのピーク面積から求めた。
前記高さプロファイルは、Ａｕめっき表面の光学顕微鏡像より、各ピクセルの高さ方向の数値のデータを求め、めっき面の高さのピークトップを相対高さ「０」とし、その相対高さを横軸に、頻度を縦軸にとった。
めっき抜けが無い場合は、ピークが１つであるが、めっき抜けがある場合、ピーク数が２つ以上となる。ピークが１つの場合は、被覆率は１００％であり、ピークが２つ以上ある場合は、ピークの面積の合計を１００とし、めっき抜けが無い部分のピークの面積の割合を被覆率として求めた。
Further, in the semiconductor device of the present invention, the coverage of the electrode film by the electroless Ni plating film / electroless Au plating film or the electroless Ni plating film / electroless Pd plating film / electroless Au plating film is 99% or more. It is preferably 100%. When the coverage is 99% or more, there is almost no plating loss and the product can be used as a product.
The coverage was determined from the peak area of the height profile.
In the height profile, numerical data in the height direction of each pixel is obtained from an optical microscope image of the Au plating surface, the peak top of the height of the plating surface is set as the relative height "0", and the relative height is defined as the relative height. The horizontal axis is the frequency and the vertical axis is the frequency.
If there is no plating omission, there is one peak, but if there is plating omission, the number of peaks is two or more. When there is one peak, the coverage is 100%, and when there are two or more peaks, the total area of the peaks is 100, and the ratio of the peak area of the portion where there is no plating omission is obtained as the coverage. ..
前記無電解Ａｕめっき皮膜は、下記式から求めた半田ボールの濡れ広がり量が１．９０以上であることが好ましい。
濡れ広がり量＝加熱後半田径÷半田ボール初期径
加熱条件：２４５℃、６０秒
濡れ広がり量の測定は、
・半田ボール：ＳｎＡｇ（３％）Ｃｕ（０．５％）千住金属製 （０．２ｍｍφ）
・フラックス：ＴＳＦ－６５０２ ロジン系フラックス、ケスター社製
を用い、以下の手順により行った。
評価手順
・対象パッドにフラックスを塗る。
・半田ボールをフラックス上に置く。
・ホットプレートで２４５℃、６０ｓｅｃ加熱する。
・半田濡れ広がりを確認する。
・濡れ広がり量を上記式から求める。
半田ボール初期径は、用いた半田ボールの径であり、加熱後の半田径は、光学顕微鏡観察により、測定することができる。加熱により広がった半田の最長径を加熱後半田径とした。
In the electroless Au plating film, it is preferable that the amount of wet spread of the solder balls obtained from the following formula is 1.90 or more.
Wetting spread amount = Solder diameter after heating ÷ Solder ball initial diameter Heating conditions: 245 ° C, 60 seconds Wetting spread amount is measured.
-Solder ball: SnAg (3%) Cu (0.5%) Made by Senju Metal (0.2mmφ)
-Flux: TSF-6502 rosin-based flux, manufactured by Kester Co., Ltd. was used, and the procedure was as follows.
Evaluation procedure ・ Apply flux to the target pad.
・ Place the solder ball on the flux.
-Heat on a hot plate at 245 ° C for 60 seconds.
・ Check the spread of solder wetness.
・ The amount of wet spread is calculated from the above formula.
The initial diameter of the solder ball is the diameter of the solder ball used, and the solder diameter after heating can be measured by observing with an optical microscope. The longest diameter of the solder spread by heating was defined as the solder diameter after heating.
本発明の半導体装置は、本発明の半導体装置の製造方法により製造することができる。
本発明の半導体装置の製造方法は、半導体基板に形成された電極膜の表面をプラズマクリーニングする工程と、無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜を形成する工程とを有する半導体装置の製造方法であって、
前記プラズマクリーニングする工程は、クリーニングガスとしてアルゴンを用い、電力４００Ｗ以上、かつ処理時間６００秒以上、で行う。
The semiconductor device of the present invention can be manufactured by the manufacturing method of the semiconductor device of the present invention.
The method for manufacturing a semiconductor device of the present invention includes a step of plasma cleaning the surface of an electrode film formed on a semiconductor substrate, an electroless Ni plating film / electroless Au plating film, or an electroless Ni plating film / electroless Pd plating. A method for manufacturing a semiconductor device, which comprises a step of forming a film / electroless Au plating film.
The plasma cleaning step is performed using argon as a cleaning gas with a power of 400 W or more and a processing time of 600 seconds or more.
半導体基板に形成された電極膜の表面には、ウェハ製造工程に依存して、電極酸化物や電極フッ化物（例えば、Ａｌ電極なら、Ａｌ2Ｏ3、ＡｌＦ3等）、保護膜材の残渣物であるポリイミド（ＰＩ）、Ｓｉ化合物（ＳｉＯ2やＳｉ3Ｎ4等）、Ｔｉなどの汚染・前工程残渣が存在する。これらを除去するために、クリーニングガスとしてアルゴンを用い、プラズマクリーニング処理を行う。
プラズマクリーニングにおける電力が４００Ｗ未満であると、処理時間を６００秒以上行っても、汚染・前工程残渣を十分に除去することができず、めっき抜けが生じ、無電解Ａｕめっき面の被覆率が９９％とすることができず、表面粗さＲａが０．０５０μｍを超える。また、電力が４００Ｗ以上であると、汚染・前工程残渣を除去することができ、前記被覆率を９９％以上とすることができる場合もあるが、処理時間が６００秒未満であると、めっき皮膜の表面が粗れ状態となり、表面粗さＲａが０．０５０μｍを超え、光沢のあるめっき面が得られない。
このＡｕめっき皮膜表面の表面粗さＲａは、電力４００Ｗ以上、処理時間を６００秒以上の、高電力、長処理時間に伴い表面粗さＲａが０．０５０μｍ以下に改善することが分かった。このＡｕめっき皮膜表面の粗れにも、電極上の汚染・前工程残渣が影響していると考えられる。プラズマクリーニングにおける電力は８００Ｗ以上、６００秒以上が好ましい。
On the surface of the electrode film formed on the semiconductor substrate, depending on the wafer manufacturing process, electrode oxides, electrode fluorides (for example, Al 2 O 3 and Al F 3 for Al electrodes) and residues of the protective film material are left. Contamination and pre-process residues such as polyimide (PI), Si compounds (SiO 2 and Si 3 N 4 etc.), Ti, etc., which are substances, are present. In order to remove these, argon is used as a cleaning gas and a plasma cleaning process is performed.
If the power in plasma cleaning is less than 400 W, even if the treatment time is 600 seconds or more, contamination and the residue of the previous process cannot be sufficiently removed, plating omission occurs, and the coverage of the electroless Au plated surface becomes high. It cannot be 99%, and the surface roughness Ra exceeds 0.050 μm. Further, when the electric power is 400 W or more, contamination / pre-process residue can be removed, and the coverage may be 99% or more, but when the processing time is less than 600 seconds, plating is performed. The surface of the film becomes rough, the surface roughness Ra exceeds 0.050 μm, and a glossy plated surface cannot be obtained.
It was found that the surface roughness Ra of the surface of the Au plating film was improved to 0.050 μm or less with a power of 400 W or more, a treatment time of 600 seconds or more, a high power, and a long treatment time. It is considered that the contamination on the electrode and the residue of the previous process also affect the roughness of the surface of the Au plating film. The electric power in plasma cleaning is preferably 800 W or more and 600 seconds or more.
また、プラズマクリーニングにおけるガス圧は、一般に低圧放電の方が除去粒子の再付着確率が減少するため、低い方が好ましく、１Ｐａ～３０Ｐａが好ましい。
プラズマクリーニングにおけるガス流量は、放電装置のチャンバーサイズ、真空ポンプの排気条件とプロセスガスの圧力等にもよるが、例えば、１０～３００ｓｃｃｍを好ましい範囲として挙げることができる。
Further, the gas pressure in plasma cleaning is preferably low, preferably 1 Pa to 30 Pa, because the low pressure discharge generally reduces the reattachment probability of the removed particles.
The gas flow rate in plasma cleaning depends on the chamber size of the discharge device, the exhaust conditions of the vacuum pump, the pressure of the process gas, and the like, but for example, 10 to 300 sccm can be mentioned as a preferable range.
プラズマクリーニングに用いる放電装置は、プラズマクリーニングを行う電力、処理時間等の連続放電において放電が安定していることが好ましい。
本発明において、プラズマクリーニング条件を、高電力化、長処理時間化している。連続放電可能時間はＲＦ電源の冷却ファン能力に依存しており、装置によっては、連続放電で、電源異常が発生することがある。その場合は、電源周辺の放熱対策を実施し、安定して連続放電を行えるようにする。また、高電力化、長処理時間化していることにより、放電による試料加熱が無視できない場合がある。その場合は、試料のセット方法を変更する等の方法により、冷却効率を高めることが好ましい。
It is preferable that the discharge device used for plasma cleaning has stable discharge in continuous discharge such as power for plasma cleaning and processing time.
In the present invention, the plasma cleaning conditions are increased in power and processing time. The continuous discharge possible time depends on the cooling fan capacity of the RF power supply, and depending on the device, continuous discharge may cause a power supply abnormality. In that case, take measures to dissipate heat around the power supply so that stable continuous discharge can be performed. In addition, due to higher power consumption and longer processing time, sample heating due to electric discharge may not be ignored. In that case, it is preferable to increase the cooling efficiency by a method such as changing the sample setting method.
半導体基板としては、例えば、半導体ウェハに用いる電極を備えた基板、フレキシブル基板等が挙げられる。
前記半導体基板に形成された電極膜は、アルミニウム系、銅系、または金系であることが好ましい。
Examples of the semiconductor substrate include a substrate having an electrode used for a semiconductor wafer, a flexible substrate, and the like.
The electrode film formed on the semiconductor substrate is preferably aluminum-based, copper-based, or gold-based.
半導体ウェハのウェハとしては、シリコンウェハを用いることができ、通常の工程により、電極を形成し、電極表面の最表面を銅系またはアルミニウム系表面とし、本発明に係るプラズマクリーニングをした後、無電解Ｎｉめっきを行うことが好ましい。
また、ウェハとしてはＧａＡｓ基板を用いることもできる。この場合、電極表面の最表面を金系表面とし、本発明に係るプラズマクリーニングをした後、無電解Ｎｉめっきを行うことが好ましい。
As the wafer of the semiconductor wafer, a silicon wafer can be used. An electrode is formed by a normal process, the outermost surface of the electrode surface is a copper-based or aluminum-based surface, and after plasma cleaning according to the present invention, there is no electroless wafer. It is preferable to perform electrolytic Ni plating.
Further, a GaAs substrate can also be used as the wafer. In this case, it is preferable that the outermost surface of the electrode surface is a gold-based surface, plasma cleaning according to the present invention is performed, and then electroless Ni plating is performed.
上述した電極表面の銅系としては、半導体ウェハの電極として用いられている公知の銅系のものでよく、例えば、純銅、リン青銅等の銅および銅合金が使用できる。アルミニウム系としては、半導体ウェハの電極として用いられている公知のアルミニウム系のものでよく、例えば純アルミ、ＡｌＣｕ（０．５％）、ＡｌＳｉ（１％）等のアルミニウム合金等が使用できる。金系としては、半導体ウェハの電極として用いられている公知の金系のものでよく、例えば、Ｔｉ／Ｐｔ／Ａｕ等が挙げられる。 The copper-based electrode surface described above may be a known copper-based electrode used as an electrode of a semiconductor wafer, and for example, copper such as pure copper and phosphor bronze and a copper alloy can be used. The aluminum-based material may be a known aluminum-based material used as an electrode of a semiconductor wafer, and for example, pure aluminum, an aluminum alloy such as AlCu (0.5%) or AlSi (1%) can be used. The gold-based material may be a known gold-based material used as an electrode of a semiconductor wafer, and examples thereof include Ti / Pt / Au.
例えば、電極が銅系表面で、無電解Ｎｉめっきを行う場合、以下のプロセスになる。
プラズマクリーニング→脱脂→酸浸漬→アクチベーション（触媒付与）
→無電解Ｎｉめっき
また、電極がアルミニウム系表面で、無電解Ｎｉめっきを行う場合、以下のプロセスになる。
プラズマクリーニング→脱脂→酸浸漬→一次ジンケート→酸浸漬→二次ジンケート
→無電解Ｎｉめっき
電極が金系表面で、無電解Ｎｉめっきを行う場合、以下のプロセスになる。
プラズマクリーニング→脱脂→活性化→アクチベーション（触媒付与）
→無電解Ｎｉめっき
前記「脱脂」、「酸浸漬」、「アクチベーション（触媒付与）」、「一次ジンケート」、「二次ジンケート」、「活性化」の工程は、既存の方法、条件で行うことができる。前記一次ジンケート、二次ジンケート処理に用いるジンケート液は、表面を粗くしないようなものが好ましい。
For example, when electroless Ni plating is performed on a copper-based surface of the electrode, the process is as follows.
Plasma cleaning → degreasing → acid immersion → activation (catalyst addition)
→ Electroless Ni plating If the electrode is an aluminum surface and electroless Ni plating is performed, the process is as follows.
Plasma cleaning->degreasing-> acid immersion-> primary zincate-> acid immersion-> secondary zincate-> electroless Ni plating When the electrode is a gold-based surface and electroless Ni plating is performed, the process is as follows.
Plasma cleaning → degreasing → activation → activation (catalyst addition)
→ Electroless Ni plating The steps of "defatting", "acid immersion", "activation (catalyst addition)", "primary zingate", "secondary zingate", and "activation" should be performed by existing methods and conditions. Can be done. The zincate liquid used for the primary and secondary zincate treatments is preferably one that does not roughen the surface.
また、前記無電解Ｎｉめっき皮膜を形成した後に、Ａｕ、またはＰｄ／Ａｕの無電解めっき皮膜を形成する。
市販の前処理やめっき薬品を用いて、前記無電解Ｎｉめっき皮膜上に、一般的な無電解めっきプロセスにより、Ａｕ、またはＰｄ／Ａｕの皮膜を形成させることができる。
Further, after forming the electroless Ni plating film, an Au or Pd / Au electroless plating film is formed.
An Au or Pd / Au film can be formed on the electroless Ni plating film by a general electroless plating process using a commercially available pretreatment or a plating chemical.
前記無電解Ｎｉめっき、無電解Ａｕめっき、無電解Ｐｄめっきに用いるめっき液、めっき方法としては、半導体ウェハのＵＢＭ形成用に用いられている公知のめっき液、めっき方法を用いることができる。
本発明の半導体装置を得るためには、前記無電解Ｎｉめっきに用いるめっき液としては、次亜リン酸ナトリウムを還元剤として用いた中リンタイプの無電解Ｎｉめっき液が好ましく、前記無電解Ｐｄめっき液としては、次亜リン酸ナトリウムを還元剤として用いた無電解Ｐｄめっき液が好ましく、前記無電解Ａｕめっき液としては、亜硫酸Ａｕベースのノーシアン系置換Ａｕめっき液が好ましい。
As the plating solution and plating method used for the electroless Ni plating, electroless Au plating, and electroless Pd plating, known plating solutions and plating methods used for UBM formation of semiconductor wafers can be used.
In order to obtain the semiconductor device of the present invention, the plating solution used for the electroless Ni plating is preferably a medium phosphorus type electroless Ni plating solution using sodium hypophosphite as a reducing agent, and the electroless Pd. As the plating solution, an electroless Pd plating solution using sodium hypophosphite as a reducing agent is preferable, and as the electroless Au plating solution, an electroless cyanide-based substituted Au plating solution based on Au sulfite is preferable.
各めっきのめっき皮膜の膜厚は、ウェハの用途や要求特性により変わってくるが、Ｎｉめっき皮膜の膜厚は、半田接合の際には、半田の拡散防止の観点から１．５μｍ以上が必要であり、好ましくは１．５～１０μｍである。また、Ａｕ皮膜は、半田接合では濡れ性の観点から０．０１μｍ以上、ワイヤボンディングを行う場合では０．１０μｍ以上の膜厚が必要となり、好ましくは、半田接合では濡れ性の観点から０．０１～０．３０μｍであり、ワイヤボンディングを行う場合では０．１０～０．５０μｍである。また、Ｎｉ／Ｐｄ／Ａｕ仕様のＰｄ皮膜の膜厚は、Ｎｉの拡散防止の観点から０．０２μｍ以上が必要であり、好ましくは０．０２～０．２０μｍである。 The film thickness of the plating film of each plating varies depending on the application of the wafer and the required characteristics, but the film thickness of the Ni plating film needs to be 1.5 μm or more from the viewpoint of preventing the diffusion of solder at the time of solder bonding. It is preferably 1.5 to 10 μm. Further, the Au film needs to have a thickness of 0.01 μm or more from the viewpoint of wettability in solder bonding and 0.10 μm or more in the case of wire bonding, and is preferably 0.01 from the viewpoint of wettability in solder bonding. It is ~ 0.30 μm, and in the case of wire bonding, it is 0.10 to 0.50 μm. Further, the film thickness of the Pd film of the Ni / Pd / Au specification needs to be 0.02 μm or more, preferably 0.02 to 0.20 μm, from the viewpoint of preventing the diffusion of Ni.
以下、実施例を挙げて、本発明を更に詳細に説明する。 Hereinafter, the present invention will be described in more detail with reference to examples.
実施例１～２、比較例１～７
（使用した半導体ウェハ）
半導体基板に、Ａｌ合金（Ａｌ－Ｃｕ）電極、保護膜ＰＩを有する半導体ウェハを用いた。ＴｏＦ－ＳＩＭＳにより、電極上に、電極酸化物、電極フッ化物、保護膜材の残渣物ＰＩ、Ｓｉ化合物（ＳｉＯやＳｉＮ）、Ｔｉなどが検出された。
Examples 1-2, Comparative Examples 1-7
(Semiconductor wafer used)
A semiconductor wafer having an Al alloy (Al—Cu) electrode and a protective film PI was used as the semiconductor substrate. By ToF-SIMS, electrode oxides, electrode fluorides, residual PIs of protective film materials, Si compounds (SiO and SiN), Ti and the like were detected on the electrodes.
（プラズマクリーニング）
真空プラズマ処理装置（（株）電子技研製ＰＣ－Ｓ３５０ＲＩＥ）を用い、前記半導体ウェハを、真空プラズマ処理装置の電極上にセットし、電極膜の表面を、下記のガス条件、及び表２に記載の処理条件で、プラズマクリーニングを行った。
ガス条件－ガス種 ：Ａｒ
ガス圧（Ｐａ） ：１０
ガス流量（ｓｃｃｍ）：１００
※ガス条件は、上記で統一した。
尚、電極に流れている冷却水の冷却効率を上げるために、ウェハセット冶具の使用を廃止して試料をセットした。
(Plasma cleaning)
Using a vacuum plasma processing apparatus (PC-S350RIE manufactured by Denshi Giken Co., Ltd.), the semiconductor wafer was set on the electrodes of the vacuum plasma processing apparatus, and the surface of the electrode film was described in the following gas conditions and Table 2. Plasma cleaning was performed under the treatment conditions of.
Gas condition-Gas type: Ar
Gas pressure (Pa): 10
Gas flow rate (sccm): 100
* Gas conditions are unified above.
In order to improve the cooling efficiency of the cooling water flowing through the electrodes, the use of the wafer set jig was abolished and the sample was set.
放電処理（プラズマクリーニング）実施後、表１に記載の工程により無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜の形成を行った。
めっきプロセスで使用した液は、以下の通りである。
脱脂液：ＵＡＣ－１００、ＪＸ日鉱日石金属製
酸洗：５０％硝酸、関東化学製
１次ジンケート液：ＵＡＺ１００、ＪＸ日鉱日石金属製
２次ジンケート液：ＵＡＺ１００、ＪＸ日鉱日石金属製
無電解Ｎｉめっき液：
次亜リン酸ナトリウムを還元剤として用いた中リンタイプの無電解Ｎｉめっき液
（Ｎｉ皮膜中のＰ濃度：７％）
無電解Ｐｄめっき液：
次亜リン酸ナトリウムを還元剤として用いた無電解Ｐｄめっき液
（Ｐｄ皮膜中のＰ濃度：５％）
無電解Ａｕめっき液：亜硫酸Ａｕベースのノーシアン系置換Ａｕめっき液
得られたＵＢＭの膜厚は、Ｎｉ／Ｐｄ／Ａｕ＝２．５４／０．０６５／０．０６７（μｍ）であり、正常値であった。
The liquids used in the plating process are as follows.
Solvent degreasing liquid: UAC-100, JX Nippon Mining & Metals Pickling: 50% nitrate, Kanto Chemical Co., Ltd. Primary zincate liquid: UAZ100, JX Nippon Mining & Metals secondary zincate liquid: UAZ100, JX Nippon Mining & Metals No Electrolytic Ni plating solution:
Medium phosphorus type electroless Ni plating solution using sodium hypophosphite as a reducing agent (P concentration in Ni film: 7%)
Electroless Pd plating solution:
Electroless Pd plating solution using sodium hypophosphite as a reducing agent (P concentration in Pd film: 5%)
Electroless Au plating solution: Nosian-based substituted Au plating solution based on Au sulfite The thickness of the obtained UBM is Ni / Pd / Au = 2.54 / 0.065 / 0.067 (μm), which is a normal value. Met.
表２に放電処理条件と、無電解Ａｕめっき皮膜表面の表面粗さＲａ、被覆率、および濡れ広がり量を求めた結果を示す。
また、実施例２及び比較例１の無電解Ａｕめっき表面の光学顕微鏡像を図１に、実施例２のめっき面の高さプロファイルを図２に、比較例１のめっき面の高さプロファイルを図３に示す。
図１における「表面形状」は、「光学顕微鏡像」よりも高倍率の画像であり、レーザー顕微鏡（キーエンスＫＶ－９７００）により得た像である。
図２及び図３の高さプロファイルは、無電解Ａｕめっき面９０μｍ×６７μｍ（画素数：２０４８×１５３６ピクセル）の範囲において、各ピクセルの高さ方向の数値のデータを求め、めっき面の高さのピークトップを相対高さ「０」とし、その相対高さを横軸に、頻度を縦軸にとった。
実施例２では高さプロファイルのピークが１つであり、被覆率が１００％であった。比較例１ではピークが２つあり、ピーク面積の合計を１００とし、めっき抜けが無い部分のピークの面積の割合を被覆率として求めた。その結果、被覆率は９４．６％であった。尚、図２及び図３において、高さプロファイルの相対高さは、めっき面からの基板方向への高さ（深さ）を＋として表している。
図４は、実施例２及び比較例１の半田濡れ広がり量を測定する際の、半田ボール搭載後の半田ボール初期径と、加熱後の半田径を示したものである。尚、対象パッドには、４００μｍ×１０００μｍのパターンが形成されており、実施例２では、半田が濡れ広がり、２００μｍのパターンにまで達していたので、長い辺（１０００μｍ）方向の最長径を加熱後の半田径とした。
Table 2 shows the results of determining the discharge treatment conditions, the surface roughness Ra of the surface of the electroless Au plating film, the coverage, and the amount of wet spread.
Further, the optical microscope image of the electroless Au plating surface of Example 2 and Comparative Example 1 is shown in FIG. 1, the height profile of the plating surface of Example 2 is shown in FIG. 2, and the height profile of the plating surface of Comparative Example 1 is shown. It is shown in FIG.
The "surface shape" in FIG. 1 is an image having a higher magnification than the "optical microscope image", and is an image obtained by a laser microscope (KEYENCE KV-9700).
For the height profiles of FIGS. 2 and 3, the height of the plated surface is obtained by obtaining numerical data in the height direction of each pixel in the range of 90 μm × 67 μm (number of pixels: 2048 × 1536 pixels) of the electroless Au plating surface. The peak top of is set to the relative height "0", the relative height is taken on the horizontal axis, and the frequency is taken on the vertical axis.
In Example 2, the height profile had one peak and the coverage was 100%. In Comparative Example 1, there were two peaks, the total peak area was set to 100, and the ratio of the peak area of the portion without plating omission was determined as the coverage ratio. As a result, the coverage was 94.6%. In FIGS. 2 and 3, the relative height of the height profile represents the height (depth) in the substrate direction from the plating surface as +.
FIG. 4 shows the initial diameter of the solder ball after mounting the solder ball and the solder diameter after heating when measuring the amount of solder wetting spread in Example 2 and Comparative Example 1. A pattern of 400 μm × 1000 μm was formed on the target pad, and in Example 2, the solder was wet and spread and reached a pattern of 200 μm. Therefore, after heating the longest diameter in the long side (1000 μm) direction. The solder diameter was set to.
表２より、実施例１～２では、めっき抜けや表面粗れが無く、Ａｕめっき皮膜表面の表面粗さＲａが０．０５０μｍ以下である光沢がある良好なめっき面が得られていることが解る。特に実施例２（電力８００Ｗ、処理時間６００ｓｅｃ）で、表面粗さＲａが０．０２７μｍであり、光沢がある良好なめっき面が得られている。まためっき抜けは、比較的に弱い処理である比較例２（電力３００Ｗ、処理時間６００ｓｅｃ）、比較例３（電力４００Ｗ、処理時間１８０ｓｅｃ）及び比較例４（電力８００Ｗ、処理時間６０ｓｅｃ）でも改善しており、確認されなかった。一方、比較例２～７では、めっき皮膜表面は粗れ状態であり、表面が曇っていた。比較例４～７では、表面粗さＲａに有意差は無かった。比較例１では、表面粗さＲａが０．２８６μｍであり、めっき抜けが発生していた。 From Table 2, in Examples 1 and 2, it is found that a good plated surface having a gloss and no plating omission or surface roughness and a surface roughness Ra of the Au plating film surface of 0.050 μm or less is obtained. I understand. In particular, in Example 2 (power 800 W, processing time 600 sec), the surface roughness Ra is 0.027 μm, and a glossy and good plated surface is obtained. Further, the plating omission was improved in Comparative Example 2 (power 300 W, processing time 600 sec), Comparative Example 3 (power 400 W, processing time 180 sec) and Comparative Example 4 (power 800 W, processing time 60 sec), which are relatively weak processes. It was not confirmed. On the other hand, in Comparative Examples 2 to 7, the surface of the plating film was in a rough state and the surface was cloudy. In Comparative Examples 4 to 7, there was no significant difference in the surface roughness Ra. In Comparative Example 1, the surface roughness Ra was 0.286 μm, and plating omission occurred.
Claims (4)
前記電極膜上に形成された無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜からなるＵＢＭと、
を有する半導体装置であって、
前記無電解Ａｕめっき皮膜表面の表面粗さＲａが０．０５０μｍ以下であり、前記無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜による電極膜の被覆率が９９％以上であり、
前記電極膜は、アルミニウム系、銅系、または金系である、
半導体装置。 The electrode film formed on the semiconductor substrate and
An electroless Ni plating film / electroless Au plating film or an electroless Ni plating film / electroless Pd plating film / electroless Au plating film formed on the electrode film,
It is a semiconductor device having
The surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, and the electroless Ni plating film / electroless Au plating film or the electroless Ni plating film / electroless Pd plating film / electroless Au plating The coverage of the electrode film by the film is 99% or more,
The electrode film is aluminum-based, copper-based, or gold-based.
Semiconductor device.
濡れ広がり量＝加熱後半田径÷半田ボール初期径
加熱条件：２４５℃、６０秒 The semiconductor device according to claim 1, wherein the electroless Au plating film has a wetting and spreading amount of solder balls obtained from the following formula of 1.90 or more.
Wetting spread amount = Solder diameter after heating ÷ Initial diameter of solder ball Heating conditions: 245 ° C, 60 seconds
前記電極膜は、アルミニウム系、銅系、または金系であり、
前記プラズマクリーニングする工程は、クリーニングガスとしてアルゴンを用い、電力４００Ｗ以上、かつ処理時間６００秒以上、で行い、
前記半導体装置は、前記無電解Ａｕめっき皮膜表面の表面粗さＲａが０．０５０μｍ以下であり、前記無電解Ｎｉめっき皮膜／無電解Ａｕめっき皮膜、または無電解Ｎｉめっき皮膜／無電解Ｐｄめっき皮膜／無電解Ａｕめっき皮膜による電極膜の被覆率が９９％以上である、
半導体装置の製造方法。 A process of plasma cleaning the surface of the electrode film formed on the semiconductor substrate and forming an electroless Ni plating film / electroless Au plating film or an electroless Ni plating film / electroless Pd plating film / electroless Au plating film. A method for manufacturing a semiconductor device having a process.
The electrode film is aluminum-based, copper-based, or gold-based, and is
The plasma cleaning step is performed by using argon as a cleaning gas with a power of 400 W or more and a processing time of 600 seconds or more .
In the semiconductor device, the surface roughness Ra of the surface of the electroless Au plating film is 0.050 μm or less, and the electroless Ni plating film / electroless Au plating film or the electroless Ni plating film / electroless Pd plating film / The coverage of the electrode film by the electroless Au plating film is 99% or more.
Manufacturing method of semiconductor devices.
The method for manufacturing a semiconductor device according to claim 3, wherein the gas pressure in the plasma cleaning step is 1 Pa to 30 Pa.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017082948A JP7009075B2 (en) | 2017-04-19 | 2017-04-19 | Semiconductor devices and methods for manufacturing semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017082948A JP7009075B2 (en) | 2017-04-19 | 2017-04-19 | Semiconductor devices and methods for manufacturing semiconductor devices |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018182193A JP2018182193A (en) | 2018-11-15 |
| JP7009075B2 true JP7009075B2 (en) | 2022-01-25 |
Family
ID=64277191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017082948A Active JP7009075B2 (en) | 2017-04-19 | 2017-04-19 | Semiconductor devices and methods for manufacturing semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7009075B2 (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268374A (en) | 2004-03-17 | 2005-09-29 | Sony Corp | Semiconductor element, its manufacturing method, and semiconductor device |
| JP2013194291A (en) | 2012-03-21 | 2013-09-30 | Mitsubishi Electric Corp | Semiconductor device and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5914549B2 (en) * | 1980-03-03 | 1984-04-05 | 舜平 山崎 | Plasma cleaning etch method |
-
2017
- 2017-04-19 JP JP2017082948A patent/JP7009075B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005268374A (en) | 2004-03-17 | 2005-09-29 | Sony Corp | Semiconductor element, its manufacturing method, and semiconductor device |
| JP2013194291A (en) | 2012-03-21 | 2013-09-30 | Mitsubishi Electric Corp | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018182193A (en) | 2018-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6167227B2 (en) | Bonding wires for semiconductor devices | |
| JP5720860B1 (en) | Manufacturing method of ceramic circuit board | |
| TW200931511A (en) | Method for manufacturing a semiconductor die and a semiconductor device comprising the semiconductor die obtained thereby | |
| JP6651271B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2016048782A (en) | Combination body, power module substrate with heat sink, heat sink, method for manufacturing combination body, method for manufacturing power module substrate with heat sink, and method for manufacturing heat sink | |
| KR20130113413A (en) | Methods, devices, and materials for metallization | |
| JP2010278164A (en) | Semiconductor device and method of manufacturing the same | |
| Hutt et al. | Electroless nickel bumping of aluminum bondpads. I. Surface pretreatment and activation | |
| JP2014209608A (en) | Power module | |
| JP2013166998A (en) | Structure with electroless nickel plating film, semiconductor wafer, and production method thereof | |
| TWI764972B (en) | Bonding wires for semiconductor devices | |
| JP2018078229A (en) | Bonding wire for semiconductor device | |
| JP7009075B2 (en) | Semiconductor devices and methods for manufacturing semiconductor devices | |
| CN102254842A (en) | Activation treatments in plating processes | |
| US11424201B2 (en) | Method of forming an aluminum oxide layer, metal surface with aluminum oxide layer, and electronic device | |
| JPH10284667A (en) | Material for electric electronic device component having superior corrosion resistance and oxidation resistance | |
| JP2013191640A (en) | Substrate for power module and manufacturing method of the same | |
| JP2014022692A (en) | Wire bonding structure and wire bonding method | |
| JP7170849B2 (en) | Semiconductor device and its manufacturing method | |
| TWI677594B (en) | Semiconductor wafer and manufacturing method thereof | |
| Azlina et al. | Effect of Solder Volume on Interfacial Reaction between SAC405 Solders and EN (B) EPIG Surface Finish | |
| JP6873311B2 (en) | Semiconductor devices and their manufacturing methods | |
| JP2010205974A (en) | Semiconductor device | |
| US10937657B2 (en) | Semiconductor device including a reactant metal layer disposed between an aluminum alloy film and a catalyst metal film and method for manufacturing thereof | |
| JP7061247B1 (en) | Nickel electrolytic plating film and plating structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210215 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210512 |
|
| C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20210730 |
|
| C13 | Notice of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: C13 Effective date: 20210903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211022 |
|
| C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20211210 |
|
| C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20220111 |
|
| C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20220111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220112 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7009075 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |