JP7002919B2 - 絶縁同期整流型ｄｃ／ｄｃコンバータ、電源アダプタおよび電子機器、ｄｃ／ｄｃコンバータの制御方法 - Google Patents

絶縁同期整流型ｄｃ／ｄｃコンバータ、電源アダプタおよび電子機器、ｄｃ／ｄｃコンバータの制御方法 Download PDF

Info

Publication number
JP7002919B2
JP7002919B2 JP2017216050A JP2017216050A JP7002919B2 JP 7002919 B2 JP7002919 B2 JP 7002919B2 JP 2017216050 A JP2017216050 A JP 2017216050A JP 2017216050 A JP2017216050 A JP 2017216050A JP 7002919 B2 JP7002919 B2 JP 7002919B2
Authority
JP
Japan
Prior art keywords
power supply
voltage
circuit
converter
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017216050A
Other languages
English (en)
Other versions
JP2018102113A (ja
Inventor
弘基 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to CN201711337490.4A priority Critical patent/CN108206635B/zh
Priority to US15/845,424 priority patent/US10075084B2/en
Publication of JP2018102113A publication Critical patent/JP2018102113A/ja
Priority to US16/100,467 priority patent/US10483863B2/en
Application granted granted Critical
Publication of JP7002919B2 publication Critical patent/JP7002919B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、絶縁同期整流型ＤＣ／ＤＣコンバータに関する。
ＡＣ／ＤＣコンバータをはじめとする様々な電源回路に、フライバック型のＤＣ／ＤＣコンバータが利用される。図１（ａ）は、ダイオード整流型のフライバックコンバータ２００Ｒの回路図であり、図１（ｂ）は、同期整流型のフライバックコンバータ２００Ｓの回路図である。
図１（ａ）のフライバックコンバータ２００Ｒは、その入力端子Ｐ１に入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。トランスＴ１の一次巻線Ｗ１には、スイッチングトランジスタＭ１が接続され、二次巻線Ｗ２には、ダイオードＤ１が接続される。出力キャパシタＣ１は、出力端子Ｐ２に接続される。
フィードバック回路（シャントレギュレータ回路ともいう）２０６は、出力電圧ＶＯＵＴとその目標電圧ＶＯＵＴ（ＲＥＦ）の誤差に応じた電流ＩＥＲＲで、フォトカプラ２０４の発光素子を駆動する。フォトカプラ２０４の受光素子には、誤差に応じたフィードバック電流ＩＦＢが流れる。一次側コントローラ（Primary Controller）２０２のフィードバック（ＦＢ）ピンにはフィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが発生する。一次側コントローラ２０２は、フィードバック信号ＶＦＢに応じたデューティ比（あるいは周波数）を有するパルス信号を発生し、スイッチングトランジスタＭ１を駆動する。
図１（ａ）のダイオード整流型のフライバックコンバータでは、ダイオードＤ１において、Ｖｆ×ＩＯＵＴの電力損失が発生する。Ｖｆは順方向電圧であり、ＩＯＵＴは負荷電流である。Ｖｆ＝０．５Ｖ、ＩＯＵＴ＝１０Ａとすると、電力損失は５Ｗとなる。そのため、多くの用途において、ダイオードＤ１を冷却するための放熱板やヒートシンクが必要となる。
図１（ｂ）のフライバックコンバータ２００Ｓは、図１（ａ）のダイオードＤ１に代えて、同期整流トランジスタＭ２および同期整流コントローラ（同期整流ＩＣともいう）３００Ｓを備える。同期整流コントローラ３００Ｓは、一次側のスイッチングトランジスタＭ１のスイッチングと同期して、同期整流トランジスタＭ２をスイッチングする。
同期整流型のフライバックコンバータでは、同期整流トランジスタＭ２の損失は、ＲＯＮ×ＩＯＵＴ ２となる。ＲＯＮは同期整流トランジスタＭ２のオン抵抗であり、ＲＯＮ＝５ｍΩ、ＩＯＵＴ＝１０Ａとすると、損失は０．５Ｗとなりダイオード整流型に比べて大きく低減する。したがって理論上、同期整流型では、放熱板やヒートシンクが不要であり、あるいは簡略化できる。
特開２００９－１５９７２１号公報
本発明者らは、図１（ｂ）の同期整流型コンバータについて検討した結果、以下の課題を認識するに至った。
フライバックコンバータ２００Ｓには、信頼性を高めるために、過電圧保護（ＯＶＰ：Over Voltage Protection）回路３９０などの保護回路が設けられる。たとえばＯＶＰ回路３９０は、フィードバック回路２０６に内蔵され、過電圧状態において、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する。
図２は、図１（ｂ）のフライバックコンバータ２００Ｓの動作波形図である。時刻ｔ０より前は正常状態であり、出力電圧ＶＯＵＴはその目標値ＶＯＵＴ（ＲＥＦ）に安定化されている。時刻ｔ０に、何らかの異常が発生し、出力電圧ＶＯＵＴが目標値ＶＯＵＴ（ＲＥＦ）から逸脱し、上昇し始める。
時刻ｔ１に出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰを超えると、ＯＶＰ回路３９０は、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する状態となり、その状態で固定（ラッチ）される。その結果、フィードバック電流ＩＦＢが増加、フィードバック信号ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。
スイッチングトランジスタＭ１のスイッチングが停止すると、出力キャパシタＣ１の充電が停止するため、出力電圧ＶＯＵＴは時間ともに低下していく。フィードバック回路２０６は、出力電圧ＶＯＵＴを電源電圧ＶＣＣとして受ける。したがってＯＶＰ回路３９０は、出力電圧ＶＯＵＴが低下すると、動作不能となり電流ＩＯＶＰを維持できなくなる。たとえばフィードバック回路２０６には、図示しないＵＶＬＯ（Under Voltage Lock Out）回路が内蔵されており、ＶＣＣ＜ＶＵＶＬＯとなると、フィードバック回路２０６のＯＶＰ状態をリセットするように構成されている。
出力電圧ＶＯＵＴすなわち電源電圧ＶＣＣの低下により、時刻ｔ２に電流ＩＯＶＰ（および電流ＩＥＲＲ）がゼロとなると、フィードバック電流ＩＦＢもゼロとなり、フィードバック信号ＶＦＢが上昇し、スイッチングトランジスタＭ１のスイッチングが再開する。スイッチングの再開によって出力電圧ＶＯＵＴは再び上昇し始める。
過電圧の要因が残っていると、出力電圧ＶＯＵＴは再び過電圧しきい値ＶＯＶＰまで到達する。フライバックコンバータ２００Ｓは、動作、停止を時分割で交互に繰り返すこととなる（間欠モードという）。
フライバックコンバータ２００Ｓを構成する回路素子、具体的には同期整流トランジスタＭ２やスイッチングトランジスタＭ１の発熱が問題となる場合がある。図２の間欠モードでは、動作期間に発熱して温度が上昇し、停止期間において温度が緩和される。したがって停止期間が短いと、回路素子の温度がどんどん上昇していく。
なお、ここでは過電圧保護を説明したが、その他の保護回路についても同様の問題が生じうる。
本発明はかかる課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、発熱を抑制したＤＣ／ＤＣコンバータの提供にある。
１． 本発明のある態様は、絶縁同期整流型のＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、トランスの二次巻線に流れる電流によって充電される出力キャパシタと、発光素子および受光素子を含むフォトカプラと、出力キャパシタに生ずる出力電圧に応じた検出電圧が基準電圧に近づくように、フォトカプラの発光素子を駆動するフィードバック回路と、フォトカプラの受光素子と接続され、受光素子の状態にもとづくフィードバック信号に応じてスイッチングトランジスタを制御する一次側コントローラと、異常状態を検出すると活性化し、発光素子を駆動する保護回路と、出力キャパシタとは別に設けられた電源キャパシタを含み、電源キャパシタに生ずる電源電圧を、保護回路およびフォトカプラの発光素子のアノードに供給する補助電源回路と、を備える。
この態様によると、出力電圧ＶＯＵＴが低下した後も、保護回路の電源電圧が維持されるため、発光素子を駆動した状態を長く維持できる。これにより、間欠モードで動作する際に、熱緩和時間を長くでき、発熱を抑制できる。
保護回路は、異常状態を検出すると、リセットされるまで異常検出信号のアサート状態を維持する異常検出回路と、異常検出信号のアサート状態においてオン状態となるトランジスタと、を含み、異常検出回路に電源電圧が供給されてもよい。
異常検出信号は、電源電圧が解除しきい値を下回るとネゲートされてもよい。
異常検出信号は、そのアサート後、所定時間経過後にネゲートされてもよい。
保護回路は、過電圧保護回路であってもよい。
補助電源回路は、出力キャパシタから電源キャパシタへの充電経路をさらに含んでもよい。
充電経路は、ＤＣ／ＤＣコンバータの出力ラインから電源キャパシタに向かう電流を許容し、逆向きの電流を阻止する整流素子を含んでもよい。
充電経路は、アノードがＤＣ／ＤＣコンバータの出力ライン側、カソードが電源キャパシタ側となる向きで設けられたダイオードを含んでもよい。
２．１ 本発明の別の態様は、絶縁同期整流型のＤＣ／ＤＣコンバータに使用される二次側コントローラに関する。二次側コントローラは、フォトカプラの発光素子と接続されるべき制御出力ピンと、電源電圧を受けるべき電源ピンと、ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧を受けるべき制御入力ピンと、検出電圧と基準電圧の誤差を増幅し、誤差に応じた電流をフォトカプラの発光素子に供給するフィードバック回路と、制御出力ピンから電源ピンへ給電するための給電経路と、を備える。
この態様によると、電源ピンにオープン異常が発生したとしても、二次側コントローラの電源ラインには、給電経路を介して制御出力ピンの電圧が供給されるため、二次側コントローラは、これを電源電圧として動作を維持できる。これにより、信頼性を高めることができる。
給電経路は、整流素子を含んでもよい。給電経路は、アノードが制御出力ピン側、カソードが電源ピン側となる向きで設けられたダイオードを含んでもよい。
二次側コントローラは、異常状態を検出すると発光素子を駆動する保護回路をさらに備えてもよい。保護回路の少なくとも一部に、電源ピンの電源電圧が供給されてもよい。
これにより、電源ピンにオープン異常が発生した場合に、保護回路による保護機能が失われるのを防止できる。
保護回路は、過電圧状態を検出すると活性化し、発光素子を駆動するよう構成されてもよい。電源ピンに供給される電源電圧は、ＤＣ／ＤＣコンバータの停止状態において、出力電圧よりも遅く低下してもよい。
過電圧状態が発生すると、発光素子が駆動され、一次側のスイッチングが停止し、出力電圧が低下する。出力電圧が低下すると、保護回路による発光素子の駆動が解除される。そうすると、一次側のスイッチングが再開する。過電圧状態が持続すると、ＤＣ／ＤＣコンバータは間欠的な動作モードに移行する。
ここで、出力電圧が低下した後も、電源ピンの電源電圧が維持されるため、発光素子を駆動した状態を長く維持できる。つまり、ＤＣ／ＤＣコンバータの停止期間を長くできる。これにより、間欠モードで動作する際に、熱緩和時間を長くでき、発熱を抑制できる。
保護回路は、過電圧状態を検出すると、異常検出信号をアサートする過電圧検出コンパレータと、異常検出信号をラッチするラッチ回路と、発光素子と接続され、ラッチ回路の出力に応じてオン状態となる保護トランジスタと、を含んでもよい。
フィードバック回路は、検出電圧と基準電圧の誤差を増幅するエラーアンプと、制御出力ピンと接続され、エラーアンプの出力信号に応じて駆動されるパストランジスタと、を含んでもよい。
ＤＣ／ＤＣコンバータの二次側の同期整流トランジスタを駆動する同期整流コントローラと同一パッケージに収容されてもよい。
本発明の別の態様は、ＤＣ／ＤＣコンバータに関する。ＤＣ／ＤＣコンバータは、上述のいずれかの二次側コントローラを備える。
２．２ 本発明の別の態様もまた、絶縁同期整流型のＤＣ／ＤＣコンバータに関する。このＤＣ／ＤＣコンバータは、一次巻線および二次巻線を有するトランスと、トランスの一次巻線と接続されるスイッチングトランジスタと、トランスの二次巻線に流れる電流によって充電される出力キャパシタと、発光素子および受光素子を含むフォトカプラと、ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧が基準電圧に近づくように、フォトカプラの発光素子を駆動するフィードバック回路と、フォトカプラの受光素子と接続され、受光素子の状態にもとづくフィードバック信号に応じてスイッチングトランジスタを制御する一次側コントローラと、同期整流トランジスタを駆動する同期整流コントローラと、異常状態を検出すると活性化し、発光素子を駆動する保護回路と、出力キャパシタとは別に設けられた電源キャパシタを含み、電源キャパシタに生ずる電源電圧を、保護回路の少なくとも一部の電源ラインに供給する補助電源回路と、フォトカプラの発光素子のカソードと電源ラインの間に設けられた整流素子と、を備える。
この態様によると、補助電源回路から電源ラインへの電源経路が遮断されたとしても、電源ラインには、整流素子を介してフォトカプラの発光素子のカソードから電圧が供給されるため、保護回路の動作を維持できる。これにより、信頼性を高めることができる。
電源電圧は、ＤＣ／ＤＣコンバータの停止状態において、出力電圧よりも遅く低下してもよい。
これにより、間欠動作の停止期間の長さを延ばすことができる。
フォトカプラの発光素子のアノードには、補助電源回路からの電源電圧が供給されてもよい。
これにより異常状態における間欠動作時に、停止期間中の出力電圧を０Ｖもしくはその近傍まで下げることができる。
整流素子はダイオードであってもよい。
保護回路は、異常状態を検出すると、リセットされるまで異常検出信号のアサートを維持する異常検出回路と、異常検出信号のアサート状態においてオン状態となるトランジスタと、を含んでもよい。異常検出回路に電源電圧が供給されてもよい。
異常検出信号は、電源電圧が解除しきい値を下回るとネゲートされてもよい。
異常検出信号は、そのアサート後、所定時間経過後にネゲートされてもよい。
保護回路は、過電圧保護回路であってもよい。異常検出回路は、ヒステリシスコンパレータを含んでもよい。
補助電源回路は、出力キャパシタから電源キャパシタへの充電経路をさらに含んでもよい。充電経路は、ＤＣ／ＤＣコンバータの出力ラインから電源キャパシタに向かう電流を許容し、逆向きの電流を阻止する整流素子を含んでもよい。
充電経路は、アノードがＤＣ／ＤＣコンバータの出力ライン側、カソードが電源キャパシタ側となる向きで設けられたダイオードを含んでもよい。
同期整流コントローラ、フィードバック回路および保護回路は、ひとつのパッケージに収容されていてもよい。
フィードバック回路と保護回路は、同一チップに集積化されていてもよい。
「集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
同期整流コントローラ、フィードバック回路および保護回路は、同一チップに集積化されていてもよい。
本発明の別の態様は電子機器に関する。電子機器は、負荷と、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧して負荷に供給する上述のいずれかのＤＣ／ＤＣコンバータと、を備えてもよい。
本発明の別の態様は電源アダプタに関する。電源アダプタは、商用交流電圧を全波整流するダイオード整流回路と、ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、直流入力電圧を降圧して負荷に供給する上述のいずれかのＤＣ／ＤＣコンバータと、を備えてもよい。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
さらに、この項目（課題を解決するための手段）の記載は、すべての欠くべからざる特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
本発明のある態様によれば、ＤＣ／ＤＣコンバータの信頼性を高めることができる。
図１（ａ）、（ｂ）は、フライバックコンバータの回路図である。 図１（ｂ）のＤＣ／ＤＣコンバータの動作波形図である。 第１の実施の形態に係る絶縁型のＤＣ／ＤＣコンバータの回路図である。 図３のＤＣ／ＤＣコンバータの動作波形図である。 比較技術に係るＤＣ／ＤＣコンバータの動作波形図である。 図３のＤＣ／ＤＣコンバータの第１構成例を示す回路図である。 図６のＤＣ／ＤＣコンバータの動作波形図である。 図８（ａ）、（ｂ）は、図３の二次側コントローラの変形例の回路図である。 図３のＤＣ／ＤＣコンバータの第２構成例を示す回路図である。 第２の実施の形態に係る絶縁型のＤＣ／ＤＣコンバータの回路図である。 図１０のＤＣ／ＤＣコンバータの第１構成例を示す回路図である。 第１比較技術に係るＤＣ／ＤＣコンバータの動作波形図である。 図１１のＤＣ／ＤＣコンバータの動作波形図である。 図１４（ａ）、（ｂ）は、図１１の二次側コントローラの変形例の回路図である。 図１０のＤＣ／ＤＣコンバータの第２構成例を示す回路図である。 ＤＣ／ＤＣコンバータを備えるＡＣ／ＤＣコンバータの回路図である。 ＡＣ／ＤＣコンバータを備えるＡＣアダプタを示す図である。 図１８（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータを備える電子機器を示す図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさず、あるいは機能を阻害しない他の部材を介して間接的に接続される場合も含む。
本明細書において参照する波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化され、あるいは誇張もしくは強調されている。
図３は、第１の実施の形態に係る絶縁型のＤＣ／ＤＣコンバータ２００の回路図である。ＤＣ／ＤＣコンバータ２００は、フライバックコンバータであり、その入力端子Ｐ１に入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。
トランスＴ１は、一次巻線Ｗ１、二次巻線Ｗ２を有する。一次巻線Ｗ１の一端は入力端子Ｐ１と接続され、直流の入力電圧ＶＩＮを受ける。スイッチングトランジスタＭ１のドレインは、トランスＴ１の一次巻線Ｗ１の他端と接続される。スイッチングトランジスタＭ１のソースと接地ラインの間には、電流検出用のセンス抵抗が挿入されてもよい。
同期整流トランジスタＭ２およびトランスＴ１の二次巻線Ｗ２は、出力端子Ｐ２と接地端子Ｐ３の間に直列に設けられる。出力キャパシタＣ１は、出力端子Ｐ２と接地端子Ｐ３の間に接続される。
一次側コントローラ２０２は、フォトカプラ２０４の受光素子と接続される。一次側コントローラ２０２のフィードバック（ＦＢ）端子には、フォトカプラ２０４の受光素子に流れるフィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが現れる。
一次側コントローラ２０２は、フィードバック信号ＶＦＢに応じたデューティ比（または周波数）を有するパルス信号を生成して出力（ＯＵＴ）端子から出力し、スイッチングトランジスタＭ１を駆動する。一次側コントローラ２０２の構成や制御方式は特に限定されない。たとえば一次側コントローラ２０２は、電流モードの変調器であってもよい。
同期整流コントローラ３００は、同期整流トランジスタＭ２を制御する。たとえば同期整流コントローラ３００は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳ２にもとづいて、制御パルスを生成し、制御パルスに応じたゲートパルスを同期整流トランジスタＭ２のゲートに供給する。同期整流コントローラ３００の構成や動作も特に限定されず、公知技術を用いればよい。
二次側コントローラ４００は、制御入力（ＳＨ＿ＩＮ）ピン、制御出力（ＳＨ＿ＯＵＴ）ピン、電源（ＶＣＣ）ピン、接地（ＧＮＤ）ピンを備え、ひとつのパッケージに収容されている。ＳＨ＿ＩＮピンには、出力電圧ＶＯＵＴに応じた検出電圧ＶＯＵＴＳが入力される。たとえば検出電圧ＶＯＵＴＳは、抵抗Ｒ１１，Ｒ１２によって出力電圧ＶＯＵＴを分圧した電圧である。ＳＨ＿ＯＵＴピンは、フォトカプラ２０４の発光素子と接続される。ＧＮＤピンは接地端子Ｐ３（接地ライン）と接続される。
ＤＣ／ＤＣコンバータ２００の２次側には、補助電源回路２１０が設けられる。補助電源回路２１０は、出力キャパシタＣ１とは別に設けられた電源キャパシタＣ２を含み、電源キャパシタＣ２に生ずる電源電圧ＶＣＣが、二次側コントローラ４００のＶＣＣピンに供給される。補助電源回路２１０は、補助電源回路２１０と電源キャパシタＣ２の間に設けられた充電経路２１２を含む。充電経路２１２は、ＤＣ／ＤＣコンバータ２００の出力ライン２０８から電源キャパシタＣ２に向かう電流を許容し、逆向きの電流を阻止する整流素子を含んでもよい。整流素子は、アノードがＤＣ／ＤＣコンバータ２００の出力ライン２０８側、カソードが電源キャパシタＣ２側となる向きで設けられたダイオードＤ２を含んでもよい。または整流素子はスイッチ（トランジスタ）であってもよい。
ＤＣ／ＤＣコンバータ２００の動作中、電源キャパシタＣ２は、出力電圧ＶＯＵＴと実質的に同電位に充電され、したがってＶＣＣピンには、出力電圧ＶＯＵＴと実質的に同電位の電源電圧ＶＣＣが供給される。
またフォトカプラ２０４の発光素子のアノードは、抵抗Ｒ３を介して電源キャパシタＣ２と接続されている。つまり発光素子には、補助電源回路２１０からの電源電圧ＶＣＣが供給されている。
ＤＣ／ＤＣコンバータ２００のスイッチング動作が停止すると、出力キャパシタＣ１は、負荷電流によって放電され、時間とともに低下する。一方、電源キャパシタＣ２は、フォトカプラ２０４の順電流および二次側コントローラ４００のＶＣＣピンに流れる電流によって放電される。電源キャパシタＣ２の容量は、ＤＣ／ＤＣコンバータ２００の停止状態において、電源電圧ＶＣＣが出力電圧ＶＯＵＴよりも遅く低下するように定められる。
二次側コントローラ４００は、電源ライン４０２、フィードバック回路４１０、保護回路４２０を備え、それらはひとつの半導体基板に集積化されている。電源ライン４０２は、ＶＣＣピンと接続される。フィードバック回路４１０および保護回路４２０は、電源ライン４０２の電源電圧ＶＣＣを受けて動作する。
フィードバック回路４１０はいわゆるシャントレギュレータであり、検出電圧ＶＯＵＴＳが基準電圧ＶＲＥＦに近づくように、言い換えれば出力電圧ＶＯＵＴがその目標値ＶＯＵＴ（ＲＥＦ）に近づくように、フォトカプラ２０４の発光素子を駆動する。具体的にはフィードバック回路４１０は、検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差に応じた電流ＩＰＣによりフォトカプラ２０４の発光素子を駆動する。
たとえばフィードバック回路４１０は、エラーアンプ４１２およびパストランジスタ（pass transistor）４１４を含む。エラーアンプ４１２は、検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差を増幅する。パストランジスタ４１４はたとえばＰチャンネルＭＯＳＦＥＴであり、そのソースがＳＨ＿ＯＵＴピンと接続され、ゲートがエラーアンプ４１２の出力と接続される。パストランジスタ４１４には、エラーアンプ４１２の出力信号、すなわち検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差に応じた電流ＩＰＣが流れる。パストランジスタ４１４はＮチャンネルであってもよい。またＰＮＰ型あるいはＰＮＰ型のバイポーラトランジスタであってもよい。
エラーアンプ４１２の電源は、ＳＨ＿ＯＵＴピンからとってもよい。この場合、保護回路４２０が電源ライン４０２から電源供給される。
保護回路４２０は、異常状態を検出すると、フォトカプラ２０４の発光素子に電流を供給する。異常が発生すると、フォトカプラ２０４の発光素子に流れる順電流が増加し、フィードバック電流ＩＦＢが増加し、フィードバック電圧ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止して回路が保護される。
特に限定されないが、本実施の形態では異常状態は過電圧状態であり、保護回路４２０は、過電圧状態を検出すると、フォトカプラ２０４に電流ＩＯＶＰを供給するＯＶＰ回路である。
保護回路４２０は、異常検出回路４２１および保護トランジスタ４２６を含む。異常検出回路４２１は、異常状態（ここでは過電圧状態）を検出すると、リセットされるまで異常検出信号ＳＯＶＰ’のアサート状態を維持する。保護トランジスタ４２６は、異常検出信号ＳＯＶＰ’のアサート状態においてオン状態となる。
以上がＤＣ／ＤＣコンバータ２００の構成である。続いてその動作を説明する。
図４は、図３のＤＣ／ＤＣコンバータ２００の動作波形図である。時刻ｔ０より前は正常状態であり、出力電圧ＶＯＵＴはその目標値ＶＯＵＴ（ＲＥＦ）に安定化されている。時刻ｔ０に、何らかの異常が発生し、出力電圧ＶＯＵＴが目標値ＶＯＵＴ（ＲＥＦ）から逸脱し、上昇し始める。出力電圧ＶＯＵＴの上昇とともに、電源電圧ＶＣＣが上昇する。
そして時刻ｔ１に出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰを超えると、保護回路４２０は、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する状態となり、その状態で固定（ラッチ）される。その結果、フィードバック電流ＩＦＢが増加、フィードバック信号ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。
スイッチングトランジスタＭ１のスイッチングが停止すると、出力キャパシタＣ１の充電が停止するため、出力電圧ＶＯＵＴは時間ともに低下していき、二次側コントローラ４００に供給される電源電圧ＶＣＣも低下していく。時刻ｔ２に出力電圧ＶＯＵＴが０Ｖまで低下する。一方、電源電圧ＶＣＣは出力電圧ＶＯＵＴより遅く低下する。
時刻ｔ３に二次側コントローラ４００のＶＣＣピンの電圧ＶＣＣ’が解除しきい値ＶＵＶＬＯまで低下すると保護回路４２０の保護状態が解除され、ＩＯＶＰがゼロとなる。その結果、フィードバック電流ＩＦＢもゼロとなり、フィードバック信号ＶＦＢが上昇し、スイッチングトランジスタＭ１のスイッチングが再開する。スイッチングの再開によって出力電圧ＶＯＵＴは再び上昇し、電源電圧ＶＣＣも上昇する。
過電圧の要因が残っていると、出力電圧ＶＯＵＴは再び目標電圧ＶＯＵＴ（ＲＥＦ）を超えて上昇する。そして、出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰを超えると、再び保護状態となる。ＤＣ／ＤＣコンバータ２００は、過電圧の要因が継続する間、動作、停止を時分割で交互に繰り返す。
以上がＤＣ／ＤＣコンバータ２００の動作である。このＤＣ／ＤＣコンバータ２００によれば、間欠モードにおける停止期間を、図１（ｂ）のフライバックコンバータ２００Ｓに比べて長くすることができる。上述したように、回路素子は動作期間に発熱して温度が上昇し、停止期間において温度が緩和されるところ、停止期間を長くすることにより回路素子の温度上昇を抑制できる。
ＤＣ／ＤＣコンバータ２００の別の利点は、比較技術との対比によって明確となる。比較技術では、二次側コントローラ４００のＶＣＣピンは、出力ライン２０８と接続され、出力電圧ＶＯＵＴが電源電圧として使用される。
比較技術の動作を説明する。図５は、比較技術に係るＤＣ／ＤＣコンバータの動作波形図である。
時刻ｔ０に、何らかの異常が発生し、出力電圧ＶＯＵＴが目標値ＶＯＵＴ（ＲＥＦ）から逸脱し、上昇し始める。出力電圧ＶＯＵＴの上昇とともに、電源電圧ＶＣＣが上昇する。
そして時刻ｔ１に出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰを超えると、保護回路４２０は、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する状態となり、その状態で固定（ラッチ）される。その結果、フィードバック電流ＩＦＢが増加、フィードバック信号ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。
スイッチングトランジスタＭ１のスイッチングが停止すると、出力キャパシタＣ１の充電が停止するため、出力電圧ＶＯＵＴは時間ともに低下していき、二次側コントローラ４００に供給される電源電圧ＶＣＣも低下していく。電源電圧ＶＣＣは出力電圧ＶＯＵＴより遅く低下する。
時刻ｔ２に出力電圧ＶＯＵＴ、すなわちフォトカプラ２０４の発光素子のカソード電圧が、とある電圧レベルまで低下すると、保護電流ＩＯＶＰが減少し、発光素子の輝度が低下する。これによりフィードバック電流ＩＦＢが減少し、フィードバック電圧ＶＦＢが上昇し、スイッチングトランジスタＭ１がスイッチングする。スイッチングトランジスタＭ１のスイッチングにより、出力電圧ＶＯＵＴがわずかに上昇すると、保護電流ＩＯＶＰがわずかに増加し、スイッチングトランジスタＭ１のスイッチングが停止し、あるいはそのスイッチングのデューティ比が小さくなる。
このように比較技術では、過電圧状態の停止区間において、出力電圧ＶＯＵＴが完全に０Ｖまで低下せずに、ある電圧レベルで平衡状態となり、スイッチングトランジスタＭ１のスイッチングも完全には停止しない。以上が比較技術の動作である。
実施の形態に係るＤＣ／ＤＣコンバータ２００によれば、出力電圧ＶＯＵＴが低下しても、フォトカプラ２０４の発光素子の発光が維持されるため、図４に示すように、スイッチングトランジスタＭ１の停止状態を維持できる。
本発明の一側面、図３のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や変形例を説明する。
（第１構成例）
図６は、ＤＣ／ＤＣコンバータの第１構成例（２００Ａ）を示す回路図である。
保護回路４２０Ａは、過電圧保護（ＯＶＰ：Over Voltage Protection）回路である。二次側コントローラ４００Ａの過電圧保護（ＯＶＰ）ピンには、抵抗Ｒ３１を介して電源電圧ＶＣＣが供給される。ＯＶＰピンには、外付けの抵抗Ｒ３１と内蔵の抵抗Ｒ３２によって電源電圧ＶＣＣを分圧した電圧ＶＣＣ’が発生する。なお抵抗Ｒ３２は外付け部品であってもよい。
上述のようにＤＣ／ＤＣコンバータ２００Ａのスイッチング動作中は、ＶＣＣ≒ＶＯＵＴであるから、ＶＣＣピンの電圧ＶＣＣ’は、出力電圧ＶＯＵＴに応じた電圧となる。保護回路４２０Ａは、ＯＶＰピンの電圧ＶＣＣ’が所定の過電圧しきい値ＶＯＶＰを超えると、電流ＩＯＶＰを発生して、フォトカプラ２０４を駆動する。
保護回路４２０Ａは、ＯＶＰピンの電圧ＶＣＣ’が、所定の過電圧しきい値ＶＯＶＰを超えると、リセットされるまでの間、フォトカプラ２０４の駆動状態を維持するように構成される。
保護回路４２０Ａは、異常検出回路４２１、保護トランジスタ４２６を備える。異常検出回路４２１は、異常状態（ここでは過電圧状態）を検出すると、リセットされるまで異常検出信号ＳＯＶＰのアサート状態を維持する。保護トランジスタ４２６は、異常検出信号ＳＯＶＰのアサート状態においてオン状態となる。
異常検出回路４２１は、過電圧検出コンパレータ４２２およびラッチ回路４２４を含む。過電圧検出コンパレータ４２２は、ＯＶＰピンの電圧ＶＣＣ’を過電圧しきい値ＶＯＶＰと比較し、過電圧状態（ＶＣＣ’＞ＶＯＶＰ）を検出すると、比較信号ＳＯＶＰ’をアサート（たとえばハイレベル）する。ラッチ回路４２４は、比較信号ＳＯＶＰ’をラッチする。ラッチ回路４２４はフリップフロップを含んでもよい。保護トランジスタ４２６はＳＨ＿ＯＵＴピンを介してフォトカプラ２０４の発光素子と接続され、ラッチ回路４２４の出力ＳＯＶＰに応じてオン状態となる。
二次側コントローラ４００Ａは、ＵＶＬＯ（Under Voltage Lock Out）回路４３０を備えてもよい。ＵＶＬＯ回路４３０は、ＶＣＣ’＜ＶＵＶＬＯとなると、解除信号ＳＲＥＳＥＴをアサート（たとえばローレベル）し、ラッチ回路４２４をリセットするリセット回路である。ＵＶＬＯ回路４３０によって、保護回路４２０ＡのＯＶＰ状態が解除されると、保護トランジスタ４２６がオフとなり、電流ＩＯＶＰが停止する。
二次側コントローラ４００Ａにおいて、フィードバック回路４１０、保護回路４２０Ａには、電源ライン４０２を介して電源電圧ＶＣＣが供給される。
給電経路４０４は、ＳＨ＿ＯＵＴピンからＶＣＣピンへと片方向で給電するよう構成される。たとえば給電経路４０４は整流素子を含んでもよい。整流素子は、アノードがＳＨ＿ＯＵＴピン側、カソードがＶＣＣピン（電源ライン４０２）側となる向きで設けられたダイオードを含む。
以上がＤＣ／ＤＣコンバータ２００Ａの構成である。続いてその動作を説明する。図７は、図６のＤＣ／ＤＣコンバータ２００Ａの動作波形図である。
時刻ｔ０より前は正常状態であり、出力電圧ＶＯＵＴはその目標値ＶＯＵＴ（ＲＥＦ）に安定化されている。時刻ｔ０に、何らかの異常が発生し、出力電圧ＶＯＵＴが目標値ＶＯＵＴ（ＲＥＦ）から逸脱し、上昇し始める。
出力電圧ＶＯＵＴの上昇とともに、電源電圧ＶＣＣおよびＯＶＰピンの電圧ＶＣＣ’が上昇する。そして時刻ｔ１に電圧ＶＣＣ’が過電圧しきい値ＶＯＶＰを超えると、保護回路４２０は、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する状態となり、その状態で固定（ラッチ）される。その結果、フィードバック電流ＩＦＢが増加、フィードバック信号ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。
スイッチングトランジスタＭ１のスイッチングが停止すると、出力キャパシタＣ１の充電が停止するため、出力電圧ＶＯＵＴは時間ともに低下していき、二次側コントローラ４００Ａに供給される電源電圧ＶＣＣも低下していく。時刻ｔ２に出力電圧ＶＯＵＴが０Ｖまで低下する。一方、電源電圧ＶＣＣは出力電圧ＶＯＵＴより遅く低下する。
時刻ｔ３にＯＶＰピンの電圧ＶＣＣ’がＵＶＬＯ電圧ＶＵＶＬＯまで低下すると保護回路４２０Ａの保護状態が解除され、ＩＯＶＰがゼロとなる。その結果、フィードバック電流ＩＦＢもゼロとなり、フィードバック信号ＶＦＢが上昇し、スイッチングトランジスタＭ１のスイッチングが再開する。スイッチングの再開によって出力電圧ＶＯＵＴは再び上昇し、電源電圧ＶＣＣも上昇する。
過電圧の要因が残っていると、出力電圧ＶＯＵＴは再び目標電圧ＶＯＵＴ（ＲＥＦ）を超えて上昇する。そして、ＯＶＰピンの電圧ＶＣＣ’が過電圧しきい値ＶＯＶＰを超えると、再び保護状態となる。ＤＣ／ＤＣコンバータ２００Ａは、過電圧の要因が継続する間、動作、停止を時分割で交互に繰り返す。以上がＤＣ／ＤＣコンバータ２００Ａの動作である。
図６のＤＣ／ＤＣコンバータ２００Ａによれば、停止期間の長さを長くすることにより、同期整流トランジスタＭ２の異常発熱を防止でき、信頼性を高めることができる。
さらにＤＣ／ＤＣコンバータ２００Ａによれば、ＶＣＣピンにオープン異常が発生した場合であっても、電源ライン４０２には、ＳＨ＿ＯＵＴピンから給電経路４０４を介して電圧が供給される。これによりフィードバック回路４１０および保護回路４２０Ａは動作を継続することができ、信頼性を高めることができる。
（変形例）
図８（ａ）、（ｂ）は、図３の二次側コントローラの変形例（４００Ｂ，４００Ｃ）の回路図である。図８（ａ）の二次側コントローラ４００Ｂにおいて、保護回路４２０Ｂは、オートリセット回路４２８を備える。オートリセット回路４２８もまた、電源ライン４０２の電圧ＶＣＣを受けて動作する。
オートリセット回路４２８は、タイマー回路を含み、保護回路４２０ＢがＯＶＰ状態となってから所定時間の経過後に、ラッチ回路４２４をリセットする。この変形例によれば、オートリセット回路４２８が測定する時間に応じて、停止期間を設定できる。
図８（ｂ）の二次側コントローラ４００Ｃでは、保護回路４２０Ｃは、ヒステリシスコンパレータ４２３および保護トランジスタ４２６を含む。ヒステリシスコンパレータ４２３は、ＯＶＰピンの電圧ＶＣＣ’を、ＶＯＶＰとＶＵＶＬＯの二値で変化するしきい値電圧と比較し、比較結果に応じた異常検出信号ＳＯＶＰを生成する。この構成によれば、図５の動作を実現できる。
（第２構成例）
図９は、ＤＣ／ＤＣコンバータの第２構成例（２００Ｄ）を示す回路図である。ＤＣ／ＤＣコンバータ２００Ｄにおいて、二次側コントローラ４００Ｄには、フィードバック回路４１０、保護回路４２０に加えて、同期整流コントローラ３００Ｄが同一パッケージに収容されている。それらは同一の半導体基板（ダイ、チップ）に集積化されてもよいし、複数のダイに分割して集積化されてもよい。
ＳＯＵＲＣＥピンは、同期整流コントローラ３００Ｄのグランド端子である。ＧＡＴＥピンおよびＤＲＡＩＮピンは、同期整流トランジスタＭ２のゲートおよびドレインと結線される。同期整流コントローラ３００Ｄにもまた、電源ライン４０２から電源電圧ＶＣＣが供給される。図８（ａ）、（ｂ）の変形例に係る二次側コントローラ４００Ｂ，４００Ｃに、同期整流コントローラ３００Ｄを内蔵してもよい。
以下、第１の実施の形態に関連する変形例について説明する。
（第１変形例）
保護回路４２０は、過電圧保護回路に限定されない。たとえば同期整流トランジスタＭ２がスイッチングできないスイッチング不能状態を検出し、スイッチング不能状態において活性化状態となり、フォトカプラ２０４の発光素子を駆動してもよい。たとえば保護回路４２０は、二次側コントローラ４００のＧＡＴＥピンのオープン異常を検出してもよいし、二次側コントローラ４００のＤＲＡＩＮピンのオープン異常を検出してもよい。
（第２変形例）
実施の形態では同期整流型のフライバックコンバータを例としたが、ダイオード整流型のフライバックコンバータにも本発明は適用可能である。また本発明は、ＬＬＣコンバータにも本発明は適用可能である。
（第３変形例）
給電経路４０４の構成は、図２に示すようなダイオードには限定されず、ＳＨ＿ＯＵＴピンの電圧の方がＶＣＣピンの電圧より高いときにオン、そうでないときにオフするスイッチで構成してもよい。
（第４変形例）
補助電源回路２１０の構成は、図３等のそれに限定されない。たとえば、補助電源回路２１０を、出力電圧ＶＯＵＴを入力とする昇圧型のチャージポンプで構成し、その出力電圧をＶＣＣピンに供給してもよい。
（第２の実施の形態）
第２の実施の形態で解決しようとする課題を説明する。本発明者らは、図１（ｂ）のＤＣ／ＤＣコンバータ２００Ｓについて検討した結果、以下の課題を認識するに至った。フィードバック回路２０６の電源（ＶＣＣ）ピンには、出力電圧ＶＯＵＴ（またはそれを起源とする電源電圧ＶＣＣ）が供給され、フィードバック回路２０６の内部回路は、この出力電圧ＶＯＵＴを電源電圧として動作する。
ＶＣＣピンが基板から外れたり、基板上の配線が断線したりすると（これらをオープン異常という）、出力電圧ＶＯＵＴがＶＣＣピンに供給されなくなり、フィードバック回路２０６が動作不能となり、ひいては出力電圧ＶＯＵＴが制御不能となる。
同様の問題は、同期整流トランジスタＭ２および同期整流コントローラ３００に代えて、整流ダイオードを備えるダイオード整流型のフライバックコンバータや、ＬＬＣコンバータにおいても生じうる。以下で説明する第２の実施の形態に係るＤＣ／ＤＣコンバータ２００によれば、この問題が解決される。
図１０は、第２の実施の形態に係る絶縁型のＤＣ／ＤＣコンバータ２００の回路図である。ＤＣ／ＤＣコンバータ２００は、フライバックコンバータであり、その入力端子Ｐ１に入力電圧ＶＩＮを受け、所定の目標電圧に安定化された直流の出力電圧ＶＯＵＴを生成し、出力端子Ｐ２と接地端子Ｐ３の間に接続される負荷（不図示）に供給する。
トランスＴ１は、一次巻線Ｗ１、二次巻線Ｗ２を有する。一次巻線Ｗ１の一端は入力端子Ｐ１と接続され、直流の入力電圧ＶＩＮを受ける。スイッチングトランジスタＭ１のドレインは、トランスＴ１の一次巻線Ｗ１の他端と接続される。スイッチングトランジスタＭ１のソースと接地ラインの間には、電流検出用のセンス抵抗が挿入されてもよい。
同期整流トランジスタＭ２およびトランスＴ１の二次巻線Ｗ２は、出力端子Ｐ２と接地端子Ｐ３の間に直列に設けられる。出力キャパシタＣ１は、出力端子Ｐ２と接地端子Ｐ３の間に接続される。
フォトカプラ２０４は、発光素子および受光素子を含む。発光素子は、抵抗Ｒ２１，Ｒ２２によってバイアスされている。
一次側コントローラ２０２は、フォトカプラ２０４の受光素子と接続される。一次側コントローラ２０２のフィードバック（ＦＢ）端子には、フォトカプラ２０４の受光素子に流れるフィードバック電流ＩＦＢに応じたフィードバック信号ＶＦＢが現れる。
一次側コントローラ２０２は、フィードバック信号ＶＦＢに応じたデューティ比（または周波数）を有するパルス信号を生成して出力（ＯＵＴ）端子から出力し、スイッチングトランジスタＭ１を駆動する。一次側コントローラ２０２の構成や制御方式は特に限定されない。たとえば一次側コントローラ２０２は、電流モードの変調器であってもよい。
同期整流コントローラ３００は、同期整流トランジスタＭ２を制御する。たとえば同期整流コントローラ３００は、同期整流トランジスタＭ２のドレインソース間電圧ＶＤＳ２にもとづいて、制御パルスを生成し、制御パルスに応じたゲートパルスを同期整流トランジスタＭ２のゲートに供給する。同期整流コントローラ３００の構成や動作も特に限定されず、公知技術を用いればよい。
続いて二次側コントローラ４００の構成を説明する。
二次側コントローラ４００は、制御入力（ＳＨ＿ＩＮ）ピン、制御出力（ＳＨ＿ＯＵＴ）ピン、電源（ＶＣＣ）ピン、接地（ＧＮＤ）ピンを備え、ひとつのパッケージに収容されている。ＳＨ＿ＩＮピンには、出力電圧ＶＯＵＴに応じた検出電圧ＶＯＵＴＳが入力される。たとえば検出電圧ＶＯＵＴＳは、抵抗Ｒ１１，Ｒ１２によって出力電圧ＶＯＵＴを分圧した電圧である。ＳＨ＿ＯＵＴピンは、フォトカプラ２０４の発光素子と接続される。ＧＮＤピンは接地端子Ｐ３（接地ライン）と接続される。ＶＣＣピンには、電源電圧ＶＣＣが供給される。図１０では、電源電圧ＶＣＣとして出力電圧ＶＯＵＴが利用されるが、後述のようにその限りではない。
二次側コントローラ４００は、電源ライン４０２、給電経路４０４、フィードバック回路４１０、保護回路４２０を備え、それらはひとつの半導体基板に集積化されている。電源ライン４０２は、ＶＣＣピンと接続される。フィードバック回路４１０および保護回路４２０は、電源ライン４０２の電源電圧ＶＣＣを受けて動作する。
給電経路４０４は、ＳＨ＿ＯＵＴピンからＶＣＣピンへと片方向で給電するよう構成される。たとえば給電経路４０４は整流素子を含んでもよい。整流素子は、アノードがＳＨ＿ＯＵＴピン側、カソードがＶＣＣピン（電源ライン４０２）側となる向きで設けられたダイオードを含む。
フィードバック回路４１０はいわゆるシャントレギュレータであり、検出電圧ＶＯＵＴＳが基準電圧ＶＲＥＦに近づくように、言い換えれば出力電圧ＶＯＵＴがその目標値ＶＯＵＴ（ＲＥＦ）に近づくように、フォトカプラ２０４の発光素子を駆動する。具体的にはフィードバック回路４１０は、検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差に応じた電流ＩＰＣによりフォトカプラ２０４の発光素子を駆動する。
たとえばフィードバック回路４１０は、エラーアンプ４１２およびパストランジスタ（pass transistor）４１４を含む。エラーアンプ４１２は、検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差を増幅する。パストランジスタ４１４はたとえばＰチャンネルＭＯＳＦＥＴであり、そのソースがＳＨ＿ＯＵＴピンと接続され、ゲートがエラーアンプ４１２の出力と接続される。パストランジスタ４１４には、エラーアンプ４１２の出力信号、すなわち検出電圧ＶＯＵＴＳと基準電圧ＶＲＥＦの誤差に応じた電流ＩＰＣが流れる。パストランジスタ４１４はＮチャンネルであってもよい。またＰＮＰ型あるいはＰＮＰ型のバイポーラトランジスタであってもよい。
エラーアンプ４１２の電源は、ＳＨ＿ＯＵＴピンからとってもよい。この場合、保護回路４２０が電源ライン４０２から電源供給される。
保護回路４２０は、異常状態を検出すると、フォトカプラ２０４の発光素子に電流を供給する。異常が発生すると、フォトカプラ２０４の発光素子に流れる順電流が増加し、フィードバック電流ＩＦＢが増加し、フィードバック電圧ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止して回路が保護される。
特に限定されないが、本実施の形態では異常状態は過電圧状態であり、保護回路４２０は、過電圧状態を検出すると、フォトカプラ２０４に電流ＩＯＶＰを供給するＯＶＰ回路である。
以上がＤＣ／ＤＣコンバータ２００の構成である。続いてその利点を説明する。
ＶＣＣピンがプリント基板から外れたり、ＶＣＣピンと出力ライン２０８を結ぶ配線が断線すると、電源ライン４０２への電源電圧ＶＣＣの供給が遮断される。そうすると、ＳＨ＿ＯＵＴピンから給電経路４０４を介して、電源ライン４０２に代替の電源電圧が供給される。これにより、電源ライン４０２から電力供給を受ける回路ブロック（４１０，４２０）の動作を維持できる。
このように第２の実施の形態に係る二次側コントローラ４００によれば、信頼性を高めることができる。
本発明は、図１０のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、回路に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や回路動作の理解を助け、またそれらを明確化するために、より具体的な構成例や変形例を説明する。
（第１構成例）
図１１は、ＤＣ／ＤＣコンバータ２００の第１構成例（２００Ａ）を示す回路図である。図１１のＤＣ／ＤＣコンバータ２００Ａの２次側には、補助電源回路２１０が設けられる。補助電源回路２１０は、出力キャパシタＣ１とは別に設けられた電源キャパシタＣ２を含み、電源キャパシタＣ２に生ずる電源電圧ＶＣＣが、二次側コントローラ４００ＡのＶＣＣピンに供給される。補助電源回路２１０は、補助電源回路２１０と電源キャパシタＣ２の間に設けられた充電経路２１２を含む。充電経路２１２は、ＤＣ／ＤＣコンバータ２００Ａの出力ライン２０８から電源キャパシタＣ２に向かう電流を許容し、逆向きの電流を阻止する整流素子を含んでもよい。整流素子は、アノードがＤＣ／ＤＣコンバータ２００Ａの出力ライン２０８側、カソードが電源キャパシタＣ２側となる向きで設けられたダイオードＤ２を含んでもよい。または整流素子はスイッチ（トランジスタ）であってもよい。
ＤＣ／ＤＣコンバータ２００の動作中、電源キャパシタＣ２は、出力電圧ＶＯＵＴと実質的に同電位に充電され、したがってＶＣＣピンには、出力電圧ＶＯＵＴと実質的に同電位の電源電圧ＶＣＣが供給される。
また図１１において、フォトカプラ２０４の発光素子のアノードは、抵抗を介して電源キャパシタＣ２と接続されている。つまり発光素子には、補助電源回路２１０からの電源電圧ＶＣＣが供給されている。
ＤＣ／ＤＣコンバータ２００Ａのスイッチング動作が停止すると、出力キャパシタＣ１は、負荷電流によって放電され、時間とともに低下する。一方、電源キャパシタＣ２は、フォトカプラ２０４の順電流および二次側コントローラ４００ＡのＶＣＣピンに流れる電流によって放電される。電源キャパシタＣ２の容量は、ＤＣ／ＤＣコンバータ２００Ａの停止状態において、電源電圧ＶＣＣが出力電圧ＶＯＵＴよりも遅く低下するように定められる。
保護回路４２０Ａは、過電圧保護（ＯＶＰ：Over Voltage Protection）回路である。二次側コントローラ４００Ａの過電圧保護（ＯＶＰ）ピンには、抵抗Ｒ３１を介して電源電圧ＶＣＣが供給される。ＯＶＰピンには、外付けの抵抗Ｒ３１と内蔵の抵抗Ｒ３２によって電源電圧ＶＣＣを分圧した電圧ＶＣＣ’が発生する。なお抵抗Ｒ３２は外付け部品であってもよい。
上述のようにＤＣ／ＤＣコンバータ２００Ａのスイッチング動作中は、ＶＣＣ≒ＶＯＵＴであるから、ＶＣＣピンの電圧ＶＣＣ’は、出力電圧ＶＯＵＴに応じた電圧となる。保護回路４２０Ａは、ＯＶＰピンの電圧ＶＣＣ’が所定の過電圧しきい値ＶＯＶＰを超えると、電流ＩＯＶＰを発生して、フォトカプラ２０４を駆動する。
保護回路４２０Ａは、ＯＶＰピンの電圧が、所定の過電圧しきい値ＶＯＶＰを超えると、リセットされるまでの間、フォトカプラ２０４の駆動状態を維持するように構成される。
保護回路４２０Ａは、異常検出回路４２１、保護トランジスタ４２６を備える。異常検出回路４２１は、異常状態（ここでは過電圧状態）を検出すると、リセットされるまで異常検出信号ＳＯＶＰのアサート状態を維持する。保護トランジスタ４２６は、異常検出信号ＳＯＶＰのアサート状態においてオン状態となる。
異常検出回路４２１は、過電圧検出コンパレータ４２２およびラッチ回路４２４を含む。過電圧検出コンパレータ４２２は、ＯＶＰピンの電圧ＶＣＣ’を過電圧しきい値ＶＯＶＰと比較し、過電圧状態（ＶＣＣ’＞ＶＯＶＰ）を検出すると、比較信号ＳＯＶＰ’をアサート（たとえばハイレベル）する。ラッチ回路４２４は、比較信号ＳＯＶＰ’をラッチする。ラッチ回路４２４はフリップフロップを含んでもよい。保護トランジスタ４２６はＳＨ＿ＯＵＴピンを介してフォトカプラ２０４の発光素子と接続され、ラッチ回路４２４の出力ＳＯＶＰに応じてオン状態となる。
二次側コントローラ４００Ａは、ＵＶＬＯ（Under Voltage Lock Out）回路４３０を備えてもよい。ＵＶＬＯ回路４３０は、ＶＣＣ’＜ＶＵＶＬＯとなると、解除信号ＳＲＥＳＥＴをアサート（たとえばローレベル）し、ラッチ回路４２４をリセットするリセット回路である。ＵＶＬＯ回路４３０によって、保護回路４２０ＡのＯＶＰ状態が解除されると、保護トランジスタ４２６がオフとなり、電流ＩＯＶＰが停止する。
二次側コントローラ４００Ａにおいて、フィードバック回路４１０、保護回路４２０Ａには、電源ライン４０２を介して電源電圧ＶＣＣが供給される。
以上がＤＣ／ＤＣコンバータ２００Ａの構成である。
このＤＣ／ＤＣコンバータ２００Ａによれば、ＶＣＣピンにオープン異常が発生した場合であっても、電源ライン４０２には、ＳＨ＿ＯＵＴピンから給電経路４０４を介して電圧が供給される。これによりフィードバック回路４１０、保護回路４２０Ａは動作を継続することができ、信頼性を高めることができる。
ＤＣ／ＤＣコンバータ２００Ａによれば、図１０のＤＣ／ＤＣコンバータ２００において生じうる別の問題が解決される。図１０に示すように、ＶＣＣピンに出力電圧ＶＯＵＴを直接供給した構成（第１比較技術）の過電圧保護について説明する。
図１２は、第１比較技術に係るＤＣ／ＤＣコンバータ２００の動作波形図である。時刻ｔ０より前は正常状態であり、出力電圧ＶＯＵＴはその目標値ＶＯＵＴ（ＲＥＦ）に安定化されている。時刻ｔ０に、何らかの異常が発生し、出力電圧ＶＯＵＴが目標値ＶＯＵＴ（ＲＥＦ）から逸脱し、上昇し始める。
時刻ｔ１に出力電圧ＶＯＵＴが過電圧しきい値ＶＯＶＰを超えると、保護回路４２０は、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する状態となり、リセットされるまでの間、その状態で固定（ラッチ）される。その結果、フィードバック電流ＩＦＢが増加、フィードバック信号ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。
スイッチングトランジスタＭ１のスイッチングが停止すると、出力キャパシタＣ１の充電が停止するため、出力電圧ＶＯＵＴは時間ともに低下していき、二次側コントローラ４００に供給される電源電圧ＶＣＣも低下していく。したがって保護回路４２０は、出力電圧ＶＯＵＴが低下すると、動作不能となり電流ＩＯＶＰを維持できなくなる。
出力電圧ＶＯＵＴすなわち電源電圧ＶＣＣの低下により、時刻ｔ２に電流ＩＯＶＰ（および電流ＩＥＲＲ）がゼロとなると、フィードバック電流ＩＦＢもゼロとなり、フィードバック信号ＶＦＢが上昇し、スイッチングトランジスタＭ１のスイッチングが再開する。スイッチングの再開によって出力電圧ＶＯＵＴは再び上昇し始める。
過電圧の要因が残っていると、出力電圧ＶＯＵＴは再び過電圧しきい値ＶＯＶＰまで到達する。ＤＣ／ＤＣコンバータ２００Ｓは、動作、停止を時分割で交互に繰り返すこととなる（間欠モードという）。
ＤＣ／ＤＣコンバータ２００を構成する回路素子、具体的には同期整流トランジスタＭ２やスイッチングトランジスタＭ１の発熱が問題となる場合がある。図１２の間欠モードでは、動作期間に発熱して温度が上昇し、停止期間において温度が緩和される。したがって停止期間が短いと、回路素子の温度がどんどん上昇していく。以上が第１比較技術において生じうる問題点である。
続いて、図１１のＤＣ／ＤＣコンバータ２００Ａの過電圧保護の動作を説明する。
図１３は、図１１のＤＣ／ＤＣコンバータ２００Ａの動作波形図である。
時刻ｔ０より前は正常状態であり、出力電圧ＶＯＵＴはその目標値ＶＯＵＴ（ＲＥＦ）に安定化されている。時刻ｔ０に、何らかの異常が発生し、出力電圧ＶＯＵＴが目標値ＶＯＵＴ（ＲＥＦ）から逸脱し、上昇し始める。
出力電圧ＶＯＵＴの上昇とともに、電源電圧ＶＣＣおよびＯＶＰピンの電圧ＶＣＣ’が上昇する。そして時刻ｔ１に電圧ＶＣＣ’が過電圧しきい値ＶＯＶＰを超えると、保護回路４２０は、フォトカプラ２０４の発光素子に電流ＩＯＶＰを供給する状態となり、その状態で固定（ラッチ）される。その結果、フィードバック電流ＩＦＢが増加、フィードバック信号ＶＦＢが低下し、スイッチングトランジスタＭ１のスイッチングが停止する。
スイッチングトランジスタＭ１のスイッチングが停止すると、出力キャパシタＣ１の充電が停止するため、出力電圧ＶＯＵＴは時間ともに低下していき、二次側コントローラ４００Ａに供給される電源電圧ＶＣＣも低下していく。時刻ｔ２に出力電圧ＶＯＵＴが０Ｖまで低下する。一方、電源電圧ＶＣＣは出力電圧ＶＯＵＴより遅く低下する。
時刻ｔ３にＯＶＰピンの電圧ＶＣＣ’がＵＶＬＯ電圧ＶＵＶＬＯまで低下すると保護回路４２０Ａの保護状態が解除され、ＩＯＶＰがゼロとなる。その結果、フィードバック電流ＩＦＢもゼロとなり、フィードバック信号ＶＦＢが上昇し、スイッチングトランジスタＭ１のスイッチングが再開する。スイッチングの再開によって出力電圧ＶＯＵＴは再び上昇し、電源電圧ＶＣＣも上昇する。
過電圧の要因が残っていると、出力電圧ＶＯＵＴは再び目標電圧ＶＯＵＴ（ＲＥＦ）を超えて上昇する。そして、ＯＶＰピンの電圧ＶＣＣ’が過電圧しきい値ＶＯＶＰを超えると、再び保護状態となる。ＤＣ／ＤＣコンバータ２００Ａは、過電圧の要因が継続する間、動作、停止を時分割で交互に繰り返す。
以上がＤＣ／ＤＣコンバータ２００Ａの動作である。このＤＣ／ＤＣコンバータ２００Ａによれば、間欠モードにおける停止期間を、図１０のＤＣ／ＤＣコンバータ２００に比べて長くすることができる。上述したように、回路素子は動作期間に発熱して温度が上昇し、停止期間において温度が緩和されるところ、停止期間を長くすることにより回路素子の温度上昇を抑制できる。
停止期間の長さは、出力電圧ＶＯＵＴの低下速度とは無関係に、適切な温度範囲に収まるように、電源キャパシタＣ２の容量値にもとづいて決定することができる。
一方、第１比較技術においても、停止期間中のキャパシタＣ１の放電電流が十分に小さい場合には、図１２の停止期間が長くなる。したがってそのような場合には、二次側コントローラ４００の電源ピンに、出力ライン２０８から供給してもよい。
図１１のＤＣ／ＤＣコンバータ２００Ａは、図１０のＤＣ／ＤＣコンバータ２００に比べてのさらに以下の利点を説明する。この利点を明確化するために、フォトカプラ２０４の発光素子を図１０のように、出力ライン２０８と接続した構成（第２比較技術という）の動作を説明する。
この第２比較技術では、異常状態（たとえば過電圧状態）において保護回路４２０がフォトカプラ２０４を駆動すると、順電流および出力電流によって出力キャパシタＣ１が放電されるため、出力電圧ＶＯＵＴが低下する。出力電圧ＶＯＵＴが低下すると、フォトカプラ２０４の順電流（ＩＯＶＰ）が減少して発光が停止し、一次側の動作が再開し、出力電圧ＶＯＵＴが上昇し、フォトカプラ２０４が発光可能となる。この動作を繰り返すことにより、過電圧状態において、出力電圧ＶＯＵＴが０Ｖより高いとある電圧レベルで平衡する。
アプリケーションによっては、停止期間において一次側のスイッチングを完全に停止し、出力電圧ＶＯＵＴを完全に０Ｖまで低下させたい場合もある。これが第２比較技術において生じうる問題点である。
図１１のＤＣ／ＤＣコンバータ２００Ａによれば、フォトカプラ２０４の発光素子には、補助電源回路２１０からの電源電圧ＶＣＣが供給される。電源電圧ＶＣＣは、出力電圧ＶＯＵＴより遅く低下するため、フォトカプラ２０４の順電流は、出力電圧ＶＯＵＴが０Ｖまで低下した後、電源電圧ＶＣＣが十分に小さくなるまで流れ続ける。これにより、停止期間において、スイッチングトランジスタＭ１のスイッチングを完全に停止し、出力電圧ＶＯＵＴをゼロＶまで低下させることができる。
（変形例）
図１４（ａ）、（ｂ）は、図１１の二次側コントローラ４００Ａの変形例（４００Ｂ，４００Ｃ）の回路図である。図１４（ａ）の二次側コントローラ４００Ｂにおいて、保護回路４２０Ｂは、オートリセット回路４２８を備える。オートリセット回路４２８もまた、電源ライン４０２の電圧ＶＣＣを受けて動作する。
オートリセット回路４２８は、タイマー回路を含み、保護回路４２０ＢがＯＶＰ状態となってから所定時間の経過後に、ラッチ回路４２４をリセットする。この変形例によれば、オートリセット回路４２８が測定する時間に応じて、停止期間を設定できる。
図１４（ｂ）の二次側コントローラ４００Ｃでは、保護回路４２０Ｃは、ヒステリシスコンパレータ４２３および保護トランジスタ４２６を含む。ヒステリシスコンパレータ４２３は、ＯＶＰピンの電圧ＶＣＣ’を、ＶＯＶＰとＶＵＶＬＯの二値で変化するしきい値電圧と比較し、比較結果に応じた異常検出信号ＳＯＶＰを生成する。この構成によれば、図１３の動作を実現できる。
（第２構成例）
図１５は、ＤＣ／ＤＣコンバータの第２構成例（２００Ｄ）を示す回路図である。ＤＣ／ＤＣコンバータ２００Ｄにおいて、二次側コントローラ４００Ｄには、フィードバック回路４１０、保護回路４２０に加えて、同期整流コントローラ３００Ｄが同一パッケージに収容されている。それらは同一の半導体基板（ダイ、チップ）に集積化されてもよいし、複数のダイに分割して集積化されてもよい。
ＳＯＵＲＣＥピンは、同期整流コントローラ３００Ｄのグランド端子である。ＧＡＴＥピンおよびＤＲＡＩＮピンは、同期整流トランジスタＭ２のゲートおよびドレインと結線される。同期整流コントローラ３００Ｄにもまた、電源ライン４０２から電源電圧ＶＣＣが供給される。図１４（ａ）、（ｂ）の変形例に係る二次側コントローラ４００Ｂ，４００Ｃに、同期整流コントローラ３００Ｄを内蔵してもよい。
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
（第１変形例）
保護回路４２０は、過電圧保護回路に限定されない。たとえば同期整流トランジスタＭ２がスイッチングできないスイッチング不能状態を検出し、スイッチング不能状態において活性化状態となり、フォトカプラ２０４の発光素子を駆動してもよい。たとえば保護回路４２０は、二次側コントローラ４００のＧＡＴＥピンのオープン異常を検出してもよいし、二次側コントローラ４００のＤＲＡＩＮピンのオープン異常を検出してもよい。
（第２変形例）
実施の形態では同期整流型のフライバックコンバータを例としたが、ダイオード整流型のフライバックコンバータにも本発明は適用可能である。また本発明は、ＬＬＣコンバータにも本発明は適用可能である。
（第３変形例）
給電経路４０４の構成は、図１０に示すようなダイオードには限定されず、ＳＨ＿ＯＵＴピンの電圧の方がＶＣＣピンの電圧より高いときにオン、そうでないときにオフするスイッチで構成してもよい。
（第４変形例）
上述の第２比較技術に関連した説明したように、異常状態において、出力電圧ＶＯＵＴがとある電圧レベルで安定化しても問題が生じないアプリケーションにおいては、図１１のフォトカプラ２０４の発光素子のアノードを、抵抗を介して出力ライン２０８と接続してもよい。
（第５変形例）
二次側コントローラ４００のＶＣＣピンに供給される電源電圧は、出力電圧ＶＯＵＴや図１１の補助電源回路２１０が生成した電圧に限定されない。たとえば、補助電源回路２１０を、出力電圧ＶＯＵＴを入力とする昇圧型のチャージポンプで構成し、その出力電圧をＶＣＣピンに供給してもよい。
なお、第１の実施の形態の任意の技術的特徴と、第２の実施の形態の任意の技術的特徴は、それらの阻害要因がない範囲において組み合わせることが可能であり、その組み合わせ技術も本発明の範囲に含まれる。
（用途）
続いて、第１、第２の実施の形態で説明したＤＣ／ＤＣコンバータ２００の用途を説明する。ＤＣ／ＤＣコンバータ２００は、ＡＣ／ＤＣコンバータ１００に用いることができる。図１６は、ＤＣ／ＤＣコンバータ２００を備えるＡＣ／ＤＣコンバータ１００の回路図である。
ＡＣ／ＤＣコンバータ１００は、フィルタ１０２、整流回路１０４、平滑キャパシタ１０６およびＤＣ／ＤＣコンバータ２００を備える。フィルタ１０２は、交流電圧ＶＡＣのノイズを除去する。整流回路１０４は、交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑キャパシタ１０６は、全波整流された電圧を平滑化し、直流電圧ＶＩＮを生成する。ＤＣ／ＤＣコンバータ２００は直流電圧ＶＩＮを受け、出力電圧ＶＯＵＴを生成する。
図１７は、ＡＣ／ＤＣコンバータ１００を備えるＡＣアダプタ８００を示す図である。ＡＣアダプタ８００は、プラグ８０２、筐体８０４、コネクタ８０６を備える。プラグ８０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体８０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、コネクタ８０６から電子機器８１０に供給される。電子機器８１０は、ラップトップコンピュータ、デジタルカメラ、デジタルビデオカメラ、携帯電話、携帯オーディオプレイヤなどが例示される。
図１８（ａ）、（ｂ）は、ＡＣ／ＤＣコンバータ１００を備える電子機器９００を示す図である。図１８（ａ）、（ｂ）の電子機器９００はディスプレイ装置であるが、電子機器９００の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、電源装置を内蔵する機器であればよい。
プラグ９０２は、図示しないコンセントから商用交流電圧ＶＡＣを受ける。ＡＣ／ＤＣコンバータ１００は、筐体９０４内に実装される。ＡＣ／ＤＣコンバータ１００により生成された直流出力電圧ＶＯＵＴは、同じ筐体９０４内に搭載される、マイコン、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路、デジタル回路などの負荷に供給される。
実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
Ｐ１…入力端子、Ｐ２…出力端子、Ｍ１…スイッチングトランジスタ、Ｍ２…同期整流トランジスタ、Ｃ１…出力キャパシタ、Ｔ１…トランス、Ｗ１…一次巻線、Ｗ２…二次巻線、１００…ＡＣ／ＤＣコンバータ、１０２…フィルタ、１０４…整流回路、１０６…平滑キャパシタ、２００…ＤＣ／ＤＣコンバータ、２０２…一次側コントローラ、２０４…フォトカプラ、２１０…補助電源回路、Ｄ２…ダイオード、Ｃ２…電源キャパシタ、４００…二次側コントローラ、４０２…電源ライン、４０４…給電経路、４１０…フィードバック回路、４１２…エラーアンプ、４１４…パストランジスタ、４２０…保護回路、４２１…異常検出回路、４２２…過電圧検出コンパレータ、４２３…ヒステリシスコンパレータ、４２４…ラッチ回路、４２６…保護トランジスタ、４２８…オートリセット回路、４３０…ＵＶＬＯ回路、３００…同期整流コントローラ、８００…ＡＣアダプタ、８０２…プラグ、８０４…筐体、８０６…コネクタ、８１０，９００…電子機器、９０２…プラグ、９０４…筐体。

Claims (31)

  1. 絶縁同期整流型のＤＣ／ＤＣコンバータであって、
    一次巻線および二次巻線を有するトランスと、
    前記トランスの一次巻線と接続されるスイッチングトランジスタと、
    前記トランスの二次巻線に流れる電流によって充電される出力キャパシタと、
    発光素子および受光素子を含むフォトカプラと、
    前記出力キャパシタに生ずる出力電圧に応じた検出電圧が基準電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
    前記フォトカプラの前記受光素子と接続され、前記受光素子の状態にもとづくフィードバック信号に応じて前記スイッチングトランジスタを制御する一次側コントローラと、
    異常状態を検出すると活性化し、前記発光素子を駆動する保護回路と、
    前記出力キャパシタとは別に設けられた電源キャパシタを含み、前記電源キャパシタに生ずる電源電圧を前記保護回路および前記フォトカプラの前記発光素子のアノードに供給する補助電源回路と、
    を備え、
    前記フィードバック回路は２次側コントローラに内蔵されており、
    前記２次側コントローラは、前記フィードバック回路に加えて、
    前記フォトカプラの前記発光素子と接続されるべき制御出力ピンと、
    前記電源電圧を受けるべき電源ピンと、
    前記ＤＣ／ＤＣコンバータの出力電圧に応じた検出電圧を受けるべき制御入力ピンと、
    前記制御出力ピンから前記電源ピンへと給電するための給電経路と、
    を備え、
    前記フィードバック回路は、前記検出電圧と基準電圧の誤差を増幅し、前記誤差に応じた電流を前記フォトカプラの前記発光素子に供給することを特徴とするＤＣ／ＤＣコンバータ。
  2. 前記保護回路は、
    異常状態を検出すると、リセットされるまで異常検出信号のアサート状態を維持する異常検出回路と、
    前記異常検出信号のアサート状態においてオン状態となるトランジスタと、
    を含み、前記異常検出回路に前記電源電圧が供給されることを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
  3. 前記異常検出信号は、前記電源電圧が解除しきい値を下回るとネゲートされることを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
  4. 前記異常検出信号は、そのアサート後、所定時間経過後にネゲートされることを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
  5. 前記保護回路は、過電圧保護回路であることを特徴とする請求項１から４のいずれかに記載のＤＣ／ＤＣコンバータ。
  6. 前記補助電源回路は、前記出力キャパシタから前記電源キャパシタへの充電経路をさらに含むことを特徴とする請求項１から５のいずれかに記載のＤＣ／ＤＣコンバータ。
  7. 前記充電経路は、前記ＤＣ／ＤＣコンバータの出力ラインから前記電源キャパシタに向かう電流を許容し、逆向きの電流を阻止する整流素子を含むことを特徴とする請求項６に記載のＤＣ／ＤＣコンバータ。
  8. 前記充電経路は、アノードが前記ＤＣ／ＤＣコンバータの出力ライン側、カソードが前記電源キャパシタ側となる向きで設けられたダイオードを含むことを特徴とする請求項６または７に記載のＤＣ／ＤＣコンバータ。
  9. 前記給電経路は、整流素子を含むことを特徴とする請求項１から８のいずれかに記載のＤＣ／ＤＣコンバータ。
  10. 前記給電経路は、アノードが前記制御出力ピン側、カソードが前記電源ピン側となる向きで設けられたダイオードを含むことを特徴とする請求項１から９のいずれかに記載のＤＣ／ＤＣコンバータ。
  11. 前記保護回路は、前記２次側コントローラに内蔵されており、
    前記保護回路の少なくとも一部に、前記電源ピンの前記電源電圧が供給されることを特徴とする請求項１から１０のいずれかに記載のＤＣ／ＤＣコンバータ。
  12. 前記保護回路は、過電圧状態を検出すると、リセットされるまでの間、前記発光素子を駆動する状態を維持するよう構成され、
    前記電源ピンに供給される前記電源電圧は、前記ＤＣ／ＤＣコンバータの停止状態において、前記出力電圧よりも遅く低下することを特徴とする請求項１１に記載のＤＣ／ＤＣコンバータ。
  13. 前記保護回路は、
    前記過電圧状態を検出すると、異常検出信号をアサートする過電圧検出コンパレータと、
    前記異常検出信号をラッチするラッチ回路と、
    前記発光素子と接続され、前記ラッチ回路の出力に応じてオン状態となる保護トランジスタと、
    を含むことを特徴とする請求項１２に記載のＤＣ／ＤＣコンバータ。
  14. 前記保護回路は、
    監視対象の電圧が上側のしきい値を超えると異常検出信号をアサートし、前記監視対象の電圧が下側のしきい値を下回ると異常検出信号をネゲートするヒステリシスコンパレータと、
    前記発光素子と接続され、前記異常検出信号に応じてオン状態となる保護トランジスタと、
    を含むことを特徴とする請求項１２に記載のＤＣ／ＤＣコンバータ。
  15. 前記フィードバック回路は、
    前記検出電圧と前記基準電圧の誤差を増幅するエラーアンプと、
    前記制御出力ピンと接続され、前記エラーアンプの出力信号に応じて駆動されるパストランジスタと、
    を含むことを特徴とする請求項１から１４のいずれかに記載のＤＣ／ＤＣコンバータ。
  16. 前記ＤＣ／ＤＣコンバータの二次側の同期整流トランジスタを駆動する同期整流コントローラは、前記２次側コントローラと同一パッケージに収容されることを特徴とする請求項１から１５のいずれかに記載のＤＣ／ＤＣコンバータ。
  17. 前記フォトカプラの前記発光素子のカソードと前記保護回路の電源ラインの間に設けられた整流素子をさらに備えることを特徴とする請求項１から１６のいずれかに記載のＤＣ／ＤＣコンバータ。
  18. 絶縁同期整流型のＤＣ／ＤＣコンバータであって、
    一次巻線および二次巻線を有するトランスと、
    前記トランスの一次巻線と接続されるスイッチングトランジスタと、
    前記トランスの二次巻線に流れる電流によって充電される出力キャパシタと、
    発光素子および受光素子を含むフォトカプラと、
    前記出力キャパシタに生ずる出力電圧に応じた検出電圧が基準電圧に近づくように、前記フォトカプラの前記発光素子を駆動するフィードバック回路と、
    前記フォトカプラの前記受光素子と接続され、前記受光素子の状態にもとづくフィードバック信号に応じて前記スイッチングトランジスタを制御する一次側コントローラと、
    異常状態を検出すると活性化し、前記発光素子を駆動する保護回路と、
    前記出力キャパシタとは別に設けられた電源キャパシタを含み、前記電源キャパシタに生ずる電源電圧を前記保護回路および前記フォトカプラの前記発光素子のアノードに供給する補助電源回路と、
    前記フォトカプラの前記発光素子のカソードと前記保護回路の電源ラインの間に設けられた整流素子と、
    を備えることを特徴とするＤＣ／ＤＣコンバータ。
  19. 前記電源電圧は、前記ＤＣ／ＤＣコンバータの停止状態において、前記出力電圧よりも遅く低下することを特徴とする請求項１７または１８に記載のＤＣ／ＤＣコンバータ。
  20. 前記フォトカプラの前記発光素子のアノードには、前記補助電源回路からの前記電源電圧が供給されていることを特徴とする請求項１９に記載のＤＣ／ＤＣコンバータ。
  21. 前記整流素子はダイオードであることを特徴とする請求項１７から２０のいずれかに記載のＤＣ／ＤＣコンバータ。
  22. 前記保護回路は、
    異常状態を検出すると、リセットされるまで異常検出信号のアサート状態を維持する異常検出回路と、
    前記異常検出信号のアサート状態においてオン状態となるトランジスタと、
    を含み、前記異常検出回路に前記電源電圧が供給されることを特徴とする請求項１７から２１のいずれかに記載のＤＣ／ＤＣコンバータ。
  23. 前記異常検出信号は、前記電源電圧が解除しきい値を下回るとネゲートされることを特徴とする請求項２２に記載のＤＣ／ＤＣコンバータ。
  24. 前記異常検出信号は、そのアサート後、所定時間経過後にネゲートされることを特徴とする請求項２２に記載のＤＣ／ＤＣコンバータ。
  25. 前記保護回路は、過電圧保護回路であることを特徴とする請求項１７から２４のいずれかに記載のＤＣ／ＤＣコンバータ。
  26. 前記補助電源回路は、前記出力キャパシタから前記電源キャパシタへの充電経路をさらに含むことを特徴とする請求項１７から２５のいずれかに記載のＤＣ／ＤＣコンバータ。
  27. 前記充電経路は、前記ＤＣ／ＤＣコンバータの出力ラインから前記電源キャパシタに向かう電流を許容し、逆向きの電流を阻止する整流素子を含むことを特徴とする請求項２６に記載のＤＣ／ＤＣコンバータ。
  28. 前記充電経路は、アノードが前記ＤＣ／ＤＣコンバータの出力ライン側、カソードが前記電源キャパシタ側となる向きで設けられたダイオードを含むことを特徴とする請求項２６または２７に記載のＤＣ／ＤＣコンバータ。
  29. 負荷と、
    商用交流電圧を全波整流するダイオード整流回路と、
    前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
    前記直流入力電圧を降圧して負荷に供給する請求項１から２８のいずれかに記載のＤＣ／ＤＣコンバータと、
    を備えることを特徴とする電子機器。
  30. 商用交流電圧を全波整流するダイオード整流回路と、
    前記ダイオード整流回路の出力電圧を平滑化し、直流入力電圧を生成する平滑キャパシタと、
    前記直流入力電圧を降圧して負荷に供給する請求項１から２８のいずれかに記載のＤＣ／ＤＣコンバータと、
    を備えることを特徴とする電源アダプタ。
  31. 絶縁同期整流型のＤＣ／ＤＣコンバータの制御方法であって、
    トランスの一次巻線と接続されるスイッチングトランジスタを制御するステップと、
    トランスの二次巻線に流れる電流を整流して出力キャパシタを充電し、出力電圧を生成するステップと、
    前記出力キャパシタとは別に設けられた電源キャパシタによって電源電圧を生成するステップと、
    前記電源電圧を、フォトカプラの発光素子を駆動する二次側コントローラおよび前記発光素子のカソードに供給するステップと、
    異常状態を検出すると、前記発光素子を駆動する状態を維持するステップと、
    を備え、
    前記二次側コントローラへの前記電源電圧の給電が遮断されたときに、前記フォトカプラの前記発光素子のカソードから、前記二次側コントローラに給電するステップをさらに備えることを特徴とする方法。
JP2017216050A 2016-12-16 2017-11-09 絶縁同期整流型ｄｃ／ｄｃコンバータ、電源アダプタおよび電子機器、ｄｃ／ｄｃコンバータの制御方法 Active JP7002919B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201711337490.4A CN108206635B (zh) 2016-12-16 2017-12-14 Dc/dc转换器及其控制方法、电源适配器及电子设备
US15/845,424 US10075084B2 (en) 2016-12-16 2017-12-18 Isolated synchronous rectification-type DC/DC converter
US16/100,467 US10483863B2 (en) 2016-12-16 2018-08-10 Isolated synchronous rectification-type DC/DC converter

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016244701 2016-12-16
JP2016244702 2016-12-16
JP2016244701 2016-12-16
JP2016244702 2016-12-16

Publications (2)

Publication Number Publication Date
JP2018102113A JP2018102113A (ja) 2018-06-28
JP7002919B2 true JP7002919B2 (ja) 2022-01-20

Family

ID=62714594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017216050A Active JP7002919B2 (ja) 2016-12-16 2017-11-09 絶縁同期整流型ｄｃ／ｄｃコンバータ、電源アダプタおよび電子機器、ｄｃ／ｄｃコンバータの制御方法

Country Status (1)

Country Link
JP (1) JP7002919B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111220893B (zh) * 2020-03-24 2024-06-07 上海泽丰半导体科技有限公司 一种电源子板和测试机
CN114567155B (zh) * 2022-04-29 2022-07-08 深圳英集芯科技股份有限公司 电源适配器、过流保护电路及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130975A (ja) 2007-11-20 2009-06-11 Canon Inc 電源装置
JP2014195362A (ja) 2013-03-28 2014-10-09 Hitachi Koki Co Ltd 充電装置
JP2016163533A (ja) 2015-03-05 2016-09-05 ローム株式会社 絶縁型のｄｃ／ｄｃコンバータおよびそのフィードバック回路、それを用いた電源装置、電源アダプタおよび電子機器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060863A (ja) * 2010-09-13 2012-03-22 Sharp Corp スイッチング電源装置
JP6554325B2 (ja) * 2014-08-01 2019-07-31 ローム株式会社 絶縁同期整流型ｄｃ／ｄｃコンバータおよびそのフィードバック回路、その同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009130975A (ja) 2007-11-20 2009-06-11 Canon Inc 電源装置
JP2014195362A (ja) 2013-03-28 2014-10-09 Hitachi Koki Co Ltd 充電装置
JP2016163533A (ja) 2015-03-05 2016-09-05 ローム株式会社 絶縁型のｄｃ／ｄｃコンバータおよびそのフィードバック回路、それを用いた電源装置、電源アダプタおよび電子機器

Also Published As

Publication number Publication date
JP2018102113A (ja) 2018-06-28

Similar Documents

Publication Publication Date Title
US10483863B2 (en) Isolated synchronous rectification-type DC/DC converter
US8508151B2 (en) Power unit and lighting apparatus
JP6554325B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータおよびそのフィードバック回路、その同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP5984999B2 (ja) Ｄｃ／ｄｃコンバータ、それを用いた電源装置
JP6469481B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータ、２次側コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP6878156B2 (ja) Ｄｃ／ｄｃコンバータ、同期整流コントローラ、電源アダプタおよび電子機器
JP6723038B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータ、同期整流回路、電源アダプタおよび電子機器、制御方法
US9763295B2 (en) Switching converter and lighting device using the same
US8717781B2 (en) Direct current/direct current converter, and power supply apparatus and electronic device using the same
US20160261202A1 (en) Isolated dc/dc converter, feedback circuit thereof, power supply device, power supply adaptor, and electronic device using the same
JP5952809B2 (ja) 非絶縁降圧スイッチングレギュレータおよびその制御回路、電子機器、ａｃアダプタ
JP2011130543A (ja) 電源回路及び照明装置
JP7002919B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータ、電源アダプタおよび電子機器、ｄｃ／ｄｃコンバータの制御方法
JP6247469B2 (ja) Ａｃ／ｄｃコンバータおよびその制御回路、電源アダプタおよび電子機器
JP6732513B2 (ja) Ｄｃ／ｄｃコンバータおよび電源アダプタおよび電子機器
JP6842252B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータ、その保護方法、電源アダプタおよび電子機器
JP6514916B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータ、２次側モジュール、それを用いた電源装置、電源アダプタおよび電子機器
JP6514910B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP6983024B2 (ja) 絶縁型のｄｃ／ｄｃコンバータ、その一次側コントローラ、電源アダプタおよび電子機器
JP6239242B2 (ja) 半導体照明用電源制御回路、半導体集積回路、および、半導体照明用電源
JP2019022303A (ja) Ｄｃ／ｄｃコンバータおよびその制御回路
JP2004104849A (ja) スイッチング電源装置
JP6072881B2 (ja) Ｄｃ／ｄｃコンバータならびにそれを用いた電源装置および電子機器
JP2006060978A (ja) 電源制御用半導体集積回路およびスイッチング電源装置
JP2004166319A (ja) Ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211228

R150 Certificate of patent or registration of utility model

Ref document number: 7002919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150