JP7000809B2 - 降圧チョッパ回路 - Google Patents
降圧チョッパ回路 Download PDFInfo
- Publication number
- JP7000809B2 JP7000809B2 JP2017219176A JP2017219176A JP7000809B2 JP 7000809 B2 JP7000809 B2 JP 7000809B2 JP 2017219176 A JP2017219176 A JP 2017219176A JP 2017219176 A JP2017219176 A JP 2017219176A JP 7000809 B2 JP7000809 B2 JP 7000809B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- switching element
- series circuit
- power supply
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
- H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
- H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
- H02M1/007—Plural converter units in cascade
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/322—Means for rapidly discharging a capacitor of the converter for protecting electrical components or for preventing electrical shock
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/32—Means for protecting converters other than automatic disconnection
- H02M1/325—Means for protecting converters other than automatic disconnection with means for allowing continuous operation despite a fault, i.e. fault tolerant converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/072—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps adapted to generate an output voltage whose value is lower than the input voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P2201/00—Indexing scheme relating to controlling arrangements characterised by the converter used
- H02P2201/11—Buck converter, i.e. DC-DC step down converter decreasing the voltage between the supply and the inverter driving the motor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
この電力変換装置は、三相整流回路の出力側に3レベルの降圧チョッパ回路を接続し、この降圧チョッパ回路の出力側にインバータを介してモータが接続されている。降圧チョッパ回路は、三相整流回路の正極側電線と負極側電線との間に第1及び第2のコンデンサが直列に接続され、これら第1のコンデンサと並列にスイッチング素子及びダイオードの第1直列回路が接続され、第2のコンデンサと並列にダイオード及びスイッチング素子の第2直列回路が接続されている。第1直列回路のスイッチング素子及びダイオードの接続点にリアクトルの一端が接続され、このリアクトルの他端と第2直列回路のダイオード及びスイッチング素子の接続点との間に出力コンデンサが接続されている。
このような昇圧チョッパ回路のコンデンサの耐圧破壊を防止するために特許文献2に記載されている直流-直流変換装置が提案されている。
そこで、本発明は上述した引用文献1に係る発明の課題に着目してなされたものであり、スイッチング素子を含む直列回路に短絡故障が生じたときに、コンデンサの耐圧破壊を防止することができる降圧チョッパ回路及びこれを使用した電力変換装置を提供することを目的としている。
直流電源の正極に接続した正極側電源線と直流電源の負極に接続された負極側電源線と、正極側電源線及び負極側電源線の間で正極側電源線に接続された第1コンデンサ及び負極側電源線に接続された第2コンデンサのコンデンサ直列回路と、正極側電源線に接続された第1スイッチング素子と第1ダイオードとが直列に接続され、第1コンデンサと並列に接続された第1直列回路と、第2ダイオード及び負極側電源線に接続された第2スイッチング素子が直列に接続され、第2コンデンサと並列に接続された第2直列回路と、第1直列回路の第1スイッチング素子及び第1ダイオードの接続点に一端が接続されたチョッパリアクトルと、チョッパリアクトルの他端と第2直列回路の第2ダイオードと第2スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路である。この降圧チョッパ回路は、第1直列回路が短絡状態となったときに昇圧される第2コンデンサに対して少なくとも一部が第2直列回路に形成される第1バイパス電流路と、第2直列回路が短絡状態となったときに昇圧される第1コンデンサに対して少なくとも一部が第1直列回路に形成される第2バイパス電流路を備えている。
また、以下に示す実施の形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
電力変換装置は、図1に示すように、直流電源11と、DC-DCコンバータを構成する降圧チョッパ回路12と、インバータ13と、例えばモータで構成される負荷14とを備えている。
また、降圧チョッパ回路12は、入力側正極電線Lip及び入力側負極電線Lin間に、第1コンデンサC1及び第2コンデンサC2と並列に第1直列回路SC1及び第2直列回路SC2が接続されている。第1直列回路SC1は、入力側正極電線Lipに接続された第1半導体スイッチング素子SW1と逆接続の第1ダイオードD1とが直列に接続されている。第2直列回路SC2は、第1直列回路SC1のCの第2コンデンサC2と並列に接続された第2ダイオードD2と第2半導体スイッチング素子SW2とが直列に接続されている。ここで、第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2は、例えばMOSFETで構成されている。
第1コンデンサC1及び第2コンデンサC2には、それぞれ端子間電圧Vc1及びVc2を検出する第1電圧センサSV1及び第2電圧センサSV2が設けられ、これら第1電圧センサSV1及び第2電圧センサSV2で検出した端子間電圧Vc1及びVc2が制御装置24に供給されている。
直流電源11から出力される直流電圧が降圧チョッパ回路12で所定電圧に降圧されてインバータ13に供給され、このインバータ13で直流電圧を例えば三相交流電圧に変換して負荷である三相モータ14に供給して、三相モータ14を駆動する。
このとき、降圧チョッパ回路12では、先ず、制御装置24によって第1半導体スイッチング素子SW1がオン状態に制御され、且つ第2半導体スイッチング素子SW2がオン状態に制御される。これにより、第1コンデンサC1から1半導体スイッチング素子SW1、チョッパリアクトル23、出力コンデンサCo、第2半導体スイッチング素子SW2第2コンデンサC2を通じて第1コンデンサC1に戻る電流路が形成される。
さらに、制御装置24によって、第1半導体スイッチング素子SW1がオフ状態に制御され、且つ第2半導体スイッチング素子SW2がオン状態に制御されると、第2コンデンサC2から第1ダイオードD1、チョッパリアクトル23、出力コンデンサCo、第2半導体スイッチング素子SW2を通じて第2コンデンサC2に戻る電流路が形成される。
これによって、出力コンデンサCoの正極の電圧値が第1コンデンサC1の電圧値と第2コンデンサC2の電圧値との合計値よりも小さくなるように、第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2のオンオフ動作が繰り返され、オンオフの時比率の大きさ、すなわちデューティ比が制御される。
しかしながら、降圧チョッパ回路12では、片側の直列回路、例えば第1直列回路SC1の第1半導体スイッチング素子SW1と第1ダイオードD1とが電圧サージなどで短絡故障したとき、通常の対策として、インバータ13の半導体スイッチング素子をオフすることにより負荷となる三相モータ14を降圧チョッパ回路12から切り離し、降圧チョッパ回路12のもう一方の第2直列回路SC2の第2半導体スイッチング素子SW2をオフ状態とする操作を行う。
しかしながら、ヒューズの溶断には大きな電流が必要であり、また、時間が掛かるため、先に第2コンデンサC2の電圧が上昇してしまう。一方、電流遮断装置で遮断するには、フィルタリアクトル22のインダクタンスが大きなために、速い遮断を行うことができない。すなわち、速い遮断を行った場合には、半導体スイッチング素子などではオフサージを生じて破壊され、短絡故障となった場合には、直列共振電流を遮断することができなくなってしまうことから、遮断もゆっくりとしたものとする必要がある。また、機械的な接触遮断装置で直列共振電流を遮断してコンデンサC2の耐圧破壊を防ぐことは困難である。したがって、直列共振電流の遮断によって第2コンデンサC2の耐圧破壊を防止することはできない。
そして、ダイオードD2のカソード電圧が第2コンデンサC2の耐圧より低い電圧に達するとダイオードD2が降伏して、ダイオードD2及び第2半導体スイッチング素子SW2を通じる電流路が形成される(図示せず)。このため、第2コンデンサC2と並列に第1バイパス電流路が形成されるので、第2コンデンサC2の昇圧が停止されるとともに第2コンデンサC2の放電が開始される。
逆に、第2直列回路SC2が短絡故障した場合には、第1直列回路CS1の半導体スイッチング素子SW1をオン状態に制御することにより、第1コンデンサC1の昇圧を第1ダイオードで保持する。そして、第1ダイオードD1のカソード電圧が第1コンデンサの耐圧より低い電圧に達すると、第1ダイオードD1が降伏して第1直列回路SC1が短絡状態となり、第1コンデンサC1と並列に第2バイパス電流路が形成される。このため、第1コンデンサC1の昇圧が停止されるとともに放電が開始される。
このように、第1実施形態では、第1コンデンサC1の耐圧に対して、第1ダイオードD1の耐圧を低く設定する。また、第2コンデンサC2の耐圧に対して、第2ダイオードD2の耐圧を低く設定する。これと同時に、第1直列回路SC1(又は第2直列回路SC2)に短絡故障が発生した場合に、第2直列回路SC2の第2半導体スイッチング素子SW2(又は第1直列回路SC1の第1半導体スイッチング素子SW1)をオン状態とする。
このとき、降伏させる第1ダイオードD1及び第2ダイオードD2を加工の容易なワイドバンドギャップ半導体以外の半導体で構成することにより、コンデンサC1及びC2の耐圧より低い耐圧を容易に設定することができる。
この第2実施形態では、コンデンサに対するバイパス電流路の形成を変更したものである。
第2実施形態では、第1直列回路SC1がワイドバンドギャップ半導体素子で構成された第1半導体スイッチング素子SW1と、同様にワイドバンドギャップ半導体素子で構成された逆流防止用の第1ダイオードD1とで直列回路を構成している。
バイパス用半導体スイッチング素子SWB1及びバイパス用ダイオードDB1は、ワイドバンドギャップ半導体素子以外の半導体素子で構成されている。また、バイパス用ダイオードDB1は、第1ダイオードD1の耐圧及び第1コンデンサC1の耐圧より低い耐圧に設定されている。
また、第2直列回路SC2は、第2半導体スイッチング素子SW2と並列に接続されたバイパス用半導体スイッチング素子SWB2と、第2ダイオードD2と並列に接続されたバイパス用ダイオードDB2とを備えている。
ここで、第1ダイオードD1及び第2ダイオードD2と、バイパス用ダイオードDB1及びDB2とは異なるパッケージに収容されている。第1ダイオードD1と第2ダイオードD2も異なるパッケージに収容されている。
この第2実施形態によると、第1直列回路SC1及び第2直列回路SC2に短絡故障を生じていない正常状態では、制御装置24によって、第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2がオンオフ制御される。これにより、出力コンデンサCoから第1コンデンサC1の電圧値及び第2コンデンサの電圧値の合計値より低くなるように降圧した直流電圧がインバータ13に出力される。
このため、制御装置24で、端子間電圧Vc2(又はVc1)が予め設定した設定電圧以上となると、インバータ13の各半導体スイッチング素子をオフ状態としてインバータ13及び三相モータ14を降圧チョッパ回路12から切り離す。これと同時に、制御装置24は、第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2をオフ状態に制御するとともに、バイパス用半導体スイッチング素子SWB1及びSWB2(又はSWBのみ)をオン状態に制御する。
このため、第2直列回路SC2が導通状態なることにより、第2コンデンサC2に対して並列な第1バイパス電流路が形成される。したがって、第2コンデンサC2の昇圧が停止されるとともに第2コンデンサC2の放電が開始される。
同様に、第2直列回路SC2が短絡故障した場合には、第1直列回路CS1のバイパス用半導体スイッチング素子SWB1をオン状態に制御することにより、第1コンデンサC1の昇圧をバイパス用ダイオードDB1で保持する。そして,バイパス用ダイオードDB1のカソード電圧が第1コンデンサの耐圧より低い耐圧に達すると、バイパス用ダイオードDB1が降伏して第1直列回路SC1が短絡状態となり、第1コンデンサC1と並列に第2バイパス電流路が形成される。このため、第1コンデンサC1の昇圧が停止されるとともに放電が開始される。
このように、第2実施形態では、第1コンデンサC1及び第2コンデンサC2の耐圧に対して、バイパス用ダイオードDB1及びDB2の耐圧を低く設定する。これと同時に、第1直列回路SC1(又は第2直列回路SC2)に短絡故障が発生した場合に、第2直列回路SC2のバイパス用スイッチング素子SWB2(又は第1直列回路SC1のバイパス用半導体スイッチング素子SWB1)をオン状態とする。
このとき、降伏させるバイパス用ダイオードDB1及びDB2をワイドバンドギャップ半導体以外の加工の容易な半導体で構成することにより、コンデンサC1及びC2の耐圧より低い耐圧を容易に設定することができる。
また、降伏させるバイパス用ダイオードDB1及びDB2は、ワイドバンドギャップ半導体素子で構成される第1ダイオードD1及び第2ダイオードD2とは異なるパッケージに収容しているので、バイパス用ダイオードDB1又はDB2の交換時に第1ダイオードD1又は第2ダイオードD2を交換せずに済む利点がある。
この第3実施形態では、前述した第2の実施形態において、双方向コンバータとして動作可能な構成としたものである。
すなわち、第3実施形態では、図5に示すように、第1直列回路SC1では、第1半導体スイッチング素子SW1と並列に昇圧用ダイオードDBo1を逆並列に接続している。また、第1ダイオードD1と並列に昇圧用半導体スイッチング素子SWBo1を接続している。
ここで、昇圧用半導体スイッチング素子SWBo1及びSWBo2の耐圧は第1コンデンサC1及び第2コンデンサC2の耐圧より低くなるように設定されている。昇圧用ダイオードDBo1及びDBo2の化学組成は、ワイドバンドギャップ半導体であっても、それ以外であってもよく、パッケージは、第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2と同じであっても、別であってもよい。
この降圧チョッパとして動作させる場合には、第1直列回路SC1(又は第2直列回路SC2)が短絡故障したときに、第2半導体スイッチング素子SW2(又は第1半導体スイッチング素子SW1)をオン状態とし、昇圧用半導体スイッチング素子SWBo2(又はSWBo1)を降伏させて第2コンデンサC2(又は第1コンデンサC1)に対する第1バイパス流路(又は第2バイパス電流路)を形成することができる。
したがって、第1コンデンサC1の昇圧が停止されるとともに、放電が開始され、第1コンデンサC1の耐圧破壊が防止される。
このとき、第2コンデンサC2の端子間電圧Vc2が電圧センサSV2で検出され、検出された端子間電圧Vc2が制御装置24へ供給される。この制御装置24で、端子間電圧Vc2が予め設定した設定電圧を超えると、第2直列回路SC2が短絡故障であることを検出し、第2直列回路SC2の昇圧用半導体スイッチング素子SWBo2をオン状態に制御する。
したがって、第2コンデンサC2の昇圧が停止されるとともに、放電が開始され、第2コンデンサC2の耐圧破壊が防止される。
この第3の実施形態によると、入力側及び出力側を入れ替え可能な双方向コンバータの昇圧用半導体スイッチング素子SWBo1又はSWBo2を使用して第1コンデンサC1又は第2コンデンサC2のバイパス電流路を形成するので、前述した第1実施形態又は第2実施形態と同様の作用効果を得ることができる。
この第4実施形態では、前述した第1実施形態において第1ダイオード及び第2ダイオードにバイパス電流路を形成するようにしたものである。
すなわち、第4実施形態では、図6に示すように、前述した第1実施形態において、第1ダイオードD1と並列にバイパス用半導体スイッチング素子SWB3を接続し、第2ダイオードD2にも並列にバイパス用半導体スイッチング素子SWB4を接続した構成を有する。
その他の構成は第1実施形態と同様の構成を有し、図1との対応部分には同一符号を付し、その詳細説明はこれを省略する。
また、降圧チョッパ動作中に、第1直列回路SC1(又は第2直列回路SC2)に短絡故障が発生すると、第2コンデンサC2(又は第1コンデンサC1)が昇圧される。
第1直列回路SC1(又は第2直列回路SC2)の短絡故障時に、第2コンデンサC2(又は第1コンデンサC1)を耐圧破壊から保護するために、第2半導体スイッチング素子SW2及びバイパス用半導体スイッチング素子SWB4(又は第1半導体スイッチング素子SW1及びバイパス用半導体スイッチング素子SWB3)が耐圧破壊される。
次に、本発明の第5実施形態について図6を伴って説明する。
この第5実施形態では、前述した第4実施形態において、直列回路のバイパス電流経路の形成方法を変更したものである。
そして、制御装置24では、第1直列回路SC1(又は第2直列回路SC2)に短絡故障が発生したことを検出したときに、第2半導体スイッチング素子SW2(又は第1半導体スイッチング素子SW1)をオフ状態に制御する。
なお、第1ダイオードD1(又は第2ダイオードD2)の代わりに並列するバイパス用半導体スイッチング素子SWB3(又はSWB4)が短絡故障した場合も第1直列回路SC1(又は第2直列回路SC2)が短絡状態となることに変わりはないので、上記と同様の動作で第2コンデンサC2(又は第1コンデンサC1)の耐圧破壊を防止することができる。
次に、本発明の第6実施形態について図7を伴って説明する。
この第6実施形態は、短絡故障が発生してコンデンサの耐圧破壊を防止する際に、通常動作を行う素子の耐圧破壊を防止するようにしたものである。
すなわち、第6実施形態では、図7に示すように、前述した第4実施形態の構成において、第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2と並列にワイドバンドギャップ半導体以外の廉価な半導体スイッチング素子であるバイパス用半導体スイッチング素子SWB5及びSWB6を接続した構成を有する。これらバイパス用半導体スイッチング素子SWB3~SWB6の耐圧は、通常の降圧チョッパ動作時の第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2や第1ダイオードD1及び第2ダイオードD2の電圧サージで到達する電圧よりも高い耐圧を有し、通常の降圧チョッパ動作時には支障がないように設定されている。
なお、バイパス用半導体スイッチング素子SWB3~SWB6は、ゲート端子が制御装置24に接続されて、通常の降圧チョッパ動作時には、全てオフ状態に制御され、第1直列回路SC1(又は第2直列回路SC2)の短絡故障を検出したときに、バイパス用半導体スイッチング素子SWB4及びSWB6(又はSWB3及びSWB5)をオン状態に制御する。
この降圧チョッパの開始時又は動作中に、第1直列回路SC1(又は第2直列回路SC2)に短絡故障が発生すると前述した第1~第5の実施形態と同様に第2コンデンサC2(又は第1コンデンサC1)が直列共振電流によって昇圧される。
なお、第1半導体スイッチング素子SW1(又は第2半導体スイッチング素子SW2)又は第1ダイオードD1(又は第2ダイオードD2)の代わりに並列するバイパス用半導体スイッチング素子SWB3又はSWB5(若しくはSWB4又はSWB6)が短絡故障した場合も第1直列回路SC1(又は第2直列回路SC2)が短絡状態となることに変わりはないので、上記と同様の動作で第2コンデンサC2(又は第1コンデンサC1)の耐圧破壊を防止することができる。
この第7実施形態は、第1直列回路及び第2直列回路に跨がってコンデンサのバイパス流路を形成するようにしたものである。
すなわち、第7実施形態では、図8に示すように、前述した第1の実施形態において、第1直列回路SC1の第1半導体スイッチング素子SW1及び第1ダイオードD1の接続点と、第2直列回路SC2の第2半導体スイッチング素子SW2及び第2ダイオードD2の接続点との間にバイパス用半導体スイッチング素子SWB7が接続された構成を有する。
バイパス用半導体スイッチング素子SWB7は、ゲート端子が制御装置24に接続され、通常の降圧チョッパ動作時にはオフ状態に制御され、第1直列回路SC1又は第2直列回路SC2の短絡故障を検出したときに、オン状態に制御される。
この第7実施形態によると、通常の降圧チョッパ動作時にはバイパス用半導体スイッチング素子SWB7がオフ状態に制御されるので、前述した第1実施形態と全く同一の構成となり、第1実施形態と同様の動作を行う。
この第2コンデンサC2(又は第1コンデンサC1)の端子間電圧Vc2(又はVc1)が電圧センサSV2(又はSV1)で検出されて制御装置24に供給される。この制御装置24は、端子間電圧Vc2(又はVc1)が予め設定した設定値以上となって、第1直列回路SC1(又は第2直列回路SC2)で短絡故障が発生したことを検出すると、バイパス用半導体スイッチング素子SWB7と第2半導体スイッチング素子SW2(又は第1半導体スイッチング素子SW1)をオン状態に制御する。
この第7実施形態では、バイパス用半導体スイッチング素子SWB7は、通常の降圧チョッパ動作では使用しない素子であるため、高性能なチョッパ用途の第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2とは別の、安価な半導体を使用することができる。しかも、第1コンデンサC1及び第2コンデンサC2に対するバイパス電流路を共通のバイパス用半導体スイッチング素子SWB7で形成することができ、少ない半導体素子数でバイパス流路を形成することができる。
この第8実施形態では、上記第7実施形態のバイパス用半導体スイッチング素子をバイパス用ダイオードに置換したものである。
すなわち、第8実施形態では、図9に示すように、第7実施形態におけるバイパス用半導体スイッチング素子SWB7を省略し、これに代えてバイパス用ダイオードDB3を第1ダイオードD1及び第2ダイオードD2と並列に接続した構成を有する。ここで、バイパス用ダイオードDB3の耐圧は、通常の降圧チョッパ動作時の第1ダイオードD1及び第2ダイオードD2の電圧サージで到達する電圧よりも高い耐圧となるが第1コンデンサC1及び第2コンデンサC2の耐圧よりは低く設定されている。このため、通常の降圧チョッパ動作には支障がない。
この第8実施形態によると、通常の降圧チョッパ動作において、第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2をともにオフ状態とする場合には、チョッパリアクトル23を流れる電流は出力コンデンサCoとの共振によって流れ続けようとする。このため、バイパス用ダイオードDB3に順方向電流が流れ、第1半導体スイッチング素子SW1又は第2半導体スイッチング素子SW2がオン状態となるときに逆回復電流が流れる。第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2をともにオフ状態とするような運転が無い場合、つまり、出力電圧が第1コンデンサC1(又は第2コンデンサC2)の電圧よりも大きな範囲での運転の場合にはバイパス用ダイオードDB3には電流が流れず、運転に影響しない。
この状態では、バイパス用ダイオードDB3には電流が流れないので、第1直列回路SC1(又は第2直列回路SC2)を介して第2コンデンサC2(又は第1コンデンサC1)に直列共振電流が供給される。このため、第2コンデンサC2(又は第1コンデンサC1)の端子間電圧Vc2(又はVc1)が昇圧される。
このとき、第2半導体スイッチング素子SW2(又は第1半導体スイッチング素子SW1)は第2コンデンサC2(又は第1コンデンサC1)の電荷を放電するために、短絡耐量を超えて短絡破壊する場合がある。しかしながら、第2半導体スイッチング素子SW2(又は第1半導体スイッチング素子SW1)の破壊時のエネルギはコンデンサの破壊時のエネルギより遥かに小さいので、これを許容することができる。
この第8実施形態でも第7実施形態と同様に1つのバイパス用ダイオードDB3で第1コンデンサC1及び第2コンデンサC2に対するバイパス電流路を形成することができる。
次に、本発明の第9実施形態について図10を伴って説明する。
この第9実施形態では、第1直列回路及び第2直列回路にバイパス電流路を形成する場合に代えてコンデンサと並列に新たなバイパス電流路を形成するようにしたものである。
そして、バイパス用半導体スイッチング素子SWB8及びSWB9はゲートが制御装置24に接続され、通常の降圧チョッパ動作時にはオフ状態に制御され、第1直列回路SC1(又は第2直列回路SC2)の短絡故障を検出したときに、バイパス用半導体スイッチング素子SWB9(又はSWB8)をオン状態に制御する。このとき、第1半導体スイッチング素子SW1及び第2半導体スイッチング素子SW2はオフ状態に制御する。
この第9実施形態によると、通常の降圧チョッパ動作時には、バイパス用半導体スイッチング素子SWB8及びSWB9がオフ状態に制御されることにより、第1実施形態と同様の構成となるので、第1実施形態と同様の降圧チョッパ動作を行う。
この第1直列回路SC1(又は第2直列回路SC2)の短絡故障を制御装置24で検出すると、第2半導体スイッチング素子SW2(又は第1半導体スイッチング素子SW1)をオフ状態に制御するとともに、バイパス用半導体スイッチング素子SWB9(又はSWB8)をオン状態に制御する。このため、第2コンデンサC2(又は第1コンデンサC1)に供給されていた直列共振電流がバイパス用半導体スイッチング素子SWB9(又はSWB8)を通じて流れ、第2コンデンサC2(又は第1コンデンサC1)への直列共振電流の供給が停止されるともに、第2コンデンサC2(又は第1コンデンサC1)の電荷がバイパス用半導体スイッチング素子SWB9(又はSWB8)を通じて放電される。
このとき、バイパス用半導体スイッチング素子SWB9(又はSWB8)は、第2コンデンサC2(又は第1コンデンサC1)の電荷を放電するため、短絡耐量を超えて短絡破壊するか、直流電源11からの電流が短絡により増大して短絡耐量を超えて破壊に至る場合がある。
なお、上記第9実施形態では、第1コンデンサC1及び第2コンデンサC2に個別にバイパス用半導体スイッチング素子SWB8及びSWB9を接続した場合について説明したが、本発明はこれに限定されるものではない。例えば、図11に示すように、バイパス用半導体スイッチング素子SWB8及びSWB9に代えて耐圧が第1コンデンサC1及び第2コンデンサC2の耐圧より低く設定されたバイパス用ダイオードDB4及びDB5をコンデンサへの充電電流の通過を阻止するように接続してもよい。
その後、直流電源11からの電離流は、ヒューズを含む電流遮断器21によって遮断され、降圧チョッパ回路12を含む電力変換装置が停止する。
例えば、第1直列回路SC1及び第2直列回路SC2の短絡故障の判定は、電圧センサSV1及びSV2で検出した第1コンデンサC1及び第2コンデンサC2の端子間電圧Vc1及びVc2を設定値と比較する場合に限らない。
また、図12に示すように、第1コンデンサC1に流れる電流を検出する電流センサSI1及び第2コンデンサC2に流れる電流を検出する電流センサSI2を設け、これら電流センサSI1及びSI2で検出した電流Ic1及びIc2が予め設定した設定値以上となったときに、第2直列回路SC2及び第1直列回路SC1が短絡故障であるものと検出することができる。
また、図14に示すように、第1半導体スイッチング素子SW1、第1ダイオードD1、第2半導体スイッチング素子SW2及び第2ダイオードD2のそれぞれについて端子間電圧を検出する電圧センサSV3~SV6を設け、各電圧センサSV3及びSV4で検出した端子間電圧が略零となったときに第1直列回路SC1の短絡故障であることを検出し、電圧センサSV5及びSV6で検出した端子間電圧が略零となったときに第2直列回路SC2の短絡故障であることを検出することができる。
半導体スイッチング素子SW1及びSW2は、所定値以上の電流が流れているときに短絡故障と判断することができる。これにより他方のコンデンサが耐圧破壊する虞を判断することが可能となる。
Claims (11)
- 直流電源の正極に接続した正極側電源線と前記直流電源の負極に接続された負極側電源線と、
前記正極側電源線及び前記負極側電源線の間で前記正極側電源線に接続された第1コンデンサ及び前記負極側電源線に接続された第2コンデンサのコンデンサ直列回路と、
前記正極側電源線に接続された第1スイッチング素子と第1ダイオードとが直列に接続され、前記第1コンデンサと並列に接続された第1直列回路と、
第2ダイオード及び前記負極側電源線に接続された第2スイッチング素子が直列に接続され、前記第2コンデンサと並列に接続された第2直列回路と、
前記第1直列回路の第1スイッチング素子及び第1ダイオードの接続点に一端が接続されたチョッパリアクトルと、
前記チョッパリアクトルの他端と前記第2直列回路の第2ダイオードと第2スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路であって、
前記第1直列回路が短絡状態となったときに前記第2コンデンサに対して少なくとも一部が前記第2直列回路に形成される第1バイパス電流路と、前記第2直列回路が短絡状態となったときに前記第1コンデンサに対して少なくとも一部が前記第1直列回路に形成される第2バイパス電流路とを備える降圧チョッパ回路。 - 直流電源の正極に接続した正極側電源線と前記直流電源の負極に接続された負極側電源線と、
前記正極側電源線及び前記負極側電源線の間で前記正極側電源線に接続された第1コンデンサ及び前記負極側電源線に接続された第2コンデンサのコンデンサ直列回路と、
前記正極側電源線に接続された第1スイッチング素子と第1ダイオードとが直列に接続され、前記第1コンデンサと並列に接続された第1直列回路と、
第2ダイオード及び前記負極側電源線に接続された第2スイッチング素子が直列に接続され、前記第2コンデンサと並列に接続された第2直列回路と、
前記第1直列回路の第1スイッチング素子及び第1ダイオードの接続点に一端が接続されたチョッパリアクトルと、
前記チョッパリアクトルの他端と前記第2直列回路の第2ダイオードと第2スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路であって、
前記第1直列回路が短絡状態となったときに前記第2コンデンサに対して形成される第1バイパス電流路と、前記第2直列回路が短絡状態となったときに前記第1コンデンサに対して形成される第2バイパス電流路とを備え、
前記第1ダイオードは前記第1コンデンサの耐圧より低い耐圧に設定され、前記第2ダイオードは前記第2コンデンサの耐圧より低い耐圧に設定され、前記第2スイッチング素子は前記第1直列回路が短絡した時にオン状態に制御され、前記第1スイッチング素子は前記第2直列回路が短絡した時にオン状態に制御される降圧チョッパ回路。 - 直流電源の正極に接続した正極側電源線と前記直流電源の負極に接続された負極側電源線と、
前記正極側電源線及び前記負極側電源線の間で前記正極側電源線に接続された第1コンデンサ及び前記負極側電源線に接続された第2コンデンサのコンデンサ直列回路と、
前記正極側電源線に接続された第1スイッチング素子と第1ダイオードとが直列に接続され、前記第1コンデンサと並列に接続された第1直列回路と、
第2ダイオード及び前記負極側電源線に接続された第2スイッチング素子が直列に接続され、前記第2コンデンサと並列に接続された第2直列回路と、
前記第1直列回路の第1スイッチング素子及び第1ダイオードの接続点に一端が接続されたチョッパリアクトルと、
前記チョッパリアクトルの他端と前記第2直列回路の第2ダイオードと第2スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路であって、
前記第1直列回路が短絡状態となったときに前記第2コンデンサに対して形成される第1バイパス電流路と、前記第2直列回路が短絡状態となったときに前記第1コンデンサに対して形成される第2バイパス電流路とを備え、
前記第1直列回路は、さらに前記第1スイッチング素子と並列に接続された第1バイパス用スイッチング素子と、前記第1ダイオードと並列に接続され耐圧が前記第1コンデンサの耐圧より低い第1バイパス用ダイオードとを備え、
前記第2直列回路は、さらに前記第2ダイオードと並列に接続され耐圧が前記第2コンデンサの耐圧より低い第2バイパス用ダイオードと、前記第2スイッチング素子と並列に接続された第2バイパス用スイッチング素子とを備える降圧チョッパ回路。 - 前記第1直列回路は、さらに前記第1スイッチング素子と並列に接続された第1昇圧用ダイオードと、前記第1ダイオードと並列に接続された第1昇圧用スイッチング素子とを備え、
前記第2直列回路は、さらに前記第2ダイオードと並列に接続された第2昇圧用スイッチング素子と、前記第2スイッチング素子と並列に接続された第2昇圧用ダイオードとを備える請求項1に記載の降圧チョッパ回路。 - 直流電源の正極に接続した正極側電源線と前記直流電源の負極に接続された負極側電源線と、
前記正極側電源線及び前記負極側電源線の間で前記正極側電源線に接続された第1コンデンサ及び前記負極側電源線に接続された第2コンデンサのコンデンサ直列回路と、
前記正極側電源線に接続された第1スイッチング素子と第1ダイオードとが直列に接続され、前記第1コンデンサと並列に接続された第1直列回路と、
第2ダイオード及び前記負極側電源線に接続された第2スイッチング素子が直列に接続され、前記第2コンデンサと並列に接続された第2直列回路と、
前記第1直列回路の第1スイッチング素子及び第1ダイオードの接続点に一端が接続されたチョッパリアクトルと、
前記チョッパリアクトルの他端と前記第2直列回路の第2ダイオードと第2スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路であって、
前記第1直列回路が短絡状態となったときに前記第2コンデンサに対して形成される第1バイパス電流路と、前記第2直列回路が短絡状態となったときに前記第1コンデンサに対して形成される第2バイパス電流路とを備え、
前記第1直列回路は、さらに前記第1ダイオードと並列に接続された第1バイパス用スイッチング素子を備え、前記第2直列回路は、さらに前記第2ダイオードと並列に接続された第2バイパス用スイッチング素子を備え、
前記第1直列回路が短絡した時には、前記第2スイッチング素子および第2バイパス用スイッチング素子をオン状態に制御し、
前記第2直列回路が短絡した時には、前記第1スイッチング素子および第1バイパス用スイッチング素子をオン状態に制御する降圧チョッパ回路。 - 前記第1ダイオードの耐圧は前記第1コンデンサの耐圧より低く設定され、
前記第2ダイオードの耐圧は前記第2コンデンサの耐圧より低く設定される請求項1に記載の降圧チョッパ回路。 - 直流電源の正極に接続した正極側電源線と前記直流電源の負極に接続された負極側電源線と、
前記正極側電源線及び前記負極側電源線の間で前記正極側電源線に接続された第1コンデンサ及び前記負極側電源線に接続された第2コンデンサのコンデンサ直列回路と、
前記正極側電源線に接続された第1スイッチング素子と第1ダイオードとが直列に接続され、前記第1コンデンサと並列に接続された第1直列回路と、
第2ダイオード及び前記負極側電源線に接続された第2スイッチング素子が直列に接続され、前記第2コンデンサと並列に接続された第2直列回路と、
前記第1直列回路の第1スイッチング素子及び第1ダイオードの接続点に一端が接続されたチョッパリアクトルと、
前記チョッパリアクトルの他端と前記第2直列回路の第2ダイオードと第2スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路であって、
前記第1直列回路が短絡状態となったときに前記第2コンデンサに対して形成される第1バイパス電流路と、前記第2直列回路が短絡状態となったときに前記第1コンデンサに対して形成される第2バイパス電流路とを備え、
前記第1直列回路は、さらに前記第1スイッチング素子と並列に接続された第1バイパス用スイッチング素子と、前記第1ダイオードと並列に接続された第3バイパス用スイッチング素子とを備え、
前記第2直列回路は、さらに前記第2ダイオードと並列に接続された第4バイパス用スイッチング素子と、前記第2スイッチング素子と並列に接続された第2バイパス用スイッチング素子とを備える降圧チョッパ回路。 - 直流電源の正極に接続した正極側電源線と前記直流電源の負極に接続された負極側電源線と、
前記正極側電源線及び前記負極側電源線の間で前記正極側電源線に接続された第1コンデンサ及び前記負極側電源線に接続された第2コンデンサのコンデンサ直列回路と、
前記正極側電源線に接続された第1スイッチング素子と第1ダイオードとが直列に接続され、前記第1コンデンサと並列に接続された第1直列回路と、
第2ダイオード及び前記負極側電源線に接続された第2スイッチング素子が直列に接続され、前記第2コンデンサと並列に接続された第2直列回路と、
前記第1直列回路の第1スイッチング素子及び第1ダイオードの接続点に一端が接続されたチョッパリアクトルと、
前記チョッパリアクトルの他端と前記第2直列回路の第2ダイオードと第2スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路であって、
前記第1直列回路が短絡状態となったときに前記第2コンデンサに対して形成される第1バイパス電流路と、前記第2直列回路が短絡状態となったときに前記第1コンデンサに対して形成される第2バイパス電流路とを備え、
前記第1スイッチング素子及び前記第1ダイオードの接続点と、前記第2ダイオード及び前記第2スイッチング素子の接続点との間に接続され短絡検出時にオン状態に制御される第7バイパス用スイッチング素子をさらに備える降圧チョッパ回路。 - 直流電源の正極に接続した正極側電源線と前記直流電源の負極に接続された負極側電源線と、
前記正極側電源線及び前記負極側電源線の間で前記正極側電源線に接続された第1コンデンサ及び前記負極側電源線に接続された第2コンデンサのコンデンサ直列回路と、
前記正極側電源線に接続された第1スイッチング素子と第1ダイオードとが直列に接続され、前記第1コンデンサと並列に接続された第1直列回路と、
第2ダイオード及び前記負極側電源線に接続された第2スイッチング素子が直列に接続され、前記第2コンデンサと並列に接続された第2直列回路と、
前記第1直列回路の第1スイッチング素子及び第1ダイオードの接続点に一端が接続されたチョッパリアクトルと、
前記チョッパリアクトルの他端と前記第2直列回路の第2ダイオードと第2スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路であって、
前記第1直列回路が短絡状態となったときに前記第2コンデンサに対して形成される第1バイパス電流路と、前記第2直列回路が短絡状態となったときに前記第1コンデンサに対して形成される第2バイパス電流路とを備え、
前記第1スイッチング素子及び前記第1ダイオードの接続点と、前記第2ダイオード及び前記第2スイッチング素子の接続点との間に、前記第1コンデンサの耐圧及び前記第2コンデンサの耐圧より低い耐圧に設定されたバイパス用ダイオードを接続した降圧チョッパ回路。 - 直流電源の正極に接続した正極側電源線と前記直流電源の負極に接続された負極側電源線と、
前記正極側電源線及び前記負極側電源線の間で前記正極側電源線に接続された第1コンデンサ及び前記負極側電源線に接続された第2コンデンサのコンデンサ直列回路と、
前記正極側電源線に接続された第1スイッチング素子と第1ダイオードとが直列に接続され、前記第1コンデンサと並列に接続された第1直列回路と、
第2ダイオード及び前記負極側電源線に接続された第2スイッチング素子が直列に接続され、前記第2コンデンサと並列に接続された第2直列回路と、
前記第1直列回路の第1スイッチング素子及び第1ダイオードの接続点に一端が接続されたチョッパリアクトルと、
前記チョッパリアクトルの他端と前記第2直列回路の第2ダイオードと第2スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路であって、
前記第1直列回路が短絡状態となったときに前記第2コンデンサに対して形成される第1バイパス電流路と、前記第2直列回路が短絡状態となったときに前記第1コンデンサに対して形成される第2バイパス電流路とを備え、
前記第1コンデンサと並列に接続された第8バイパス用スイッチング素子と、前記第2コンデンサと並列に接続された第9バイパス用スイッチング素子とを備え、
前記第1直列回路が短絡した時には前記第9バイパス用スイッチング素子をオン状態に制御し、前記第2直列回路が短絡した時には前記第8バイパス用スイッチング素子をオン状態に制御する降圧チョッパ回路。 - 直流電源の正極に接続した正極側電源線と前記直流電源の負極に接続された負極側電源線と、
前記正極側電源線及び前記負極側電源線の間で前記正極側電源線に接続された第1コンデンサ及び前記負極側電源線に接続された第2コンデンサのコンデンサ直列回路と、
前記正極側電源線に接続された第1スイッチング素子と第1ダイオードとが直列に接続され、前記第1コンデンサと並列に接続された第1直列回路と、
第2ダイオード及び前記負極側電源線に接続された第2スイッチング素子が直列に接続され、前記第2コンデンサと並列に接続された第2直列回路と、
前記第1直列回路の第1スイッチング素子及び第1ダイオードの接続点に一端が接続されたチョッパリアクトルと、
前記チョッパリアクトルの他端と前記第2直列回路の第2ダイオードと第2スイッチング素子との接続点との間に接続された出力コンデンサとを備えた降圧チョッパ回路であって、
前記第1直列回路が短絡状態となったときに前記第2コンデンサに対して形成される第1バイパス電流路と、前記第2直列回路が短絡状態となったときに前記第1コンデンサに対して形成される第2バイパス電流路とを備え、
前記第1コンデンサに並列に接続され耐圧が前記第1コンデンサの耐圧より低く設定された第4バイパス用ダイオードと、前記第2コンデンサに並列に接続され耐圧が前記第2コンデンサの耐圧より低く設定された第5バイパス用ダイオードとを備える降圧チョッパ回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017219176A JP7000809B2 (ja) | 2017-11-14 | 2017-11-14 | 降圧チョッパ回路 |
US16/146,293 US10700593B2 (en) | 2017-11-14 | 2018-09-28 | Step-down chopper circuit having bypass elements |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017219176A JP7000809B2 (ja) | 2017-11-14 | 2017-11-14 | 降圧チョッパ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019092284A JP2019092284A (ja) | 2019-06-13 |
JP7000809B2 true JP7000809B2 (ja) | 2022-01-19 |
Family
ID=66433676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017219176A Active JP7000809B2 (ja) | 2017-11-14 | 2017-11-14 | 降圧チョッパ回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10700593B2 (ja) |
JP (1) | JP7000809B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11973427B2 (en) * | 2019-02-25 | 2024-04-30 | Mitsubishi Electric Corporation | Double step-down chopper circuit |
US10700617B1 (en) * | 2019-09-06 | 2020-06-30 | ABBSchweiz AG | Boosting modular multilevel converter |
JP7294084B2 (ja) * | 2019-11-25 | 2023-06-20 | 株式会社デンソー | 短絡判定装置 |
JP7319954B2 (ja) * | 2020-10-21 | 2023-08-02 | コーセル株式会社 | 電源装置 |
CN116388345B (zh) * | 2023-06-01 | 2023-08-11 | 西安为光能源科技有限公司 | 电池pack电路***及控制方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000350465A (ja) | 1999-06-01 | 2000-12-15 | Yaskawa Electric Corp | 3レベルインバータ |
JP2017153173A (ja) | 2016-02-22 | 2017-08-31 | 富士電機株式会社 | チョッパ装置 |
JP2017189083A (ja) | 2016-04-01 | 2017-10-12 | 富士電機株式会社 | チョッパ回路 |
JP2017192219A (ja) | 2016-04-14 | 2017-10-19 | 富士電機株式会社 | 3レベルチョッパ装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009189241A (ja) | 2001-09-28 | 2009-08-20 | Daikin Ind Ltd | 電力変換装置 |
JP5374210B2 (ja) | 2009-03-31 | 2013-12-25 | 本田技研工業株式会社 | Dc/dcコンバータおよびそれを用いた給電システム |
US9525348B1 (en) * | 2015-07-31 | 2016-12-20 | Abb Schweiz Ag | Power converter having integrated capacitor-blocked transistor cells |
US10243353B2 (en) | 2015-08-19 | 2019-03-26 | Fuji Electroc Co., Ltd. | DC-DC converter |
JP6606993B2 (ja) | 2015-08-19 | 2019-11-20 | 富士電機株式会社 | 直流−直流変換装置 |
JP6610193B2 (ja) * | 2015-11-18 | 2019-11-27 | 富士電機株式会社 | 電力変換装置 |
-
2017
- 2017-11-14 JP JP2017219176A patent/JP7000809B2/ja active Active
-
2018
- 2018-09-28 US US16/146,293 patent/US10700593B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000350465A (ja) | 1999-06-01 | 2000-12-15 | Yaskawa Electric Corp | 3レベルインバータ |
JP2017153173A (ja) | 2016-02-22 | 2017-08-31 | 富士電機株式会社 | チョッパ装置 |
JP2017189083A (ja) | 2016-04-01 | 2017-10-12 | 富士電機株式会社 | チョッパ回路 |
JP2017192219A (ja) | 2016-04-14 | 2017-10-19 | 富士電機株式会社 | 3レベルチョッパ装置 |
Also Published As
Publication number | Publication date |
---|---|
US20190149035A1 (en) | 2019-05-16 |
JP2019092284A (ja) | 2019-06-13 |
US10700593B2 (en) | 2020-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7000809B2 (ja) | 降圧チョッパ回路 | |
WO2015133365A1 (ja) | 電力変換装置 | |
JP5458739B2 (ja) | 静電保護回路、静電保護回路の動作制御方法、静電保護回路を使用したスイッチングレギュレータ及びスイッチングレギュレータの静電保護方法 | |
JP6334201B2 (ja) | 電力変換装置、及び電力変換装置の制御方法 | |
JP5565527B2 (ja) | 電力変換装置 | |
US9979286B2 (en) | Power converting device | |
US9837894B2 (en) | Chopper device | |
TWI467913B (zh) | 交流馬達驅動裝置 | |
JP2008141949A (ja) | 常時オンスイッチを含む電流型電力コンバータ | |
Park et al. | Novel fault tolerant power conversion system for hybrid electric vehicles | |
US9831715B2 (en) | Energy supply module as a two-port network, use of a separating device in such an energy supply module, and method for operating such an energy supply module | |
EP3514934B1 (en) | Power conversion device | |
CN101383514A (zh) | 不间断电源装置 | |
JP5289192B2 (ja) | 電力変換装置および電力変換装置の故障検出方法 | |
CN1388618A (zh) | 降压转换器的输出过电压保护装置 | |
US10164523B2 (en) | Boost chopper circuit | |
JP7183421B2 (ja) | 直流分電盤 | |
JP2017225322A (ja) | 電力変換システム | |
CN107370369B (zh) | 升压斩波电路 | |
US9812966B2 (en) | Chopper circuit | |
US20140281638A1 (en) | Application of normally closed power semiconductor devices | |
JP5464910B2 (ja) | 電力変換装置 | |
CN112910234A (zh) | 升压转换器和运行升压转换器的方法 | |
US20220216717A1 (en) | Charging system | |
JP2018121399A (ja) | 電池遮断回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201014 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211124 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211207 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7000809 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |