JP6980124B2 - パワー半導体モジュール、および、複合モジュール - Google Patents

パワー半導体モジュール、および、複合モジュール Download PDF

Info

Publication number
JP6980124B2
JP6980124B2 JP2020547530A JP2020547530A JP6980124B2 JP 6980124 B2 JP6980124 B2 JP 6980124B2 JP 2020547530 A JP2020547530 A JP 2020547530A JP 2020547530 A JP2020547530 A JP 2020547530A JP 6980124 B2 JP6980124 B2 JP 6980124B2
Authority
JP
Japan
Prior art keywords
module
power semiconductor
peripheral structure
main body
bus bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020547530A
Other languages
English (en)
Other versions
JPWO2020059062A1 (ja
Inventor
重人 藤田
哲也 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020059062A1 publication Critical patent/JPWO2020059062A1/ja
Application granted granted Critical
Publication of JP6980124B2 publication Critical patent/JP6980124B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10272—Busbars, i.e. thick metal bars mounted on the PCB as high-current conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Description

本願明細書に開示される技術は、パワー半導体モジュール、および、複合モジュールに関するものである。
従来から、複数のパワー半導体チップを内含するパワー半導体モジュールが用いられている（たとえば、特許文献１を参照）。
特開２００６−３５１９８６号公報
特許文献１に開示されたパワー半導体モジュールが、少数のパワー半導体素子を内含するものである一方で、多数のパワー半導体チップを内含する圧接型パワー半導体モジュールでは、スイッチング動作の際に、圧接型パワー半導体モジュールにおける四隅に位置するパワー半導体チップに電流が集中する。そうすると、パワー半導体チップ間の電流分布が不均等となるため、パワー半導体チップ間の温度分布が不均等となってしまうという問題が生じる。
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、複数設けられたパワー半導体チップ間の電流分布の不均等を抑制するための技術を提供することを目的とするものである。
本願明細書に開示される技術の第１の態様は、モジュール本体部と、前記モジュール本体部の上面に配置される、複数のパワー半導体チップと、前記モジュール本体部の平面視における周囲の一部を囲む、絶縁強磁性体である周囲構造とを備え、複数の前記パワー半導体チップは、平面視において縦方向および横方向に配列され、少なくとも１つの前記パワー半導体チップは、他の前記パワー半導体チップに囲まれて配置される。
また、本願明細書に開示される技術の第２の態様は、モジュール本体部と、前記モジュール本体部の上面に配置される、複数のパワー半導体チップと、前記モジュール本体部の平面視における周囲の一部を囲む、絶縁強磁性体である周囲構造とを備え、前記モジュール本体部の周囲において、前記周囲構造が形成されない切断部が少なくとも２箇所設けられる。
また、本願明細書に開示される技術の第３の態様は、第１のモジュール本体部と、前記第１のモジュール本体部の上面に配置される複数の第１のパワー半導体チップとを備える第１のモジュール構造と、第２のモジュール本体部と、前記第２のモジュール本体部の上面に配置される複数の第２のパワー半導体チップとを備える第２のモジュール構造と、前記第１のモジュール構造の下面に配置される、電極である第１のブスバーと、前記第１のモジュール構造の上面に配置され、かつ、前記第２のモジュール構造の下面に配置される、電極である第２のブスバーと、前記第２のモジュール構造の上面に配置される、電極である第３のブスバーと、前記第１のモジュール構造、および、前記第２のモジュール構造のうちの少なくとも一方の平面視における周囲の一部を囲む、絶縁強磁性体である周囲構造とを備える。
本願明細書に開示される技術の第１の態様は、モジュール本体部と、前記モジュール本体部の上面に配置される、複数のパワー半導体チップと、前記モジュール本体部の平面視における周囲の一部を囲む、絶縁強磁性体である周囲構造とを備え、複数の前記パワー半導体チップは、平面視において縦方向および横方向に配列され、少なくとも１つの前記パワー半導体チップは、他の前記パワー半導体チップに囲まれて配置される。このような構成によれば、モジュール本体部の周囲の一部を囲む周囲構造によって、輸送電流によって発生する磁界の磁力線が、圧接型パワー半導体モジュールの外周から周囲構造内へ移る。そのため、圧接型パワー半導体モジュールの四隅に位置するパワー半導体チップの近傍における磁界の集中が緩和される。したがって、磁気飽和を起こさずに、複数設けられたパワー半導体チップ間の電流分布の不均等を抑制することができる。
また、本願明細書に開示される技術の第２の態様は、モジュール本体部と、前記モジュール本体部の上面に配置される、複数のパワー半導体チップと、前記モジュール本体部の平面視における周囲の一部を囲む、絶縁強磁性体である周囲構造とを備え、前記モジュール本体部の周囲において、前記周囲構造が形成されない切断部が少なくとも２箇所設けられる。このような構成によれば、モジュール本体部の周囲の一部を囲む周囲構造によって、輸送電流によって発生する磁界の磁力線が、圧接型パワー半導体モジュールの外周から周囲構造内へ移る。そのため、圧接型パワー半導体モジュールの四隅に位置するパワー半導体チップの近傍における磁界の集中が緩和される。したがって、磁気飽和を起こさずに、複数設けられたパワー半導体チップ間の電流分布の不均等を抑制することができる。
また、本願明細書に開示される技術の第３の態様は、第１のモジュール本体部と、前記第１のモジュール本体部の上面に配置される複数の第１のパワー半導体チップとを備える第１のモジュール構造と、第２のモジュール本体部と、前記第２のモジュール本体部の上面に配置される複数の第２のパワー半導体チップとを備える第２のモジュール構造と、前記第１のモジュール構造の下面に配置される、電極である第１のブスバーと、前記第１のモジュール構造の上面に配置され、かつ、前記第２のモジュール構造の下面に配置される、電極である第２のブスバーと、前記第２のモジュール構造の上面に配置される、電極である第３のブスバーと、前記第１のモジュール構造、および、前記第２のモジュール構造のうちの少なくとも一方の平面視における周囲の一部を囲む、絶縁強磁性体である周囲構造とを備える。このような構成によれば、モジュール本体部の周囲の一部を囲む周囲構造によって、輸送電流によって発生する磁界の磁力線が、圧接型パワー半導体モジュールの外周から周囲構造内へ移る。そのため、圧接型パワー半導体モジュールの四隅に位置するパワー半導体チップの近傍における磁界の集中が緩和される。したがって、磁気飽和を起こさずに、複数設けられたパワー半導体チップ間の電流分布の不均等を抑制することができる。
また、本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、圧接型パワー半導体モジュールの構成の例を概略的に示す平面図である。 図１に示された構成に流れる輸送電流によって生じる磁界に対する、絶縁強磁性体である周囲構造内の磁束密度の相間を概念的に示す図である。 実施の形態に関する、周囲構造と圧接型パワー半導体モジュールのモジュール構造との位置関係の例を示す側面図である。 実施の形態に関する、周囲構造と圧接型パワー半導体モジュールのモジュール構造との位置関係の例を示す側面図である。 実施の形態に関する、複合モジュールの構成の例を概略的に示す側面図である。 図５に例が示された実施の形態に関する複合モジュールの構成の例を概略的に示す斜視図である。 実施の形態に関する、複合モジュールの構成の例を概略的に示す側面図である。 実施の形態に関する、周囲構造と圧接型パワー半導体モジュールの構造との位置関係の例を示す側面図である。 実施の形態に関する、周囲構造と圧接型パワー半導体モジュールの構造との位置関係の例を示す平面図である。 実施の形態に関する、周囲構造と圧接型パワー半導体モジュールの構造との位置関係の例を示す平面図である。 圧接型パワー半導体モジュールの構成の例を概略的に示す平面図である。 圧接型パワー半導体モジュールの構成の例を概略的に示す平面図である。 図１２に例が示された構成に流れる輸送電流によって生じる磁界に対する、絶縁強磁性体である周囲構造内の磁束密度の相間を概念的に示す図である。
以下、添付される図面を参照しながら実施の形態について説明する。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。
また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
＜第１の実施の形態＞
以下、本実施の形態に関するパワー半導体モジュールについて説明する。説明の便宜上、まず、圧接型パワー半導体モジュールにおいて輸送電流によって生じる磁界について、以下説明する。
多数のパワー半導体チップを内含する圧接型パワー半導体モジュールでは、スイッチング動作の際に、圧接型パワー半導体モジュールにおける四隅に位置するパワー半導体チップに電流が集中する。そうすると、パワー半導体チップ間の電流分布が不均等となるため、パワー半導体チップ間の温度分布が不均等となってしまうという問題が生じる。
図１１は、圧接型パワー半導体モジュールの構成の例を概略的に示す平面図である。図１１を参照しつつ、複数のパワー半導体チップが配列されたサブモジュール１００間の電流分布が不均等となる原因を説明する。
図１１に例が示されるように、圧接型パワー半導体モジュール１０１には、モジュール本体部１０３において、多数のサブモジュール１００が内含されている。
図１１に示されるサブモジュール１００におけるパワー半導体チップが絶縁ゲート型バイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ、すなわち、ＩＧＢＴ）である場合、図１１の表面側（すなわち、紙面手前側）がコレクタであり、裏側（すなわち、紙面奥側）がエミッタである。
図１１に例が示されるように、それぞれのサブモジュール１００に流れる電流である輸送電流（図示するように、紙面手前向きの電流）によって、それぞれのサブモジュール１００に磁界が発生する。
それぞれのサブモジュール１００に生じる磁界は、隣り合う成分同士がキャンセルするため、圧接型パワー半導体モジュール１０１全体として、磁力線１０２に示されるような磁界が生じることとなる。
上記の磁界（磁力線１０２）は、圧接型パワー半導体モジュール１０１の四隅に侵入して集中する。そのため、磁界（磁力線１０２）を打ち消すように、圧接型パワー半導体モジュール１０１の四隅に位置するサブモジュール１００のパワー半導体チップに電流が流れる。
当該電流は、パワー半導体チップの通電電流と同方向の電流であるため、結果として、圧接型パワー半導体モジュール１０１の四隅に位置するパワー半導体チップに流れる電流が大きくなる。そうすると、圧接型パワー半導体モジュール１０１の四隅に位置するパワー半導体チップの温度は、圧接型パワー半導体モジュール１０１における他の位置におけるパワー半導体チップの温度よりも高くなる。
パワー半導体チップ間の電流分布が不均等である場合、圧接型パワー半導体モジュール１０１の故障の原因となる可能性、または、圧接型パワー半導体モジュール１０１の寿命の低下を生じさせる可能性が考えられる。
圧接型パワー半導体モジュール１０１の四隅に位置するパワー半導体チップに電流を集中させないためには、パワー半導体チップの輸送電流によって発生する磁界が、圧接型パワー半導体モジュール１０１の四隅に位置するパワー半導体チップに集中しないようにすればよい。
フェライトなどの絶縁強磁性体を用いてパワー半導体チップが配置されたモジュール本体部１０３の周囲を囲むことによって、輸送電流によって発生する磁界の磁力線１０２が、圧接型パワー半導体モジュール１０１の外周から当該絶縁強磁性体内へ移る。
そのため、圧接型パワー半導体モジュール１０１の四隅に位置するパワー半導体チップの近傍における磁界の集中が緩和される。
そうすると、パワー半導体チップ間の電流分布が均一化させることができる。そのため、局所的にパワー半導体チップが発熱することが抑制されると考えられる。
これによって、圧接型パワー半導体モジュール１０１の信頼性の向上と長寿命化とを実現することができる。
図１２は、圧接型パワー半導体モジュールの構成の例を概略的に示す平面図である。図１２において、圧接型パワー半導体モジュール１０１Ａは、モジュール本体部１０３の上面に配置された複数のパワー半導体チップ１００１と、モジュール本体部１０３の周囲を平面視において囲む絶縁強磁性体である周囲構造１０４とを備える。
また、図１３は、図１２に例が示された構成に流れる輸送電流によって生じる磁界に対する、絶縁強磁性体である周囲構造１０４内の磁束密度の相間を概念的に示す図である。図１３においては、縦軸が磁束密度を示し、横軸が磁界を示す。
図１３を参照すれば、絶縁強磁性体である周囲構造１０４は磁気飽和してしまっている。そのため、周囲構造１０４が磁界を取り込む効果が限定的となってしまう。
＜パワー半導体モジュールの構成について＞
図１は、本実施の形態に関する圧接型パワー半導体モジュールの構成の例を概略的に示す平面図である。図１において、圧接型パワー半導体モジュール１０１Ｂは、モジュール本体部１０３の上面に配置された複数のパワー半導体チップ１００１と、モジュール本体部１０３の周囲の一部を平面視において囲む絶縁強磁性体である周囲構造１０４Ａ、周囲構造１０４Ｂおよび周囲構造１０４Ｃとを備える。
ここで、複数のパワー半導体チップ１００１は、たとえば、半導体基板における３×３の配列ごとにサブモジュール１００を形成する。図１においては、モジュール本体部１０３において、サブモジュール１００が４×４の配列で配置されている。
また、モジュール本体部１０３は、図１においては、複数のサブモジュール１００が設けられる構造であるが、モジュール本体部１０３において設けられるサブモジュール１００は１つであってもよい。
複数のパワー半導体チップ１００１は、図１において縦方向および横方向に配列される。また、少なくとも１つのパワー半導体チップ１００１（たとえば、上から２番目かつ左から２番目のパワー半導体チップ１００１）は、（他のサブモジュール１００に跨る場合を含めて）他のパワー半導体チップ１００１に囲まれて配置される。
周囲構造１０４Ａ、周囲構造１０４Ｂおよび周囲構造１０４Ｃは、たとえば、フェライトである。また、周囲構造１０４Ａ、周囲構造１０４Ｂおよび周囲構造１０４Ｃは、平面視においてモジュール本体部１０３の全周囲を囲むものではなく、たとえば、図１に例が示されるように、モジュール本体部１０３の周囲において、周囲構造１０４Ａが形成されない切断部１０５が少なくとも１箇所（図１においては２箇所）形成される。
また、図１においては、周囲構造１０４Ａは、モジュール本体部１０３の対向する辺に対応してそれぞれ設けられている。
図２は、図１に示された構成に流れる輸送電流によって生じる磁界に対する、絶縁強磁性体である周囲構造１０４Ａ、周囲構造１０４Ｂおよび周囲構造１０４Ｃ内の磁束密度の相間を概念的に示す図である。図２においては、縦軸が磁束密度を示し、横軸が磁界を示す。
ここで、周囲構造１０４Ａ、周囲構造１０４Ｂおよび周囲構造１０４Ｃ（フェライト）の磁束密度Ｂは、以下の式（１）のように表すことができる。
Figure 0006980124
上記の式（１）において、μ０は、真空中（空気中）の透磁率を示し、Ｉは、圧接型パワー半導体モジュール１０１Ｂに流れる電流値を示し、ｄは、切断部１０５の幅の合計を示す。
ここで、上記の式（１）について、以下の３つの仮定を行う。
すなわち、１つ目として、絶縁強磁性体の比透磁率μｒは十分に大きいこと。２つ目として、圧接型パワー半導体モジュール１０１Ｂの辺の長さの合計に比べて、切断部１０５の幅の合計は小さいこと。このため、生じる磁束は切断部１０５の側面からは漏れない。また、絶縁強磁性体の比透磁率μｒが十分に大きいため、絶縁強磁性体の側面からも磁束は漏れない。
３つ目として、モジュール本体部１０３の辺に沿って配置された絶縁強磁性体の断面積は一定である。なお、この「断面積一定」の仮定は説明の便宜のためのものであり、実際には多少異なっていてもよい。
１つ目の仮定、２つ目の仮定、および、生じる磁束の連続性から、切断部１０５を含む絶縁強磁性体を通る磁束は一定となる。
さらに、磁束が一定であること、および、３つ目の仮定（すなわち、絶縁強磁性体の断面積が一定である）から、切断部１０５および絶縁強磁性体中を通る磁束密度（すなわち、磁束／断面積)も一定となる。
すなわち、切断部１０５の磁束密度をＢｇａｐ、絶縁強磁性体中の磁束密度をＢｆｅｒｒとすると、以下の式（２）が成立する。
Figure 0006980124
次に、絶縁強磁性体中の磁束密度Ｂｆｅｒｒについて検討する。まず、アンペールの積分式は、以下の式（３）のように表される。
Figure 0006980124
ここで、Ｈは磁界を示し、ｄｌは切断部１０５を含むモジュール本体部１０３の辺に沿う距離を示し、Ｉは電流を示す。
モジュール本体部１０３の辺の長さをＬｆｅｒｒとし、切断部１０５の幅の合計の長さをｄとし、絶縁強磁性体の磁界をＨｆｅｒｒとし、切断部１０５の磁界をＨｇａｐとすると、アンペールの積分式は、以下の式（４）のように表される。
Figure 0006980124
上記の式（４）は磁界の式であるため、式（４）を磁束密度の式に変換する。切断部１０５は空気領域であるため、ＨとＢとの関係は、真空の透磁率を用いて以下の式（５）のように示すことができる。
Figure 0006980124
さらに、絶縁強磁性体中のＨとＢとの関係は、以下の式（６）のように示すことができる。
Figure 0006980124
これらの式（５）および式（６）を、上記の式（４）に代入すると、以下の式（７）が得られる。
Figure 0006980124
ここで、式（７）において、μｒが十分大きいとの仮定から第１項目は無視することができるため、式（７）は、以下の式（８）のように変形することができる。
Figure 0006980124
よって、切断部１０５を通過する磁界は、以下の式（９）のように示される。
Figure 0006980124
さらに、上記の式（２）に示されたようにＢｇａｐ＝Ｂｆｅｒｒであるため、絶縁強磁性体中の磁束密度Ｂｆｅｒｒは、上記の式（１）と同様に、以下の式（１０）のように表される。
Figure 0006980124
ここで、たとえば、切断部１０５の幅の合計を５０ｍｍとし、圧接型パワー半導体モジュール１０１Ｂのモジュール本体部１０３の辺の長さの合計を１０００ｍｍとし、圧接型パワー半導体モジュール１０１Ｂに流れる電流値を５０００Ａとすると、周囲構造１０４Ａ、周囲構造１０４Ｂおよび周囲構造１０４Ｃ（フェライト）の磁束密度Ｂは、以下の式（１１）のように表すことができる。
Figure 0006980124
図２を参照すれば、０．１［Ｔ］は磁気飽和となる磁束密度よりも十分に小さい。そのため、図１に示された構成では、磁気飽和とならない。
これは、絶縁強磁性体である周囲構造１０４Ａ、周囲構造１０４Ｂおよび周囲構造１０４Ｃに絶縁強磁性体よりも磁気抵抗が大きい切断部１０５を少なくとも１つ設けることによって、周囲構造１０４Ａ、周囲構造１０４Ｂおよび周囲構造１０４Ｃと切断部とが形成する磁気回路全体の磁気抵抗が大きくなるためであり、その結果、発生磁束が小さくなるため磁気飽和には至らなくなる。
図３は、上記の切断部を有する周囲構造と圧接型パワー半導体モジュールのモジュール構造との位置関係の例を示す側面図である。図３に例が示されるように、図１に示されたいずれかの周囲構造に対応する周囲構造１０４Ｄの高さは、圧接型パワー半導体モジュールのモジュール構造１０１Ｃのうちの最上面に形成されるブスバー１０６まで達していてもよい。
ここで、モジュール構造１０１Ｃには、たとえば、図１に示されたモジュール本体部１０３および複数のサブモジュール１００が含まれる。
図４は、上記の切断部を有する周囲構造と圧接型パワー半導体モジュールのモジュール構造との位置関係の例を示す側面図である。図４に例が示されるように、図１に示されたいずれかの周囲構造に対応する周囲構造１０４Ｅの高さは、圧接型パワー半導体モジュールのモジュール構造１０１Ｃのうちの最上面に形成されるブスバー１０６の上面をさらに超える高さまで達していてもよい。
＜第２の実施の形態＞
本実施の形態に関するパワー半導体モジュール、および、パワー半導体モジュールを備える複合モジュールについて説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜パワー半導体モジュールの構成について＞
図５は、本実施の形態に関する複合モジュールの構成の例を概略的に示す側面図である。本実施の形態に関する複合モジュールは、３層構造のブスバー（電極）と、それらのブスバーの間にそれぞれ挟まれた上下の圧接型パワー半導体モジュールとを備える。
図５に例が示されるように、本実施の形態に関する複合モジュールは、電極であるブスバー１０６Ｃと、ブスバー１０６Ｃの上面に配置される、圧接型パワー半導体モジュールのモジュール構造１０１Ｄと、モジュール構造１０１Ｄの上面に配置される、電極であるブスバー１０６Ｂと、ブスバー１０６Ｂの上面に配置される、圧接型パワー半導体モジュールのモジュール構造１０１Ｅと、モジュール構造１０１Ｅの上面に配置される、電極であるブスバー１０６Ａとを備える。
上記のうち、モジュール構造１０１Ｄおよびモジュール構造１０１Ｅは、図１に示されたモジュール本体部１０３および複数のサブモジュール１００を含むものであり、たとえば、ＩＧＢＴである。また、ブスバー１０６Ｂは、冷却器としても機能する。
また、上記のモジュール構造１０１Ｄ、および、モジュール構造１０１Ｅのうちの少なくとも一方の平面視における周囲には、フェライトなどの絶縁強磁性体である周囲構造１０４Ｆが配置される。
周囲構造１０４Ｆは、圧接型パワー半導体モジュールにおけるモジュール本体部の周囲のうち、紙面に垂直な２つの辺の少なくとも一方の辺を囲んで配置される。
また、モジュール構造１０１Ｄの周囲に配置される周囲構造１０４Ｆは、ブスバー１０６Ｂとブスバー１０６Ｃとの間に挟まれて配置される。
また、モジュール構造１０１Ｅの周囲に配置される周囲構造１０４Ｆは、ブスバー１０６Ｂとブスバー１０６Ａとの間に挟まれて配置される。
本実施の形態に関する構成によれば、周囲構造１０４Ｆがモジュラーマルチレベル変換器（ｍｏｄｕｌａｒ ｍｕｌｔｉｌｅｖｅｌ ｃｏｎｖｅｒｔｅｒ、すなわち、ＭＭＣ）で備えられる際、いずれかのブスバーがモジュール構造の周囲よりもはみ出て配置される場合にも、周囲構造１０４Ｆを適切に配置することができる。
一方、図５に例が示された圧接型パワー半導体モジュールにおけるモジュール本体部の周囲のうち、紙面に平行な２つの辺に対応する位置には、一部のみ周囲構造が配置される。
図６は、図５に例が示された本実施の形態に関する複合モジュールの構成の例を概略的に示す斜視図である。
図６に例が示されるように、図５に例が示された圧接型パワー半導体モジュールの、モジュール本体部の紙面に平行な２つの辺に対応する位置には、周囲構造１０４Ｉおよび周囲構造１０４Ｊが配置される。
図６に例が示されるように、周囲構造１０４Ｉと周囲構造１０４Ｊとは互いに離間して配置される。これによって、周囲構造１０４Ｉと周囲構造１０４Ｊとが配置されるモジュール本体部の辺には、切断部１０５Ａが形成される。
＜第３の実施の形態＞
本実施の形態に関するパワー半導体モジュール、および、パワー半導体モジュールを備える複合モジュールについて説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜パワー半導体モジュールの構成について＞
図７は、本実施の形態に関する複合モジュールの構成の例を概略的に示す側面図である。本実施の形態に関する複合モジュールは、３層構造のブスバー（電極）と、それらのブスバーの間にそれぞれ挟まれた上下の圧接型パワー半導体モジュールとを備える。
図７に例が示されるように、本実施の形態に関する複合モジュールは、ブスバー１０６Ｃと、ブスバー１０６Ｃの上面に配置されるモジュール構造１０１Ｄと、モジュール構造１０１Ｄの上面に配置されるブスバー１０６Ｂと、ブスバー１０６Ｂの上面に配置されるモジュール構造１０１Ｅと、モジュール構造１０１Ｅの上面に配置されるブスバー１０６Ａとを備える。
また、本実施の形態に関する複合モジュールは、ブスバー１０６Ｃの下面から、ブスバー１０６Ａの上面に渡って形成される、フェライトなどの絶縁強磁性体である周囲構造１０４Ｇを有する。周囲構造１０４Ｇは、ブスバー１０６Ｃの下面および側面を覆い、ブスバー１０６Ｂの側面を覆い、かつ、ブスバー１０６Ａの上面および側面を覆って形成される。
周囲構造１０４Ｇは、圧接型パワー半導体モジュールにおけるモジュール本体部の周囲のうち、紙面に垂直な辺を囲んで配置される。
周囲構造１０４Ｇは、ブスバー１０６Ｃの側面、ブスバー１０６Ｂの側面およびブスバー１０６Ａの側面を覆うことによって、圧接型パワー半導体モジュールにおけるモジュール本体部の平面視における周囲の一部を囲む。また、周囲構造１０４Ｇは、ブスバー１０６Ｃの下面およびブスバー１０６Ａの上面を覆うことによって、圧接型パワー半導体モジュールにおけるモジュール本体部の側面視における周囲を囲む。
なお、図７に例が示された圧接型パワー半導体モジュールの、モジュール本体部の紙面に平行な２つの辺に対応する位置には、図６に示されたような周囲構造が配置される。
図８は、周囲構造と圧接型パワー半導体モジュールの構造との位置関係の例を示す側面図である。図８に例が示されるように、フェライトなどの絶縁強磁性体である周囲構造１０４Ｈは、圧接型パワー半導体モジュールのモジュール構造１０１Ｆの下面から側面を介して、モジュール構造１０１Ｆの上面に渡って形成される。
ここで、モジュール構造１０１Ｆには、たとえば、図１に示されたモジュール本体部１０３および複数のサブモジュール１００が含まれる。
周囲構造１０４Ｈは、圧接型パワー半導体モジュールにおけるモジュール本体部の周囲のうち、紙面に垂直な辺を囲んで配置される。
周囲構造１０４Ｈは、モジュール構造１０１Ｆの側面を覆うことによって、圧接型パワー半導体モジュールにおけるモジュール本体部の平面視における周囲の一部を囲む。また、周囲構造１０４Ｈは、モジュール構造１０１Ｆの下面および上面を覆うことによって、圧接型パワー半導体モジュールにおけるモジュール本体部の側面視における周囲を囲む。
なお、図８に例が示された圧接型パワー半導体モジュールの、モジュール本体部の紙面に平行な２つの辺に対応する位置には、図６に示されたような周囲構造が配置される。
図７に例が示されるように、ブスバー１０６Ｃの下面からブスバー１０６Ａの上面に渡って形成される周囲構造１０４Ｇを有する場合、圧接型パワー半導体モジュールにおけるモジュール本体部の周囲のうち、紙面に垂直な他方の辺（すなわち、図７における右側の辺）は、第２の実施の形態において示された周囲構造１０４Ｆによって囲まれていてもよい。
また、圧接型パワー半導体モジュールにおいて、本実施の形態に示された周囲構造と、たとえば、第１の実施の形態に示された周囲構造とが混在して備えられていてもよい。
本実施の形態に関する構成によれば、ブスバーの側面のみを覆う板形状の周囲構造を有する場合に比べて、強磁性体がブスバー１０６Ｃの下面およびブスバー１０６Ａの上面をも覆うこととなるため、周囲構造が磁界を取り込む効果が高まる。
＜第４の実施の形態＞
本実施の形態に関するパワー半導体モジュールについて説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜パワー半導体モジュールの構成について＞
図９は、切断部を有する周囲構造と圧接型パワー半導体モジュールの構造との位置関係の例を示す平面図である。図９に例が示されるように、フェライトなどの絶縁強磁性体である周囲構造１０４Ｌおよび周囲構造１０４Ｍは、圧接型パワー半導体モジュールのモジュール構造１０１Ｉの周囲の一部に形成される。図９においては、モジュール構造１０１Ｉの周囲のうちの一辺において、周囲構造１０４Ｌと、周囲構造１０４Ｍとが互いに離間して形成されている。
ここで、モジュール構造１０１Ｉには、たとえば、図１に示されたモジュール本体部１０３および複数のサブモジュール１００が含まれる。
ここで、周囲構造１０４Ｌと周囲構造１０４Ｍとの間の距離ｌは、周囲構造１０４Ｌと周囲構造１０４Ｍとが離間する方向に沿うモジュール本体部の辺の長さＬの１／２以上である。
周囲構造１０４Ｌと周囲構造１０４Ｍとの間の距離ｌを上記のように設定することによって、周囲構造１０４Ｌ、周囲構造１０４Ｍ、および、それらが形成されない部分を含む磁気回路の磁気抵抗が十分に大きくなる。よって、輸送電流によって生じる磁束が少なくなるため、磁気飽和を確実に抑制することができる。
＜第５の実施の形態＞
本実施の形態に関するパワー半導体モジュールについて説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜パワー半導体モジュールの構成について＞
図１０は、切断部を有する周囲構造と圧接型パワー半導体モジュールの構造との位置関係の例を示す平面図である。図１０に例が示されるように、フェライトなどの絶縁強磁性体である周囲構造１０４Ｎおよび周囲構造１０４Ｐは、圧接型パワー半導体モジュールのモジュール構造１０１Ｊの周囲の一部に形成される。図１０においては、モジュール構造１０１Ｊの周囲のうちの一辺において、周囲構造１０４Ｎと、周囲構造１０４Ｐとが互いに離間して形成されている。
ここで、モジュール構造１０１Ｊには、たとえば、図１に示されたモジュール本体部１０３および複数のサブモジュール１００が含まれる。
また、図１０に例が示されるように、フェライトなどの絶縁強磁性体である周囲構造１０４Ｓおよび周囲構造１０４Ｔは、圧接型パワー半導体モジュールのモジュール構造１０１Ｊの周囲の一部に形成される。図１０においては、モジュール構造１０１Ｊの周囲のうちの他の一辺において、周囲構造１０４Ｓと、周囲構造１０４Ｔとが互いに離間して形成されている。
また、図１０に例が示されるように、フェライトなどの絶縁強磁性体である周囲構造１０４Ｑおよび周囲構造１０４Ｒは、圧接型パワー半導体モジュールのモジュール構造１０１Ｊの周囲の対向する一辺にそれぞれ形成される。
また、周囲構造１０４Ｎと、周囲構造１０４Ｓとは、互いにモジュール構造１０１Ｊの反対側の辺に位置し、中心線１０００に対して線対称である。すなわち、周囲構造１０４Ｎと、周囲構造１０４Ｓとは、形成される幅Ａ１が同一であり、かつ、対向する辺における形成面積および配置される位置が同一である。
また、周囲構造１０４Ｐと、周囲構造１０４Ｔとは、互いにモジュール構造１０１Ｊの反対側の辺に位置し、中心線１０００に対して線対称である。すなわち、周囲構造１０４Ｐと、周囲構造１０４Ｔとは、形成される幅Ａ２が同一であり、かつ、対向する辺における形成面積および配置される位置が同一である。
周囲構造１０４Ｎ、周囲構造１０４Ｓ、周囲構造１０４Ｐおよび周囲構造１０４Ｔを上記のように形成することによって、構成部品を共通化することができる。よって、材料加工が容易となる。
なお、圧接型パワー半導体モジュールの周囲構造の形成位置および数は、上記の実施の形態に例が示された場合に限られない。たとえば、図１０においては、周囲構造１０４Ｎの幅Ａ１と周囲構造１０４Ｐの幅Ａ２とが等しくてもよいが、これは等しい場合に限られるものではない。
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、パワー半導体モジュールは、モジュール本体部１０３と、複数のパワー半導体チップ１００１と、絶縁強磁性体である周囲構造１０４Ａとを備える。パワー半導体チップ１００１は、モジュール本体部１０３の上面に配置される。周囲構造１０４Ａは、モジュール本体部１０３の平面視における周囲の一部を囲む。複数のパワー半導体チップ１００１は、平面視において縦方向および横方向に配列される。そして、少なくとも１つのパワー半導体チップ１００１は、他のパワー半導体チップ１００１に囲まれて配置される。
このような構成によれば、モジュール本体部１０３の周囲の一部を囲む周囲構造１０４Ａによって、輸送電流によって発生する磁界の磁力線１０２が、圧接型パワー半導体モジュールの外周から周囲構造１０４Ａ内へ移る。そのため、圧接型パワー半導体モジュールの四隅に位置するパワー半導体チップ１００１の近傍における磁界の集中が緩和される。したがって、磁気飽和を起こさずに、複数設けられたパワー半導体チップ１００１間の電流分布の不均等を抑制することができる。
また、以上に記載された実施の形態によれば、パワー半導体モジュールは、モジュール本体部１０３と、複数のパワー半導体チップ１００１と、絶縁強磁性体である周囲構造１０４Ａとを備える。複数のパワー半導体チップ１００１は、モジュール本体部１０３の上面に配置される。周囲構造１０４Ａは、モジュール本体部１０３の平面視における周囲の一部を囲む。そして、モジュール本体部１０３の周囲において、周囲構造１０４Ａが形成されない切断部１０５が少なくとも２箇所設けられる。
このような構成によれば、モジュール本体部１０３の周囲の一部を囲む周囲構造１０４Ａによって、輸送電流によって発生する磁界の磁力線１０２が、圧接型パワー半導体モジュールの外周から周囲構造１０４Ａ内へ移る。そのため、圧接型パワー半導体モジュールの四隅に位置するパワー半導体チップ１００１の近傍における磁界の集中が緩和される。したがって、磁気飽和を起こさずに、複数設けられたパワー半導体チップ１００１間の電流分布の不均等を抑制することができる。
なお、これらの構成以外の本願明細書に例が示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
しかしながら、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、それぞれの切断部１０５の周方向における幅は、モジュール本体部１０３の辺の長さの１／２以上である。このような構成によれば、周囲構造１０４Ｌ、周囲構造１０４Ｍ、および、それらが形成されない部分を含む磁気回路の磁気抵抗が十分に大きくなる。よって、輸送電流によって生じる磁束が少なくなるため、磁気飽和を確実に抑制することができる。
また、以上に記載された実施の形態によれば、周囲構造１０４Ａは、モジュール本体部１０３の対向する辺に対応してそれぞれ設けられる。このような構成によれば、モジュール本体部１０３の平面視における周囲の一部を効果的に囲むことができる。
また、以上に記載された実施の形態によれば、周囲構造１０４Ｎと周囲構造１０４Ｓとは、対向する辺に平行なモジュール本体部１０３の中心線１０００に対して線対称である。このような構成によれば、周囲構造１０４Ｎと周囲構造１０４Ｓとを同一の構造とすることができるため、製造および組み立てが容易となる。
また、以上に記載された実施の形態によれば、周囲構造１０４Ｈおよび周囲構造１０４Ｊは、モジュール本体部１０３の平面視における周囲の一部、および、モジュール本体部１０３の側面視における周囲を囲む。このような構成によれば、強磁性体がモジュール本体部１０３の平面視における周囲に加えて側面視における周囲を囲むため、周囲構造が磁界を取り込む効果が高まる。
また、以上に記載された実施の形態によれば、パワー半導体モジュールは、パワー半導体チップ１００１の上方に配置される、ブスバー１０６を備える。そして、周囲構造１０４Ｄは、ブスバー１０６の上面に達して設けられる。このような構成によれば、モジュール本体部１０３の周囲の一部を囲む周囲構造１０４Ｄによって、輸送電流によって発生する磁界の磁力線が、圧接型パワー半導体モジュールの外周から周囲構造１０４Ｄ内へ移る。そのため、圧接型パワー半導体モジュールの四隅に位置するパワー半導体チップ１００１の近傍における磁界の集中が緩和される。
また、以上に記載された実施の形態によれば、周囲構造１０４Ｅは、ブスバー１０６の上面を越えて設けられる。このような構成によれば、モジュール本体部１０３の周囲の一部を囲む周囲構造１０４Ｅによって、輸送電流によって発生する磁界の磁力線が、圧接型パワー半導体モジュールの外周から周囲構造１０４Ｅ内へ移る。そのため、圧接型パワー半導体モジュールの四隅に位置するパワー半導体チップ１００１の近傍における磁界の集中が緩和される。
また、以上に記載された実施の形態によれば、複合モジュールは、第１のモジュール構造と、第２のモジュール構造と、電極である第１のブスバーと、電極である第２のブスバーと、電極である第３のブスバーと、絶縁強磁性体である周囲構造１０４Ｆとを備える。ここで、第１のモジュール構造は、たとえば、モジュール構造１０１Ｄに対応するものである。また、第２のモジュール構造は、たとえば、モジュール構造１０１Ｅに対応するものである。また、第１のブスバーは、たとえば、ブスバー１０６Ｃに対応するものである。また、第２のブスバーは、たとえば、ブスバー１０６Ｂに対応するものである。また、第３のブスバーは、たとえば、ブスバー１０６Ａに対応するものである。モジュール構造１０１Ｄは、第１のモジュール本体部と、第１のモジュール本体部の上面に配置される複数の第１のパワー半導体チップとを備える。ここで、第１のモジュール本体部は、たとえば、モジュール本体部１０３に対応するものである。また、第１のパワー半導体チップは、たとえば、パワー半導体チップ１００１に対応するものである。モジュール構造１０１Ｅは、第２のモジュール本体部と、第２のモジュール本体部の上面に配置される複数の第２のパワー半導体チップとを備える。ここで、第２のモジュール本体部は、たとえば、モジュール本体部１０３に対応するものである。また、第２のパワー半導体チップは、たとえば、パワー半導体チップ１００１に対応するものである。ブスバー１０６Ｃは、モジュール構造１０１Ｄの下面に配置される。ブスバー１０６Ｂは、モジュール構造１０１Ｄの上面に配置され、かつ、モジュール構造１０１Ｅの下面に配置される。ブスバー１０６Ａは、モジュール構造１０１Ｅの上面に配置される。そして、周囲構造１０４Ｆは、モジュール構造１０１Ｄ、および、モジュール構造１０１Ｅのうちの少なくとも一方の平面視における周囲の一部を囲む。
このような構成によれば、モジュール本体部の周囲の一部を囲む周囲構造１０４Ｆによって、輸送電流によって発生する磁界の磁力線が、圧接型パワー半導体モジュールの外周から周囲構造１０４Ｆ内へ移る。そのため、圧接型パワー半導体モジュールの四隅に位置するパワー半導体チップの近傍における磁界の集中が緩和される。したがって、磁気飽和を起こさずに、複数設けられたパワー半導体チップ間の電流分布の不均等を抑制することができる。
なお、これらの構成以外の本願明細書に例が示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。
しかしながら、本願明細書に例が示される他の構成のうちの少なくとも１つを、以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例が示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、周囲構造１０４Ｆは、ブスバー１０６Ｃとブスバー１０６Ｂとの間、または、ブスバー１０６Ｂとブスバー１０６Ａとの間に挟まれて配置される。このような構成によれば、周囲構造１０４ＦがＭＭＣで備えられる際、いずれかのブスバーがモジュール構造の周囲よりもはみ出て配置される場合にも、周囲構造１０４Ｆを適切に配置することができる。
また、以上に記載された実施の形態によれば、周囲構造１０４Ｇは、ブスバー１０６Ｃの下面から、ブスバー１０６Ａの上面に渡って形成される。このような構成によれば、ブスバーの側面のみを覆う板形状の周囲構造を有する場合に比べて、強磁性体がブスバー１０６Ｃの下面およびブスバー１０６Ａの上面をも覆うこととなるため、周囲構造が磁界を取り込む効果が高まる。
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、本願明細書に記載されたものに限られることはないものとする。
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
１００ サブモジュール、１０１，１０１Ａ，１０１Ｂ 圧接型パワー半導体モジュール、１０１Ｃ，１０１Ｄ，１０１Ｅ，１０１Ｆ，１０１Ｉ，１０１Ｊ モジュール構造、１０２ 磁力線、１０３ モジュール本体部、１０４，１０４Ａ，１０４Ｂ，１０４Ｃ，１０４Ｄ，１０４Ｅ，１０４Ｆ，１０４Ｇ，１０４Ｈ，１０４Ｉ，１０４Ｊ，１０４Ｌ，１０４Ｍ，１０４Ｎ，１０４Ｐ，１０４Ｑ，１０４Ｒ，１０４Ｓ，１０４Ｔ 周囲構造、１０５，１０５Ａ 切断部、１０６，１０６Ａ，１０６Ｂ，１０６Ｃ ブスバー、１０００ 中心線、１００１ パワー半導体チップ、Ａ１，Ａ２ 幅。

Claims (11)

  1. モジュール本体部（１０３）と、
    前記モジュール本体部（１０３）の上面に配置される、複数のパワー半導体チップ（１００１）と、
    前記モジュール本体部（１０３）の平面視における周囲の一部を囲む、絶縁強磁性体である周囲構造（１０４Ａ）とを備え、
    複数の前記パワー半導体チップ（１００１）は、平面視において縦方向および横方向に配列され、
    少なくとも１つの前記パワー半導体チップ（１００１）は、他の前記パワー半導体チップ（１００１）に囲まれて配置される、
    パワー半導体モジュール。
  2. モジュール本体部（１０３）と、
    前記モジュール本体部（１０３）の上面に配置される、複数のパワー半導体チップ（１００１）と、
    前記モジュール本体部（１０３）の平面視における周囲の一部を囲む、絶縁強磁性体である周囲構造（１０４Ａ）とを備え、
    前記モジュール本体部（１０３）の周囲において、前記周囲構造（１０４Ａ）が形成されない切断部（１０５）が少なくとも２箇所設けられる、
    パワー半導体モジュール。
  3. それぞれの前記切断部（１０５）の周方向における幅は、前記モジュール本体部（１０３）の辺の長さの１／２以上である、
    請求項２に記載のパワー半導体モジュール。
  4. 前記周囲構造（１０４Ａ）は、前記モジュール本体部（１０３）の対向する辺に対応してそれぞれ設けられる、
    請求項１から請求項３のうちのいずれか１項に記載のパワー半導体モジュール。
  5. それぞれの前記周囲構造（１０４Ｎ、１０４Ｓ）は、対向する前記辺に平行な前記モジュール本体部（１０３）の中心線（１０００）に対して線対称である、
    請求項４に記載のパワー半導体モジュール。
  6. 前記周囲構造（１０４Ｈ、１０４Ｊ）は、前記モジュール本体部（１０３）の平面視における周囲の一部、および、前記モジュール本体部（１０３）の側面視における周囲を囲む、
    請求項１から請求項５のうちのいずれか１項に記載のパワー半導体モジュール。
  7. 前記パワー半導体チップ（１００１）の上方に配置される、ブスバー（１０６）をさらに備え、
    前記周囲構造（１０４Ｄ）は、前記ブスバー（１０６）の上面に達して設けられる、
    請求項１から請求項６のうちのいずれか１項に記載のパワー半導体モジュール。
  8. 前記周囲構造（１０４Ｅ）は、前記ブスバー（１０６）の上面を越えて設けられる、
    請求項７に記載のパワー半導体モジュール。
  9. 第１のモジュール本体部（１０３）と、前記第１のモジュール本体部（１０３）の上面に配置される複数の第１のパワー半導体チップ（１００１）とを備える第１のモジュール構造（１０１Ｄ）と、
    第２のモジュール本体部（１０３）と、前記第２のモジュール本体部（１０３）の上面に配置される複数の第２のパワー半導体チップ（１００１）とを備える第２のモジュール構造（１０１Ｅ）と、
    前記第１のモジュール構造（１０１Ｄ）の下面に配置される、電極である第１のブスバー（１０６Ｃ）と、
    前記第１のモジュール構造（１０１Ｄ）の上面に配置され、かつ、前記第２のモジュール構造（１０１Ｅ）の下面に配置される、電極である第２のブスバー（１０６Ｂ）と、
    前記第２のモジュール構造（１０１Ｅ）の上面に配置される、電極である第３のブスバー（１０６Ａ）と、
    前記第１のモジュール構造（１０１Ｄ）、および、前記第２のモジュール構造（１０１Ｅ）のうちの少なくとも一方の平面視における周囲の一部を囲む、絶縁強磁性体である周囲構造（１０４Ｆ）とを備える、
    複合モジュール。
  10. 前記周囲構造（１０４Ｆ）は、前記第１のブスバー（１０６Ｃ）と前記第２のブスバー（１０６Ｂ）との間、または、前記第２のブスバー（１０６Ｂ）と前記第３のブスバー（１０６Ａ）との間に挟まれて配置される、
    請求項９に記載の複合モジュール。
  11. 前記周囲構造（１０４Ｇ）は、前記第１のブスバー（１０６Ｃ）の下面から、前記第３のブスバー（１０６Ａ）の上面に渡って形成される、
    請求項９に記載の複合モジュール。
JP2020547530A 2018-09-20 2018-09-20 パワー半導体モジュール、および、複合モジュール Active JP6980124B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/034715 WO2020059062A1 (ja) 2018-09-20 2018-09-20 パワー半導体モジュール、および、複合モジュール

Publications (2)

Publication Number Publication Date
JPWO2020059062A1 JPWO2020059062A1 (ja) 2021-02-18
JP6980124B2 true JP6980124B2 (ja) 2021-12-15

Family

ID=69887015

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020547530A Active JP6980124B2 (ja) 2018-09-20 2018-09-20 パワー半導体モジュール、および、複合モジュール

Country Status (5)

Country Link
US (1) US11824048B2 (ja)
JP (1) JP6980124B2 (ja)
CN (1) CN112740401B (ja)
DE (1) DE112018007999T5 (ja)
WO (1) WO2020059062A1 (ja)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167505A (en) * 1978-01-12 1979-09-11 Rohm And Haas Company Impact modified high melt flow polycarbonamide
JP4127763B2 (ja) * 2002-01-22 2008-07-30 株式会社東芝 半導体装置
JP4423462B2 (ja) 2003-12-22 2010-03-03 富士電機システムズ株式会社 半導体パワーモジュール
CN100429773C (zh) * 2004-01-28 2008-10-29 松下电器产业株式会社 模块及使用它的安装构造体
DE102004046806B4 (de) * 2004-09-27 2009-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP4492448B2 (ja) * 2005-06-15 2010-06-30 株式会社日立製作所 半導体パワーモジュール
JP4492454B2 (ja) * 2005-06-20 2010-06-30 富士電機システムズ株式会社 パワー半導体モジュール
JP5652346B2 (ja) 2011-06-30 2015-01-14 株式会社明電舎 パワー半導体モジュール
JP6029667B2 (ja) * 2012-07-11 2016-11-24 三菱電機株式会社 半導体装置およびその製造方法
KR101567141B1 (ko) * 2013-10-15 2015-11-06 현대자동차주식회사 전기전자부품 하우징의 열전도도 제어 장치
JP6233285B2 (ja) * 2014-11-28 2017-11-22 三菱電機株式会社 半導体モジュール、電力変換装置
US10290587B2 (en) * 2016-11-03 2019-05-14 Toyota Motor Engineering & Manufacturing North America, Inc. Cooler with emi-limiting inductor
CN108022736A (zh) * 2017-12-27 2018-05-11 广州致远电子有限公司 一种微功率电源模块

Also Published As

Publication number Publication date
US11824048B2 (en) 2023-11-21
CN112740401A (zh) 2021-04-30
CN112740401B (zh) 2023-11-03
DE112018007999T5 (de) 2021-06-02
JPWO2020059062A1 (ja) 2021-02-18
US20210257342A1 (en) 2021-08-19
WO2020059062A1 (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
JP6750514B2 (ja) 半導体装置
JP2022079670A (ja) 半導体パワーモジュール
JP6769707B2 (ja) 半導体モジュール
JP6318064B2 (ja) 半導体装置およびその製造方法
US10103641B2 (en) Power converter with parasitic inductance reduced by counter conductor
US11380656B2 (en) Semiconductor device
JPH0645509A (ja) 半導体装置およびその製造方法
JP5884775B2 (ja) インバータ装置
CN105702639A (zh) 具有堆叠的单独封装的功率器件的集成功率组件
JP2015018943A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
JP2023073509A (ja) 半導体装置
JP2015056557A (ja) 半導体装置
JP6980124B2 (ja) パワー半導体モジュール、および、複合モジュール
JP2021141219A (ja) 半導体モジュール
JP2020119974A (ja) 半導体装置
JP2021141221A (ja) 半導体モジュール
JP7106981B2 (ja) 逆導通型半導体装置
JP2018046126A (ja) 半導体装置
JP2017079307A (ja) 半導体装置および半導体装置の製造方法
JP6379494B2 (ja) パワーモジュール
US20210265103A1 (en) Magnetic component
JP5277806B2 (ja) 半導体装置
WO2023199639A1 (ja) 半導体装置
WO2022137966A1 (ja) 半導体装置
WO2023047881A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211116

R150 Certificate of patent or registration of utility model

Ref document number: 6980124

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150