JP6977588B2 - Manufacturing method of semiconductor devices and adhesive film - Google Patents

Manufacturing method of semiconductor devices and adhesive film Download PDF

Info

Publication number
JP6977588B2
JP6977588B2 JP2018013752A JP2018013752A JP6977588B2 JP 6977588 B2 JP6977588 B2 JP 6977588B2 JP 2018013752 A JP2018013752 A JP 2018013752A JP 2018013752 A JP2018013752 A JP 2018013752A JP 6977588 B2 JP6977588 B2 JP 6977588B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
adhesive film
semiconductor chip
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018013752A
Other languages
Japanese (ja)
Other versions
JP2019134020A (en
Inventor
由衣 國土
和弘 山本
紘平 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2018013752A priority Critical patent/JP6977588B2/en
Priority to CN201980010201.0A priority patent/CN111656500B/en
Priority to KR1020207021839A priority patent/KR102602489B1/en
Priority to SG11202007053XA priority patent/SG11202007053XA/en
Priority to PCT/JP2019/003010 priority patent/WO2019151260A1/en
Priority to TW108103596A priority patent/TWI791751B/en
Publication of JP2019134020A publication Critical patent/JP2019134020A/en
Application granted granted Critical
Publication of JP6977588B2 publication Critical patent/JP6977588B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Die Bonding (AREA)
  • Adhesive Tapes (AREA)
  • Dicing (AREA)
  • Laminated Bodies (AREA)

Description

本発明は、半導体装置の製造方法及び接着フィルムに関する。 The present invention relates to a method for manufacturing a semiconductor device and an adhesive film.

従来、半導体チップと半導体基板との接合には、主に銀ペーストが使用されている。しかし、近年の半導体チップの小型化・集積化に伴い、使用される半導体基板にも小型化及び細密化が要求されるようになってきている。その一方で、銀ペーストを用いる場合では、ペーストのはみ出し又は半導体チップの傾きに起因するワイヤボンディング時における不具合の発生、膜厚制御の困難性、ボイド発生等の問題が生じる場合がある。 Conventionally, silver paste is mainly used for joining a semiconductor chip and a semiconductor substrate. However, with the recent miniaturization and integration of semiconductor chips, the semiconductor substrates used are also required to be miniaturized and miniaturized. On the other hand, when the silver paste is used, there may be problems such as problems during wire bonding due to sticking out of the paste or tilting of the semiconductor chip, difficulty in controlling the film thickness, and generation of voids.

そのため、近年、半導体チップと半導体基板とを接合するための接着フィルムが使用されている（例えば、特許文献１参照）。ダイシングテープとダイシングテープ上に積層された接着フィルムとを備える接着フィルムを用いる場合、半導体ウエハの裏面に接着フィルムを貼り付け、ダイシングによって半導体ウエハを個片化することによって、接着フィルム付き半導体チップを得ることができる。得られた接着フィルム付き半導体チップは、接着フィルムを介して半導体基板に貼り付け、熱圧着により接合することができる。 Therefore, in recent years, an adhesive film for joining a semiconductor chip and a semiconductor substrate has been used (see, for example, Patent Document 1). When an adhesive film including a dicing tape and an adhesive film laminated on the dicing tape is used, the semiconductor chip with the adhesive film is formed by attaching the adhesive film to the back surface of the semiconductor wafer and separating the semiconductor wafer by dicing. Obtainable. The obtained semiconductor chip with an adhesive film can be attached to a semiconductor substrate via the adhesive film and bonded by thermocompression bonding.

特開２００７−０５３２４０号公報Japanese Unexamined Patent Publication No. 2007-053240

しかしながら、半導体チップの小型化及び集積化に伴い、接着フィルムを硬化させたときに、半導体装置の半導体基板に反りが発生する場合がある。半導体基板に反りが発生すると、封止工程において、半導体チップが封止材からはみ出し、電気不良が発生するおそれがある。 However, with the miniaturization and integration of semiconductor chips, warpage may occur in the semiconductor substrate of the semiconductor device when the adhesive film is cured. If the semiconductor substrate is warped, the semiconductor chip may protrude from the sealing material in the sealing process, resulting in electrical defects.

また、ワイヤ埋込型接着フィルムであるＦＯＷ（Ｆｉｌｍ Ｏｖｅｒ Ｗｉｒｅ）又はチップ埋込型接着フィルムであるＦＯＤ（Ｆｉｌｍ Ｏｖｅｒ Ｄｉｅ）を用いる場合は、さらに半導体基板の反りが増大する傾向にある。また、これらの接着フィルムでは、ワイヤ、コントローラチップ等を埋め込む必要があるため、接着フィルム付き半導体チップにも反りが発生する場合がある。 Further, when FOW (Film Over Wire), which is a wire-embedded adhesive film, or FOD (Film Over Die), which is a chip-embedded adhesive film, is used, the warp of the semiconductor substrate tends to increase further. Further, since it is necessary to embed a wire, a controller chip, or the like in these adhesive films, the semiconductor chip with the adhesive film may also be warped.

本発明は、このような実情に鑑みてなされたものであり、半導体基板の反りを抑制することが可能な半導体装置の製造方法を提供することを主な目的とする。 The present invention has been made in view of such circumstances, and an object of the present invention is to provide a method for manufacturing a semiconductor device capable of suppressing warpage of a semiconductor substrate.

本発明の一側面は、粘着フィルム上に、接着フィルム、及び半導体ウエハをこの順に備える接着フィルム付き半導体ウエハを準備する工程と、接着フィルム付き半導体ウエハをダイシングし、接着フィルム付き半導体チップを得るダイシング工程と、接着フィルム付き半導体チップを半導体基板に圧着する圧着工程と、を備え、接着フィルムが第１のフィルムと第１のフィルムとは８０℃のずり粘度が異なる第２のフィルムとを粘着フィルムからこの順に含み、第２のフィルムの８０℃のずり粘度が５００Ｐａ・ｓ以上である、半導体装置の製造方法を提供する。このような半導体装置の製造方法によれば、半導体基板の反りを抑制することが可能となる。 One aspect of the present invention is a step of preparing a semiconductor wafer with an adhesive film having an adhesive film and a semiconductor wafer in this order on an adhesive film, and dying of the semiconductor wafer with an adhesive film to obtain a semiconductor chip with an adhesive film. An adhesive film comprises a step and a crimping step of crimping a semiconductor chip with an adhesive film to a semiconductor substrate, and the adhesive film is a second film having a shear viscosity of 80 ° C. different from that of the first film. To provide a method for manufacturing a semiconductor device, which includes the second film in this order and has a shear viscosity of the second film at 80 ° C. of 500 Pa · s or more. According to such a method for manufacturing a semiconductor device, it is possible to suppress the warp of the semiconductor substrate.

第２のフィルムの厚さは、３〜１５０μｍであってよい。第２のフィルムの硬化後の１５０℃における貯蔵弾性率は、１０００ＭＰａ以下であってよい。 The thickness of the second film may be 3 to 150 μm. The storage elastic modulus at 150 ° C. after curing of the second film may be 1000 MPa or less.

半導体装置は、半導体基板上に第１のワイヤを介して第１の半導体チップがワイヤボンディング接続されると共に、第１の半導体チップ上に、第２の半導体チップが接着フィルムを介して圧着されることで、第１のワイヤの少なくとも一部が接着フィルムに埋め込まれてなるワイヤ埋込型の半導体装置であってもよく、第１のワイヤ及び第１の半導体チップが接着フィルムに埋め込まれてなるチップ埋込型の半導体装置であってもよい。このような半導体装置においては、半導体基板の反りだけでなく、接着フィルム付き半導体チップ（第２の半導体チップ）の反りも抑制することが可能となり得る。 In the semiconductor device, the first semiconductor chip is wire-bonded and connected on the semiconductor substrate via the first wire, and the second semiconductor chip is crimped onto the first semiconductor chip via the adhesive film. This may be a wire-embedded semiconductor device in which at least a part of the first wire is embedded in the adhesive film, and the first wire and the first semiconductor chip are embedded in the adhesive film. It may be a chip-embedded semiconductor device. In such a semiconductor device, it may be possible to suppress not only the warp of the semiconductor substrate but also the warp of the semiconductor chip with the adhesive film (second semiconductor chip).

別の側面において、本発明は、第１のフィルムと、第１のフィルム上に積層された、第１のフィルムとは８０℃のずり粘度が異なる第２のフィルムと、を有し、第２のフィルムの８０℃のずり粘度が５００Ｐａ・ｓ以上である、接着フィルムを提供する。 In another aspect, the present invention comprises a first film and a second film laminated on the first film, which has a shear viscosity of 80 ° C. different from that of the first film. Provided is an adhesive film having a shear viscosity at 80 ° C. of 500 Pa · s or more.

第２のフィルムの厚さは、３〜１５０μｍであってよい。第２のフィルムの硬化後の１５０℃における貯蔵弾性率は、１０００ＭＰａ以下であってよい。 The thickness of the second film may be 3 to 150 μm. The storage elastic modulus at 150 ° C. after curing of the second film may be 1000 MPa or less.

上述の接着剤フィルムは、半導体基板上に第１のワイヤを介して第１の半導体チップがワイヤボンディング接続されると共に、第１の半導体チップ上に、第２の半導体チップが圧着されてなる半導体装置において、第２の半導体チップを圧着すると共に、第１のワイヤの少なくとも一部を埋め込むために用いられるもの（すなわち、ＦＯＷ用途）であってもよく、第１のワイヤ及び第１の半導体チップを埋め込むために用いられるもの（すなわち、ＦＯＤ用途）であってもよい。 The above-mentioned adhesive film is a semiconductor in which a first semiconductor chip is wire-bonded and connected to a semiconductor substrate via a first wire, and a second semiconductor chip is crimped onto the first semiconductor chip. In the device, the second semiconductor chip may be crimped and used for embedding at least a part of the first wire (that is, for FOW use), and the first wire and the first semiconductor chip may be used. It may be the one used for embedding (ie, FOD use).

本発明によれば、半導体基板の反りを抑制することが可能な半導体装置の製造方法が提供される。いくつかの形態に係る製造方法は、接着フィルム付き半導体チップの反りも抑制することが可能となる。また、本発明によれば、このような製造方法に用いられる接着フィルムが提供される。 INDUSTRIAL APPLICABILITY According to the present invention, there is provided a method for manufacturing a semiconductor device capable of suppressing warpage of a semiconductor substrate. The manufacturing method according to some forms can also suppress the warp of the semiconductor chip with the adhesive film. Further, according to the present invention, there is provided an adhesive film used in such a manufacturing method.

基材フィルム及び粘着フィルムを備えるフィルムの模式図である。It is a schematic diagram of a film including a base film and an adhesive film. （ａ）基材フィルム及び接着フィルムを備えるフィルムの模式図である。（ｂ）基材フィルム及び接着フィルムを備えるフィルムの模式図である。（ｃ）接着フィルムの模式図である。(A) It is a schematic diagram of a film provided with a base film and an adhesive film. (B) It is a schematic diagram of a film provided with a base film and an adhesive film. (C) It is a schematic diagram of an adhesive film. 接着フィルムの模式図である。It is a schematic diagram of an adhesive film. 接着フィルム付き半導体ウエハの模式図である。It is a schematic diagram of the semiconductor wafer with an adhesive film. ダイシング工程を示す模式図である。It is a schematic diagram which shows the dicing process. 紫外線照射工程を示す模式図である。It is a schematic diagram which shows the ultraviolet irradiation process. ピックアップ工程を示す模式図である。It is a schematic diagram which shows the pickup process. 圧着工程を示す模式図である。It is a schematic diagram which shows the crimping process. 半導体装置の一実施形態を示す模式図である。It is a schematic diagram which shows one Embodiment of a semiconductor device. 半導体装置の一実施形態を示す模式図である。It is a schematic diagram which shows one Embodiment of a semiconductor device. 半導体装置の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of a semiconductor device. 半導体装置の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of a semiconductor device. 半導体装置の一実施形態を示す模式図である。It is a schematic diagram which shows one Embodiment of a semiconductor device. 半導体装置の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of a semiconductor device. 半導体装置の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of a semiconductor device. 半導体装置の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of a semiconductor device. 半導体装置の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of a semiconductor device. 半導体装置の製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of a semiconductor device. ピックアップ用コレットの突き上げ面を示す図である。It is a figure which shows the push-up surface of a collet for pickup.

以下、図面を適宜参照しながら、本発明の実施形態について説明する。ただし、本発明は以下の実施形態に限定されるものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings as appropriate. However, the present invention is not limited to the following embodiments.

本明細書において、（メタ）アクリル酸はアクリル酸又はそれに対応するメタクリル酸を意味する。（メタ）アクリロイル基等の他の類似表現についても同様である。 As used herein, (meth) acrylic acid means acrylic acid or methacrylic acid corresponding thereto. The same applies to other similar expressions such as (meth) acryloyl group.

＜半導体装置の製造方法＞
［準備工程］
本工程では、ダイシング対象となる接着フィルム付き半導体ウエハを準備する。 <Manufacturing method of semiconductor devices>
[Preparation process]
In this step, a semiconductor wafer with an adhesive film to be diced is prepared.

接着フィルムの作製方法の一例について説明する。まず、基材フィルム１、４ａ、及び４ｂ上にそれぞれ別個の粘着剤、第１の接着剤、及び第２の接着剤を塗布し、基材フィルム１及び粘着フィルム２を備えるフィルム１００（図１）と、基材フィルム４ａ及び第１のフィルム３ａを備えるフィルム１１０（図２（ａ））と、基材フィルム４ｂ及び第２のフィルム３ｂを備えるフィルム１２０（図２（ｂ））とを作製する。その後、フィルム１１０及びフィルム１２０から基材フィルム４ａ及び基材フィルム４ｂを剥がして、第１のフィルム３ａ及び第２のフィルム３ｂを貼り合わせて接着フィルム１３０（図２（ｃ））を作製する。次いで、フィルム１００に、粘着フィルム２、第１のフィルム３ａ、及び第２のフィルム３ｂの順となるように積層して、基材フィルム１と、粘着フィルム２と、接着フィルム１３０とを備える接着シート２００（図３）を得ることができる。接着シート２００は、フィルム１００（図１）上に、第１の接着剤ワニスを塗布し、次いで第２の接着剤ワニスを塗布する方法によって作製してもよい。なお、接着シート２００から基材フィルム１を除いたものをダイシング−ダイボンディング一体型接着フィルム１４０という場合がある。その後、接着フィルム１３０上に半導体ウエハＡを貼り付けることで、接着フィルム付き半導体ウエハ３００を得ることができる（図４）。すなわち、このようにして得られる接着フィルム付き半導体ウエハ３００は、粘着フィルム上に接着フィルム及び半導体ウエハをこの順に備える積層体ということができる。 An example of a method for producing an adhesive film will be described. First, a film 100 (FIG. 1) comprising a base film 1 and an adhesive film 2 by applying a separate adhesive, a first adhesive, and a second adhesive on the base films 1, 4a, and 4b, respectively. ), A film 110 (FIG. 2 (a)) including the base film 4a and the first film 3a, and a film 120 (FIG. 2 (b)) including the base film 4b and the second film 3b. do. After that, the base film 4a and the base film 4b are peeled off from the film 110 and the film 120, and the first film 3a and the second film 3b are bonded to each other to prepare an adhesive film 130 (FIG. 2 (c)). Next, the adhesive film 2, the first film 3a, and the second film 3b are laminated on the film 100 in this order, and the base film 1, the adhesive film 2, and the adhesive film 130 are bonded. Sheet 200 (FIG. 3) can be obtained. The adhesive sheet 200 may be produced by applying a first adhesive varnish on the film 100 (FIG. 1) and then applying a second adhesive varnish. The adhesive sheet 200 from which the base film 1 is removed may be referred to as a dicing-die bonding integrated adhesive film 140. Then, by pasting the semiconductor wafer A on the adhesive film 130, the semiconductor wafer 300 with the adhesive film can be obtained (FIG. 4). That is, the semiconductor wafer 300 with an adhesive film thus obtained can be said to be a laminate in which the adhesive film and the semiconductor wafer are provided in this order on the adhesive film.

基材フィルム１、４ａ、及び４ｂとしては、例えば、ポリテトラフルオロエチレンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリメチルペンテンフィルム、ポリイミドフィルム等のプラスチックフィルムなどが挙げられる。基材フィルムには、必要に応じて、プライマー塗布、ＵＶ処理、コロナ放電処理、研磨処理、エッチング処理等の表面処理が行われていてもよい。 Examples of the base film 1, 4a, and 4b include plastic films such as polytetrafluoroethylene film, polyethylene terephthalate film, polyethylene film, polypropylene film, polymethylpentene film, and polyimide film. The base film may be subjected to surface treatment such as primer coating, UV treatment, corona discharge treatment, polishing treatment, and etching treatment, if necessary.

粘着フィルム２は、感圧型又は紫外線硬化型の粘着剤から形成することができる。粘着フィルム２の厚さは、製造する半導体装置の形状、寸法に応じて適宜設定できるが、好ましくは１〜１００μｍ、より好ましくは５〜７０μｍ、さらに好ましくは１０〜４０μｍである。 The pressure-sensitive adhesive film 2 can be formed from a pressure-sensitive or ultraviolet-curable pressure-sensitive adhesive. The thickness of the adhesive film 2 can be appropriately set according to the shape and dimensions of the semiconductor device to be manufactured, but is preferably 1 to 100 μm, more preferably 5 to 70 μm, and further preferably 10 to 40 μm.

（接着フィルム）
接着フィルム１３０は、第１のフィルム３ａ及び第１のフィルム３ａ上に積層された、第１のフィルム３ａとは８０℃のずり粘度が異なる第２のフィルムを含む。また、第２のフィルム３ｂの８０℃のずり粘度は５００Ｐａ・ｓ以上である。 (Adhesive film)
The adhesive film 130 includes a second film laminated on the first film 3a and the first film 3a, which has a shear viscosity of 80 ° C. different from that of the first film 3a. Further, the shear viscosity of the second film 3b at 80 ° C. is 500 Pa · s or more.

第１のフィルム３ａ及び第２のフィルム３ｂは、いずれも熱硬化性であり、半硬化（Ｂステージ）状態を経て、硬化処理後に完全硬化物（Ｃステージ）状態となり得る第１の接着剤及び第２の接着剤から形成することができる。第１のフィルム３ａ及び第２のフィルム３ｂは、熱硬化性樹脂（以下、単に「（ａ）成分」という場合がある。）と、高分子量成分（以下、単に「（ｂ）成分」という場合がある。）と、無機フィラー（以下、単に「（ｃ）成分」という場合がある。）と、を含有することが好ましい。第１のフィルム３ａ及び第２のフィルム３ｂは、カップリング剤（以下、単に「（ｄ）成分」という場合がある。）と、硬化促進剤（以下、単に「（ｅ）成分」という場合がある。）と、をさらに含有していてもよい。 Both the first film 3a and the second film 3b are thermosetting, and the first adhesive and the first adhesive which can be in a completely cured product (C stage) state after a semi-curing (B stage) state and after a curing treatment. It can be formed from a second adhesive. The first film 3a and the second film 3b are a thermosetting resin (hereinafter, may be simply referred to as “(a) component”) and a high molecular weight component (hereinafter, simply referred to as “(b) component”). ) And an inorganic filler (hereinafter, may be simply referred to as “component (c)”). The first film 3a and the second film 3b may be referred to as a coupling agent (hereinafter, may be simply referred to as “(d) component”) and a curing accelerator (hereinafter, simply referred to as “(e) component”). There is.) And may be further contained.

（ａ）熱硬化性樹脂
（ａ）成分は、接着性の観点から、エポキシ樹脂（以下、単に「（ａ１）成分」という場合がある。）及びエポキシ樹脂の硬化剤となり得るフェノール樹脂（以下、単に「（ａ２）成分」という場合がある。）を含むことが好ましい。 (A) Thermosetting resin (a) component is an epoxy resin (hereinafter, may be simply referred to as “(a1) component”) and a phenol resin that can be a curing agent for the epoxy resin (hereinafter, may be simply referred to as “(a1) component”) from the viewpoint of adhesiveness. It may be simply referred to as "(a2) component").

（ａ１）成分は、分子内にエポキシ基を有するものであれば、特に制限なく用いることができる。（ａ１）成分としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡノボラック型エポキシ樹脂、ビスフェノールＦノボラック型エポキシ樹脂、スチルベン型エポキシ樹脂、トリアジン骨格含有エポキシ樹脂、フルオレン骨格含有エポキシ樹脂、トリフェノールフェノールメタン型エポキシ樹脂、ビフェニル型エポキシ樹脂、キシリレン型エポキシ樹脂、ビフェニルアラルキル型エポキシ樹脂、ナフタレン型エポキシ樹脂、多官能フェノール類、アントラセン等の多環芳香族類のジグリシジルエーテル化合物などが挙げられる。これらは、１種を単独で又は２種以上を組み合わせて用いてもよい。これらの中でも、（ａ１）成分は、フィルムのタック性、柔軟性などの観点から、クレゾールノボラック型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、又はビスフェノールＡ型エポキシ樹脂であってもよい。 The component (a1) can be used without particular limitation as long as it has an epoxy group in the molecule. Examples of the component (a1) include bisphenol A type epoxy resin, bisphenol F type epoxy resin, bisphenol S type epoxy resin, phenol novolac type epoxy resin, cresol novolak type epoxy resin, bisphenol A novolak type epoxy resin, and bisphenol F novolak type. Epoxy resin, stilben type epoxy resin, triazine skeleton-containing epoxy resin, fluorene skeleton-containing epoxy resin, triphenolphenol methane type epoxy resin, biphenyl type epoxy resin, xylylene type epoxy resin, biphenyl aralkyl type epoxy resin, naphthalene type epoxy resin, many Examples thereof include functional phenols, polycyclic aromatic diglycidyl ether compounds such as anthracene, and the like. These may be used individually by 1 type or in combination of 2 or more type. Among these, the component (a1) may be a cresol novolac type epoxy resin, a bisphenol F type epoxy resin, or a bisphenol A type epoxy resin from the viewpoint of film tackiness, flexibility, and the like.

（ａ１）成分は、軟化点が３０℃未満又は常温（２５℃）で液体のエポキシ樹脂を含んでいてもよい。このようなエポキシ樹脂を含むことによって、得られるフィルムが柔軟性を付与することができ、チップ、ワイヤ、又は半導体基板の埋め込み性がより向上し、埋め込み不足による反りを緩和できる傾向にある。 The component (a1) may contain an epoxy resin having a softening point of less than 30 ° C. or a liquid at room temperature (25 ° C.). By including such an epoxy resin, the obtained film can be imparted with flexibility, the embedding property of the chip, wire, or semiconductor substrate is further improved, and the warp due to insufficient embedding tends to be alleviated.

（ａ１）成分は、軟化点が５０℃以上のエポキシ樹脂を含んでいてもよい。この場合、軟化したときに流動性に優れるものを用いることが好ましい。 The component (a1) may contain an epoxy resin having a softening point of 50 ° C. or higher. In this case, it is preferable to use one having excellent fluidity when softened.

（ａ２）成分は、分子内にフェノール性水酸基を有するものであれば特に制限なく用いることができる。（ａ２）成分としては、例えば、フェノール、クレゾール、レゾルシン、カテコール、ビスフェノールＡ、ビスフェノールＦ、フェニルフェノール、アミノフェノール等のフェノール類及び／又はα−ナフトール、β−ナフトール、ジヒドロキシナフタレン等のナフトール類とホルムアルデヒド等のアルデヒド基を有する化合物とを酸性触媒下で縮合又は共縮合させて得られるノボラック型フェノール樹脂、アリル化ビスフェノールＡ、アリル化ビスフェノールＦ、アリル化ナフタレンジオール、フェノールノボラック、フェノール等のフェノール類及び／又はナフトール類とジメトキシパラキシレン又はビス（メトキシメチル）ビフェニルから合成されるフェノールアラルキル樹脂、ナフトールアラルキル樹脂などが挙げられる。これらは、１種を単独で又は２種以上を組み合わせて用いてもよい。これらの中でも、（ａ２）成分は、フェノールアラルキル樹脂又はナフトールアラルキル樹脂であってもよい。 The component (a2) can be used without particular limitation as long as it has a phenolic hydroxyl group in the molecule. Examples of the component (a2) include phenols such as phenol, cresol, resorcin, catechol, bisphenol A, bisphenol F, phenylphenol and aminophenol, and / or naphthols such as α-naphthol, β-naphthol and dihydroxynaphthalene. Novolak-type phenolic resin obtained by condensing or co-condensing with a compound having an aldehyde group such as formaldehyde under an acidic catalyst, allylated bisphenol A, allylated bisphenol F, allylated naphthalenediol, phenol novolak, phenols such as phenol. And / or a phenol aralkyl resin synthesized from naphthols and dimethoxyparaxylene or bis (methoxymethyl) biphenyl, a naphthol aralkyl resin, and the like can be mentioned. These may be used individually by 1 type or in combination of 2 or more type. Among these, the component (a2) may be a phenol aralkyl resin or a naphthol aralkyl resin.

（ａ２）成分の水酸基当量は、好ましくは７０ｇ／ｅｑ以上、より好ましくは７０〜３００ｇ／ｅｑである。（ａ２）成分の水酸基当量が７０ｇ／ｅｑ以上であると、フィルムの貯蔵弾性率がより向上する傾向にあり、３００ｇ／ｅｑ以下であると、発泡、アウトガス等の発生による不具合を防ぐことが可能となる。 The hydroxyl group equivalent of the component (a2) is preferably 70 g / eq or more, more preferably 70 to 300 g / eq. When the hydroxyl group equivalent of the component (a2) is 70 g / eq or more, the storage elastic modulus of the film tends to be further improved, and when it is 300 g / eq or less, it is possible to prevent problems due to the generation of foaming, outgas, etc. Will be.

（ａ２）成分の軟化点は、好ましくは５０〜２００℃、より好ましく６０〜１５０℃である。（ａ２）成分の軟化点が２００℃以下であると、エポキシ樹脂との相溶性の低下を抑制できる傾向にある。 The softening point of the component (a2) is preferably 50 to 200 ° C, more preferably 60 to 150 ° C. When the softening point of the component (a2) is 200 ° C. or lower, the decrease in compatibility with the epoxy resin tends to be suppressed.

（ａ１）成分のエポキシ当量と（ａ２）成分の水酸基当量との比（（ａ１）成分のエポキシ当量／（ａ２）成分の水酸基当量）は、硬化性の観点から、０．３０／０．７０〜０．７０／０．３０、０．３５／０．６５〜０．６５／０．３５、０．４０／０．６０〜０．６０／０．４０、又は０．４５／０．５５〜０．５５／０．４５であってよい。当該当量比が０．３０／０．７０以上であると、より充分な硬化性が得られる傾向にある。当該当量比が０．７０／０．３０以下であると、粘度が高くなり過ぎることを防ぐことができ、より充分な流動性を得ることができる。 The ratio of the epoxy equivalent of the component (a1) to the hydroxyl equivalent of the component (a2) (the epoxy equivalent of the component (a1) / the hydroxyl equivalent of the component (a2)) is 0.30 / 0.70 from the viewpoint of curability. ~ 0.70 / 0.30, 0.35 / 0.65-0.65 / 0.35, 0.40 / 0.60 to 0.60 / 0.40, or 0.45 / 0.55- It may be 0.55 / 0.45. When the equivalent amount ratio is 0.30 / 0.70 or more, more sufficient curability tends to be obtained. When the equivalent equivalent ratio is 0.70 / 0.30 or less, it is possible to prevent the viscosity from becoming too high, and it is possible to obtain more sufficient fluidity.

（ａ）成分の含有量は、（ａ）成分、（ｂ）成分、及び（ｃ）成分の総質量１００質量部に対して、５〜７０質量部、１０〜６５質量部、又は２０〜６０質量部であってよい。（ａ）成分の含有量が５質量部以上であると、架橋によって弾性率が向上する傾向にある。（ａ）成分の含有量が７０質量部以下であると、フィルム取扱い性を維持できるとともに、ずり粘度及び弾性率が所望の範囲になり易い傾向にある。 The content of the component (a) is 5 to 70 parts by mass, 10 to 65 parts by mass, or 20 to 60 parts with respect to 100 parts by mass of the total mass of the component (a), the component (b), and the component (c). It may be a mass part. (A) When the content of the component is 5 parts by mass or more, the elastic modulus tends to be improved by crosslinking. When the content of the component (a) is 70 parts by mass or less, the film handleability can be maintained, and the shear viscosity and elastic modulus tend to be in the desired ranges.

（ｂ）高分子量成分
（ｂ）成分は、ガラス転移温度（Ｔｇ）が５０℃以下であるものが好ましい。（ｂ）成分としては、例えば、アクリル樹脂、ポリエステル樹脂、ポリアミド樹脂、ポリイミド樹脂、シリコーン樹脂、ブタジエン樹脂、アクリロニトリル樹脂及びこれらの変性体等が挙げられる。 (B) High molecular weight component The component (b) preferably has a glass transition temperature (Tg) of 50 ° C. or lower. Examples of the component (b) include acrylic resin, polyester resin, polyamide resin, polyimide resin, silicone resin, butadiene resin, acrylonitrile resin, and modified products thereof.

（ｂ）成分は、流動性の観点から、アクリル樹脂を含んでいてもよい。ここで、アクリル樹脂とは、（メタ）アクリル酸エステルに由来する構成単位を含むポリマーを意味する。アクリル樹脂は、構成単位として、エポキシ基、アルコール性又はフェノール性水酸基、カルボキシル基等の架橋性官能基を有する（メタ）アクリル酸エステルに由来する構成単位を含むポリマーであることが好ましい。また、アクリル樹脂は、（メタ）アクリル酸エステルとアクリルニトリルとの共重合体等のアクリルゴムであってもよい。 The component (b) may contain an acrylic resin from the viewpoint of fluidity. Here, the acrylic resin means a polymer containing a structural unit derived from a (meth) acrylic acid ester. The acrylic resin is preferably a polymer containing a structural unit derived from a (meth) acrylic acid ester having a crosslinkable functional group such as an epoxy group, an alcoholic or phenolic hydroxyl group, or a carboxyl group as a structural unit. Further, the acrylic resin may be an acrylic rubber such as a copolymer of (meth) acrylic acid ester and acrylonitrile.

アクリル樹脂のガラス転移温度（Ｔｇ）は、−５０〜５０℃又は−３０〜３０℃であってよい。アクリル樹脂のＴｇが−５０℃以上であると、接着剤の柔軟性が高くなり過ぎることを防ぐことができる傾向にある。これにより、ウエハダイシング時にフィルム状接着剤を切断し易くなり、バリの発生を防ぐことが可能となる。アクリル樹脂のＴｇが５０℃以下であると、接着剤の柔軟性の低下を抑えることができる傾向にある。これにより、フィルム状接着剤をウエハに貼り付ける際に、ボイドを充分に埋め込み易くなる傾向にある。また、ウエハの密着性の低下によるダイシング時のチッピングを防ぐことが可能となる。ここで、ガラス転移温度（Ｔｇ）は、ＤＳＣ（熱示差走査熱量計）（例えば、株式会社リガク製「Ｔｈｅｒｍｏ Ｐｌｕｓ ２」）を用いて測定した値を意味する。 The glass transition temperature (Tg) of the acrylic resin may be −50 to 50 ° C. or -30 to 30 ° C. When the Tg of the acrylic resin is −50 ° C. or higher, it tends to be possible to prevent the adhesive from becoming too flexible. This makes it easier to cut the film-like adhesive during wafer dicing and prevents the occurrence of burrs. When the Tg of the acrylic resin is 50 ° C. or lower, it tends to be possible to suppress a decrease in the flexibility of the adhesive. This tends to make it easier to sufficiently embed voids when the film-like adhesive is attached to the wafer. In addition, it is possible to prevent chipping during dicing due to a decrease in the adhesion of the wafer. Here, the glass transition temperature (Tg) means a value measured using a DSC (heat differential scanning calorimeter) (for example, "Thermo Plus 2" manufactured by Rigaku Co., Ltd.).

アクリル樹脂の重量平均分子量（Ｍｗ）は、１０万〜３００万又は２０万〜２００万であってよい。アクリル樹脂のＭｗがこのような範囲にあると、フィルム形成性、フィルム状における強度、可撓性、タック性等を適切に制御することができると共に、リフロー性に優れ、埋め込み性を向上することができる。また、Ｍｗの低い（例えば、１０万未満）のアクリル樹脂を使用し、さらにはＭｗの低い（例えば、１０万未満）のアクリル樹脂の添加量を増やすことによって、埋め込み性は向上する傾向にあるが、ずり粘度及び硬化後の貯蔵弾性率は低くなる傾向にある。ここで、Ｍｗは、ゲルパーミエーションクロマトグラフィー（ＧＰＣ）で測定し、標準ポリスチレンによる検量線を用いて換算した値を意味する。 The weight average molecular weight (Mw) of the acrylic resin may be 100,000 to 3,000,000 or 200,000 to 2,000,000. When the Mw of the acrylic resin is in such a range, the film formability, the strength in the film form, the flexibility, the tackiness, etc. can be appropriately controlled, and the reflowability is excellent and the embedding property is improved. Can be done. Further, the embedding property tends to be improved by using an acrylic resin having a low Mw (for example, less than 100,000) and further increasing the amount of an acrylic resin having a low Mw (for example, less than 100,000). However, the shear viscosity and the storage elastic modulus after curing tend to be low. Here, Mw means a value measured by gel permeation chromatography (GPC) and converted using a calibration curve made of standard polystyrene.

アクリル樹脂の市販品としては、例えば、ＳＧ−７０Ｌ、ＳＧ−７０８−６、ＷＳ−０２３ ＥＫ３０、ＳＧ−２８０ ＥＫ２３、ＨＴＲ−８６０Ｐ−３ＣＳＰ、ＨＴＲ−８６０Ｐ−３ＣＳＰ−３０Ｂ（いずれもナガセケムテックス株式会社製）が挙げられる。 Examples of commercially available acrylic resins include SG-70L, SG-708-6, WS-023 EK30, SG-280 EK23, HTR-860P-3CSP, and HTR-860P-3CSP-30B (all of which are Nagase ChemteX stocks). Made by the company).

（ｂ）成分の含有量は、（ａ）成分、（ｂ）成分、及び（ｃ）成分の総質量１００質量部に対して、５〜９５質量部、５〜８５質量部、又は１０〜８０質量部であってよい。（ｂ）成分の含有量が５質量部以上であると、８０℃におけるフィルムのずり粘度は高くなる傾向にある。 The content of the component (b) is 5 to 95 parts by mass, 5 to 85 parts by mass, or 10 to 80 parts with respect to 100 parts by mass of the total mass of the component (a), the component (b), and the component (c). It may be a mass part. (B) When the content of the component is 5 parts by mass or more, the shear viscosity of the film at 80 ° C. tends to be high.

（ｃ）無機フィラー
（ｃ）成分としては、例えば、例えば、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウム、酸化アルミニウム、窒化アルミニウム、ホウ酸アルミウィスカ、窒化ホウ素、シリカ等が挙げられる。これらは、１種を単独で又は２種以上を組み合わせて用いてもよい。これらの中でも、（ｃ）成分は、溶融粘度の調整の観点から、シリカであってもよい。 (C) Inorganic filler (c) The components include, for example, aluminum hydroxide, magnesium hydroxide, calcium carbonate, magnesium carbonate, calcium silicate, magnesium silicate, calcium oxide, magnesium oxide, aluminum oxide, aluminum nitride, and the like. Examples thereof include aluminum borate whisker, boron nitride, silica and the like. These may be used individually by 1 type or in combination of 2 or more type. Among these, the component (c) may be silica from the viewpoint of adjusting the melt viscosity.

（ｃ）成分の平均粒径は、流動性の観点から、０．０１〜１μｍ、０．０１〜０．０８μｍ、又は０．０３〜０．０６μｍであってよい。ここで、平均粒径は、ＢＥＴ比表面積から換算することによって求められる値を意味する。 The average particle size of the component (c) may be 0.01 to 1 μm, 0.01 to 0.08 μm, or 0.03 to 0.06 μm from the viewpoint of fluidity. Here, the average particle size means a value obtained by converting from the BET specific surface area.

（ｃ）成分の含有量は、（ａ）成分、（ｂ）成分、及び（ｃ）成分の総質量１００質量部に対して、３〜８０質量部、３〜７０質量部、又は３〜６０質量部であってよい。（ｃ）成分の含有量が３質量部以上であると、ずり粘度及び弾性率がより向上する傾向にある。 The content of the component (c) is 3 to 80 parts by mass, 3 to 70 parts by mass, or 3 to 60 parts by mass with respect to 100 parts by mass of the total mass of the component (a), the component (b), and the component (c). It may be a mass part. (C) When the content of the component is 3 parts by mass or more, the shear viscosity and the elastic modulus tend to be further improved.

（ｄ）カップリング剤
（ｄ）成分は、シランカップリング剤であってよい。シランカップリング剤としては、例えば、γ−ウレイドプロピルトリエトキシシラン、γ−メルカプトプロピルトリメトキシシラン、３−フェニルアミノプロピルトリメトキシシラン、３−（２−アミノエチル）アミノプロピルトリメトキシシラン等が挙げられる。これらは、１種を単独で又は２種以上を組み合わせて用いてもよい。 (D) Coupling agent The component (d) may be a silane coupling agent. Examples of the silane coupling agent include γ-ureidopropyltriethoxysilane, γ-mercaptopropyltrimethoxysilane, 3-phenylaminopropyltrimethoxysilane, 3- (2-aminoethyl) aminopropyltrimethoxysilane, and the like. Be done. These may be used individually by 1 type or in combination of 2 or more type.

（ｅ）硬化促進剤
（ｅ）成分は、特に限定されず、一般に使用されるものを用いることができる。（ｅ）成分としては、例えば、イミダゾール類及びその誘導体、有機リン系化合物、第二級アミン類、第三級アミン類、第四級アンモニウム塩等が挙げられる。これらは、１種を単独で又は２種以上を組み合わせて用いてもよい。これらの中でも、反応性の観点から（ｅ）成分はイミダゾール類及びその誘導体であってもよい。 (E) Curing accelerator The component (e) is not particularly limited, and generally used ones can be used. Examples of the component (e) include imidazoles and derivatives thereof, organic phosphorus compounds, secondary amines, tertiary amines, quaternary ammonium salts and the like. These may be used individually by 1 type or in combination of 2 or more type. Among these, the component (e) may be imidazoles or a derivative thereof from the viewpoint of reactivity.

イミダゾール類としては、例えば、２−メチルイミダゾール、１−ベンジル−２−メチルイミダゾール、１−シアノエチル−２−フェニルイミダゾール、１−シアノエチル−２−メチルイミダゾール等が挙げられる。これらは、１種を単独で又は２種以上を組み合わせて用いてもよい。 Examples of the imidazoles include 2-methylimidazole, 1-benzyl-2-methylimidazole, 1-cyanoethyl-2-phenylimidazole, 1-cyanoethyl-2-methylimidazole and the like. These may be used individually by 1 type or in combination of 2 or more type.

第１のフィルム３ａ及び第２のフィルム３ｂは、その他の成分をさらに含有していてもよい。その他の成分としては、例えば、顔料、イオン補捉剤、酸化防止剤等が挙げられる。 The first film 3a and the second film 3b may further contain other components. Examples of other components include pigments, ion trapping agents, antioxidants and the like.

（ｄ）成分、（ｅ）成分、及びその他の成分の含有量は、（ａ）成分、（ｂ）成分、及び（ｃ）成分の総質量１００質量部に対して、０〜３０質量部であってよい。 The content of the component (d), the component (e), and other components is 0 to 30 parts by mass with respect to 100 parts by mass of the total mass of the component (a), the component (b), and the component (c). It may be there.

第１のフィルム３ａ及び第２のフィルム３ｂは、（ａ）〜（ｃ）成分と必要に応じて（ｄ）成分及び（ｅ）成分と溶剤とを含有する第１の接着剤ワニス及び第２の接着剤ワニスを調製し、これらを基材フィルムに塗布し、溶剤を加熱乾燥して除去することによって形成することができる。第１の接着剤ワニス及び第２の接着剤ワニスは、例えば、（ａ）〜（ｅ）成分を、溶剤中で混合、混練することによって調製することができる。 The first film 3a and the second film 3b are a first adhesive varnish and a second adhesive varnish containing the components (a) to (c) and, if necessary, the component (d) and the component (e) and a solvent. It can be formed by preparing an adhesive varnish of the above, applying them to a base film, and removing the solvent by heating and drying. The first adhesive varnish and the second adhesive varnish can be prepared, for example, by mixing and kneading the components (a) to (e) in a solvent.

混合、混練は、通常の攪拌機、らいかい機、三本ロール、ボールミル等の分散機を用い、これらを適宜組み合わせて行うことができる。 Mixing and kneading can be performed by using a disperser such as a normal stirrer, a raft machine, a three-roll machine, or a ball mill, and combining these as appropriate.

第１の接着剤ワニス及び第２の接着剤ワニスを作製するための溶剤は、上記各成分を均一に溶解、混練または分散できるものであれば制限はなく、従来公知のものを使用することができる。このような溶剤としては、例えば、アセトン、メチルエチルケトン、メチルイソブチルケトン、シクロヘキサノン等のケトン系溶媒、ジメチルホルムアミド、ジメチルアセトアミド、Ｎメチルピロリドン、トルエン、キシレン等が挙げられる。乾燥速度が速く、価格が安い点でメチルエチルケトン、シクロヘキサノン等を使用することが好ましい。 The solvent for producing the first adhesive varnish and the second adhesive varnish is not limited as long as it can uniformly dissolve, knead or disperse each of the above components, and conventionally known ones may be used. can. Examples of such a solvent include ketone solvents such as acetone, methyl ethyl ketone, methyl isobutyl ketone and cyclohexanone, dimethylformamide, dimethylacetamide, N-methylpyrrolidone, toluene, xylene and the like. It is preferable to use methyl ethyl ketone, cyclohexanone, etc. because the drying speed is fast and the price is low.

第１の接着剤ワニス及び第２の接着剤ワニスを基材フィルムに塗布する方法としては、公知の方法を用いることができ、例えば、ナイフコート法、ロールコート法、スプレーコート法、グラビアコート法、バーコート法、カーテンコート法等が挙げられる。加熱乾燥の条件は、使用した溶剤が充分に揮散する条件であれば特に制限はないが、５０〜１５０℃で、１〜３０分間加熱して行うことができる。 As a method of applying the first adhesive varnish and the second adhesive varnish to the base film, known methods can be used, for example, a knife coating method, a roll coating method, a spray coating method, and a gravure coating method. , Bar coat method, curtain coat method and the like. The conditions for heating and drying are not particularly limited as long as the solvent used is sufficiently volatilized, but the heating can be performed at 50 to 150 ° C. for 1 to 30 minutes.

第１のフィルム３ａの厚さは、製造する半導体装置の形状又は寸法に応じて適宜設定できるが、例えば、１〜２００μｍであってよい。第１のフィルム３ａの厚さは、３〜１５０μｍ、又は３〜１２０μｍであってもよい。なお、ＦＯＷ用途では、好ましくは２０〜１２０μｍ、より好ましくは３０〜８０μｍである。ワイヤを埋め込むため、ワイヤがチップに接触しないよう充分な厚さを確保する必要がある。ＦＯＤ用途では、好ましくは４０〜２００μｍ、より好ましくは６０〜１５０μｍである。チップ（例えば、コントローラチップ）を埋め込むため、その厚さに依存するが、充分な厚さ確保が重要である。 The thickness of the first film 3a can be appropriately set according to the shape or size of the semiconductor device to be manufactured, but may be, for example, 1 to 200 μm. The thickness of the first film 3a may be 3 to 150 μm, or 3 to 120 μm. For FOW applications, it is preferably 20 to 120 μm, more preferably 30 to 80 μm. Since the wire is embedded, it is necessary to secure a sufficient thickness so that the wire does not come into contact with the chip. For FOD applications, it is preferably 40-200 μm, more preferably 60-150 μm. Since a chip (for example, a controller chip) is embedded, it depends on the thickness, but it is important to secure a sufficient thickness.

第２のフィルム３ｂの厚さは、製造する半導体装置の形状又は寸法に応じて適宜設定できるが、例えば、３〜１５０μｍであってよい。第２のフィルム３ｂの厚さは、３〜１００μｍ、又は３〜５０μｍであってもよい。なお、ＦＯＷ用途では、好ましくは３〜１５０μｍ、より好ましくは３〜８０μｍである。ワイヤを埋め込むため、ワイヤがチップに接触しないよう充分な厚さを確保する必要がある。ＦＯＤ用途では、好ましくは３〜１５０μｍ、より好ましくは３〜１００μｍである。チップ（例えば、コントローラチップ）を埋め込むため、その厚さに依存するが、充分な厚さ確保が重要である。 The thickness of the second film 3b can be appropriately set according to the shape or size of the semiconductor device to be manufactured, but may be, for example, 3 to 150 μm. The thickness of the second film 3b may be 3 to 100 μm, or 3 to 50 μm. For FOW applications, it is preferably 3 to 150 μm, more preferably 3 to 80 μm. Since the wire is embedded, it is necessary to secure a sufficient thickness so that the wire does not come into contact with the chip. For FOD applications, it is preferably 3 to 150 μm, more preferably 3 to 100 μm. Since a chip (for example, a controller chip) is embedded, it depends on the thickness, but it is important to secure a sufficient thickness.

第１のフィルム３ａと第２のフィルム３ｂから構成される接着フィルム１３０の厚さは、製造する半導体装置の形状又は寸法に応じて適宜設定できるが、好ましくは６〜３００μｍ、より好ましくは１０〜２５０μｍ、さらに好ましくは２０〜２００μｍである。なお、ＦＯＷ用途では、好ましくは４０〜２５０μｍ、より好ましくは５０〜８０μｍである。ワイヤを埋め込むため、ワイヤがチップに接触しないよう充分な厚さを確保する必要がある。ＦＯＤ用途では、好ましくは６０〜２５０μｍ、より好ましくは８０〜１５０μｍである。チップ（例えば、コントローラチップ）を埋め込むため、その厚さに依存するが、充分な厚さ確保が重要である。 The thickness of the adhesive film 130 composed of the first film 3a and the second film 3b can be appropriately set according to the shape or size of the semiconductor device to be manufactured, but is preferably 6 to 300 μm, more preferably 10 to 10. It is 250 μm, more preferably 20 to 200 μm. For FOW applications, it is preferably 40 to 250 μm, more preferably 50 to 80 μm. Since the wire is embedded, it is necessary to secure a sufficient thickness so that the wire does not come into contact with the chip. For FOD applications, it is preferably 60-250 μm, more preferably 80-150 μm. Since a chip (for example, a controller chip) is embedded, it depends on the thickness, but it is important to secure a sufficient thickness.

第１のフィルム３ａの８０℃のずり粘度は、第２のフィルム３ｂの８０℃のずり粘度と異なっているのであれば特に制限されない。第１のフィルム３ａの８０℃のずり粘度は、第２のフィルム３ｂの８０℃のずり粘度よりも高くになると、第２のフィルム３ｂが反り応力を緩衝して半導体基板の反りがチップ上面へ伝搬し難くなるため、結果として半導体基板の反りが抑制される傾向にある。また、第２のフィルム３ｂの８０℃のずり粘度よりも低くなると、第２のフィルム３ｂがチップ及び半導体基板の反りによる応力に追従し難くなるため、半導体基板の反りが抑制される傾向にある。第１のフィルム３ａの８０℃のずり粘度は、半導体基板の反りがより抑制される観点から、第２のフィルム３ｂの８０℃のずり粘度よりも低いことが好ましい。 The shear viscosity of the first film 3a at 80 ° C. is not particularly limited as long as it is different from the shearing viscosity of the second film 3b at 80 ° C. When the shear viscosity of the first film 3a at 80 ° C. becomes higher than the shear viscosity of the second film 3b at 80 ° C., the second film 3b cushions the warp stress and the warp of the semiconductor substrate moves to the upper surface of the chip. Since it becomes difficult to propagate, the warp of the semiconductor substrate tends to be suppressed as a result. Further, when the viscosity of the second film 3b is lower than the shear viscosity at 80 ° C., it becomes difficult for the second film 3b to follow the stress due to the warp of the chip and the semiconductor substrate, so that the warp of the semiconductor substrate tends to be suppressed. .. The shear viscosity at 80 ° C. of the first film 3a is preferably lower than the shearing viscosity at 80 ° C. of the second film 3b from the viewpoint of further suppressing the warp of the semiconductor substrate.

第１のフィルム３ａの８０℃のずり粘度は、例えば、５００〜３００００Ｐａ・ｓであってよい。第１のフィルム３ａの８０℃のずり粘度は、５００Ｐａ・ｓ以上、７００Ｐａ・ｓ以上、又は１０００Ｐａ・ｓ以上であってもよい。第１のフィルム３ａの８０℃のずり粘度が５００Ｐａ・ｓ以上であると、フィルムの取り扱い性により優れる傾向にある。第１のフィルム３ａの８０℃のずり粘度は、３００００Ｐａ・ｓ以下、２００００Ｐａ・ｓ以下、又は１５０００Ｐａ・ｓ以下であってもよい。第１のフィルム３ａの８０℃のずり粘度が３００００Ｐａ・ｓ以下であると、チップ、ワイヤ、又は半導体基板を充分に埋め込むことができ、反りを抑制できる傾向にある。 The shear viscosity of the first film 3a at 80 ° C. may be, for example, 500 to 30,000 Pa · s. The shear viscosity of the first film 3a at 80 ° C. may be 500 Pa · s or more, 700 Pa · s or more, or 1000 Pa · s or more. When the shear viscosity of the first film 3a at 80 ° C. is 500 Pa · s or more, the handleability of the film tends to be better. The shear viscosity of the first film 3a at 80 ° C. may be 30,000 Pa · s or less, 20,000 Pa · s or less, or 15,000 Pa · s or less. When the shear viscosity of the first film 3a at 80 ° C. is 30,000 Pa · s or less, chips, wires, or semiconductor substrates can be sufficiently embedded, and warpage tends to be suppressed.

第２のフィルム３ｂは、第１のフィルム３ａとは８０℃のずり粘度が異なり、第２のフィルム３ｂの８０℃のずり粘度は、５００Ｐａ・ｓ以上である。第２のフィルム３ｂの８０℃のずり粘度は、このような条件を満たすものであれば特に制限されない。上記と同様の理由により、第２のフィルム３ｂの８０℃のずり粘度は、半導体基板の反りがより抑制される観点から、第１のフィルム３ａの８０℃のずり粘度よりも高いことが好ましい。 The second film 3b has a shear viscosity of 80 ° C. different from that of the first film 3a, and the shearing viscosity of the second film 3b at 80 ° C. is 500 Pa · s or more. The shear viscosity of the second film 3b at 80 ° C. is not particularly limited as long as it satisfies such conditions. For the same reason as described above, the shear viscosity of the second film 3b at 80 ° C. is preferably higher than that of the first film 3a at 80 ° C. from the viewpoint of further suppressing the warpage of the semiconductor substrate.

第２のフィルム３ｂの８０℃のずり粘度は、５００Ｐａ・ｓ以上であり、３０００Ｐａ・ｓ以上、５０００Ｐａ・ｓ以上、１００００Ｐａ・ｓ以上、１５０００Ｐａ・ｓ以上、２００００Ｐａ・ｓ以上、２５０００Ｐａ・ｓ以上であってよい。第２のフィルム３ｂの８０℃のずり粘度が５００Ｐａ・ｓ以上であると、フィルムの取り扱い性がより優れる傾向にある。第２のフィルム３ｂの８０℃のずり粘度の上限は、特に制限されないが、１０００００Ｐａ・ｓ以下、７００００Ｐａ・ｓ以下、又は５００００Ｐａ・ｓ以下であってよい。 The shear viscosity of the second film 3b at 80 ° C. is 500 Pa · s or more, 3000 Pa · s or more, 5000 Pa · s or more, 10,000 Pa · s or more, 15000 Pa · s or more, 20000 Pa · s or more, and 25000 Pa · s or more. It may be there. When the shear viscosity of the second film 3b at 80 ° C. is 500 Pa · s or more, the handleability of the film tends to be better. The upper limit of the shear viscosity at 80 ° C. of the second film 3b is not particularly limited, but may be 100,000 Pa · s or less, 70,000 Pa · s or less, or 50,000 Pa · s or less.

なお、第１のフィルム３ａ及び第２のフィルム３ｂの８０℃のずり粘度は、例えば、実施例に記載の方法によって測定することができる。 The shear viscosities of the first film 3a and the second film 3b at 80 ° C. can be measured by, for example, the method described in Examples.

第１のフィルム３ａ及び第２のフィルム３ｂの８０℃のずり粘度は、例えば、これらフィルムに含有される成分の種類及び含有量を変化させることによって調整することができる。 The shear viscosity at 80 ° C. of the first film 3a and the second film 3b can be adjusted, for example, by changing the type and content of the components contained in these films.

第１のフィルム３ａの硬化後の１５０℃における貯蔵弾性率は、特に制限されないが、１０００ＭＰａ以下、５００ＭＰａ以下、又は３００ＭＰａ以下であってよく、１０ＭＰａ以上、１５ＭＰａ以上、又は２０ＭＰａ以上であってよい。第１のフィルム３ａの硬化後の１５０℃における貯蔵弾性率が１０００ＭＰａ以下であると、チップ、ワイヤ、又は半導体基板を充分に埋め込むことができ、反りを抑制できる傾向にある。第１のフィルム３ａの硬化後の１５０℃における貯蔵弾性率が１０ＭＰａ以上であると、圧着時にフィルムのつぶれを防ぎ、チップの端からのはみ出しを抑制できる傾向にある。 The storage elastic modulus of the first film 3a at 150 ° C. after curing is not particularly limited, but may be 1000 MPa or less, 500 MPa or less, or 300 MPa or less, and may be 10 MPa or more, 15 MPa or more, or 20 MPa or more. When the storage elastic modulus of the first film 3a at 150 ° C. after curing is 1000 MPa or less, chips, wires, or semiconductor substrates can be sufficiently embedded, and warpage tends to be suppressed. When the storage elastic modulus of the first film 3a at 150 ° C. after curing is 10 MPa or more, the film tends to be prevented from being crushed during pressure bonding and the protrusion from the end of the chip can be suppressed.

第２のフィルム３ｂの硬化後の１５０℃における貯蔵弾性率は、１０００ＭＰａ以下であってよい。第２のフィルム３ｂの硬化後の１５０℃における貯蔵弾性率は、５００ＭＰａ以下、１００ＭＰａ以下、又は７０ＭＰａ以下であってもよく、１０ＭＰａ以上、１５ＭＰａ以上、又は２０ＭＰａ以上であってもよい。第２のフィルム３ｂの硬化後の１５０℃における貯蔵弾性率が１０００ＭＰａ以下であると、半導体基板又はチップの反りをより緩和できる傾向にある。 The storage elastic modulus of the second film 3b at 150 ° C. after curing may be 1000 MPa or less. The storage elastic modulus of the second film 3b at 150 ° C. after curing may be 500 MPa or less, 100 MPa or less, or 70 MPa or less, or 10 MPa or more, 15 MPa or more, or 20 MPa or more. When the storage elastic modulus of the second film 3b at 150 ° C. after curing is 1000 MPa or less, the warp of the semiconductor substrate or chip tends to be further relaxed.

なお、第１のフィルム３ａ及び第２のフィルム３ｂの硬化後の１５０℃における貯蔵弾性率は、例えば、実施例に記載の方法によって測定することができる。 The storage elastic modulus of the first film 3a and the second film 3b at 150 ° C. after curing can be measured by, for example, the method described in Examples.

接着フィルム１３０は、第１のフィルム３ａと第２のフィルム３ｂとをロールラミネーター、真空ラミネーター等を用いて所定条件（例えば、室温（２０℃）、又は加熱状態）でラミネートし、基材フィルム４ａ及び４ｂを除去することによって作製することができる。 In the adhesive film 130, the first film 3a and the second film 3b are laminated under predetermined conditions (for example, at room temperature (20 ° C.) or in a heated state) using a roll laminator, a vacuum laminator, or the like, and the base film 4a is formed. And 4b can be made by removing.

接着フィルム１３０は、まず、第１の接着剤組成物のワニスを基材フィルムに塗布し、溶剤を加熱乾燥して除去して第１のフィルム３ａを作製し、次いで、第１のフィルム３ａ上に、第２の接着剤組成物のワニスを塗布し、溶剤を加熱乾燥して除去して第２の接着フィルムを形成し、基材フィルムを除去することによって作製してもよい。 In the adhesive film 130, first, the varnish of the first adhesive composition is applied to the base film, the solvent is heat-dried and removed to prepare the first film 3a, and then on the first film 3a. The varnish of the second adhesive composition may be applied to the film, the solvent may be heat-dried and removed to form a second adhesive film, and the base film may be removed.

半導体ウエハＡは、特に限定されないが、例えば、１０〜１００μｍの薄型半導体ウエハを用いることができる。また、半導体ウエハＡとしては、単結晶シリコンの他、多結晶シリコン、各種セラミック、ガリウム砒素等の化合物半導体などが挙げられる。 The semiconductor wafer A is not particularly limited, but for example, a thin semiconductor wafer having a thickness of 10 to 100 μm can be used. Examples of the semiconductor wafer A include single crystal silicon, polycrystalline silicon, various ceramics, and compound semiconductors such as gallium arsenide.

［ダイシング工程］
接着フィルム付き半導体ウエハ３００は、その後図５に示されるように、例えばブレードＢを用いてダイシングされ、さらに洗浄、乾燥の工程が加えられる。これにより接着フィルム１３０までがダイシングされ、接着フィルム付きの（個片化された）半導体チップが得られる。ダイシングは、ブレードＢに代えてダイサーを用いてもよい。ブレードＢとしては、例えば、株式会社ディスコ製ダイシングブレードＮＢＣ−ＺＨ０５シリーズ、ＮＢＣ−ＺＨシリーズ等を用いることができる。ダイサーとしては、例えば、フルオートマチックダイシングソー６０００シリーズ、セミオートマチックダイシングソー３０００シリーズ（いずれも、株式会社ディスコ製）等を用いることができる。なお、ダイシングの際、半導体ウエハＡの周囲には、ウエハリング（不図示）が配置され、接着フィルムを介して半導体ウエハＡが固定される。接着フィルムに対する半導体ウエハＡの貼り付け面は、回路面であってもよく、回路面の反対面であってもよい。 [Dicing process]
The semiconductor wafer 300 with an adhesive film is then diced using, for example, a blade B, as shown in FIG. 5, and further subjected to cleaning and drying steps. As a result, up to the adhesive film 130 is diced, and a (individualized) semiconductor chip with the adhesive film is obtained. For dicing, a dicer may be used instead of the blade B. As the blade B, for example, a dicing blade NBC-ZH05 series, NBC-ZH series, etc. manufactured by DISCO Corporation can be used. As the dicing saw, for example, a fully automatic dicing saw 6000 series, a semi-automatic dicing saw 3000 series (both manufactured by Disco Corporation) and the like can be used. At the time of dicing, a wafer ring (not shown) is arranged around the semiconductor wafer A, and the semiconductor wafer A is fixed via the adhesive film. The surface on which the semiconductor wafer A is attached to the adhesive film may be a circuit surface or the opposite surface of the circuit surface.

半導体チップサイズは、一辺が２０ｍｍ以下、すなわち２０ｍｍ×２０ｍｍ以下であることが好ましい。より好ましくは一辺が３〜１５ｍｍ、さらに好ましくは一辺が５〜１０ｍｍである。なお、半導体基板はチップ又はそれに準ずるものも含む。 The semiconductor chip size is preferably 20 mm or less on a side, that is, 20 mm × 20 mm or less. More preferably, one side is 3 to 15 mm, and further preferably one side is 5 to 10 mm. The semiconductor substrate also includes a chip or a similar one.

［紫外線照射工程］
ダイシング工程後に、粘着フィルム２に紫外線を照射する紫外線照射工程をさらに備えていてもよい（図６）。これにより、粘着フィルム２の一部又は大部分を重合し硬化することができる。紫外線照射の照度は特に限定されないが、好ましくは１０〜２００ｍＷ／ｃｍ２、より好ましくは２０〜１５０ｍＷ／ｃｍ２である。また、紫外線照射時の照射量は特に限定されないが、好ましくは５０〜４００ｍＪ／ｃｍ２、より好ましくは１００〜２５０ｍＪ／ｃｍ２である。 [Ultraviolet irradiation process]
After the dicing step, the adhesive film 2 may be further provided with an ultraviolet irradiation step of irradiating the adhesive film 2 with ultraviolet rays (FIG. 6). As a result, a part or most of the adhesive film 2 can be polymerized and cured. The illuminance of ultraviolet irradiation is not particularly limited, but is preferably 10 to 200 mW / cm 2 , and more preferably 20 to 150 mW / cm 2 . The irradiation amount of time the ultraviolet irradiation is not particularly limited, preferably 50~400mJ / cm 2, more preferably 100~250mJ / cm 2.

［ピックアップ工程］
ピックアップ工程では、ピックアップすべき半導体チップａを例えば吸引コレット５によりピックアップする。この際、ピックアップすべき半導体チップａを基材フィルム１の下面から、例えば、針扞等により突き上げることもできる。半導体チップａと接着フィルム１３０との間の密着力は、粘着フィルム２と基材フィルム１との間及び接着フィルム１３０と粘着フィルム２との間の密着力よりも高く、半導体チップａのピックアップを行うと、接着フィルム１３０は半導体チップａの下面に付着した状態で剥離される（図７参照）。 [Pickup process]
In the pick-up process, the semiconductor chip a to be picked up is picked up by, for example, a suction collet 5. At this time, the semiconductor chip a to be picked up can be pushed up from the lower surface of the base film 1 by, for example, a needle holder. The adhesive force between the semiconductor chip a and the adhesive film 130 is higher than the adhesive force between the adhesive film 2 and the base film 1 and between the adhesive film 130 and the adhesive film 2, and the pickup of the semiconductor chip a can be picked up. When this is done, the adhesive film 130 is peeled off while being attached to the lower surface of the semiconductor chip a (see FIG. 7).

粘着フィルム２と第１のフィルム３ａとの密着力が、半導体ウエハＡと第２のフィルム３ｂとの密着力よりも小さいことが好ましい。密着力がこのような関係にあると、ピックアップ工程においてチップを突き上げた際、第１のフィルム３ａと第２のフィルム３ｂの間で剥離することを防ぐことができる。第１のフィルム３ａと第２のフィルム３ｂの界面で剥離すると、反りの低減効果が得られない傾向にある。 It is preferable that the adhesive force between the adhesive film 2 and the first film 3a is smaller than the adhesive force between the semiconductor wafer A and the second film 3b. When the adhesive force has such a relationship, it is possible to prevent the chip from peeling off between the first film 3a and the second film 3b when the chip is pushed up in the pickup process. When peeled at the interface between the first film 3a and the second film 3b, the effect of reducing warpage tends not to be obtained.

［圧着工程］
次いで、接着フィルム１３０を介して、半導体チップａを半導体基板６に載置し加熱する。加熱により接着フィルム１３０は充分な接着力を発現し、接着フィルムの硬化物１３０ｃを介した半導体チップａと半導体基板６との接着が完了する（図８）。なお、半導体基板６としては、例えば、半導体チップ搭載用支持部材、他の半導体チップ等が挙げられる。 [Crimping process]
Next, the semiconductor chip a is placed on the semiconductor substrate 6 and heated via the adhesive film 130. By heating, the adhesive film 130 develops a sufficient adhesive force, and the adhesion between the semiconductor chip a and the semiconductor substrate 6 via the cured product 130c of the adhesive film is completed (FIG. 8). Examples of the semiconductor substrate 6 include a support member for mounting a semiconductor chip, another semiconductor chip, and the like.

圧着温度は特に限定されないが、好ましくは５０〜２００℃、より好ましくは１００〜１５０℃である。圧着温度が高いと接着フィルム３が柔らかくなるため埋め込み性が向上する傾向にある。圧着時間は特に限定されないが、好ましくは０．５〜２０秒、より好ましくは１〜５秒である。圧着時の圧力は特に限定されないが、好ましくは０．０１〜５ＭＰａ、より好ましくは０．０２〜２ＭＰａである。ＦＯＷ及びＦＯＤ用途では埋め込み性向上のため圧着圧力を高めに設定したほうが好ましい。 The crimping temperature is not particularly limited, but is preferably 50 to 200 ° C, more preferably 100 to 150 ° C. When the crimping temperature is high, the adhesive film 3 becomes soft and the embedding property tends to be improved. The crimping time is not particularly limited, but is preferably 0.5 to 20 seconds, more preferably 1 to 5 seconds. The pressure at the time of crimping is not particularly limited, but is preferably 0.01 to 5 MPa, more preferably 0.02 to 2 MPa. For FOW and FOD applications, it is preferable to set the crimping pressure higher in order to improve the embedding property.

［硬化工程］
圧着工程後、接着フィルム１３０を硬化させる硬化工程を実施する。接着フィルム１３０を硬化させるための温度及び時間は、接着フィルムに含まれる成分の硬化温度に合わせて適宜設定することができる。温度は段階的に変化させてもよく、そのような機構を有するものを用いてもよい。温度及び時間は、例えば、４０〜３００℃であってよく、例えば、３０〜３００分であってよい。 [Curing process]
After the crimping step, a curing step of curing the adhesive film 130 is performed. The temperature and time for curing the adhesive film 130 can be appropriately set according to the curing temperature of the components contained in the adhesive film. The temperature may be changed stepwise, or one having such a mechanism may be used. The temperature and time may be, for example, 40-300 ° C., for example, 30-300 minutes.

＜半導体装置＞
本実施形態の製造方法によって得られる半導体装置の態様について図面を用いて具体的に説明する。なお、近年、様々な構造の半導体装置が提案されており、本実施形態の製造方法によって得られる半導体装置は、以下に説明する構造のものに限定されない。 <Semiconductor device>
The embodiment of the semiconductor device obtained by the manufacturing method of the present embodiment will be specifically described with reference to the drawings. In recent years, semiconductor devices having various structures have been proposed, and the semiconductor devices obtained by the manufacturing method of the present embodiment are not limited to those having the structures described below.

図９は、半導体装置の一実施形態を示す模式断面図である。図９に示す半導体装置４００は、接着フィルム付き半導体チップである半導体チップａが接着フィルム１３０を介して半導体基板１０に圧着されてなり、なおかつ半導体基板１０上にワイヤ１１を介して半導体チップａがワイヤボンディング接続されてなる半導体装置である。当該半導体装置において、半導体チップａは接着フィルムの硬化物１３０ｃにより半導体基板１０に接着され、半導体チップａの接続端子（図示せず）はワイヤ１１を介して外部接続端子（図示せず）と電気的に接続され、封止材１２によって封止されている。 FIG. 9 is a schematic cross-sectional view showing an embodiment of a semiconductor device. In the semiconductor device 400 shown in FIG. 9, the semiconductor chip a, which is a semiconductor chip with an adhesive film, is crimped to the semiconductor substrate 10 via the adhesive film 130, and the semiconductor chip a is formed on the semiconductor substrate 10 via the wire 11. It is a semiconductor device that is wire-bonded and connected. In the semiconductor device, the semiconductor chip a is adhered to the semiconductor substrate 10 by the cured product 130c of the adhesive film, and the connection terminal (not shown) of the semiconductor chip a is electrically connected to the external connection terminal (not shown) via the wire 11. It is connected to the surface and is sealed by the sealing material 12.

図１０は、半導体装置の一実施形態を示す模式断面図である。図１０に示す半導体装置４１０は、半導体基板１０上に第１のワイヤ１１ａを介して第１の半導体チップａ１がワイヤボンディング接続されると共に、第１の半導体チップａ１上に、接着フィルム付き半導体チップである第２の半導体チップａ２が接着フィルム１３０を介して圧着されることで、第１のワイヤ１１ａの少なくとも一部が接着フィルム１３０に埋め込まれてなるワイヤ埋込型の半導体装置である。当該半導体装置において、第１の半導体チップａ１は接着フィルムの硬化物１３０ｃ１により、端子１３が形成された半導体基板１０に接着され、第１の半導体チップａ１の上にさらに接着フィルムの硬化物１３０ｃ２により第２の半導体チップａ２が接着されている。第１の半導体チップａ１及び第２の半導体チップａ２の接続端子（図示せず）は、第１のワイヤ１１ａ及び第２のワイヤ１１ｂを介して回路パターン１４と電気的に接続され、封止材１２によって封止されている。このように、上記の製造方法は、半導体チップを複数重ねる構造の半導体装置であって、ワイヤの一部を埋め込む必要がある場合にも好適に使用できる。 FIG. 10 is a schematic cross-sectional view showing an embodiment of a semiconductor device. The semiconductor device 410 shown in FIG. 10, the first semiconductor chip a 1 through the first wire 11a on the semiconductor substrate 10 is wire bonding connection, on the first semiconductor chip a 1, the adhesive film with by the second semiconductor chip a 2 is a semiconductor chip is pressed through the adhesive film 130, at least a part of a semiconductor device of a wire embedded consisting embedded in the adhesive film 130 of the first wire 11a be. In the semiconductor device, the first semiconductor chip a 1 by the cured product 130c 1 of the adhesive film is adhered to the semiconductor substrate 10 in which terminals 13 are formed, curing of the further adhesive film on the first semiconductor chip a 1 the second semiconductor chip a 2 are bonded by the object 130c 2. The first semiconductor chip a 1 and the second semiconductor chip a 2 of connection terminals (not shown) is electrically connected to the circuit pattern 14 via the first wire 11a and the second wire 11b, sealed It is sealed by a stopper 12. As described above, the above-mentioned manufacturing method is a semiconductor device having a structure in which a plurality of semiconductor chips are stacked, and can be suitably used even when it is necessary to embed a part of a wire.

図１１及び図１２は、図１０に示す半導体装置の製造手順を示す図である。まず、接着フィルム付きの第１の半導体チップａ１を、接着フィルム１３０を介して半導体基板１０に加熱圧着して接着させる。第１の半導体チップａ１は接着フィルムの硬化物１３０ｃ１により埋め込まれる。この際、その他一般的な製造方法を用いてもよい。その後、ワイヤボンディング工程を経ることで、図１１に示す半導体基板を得る。次に、接着フィルム付きの第２の半導体チップａ２を、接着フィルム１３０を介して第１の半導体チップａ１に加熱圧着して接着させる。このようにして、図１２に示す半導体基板を得る。その後、さらにワイヤボンディング工程及び封止工程を経ることで、図１０に示す半導体装置を得ることができる。 11 and 12 are diagrams showing a manufacturing procedure of the semiconductor device shown in FIG. 10. First, the first semiconductor chip a 1 with the adhesive film, is adhered by thermocompression bonding to the semiconductor substrate 10 through the adhesive film 130. The first semiconductor chip a 1 is embedded by the cured product 130c 1 of the adhesive film. At this time, other general manufacturing methods may be used. Then, by going through a wire bonding step, the semiconductor substrate shown in FIG. 11 is obtained. Next, the second semiconductor chip a 2 of film adhesive to adhere to thermocompression bonding the first semiconductor chip a 1 via an adhesive film 130. In this way, the semiconductor substrate shown in FIG. 12 is obtained. After that, the semiconductor device shown in FIG. 10 can be obtained by further passing through a wire bonding step and a sealing step.

図１３は、半導体装置の一実施形態を示す模式断面図である。図１３に示す半導体装置５００は、半導体基板１０上に第１のワイヤ１１ａを介して第１の半導体チップａ３がワイヤボンディング接続されると共に、第１の半導体チップａ３上に、接着フィルム付き半導体チップでありかつ第１の半導体チップａ３の面積よりも大きい第２の半導体チップａ４が接着フィルム１３０を介して圧着されることで、第１のワイヤ１１ａ及び第１の半導体チップａ３が接着フィルム１３０に埋め込まれてなるチップ埋込型の半導体装置である。半導体装置５００では、半導体基板１０と第２の半導体チップａ４とがさらに第２のワイヤ１１ｂを介して電気的に接続されると共に、第２の半導体チップａ４が封止材１２により封止されている。 FIG. 13 is a schematic cross-sectional view showing an embodiment of a semiconductor device. The semiconductor device 500 shown in FIG. 13, the first semiconductor chip a 3 via a first wire 11a on the semiconductor substrate 10 is wire bonding connection, on the first semiconductor chip a 3, the adhesive film with by the second semiconductor chip a 4 greater than is and the area of the first semiconductor chip a 3 a semiconductor chip is pressed through the adhesive film 130, the first wire 11a and the first semiconductor chip a 3 Is a chip-embedded semiconductor device embedded in an adhesive film 130. In the semiconductor device 500 is electrically connected through the semiconductor substrate 10 and the second semiconductor chip a 4 and further second wire 11b, the second semiconductor chip a 4 is the sealing member 12 sealing Has been done.

第１の半導体チップａ３の厚さは１０〜１７０μｍ、第２の半導体チップａ４の厚さは２０〜４００μｍであってよい。接着フィルムの硬化物１３０ｃ５の厚さは２０〜２００μｍ、好ましくは３０〜２００μｍ、より好ましくは４０〜１５０μｍである。接着フィルムの硬化物１３０ｃ５内部に埋め込まれている第１の半導体チップａ３は、例えば半導体装置５００を駆動するためのコントローラチップである。 The thickness of the first semiconductor chip a 3 is 10～170Myuemu, the thickness of the second semiconductor chip a 4 may be a 20～400Myuemu. The thickness of the cured product 130c 5 of the adhesive film is 20 to 200 μm, preferably 30 to 200 μm, and more preferably 40 to 150 μm. The first semiconductor chip a 3 embedded within cured 130c 5 of the adhesive film is, for example, a controller chip for driving the semiconductor device 500.

半導体基板１０は、例えば、表面に回路パターン１４が形成された有機基板であってよい。第１の半導体チップａ３は、回路パターン１４上に接着フィルムの硬化物１３０ｃ３を介して圧着されており、第２の半導体チップａ４は、第１の半導体チップａ３が圧着されていない回路パターン１４、第１の半導体チップａ３、第１のワイヤ１１ａ、及び回路パターン１４の一部を覆うように接着フィルムの硬化物１３０ｃ４を介して半導体基板１０に圧着されている。半導体基板１０上の回路パターン１４に起因する凹凸の段差には、接着フィルムの硬化物１３０ｃ４が埋め込まれている。そして、樹脂製の封止材１２により、第２の半導体チップａ４、回路パターン１４及び第２のワイヤ１１ｂが封止されている。 The semiconductor substrate 10 may be, for example, an organic substrate having a circuit pattern 14 formed on its surface. The first semiconductor chip a 3 is crimped over a cured product 130c 3 of the adhesive film on the circuit pattern 14, the second semiconductor chip a 4, a first semiconductor chip a 3 is not crimped circuit pattern 14, the first semiconductor chip a 3, are pressed against the semiconductor substrate 10 through the cured product 130c 4 of the adhesive film so that the first wire 11a, and a portion of the circuit pattern 14 covers. The cured product 130c 4 of the adhesive film is embedded in the uneven step caused by the circuit pattern 14 on the semiconductor substrate 10. Then, by a sealing member 12 made of resin, the second semiconductor chip a 4, the circuit pattern 14 and the second wire 11b is sealed.

図１４〜１８は、図１３に示す半導体装置の製造手順を示す図である。まず、図１４に示すように、半導体基板１０上の回路パターン１４上に、接着フィルム付きの第１の半導体チップａ３を圧着し、第１のワイヤ１１ａを介して半導体基板１０上の回路パターン１４と第１の半導体チップａ３とを電気的にボンディング接続する。この際、その他一般的な製造方法を用いてもよい。 14 to 18 are diagrams showing a manufacturing procedure of the semiconductor device shown in FIG. First, as shown in FIG. 14, on the circuit pattern 14 on the semiconductor substrate 10, a first semiconductor chip a 3 with adhesive film and pressed, the circuit pattern on the semiconductor substrate 10 through the first wire 11a electrically bonding connection 14 between the first semiconductor chip a 3. At this time, other general manufacturing methods may be used.

次に、図１５に示すように、第１の半導体チップａ３の面積よりも大きい、接着フィルム付きの第２の半導体チップａ４を準備する。 Next, as shown in FIG. 15, greater than the area of the first semiconductor chip a 3, to prepare a second semiconductor chip a 4 with the adhesive film.

そして、接着フィルム付きの第２の半導体チップａ４を、第１の半導体チップａ３が第１のワイヤ１１ａを介してボンディング接続された半導体基板１０に圧着する。具体的には、図１６に示すように、接着フィルム付きの第２の半導体チップａ４を、接着フィルムが第１の半導体チップａ３を覆うように載置し、次いで、図１７に示すように、第２の半導体チップａ４を半導体基板１０に圧着させることで半導体基板１０に第２の半導体チップａ４を固定する。 Then, the second semiconductor chip a 4 with the adhesive film, the first semiconductor chip a 3 is pressed against the semiconductor substrate 10 which are bonded connected via a first wire 11a. Specifically, as shown in FIG. 16, the second semiconductor chip a 4 with the adhesive film was placed so that the adhesive film covers the first semiconductor chip a 3, then, as shown in FIG. 17 to, to fix the second semiconductor chip a 4 on the semiconductor substrate 10 by pressure-bonding the second semiconductor chip a 4 on the semiconductor substrate 10.

次いで、図１８に示すように、半導体基板１０と第２の半導体チップａ４とを第２のワイヤ１１ｂを介して電気的に接続した後、回路パターン１４、第２のワイヤ１１ｂ及び第２の半導体チップａ４を封止材１２で封止する。このような工程を経ることで半導体装置５００を製造することができる。 Then, as shown in FIG. 18, after the semiconductor substrate 10 and the second semiconductor chip a 4 connected second wire 11b electrically via a circuit pattern 14, the second wire 11b and the second the semiconductor chip a 4 is sealed with the sealing member 12. The semiconductor device 500 can be manufactured through such a process.

以下、本発明について実施例を挙げてより具体的に説明する。ただし、本発明はこれら実施例に限定されるものではない。 Hereinafter, the present invention will be described in more detail with reference to examples. However, the present invention is not limited to these examples.

＜接着剤ワニスの調製＞
［合成例Ａ〜Ｆ］
表１に示す品名及び組成比（単位：質量部）で、（ａ）熱硬化性樹脂としてのエポキシ樹脂及びフェノール樹脂、並びに（ｃ）無機フィラーからなる組成物にシクロヘキサノンを加え、撹拌混合した。これに、表１に示す（ｂ）高分子量成分としてのアクリルゴムを加えて撹拌し、さらに表１に示す（ｄ）カップリング剤及び（ｅ）硬化促進剤を加えて各成分が均一になるまで撹拌して合成例Ａ〜Ｆの接着剤ワニスを調製した。 <Preparation of adhesive varnish>
[Synthesis Examples A to F]
Cyclohexanone was added to a composition consisting of (a) an epoxy resin and a phenol resin as a thermosetting resin, and (c) an inorganic filler under the product names and composition ratios (unit: parts by mass) shown in Table 1, and the mixture was stirred and mixed. To this, (b) acrylic rubber as a high molecular weight component shown in Table 1 is added and stirred, and further (d) a coupling agent and (e) a curing accelerator shown in Table 1 are added to make each component uniform. The adhesive varnishes of Synthesis Examples A to F were prepared by stirring up to.

なお、表１中の各成分の記号は下記のものを意味する。 The symbols of each component in Table 1 mean the following.

（エポキシ樹脂）
ＹＤＣＮ−７００−１０（商品名、新日鉄住金化学株式会社製、ｏ−クレゾールノボラック型エポキシ樹脂、エポキシ当量：２０９ｇ／ｅｑ）
ＥＸＡ−８３０ＣＲＰ（商品名、ＤＩＣ株式会社製、ビスフェノールＦ型エポキシ樹脂、エポキシ当量：１５９ｇ／ｅｑ）
ＹＤＦ−８１７０Ｃ（商品名、新日化エポキシ製造株式会社製、ビスフェノールＦ型エポキシ樹脂、エポキシ当量：１５６、常温で液体、重量分子量約３１０） (Epoxy resin)
YDCN-700-10 (trade name, manufactured by Nippon Steel & Sumitomo Metal Corporation, o-cresol novolac type epoxy resin, epoxy equivalent: 209 g / eq)
EXA-830CRP (trade name, manufactured by DIC Corporation, bisphenol F type epoxy resin, epoxy equivalent: 159 g / eq)
YDF-8170C (trade name, manufactured by Shin Nikka Epoxy Mfg. Co., Ltd., bisphenol F type epoxy resin, epoxy equivalent: 156, liquid at room temperature, weight molecular weight about 310)

（フェノール樹脂）
ＰＳＭ−４３２６（商品名、群栄化学株式会社製、フェノールノボラック樹脂、水酸基当量：１０５ｇ／ｅｑ）
ＨＥ−１００Ｃ−３０（商品名、エア・ウォーター株式会社製、フェニルアラルキル型フェノール樹脂、水酸基当量：１７４ｇ／ｅｑ、軟化点７７℃） (Phenol resin)
PSM-4326 (trade name, manufactured by Gun Ei Chemical Industry Co., Ltd., phenol novolac resin, hydroxyl group equivalent: 105 g / eq)
HE-100C-30 (trade name, manufactured by Air Water Inc., phenylaralkyl type phenol resin, hydroxyl group equivalent: 174 g / eq, softening point 77 ° C.)

（無機フィラー）
Ｒ９７２（商品名、日本アエロジル株式会社製、シリカ、平均粒径：０．０１６μｍ）
ＳＣ２０５０−ＨＬＧ（商品名、株式会社アドマテックス製、シリカフィラー分散液、平均粒径０．５０μｍ） (Inorganic filler)
R972 (trade name, manufactured by Nippon Aerodil Co., Ltd., silica, average particle size: 0.016 μm)
SC2050-HLG (trade name, manufactured by Admatex Co., Ltd., silica filler dispersion, average particle size 0.50 μm)

（高分子量成分）
ＨＴＲ−８６０Ｐ−３ＣＳＰ（商品名、ナガセケムテックス株式会社製、アクリルゴム、重量平均分子量：８０万、Ｔｇ：１２℃）
ＨＴＲ−８６０Ｐ−３ＣＳＰ−３０ＤＢ（商品名、ナガセケムテックス株式会社製、アクリルゴム、重量平均分子量：３０万、Ｔｇ：１２℃） (High molecular weight component)
HTR-860P-3CSP (trade name, manufactured by Nagase ChemteX Corporation, acrylic rubber, weight average molecular weight: 800,000, Tg: 12 ° C)
HTR-860P-3CSP-30DB (trade name, manufactured by Nagase ChemteX Corporation, acrylic rubber, weight average molecular weight: 300,000, Tg: 12 ° C)

（カップリング剤）
Ａ−１８９（商品名、モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社製、γ−メルカプトプロピルトリメトキシシラン）
Ａ−１１６０（商品名、モメンティブ・パフォーマンス・マテリアルズ・ジャパン合同会社製、γ−ウレイドプロピルトリエトキシシラン） (Coupling agent)
A-189 (trade name, manufactured by Momentive Performance Materials Japan LLC, γ-mercaptopropyltrimethoxysilane)
A-1160 (trade name, manufactured by Momentive Performance Materials Japan GK, γ-ureidopropyltriethoxysilane)

（硬化促進剤）
２ＰＺ−ＣＮ（商品名、四国化成工業株式会社製、１−シアノエチル−２−フェニルイミダゾール） (Hardening accelerator)
2PZ-CN (trade name, manufactured by Shikoku Chemicals Corporation, 1-cyanoethyl-2-phenylimidazole)

Figure 0006977588
Figure 0006977588

＜フィルムの作製＞
（フィルムＡの作製）
合成例Ａの接着剤ワニスを１００メッシュのフィルターでろ過し、真空脱泡した。基材フィルムとして、厚さ３８μｍの離型処理を施したポリエチレンテレフタレート（ＰＥＴ）フィルムを用意し、真空脱泡後の接着剤ワニスをＰＥＴフィルム上に塗布した。塗布した接着剤ワニスを、９０℃で５分間、続いて１４０℃で５分間の２段階で加熱乾燥した。加熱乾燥後、ＰＥＴフィルムを剥がして、Ｂステージ状態にあるフィルムＡを得た。このフィルムＡにおいては、接着剤ワニスの塗布量を調整して厚さの異なるフィルムを作製した。厚さが１０μｍ、２０μｍ、４０μｍ、１００μｍ、１２０μｍ、及び１３０μｍであるフィルムを、それぞれフィルムＡ−１０、Ａ−２０、Ａ−４０、Ａ−１００、Ａ−１２０、及びＡ−１３０とした。 <Making a film>
(Preparation of film A)
The adhesive varnish of Synthesis Example A was filtered through a 100 mesh filter and vacuum defoamed. As a base film, a polyethylene terephthalate (PET) film having been subjected to a mold release treatment having a thickness of 38 μm was prepared, and an adhesive varnish after vacuum defoaming was applied onto the PET film. The applied adhesive varnish was heated and dried in two steps at 90 ° C. for 5 minutes and then at 140 ° C. for 5 minutes. After heat-drying, the PET film was peeled off to obtain a film A in the B stage state. In this film A, the amount of the adhesive varnish applied was adjusted to produce films having different thicknesses. The films having thicknesses of 10 μm, 20 μm, 40 μm, 100 μm, 120 μm, and 130 μm were designated as films A-10, A-20, A-40, A-100, A-120, and A-130, respectively.

（フィルムＡのずり粘度の測定）
ずり粘度は、ＡＲＥＳ（レオメトリック・サイエンティフィック社製）を用いて測定した。測定サンプルは、７０℃で厚さが１６０μｍ以上になるように、フィルムＡにダイボンディングフィルム（日立化成株式会社製）を貼り合わせ、直径９ｍｍφに打ち抜くことによって作製した。測定は、測定サンプルに５％の歪みを与えながら、５℃／分の昇温速度で昇温することによって行い、８０℃での値を８０℃のずり粘度とした。フィルムＡの８０℃のずり粘度は２０００Ｐａ・ｓであった。 (Measurement of shear viscosity of film A)
The shear viscosity was measured using ARES (manufactured by Leometric Scientific). The measurement sample was prepared by attaching a die bonding film (manufactured by Hitachi Kasei Co., Ltd.) to the film A so that the thickness would be 160 μm or more at 70 ° C. and punching the film to a diameter of 9 mmφ. The measurement was carried out by raising the temperature of the measurement sample at a heating rate of 5 ° C./min while applying a strain of 5%, and the value at 80 ° C. was taken as the shear viscosity at 80 ° C. The shear viscosity of film A at 80 ° C. was 2000 Pa · s.

（フィルムＡの硬化後の貯蔵弾性率の測定）
貯蔵弾性率は、動的粘弾性測定装置（レオロジ株式会社製、商品名：ＤＶＥレオスペクトラ）を用いて測定した。測定サンプルは、７０℃で厚さが１６０μｍ以上になるように、フィルムＡにダイボンディングフィルム（日立化成株式会社製）を貼り合わせ、４ｍｍ幅の短冊状に加工し、示差走査熱量計（ＤＳＣ）で反応率が１００％となる条件で硬化させることによって作製した。作製した測定サンプルを、昇温速度１０℃／分で室温から２７０℃までの貯蔵弾性率を測定し、１５０℃での値を硬化後の１５０℃における貯蔵弾性率とした。フィルムＡの硬化後の１５０℃における貯蔵弾性率は５４ＭＰａであった。 (Measurement of storage elastic modulus after curing of film A)
The storage elastic modulus was measured using a dynamic viscoelasticity measuring device (manufactured by Rheology Co., Ltd., trade name: DVE Leospectra). For the measurement sample, a die bonding film (manufactured by Hitachi Kasei Co., Ltd.) is attached to film A so that the thickness becomes 160 μm or more at 70 ° C., and the sample is processed into a strip with a width of 4 mm, and a differential scanning calorimeter (DSC) is used. It was produced by curing under the condition that the reaction rate was 100%. The prepared measurement sample was measured for the storage elastic modulus from room temperature to 270 ° C. at a heating rate of 10 ° C./min, and the value at 150 ° C. was taken as the storage elastic modulus at 150 ° C. after curing. The storage elastic modulus of the film A at 150 ° C. after curing was 54 MPa.

（フィルムＢの作製）
合成例Ａの接着剤ワニスを合成例Ｂの接着剤ワニスに変更した以外は、フィルムＡの作製と同様にして、フィルムＢを得た。このフィルムＢでは、厚さが１２０μｍであるフィルムＢ−１２０を作製した。フィルムＢの８０℃のずり粘度は１２００Ｐａ・ｓであり、フィルムＢの硬化後の１５０℃における貯蔵弾性率は３１ＭＰａであった。 (Preparation of film B)
A film B was obtained in the same manner as in the production of the film A, except that the adhesive varnish of the synthetic example A was changed to the adhesive varnish of the synthetic example B. For this film B, a film B-120 having a thickness of 120 μm was produced. The shear viscosity of film B at 80 ° C. was 1200 Pa · s, and the storage elastic modulus of film B at 150 ° C. after curing was 31 MPa.

（フィルムＣの作製）
合成例Ａの接着剤ワニスを合成例Ｃの接着剤ワニスに変更した以外は、フィルムＡの作製と同様にして、フィルムＣを得た。このフィルムＣでは、厚さが１２０μｍであるフィルムＣ−１２０を作製した。フィルムＣの８０℃のずり粘度は９０００Ｐａ・ｓであり、フィルムＣの硬化後の１５０℃における貯蔵弾性率は１６０ＭＰａであった。 (Preparation of film C)
A film C was obtained in the same manner as in the production of the film A, except that the adhesive varnish of the synthetic example A was changed to the adhesive varnish of the synthetic example C. In this film C, a film C-120 having a thickness of 120 μm was produced. The shear viscosity of the film C at 80 ° C. was 9000 Pa · s, and the storage elastic modulus of the film C at 150 ° C. after curing was 160 MPa.

（フィルムＤの作製）
合成例Ａの接着剤ワニスを合成例Ｄの接着剤ワニスに変更した以外は、フィルムＡの作製と同様にして、フィルムＤを得た。このフィルムＤにおいては、接着剤ワニスの塗布量を調整して厚さの異なるフィルムを作製した。厚さが１０μｍ、２０μｍ、及び４０μｍであるフィルムを、それぞれフィルムＤ−１０、Ｄ−２０、及びＤ−４０とした。フィルムＤのずり粘度は２８０００Ｐａ・ｓであり、フィルムＤの硬化後の１５０℃における貯蔵弾性率は６ＭＰａであった。 (Preparation of film D)
A film D was obtained in the same manner as in the production of the film A, except that the adhesive varnish of the synthetic example A was changed to the adhesive varnish of the synthetic example D. In this film D, the amount of the adhesive varnish applied was adjusted to produce films having different thicknesses. The films having thicknesses of 10 μm, 20 μm, and 40 μm were designated as films D-10, D-20, and D-40, respectively. The shear viscosity of the film D was 28,000 Pa · s, and the storage elastic modulus of the film D at 150 ° C. after curing was 6 MPa.

（フィルムＥの作製）
合成例Ａの接着剤ワニスを合成例Ｅの接着剤ワニスに変更した以外は、フィルムＡの作製と同様にして、フィルムＥを得た。このフィルムＥでは、厚さが１０μｍであるフィルムＥ−１０を作製した。フィルムＥの８０℃のずり粘度は７４００Ｐａ・ｓであり、フィルムＥの硬化後の１５０℃における貯蔵弾性率は７６０ＭＰａであった。 (Preparation of film E)
A film E was obtained in the same manner as in the production of the film A, except that the adhesive varnish of the synthetic example A was changed to the adhesive varnish of the synthetic example E. In this film E, a film E-10 having a thickness of 10 μm was produced. The shear viscosity of the film E at 80 ° C. was 7400 Pa · s, and the storage elastic modulus of the film E at 150 ° C. after curing was 760 MPa.

（フィルムＦの作製）
合成例Ａの接着剤ワニスを合成例Ｆの接着剤ワニスに変更した以外は、フィルムＡの作製と同様にして、フィルムＦを得た。このフィルムＦでは、厚さが２０μｍであるフィルムＦ−２０を作製した。フィルムＦの８０℃のずり粘度は１４２００Ｐａ・ｓであり、フィルムＦの硬化後の１５０℃における貯蔵弾性率は２０ＭＰａであった。 (Preparation of film F)
A film F was obtained in the same manner as in the production of the film A, except that the adhesive varnish of the synthetic example A was changed to the adhesive varnish of the synthetic example F. In this film F, a film F-20 having a thickness of 20 μm was produced. The shear viscosity of the film F at 80 ° C. was 14200 Pa · s, and the storage elastic modulus of the film F at 150 ° C. after curing was 20 MPa.

＜接着フィルムの作製＞
［実施例１−１〜１−８及び比較例１−１〜１−３］
表２、表３、及び表４に示すように、フィルムＡ〜Ｆを第１のフィルム又は第２のフィルムとして用いた。第１のフィルム及び第２のフィルムを貼り合わせ、円型に加工することによって、接着フィルムを得た。第１のフィルムの第２のフィルムとは反対側の面に、粘着フィルム（厚さ１１０μｍ、日立化成株式会社製）を貼り合わせて、実施例１−１〜１−８及び比較例１−１〜１−３のダイシング−ダイボンディング一体型接着フィルムを作製した。 <Making an adhesive film>
[Examples 1-1 to 1-8 and Comparative Examples 1-1 to 1-3]
As shown in Tables 2, 3 and 4, films A to F were used as the first film or the second film. An adhesive film was obtained by laminating the first film and the second film and processing them into a circular shape. An adhesive film (thickness 110 μm, manufactured by Hitachi Kasei Co., Ltd.) is attached to the surface of the first film opposite to the second film, and Examples 1-1 to 1-8 and Comparative Example 1-1 are attached. A dicing-die bonding integrated adhesive film of ~ 1-3 was produced.

Figure 0006977588
Figure 0006977588

Figure 0006977588
Figure 0006977588

Figure 0006977588
Figure 0006977588

＜半導体装置の作製＞
［実施例２−１］
（第１の半導体チップを備える半導体基板の作製）
接着フィルム及び粘着フィルムを備えるダイシング−ダイボンディング一体型接着フィルム（接着フィルム：厚さ１０μｍ、フィルムＥ−１０、粘着フィルム：厚さ１１０μｍ、日立化成株式会社製）を用意した。接着フィルムに、５０μｍ厚の半導体ウエハを、ステージ温度７０℃でラミネートし、ダイシングサンプルを作製した。 <Manufacturing of semiconductor devices>
[Example 2-1]
(Manufacturing of a semiconductor substrate including the first semiconductor chip)
A dicing-die bonding integrated adhesive film (adhesive film: thickness 10 μm, film E-10, adhesive film: thickness 110 μm, manufactured by Hitachi Kasei Co., Ltd.) including an adhesive film and an adhesive film was prepared. A semiconductor wafer having a thickness of 50 μm was laminated on the adhesive film at a stage temperature of 70 ° C. to prepare a dicing sample.

フルオートダイサーＤＦＤ−６３６１（株式会社ディスコ製）を用いて、得られたダイシングサンプルを切断した。切断には、２枚のブレードを用いるステップカット方式で行い、ダイシングブレードＺＨ０５−ＳＤ３５００−Ｎ１−ｘｘ−ＤＤ、及びＺＨ０５−ＳＤ４０００−Ｎ１−ｘｘ−ＢＢ（いずれも株式会社ディスコ製）を用いた。切断条件は、ブレード回転数４０００ｒｐｍ、切断速度５０ｍｍ／ｓｅｃ、チップサイズ３ｍｍ×３ｍｍとした。切断は、半導体ウエハが２５μｍ程度残るように１段階目の切断を行い、次いで、粘着フィルムに２０μｍ程度の切り込みが入るように２段階目の切断を行った。 The obtained dicing sample was cut using a fully automatic dicing DFD-6361 (manufactured by Disco Corporation). Cutting was performed by a step cutting method using two blades, and dicing blades ZH05-SD3500-N1-xx-DD and ZH05-SD4000-N1-xx-BB (both manufactured by DISCO Corporation) were used. The cutting conditions were a blade rotation speed of 4000 rpm, a cutting speed of 50 mm / sec, and a chip size of 3 mm × 3 mm. For cutting, the first step was cut so that the semiconductor wafer remained about 25 μm, and then the second step was cut so that the adhesive film had a notch of about 20 μm.

次に、ピックアップ用コレットを用いて、第１の半導体チップ（コントローラチップ）としてピックアップすべき半導体チップをピックアップした。図１９は、ピックアップ用コレットの突き上げ面を示す図である。図１９に示すように、使用したピックアップ用コレット２０は、例えば３ｍｍ×３ｍｍの突き上げ面２１を有し、５本の突き上げピン２２が突き上げ面２１の対角線上に沿って所定の間隔で配列されている。ピックアップでは、中央の１本のピンを用いて突き上げた。ピックアップ条件は、突き上げ速度を２０ｍｍ／ｓとし、突き上げ高さを４５０μｍに設定した。このようにして、接着フィルム付き第１の半導体チップ（コントローラチップ）を得た。 Next, the semiconductor chip to be picked up as the first semiconductor chip (controller chip) was picked up using the pick-up collet. FIG. 19 is a diagram showing a push-up surface of a pickup collet. As shown in FIG. 19, the pickup collet 20 used has, for example, a 3 mm × 3 mm push-up surface 21, and five push-up pins 22 are arranged along the diagonal line of the push-up surface 21 at predetermined intervals. There is. In the pickup, I pushed it up using one pin in the center. As the pickup conditions, the push-up speed was set to 20 mm / s, and the push-up height was set to 450 μm. In this way, a first semiconductor chip (controller chip) with an adhesive film was obtained.

次に、ダイボンダＢＥＳＴＥＭ−Ｄ０２（キャノンマシナリー社製）を用いてダミー回路を有するガラスエポキシ基板に、接着フィルム付き第１の半導体チップを圧着した。このとき、第１の半導体チップがダミー回路の中央となるように位置を調整した。このようにして、第１の半導体チップを備える半導体基板を得た。 Next, a first semiconductor chip with an adhesive film was crimped onto a glass epoxy substrate having a dummy circuit using a die bonder BESTEM-D02 (manufactured by Canon Machinery). At this time, the position was adjusted so that the first semiconductor chip was in the center of the dummy circuit. In this way, a semiconductor substrate including the first semiconductor chip was obtained.

（接着フィルム付き第２の半導体チップの作製）
実施例１−１のダイシング−ダイボンディング一体型接着フィルムを用意し、第２のフィルムの第１のフィルムとは反対側の面に、１００μｍ厚の半導体ウエハ（シリコンウエハ）を、ステージ温度７０℃でラミネートし、ダイシングサンプルを作製した。 (Making a second semiconductor chip with an adhesive film)
The dicing-die bonding integrated adhesive film of Example 1-1 was prepared, and a semiconductor wafer (silicon wafer) having a thickness of 100 μm was placed on the surface of the second film opposite to the first film at a stage temperature of 70 ° C. A dicing sample was prepared by laminating with.

フルオートダイサーＤＦＤ−６３６１（株式会社ディスコ製）を用いて、得られたダイシングサンプルを切断した。切断には、２枚のブレードを用いるステップカット方式で行い、ダイシングブレードＺＨ０５−ＳＤ２０００−Ｎ１−ｘｘ−ＦＦ及びＺＨ０５−ＳＤ２０００−Ｎ１−ｘｘ−ＥＥ（いずれも株式会社ディスコ製）を用いた。切断条件は、ブレード回転数４０００ｒｐｍ、切断速度５０ｍｍ／ｓ、チップサイズ７ｍｍ×７ｍｍとした。切断は、半導体ウエハが５０μｍ程度残るように１段階目の切断を行い、次いで、粘着フィルムに２０μｍ程度の切り込みが入るように２段階目の切断を行った。 The obtained dicing sample was cut using a fully automatic dicing DFD-6361 (manufactured by Disco Corporation). The cutting was performed by a step cutting method using two blades, and dicing blades ZH05-SD2000-N1-xx-FF and ZH05-SD2000-N1-xx-EE (both manufactured by Disco Corporation) were used. The cutting conditions were a blade rotation speed of 4000 rpm, a cutting speed of 50 mm / s, and a chip size of 7 mm × 7 mm. For cutting, the first step was cut so that the semiconductor wafer remained about 50 μm, and then the second step was cut so that the adhesive film had a notch of about 20 μm.

次に、ピックアップ用コレットを用いて、半導体チップをピックアップした。５本の突き上げピンを用いて突き上げた以外は、第１の半導体チップのピックアップ条件と同様にして、接着フィルム付き第２の半導体チップを得た。 Next, the semiconductor chip was picked up using the pick-up collet. A second semiconductor chip with an adhesive film was obtained in the same manner as in the pickup conditions of the first semiconductor chip except that it was pushed up using five push-up pins.

（半導体装置の作製）
得られた接着フィルム付き第２の半導体チップを、第１の半導体チップを備える半導体基板を圧着した。このとき、第２の半導体チップが第１の半導体チップの中央となるように位置を調整した。続いて、第２の半導体チップが圧着された半導体基板を、加圧オーブン（チヨダエレクトリック株式会社製）によって、温度７０℃で２時間保持し、さらに温度１５０℃で３０分保持して、接着フィルムを硬化させることによって、実施例２−１の半導体装置を作製した。 (Manufacturing of semiconductor devices)
The obtained second semiconductor chip with an adhesive film was pressure-bonded to a semiconductor substrate provided with the first semiconductor chip. At this time, the position was adjusted so that the second semiconductor chip was at the center of the first semiconductor chip. Subsequently, the semiconductor substrate to which the second semiconductor chip is crimped is held in a pressure oven (manufactured by Chiyoda Electric Co., Ltd.) at a temperature of 70 ° C. for 2 hours, and further held at a temperature of 150 ° C. for 30 minutes to form an adhesive film. The semiconductor device of Example 2-1 was produced by curing.

（反り量の測定）
＜半導体基板の反り量＞
実施例２−１の半導体装置の半導体基板の表面（第２の半導体チップの裏面）を室温下（２５℃）、レーザー変位計（株式会社キーエンス製、ＬＫＧ８０、ステップ１００μｍ、測定範囲縦７ｍｍ、横７ｍｍ）で測定した。得られた各点の変位から３次元の平均面を算出し、両端の点がゼロ点となるよう補正した。得られたゼロ点と、計測で得られた変位との差が最も大きいものを反り量とし、半導体基板の反り量を求めた。結果を表５に示す。 (Measurement of warpage)
<Amount of warpage of semiconductor substrate>
The surface of the semiconductor substrate of the semiconductor device of Example 2-1 (the back surface of the second semiconductor chip) is placed at room temperature (25 ° C.), a laser displacement meter (manufactured by KEYENCE CORPORATION, LKG80, step 100 μm, measurement range length 7 mm, width). 7 mm). A three-dimensional average plane was calculated from the displacement of each of the obtained points, and the points at both ends were corrected to be zero points. The amount of warpage was defined as the one having the largest difference between the obtained zero point and the displacement obtained by measurement, and the amount of warpage of the semiconductor substrate was determined. The results are shown in Table 5.

＜第２の半導体チップの反り量＞
実施例２−１の半導体装置の第２の半導体チップの半導体ウエハの表面を室温下（２５℃）、レーザー変位計（株式会社キーエンス製、ＬＫＧ８０、ステップ１００μｍ、測定範囲縦７ｍｍ、横７ｍｍ）で測定した。得られた各点の変位から３次元の平均面を算出し、両端の点がゼロ点となるよう補正した。得られたゼロ点と、計測で得られた変位との差が最も大きいものを反り量とし、第２の半導体チップの反り量を求めた。結果を表５に示す。 <Amount of warpage of the second semiconductor chip>
The surface of the semiconductor wafer of the second semiconductor chip of the semiconductor device of Example 2-1 is placed at room temperature (25 ° C.) with a laser displacement meter (manufactured by KEYENCE CORPORATION, LKG80, step 100 μm, measurement range length 7 mm, width 7 mm). It was measured. A three-dimensional average plane was calculated from the displacement of each of the obtained points, and the points at both ends were corrected to be zero points. The amount of warpage was defined as the one having the largest difference between the obtained zero point and the displacement obtained by measurement, and the amount of warpage of the second semiconductor chip was obtained. The results are shown in Table 5.

［実施例２−２〜２−６］
実施例１−１のダイシング−ダイボンディング一体型接着フィルムを実施例１−２〜１−６のダイシング−ダイボンディング一体型接着フィルムに変更した以外は、実施例２−１と同様にして、実施例２−２〜２−６の半導体装置をそれぞれ作製し、半導体基板の反り量及び第２の半導体チップの反り量を求めた。結果を表５、表６、及び表７に示す。 [Examples 2-2-2-6]
The same procedure as in Example 2-1 was carried out except that the dicing-die bonding integrated adhesive film of Example 1-1 was changed to the dicing-die bonding integrated adhesive film of Examples 1-2-1-6. The semiconductor devices of Examples 2-2-2-6 were manufactured, respectively, and the amount of warpage of the semiconductor substrate and the amount of warpage of the second semiconductor chip were determined. The results are shown in Tables 5, 6 and 7.

［比較例２−１］
実施例１−１のダイシング−ダイボンディング一体型接着フィルムを比較例１−１のダイシング−ダイボンディング一体型接着フィルムに変更した以外は、実施例２−１と同様にして、比較例２−１の半導体装置を作製し、半導体基板の反り量及び第２の半導体チップの反り量を求めた。結果を表５及び表６に示す。 [Comparative Example 2-1]
Comparative Example 2-1 in the same manner as in Example 2-1 except that the dicing-die bonding integrated adhesive film of Example 1-1 was changed to the dicing-die bonding integrated adhesive film of Comparative Example 1-1. The semiconductor device of the above was manufactured, and the amount of warpage of the semiconductor substrate and the amount of warpage of the second semiconductor chip were determined. The results are shown in Tables 5 and 6.

Figure 0006977588
Figure 0006977588

Figure 0006977588
Figure 0006977588

Figure 0006977588
Figure 0006977588

実施例２−１〜２−６の半導体装置は、比較例２−１の半導体装置に比べて、半導体基板の反りが抑制されており、さらには第２の半導体チップの反りが抑制されていた。また、第１のフィルムのずり粘度が低いほど、反り量を低減することが可能であった。これは、第１の半導体チップの埋め込み性が良好となったため、このチップ周辺のボイドを低減でき、ボイド由来の反りを抑制できたためであると推察される。 In the semiconductor device of Examples 2-1 to 2-6, the warp of the semiconductor substrate was suppressed as compared with the semiconductor device of Comparative Example 2-1 and further, the warp of the second semiconductor chip was suppressed. .. Further, it was possible to reduce the amount of warpage as the shear viscosity of the first film was lower. It is presumed that this is because the embedding property of the first semiconductor chip is good, so that the voids around the chip can be reduced and the warpage derived from the voids can be suppressed.

＜半導体装置の作製＞
［実施例２−７］
（接着フィルム付き半導体チップの作製）
実施例１−７のダイシング−ダイボンディング一体型接着フィルムを用意し、第２のフィルムの第１のフィルムとは反対側の面に、１００μｍ厚の半導体ウエハ（シリコンウエハ）を、ステージ温度７０℃でラミネートし、ダイシングサンプルを作製した。 <Manufacturing of semiconductor devices>
[Example 2-7]
(Manufacturing of semiconductor chips with adhesive film)
The dicing-die bonding integrated adhesive film of Example 1-7 was prepared, and a semiconductor wafer (silicon wafer) having a thickness of 100 μm was placed on the surface of the second film opposite to the first film at a stage temperature of 70 ° C. A dicing sample was prepared by laminating with.

フルオートダイサーＤＦＤ−６３６１（株式会社ディスコ製）を用いて、得られたダイシングサンプルを切断した。切断には、２枚のブレードを用いるステップカット方式で行い、ダイシングブレードＺＨ０５−ＳＤ２０００−Ｎ１−ｘｘ−ＦＦ及びＺＨ０５−ＳＤ２０００−Ｎ１−ｘｘ−ＥＥ（いずれも株式会社ディスコ製）を用いた。切断条件は、ブレード回転数４０００ｒｐｍ、切断速度５０ｍｍ／ｓ、チップサイズ７ｍｍ×７ｍｍとした。切断は、半導体ウエハが５０μｍ程度残るように１段階目の切断を行い、次いで、粘着フィルムに２０μｍ程度の切り込みが入るように２段階目の切断を行った。 The obtained dicing sample was cut using a fully automatic dicing DFD-6361 (manufactured by Disco Corporation). The cutting was performed by a step cutting method using two blades, and dicing blades ZH05-SD2000-N1-xx-FF and ZH05-SD2000-N1-xx-EE (both manufactured by Disco Corporation) were used. The cutting conditions were a blade rotation speed of 4000 rpm, a cutting speed of 50 mm / s, and a chip size of 7 mm × 7 mm. For cutting, the first step was cut so that the semiconductor wafer remained about 50 μm, and then the second step was cut so that the adhesive film had a notch of about 20 μm.

次に、ピックアップ用コレットを用いて、半導体チップをピックアップした。ピン５本を用いて突き上げた以外は、第１の半導体チップのピックアップ条件と同様にして、接着フィルム付き半導体チップを得た。 Next, the semiconductor chip was picked up using the pick-up collet. A semiconductor chip with an adhesive film was obtained in the same manner as in the pickup conditions of the first semiconductor chip except that it was pushed up using five pins.

得られた接着フィルム付き半導体チップを、ダミー回路を有するガラスエポキシ基板に圧着した。このとき、半導体チップがダミー回路の中央となるように位置を調整した。続いて、半導体チップが圧着されたガラスエポキシ基板を、加圧オーブン（チヨダエレクトリック株式会社製）によって、温度７０℃で２時間保持し、さらに温度１５０℃で３０分保持して、接着フィルムを硬化させることによって、実施例２−７の半導体装置を作製した。 The obtained semiconductor chip with an adhesive film was crimped onto a glass epoxy substrate having a dummy circuit. At this time, the position was adjusted so that the semiconductor chip was in the center of the dummy circuit. Subsequently, the glass epoxy substrate to which the semiconductor chip was crimped was held in a pressure oven (manufactured by Chiyoda Electric Co., Ltd.) at a temperature of 70 ° C. for 2 hours, and further held at a temperature of 150 ° C. for 30 minutes to cure the adhesive film. By doing so, the semiconductor device of Example 2-7 was manufactured.

（反り量の測定）
上記半導体基板の反り量と同様の方法によって、半導体基板の反り量を求めた。結果を表８に示す。 (Measurement of warpage)
The amount of warpage of the semiconductor substrate was determined by the same method as the amount of warpage of the semiconductor substrate. The results are shown in Table 8.

［実施例２−８及び比較例２−２、２−３］
実施例１−７のダイシング−ダイボンディング一体型接着フィルムを実施例１−８及び比較例１−２、１−３のダイシング−ダイボンディング一体型接着フィルムに変更した以外は、実施例２−７と同様にして、実施例２−８及び比較例２−２、２−３の半導体装置をそれぞれ作製し、半導体基板の反り量を求めた。結果を表８に示す。 [Examples 2-8 and Comparative Examples 2-2, 2-3]
Example 2-7 except that the dicing-die bonding integrated adhesive film of Example 1-7 was changed to the dicing-die bonding integrated adhesive film of Examples 1-8 and Comparative Examples 1-2 and 1-3. In the same manner as above, the semiconductor devices of Examples 2-8 and Comparative Examples 2-2 and 2-3 were manufactured, respectively, and the amount of warpage of the semiconductor substrate was determined. The results are shown in Table 8.

Figure 0006977588
Figure 0006977588

実施例２−７及び２−８の半導体装置は、比較例２−２及び２−３の半導体装置に比べて、半導体基板の反りが抑制されていた。 In the semiconductor devices of Examples 2-7 and 2-8, the warp of the semiconductor substrate was suppressed as compared with the semiconductor devices of Comparative Examples 2-2 and 2-3.

以上より、本発明の半導体装置の製造方法が、半導体基板の反りを抑制することが可能であることが確認された。 From the above, it was confirmed that the method for manufacturing a semiconductor device of the present invention can suppress the warp of a semiconductor substrate.

１…基材フィルム、２…粘着フィルム、４ａ、４ｂ…基材フィルム、５…吸引コレット、６…半導体基板、１０…半導体基板、１１…ワイヤ、１２…封止材、１３…端子、１４…回路パターン、２０…ピックアップ用コレット、２１…突き上げ面、２２…突き上げピン、１００…基材フィルム及び粘着フィルムを備えるフィルム、１１０、１２０…基材フィルム及び接着フィルムを備えるフィルム、１３０…接着フィルム、１３０ｃ…硬化物、１４０…ダイシング−ダイボンディング一体型接着フィルム、２００…接着シート、３００…接着フィルム付き半導体ウエハ、４００…半導体装置、４１０…半導体装置、５００…半導体装置、Ａ…半導体ウエハ、Ｂ…ブレード、ａ…半導体チップ。 1 ... Base film, 2 ... Adhesive film, 4a, 4b ... Base film, 5 ... Suction collet, 6 ... Semiconductor substrate, 10 ... Semiconductor substrate, 11 ... Wire, 12 ... Encapsulant, 13 ... Terminal, 14 ... Circuit pattern, 20 ... Pickup collet, 21 ... Push-up surface, 22 ... Push-up pin, 100 ... Film with base film and adhesive film, 110, 120 ... Film with base film and adhesive film, 130 ... Adhesive film, 130c ... Cured product, 140 ... Dying-die bonding integrated adhesive film, 200 ... Adhesive sheet, 300 ... Semiconductor wafer with adhesive film, 400 ... Semiconductor device, 410 ... Semiconductor device, 500 ... Semiconductor device, A ... Semiconductor wafer, B ... blade, a ... semiconductor chip.

Claims (10)

粘着フィルム上に、接着フィルム、及び半導体ウエハをこの順に備える接着フィルム付き半導体ウエハを準備する工程と、
前記接着フィルム付き半導体ウエハをダイシングし、接着フィルム付き半導体チップを得るダイシング工程と、
前記接着フィルム付き半導体チップを半導体基板に圧着する圧着工程と、
を備え、
前記接着フィルムが第１のフィルムと前記第１のフィルムとは８０℃のずり粘度が異なる第２のフィルムとを前記粘着フィルムからこの順に含み、
前記第２のフィルムの８０℃のずり粘度が５００Ｐａ・ｓ以上である、半導体装置の製造方法。 A process of preparing a semiconductor wafer with an adhesive film, which comprises an adhesive film and a semiconductor wafer in this order on the adhesive film.
The dicing step of dicing the semiconductor wafer with an adhesive film to obtain a semiconductor chip with an adhesive film,
The crimping process of crimping the semiconductor chip with adhesive film to the semiconductor substrate,
Equipped with
The adhesive film contains a first film and a second film having a shear viscosity different from that of the first film at 80 ° C. in this order from the adhesive film.
A method for manufacturing a semiconductor device, wherein the second film has a shear viscosity at 80 ° C. of 500 Pa · s or more. 前記第２のフィルムの厚さが３〜１５０μｍである、請求項１に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1, wherein the thickness of the second film is 3 to 150 μm. 前記第２のフィルムの硬化後の１５０℃における貯蔵弾性率が１０００ＭＰａ以下である、請求項１又は２に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 1 or 2, wherein the storage elastic modulus at 150 ° C. after curing of the second film is 1000 MPa or less. 前記半導体装置が、半導体基板上に第１のワイヤを介して第１の半導体チップがワイヤボンディング接続されると共に、前記第１の半導体チップ上に、第２の半導体チップが前記接着フィルムを介して圧着されることで、前記第１のワイヤの少なくとも一部が前記接着フィルムに埋め込まれてなるワイヤ埋込型の半導体装置である、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。 In the semiconductor device, the first semiconductor chip is wire-bonded and connected to the semiconductor substrate via the first wire, and the second semiconductor chip is connected to the first semiconductor chip via the adhesive film. The semiconductor device according to any one of claims 1 to 3, which is a wire-embedded semiconductor device in which at least a part of the first wire is embedded in the adhesive film by being crimped. Production method. 前記半導体装置が、半導体基板上に第１のワイヤを介して第１の半導体チップがワイヤボンディング接続されると共に、前記第１の半導体チップ上に、第２の半導体チップが前記接着フィルムを介して圧着されることで、前記第１のワイヤ及び前記第１の半導体チップが前記接着フィルムに埋め込まれてなるチップ埋込型の半導体装置である、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。 In the semiconductor device, the first semiconductor chip is wire-bonded and connected to the semiconductor substrate via the first wire, and the second semiconductor chip is connected to the first semiconductor chip via the adhesive film. The invention according to any one of claims 1 to 3, which is a chip-embedded semiconductor device in which the first wire and the first semiconductor chip are embedded in the adhesive film by being crimped. Manufacturing method of semiconductor devices. 第１のフィルムと、
前記第１のフィルム上に積層された、前記第１のフィルムとは８０℃のずり粘度が異なる第２のフィルムと、
を含み、
前記第２のフィルムの８０℃のずり粘度が５００Ｐａ・ｓ以上である、接着フィルム。 The first film and
A second film laminated on the first film and having a shear viscosity of 80 ° C. different from that of the first film.
Including
An adhesive film having a shear viscosity of the second film at 80 ° C. of 500 Pa · s or more. 前記第２のフィルムの厚さが３〜１５０μｍである、請求項６に記載の接着フィルム。 The adhesive film according to claim 6, wherein the thickness of the second film is 3 to 150 μm. 前記第２のフィルムの硬化後の１５０℃における貯蔵弾性率が１０００ＭＰａ以下である、請求項６又は７に記載の接着フィルム。 The adhesive film according to claim 6 or 7, wherein the storage elastic modulus at 150 ° C. after curing of the second film is 1000 MPa or less. 半導体基板上に第１のワイヤを介して第１の半導体チップがワイヤボンディング接続されると共に、前記第１の半導体チップ上に、第２の半導体チップが圧着されてなる半導体装置において、前記第２の半導体チップを圧着すると共に、前記第１のワイヤの少なくとも一部を埋め込むために用いられる、請求項６〜８のいずれか一項に記載の接着フィルム。 In a semiconductor device in which a first semiconductor chip is wire-bonded and connected on a semiconductor substrate via a first wire, and a second semiconductor chip is crimped onto the first semiconductor chip, the second The adhesive film according to any one of claims 6 to 8, which is used for crimping the semiconductor chip of the above and for embedding at least a part of the first wire. 半導体基板上に第１のワイヤを介して第１の半導体チップがワイヤボンディング接続されると共に、前記第１の半導体チップ上に、第２の半導体チップが圧着されてなる半導体装置において、前記第２の半導体チップを圧着すると共に、前記第１のワイヤ及び前記第１の半導体チップを埋め込むために用いられる、請求項６〜８のいずれか一項に記載の接着フィルム。 In a semiconductor device in which a first semiconductor chip is wire-bonded and connected on a semiconductor substrate via a first wire, and a second semiconductor chip is crimped onto the first semiconductor chip, the second The adhesive film according to any one of claims 6 to 8, which is used for crimping the semiconductor chip of the above and for embedding the first wire and the first semiconductor chip.
JP2018013752A 2018-01-30 2018-01-30 Manufacturing method of semiconductor devices and adhesive film Active JP6977588B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018013752A JP6977588B2 (en) 2018-01-30 2018-01-30 Manufacturing method of semiconductor devices and adhesive film
CN201980010201.0A CN111656500B (en) 2018-01-30 2019-01-29 Method for manufacturing semiconductor device and adhesive film
KR1020207021839A KR102602489B1 (en) 2018-01-30 2019-01-29 Manufacturing method and adhesive film for semiconductor devices
SG11202007053XA SG11202007053XA (en) 2018-01-30 2019-01-29 Manufacturing method for semiconductor device, and adhesive film
PCT/JP2019/003010 WO2019151260A1 (en) 2018-01-30 2019-01-29 Manufacturing method for semiconductor device, and adhesive film
TW108103596A TWI791751B (en) 2018-01-30 2019-01-30 Semiconductor device manufacturing method and adhesive film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018013752A JP6977588B2 (en) 2018-01-30 2018-01-30 Manufacturing method of semiconductor devices and adhesive film

Publications (2)

Publication Number Publication Date
JP2019134020A JP2019134020A (en) 2019-08-08
JP6977588B2 true JP6977588B2 (en) 2021-12-08

Family

ID=67479794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018013752A Active JP6977588B2 (en) 2018-01-30 2018-01-30 Manufacturing method of semiconductor devices and adhesive film

Country Status (6)

Country Link
JP (1) JP6977588B2 (en)
KR (1) KR102602489B1 (en)
CN (1) CN111656500B (en)
SG (1) SG11202007053XA (en)
TW (1) TWI791751B (en)
WO (1) WO2019151260A1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7298404B2 (en) * 2019-09-06 2023-06-27 株式会社レゾナック Semiconductor device manufacturing method
JP7427480B2 (en) 2020-03-09 2024-02-05 キオクシア株式会社 semiconductor equipment
JP2022036756A (en) 2020-08-24 2022-03-08 キオクシア株式会社 Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1209948C (en) * 2002-07-17 2005-07-06 威盛电子股份有限公司 Integrated module board with embedded IC chip and passive element and its production method
JP2004217757A (en) * 2003-01-14 2004-08-05 Hitachi Chem Co Ltd Adhesive sheet with cushionable cover film and semiconductor device and method for producing the semiconductor device
US7375370B2 (en) 2004-08-05 2008-05-20 The Trustees Of Princeton University Stacked organic photosensitive devices
JPWO2008047610A1 (en) * 2006-10-06 2010-02-25 住友ベークライト株式会社 Film for semiconductor, method for manufacturing semiconductor film, and semiconductor device
JP5003090B2 (en) * 2006-10-06 2012-08-15 住友ベークライト株式会社 Adhesive film and semiconductor device using the same
JP5476673B2 (en) * 2007-04-02 2014-04-23 日立化成株式会社 Adhesive sheet
JP5045745B2 (en) * 2007-04-05 2012-10-10 日立化成工業株式会社 Semiconductor chip manufacturing method, semiconductor adhesive film, and composite sheet using the same
CN102361016A (en) * 2007-10-09 2012-02-22 日立化成工业株式会社 Adhesive film for semiconductor, semiconductor chip, and method for processing semiconductor device
EP2151858A2 (en) * 2008-08-04 2010-02-10 Nitto Denko Corporation Dicing die-bonding film
JP2010254763A (en) * 2009-04-22 2010-11-11 Hitachi Chem Co Ltd Adhesive composition, method for manufacturing the same, adhesive sheet using this, integrated sheet, method for manufacturing the same, and semiconductor device and method for manufacturing the same
JP2012089630A (en) * 2010-10-18 2012-05-10 Sumitomo Bakelite Co Ltd Film for semiconductor and semiconductor device
JP5736899B2 (en) * 2011-03-28 2015-06-17 日立化成株式会社 Film adhesive, adhesive sheet and semiconductor device
JP5834662B2 (en) * 2011-09-13 2015-12-24 日立化成株式会社 Film adhesive, adhesive sheet, semiconductor device and manufacturing method thereof
US9212298B2 (en) * 2012-03-08 2015-12-15 Hitachi Chemical Company, Ltd. Adhesive sheet and method for manufacturing semiconductor device
JP5924145B2 (en) * 2012-06-12 2016-05-25 日立化成株式会社 Film adhesive, adhesive sheet, and method for manufacturing semiconductor device
JP6322026B2 (en) * 2014-03-31 2018-05-09 日東電工株式会社 Die bond film, die bond film with dicing sheet, semiconductor device, and method for manufacturing semiconductor device
JP6670177B2 (en) * 2016-05-30 2020-03-18 日東電工株式会社 Die bond film, dicing die bond film, and method of manufacturing semiconductor device
JP6222395B1 (en) * 2017-08-07 2017-11-01 日立化成株式会社 Film adhesive and dicing die bonding integrated adhesive sheet

Also Published As

Publication number Publication date
TW201941314A (en) 2019-10-16
CN111656500B (en) 2023-08-15
KR20200111703A (en) 2020-09-29
TWI791751B (en) 2023-02-11
JP2019134020A (en) 2019-08-08
CN111656500A (en) 2020-09-11
SG11202007053XA (en) 2020-08-28
KR102602489B1 (en) 2023-11-16
WO2019151260A1 (en) 2019-08-08

Similar Documents

Publication Publication Date Title
JP6133542B2 (en) Film adhesive, adhesive sheet and semiconductor device
JP7298613B2 (en) Semiconductor device manufacturing method, thermosetting resin composition, and dicing/die bonding integrated film
JP6977588B2 (en) Manufacturing method of semiconductor devices and adhesive film
WO2020184490A1 (en) Adhesive agent composition, film-like adhesive agent, adhesive sheet, and semiconductor device manufacturing method
JP2023017948A (en) Adhesive composition, film-like adhesive, adhesive sheet, and method for manufacturing semiconductor device
TWI774916B (en) Manufacturing method of semiconductor device, film-like adhesive, and adhesive sheet
JP7136200B2 (en) Semiconductor device, thermosetting resin composition and dicing die bonding integrated tape used for its manufacture
JP7028264B2 (en) Film-shaped adhesive and its manufacturing method, and semiconductor device and its manufacturing method
TWI829727B (en) Adhesive composition, film-like adhesive, adhesive sheet, and method for manufacturing semiconductor device
JP7251167B2 (en) FILM ADHESIVE, ADHESIVE SHEET, SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF
TW202105489A (en) Production method for semiconductor device, die-bonding film, and dicing/die-bonding integrated adhesive sheet
WO2020136904A1 (en) Adhesive film, integrated dicing/die bonding film, and method for producing semiconductor package
WO2022163465A1 (en) Semiconductor device, method for producing same, thermosetting resin composition, bonding film and integrated dicing/die bonding film
WO2023152837A1 (en) Film-form adhesive, dicing and die-bonding two-in-one film, semiconductor device, and method for manufacturing same
WO2022149582A1 (en) Film-like adhesive, integrated dicing/die bonding film, semiconductor device and method for producing same
WO2019150995A1 (en) Thermosetting resin composition, film-form adhesive, adhesive sheet, and method for producing semiconductor device
JP6213618B2 (en) Film adhesive, adhesive sheet and semiconductor device
JP2022044991A (en) Die bonding film, adhesive sheet, semiconductor device and method for manufacturing the same
JP2023142901A (en) Adhesive film for semiconductor, integration-type film for dicing and die bonding, and method for manufacturing semiconductor device
TW202414550A (en) Semiconductor device manufacturing method, adhesive layer and die-cut die-bonding integrated film
TW202237786A (en) Adhesive agent composition, film-form adhesive agent, dicing/die-bonding integrated film, semiconductor device, and method for manufacturing same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211012

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211025

R151 Written notification of patent or utility model registration

Ref document number: 6977588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350