JP6969471B2 - 絶縁回路基板 - Google Patents
絶縁回路基板 Download PDFInfo
- Publication number
- JP6969471B2 JP6969471B2 JP2018056032A JP2018056032A JP6969471B2 JP 6969471 B2 JP6969471 B2 JP 6969471B2 JP 2018056032 A JP2018056032 A JP 2018056032A JP 2018056032 A JP2018056032 A JP 2018056032A JP 6969471 B2 JP6969471 B2 JP 6969471B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- copper
- aluminum
- copper layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
この発明は、絶縁層の一方の面に、アルミニウム又はアルミニウム合金からなるアルミニウム層と、このアルミニウム層に固相拡散接合された銅又は銅合金からなる銅層と、を有する回路層が形成された絶縁回路基板に関するものである。
ＬＥＤやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えば窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）などからなるセラミックス基板と、このセラミックス基板の一方の面に導電性の優れた金属板を接合して形成した回路層と、を備えた絶縁回路基板が、従来から広く用いられている。なお、パワージュール用基板としては、セラミックス基板の他方の面に金属層を形成したものも提供されている。
風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えば窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）などからなるセラミックス基板と、このセラミックス基板の一方の面に導電性の優れた金属板を接合して形成した回路層と、を備えた絶縁回路基板が、従来から広く用いられている。なお、パワージュール用基板としては、セラミックス基板の他方の面に金属層を形成したものも提供されている。
例えば、特許文献１に示すパワーモジュールにおいては、セラミックス基板の一方の面及び他方の面にアルミニウム又はアルミニウム合金からなる回路層及び金属層が形成された絶縁回路基板と、この回路層上にはんだ材を介して接合された半導体素子と、を備えた構造とされている。
そして、絶縁回路基板の金属層側には、ヒートシンクが接合されており、半導体素子から絶縁回路基板側に伝達された熱を、ヒートシンクを介して外部へ放散する構成とされている。
そして、絶縁回路基板の金属層側には、ヒートシンクが接合されており、半導体素子から絶縁回路基板側に伝達された熱を、ヒートシンクを介して外部へ放散する構成とされている。
ところで、特許文献１に記載されたパワーモジュールのように、回路層及び金属層をアルミニウム又はアルミニウム合金で構成した場合には、その表面にアルミニウム酸化物の皮膜が形成されるため、はんだ材によって半導体素子やヒートシンクを接合することができないといった問題があった。
そこで、特許文献２には、回路層及び金属層を、アルミニウム層と銅層の積層構造とした絶縁回路基板が提案されている。この絶縁回路基板においては、回路層及び金属層の表面には銅層が配置されるため、はんだ材を用いて半導体素子及びヒートシンクを良好に接合することができる。このため、積層方向の熱抵抗が小さくなり、半導体素子から発生した熱をヒートシンク側へと効率良く伝達することが可能となる。
ところで、上述の絶縁回路基板の回路層においては、半導体素子が搭載されるとともに、端子材等の部材が超音波接合されることがある。
ここで、特許文献２に記載されたように、アルミニウム又はアルミニウム合金からなるアルミニウム層と銅又は銅合金からなる銅層とを固相拡散接合されてなる回路層においては、超音波接合時に、銅層が変形してしまい、アルミニウム層と銅層との接合界面で剥離が生じることがあった。
一方、超音波接合時における銅層の変形を抑制するために、銅層の厚さを厚く形成した場合には、半導体素子との熱膨張係数の差が大きくなり、半導体素子との接合性が低下するおそれがあった。
ここで、特許文献２に記載されたように、アルミニウム又はアルミニウム合金からなるアルミニウム層と銅又は銅合金からなる銅層とを固相拡散接合されてなる回路層においては、超音波接合時に、銅層が変形してしまい、アルミニウム層と銅層との接合界面で剥離が生じることがあった。
一方、超音波接合時における銅層の変形を抑制するために、銅層の厚さを厚く形成した場合には、半導体素子との熱膨張係数の差が大きくなり、半導体素子との接合性が低下するおそれがあった。
この発明は、前述した事情に鑑みてなされたものであって、アルミニウム又はアルミニウム合金からなるアルミニウム層と銅又は銅合金からなる銅層とが固相拡散接合されてなる回路層において、半導体素子との接合性に優れ、かつ、超音波接合時にアルミニウム層と銅層との接合界面での剥離を抑制することが可能な絶縁回路基板を提供することを目的とする。
前述の課題を解決するために、本発明の絶縁回路基板は、絶縁層と、前記絶縁層の一方の面に形成された回路層を備えた絶縁回路基板であって、前記回路層は、アルミニウム又はアルミニウム合金からなるアルミニウム層と、このアルミニウム層に接合された銅又は銅合金からなる銅層と、を有しており、前記回路層の前記絶縁層とは反対側を向く面には、半導体素子が搭載される素子搭載領域と、他の部材が超音波接合される超音波接合領域と、が形成されており、前記素子搭載領域における前記銅層の厚さt１と硬さＨ１の積ｔ１×Ｈ１と、前記超音波接合領域における前記銅層の厚さt２と硬さＨ２の積ｔ２×Ｈ２が、互いに異なり、Ｈ１≦Ｈ２、ｔ２×Ｈ２＞ｔ１×Ｈ１、１０≦ｔ２×Ｈ２≦１１０、を満足することを特徴としている。
この構成の絶縁回路基板によれば、前記回路層の前記絶縁層とは反対側を向く面に、半導体素子が搭載される素子搭載領域と、他の部材が超音波接合される超音波接合領域と、が形成されており、前記素子搭載領域における前記銅層の厚さt１と硬さＨ１の積ｔ１×Ｈ１と、前記超音波接合領域における前記銅層の厚さt２と硬さＨ２の積ｔ２×Ｈ２が、互いに異なっているので、素子搭載領域及び超音波接合領域において、それぞれに適した構成の銅層を形成することができ、半導体素子との接合信頼性に優れ、かつ、超音波接合時におけるアルミニウム層と銅層との接合界面での隔離の発生を抑制することが可能となる。
前記超音波接合領域における前記銅層の厚さt２と硬さＨ２の積ｔ２×Ｈ２が、前記素子搭載領域における前記銅層の厚さt１と硬さＨ１の積ｔ１×Ｈ１よりも大きいので、超音波接合領域においては、銅層の剛性を確保することで超音波接合時における銅層の変形を抑制でき、アルミニウム層と銅層との接合界面での剥離の発生を抑制することが可能となる。また、前記素子搭載領域においては、半導体素子との熱膨張係数の差を小さく抑えることができ、半導体素子との接合性を確保することができる。
また、前記超音波接合領域における前記銅層の厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が１０以上１１０以下の範囲内とされているので、超音波接合領域における銅層の剛性を十分に確保することができ、超音波接合時におけるアルミニウム層と銅層との接合界面での隔離の発生を確実に抑制することができる。
さらに、本発明の絶縁回路基板においては、前記素子搭載領域における前記銅層の厚さｔ１と、前記超音波接合領域における前記銅層の厚さｔ２とが、互いに異なる構成としてもよい。
この場合、前記素子搭載領域における前記銅層の厚さｔ１と、前記超音波接合領域における前記銅層の厚さｔ２とを、互いに異なるように構成することにより、前記素子搭載領域における前記銅層の厚さt１と硬さＨ１の積ｔ１×Ｈ１と、前記超音波接合領域における前記銅層の厚さt２と硬さＨ２の積ｔ２×Ｈ２とを、互いに異なるように構成することが可能となる。
この場合、前記素子搭載領域における前記銅層の厚さｔ１と、前記超音波接合領域における前記銅層の厚さｔ２とを、互いに異なるように構成することにより、前記素子搭載領域における前記銅層の厚さt１と硬さＨ１の積ｔ１×Ｈ１と、前記超音波接合領域における前記銅層の厚さt２と硬さＨ２の積ｔ２×Ｈ２とを、互いに異なるように構成することが可能となる。
また、本発明の絶縁回路基板においては、前記超音波接合領域は、前記素子搭載領域における前記銅層の硬さＨ１と、前記超音波接合領域における前記銅層の硬さＨ２とが、互いに異なる構成としてもよい。
この場合、前記素子搭載領域における前記銅層の硬さＨ１と、前記超音波接合領域における前記銅層の硬さＨ２とを、互いに異なるように構成することにより、前記素子搭載領域における前記銅層の厚さt１と硬さＨ１の積ｔ１×Ｈ１と、前記超音波接合領域における前記銅層の厚さt２と硬さＨ２の積ｔ２×Ｈ２とを、互いに異なるように構成することが可能となる。
この場合、前記素子搭載領域における前記銅層の硬さＨ１と、前記超音波接合領域における前記銅層の硬さＨ２とを、互いに異なるように構成することにより、前記素子搭載領域における前記銅層の厚さt１と硬さＨ１の積ｔ１×Ｈ１と、前記超音波接合領域における前記銅層の厚さt２と硬さＨ２の積ｔ２×Ｈ２とを、互いに異なるように構成することが可能となる。
本発明によれば、アルミニウム又はアルミニウム合金からなるアルミニウム層と銅又は銅合金からなる銅層とが固相拡散接合されてなる回路層において、半導体素子との接合性に優れ、かつ、超音波接合時にアルミニウム層と銅層との接合界面での剥離を抑制することが可能な絶縁回路基板を提供することが可能となる。
（第一実施形態）
以下に、本発明の実施形態について、添付した図面を参照して説明する。
図１に、本発明の第一実施形態である絶縁回路基板１０、及び、この絶縁回路基板１０を用いたパワーモジュール１を示す。
以下に、本発明の実施形態について、添付した図面を参照して説明する。
図１に、本発明の第一実施形態である絶縁回路基板１０、及び、この絶縁回路基板１０を用いたパワーモジュール１を示す。
図１に示すパワーモジュール１は、絶縁回路基板１０と、この絶縁回路基板１０の一方の面（図１において上面）に第１はんだ層２を介して接合された半導体素子３と、絶縁回路基板１０の一方の面（図１において上面）に超音波接合された端子材５と、絶縁回路基板１０の下側に第２はんだ層８を介して接合されたヒートシンク６１と、を備えている。
半導体素子３は、Ｓｉ等の半導体材料で構成されている。絶縁回路基板１０と半導体素子３とを接合する第１はんだ層２は、例えばＳｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材（いわゆる鉛フリーはんだ材）とされている。
端子材５は、導電性に優れた金属で構成されており、本実施形態では、銅又は銅合金からなるリードフレーム材とされている。
ヒートシンク６１は、絶縁回路基板１０側の熱を放散するためのものである。ヒートシンク６１は、銅又は銅合金で構成されており、本実施形態では無酸素銅で構成された放熱板とされている。絶縁回路基板１０とヒートシンク６１とを接合する第２はんだ層８は、例えばＳｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｉｎ系、若しくはＳｎ−Ａｇ−Ｃｕ系のはんだ材（いわゆる鉛フリーはんだ材）とされている。
絶縁回路基板１０は、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図１において上面）に配設された回路層２０と、セラミックス基板１１の他方の面（図１において下面）に配設された金属層３０と、を備えている。
セラミックス基板１１は、絶縁性および放熱性に優れた窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ２Ｏ３）等のセラミックスで構成されている。本実施形態では、セラミックス基板１１は、特に放熱性の優れた窒化アルミニウム（ＡｌＮ）で構成されている。また、セラミックス基板１１の厚さは、例えば、０．２ｍｍ以上１．５ｍｍ以下の範囲内に設定されており、本実施形態では、０．６３５ｍｍに設定されている。
回路層２０は、図１に示すように、セラミックス基板１１の一方の面に配設されたアルミニウム層２１と、このアルミニウム層２１の一方の面に積層された銅層２２と、を有している。
なお、回路層２０におけるアルミニウム層２１の厚さは、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．４ｍｍに設定されている。
アルミニウム層２１は、図３に示すように、セラミックス基板１１の一方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板４１が接合されることにより形成されている。
本実施形態においては、アルミニウム層２１となるアルミニウム板４１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
なお、回路層２０におけるアルミニウム層２１の厚さは、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．４ｍｍに設定されている。
アルミニウム層２１は、図３に示すように、セラミックス基板１１の一方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板４１が接合されることにより形成されている。
本実施形態においては、アルミニウム層２１となるアルミニウム板４１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
この回路層２０においては、セラミックス基板１１とは反対側を向く面に、半導体素子３が搭載される素子搭載領域２０Ａと、端子材５が超音波接合される超音波接合領域２０Ｂとが形成されている。
そして、回路層２０の銅層２２は、上述の半導体素子搭載領域２０Ａに対応する第１銅層２２Ａと、超音波接合領域２０Ｂに対応する第２銅層２２Ｂと、で構成が異なるものとされている。
そして、回路層２０の銅層２２は、上述の半導体素子搭載領域２０Ａに対応する第１銅層２２Ａと、超音波接合領域２０Ｂに対応する第２銅層２２Ｂと、で構成が異なるものとされている。
具体的には、素子搭載領域２０Ａにおける第１銅層２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１と、超音波接合領域２０Ｂにおける第２銅層２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、互いに異なるように構成されている。
本実施形態においては、超音波接合領域２０Ｂにおける第２銅層２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、素子搭載領域２０Ａにおける第１銅層２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも大きくなるように、構成されている。
そして、本実施形態においては、超音波接合領域２０Ｂにおける第２銅層２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が１０以上１１０以下の範囲内とされている。
本実施形態においては、超音波接合領域２０Ｂにおける第２銅層２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、素子搭載領域２０Ａにおける第１銅層２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも大きくなるように、構成されている。
そして、本実施形態においては、超音波接合領域２０Ｂにおける第２銅層２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が１０以上１１０以下の範囲内とされている。
本実施形態においては、図１に示すように、第１銅層２２Ａの厚さｔ１と第２銅層２２Ｂの厚さｔ２とが同一とされており、第２銅層２２Ｂと第１銅層２２Ａとが異なる材質で構成され、第２銅層２２Ｂの硬さＨ２が、第１銅層２２Ａの硬さＨ１よりも硬いものとされている。
具体的には、銅層２２の厚さ（第１銅層２２Ａの厚さｔ１及び第２銅層２２Ｂの厚さｔ２）は、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．４ｍｍに設定されている。
そして、第２銅層２２Ｂのビッカース硬さＨ２が５０Ｈｖ以上２００Ｈｖ以下の範囲内とされ、第１銅層２２Ａのビッカース硬さＨ１が２０Ｈｖ以上５０Ｈｖ以下の範囲内とされている。
具体的には、銅層２２の厚さ（第１銅層２２Ａの厚さｔ１及び第２銅層２２Ｂの厚さｔ２）は、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．４ｍｍに設定されている。
そして、第２銅層２２Ｂのビッカース硬さＨ２が５０Ｈｖ以上２００Ｈｖ以下の範囲内とされ、第１銅層２２Ａのビッカース硬さＨ１が２０Ｈｖ以上５０Ｈｖ以下の範囲内とされている。
銅層２２（第１銅層２２Ａ及び第２銅層２２Ｂ）は、図３に示すように、アルミニウム層２１に、銅又は銅合金からなる銅板４２（第１銅板４２Ａ及び第２銅板４２Ｂ）が接合されることにより形成されている。
ここで、本実施形態においては、超音波接合領域２０Ｂにおける第２銅層２２Ｂを構成する第２銅板４２Ｂのビッカース硬さが、素子搭載領域２０Ａにおける第１銅層２２Ａを構成する第１銅板４２Ａのビッカース硬さよりも、硬いものとされている。
ここで、本実施形態においては、超音波接合領域２０Ｂにおける第２銅層２２Ｂを構成する第２銅板４２Ｂのビッカース硬さが、素子搭載領域２０Ａにおける第１銅層２２Ａを構成する第１銅板４２Ａのビッカース硬さよりも、硬いものとされている。
具体的には、素子搭載領域２０Ａにおける第１銅層２２Ａを構成する第１銅板４２Ａは、例えば銅の純度が９９．９９ｍａｓｓ％以上とされた無酸素銅等の純銅からなる圧延板とされている。また、超音波接合領域２０Ｂにおける第２銅層２２Ｂを構成する第２銅板４２Ｂは、例えばＺｒの含有量が０．０１ｍａｓｓ％以上０．１ｍａｓｓ％以下の範囲で含有するＺｒ入り銅等の銅合金からなる圧延板とされている。
ここで、アルミニウム層２１と銅層２２（第１銅層２２Ａ及び第２銅層２２Ｂ）は、それぞれ固相拡散接合されている。
なお、アルミニウム層２１と銅層２２（第１銅層２２Ａ及び第２銅層２２Ｂ）の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
なお、アルミニウム層２１と銅層２２（第１銅層２２Ａ及び第２銅層２２Ｂ）の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
金属層３０は、図１に示すように、セラミックス基板１１の他方の面に配設されたアルミニウム層３１と、このアルミニウム層３１の他方の面に積層された銅層３２と、を有している。
なお、金属層３０におけるアルミニウム層３１の厚さは、０．１ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
また、金属層３０における銅層３２の厚さは、０．１ｍｍ以上６．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．４ｍｍに設定されている。
なお、金属層３０におけるアルミニウム層３１の厚さは、０．１ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
また、金属層３０における銅層３２の厚さは、０．１ｍｍ以上６．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．４ｍｍに設定されている。
金属層３０におけるアルミニウム層３１は、図３に示すように、セラミックス基板１１の他方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板５１が接合されることにより形成されている。
本実施形態においては、金属層３０におけるアルミニウム層３１となるアルミニウム板５１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
本実施形態においては、金属層３０におけるアルミニウム層３１となるアルミニウム板５１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
金属層３０における銅層３２は、図３に示すように、アルミニウム層３１に、銅又は銅合金からなる銅板５２が接合されることにより形成されている。
本実施形態においては、金属層３０における銅層３２を構成する銅板５２は、無酸素銅の圧延板とされている。
本実施形態においては、金属層３０における銅層３２を構成する銅板５２は、無酸素銅の圧延板とされている。
ここで、金属層３０におけるアルミニウム層３１と銅層３２は、固相拡散接合されている。
なお、アルミニウム層３１と銅層３２の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
なお、アルミニウム層３１と銅層３２の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
次に、本実施形態である絶縁回路基板１０の製造方法について、図２及び図３を参照して説明する。
（アルミニウム層形成工程Ｓ０１）
図３に示すように、セラミックス基板１１の一方の面に、アルミニウム層２１となるアルミニウム板４１を、Ａｌ−Ｓｉ系のろう材箔４６を介して積層するとともに、セラミックス基板１１の他方の面に、アルミニウム層３１となるアルミニウム板５１を、Ａｌ−Ｓｉ系のろう材箔５６を介して積層する。なお、本実施形態では、Ａｌ−Ｓｉ系のろう材箔４６、５６として、厚さ１０μｍのＡｌ−８ｍａｓｓ％Ｓｉ合金箔を用いた。
図３に示すように、セラミックス基板１１の一方の面に、アルミニウム層２１となるアルミニウム板４１を、Ａｌ−Ｓｉ系のろう材箔４６を介して積層するとともに、セラミックス基板１１の他方の面に、アルミニウム層３１となるアルミニウム板５１を、Ａｌ−Ｓｉ系のろう材箔５６を介して積層する。なお、本実施形態では、Ａｌ−Ｓｉ系のろう材箔４６、５６として、厚さ１０μｍのＡｌ−８ｍａｓｓ％Ｓｉ合金箔を用いた。
そして、積層方向に加圧（圧力１〜３５ｋｇｆ／ｃｍ２（０．１〜３．５ＭＰａ））した状態で真空加熱炉内に配置し加熱して、アルミニウム板４１とセラミックス基板１１を接合してアルミニウム層２１を形成する。また、セラミックス基板１１とアルミニウム板５１を接合してアルミニウム層３１を形成する。
ここで、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内、加熱温度は６００℃以上６５０℃以下の範囲内、加熱温度での保持時間は１５分以上１８０分以下の範囲内に設定されることが好ましい。
ここで、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内、加熱温度は６００℃以上６５０℃以下の範囲内、加熱温度での保持時間は１５分以上１８０分以下の範囲内に設定されることが好ましい。
（銅板積層工程Ｓ０２）
次に、アルミニウム層２１の一方の面側（図３において上側）に、第１銅層２２Ａとなる第１銅板４２Ａ及び第２銅層２２Ｂとなる第２銅板４２Ｂとを、並列するように積層する。
また、アルミニウム層３１の他方の面側（図３において下側）に、銅層３２となる銅板５２を積層し、積層体を形成する。
ここで、上述のように、第１銅板４２Ａは、無酸素銅からなる圧延板とされ、第２銅板４２Ｂは、Ｚｒの含有量が０．０１ｍａｓｓ％以上０．１ｍａｓｓ％以下の範囲で含有するＺｒ入り銅の圧延板とされている。
なお、アルミニウム層２１，３１、第１銅板４２Ａ、第２銅板４２Ｂ、銅板５２の、それぞれの接合面は、予め当該面の傷が除去されて平滑にされている。
次に、アルミニウム層２１の一方の面側（図３において上側）に、第１銅層２２Ａとなる第１銅板４２Ａ及び第２銅層２２Ｂとなる第２銅板４２Ｂとを、並列するように積層する。
また、アルミニウム層３１の他方の面側（図３において下側）に、銅層３２となる銅板５２を積層し、積層体を形成する。
ここで、上述のように、第１銅板４２Ａは、無酸素銅からなる圧延板とされ、第２銅板４２Ｂは、Ｚｒの含有量が０．０１ｍａｓｓ％以上０．１ｍａｓｓ％以下の範囲で含有するＺｒ入り銅の圧延板とされている。
なお、アルミニウム層２１，３１、第１銅板４２Ａ、第２銅板４２Ｂ、銅板５２の、それぞれの接合面は、予め当該面の傷が除去されて平滑にされている。
（固相拡散接合工程Ｓ０３）
次に、上述の積層体を、積層方向に加圧（圧力３〜３５ｋｇｆ／ｃｍ２（０．１〜３．５ＭＰａ））するとともに加熱して、アルミニウム層２１と第１銅板４２Ａ及び第２銅板４２Ｂ、アルミニウム層３１と銅板５２とを、それぞれ固相拡散接合する。
ここで、固相拡散接合工程Ｓ０３においては、加熱温度は４００℃以上５４８℃未満の範囲内、加熱温度での保持時間は５分以上２４０分以下の範囲内に設定されることが好ましい。
次に、上述の積層体を、積層方向に加圧（圧力３〜３５ｋｇｆ／ｃｍ２（０．１〜３．５ＭＰａ））するとともに加熱して、アルミニウム層２１と第１銅板４２Ａ及び第２銅板４２Ｂ、アルミニウム層３１と銅板５２とを、それぞれ固相拡散接合する。
ここで、固相拡散接合工程Ｓ０３においては、加熱温度は４００℃以上５４８℃未満の範囲内、加熱温度での保持時間は５分以上２４０分以下の範囲内に設定されることが好ましい。
以上のようにして、本実施形態である絶縁回路基板１０が製造される。
（ヒートシンク接合工程Ｓ０４）
次に、金属層３０の銅層３２とヒートシンク６１とをはんだ材を介して積層し、還元炉内においてはんだ接合する。
次に、金属層３０の銅層３２とヒートシンク６１とをはんだ材を介して積層し、還元炉内においてはんだ接合する。
（端子材接合工程Ｓ０５）
次に、回路層２０の超音波接合領域２０Ｂ（第２銅層２２Ｂ）に、端子材５を超音波接合する。
次に、回路層２０の超音波接合領域２０Ｂ（第２銅層２２Ｂ）に、端子材５を超音波接合する。
（半導体素子接合工程Ｓ０６）
次いで、回路層２０の素子搭載領域２０Ａ（第１銅層２２Ａ）に、はんだ材を介して半導体素子３を積層し、還元炉内においてはんだ接合する。
上記のようにして、本実施形態であるパワーモジュール１が製造される。
次いで、回路層２０の素子搭載領域２０Ａ（第１銅層２２Ａ）に、はんだ材を介して半導体素子３を積層し、還元炉内においてはんだ接合する。
上記のようにして、本実施形態であるパワーモジュール１が製造される。
以上のような構成とされた本実施形態に係る絶縁回路基板１０によれば、回路層２０のセラミックス基板１１とは反対側を向く面に、半導体素子３が搭載される素子搭載領域２０Ａと、端子材５が超音波接合される超音波接合領域２０Ｂと、が形成されており、素子搭載領域２０Ａにおける第１銅層２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１と、超音波接合領域２０Ｂにおける第２銅層２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、互いに異なるように構成されているので、素子搭載領域２０Ａ及び超音波接合領域２０Ｂにおいて、それぞれに適した構成の銅層（第１銅層２２Ａ及び第２銅層２２Ｂ）を形成することができ、半導体素子３との接合信頼性に優れ、かつ、超音波接合時におけるアルミニウム層２１と第２銅層２２Ｂとの接合界面での隔離の発生を抑制することが可能となる。
本実施形態においては、具体的には、超音波接合領域２０Ｂにおける第２銅層２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、素子搭載領域２０Ａにおける第１銅層２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも大きくなるように、構成されているので、超音波接合領域２０Ｂにおいては、第２銅層２２Ｂの剛性を確保することで超音波接合時における第２銅層２２Ｂの変形を抑制でき、アルミニウム層２１と第２銅層２２Ｂとの接合界面での剥離の発生を抑制することが可能となる。また、素子搭載領域２０Ａにおいては、半導体素子３との熱膨張係数の差を小さく抑えることができ、半導体素子３との接合性を確保することができる。
さらに、本実施形態においては、超音波接合領域２０Ｂにおける第２銅層２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が１０以上１１０以下の範囲内とされているので、超音波接合領域における第２銅層２２Ｂの剛性を十分に確保することができ、超音波接合時におけるアルミニウム層２１と第２銅層２２Ｂとの接合界面での隔離の発生を確実に抑制することができる。
また、本実施形態においては、第１銅層２２Ａの厚さｔ１と第２銅層２２Ｂの厚さｔ２とが同一とされ、第２銅層２２Ｂの硬さＨ２が、第１銅層２２Ａの硬さＨ１よりも硬いものとされており、具体的には、第２銅層２２Ｂのビッカース硬さＨ２が５０Ｈｖ以上２００Ｈｖ以下の範囲内とされ、第１銅層２２Ａのビッカース硬さＨ１が２０Ｈｖ以上５０Ｈｖ以下の範囲内とされているので、超音波接合領域２０Ｂにおける第２銅層２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２を、素子搭載領域２０Ａにおける第１銅層２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも、確実に大きくすることができる。
（第二実施形態）
次に、本発明の第二実施形態である絶縁回路基板１１０について、図４から図６を参照して説明する。なお、第一実施形態と同一の部材には、同一の符号を付して詳細な説明を省略する。
図４に、本発明の第二実施形態である絶縁回路基板１１０、及び、この絶縁回路基板１１０を用いたパワーモジュール１０１を示す。
次に、本発明の第二実施形態である絶縁回路基板１１０について、図４から図６を参照して説明する。なお、第一実施形態と同一の部材には、同一の符号を付して詳細な説明を省略する。
図４に、本発明の第二実施形態である絶縁回路基板１１０、及び、この絶縁回路基板１１０を用いたパワーモジュール１０１を示す。
図４に示すパワーモジュール１０１は、絶縁回路基板１１０と、この絶縁回路基板１１０の一方の面（図４において上面）に第１はんだ層２を介して接合された半導体素子３と、絶縁回路基板１１０の一方の面（図４において上面）に超音波接合された端子材５と、絶縁回路基板１１０の下側に第２はんだ層８を介して接合されたヒートシンク６１と、を備えている。
絶縁回路基板１１０は、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図４において上面）に配設された回路層１２０と、セラミックス基板１１の他方の面（図４において下面）に配設された金属層１３０と、を備えている。
回路層１２０は、図４に示すように、セラミックス基板１１の一方の面に配設されたアルミニウム層１２１と、このアルミニウム層１２１の一方の面に積層された銅層１２２と、を有している。
なお、回路層１２０におけるアルミニウム層１２１の厚さは、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．４ｍｍに設定されている。
アルミニウム層１２１は、図６に示すように、セラミックス基板１１の一方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板１４１が接合されることにより形成されている。
本実施形態においては、アルミニウム層１２１となるアルミニウム板１４１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
なお、回路層１２０におけるアルミニウム層１２１の厚さは、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．４ｍｍに設定されている。
アルミニウム層１２１は、図６に示すように、セラミックス基板１１の一方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板１４１が接合されることにより形成されている。
本実施形態においては、アルミニウム層１２１となるアルミニウム板１４１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
この回路層１２０のセラミックス基板１１とは反対側を向く面には、半導体素子３が搭載される素子搭載領域１２０Ａと、端子材５が超音波接合される超音波接合領域１２０Ｂとが形成されている。
そして、回路層１２０の銅層１２２は、上述の半導体素子搭載領域１２０Ａに対応する第１銅層１２２Ａと、超音波接合領域１２０Ｂに対応する第２銅層１２２Ｂと、で構成が異なるものとされている。
そして、回路層１２０の銅層１２２は、上述の半導体素子搭載領域１２０Ａに対応する第１銅層１２２Ａと、超音波接合領域１２０Ｂに対応する第２銅層１２２Ｂと、で構成が異なるものとされている。
具体的には、素子搭載領域１２０Ａにおける第１銅層１２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１と、超音波接合領域１２０Ｂにおける第２銅層１２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、互いに異なるように構成されている。
本実施形態においては、超音波接合領域１２０Ｂにおける第２銅層１２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、素子搭載領域１２０Ａにおける第１銅層１２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも大きくなるように、構成されている。
そして、本実施形態においては、超音波接合領域１２０Ｂにおける第２銅層１２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が１０以上１１０以下の範囲内とされている。
本実施形態においては、超音波接合領域１２０Ｂにおける第２銅層１２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、素子搭載領域１２０Ａにおける第１銅層１２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも大きくなるように、構成されている。
そして、本実施形態においては、超音波接合領域１２０Ｂにおける第２銅層１２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が１０以上１１０以下の範囲内とされている。
本実施形態においては、図４に示すように、第１銅層１２２Ａと第２銅層１２２Ｂは、同一の部材で構成され、第１銅層１２２Ａの硬さＨ１と第２銅層１２２Ｂの硬さＨ２が同一とされており、第２銅層１２２Ｂの厚さｔ２が、第１銅層１２２Ａの厚さｔ１よりも厚く形成されている。
具体的には、銅層１２２のビッカース硬さ（第１銅層１２２Ａのビッカース硬さＨ１及び第２銅層１２２Ｂのビッカース硬さＨ２）は、２０Ｈｖ以上５０Ｈｖ以下の範囲内とされ、本実施形態では４０Ｈｖに設定されている。
そして、素子搭載領域１２０Ａに対応する第１銅層１２２Ａの厚さｔ１が０．１ｍｍ以上０．６ｍｍ以下の範囲内とされ、超音波接合領域１２０Ｂに対応する第２銅層１２２Ｂの厚さｔ２が０．３ｍｍ以上１．５ｍｍ以下の範囲内とされている。
具体的には、銅層１２２のビッカース硬さ（第１銅層１２２Ａのビッカース硬さＨ１及び第２銅層１２２Ｂのビッカース硬さＨ２）は、２０Ｈｖ以上５０Ｈｖ以下の範囲内とされ、本実施形態では４０Ｈｖに設定されている。
そして、素子搭載領域１２０Ａに対応する第１銅層１２２Ａの厚さｔ１が０．１ｍｍ以上０．６ｍｍ以下の範囲内とされ、超音波接合領域１２０Ｂに対応する第２銅層１２２Ｂの厚さｔ２が０．３ｍｍ以上１．５ｍｍ以下の範囲内とされている。
銅層１２２（第１銅層１２２Ａ及び第２銅層１２２Ｂ）は、図６に示すように、アルミニウム層１２１に、銅又は銅合金からなり、局所的に厚さが異なる異形銅板１４２が接合されることにより形成されている。
ここで、アルミニウム層１２１と銅層１２２は、固相拡散接合されている。
なお、アルミニウム層１２１と銅層１２２の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
なお、アルミニウム層１２１と銅層１２２の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
金属層１３０は、図４に示すように、セラミックス基板１１の他方の面に配設されたアルミニウム層１３１と、このアルミニウム層１３１の他方の面に積層された銅層１３２と、を有している。
なお、金属層１３０におけるアルミニウム層１３１の厚さは、０．１ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
また、金属層１３０における銅層１３２の厚さは、０．１ｍｍ以上６．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。
なお、金属層１３０におけるアルミニウム層１３１の厚さは、０．１ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
また、金属層１３０における銅層１３２の厚さは、０．１ｍｍ以上６．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。
金属層１３０におけるアルミニウム層１３１は、図６に示すように、セラミックス基板１１の他方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板１５１が接合されることにより形成されている。
本実施形態においては、金属層１３０におけるアルミニウム層１３１となるアルミニウム板１５１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
本実施形態においては、金属層１３０におけるアルミニウム層１３１となるアルミニウム板１５１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
金属層１３０における銅層１３２は、図６に示すように、アルミニウム層１３１に、銅又は銅合金からなる銅板１５２が接合されることにより形成されている。
本実施形態においては、金属層１３０における銅層１３２を構成する銅板１５２は、無酸素銅の圧延板とされている。
本実施形態においては、金属層１３０における銅層１３２を構成する銅板１５２は、無酸素銅の圧延板とされている。
ここで、金属層１３０におけるアルミニウム層１３１と銅層１３２は、固相拡散接合されている。
なお、アルミニウム層１３１と銅層１３２の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
なお、アルミニウム層１３１と銅層１３２の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
次に、本実施形態である絶縁回路基板１１０の製造方法について、図５及び図６を参照して説明する。
（アルミニウム層形成工程Ｓ１０１）
図６に示すように、セラミックス基板１１の一方の面に、アルミニウム層１２１となるアルミニウム板１４１を、Ａｌ−Ｓｉ系のろう材箔１４６を介して積層するとともに、セラミックス基板１１の他方の面に、アルミニウム層１３１となるアルミニウム板１５１を、Ａｌ−Ｓｉ系のろう材箔１５６を介して積層する。なお、本実施形態では、Ａｌ−Ｓｉ系のろう材箔１４６、１５６として、厚さ１０μｍのＡｌ−８ｍａｓｓ％Ｓｉ合金箔を用いた。
図６に示すように、セラミックス基板１１の一方の面に、アルミニウム層１２１となるアルミニウム板１４１を、Ａｌ−Ｓｉ系のろう材箔１４６を介して積層するとともに、セラミックス基板１１の他方の面に、アルミニウム層１３１となるアルミニウム板１５１を、Ａｌ−Ｓｉ系のろう材箔１５６を介して積層する。なお、本実施形態では、Ａｌ−Ｓｉ系のろう材箔１４６、１５６として、厚さ１０μｍのＡｌ−８ｍａｓｓ％Ｓｉ合金箔を用いた。
そして、積層方向に加圧（圧力１〜３５ｋｇｆ／ｃｍ２（０．１〜３．５ＭＰａ））した状態で真空加熱炉内に配置し加熱して、アルミニウム板１４１とセラミックス基板１１を接合してアルミニウム層１２１を形成する。また、セラミックス基板１１とアルミニウム板１５１を接合してアルミニウム層１３１を形成する。
ここで、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内、加熱温度は６００℃以上６５０℃以下の範囲内、加熱温度での保持時間は１５分以上１８０分以下の範囲内に設定されることが好ましい。
ここで、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内、加熱温度は６００℃以上６５０℃以下の範囲内、加熱温度での保持時間は１５分以上１８０分以下の範囲内に設定されることが好ましい。
（銅板積層工程Ｓ１０２）
次に、アルミニウム層１２１の一方の面側（図６において上側）に、銅層１２２となる銅板１４２を積層する。ここで、銅板１４２は、図６に示すように、局所的に厚さが異なる異形銅板とされている。ここで、銅板１４２は、局所的に厚さが異なることから、スペーサ１４８を配置することで、高さを一致させている。
また、アルミニウム層１３１の他方の面側（図６において下側）に、銅層１３２となる銅板１５２を積層し、積層体を形成する。
なお、アルミニウム層１２１，１３１、銅板１４２、１５２の、それぞれの接合面は、予め当該面の傷が除去されて平滑にされている。
次に、アルミニウム層１２１の一方の面側（図６において上側）に、銅層１２２となる銅板１４２を積層する。ここで、銅板１４２は、図６に示すように、局所的に厚さが異なる異形銅板とされている。ここで、銅板１４２は、局所的に厚さが異なることから、スペーサ１４８を配置することで、高さを一致させている。
また、アルミニウム層１３１の他方の面側（図６において下側）に、銅層１３２となる銅板１５２を積層し、積層体を形成する。
なお、アルミニウム層１２１，１３１、銅板１４２、１５２の、それぞれの接合面は、予め当該面の傷が除去されて平滑にされている。
（固相拡散接合工程Ｓ１０３）
次に、上述の積層体を、積層方向に加圧（圧力３〜３５ｋｇｆ／ｃｍ２（０．１〜３．５ＭＰａ））するとともに加熱して、アルミニウム層１２１と銅板１４２、アルミニウム層１３１と銅板１５２とを、それぞれ固相拡散接合する。このとき、銅板１４２は、局所的に厚さが異なることから、スペーサ１４８を配置して、銅板１４２の全体をアルミニウム層１２１側に押圧するように構成している。
ここで、固相拡散接合工程Ｓ１０３においては、加熱温度は４００℃以上５４８℃未満の範囲内、加熱温度での保持時間は５分以上２４０分以下の範囲内に設定されることが好ましい。
次に、上述の積層体を、積層方向に加圧（圧力３〜３５ｋｇｆ／ｃｍ２（０．１〜３．５ＭＰａ））するとともに加熱して、アルミニウム層１２１と銅板１４２、アルミニウム層１３１と銅板１５２とを、それぞれ固相拡散接合する。このとき、銅板１４２は、局所的に厚さが異なることから、スペーサ１４８を配置して、銅板１４２の全体をアルミニウム層１２１側に押圧するように構成している。
ここで、固相拡散接合工程Ｓ１０３においては、加熱温度は４００℃以上５４８℃未満の範囲内、加熱温度での保持時間は５分以上２４０分以下の範囲内に設定されることが好ましい。
以上のようにして、本実施形態である絶縁回路基板１１０が製造される。
（ヒートシンク接合工程Ｓ１０４）
次に、金属層１３０の銅層１３２とヒートシンク６１とをはんだ材を介して積層し、還元炉内においてはんだ接合する。
次に、金属層１３０の銅層１３２とヒートシンク６１とをはんだ材を介して積層し、還元炉内においてはんだ接合する。
（端子材接合工程Ｓ１０５）
次に、回路層１２０の超音波接合領域１２０Ｂ（第２銅層１２２Ｂ）に、端子材５を超音波接合する。
次に、回路層１２０の超音波接合領域１２０Ｂ（第２銅層１２２Ｂ）に、端子材５を超音波接合する。
（半導体素子接合工程Ｓ１０６）
次いで、回路層１２０の素子搭載領域１２０Ａ（第１銅層１２２Ａ）に、はんだ材を介して半導体素子３を積層し、還元炉内においてはんだ接合する。
上記のようにして、本実施形態であるパワーモジュール１０１が製造される。
次いで、回路層１２０の素子搭載領域１２０Ａ（第１銅層１２２Ａ）に、はんだ材を介して半導体素子３を積層し、還元炉内においてはんだ接合する。
上記のようにして、本実施形態であるパワーモジュール１０１が製造される。
以上のような構成とされた本実施形態に係る絶縁回路基板１１０によれば、第一実施形態と同様に、素子搭載領域１２０Ａにおける第１銅層１２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１と、超音波接合領域１２０Ｂにおける第２銅層１２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、互いに異なるように構成されているので、素子搭載領域１２０Ａ及び超音波接合領域１２０Ｂにおいて、それぞれに適した構成の銅層（第１銅層１２２Ａ及び第２銅層１２２Ｂ）を形成することができ、半導体素子３との接合信頼性に優れ、かつ、超音波接合時におけるアルミニウム層１２１と第２銅層１２２Ｂとの接合界面での隔離の発生を抑制することが可能となる。
本実施形態においては、具体的には、超音波接合領域１２０Ｂにおける第２銅層１２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、素子搭載領域１２０Ａにおける第１銅層１２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも大きくなるように、構成されているので、超音波接合領域１２０Ｂにおいては、第２銅層１２２Ｂの剛性を確保することで超音波接合時における第２銅層１２２Ｂの変形を抑制でき、アルミニウム層１２１と第２銅層１２２Ｂとの接合界面での剥離の発生を抑制することが可能となる。また、素子搭載領域１２０Ａにおいては、半導体素子３との熱膨張係数の差を小さく抑えることができ、半導体素子３との接合性を確保することができる。
さらに、本実施形態においては、超音波接合領域１２０Ｂにおける第２銅層１２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が１０以上１１０以下の範囲内とされているので、超音波接合領域における第２銅層１２２Ｂの剛性を十分に確保することができ、超音波接合時におけるアルミニウム層１２１と第２銅層１２２Ｂとの接合界面での隔離の発生を確実に抑制することができる。
そして、本実施形態においては、第１銅層１２２Ａと第２銅層２２Ｂは、同一の部材で構成され、第１銅層１２２Ａの硬さＨ１と第２銅層２２Ｂの硬さＨ２が同一とされており、第２銅層１２２Ｂの厚さｔ２が、第１銅層１２２Ａの厚さｔ１よりも厚く形成された構成とされ、具体的には、素子搭載領域１２０Ａに対応する第１銅層１２２Ａの厚さｔ１が０．１ｍｍ以上０．６ｍｍ以下の範囲内とされ、超音波接合領域１２０Ｂに対応する第２銅層１２２Ｂの厚さｔ２が０．３ｍｍ以上１．５ｍｍ以下の範囲内とされているので、超音波接合領域１２０Ｂにおける第２銅層１２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２を、素子搭載領域１２０Ａにおける第１銅層１２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも、確実に大きくすることができる。
（第三実施形態）
次に、本発明の第三実施形態である絶縁回路基板２１０について、添付した図面を参照して説明する。なお、第一実施形態及び第二実施形態と同一の部材には、同一の符号を付して詳細な説明を省略する。
図７に、本発明の第二実施形態である絶縁回路基板２１０、及び、この絶縁回路基板２１０を用いたパワーモジュール２０１を示す。
次に、本発明の第三実施形態である絶縁回路基板２１０について、添付した図面を参照して説明する。なお、第一実施形態及び第二実施形態と同一の部材には、同一の符号を付して詳細な説明を省略する。
図７に、本発明の第二実施形態である絶縁回路基板２１０、及び、この絶縁回路基板２１０を用いたパワーモジュール２０１を示す。
図７に示すパワーモジュール２０１は、絶縁回路基板２１０と、この絶縁回路基板２１０の一方の面（図７において上面）に第１はんだ層２を介して接合された半導体素子３と、絶縁回路基板２１０の一方の面（図７において上面）に超音波接合された端子材５と、絶縁回路基板２１０の下側に第２はんだ層８を介して接合されたヒートシンク６１と、を備えている。
絶縁回路基板２１０は、絶縁層を構成するセラミックス基板１１と、このセラミックス基板１１の一方の面（図７において上面）に配設された回路層２２０と、セラミックス基板１１の他方の面（図７において下面）に配設された金属層２３０と、を備えている。
回路層２２０は、図７に示すように、セラミックス基板１１の一方の面に配設されたアルミニウム層２２１と、このアルミニウム層２２１の一方の面に積層された銅層２２２と、を有している。
なお、回路層２２０におけるアルミニウム層２２１の厚さは、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．４ｍｍに設定されている。
アルミニウム層２２１は、図９に示すように、セラミックス基板１１の一方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板２４１が接合されることにより形成されている。
本実施形態においては、アルミニウム層２２１となるアルミニウム板２４１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
なお、回路層２２０におけるアルミニウム層２２１の厚さは、０．１ｍｍ以上１．０ｍｍ以下の範囲内に設定されており、本実施形態では０．４ｍｍに設定されている。
アルミニウム層２２１は、図９に示すように、セラミックス基板１１の一方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板２４１が接合されることにより形成されている。
本実施形態においては、アルミニウム層２２１となるアルミニウム板２４１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
この回路層２２０のセラミックス基板１１とは反対側を向く面には、半導体素子３が搭載される素子搭載領域２２０Ａと、端子材５が超音波接合される超音波接合領域２２０Ｂとが形成されている。
そして、回路層２２０の銅層２２２は、上述の半導体素子搭載領域２２０Ａに対応する第１銅層２２２Ａと、超音波接合領域２２０Ｂに対応する第２銅層２２２Ｂと、で構成が異なるものとされている。
そして、回路層２２０の銅層２２２は、上述の半導体素子搭載領域２２０Ａに対応する第１銅層２２２Ａと、超音波接合領域２２０Ｂに対応する第２銅層２２２Ｂと、で構成が異なるものとされている。
具体的には、素子搭載領域２２０Ａにおける第１銅層２２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１と、超音波接合領域２２０Ｂにおける第２銅層２２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、互いに異なるように構成されている。
本実施形態においては、超音波接合領域２２０Ｂにおける第２銅層２２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、素子搭載領域２２０Ａにおける第１銅層２２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも大きくなるように、構成されている。
そして、本実施形態においては、超音波接合領域２２０Ｂにおける第２銅層２２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が１０以上１１０以下の範囲内とされている。
本実施形態においては、超音波接合領域２２０Ｂにおける第２銅層２２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、素子搭載領域２２０Ａにおける第１銅層２２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも大きくなるように、構成されている。
そして、本実施形態においては、超音波接合領域２２０Ｂにおける第２銅層２２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が１０以上１１０以下の範囲内とされている。
本実施形態においては、図７に示すように、第１銅層２２２Ａは単一層で構成され、第２銅層２２２Ｂは、複数層（本実施形態では２層）で構成されており、第１銅層２２２Ａの硬さＨ１と第２銅層２２２Ｂの硬さＨ２が異なり、かつ、第２銅層２２２Ｂの厚さｔ２が、第１銅層２２２Ａの厚さｔ１よりも厚く形成されている。なお、第２銅層２２２Ｂの硬さは、第２銅層２２２Ｂの一方の面（端子材５が接合される面）で測定されたものとされている。
具体的には、素子搭載領域２２０Ａに対応する第１銅層２２２Ａの厚さｔ１が０．１ｍｍ以上０．６ｍｍ以下の範囲内とされ、超音波接合領域２２０Ｂに対応する第２銅層２２２Ｂの厚さｔ２が０．３ｍｍ以上１．５ｍｍ以下の範囲内とされている。
また、第２銅層２２２Ｂのビッカース硬さＨ２が５０Ｈｖ以上２００Ｈｖ以下の範囲内とされ、第１銅層２２２Ａのビッカース硬さＨ１が２０Ｈｖ以上５０Ｈｖ以下の範囲内とされている。
具体的には、素子搭載領域２２０Ａに対応する第１銅層２２２Ａの厚さｔ１が０．１ｍｍ以上０．６ｍｍ以下の範囲内とされ、超音波接合領域２２０Ｂに対応する第２銅層２２２Ｂの厚さｔ２が０．３ｍｍ以上１．５ｍｍ以下の範囲内とされている。
また、第２銅層２２２Ｂのビッカース硬さＨ２が５０Ｈｖ以上２００Ｈｖ以下の範囲内とされ、第１銅層２２２Ａのビッカース硬さＨ１が２０Ｈｖ以上５０Ｈｖ以下の範囲内とされている。
具体的には、素子搭載領域２２０Ａにおける第１銅層２２２Ａを構成する第１銅板２４２Ａは、例えば無酸素銅等の純銅からなる圧延板とされている。また、超音波接合領域２２０Ｂにおける第２銅層２２２Ｂの一方の面側に積層された第２銅板２４２Ｂは、例えばＺｒの含有量が０．０１ｍａｓｓ％以上０．１ｍａｓｓ％以下の範囲で含有するＺｒ入り銅等の銅合金からなる圧延板とされている。
ここで、アルミニウム層２２１と銅層２２２は、固相拡散接合されている。
なお、アルミニウム層２２１と銅層２２２の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
なお、アルミニウム層２２１と銅層２２２の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
金属層２３０は、図７に示すように、セラミックス基板１１の他方の面に配設されたアルミニウム層２３１と、このアルミニウム層２３１の他方の面に積層された銅層２３２と、を有している。
なお、金属層２３０におけるアルミニウム層２３１の厚さは、０．１ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
また、金属層２３０における銅層２３２の厚さは、０．１ｍｍ以上６．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。
なお、金属層２３０におけるアルミニウム層２３１の厚さは、０．１ｍｍ以上３．０ｍｍ以下の範囲内に設定されており、本実施形態では０．６ｍｍに設定されている。
また、金属層２３０における銅層２３２の厚さは、０．１ｍｍ以上６．０ｍｍ以下の範囲内に設定されており、本実施形態では、０．６ｍｍに設定されている。
金属層２３０におけるアルミニウム層２３１は、図９に示すように、セラミックス基板１１の他方の面に、アルミニウム及びアルミニウム合金からなるアルミニウム板２５１が接合されることにより形成されている。
本実施形態においては、金属層２３０におけるアルミニウム２３１となるアルミニウム板２５１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
本実施形態においては、金属層２３０におけるアルミニウム２３１となるアルミニウム板２５１は、純度が９９ｍａｓｓ％以上のアルミニウム（２Ｎアルミニウム）または純度が９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）で構成されている。
金属層２３０における銅層２３２は、図９に示すように、アルミニウム層２３１に、銅又は銅合金からなる銅板２５２が接合されることにより形成されている。
本実施形態においては、金属層２３０における銅層２３２を構成する銅板２５２は、無酸素銅の圧延板とされている。
本実施形態においては、金属層２３０における銅層２３２を構成する銅板２５２は、無酸素銅の圧延板とされている。
ここで、金属層２３０におけるアルミニウム層２３１と銅層２３２は、固相拡散接合されている。
なお、アルミニウム層２３１と銅層２３２の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
なお、アルミニウム層２３１と銅層２３２の接合界面においては、ＣｕとＡｌの金属間化合物からなる金属間化合物層が形成されており、この金属間化合物層は、複数の相の金属間化合物が積層した構成とされている。
次に、本実施形態である絶縁回路基板２１０の製造方法について、図８及び図９を参照して説明する。
（アルミニウム層形成工程Ｓ２０１）
図９に示すように、セラミックス基板１１の一方の面に、アルミニウム層２２１となるアルミニウム板２４１を、Ａｌ−Ｓｉ系のろう材箔２４６を介して積層するとともに、セラミックス基板１１の他方の面に、アルミニウム層２３１となるアルミニウム板２５１を、Ａｌ−Ｓｉ系のろう材箔２５６を介して積層する。なお、本実施形態では、Ａｌ−Ｓｉ系のろう材箔２４６、２５６として、厚さ１０μｍのＡｌ−８ｍａｓｓ％Ｓｉ合金箔を用いた。
図９に示すように、セラミックス基板１１の一方の面に、アルミニウム層２２１となるアルミニウム板２４１を、Ａｌ−Ｓｉ系のろう材箔２４６を介して積層するとともに、セラミックス基板１１の他方の面に、アルミニウム層２３１となるアルミニウム板２５１を、Ａｌ−Ｓｉ系のろう材箔２５６を介して積層する。なお、本実施形態では、Ａｌ−Ｓｉ系のろう材箔２４６、２５６として、厚さ１０μｍのＡｌ−８ｍａｓｓ％Ｓｉ合金箔を用いた。
そして、積層方向に加圧（圧力１〜３５ｋｇｆ／ｃｍ２（０．１〜３．５ＭＰａ））した状態で真空加熱炉内に配置し加熱して、アルミニウム板２４１とセラミックス基板１１を接合してアルミニウム層２２１を形成する。また、セラミックス基板１１とアルミニウム板２５１を接合してアルミニウム層２３１を形成する。
ここで、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内、加熱温度は６００℃以上６５０℃以下の範囲内、加熱温度での保持時間は１５分以上１８０分以下の範囲内に設定されることが好ましい。
ここで、真空加熱炉内の圧力は１０−６Ｐａ以上１０−３Ｐａ以下の範囲内、加熱温度は６００℃以上６５０℃以下の範囲内、加熱温度での保持時間は１５分以上１８０分以下の範囲内に設定されることが好ましい。
（銅板積層工程Ｓ２０２）
次に、アルミニウム層２２１の一方の面側（図９において上側）に、第１銅層２２２Ａ及び第２銅層２２２Ｂの下層となる第１銅板２４２Ａと、第２銅層２２２Ｂの上層となる第２銅板２４２Ｂを積層する。このとき、第１銅板２４２Ａのみが積層された領域と、第１銅板２４２Ａと第２銅板２４２Ｂとが積層された領域とでは、互いに厚さが異なることから、スペーサ２４８を配置して、高さを一致させている。
ここで、第１銅板２４２Ａは、無酸素銅からなる圧延板とされ、第２銅板２４２Ｂは、Ｚｒの含有量が０．０１ｍａｓｓ％以上０．１ｍａｓｓ％以下の範囲で含有するＺｒ入り銅の圧延板とされている。
なお、アルミニウム層２２１，２３１、第１銅板２４２Ａ、第２銅板２４２Ｂ、銅板２５２の、それぞれの接合面は、予め当該面の傷が除去されて平滑にされている。
次に、アルミニウム層２２１の一方の面側（図９において上側）に、第１銅層２２２Ａ及び第２銅層２２２Ｂの下層となる第１銅板２４２Ａと、第２銅層２２２Ｂの上層となる第２銅板２４２Ｂを積層する。このとき、第１銅板２４２Ａのみが積層された領域と、第１銅板２４２Ａと第２銅板２４２Ｂとが積層された領域とでは、互いに厚さが異なることから、スペーサ２４８を配置して、高さを一致させている。
ここで、第１銅板２４２Ａは、無酸素銅からなる圧延板とされ、第２銅板２４２Ｂは、Ｚｒの含有量が０．０１ｍａｓｓ％以上０．１ｍａｓｓ％以下の範囲で含有するＺｒ入り銅の圧延板とされている。
なお、アルミニウム層２２１，２３１、第１銅板２４２Ａ、第２銅板２４２Ｂ、銅板２５２の、それぞれの接合面は、予め当該面の傷が除去されて平滑にされている。
（固相拡散接合工程Ｓ２０３）
次に、上述の積層体を、積層方向に加圧（圧力３〜３５ｋｇｆ／ｃｍ２（０．１〜３．５ＭＰａ））するとともに加熱して、アルミニウム層２２１と第１銅板２４２Ａ、第１銅板２４２Ａと第２銅板２４２Ｂ、アルミニウム層２３１と銅板２５２とを、それぞれ固相拡散接合する。このとき、第１銅板２４２Ａのみが積層された領域と、第１銅板２４２Ａと第２銅板２４２Ｂとが積層された領域とでは、互いに厚さが異なることから、スペーサ２４８を配置して、第１銅板２４２Ａの全体をアルミニウム層２２１側に押圧するように構成している。
ここで、固相拡散接合工程Ｓ２０３においては、加熱温度は４００℃以上５４８℃未満の範囲内、加熱温度での保持時間は５分以上２４０分以下の範囲内に設定されることが好ましい。
次に、上述の積層体を、積層方向に加圧（圧力３〜３５ｋｇｆ／ｃｍ２（０．１〜３．５ＭＰａ））するとともに加熱して、アルミニウム層２２１と第１銅板２４２Ａ、第１銅板２４２Ａと第２銅板２４２Ｂ、アルミニウム層２３１と銅板２５２とを、それぞれ固相拡散接合する。このとき、第１銅板２４２Ａのみが積層された領域と、第１銅板２４２Ａと第２銅板２４２Ｂとが積層された領域とでは、互いに厚さが異なることから、スペーサ２４８を配置して、第１銅板２４２Ａの全体をアルミニウム層２２１側に押圧するように構成している。
ここで、固相拡散接合工程Ｓ２０３においては、加熱温度は４００℃以上５４８℃未満の範囲内、加熱温度での保持時間は５分以上２４０分以下の範囲内に設定されることが好ましい。
以上のようにして、本実施形態である絶縁回路基板２１０が製造される。
（ヒートシンク接合工程Ｓ２０４）
次に、金属層２３０の銅層２３２とヒートシンク６１とをはんだ材を介して積層し、還元炉内においてはんだ接合する。
次に、金属層２３０の銅層２３２とヒートシンク６１とをはんだ材を介して積層し、還元炉内においてはんだ接合する。
（端子材接合工程Ｓ２０５）
次に、回路層２２０の超音波接合領域２２０Ｂ（第２銅層２２２Ｂ）に、端子材５を超音波接合する。
次に、回路層２２０の超音波接合領域２２０Ｂ（第２銅層２２２Ｂ）に、端子材５を超音波接合する。
（半導体素子接合工程Ｓ２０６）
回路層２２０の素子搭載領域２２０Ａ（第１銅層２２２Ａ）に、はんだ材を介して半導体素子３を積層し、還元炉内においてはんだ接合する。
上記のようにして、本実施形態であるパワーモジュール２０１が製造される。
回路層２２０の素子搭載領域２２０Ａ（第１銅層２２２Ａ）に、はんだ材を介して半導体素子３を積層し、還元炉内においてはんだ接合する。
上記のようにして、本実施形態であるパワーモジュール２０１が製造される。
以上のような構成とされた本実施形態に係る絶縁回路基板２１０によれば、第一実施形態及び第二実施形態と同様に、素子搭載領域２２０Ａにおける第１銅層２２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１と、超音波接合領域２２０Ｂにおける第２銅層２２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、互いに異なるように構成されているので、素子搭載領域２２０Ａ及び超音波接合領域２２０Ｂにおいて、それぞれに適した構成の銅層（第１銅層２２２Ａ及び第２銅層２２２Ｂ）を形成することができ、半導体素子３との接合信頼性に優れ、かつ、超音波接合時におけるアルミニウム層２２１と第２銅層２２２Ｂとの接合界面での隔離の発生を抑制することが可能となる。
本実施形態においては、具体的には、超音波接合領域２２０Ｂにおける第２銅層２２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、素子搭載領域２２０Ａにおける第１銅層２２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも大きくなるように、構成されているので、超音波接合領域２２０Ｂにおいては、第２銅層２２２Ｂの剛性を確保することで超音波接合時における第２銅層２２２Ｂの変形を抑制でき、アルミニウム層２２１と第２銅層２２２Ｂとの接合界面での剥離の発生を抑制することが可能となる。また、素子搭載領域２２０Ａにおいては、半導体素子３との熱膨張係数の差を小さく抑えることができ、半導体素子３との接合性を確保することができる。
さらに、本実施形態においては、超音波接合領域２２０Ｂにおける第２銅層２２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が１０以上１１０以下の範囲内とされているので、超音波接合領域における第２銅層２２２Ｂの剛性を十分に確保することができ、超音波接合時におけるアルミニウム層２２１と第２銅層２２２Ｂとの接合界面での隔離の発生を確実に抑制することができる。
そして、本実施形態においては、第１銅層２２２Ａが単層で構成され、第２銅層２２２Ｂが２層構造とされており、第１銅層２２２Ａの硬さＨ１及び厚さｔ１が、第２銅層１２２Ｂの硬さＨ２及び厚さｔ２と、異なる構造とされているので、超音波接合領域２２０Ｂにおける第２銅層２２２Ｂの厚さｔ２と硬さＨ２の積ｔ２×Ｈ２を、素子搭載領域２２０Ａにおける第１銅層２２２Ａの厚さｔ１と硬さＨ１の積ｔ１×Ｈ１よりも、確実に大きくすることができる。
以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、アルミニウム層及び銅層を有する金属層を形成したものとして説明したが、これに限定されることはなく、金属層は、必ずしも形成されていなくてもよいし、金属層を、アルミニウム又はアルミニウム合金、銅又は銅合金等の放熱性に優れた金属の単層で構成したものであってもよい。
例えば、本実施形態では、アルミニウム層及び銅層を有する金属層を形成したものとして説明したが、これに限定されることはなく、金属層は、必ずしも形成されていなくてもよいし、金属層を、アルミニウム又はアルミニウム合金、銅又は銅合金等の放熱性に優れた金属の単層で構成したものであってもよい。
また、アルミニウム層を構成するアルミニウム板として、純度９９．９９ｍａｓｓ％以上のアルミニウムの圧延板を例に挙げて説明したが、これに限定されることはなく、純度９９ｍａｓｓ％以上の純アルミニウムや、他のアルミニウム又はアルミニウム合金で構成したものであってもよい。
さらに、銅層等を構成する銅板として、無酸素銅の圧延板、及び、Ｚｒ入り銅合金の圧延板、を例に挙げて説明したが、これに限定されることはなく、他の銅又は銅合金で構成したものであってもよい。
さらに、銅層等を構成する銅板として、無酸素銅の圧延板、及び、Ｚｒ入り銅合金の圧延板、を例に挙げて説明したが、これに限定されることはなく、他の銅又は銅合金で構成したものであってもよい。
また、本実施形態では、絶縁回路基板に半導体素子を搭載してパワーモジュールを構成するものとして説明したが、これに限定されることはない。例えば、絶縁回路基板の回路層にＬＥＤ素子を搭載してＬＥＤモジュールを構成してもよいし、絶縁回路基板の回路層に熱電素子を搭載して熱電モジュールを構成してもよい。
さらに、本実施形態では、絶縁層をセラミックス基板で構成したもので説明したが、これに限定されることはなく、絶縁層を樹脂等で構成したものであってもよい。
さらに、本実施形態では、絶縁層をセラミックス基板で構成したもので説明したが、これに限定されることはなく、絶縁層を樹脂等で構成したものであってもよい。
以下に、本発明の効果を確認すべく行った確認実験の結果について説明する。
セラミックス基板の一方の面及び他方の面に、純度９９．９９ｍａｓｓ％以上のアルミニウム（４Ｎアルミニウム）の圧延板からなるアルミニウム板（３７ｍｍ×３７ｍｍ×厚さ０．６ｍｍ）の一方の面に接合してアルミニウム層を形成した。
アルミニウム層形成工程における接合条件は、積層方向の加圧荷重を５ｋｇｆ／ｃｍ２（０．５ＭＰａ）、加熱温度を６５０℃、加熱温度での保持時間を３０分とした。
アルミニウム層形成工程における接合条件は、積層方向の加圧荷重を５ｋｇｆ／ｃｍ２（０．５ＭＰａ）、加熱温度を６５０℃、加熱温度での保持時間を３０分とした。
次に、セラミックス基板の一方の面側に形成されたアルミニウム層に、銅板を固相拡散接合し、素子接合領域に対応する第１銅層と、超音波接合領域に対応する第２銅層と、を、上述の実施形態に記載した方法で作成した。
なお、構造の「１」は、第一実施形態に対応した構造のものであり、アルミニウム層の上に第１銅層と第２銅層を並列して形成したものである。
構造の「２」は、第二実施形態に対応した構造のものであり、局所的に厚さが異なる異形銅板を用いて第１銅層及び第２銅層を形成したものである。
構造の「３」は、第三実施形態に対応した構造のものであり、第１銅層は単層構造とし、第２銅層は２層構造としたものである。
なお、構造の「１」は、第一実施形態に対応した構造のものであり、アルミニウム層の上に第１銅層と第２銅層を並列して形成したものである。
構造の「２」は、第二実施形態に対応した構造のものであり、局所的に厚さが異なる異形銅板を用いて第１銅層及び第２銅層を形成したものである。
構造の「３」は、第三実施形態に対応した構造のものであり、第１銅層は単層構造とし、第２銅層は２層構造としたものである。
なお、第１銅層の硬さＨ１及び第２銅層の硬さＨ２は、正四角錐のダイヤモンド圧子を使用し、セミビッカース硬度計（株式会社島津製作所製ＨＳＶ−３０）を用いて、ＪＩＳ Ｚ ２２４４に規定される方法により測定した。測定結果を表１に示す。
また、セラミックス基板の他方の面側に形成されたアルミニウム層上に、無酸素銅の圧延板からなる銅板（３７ｍｍ×３７ｍｍ）を固相拡散接合し、金属層を形成した。
なお、固相拡散接合工程における接合条件は、積層方向の加圧荷重を１２ｋｇｆ／ｃｍ２（１．２ＭＰａ）、加熱温度を５３５℃、加熱温度での保持時間を１２０分とした。
なお、固相拡散接合工程における接合条件は、積層方向の加圧荷重を１２ｋｇｆ／ｃｍ２（１．２ＭＰａ）、加熱温度を５３５℃、加熱温度での保持時間を１２０分とした。
また、比較例１〜３においては、素子搭載領域と超音波接合領域とを同一の構成のものとした。
以上のようにして、本発明例及び比較例の絶縁回路基板を作製した。
以上のようにして、本発明例及び比較例の絶縁回路基板を作製した。
そして、得られた絶縁回路基板の超音波接合領域に対して、超音波金属接合機（超音波工業株式会社製：６０Ｃ−９０４）を用いて、銅端子（１０ｍｍ×５ｍｍ×１ｍｍ厚）をコプラス量０．５ｍｍの条件で超音波接合した。
また、得られた絶縁回路基板の素子搭載領域に対して、はんだ材（Ｃｕ−９９．３ｍａｓｓ％Ｓｎ）を用いて、半導体素子をはんだ接合した。なお、はんだ接合条件は、雰囲気を水素３ｖｏｌ％還元雰囲気、加熱温度３００℃、及び、加熱温度での保持時間を１０分とした。
そして、超音波接合した銅端子との接合強度、冷熱サイクル負荷後の素子接合はんだ層における接合率を、以下のようにして評価した。評価結果を表１に示す。
（銅端子との接合強度）
プッシュプルゲージ（アイコーエンジニアリング社製、デジタルプッシュプルゲージＲＸシリーズ）を用い、リードフレームが回路層から剥離するまでの最大強度を測定した。測定は１５回行い、その平均値を接合強度とした。そして、比較例１の接合強度を基準とし、接合強度が比較例１の１．４倍以上を「◎」、１．２倍以上１．４倍未満を「〇」、１．０倍超え１．２倍未満を「△」、１．０倍以下を「×」と評価した。
プッシュプルゲージ（アイコーエンジニアリング社製、デジタルプッシュプルゲージＲＸシリーズ）を用い、リードフレームが回路層から剥離するまでの最大強度を測定した。測定は１５回行い、その平均値を接合強度とした。そして、比較例１の接合強度を基準とし、接合強度が比較例１の１．４倍以上を「◎」、１．２倍以上１．４倍未満を「〇」、１．０倍超え１．２倍未満を「△」、１．０倍以下を「×」と評価した。
（はんだ層の接合率）
気槽式にして低温側−４５℃×３０分、高温側１７５℃×３０分の冷熱サイクルを負荷し、１０００サイクル後の接合率を測定した。
回路層（素子搭載領域）と半導体素子との接合率は、超音波探傷装置（株式会社日立パワーソリューションズ製ＦｉｎｅＳＡＴ２００）を用いて以下の式を用いて求めた。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子の接合面の面積とした。超音波探傷像において剥離は接合部内の白色部で示されることから、この白色部の面積を剥離面積とした。
（接合率）＝｛（初期接合面積）−（剥離面積）｝／（初期接合面積）
気槽式にして低温側−４５℃×３０分、高温側１７５℃×３０分の冷熱サイクルを負荷し、１０００サイクル後の接合率を測定した。
回路層（素子搭載領域）と半導体素子との接合率は、超音波探傷装置（株式会社日立パワーソリューションズ製ＦｉｎｅＳＡＴ２００）を用いて以下の式を用いて求めた。ここで、初期接合面積とは、接合前における接合すべき面積、すなわち半導体素子の接合面の面積とした。超音波探傷像において剥離は接合部内の白色部で示されることから、この白色部の面積を剥離面積とした。
（接合率）＝｛（初期接合面積）−（剥離面積）｝／（初期接合面積）
素子搭載領域及び超音波接合領域を無酸素銅で構成し、その厚さを０．２ｍｍとした比較例１においては、銅端子との接合強度が不十分であった。超音波接合時に銅層が変形してしまい、銅層（超音波接合領域）とアルミニウム層との接合界面で剥離が生じたためと推測される。
素子搭載領域及び超音波接合領域を無酸素銅で構成し、その厚さを０．７ｍｍとした比較例２においては、冷熱サイクル負荷後のはんだ接合率が低下した。銅層（素子搭載領域）と半導体素子との熱膨張係数が大きく異なり、はんだ層に高い熱応力が作用したためと推測される。
素子搭載領域及び超音波接合領域をＺｒ入り銅合金で構成し、その厚さを０．４ｍｍとした比較例３においては、冷熱サイクル負荷後のはんだ接合率が低下した。銅層（素子搭載領域）と半導体素子との熱膨張係数が大きく異なり、はんだ層に高い熱応力が作用したためと推測される。
これに対して、素子搭載領域における銅層の厚さｔ１と硬さＨ１の積ｔ１×Ｈ１と、前記超音波接合領域における前記銅層の厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が、互いに異なるように構成された本発明例１〜９においては、超音波接合した銅端子との接合強度に優れ、かつ、素子搭載領域にはんだ接合された半導体素子との接合性に優れていた。
また、アルミニウム層の上に第１銅層と第２銅層を並列して形成した構造「１」である本発明例１，２、局所的に厚さが異なる異形銅板を用いて第１銅層及び第２銅層を形成した構造「２」である本発明例３〜５、第１銅層は単層構造とし、第２銅層は２層構造とした構造「３」である本発明例６〜９、のいずれの構造であっても、同様の作用効果が得られることが確認された。
また、超音波接合領域に対応する第２銅層を、無酸素銅で構成した場合でも、Ｃｕ−０．１ｍａｓｓ％Ｚｒ合金で構成した場合でも、Ｃｕ−０．１ｍａｓｓ％Ｆｅ合金で構成した場合であっても、超音波接合領域における第２銅層の厚さｔ２と硬さＨ２の積ｔ２×Ｈ２が上述の関係を満たしていれば、上述の作用効果が得られることが確認された。
以上の確認実験の結果、本発明例によれば、アルミニウム又はアルミニウム合金からなるアルミニウム層と銅又は銅合金からなる銅層とを固相拡散接合されてなる回路層において、半導体素子との接合性に優れ、かつ、超音波接合時にアルミニウム層と銅層との接合界面での剥離を抑制することが可能な絶縁回路基板を提供可能であることが確認された。
１０ 絶縁回路基板
１１ セラミックス基板
１１ セラミックス基板
Claims (3)
- 絶縁層と、前記絶縁層の一方の面に形成された回路層を備えた絶縁回路基板であって、
前記回路層は、アルミニウム又はアルミニウム合金からなるアルミニウム層と、このアルミニウム層に接合された銅又は銅合金からなる銅層と、を有しており、
前記回路層の前記絶縁層とは反対側を向く面には、半導体素子が搭載される素子搭載領域と、他の部材が超音波接合される超音波接合領域と、が形成されており、
前記素子搭載領域における前記銅層の厚さt１と硬さＨ１の積ｔ１×Ｈ１と、前記超音波接合領域における前記銅層の厚さt２と硬さＨ２の積ｔ２×Ｈ２が、互いに異なり、
Ｈ１≦Ｈ２、
ｔ２×Ｈ２＞ｔ１×Ｈ１、
１０≦ｔ２×Ｈ２≦１１０、
を満足することを特徴とする絶縁回路基板。 - 前記素子搭載領域における前記銅層の厚さｔ１と、前記超音波接合領域における前記銅層の厚さｔ２とが、互いに異なることを特徴とする請求項１に記載の絶縁回路基板。
- 前記素子搭載領域における前記銅層の硬さＨ１と、前記超音波接合領域における前記銅層の硬さＨ２とが、互いに異なることを特徴とする請求項１に記載の絶縁回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018056032A JP6969471B2 (ja) | 2018-03-23 | 2018-03-23 | 絶縁回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018056032A JP6969471B2 (ja) | 2018-03-23 | 2018-03-23 | 絶縁回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019169605A JP2019169605A (ja) | 2019-10-03 |
| JP6969471B2 true JP6969471B2 (ja) | 2021-11-24 |
Family
ID=68107545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018056032A Active JP6969471B2 (ja) | 2018-03-23 | 2018-03-23 | 絶縁回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6969471B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7452146B2 (ja) * | 2020-03-19 | 2024-03-19 | 株式会社オートネットワーク技術研究所 | 回路構成体 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010040615A (ja) * | 2008-08-01 | 2010-02-18 | Hitachi Ltd | 半導体装置 |
| JP5784998B2 (ja) * | 2011-06-17 | 2015-09-24 | シチズン電子株式会社 | 素子実装用基板 |
| JP6307832B2 (ja) * | 2013-01-22 | 2018-04-11 | 三菱マテリアル株式会社 | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール |
| WO2016031206A1 (ja) * | 2014-08-29 | 2016-03-03 | パナソニックＩｐマネジメント株式会社 | 半導体装置、実装体、車両 |
| JP6435945B2 (ja) * | 2015-03-23 | 2018-12-12 | 三菱マテリアル株式会社 | ヒートシンク付きパワーモジュール用基板 |
| JP6565735B2 (ja) * | 2016-02-24 | 2019-08-28 | 三菱マテリアル株式会社 | パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法 |
-
2018
- 2018-03-23 JP JP2018056032A patent/JP6969471B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019169605A (ja) | 2019-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5403129B2 (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法 | |
| JP4524716B2 (ja) | ヒートシンク付パワーモジュール用基板及びその製造方法、並びに、ヒートシンク付パワーモジュール、パワーモジュール用基板 | |
| JP5614485B2 (ja) | ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法 | |
| CN107534033B (zh) | 接合体、自带散热器的功率模块用基板、散热器及接合体的制造方法、自带散热器的功率模块用基板的制造方法、散热器的制造方法 | |
| JP6621076B2 (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板及びパワーモジュール | |
| JP7196799B2 (ja) | 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、絶縁回路基板の製造方法 | |
| JP6201827B2 (ja) | 放熱板付パワーモジュール用基板の製造方法 | |
| JP2018148065A (ja) | ヒートシンク付パワーモジュール用基板 | |
| JP7136212B2 (ja) | 銅／セラミックス接合体、絶縁回路基板、及び、銅／セラミックス接合体の製造方法、及び、絶縁回路基板の製造方法 | |
| JP7024331B2 (ja) | 絶縁回路基板の製造方法、ヒートシンク付き絶縁回路基板の製造方法、及び、絶縁回路基板の積層構造体の製造方法 | |
| JP6455056B2 (ja) | ヒートシンク付パワーモジュール用基板の製造方法及び加圧装置 | |
| JP2023033290A (ja) | 接合体、及び、絶縁回路基板 | |
| JP7124633B2 (ja) | 接合体、及び、絶縁回路基板 | |
| KR20170046649A (ko) | 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법 | |
| WO2018180159A1 (ja) | ヒートシンク付き絶縁回路基板の製造方法 | |
| JP7230432B2 (ja) | 接合体、及び、絶縁回路基板 | |
| JP5141566B2 (ja) | 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板 | |
| JP6969471B2 (ja) | 絶縁回路基板 | |
| JP2018135251A (ja) | パワーモジュール用基板の製造方法 | |
| JP2014039062A (ja) | パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法 | |
| JP6303420B2 (ja) | パワーモジュール用基板 | |
| JP6790945B2 (ja) | 絶縁回路基板の製造方法、及び、ヒートシンク付き絶縁回路基板の製造方法 | |
| WO2019082970A1 (ja) | 接合体、及び、絶縁回路基板 | |
| JP7039933B2 (ja) | 接合体、絶縁回路基板、ヒートシンク付絶縁回路基板、ヒートシンク、及び、接合体の製造方法、絶縁回路基板の製造方法、ヒートシンク付絶縁回路基板の製造方法、ヒートシンクの製造方法 | |
| JP7064710B2 (ja) | 絶縁回路基板、及び、絶縁回路基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200929 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210803 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210910 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211011 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6969471 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |